--- /srv/rebuilderd/tmp/rebuilderdhsKrL6/inputs/qemu-system-sparc_11.1.0+ds-1_arm64.deb
+++ /srv/rebuilderd/tmp/rebuilderdhsKrL6/out/qemu-system-sparc_11.1.0+ds-1_arm64.deb
├── file list
│ @@ -1,3 +1,3 @@
│  -rw-r--r--   0        0        0        4 2026-08-13 06:16:49.000000 debian-binary
│  -rw-r--r--   0        0        0     1444 2026-08-13 06:16:49.000000 control.tar.xz
│ --rw-r--r--   0        0        0  5277428 2026-08-13 06:16:49.000000 data.tar.xz
│ +-rw-r--r--   0        0        0  5282828 2026-08-13 06:16:49.000000 data.tar.xz
├── control.tar.xz
│ ├── control.tar
│ │ ├── ./md5sums
│ │ │ ├── ./md5sums
│ │ │ │┄ Files differ
├── data.tar.xz
│ ├── data.tar
│ │ ├── ./usr/bin/qemu-system-sparc
│ │ │ ├── readelf --wide --symbols {}
│ │ │ │ @@ -6225,15 +6225,15 @@
│ │ │ │    6221: 0000000000a1898c     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_LASIPS2_INTR_DSTATE
│ │ │ │    6222: 0000000000a1a074     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_QMP_EXIT_QUERY_COLO_STATUS_DSTATE
│ │ │ │    6223: 0000000000a187f6     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_APPLE_GFX_MAP_MEMORY_DSTATE
│ │ │ │    6224: 000000000053ae00   464 FUNC    GLOBAL DEFAULT   12 qcow2_free_any_cluster
│ │ │ │    6225: 00000000009a4aa0    32 OBJECT  GLOBAL DEFAULT   25 _TRACE_OSS_IN_PARAMS_EVENT
│ │ │ │    6226: 00000000009b7070    32 OBJECT  GLOBAL DEFAULT   25 _TRACE_SPAPR_VSCSI_FETCH_DESC_DMA_READ_ERROR_EVENT
│ │ │ │    6227: 000000000046750c    84 FUNC    GLOBAL DEFAULT   12 tpm_init
│ │ │ │ -  6228: 000000000047c40c   324 FUNC    GLOBAL DEFAULT   12 sparc_tcg_init
│ │ │ │ +  6228: 000000000047c424   300 FUNC    GLOBAL DEFAULT   12 sparc_tcg_init
│ │ │ │    6229: 00000000005ba920   164 FUNC    GLOBAL DEFAULT   12 visit_type_q_obj_RbdEncryptionCreateOptions_base_members
│ │ │ │    6230: 0000000000481fc0   104 FUNC    GLOBAL DEFAULT   12 qdev_try_new
│ │ │ │    6231: 0000000000900f00    88 OBJECT  GLOBAL DEFAULT   25 helper_info_gvec_les16
│ │ │ │    6232: 0000000000695620   264 FUNC    GLOBAL DEFAULT   12 visit_type_CXLUncorErrorRecord_members
│ │ │ │    6233: 000000000062c500   364 FUNC    GLOBAL DEFAULT   12 visit_type_VirtioStatus
│ │ │ │    6234: 00000000003b2e30    56 FUNC    GLOBAL DEFAULT   12 replay_event_net_save
│ │ │ │    6235: 00000000009b3390    32 OBJECT  GLOBAL DEFAULT   25 _TRACE_E1000E_IRQ_TIDV_FPD_RUNNING_EVENT
│ │ │ │ @@ -17412,15 +17412,15 @@
│ │ │ │   17408: 000000000050fd80   192 FUNC    GLOBAL DEFAULT   12 bdrv_parent_drained_begin_single
│ │ │ │   17409: 00000000005f9a4c   716 FUNC    GLOBAL DEFAULT   12 qmp_marshal_x_query_usb
│ │ │ │   17410: 00000000004d6ae0   144 FUNC    GLOBAL DEFAULT   12 os_mlock
│ │ │ │   17411: 00000000009c03c8    32 OBJECT  GLOBAL DEFAULT   25 _TRACE_RAM_DISCARD_RANGE_EVENT
│ │ │ │   17412: 0000000000a18d94     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_STM32L4X5_SYSCFG_FORWARD_EXTI_DSTATE
│ │ │ │   17413: 0000000000a1a1e8     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_QMP_EXIT_CLIENT_MIGRATE_INFO_DSTATE
│ │ │ │   17414: 00000000003a8640  4636 FUNC    GLOBAL DEFAULT   12 net_init_passt
│ │ │ │ - 17415: 000000000047c34c   192 FUNC    GLOBAL DEFAULT   12 sparc_translate_code
│ │ │ │ + 17415: 000000000047c364   192 FUNC    GLOBAL DEFAULT   12 sparc_translate_code
│ │ │ │   17416: 0000000000a189e4     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_LOONGARCH_PCH_PIC_WRITE_DSTATE
│ │ │ │   17417: 0000000000a19c9c     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_VDAGENT_CB_GRAB_SELECTION_DSTATE
│ │ │ │   17418: 00000000009b1e10    32 OBJECT  GLOBAL DEFAULT   25 _TRACE_I82596_SET_MULTICAST_EVENT
│ │ │ │   17419: 0000000000a18bea     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_SLAVIO_INTCTLM_MEM_WRITEL_DSTATE
│ │ │ │   17420: 0000000000341e30   204 FUNC    GLOBAL DEFAULT   12 cpu_atomic_and_fetchq_be_mmu
│ │ │ │   17421: 00000000008e06d0   112 OBJECT  GLOBAL DEFAULT   22 vmstate_sparc_cpu
│ │ │ │   17422: 0000000000a1867e     2 OBJECT  GLOBAL DEFAULT   26 _TRACE_XEN_BLOCK_SIZE_DSTATE
│ │ │ ├── readelf --wide --relocs {}
│ │ │ │ @@ -11771,15 +11771,15 @@
│ │ │ │  00000000008e13c0  0000000000000403 R_AARCH64_RELATIVE                        7585c0
│ │ │ │  00000000008e13c8  0000000000000403 R_AARCH64_RELATIVE                        70b6d0
│ │ │ │  00000000008e13f8  0000000000000403 R_AARCH64_RELATIVE                        46f7c0
│ │ │ │  00000000008e1400  0000000000000403 R_AARCH64_RELATIVE                        46ee8c
│ │ │ │  00000000008e1410  0000000000000403 R_AARCH64_RELATIVE                        4730c0
│ │ │ │  00000000008e1418  0000000000000403 R_AARCH64_RELATIVE                        473148
│ │ │ │  00000000008e1420  0000000000000403 R_AARCH64_RELATIVE                        474184
│ │ │ │ -00000000008e1428  0000000000000403 R_AARCH64_RELATIVE                        47c2a8
│ │ │ │ +00000000008e1428  0000000000000403 R_AARCH64_RELATIVE                        47c2c0
│ │ │ │  00000000008e1430  0000000000000403 R_AARCH64_RELATIVE                        474d8c
│ │ │ │  00000000008e1440  0000000000000403 R_AARCH64_RELATIVE                        a17380
│ │ │ │  00000000008e1450  0000000000000403 R_AARCH64_RELATIVE                        70b928
│ │ │ │  00000000008e1458  0000000000000403 R_AARCH64_RELATIVE                        a17390
│ │ │ │  00000000008e1468  0000000000000403 R_AARCH64_RELATIVE                        70b930
│ │ │ │  00000000008e1470  0000000000000403 R_AARCH64_RELATIVE                        a17388
│ │ │ │  00000000008e1480  0000000000000403 R_AARCH64_RELATIVE                        70b938
│ │ │ │ @@ -16034,16 +16034,16 @@
│ │ │ │  00000000008f7928  0000000000000403 R_AARCH64_RELATIVE                        70b6b0
│ │ │ │  00000000008f7930  0000000000000403 R_AARCH64_RELATIVE                        8e1e10
│ │ │ │  00000000008f7970  0000000000000403 R_AARCH64_RELATIVE                        70b6c0
│ │ │ │  00000000008f7978  0000000000000403 R_AARCH64_RELATIVE                        8e13c0
│ │ │ │  00000000008f79b8  0000000000000403 R_AARCH64_RELATIVE                        46e840
│ │ │ │  00000000008f79d0  0000000000000403 R_AARCH64_RELATIVE                        46a170
│ │ │ │  00000000008f7a28  0000000000000403 R_AARCH64_RELATIVE                        8e06d0
│ │ │ │ -00000000008f7a38  0000000000000403 R_AARCH64_RELATIVE                        47c40c
│ │ │ │ -00000000008f7a40  0000000000000403 R_AARCH64_RELATIVE                        47c34c
│ │ │ │ +00000000008f7a38  0000000000000403 R_AARCH64_RELATIVE                        47c424
│ │ │ │ +00000000008f7a40  0000000000000403 R_AARCH64_RELATIVE                        47c364
│ │ │ │  00000000008f7a48  0000000000000403 R_AARCH64_RELATIVE                        46f4a0
│ │ │ │  00000000008f7a50  0000000000000403 R_AARCH64_RELATIVE                        46f890
│ │ │ │  00000000008f7a58  0000000000000403 R_AARCH64_RELATIVE                        46e7a0
│ │ │ │  00000000008f7a78  0000000000000403 R_AARCH64_RELATIVE                        46e804
│ │ │ │  00000000008f7a80  0000000000000403 R_AARCH64_RELATIVE                        47ce20
│ │ │ │  00000000008f7a88  0000000000000403 R_AARCH64_RELATIVE                        46f128
│ │ │ │  00000000008f7a90  0000000000000403 R_AARCH64_RELATIVE                        2f2570
│ │ │ ├── readelf --wide --notes {}
│ │ │ │ @@ -1,11 +1,11 @@
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.build-id
│ │ │ │    Owner                Data size 	Description
│ │ │ │ -  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: 3933db9512964c0a1a6ffbfe78b38466492e5d91
│ │ │ │ +  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: d63aedf8fc8ca9b43be577c556ea3fa95c8435e4
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.property
│ │ │ │    Owner                Data size 	Description
│ │ │ │    GNU                  0x00000010	NT_GNU_PROPERTY_TYPE_0	      Properties: AArch64 feature: BTI, PAC, GCS
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.ABI-tag
│ │ │ │    Owner                Data size 	Description
│ │ │ ├── readelf --wide --debug-dump=frames {}
│ │ │ │ @@ -7005,17 +7005,17 @@
│ │ │ │    0xffffffffffca6544 (offset: 0x478360) -> 0x663b8 fde=[ 4863c]
│ │ │ │    0xffffffffffca6824 (offset: 0x478640) -> 0x66418 fde=[ 4869c]
│ │ │ │    0xffffffffffca6fb4 (offset: 0x478dd0) -> 0x664b0 fde=[ 48734]
│ │ │ │    0xffffffffffca7224 (offset: 0x479040) -> 0x66514 fde=[ 48798]
│ │ │ │    0xffffffffffca7564 (offset: 0x479380) -> 0x66560 fde=[ 487e4]
│ │ │ │    0xffffffffffca7934 (offset: 0x479750) -> 0x665f4 fde=[ 48878]
│ │ │ │    0xffffffffffca7b24 (offset: 0x479940) -> 0x66644 fde=[ 488c8]
│ │ │ │ -  0xffffffffffcaa48c (offset: 0x47c2a8) -> 0x666a4 fde=[ 48928]
│ │ │ │ -  0xffffffffffcaa530 (offset: 0x47c34c) -> 0x666cc fde=[ 48950]
│ │ │ │ -  0xffffffffffcaa5f0 (offset: 0x47c40c) -> 0x666f4 fde=[ 48978]
│ │ │ │ +  0xffffffffffcaa4a4 (offset: 0x47c2c0) -> 0x666a4 fde=[ 48928]
│ │ │ │ +  0xffffffffffcaa548 (offset: 0x47c364) -> 0x666cc fde=[ 48950]
│ │ │ │ +  0xffffffffffcaa608 (offset: 0x47c424) -> 0x666f4 fde=[ 48978]
│ │ │ │    0xffffffffffcaa744 (offset: 0x47c560) -> 0x6672c fde=[ 489b0]
│ │ │ │    0xffffffffffcaa804 (offset: 0x47c620) -> 0x66740 fde=[ 489c4]
│ │ │ │    0xffffffffffcaa8a4 (offset: 0x47c6c0) -> 0x66754 fde=[ 489d8]
│ │ │ │    0xffffffffffcaa8e4 (offset: 0x47c700) -> 0x66768 fde=[ 489ec]
│ │ │ │    0xffffffffffcaa944 (offset: 0x47c760) -> 0x6677c fde=[ 48a00]
│ │ │ │    0xffffffffffcaa968 (offset: 0x47c784) -> 0x667a0 fde=[ 48a24]
│ │ │ │    0xffffffffffcaa988 (offset: 0x47c7a4) -> 0x667b4 fde=[ 48a38]
│ │ │ │ @@ -171709,15 +171709,15 @@
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │    DW_CFA_advance_loc: 4 to 00000000004798a8
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 4 to 00000000004798ac
│ │ │ │    DW_CFA_restore_state
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -000488c8 000000000000005c 000488cc FDE cie=00000000 pc=0000000000479940..000000000047c2a8
│ │ │ │ +000488c8 000000000000005c 000488cc FDE cie=00000000 pc=0000000000479940..000000000047c2bc
│ │ │ │    DW_CFA_advance_loc: 4 to 0000000000479944
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 4 to 0000000000479948
│ │ │ │    DW_CFA_def_cfa_offset: 144
│ │ │ │    DW_CFA_advance_loc: 20 to 000000000047995c
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-32
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-24
│ │ │ │ @@ -171726,109 +171726,109 @@
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │    DW_CFA_advance_loc: 4 to 0000000000479a1c
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 48 to 0000000000479a4c
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc2: 1552 to 000000000047a05c
│ │ │ │ +  DW_CFA_advance_loc2: 1548 to 000000000047a058
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 000000000047a104
│ │ │ │ +  DW_CFA_advance_loc: 168 to 000000000047a100
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 1596 to 000000000047a740
│ │ │ │ +  DW_CFA_advance_loc2: 1620 to 000000000047a754
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 128 to 000000000047a7c0
│ │ │ │ +  DW_CFA_advance_loc: 128 to 000000000047a7d4
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 3540 to 000000000047b594
│ │ │ │ +  DW_CFA_advance_loc2: 3540 to 000000000047b5a8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047b598
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047b5ac
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 364 to 000000000047b704
│ │ │ │ +  DW_CFA_advance_loc1: 364 to 000000000047b718
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047b708
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047b71c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 72 to 000000000047b750
│ │ │ │ +  DW_CFA_advance_loc: 72 to 000000000047b764
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 52 to 000000000047b784
│ │ │ │ +  DW_CFA_advance_loc: 52 to 000000000047b798
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc2: 2388 to 000000000047c0d8
│ │ │ │ +  DW_CFA_advance_loc2: 2388 to 000000000047c0ec
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 160 to 000000000047c178
│ │ │ │ +  DW_CFA_advance_loc: 160 to 000000000047c18c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00048928 0000000000000024 0004892c FDE cie=00000000 pc=000000000047c2a8..000000000047c34c
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c2ac
│ │ │ │ +00048928 0000000000000024 0004892c FDE cie=00000000 pc=000000000047c2c0..000000000047c364
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c2c4
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c2b0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c2c8
│ │ │ │    DW_CFA_def_cfa_offset: 32
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-32
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 12 to 000000000047c2bc
│ │ │ │ +  DW_CFA_advance_loc: 12 to 000000000047c2d4
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 96 to 000000000047c31c
│ │ │ │ +  DW_CFA_advance_loc: 96 to 000000000047c334
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c320
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c338
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 28 to 000000000047c33c
│ │ │ │ +  DW_CFA_advance_loc: 28 to 000000000047c354
│ │ │ │    DW_CFA_restore_state
│ │ │ │  
│ │ │ │ -00048950 0000000000000024 00048954 FDE cie=00000000 pc=000000000047c34c..000000000047c40c
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c350
│ │ │ │ +00048950 0000000000000024 00048954 FDE cie=00000000 pc=000000000047c364..000000000047c424
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c368
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c354
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c36c
│ │ │ │    DW_CFA_def_cfa_offset: 208
│ │ │ │ -  DW_CFA_advance_loc: 20 to 000000000047c368
│ │ │ │ +  DW_CFA_advance_loc: 20 to 000000000047c380
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-16
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-8
│ │ │ │ -  DW_CFA_advance_loc: 112 to 000000000047c3d8
│ │ │ │ +  DW_CFA_advance_loc: 112 to 000000000047c3f0
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c3dc
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c3f4
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 44 to 000000000047c408
│ │ │ │ +  DW_CFA_advance_loc: 44 to 000000000047c420
│ │ │ │    DW_CFA_restore_state
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00048978 0000000000000034 0004897c FDE cie=00000000 pc=000000000047c40c..000000000047c550
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c410
│ │ │ │ +00048978 0000000000000034 0004897c FDE cie=00000000 pc=000000000047c424..000000000047c550
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c428
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000047c414
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000047c42c
│ │ │ │    DW_CFA_def_cfa_offset: 64
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-64
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-56
│ │ │ │ -  DW_CFA_advance_loc: 20 to 000000000047c428
│ │ │ │ +  DW_CFA_advance_loc: 20 to 000000000047c440
│ │ │ │    DW_CFA_offset: r23 (x23) at cfa-16
│ │ │ │    DW_CFA_offset: r24 (x24) at cfa-8
│ │ │ │ -  DW_CFA_advance_loc: 12 to 000000000047c434
│ │ │ │ +  DW_CFA_advance_loc: 12 to 000000000047c44c
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-48
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-40
│ │ │ │ -  DW_CFA_advance_loc: 8 to 000000000047c43c
│ │ │ │ +  DW_CFA_advance_loc: 8 to 000000000047c454
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-32
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 248 to 000000000047c534
│ │ │ │ +  DW_CFA_advance_loc: 224 to 000000000047c534
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r23 (x23)
│ │ │ │    DW_CFA_restore: r24 (x24)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {}
│ │ │ │ @@ -451815,15 +451815,15 @@
│ │ │ │  	mov	w5, #0x1                   	// #1
│ │ │ │  	adrp	x0, 8ff000 <fdmon_poll_ops@@Base+0x6d08>
│ │ │ │  	ldr	x0, [x0, #240]
│ │ │ │  	ldr	x2, [sp, #104]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │  	subs	x2, x2, x1
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │ -	b.ne	47b74c <sparc_cpu_do_transaction_failed@@Base+0x86c0>  // b.any
│ │ │ │ +	b.ne	47b760 <sparc_cpu_do_transaction_failed@@Base+0x86d4>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #112]
│ │ │ │  	mov	w0, w5
│ │ │ │  	add	sp, sp, #0x90
│ │ │ │  	autiasp
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ @@ -451845,31 +451845,31 @@
│ │ │ │  	mov	w3, #0x1780000             	// #24641536
│ │ │ │  	and	w1, w6, w3
│ │ │ │  	sub	w5, w3, #0x780, lsl #12
│ │ │ │  	cmp	w1, w5
│ │ │ │  	b.eq	479cdc <sparc_cpu_do_transaction_failed@@Base+0x6c50>  // b.none
│ │ │ │  	b.hi	479b4c <sparc_cpu_do_transaction_failed@@Base+0x6ac0>  // b.pmore
│ │ │ │  	cmp	w1, #0x380, lsl #12
│ │ │ │ -	b.eq	47a9d0 <sparc_cpu_do_transaction_failed@@Base+0x7944>  // b.none
│ │ │ │ +	b.eq	47a9e4 <sparc_cpu_do_transaction_failed@@Base+0x7958>  // b.none
│ │ │ │  	b.hi	479bc4 <sparc_cpu_do_transaction_failed@@Base+0x6b38>  // b.pmore
│ │ │ │  	cmp	w1, #0x180, lsl #12
│ │ │ │ -	b.eq	47a938 <sparc_cpu_do_transaction_failed@@Base+0x78ac>  // b.none
│ │ │ │ -	b.hi	47a594 <sparc_cpu_do_transaction_failed@@Base+0x7508>  // b.pmore
│ │ │ │ +	b.eq	47a94c <sparc_cpu_do_transaction_failed@@Base+0x78c0>  // b.none
│ │ │ │ +	b.hi	47a5a8 <sparc_cpu_do_transaction_failed@@Base+0x751c>  // b.pmore
│ │ │ │  	cmp	w1, #0x80, lsl #12
│ │ │ │ -	b.eq	47a880 <sparc_cpu_do_transaction_failed@@Base+0x77f4>  // b.none
│ │ │ │ +	b.eq	47a894 <sparc_cpu_do_transaction_failed@@Base+0x7808>  // b.none
│ │ │ │  	cmp	w1, #0x100, lsl #12
│ │ │ │ -	b.eq	47a828 <sparc_cpu_do_transaction_failed@@Base+0x779c>  // b.none
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ +	b.eq	47a83c <sparc_cpu_do_transaction_failed@@Base+0x77b0>  // b.none
│ │ │ │  	ubfx	x5, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	strb	w5, [sp, #61]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	cbnz	w5, 47ad38 <sparc_cpu_do_transaction_failed@@Base+0x7cac>
│ │ │ │ +	cbnz	w5, 47ad4c <sparc_cpu_do_transaction_failed@@Base+0x7cc0>
│ │ │ │  	adrp	x3, 8fb000 <fdmon_poll_ops@@Base+0x2d08>
│ │ │ │  	ldr	x3, [x3, #2600]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	adrp	x2, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x2, [x2, #1240]
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -451877,19 +451877,19 @@
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	ubfx	x1, x6, #22, #3
│ │ │ │  	cmp	w1, #0x6
│ │ │ │  	b.eq	479c90 <sparc_cpu_do_transaction_failed@@Base+0x6c04>  // b.none
│ │ │ │  	cmp	w1, #0x7
│ │ │ │  	b.eq	479b38 <sparc_cpu_do_transaction_failed@@Base+0x6aac>  // b.none
│ │ │ │  	cmp	w1, #0x2
│ │ │ │ -	b.eq	47a558 <sparc_cpu_do_transaction_failed@@Base+0x74cc>  // b.none
│ │ │ │ +	b.eq	47a56c <sparc_cpu_do_transaction_failed@@Base+0x74e0>  // b.none
│ │ │ │  	cmp	w1, #0x4
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	lsr	w2, w6, #25
│ │ │ │ -	cbnz	w2, 47a7c4 <sparc_cpu_do_transaction_failed@@Base+0x7738>
│ │ │ │ +	cbnz	w2, 47a7d8 <sparc_cpu_do_transaction_failed@@Base+0x774c>
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	474c20 <sparc_cpu_do_transaction_failed@@Base+0x1b94>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	adrp	x1, 77b000 <sched_setscheduler_arg@@Base+0x1058>
│ │ │ │  	add	x1, x1, #0x170
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │  	adr	x0, 479b38 <sparc_cpu_do_transaction_failed@@Base+0x6aac>
│ │ │ │ @@ -451898,27 +451898,27 @@
│ │ │ │  	bti	j
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w1, #0x24                  	// #36
│ │ │ │  	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	mov	w5, #0x1400000             	// #20971520
│ │ │ │  	cmp	w1, w5
│ │ │ │ -	b.eq	47a970 <sparc_cpu_do_transaction_failed@@Base+0x78e4>  // b.none
│ │ │ │ +	b.eq	47a984 <sparc_cpu_do_transaction_failed@@Base+0x78f8>  // b.none
│ │ │ │  	b.hi	479c28 <sparc_cpu_do_transaction_failed@@Base+0x6b9c>  // b.pmore
│ │ │ │  	mov	w3, #0x1200000             	// #18874368
│ │ │ │  	cmp	w1, w3
│ │ │ │ -	b.eq	47aa84 <sparc_cpu_do_transaction_failed@@Base+0x79f8>  // b.none
│ │ │ │ -	b.hi	47a5e8 <sparc_cpu_do_transaction_failed@@Base+0x755c>  // b.pmore
│ │ │ │ +	b.eq	47aa98 <sparc_cpu_do_transaction_failed@@Base+0x7a0c>  // b.none
│ │ │ │ +	b.hi	47a5fc <sparc_cpu_do_transaction_failed@@Base+0x7570>  // b.pmore
│ │ │ │  	mov	w2, #0x1100000             	// #17825792
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	47a8f8 <sparc_cpu_do_transaction_failed@@Base+0x786c>  // b.none
│ │ │ │ +	b.eq	47a90c <sparc_cpu_do_transaction_failed@@Base+0x7880>  // b.none
│ │ │ │  	mov	w0, #0x1180000             	// #18350080
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	47a8b8 <sparc_cpu_do_transaction_failed@@Base+0x782c>  // b.none
│ │ │ │ -	tbz	w6, #23, 47ade8 <sparc_cpu_do_transaction_failed@@Base+0x7d5c>
│ │ │ │ +	b.eq	47a8cc <sparc_cpu_do_transaction_failed@@Base+0x7840>  // b.none
│ │ │ │ +	tbz	w6, #23, 47adfc <sparc_cpu_do_transaction_failed@@Base+0x7d70>
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	ldrb	w2, [x7, #151]
│ │ │ │  	stp	wzr, w0, [sp, #48]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │ @@ -451927,49 +451927,49 @@
│ │ │ │  	add	x3, x3, #0x280
│ │ │ │  	str	w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │  	strb	w6, [sp, #60]
│ │ │ │  	bl	479750 <sparc_cpu_do_transaction_failed@@Base+0x66c4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	cmp	w1, #0x600, lsl #12
│ │ │ │ -	b.eq	47aa04 <sparc_cpu_do_transaction_failed@@Base+0x7978>  // b.none
│ │ │ │ -	b.hi	47a694 <sparc_cpu_do_transaction_failed@@Base+0x7608>  // b.pmore
│ │ │ │ +	b.eq	47aa18 <sparc_cpu_do_transaction_failed@@Base+0x798c>  // b.none
│ │ │ │ +	b.hi	47a6a8 <sparc_cpu_do_transaction_failed@@Base+0x761c>  // b.pmore
│ │ │ │  	cmp	w1, #0x500, lsl #12
│ │ │ │ -	b.eq	47ab6c <sparc_cpu_do_transaction_failed@@Base+0x7ae0>  // b.none
│ │ │ │ +	b.eq	47ab80 <sparc_cpu_do_transaction_failed@@Base+0x7af4>  // b.none
│ │ │ │  	cmp	w1, #0x580, lsl #12
│ │ │ │ -	b.eq	47aa40 <sparc_cpu_do_transaction_failed@@Base+0x79b4>  // b.none
│ │ │ │ +	b.eq	47aa54 <sparc_cpu_do_transaction_failed@@Base+0x79c8>  // b.none
│ │ │ │  	cmp	w1, #0x400, lsl #12
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x5, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	strb	w5, [sp, #61]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	cbnz	w5, 47acc4 <sparc_cpu_do_transaction_failed@@Base+0x7c38>
│ │ │ │ +	cbnz	w5, 47acd8 <sparc_cpu_do_transaction_failed@@Base+0x7c4c>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0x7b0
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	mov	w2, #0x1600000             	// #23068672
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	47a7f8 <sparc_cpu_do_transaction_failed@@Base+0x776c>  // b.none
│ │ │ │ -	b.hi	47a6f0 <sparc_cpu_do_transaction_failed@@Base+0x7664>  // b.pmore
│ │ │ │ +	b.eq	47a80c <sparc_cpu_do_transaction_failed@@Base+0x7780>  // b.none
│ │ │ │ +	b.hi	47a704 <sparc_cpu_do_transaction_failed@@Base+0x7678>  // b.pmore
│ │ │ │  	mov	w0, #0x1500000             	// #22020096
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	47ac2c <sparc_cpu_do_transaction_failed@@Base+0x7ba0>  // b.none
│ │ │ │ +	b.eq	47ac40 <sparc_cpu_do_transaction_failed@@Base+0x7bb4>  // b.none
│ │ │ │  	mov	w0, #0x1580000             	// #22544384
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	47ab4c <sparc_cpu_do_transaction_failed@@Base+0x7ac0>  // b.none
│ │ │ │ -	tbz	w6, #23, 47ae5c <sparc_cpu_do_transaction_failed@@Base+0x7dd0>
│ │ │ │ +	b.eq	47ab60 <sparc_cpu_do_transaction_failed@@Base+0x7ad4>  // b.none
│ │ │ │ +	tbz	w6, #23, 47ae70 <sparc_cpu_do_transaction_failed@@Base+0x7de4>
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	stp	wzr, w0, [sp, #48]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ @@ -451996,47 +451996,47 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	add	x1, sp, #0x50
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ubfx	x2, x6, #29, #1
│ │ │ │  	sbfx	x3, x6, #0, #22
│ │ │ │  	bl	475060 <sparc_cpu_do_transaction_failed@@Base+0x1fd4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47af30 <sparc_cpu_do_transaction_failed@@Base+0x7ea4>
│ │ │ │ +	tbz	w6, #23, 47af44 <sparc_cpu_do_transaction_failed@@Base+0x7eb8>
│ │ │ │  	ubfx	x2, x6, #25, #5
│ │ │ │  	lsr	w1, w6, #13
│ │ │ │ -	cbz	w2, 47b838 <sparc_cpu_do_transaction_failed@@Base+0x87ac>
│ │ │ │ +	cbz	w2, 47b84c <sparc_cpu_do_transaction_failed@@Base+0x87c0>
│ │ │ │  	cmp	w2, #0x13
│ │ │ │ -	b.eq	47b904 <sparc_cpu_do_transaction_failed@@Base+0x8878>  // b.none
│ │ │ │ +	b.eq	47b918 <sparc_cpu_do_transaction_failed@@Base+0x888c>  // b.none
│ │ │ │  	and	w1, w1, #0x1
│ │ │ │  	cbnz	w1, 479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	tst	w6, #0x1fe0
│ │ │ │  	b.eq	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>  // b.none
│ │ │ │  	mov	w5, #0x0                   	// #0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b0a8 <sparc_cpu_do_transaction_failed@@Base+0x801c>
│ │ │ │ -	and	w0, w6, #0x1f
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	tbz	w6, #13, 47b0bc <sparc_cpu_do_transaction_failed@@Base+0x8030>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ -	str	d29, [sp, #48]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │ +	and	w0, w6, #0x1f
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #56]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	str	w0, [sp, #60]
│ │ │ │  	tst	w6, #0x1fe0
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	478dd0 <sparc_cpu_do_transaction_failed@@Base+0x5d44>
│ │ │ │ @@ -452050,15 +452050,15 @@
│ │ │ │  	str	x7, [sp, #8]
│ │ │ │  	bl	476088 <sparc_cpu_do_transaction_failed@@Base+0x2ffc>
│ │ │ │  	mov	x3, x0
│ │ │ │  	cbz	x0, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	ldr	x7, [sp, #8]
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ldrb	w5, [x7, #149]
│ │ │ │ -	tbz	w5, #0, 47b0f4 <sparc_cpu_do_transaction_failed@@Base+0x8068>
│ │ │ │ +	tbz	w5, #0, 47b218 <sparc_cpu_do_transaction_failed@@Base+0x818c>
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w1, #0xffffffff            	// #-1
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w5, [sp, #8]
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │  	str	x3, [sp, #24]
│ │ │ │ @@ -452084,15 +452084,15 @@
│ │ │ │  	str	x7, [sp, #8]
│ │ │ │  	bl	476088 <sparc_cpu_do_transaction_failed@@Base+0x2ffc>
│ │ │ │  	mov	x3, x0
│ │ │ │  	cbz	x0, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	ldr	x7, [sp, #8]
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ldrb	w5, [x7, #149]
│ │ │ │ -	tbz	w5, #0, 47b0f4 <sparc_cpu_do_transaction_failed@@Base+0x8068>
│ │ │ │ +	tbz	w5, #0, 47b218 <sparc_cpu_do_transaction_failed@@Base+0x818c>
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w1, #0xffffffff            	// #-1
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w5, [sp, #8]
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │  	str	x3, [sp, #24]
│ │ │ │ @@ -452109,19 +452109,19 @@
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	str	x7, [sp]
│ │ │ │  	bl	476088 <sparc_cpu_do_transaction_failed@@Base+0x2ffc>
│ │ │ │  	mov	x6, x0
│ │ │ │  	cbz	x0, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	ldrb	w0, [x7, #151]
│ │ │ │ -	tbz	w0, #0, 47ac5c <sparc_cpu_do_transaction_failed@@Base+0x7bd0>
│ │ │ │ +	tbz	w0, #0, 47ac70 <sparc_cpu_do_transaction_failed@@Base+0x7be4>
│ │ │ │  	ldrb	w3, [x7, #149]
│ │ │ │ -	tbz	w3, #0, 47b5a0 <sparc_cpu_do_transaction_failed@@Base+0x8514>
│ │ │ │ +	tbz	w3, #0, 47b5b4 <sparc_cpu_do_transaction_failed@@Base+0x8528>
│ │ │ │  	ldrb	w5, [x7, #152]
│ │ │ │ -	tbz	w5, #0, 47b5b0 <sparc_cpu_do_transaction_failed@@Base+0x8524>
│ │ │ │ +	tbz	w5, #0, 47b5c4 <sparc_cpu_do_transaction_failed@@Base+0x8538>
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w5, [sp, #24]
│ │ │ │  	str	x6, [sp, #32]
│ │ │ │  	bl	3c50a8 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x8, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x8, [x8, #848]
│ │ │ │  	mov	x2, #0x58                  	// #88
│ │ │ │ @@ -452159,15 +452159,15 @@
│ │ │ │  	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	str	x7, [sp]
│ │ │ │  	bl	476088 <sparc_cpu_do_transaction_failed@@Base+0x2ffc>
│ │ │ │  	cbz	x0, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	ldrb	w5, [x7, #149]
│ │ │ │ -	tbz	w5, #0, 47b5a0 <sparc_cpu_do_transaction_failed@@Base+0x8514>
│ │ │ │ +	tbz	w5, #0, 47b5b4 <sparc_cpu_do_transaction_failed@@Base+0x8528>
│ │ │ │  	str	x7, [sp, #24]
│ │ │ │  	str	w5, [sp, #32]
│ │ │ │  	str	x0, [sp, #40]
│ │ │ │  	bl	3c5020 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	x6, x0
│ │ │ │  	movz	x4, #0x0, lsl #16
│ │ │ │  	movk	x4, #0x48
│ │ │ │ @@ -452197,24 +452197,23 @@
│ │ │ │  	bl	3d7f2c <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	474c20 <sparc_cpu_do_transaction_failed@@Base+0x1b94>
│ │ │ │  	ldr	w5, [sp, #32]
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	ldr	d30, [x4, #352]
│ │ │ │  	mov	w2, #0x4                   	// #4
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │  	and	v31.8b, v31.8b, v30.8b
│ │ │ │  	str	d31, [sp, #48]
│ │ │ │  	bl	478640 <sparc_cpu_do_transaction_failed@@Base+0x55b4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │ @@ -452222,19 +452221,19 @@
│ │ │ │  	ubfx	x1, x6, #13, #1
│ │ │ │  	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	str	x7, [sp]
│ │ │ │  	stp	x19, x20, [sp, #128]
│ │ │ │  	bl	476088 <sparc_cpu_do_transaction_failed@@Base+0x2ffc>
│ │ │ │  	mov	x19, x0
│ │ │ │ -	cbz	x0, 47b594 <sparc_cpu_do_transaction_failed@@Base+0x8508>
│ │ │ │ +	cbz	x0, 47b5a8 <sparc_cpu_do_transaction_failed@@Base+0x851c>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	4754ac <sparc_cpu_do_transaction_failed@@Base+0x2420>
│ │ │ │  	and	w5, w0, #0xff
│ │ │ │ -	tbnz	w0, #0, 47b704 <sparc_cpu_do_transaction_failed@@Base+0x8678>
│ │ │ │ +	tbnz	w0, #0, 47b718 <sparc_cpu_do_transaction_failed@@Base+0x868c>
│ │ │ │  	bl	3c5020 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	x20, x0
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	mrs	x6, tpidr_el0
│ │ │ │  	movz	x5, #0x0, lsl #16
│ │ │ │  	movk	x5, #0x48
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -452264,289 +452263,295 @@
│ │ │ │  	ldr	x0, [x0, #48]
│ │ │ │  	bl	3c6620 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	474c20 <sparc_cpu_do_transaction_failed@@Base+0x1b94>
│ │ │ │  	ldp	x19, x20, [sp, #128]
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w2, #0x3                   	// #3
│ │ │ │  	str	d30, [sp, #48]
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │  	bl	478640 <sparc_cpu_do_transaction_failed@@Base+0x55b4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w2, #0x2                   	// #2
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │  	bl	478640 <sparc_cpu_do_transaction_failed@@Base+0x55b4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b380 <sparc_cpu_do_transaction_failed@@Base+0x82f4>
│ │ │ │ +	tbz	w6, #13, 47b180 <sparc_cpu_do_transaction_failed@@Base+0x80f4>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │  	str	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	4779d0 <sparc_cpu_do_transaction_failed@@Base+0x4944>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b3cc <sparc_cpu_do_transaction_failed@@Base+0x8340>
│ │ │ │ +	tbz	w6, #13, 47b1cc <sparc_cpu_do_transaction_failed@@Base+0x8140>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │  	str	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	476580 <sparc_cpu_do_transaction_failed@@Base+0x34f4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b180 <sparc_cpu_do_transaction_failed@@Base+0x80f4>
│ │ │ │ +	tbz	w6, #13, 47b144 <sparc_cpu_do_transaction_failed@@Base+0x80b8>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x19                  	// #25
│ │ │ │  	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b280 <sparc_cpu_do_transaction_failed@@Base+0x81f4>
│ │ │ │ +	tbz	w6, #13, 47b3b4 <sparc_cpu_do_transaction_failed@@Base+0x8328>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x8                   	// #8
│ │ │ │  	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a240 <sparc_cpu_do_transaction_failed@@Base+0x71b4>
│ │ │ │ -	bti	j
│ │ │ │ -	tbz	w6, #13, 47b108 <sparc_cpu_do_transaction_failed@@Base+0x807c>
│ │ │ │ +	tbz	w6, #13, 47b2f0 <sparc_cpu_do_transaction_failed@@Base+0x8264>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #56]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │ -	mov	w2, #0x12                  	// #18
│ │ │ │ -	bl	477000 <sparc_cpu_do_transaction_failed@@Base+0x3f74>
│ │ │ │ +	bl	477d80 <sparc_cpu_do_transaction_failed@@Base+0x4cf4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b334 <sparc_cpu_do_transaction_failed@@Base+0x82a8>
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │ +	mov	w0, #0xffffffff            	// #-1
│ │ │ │ +	b	47a238 <sparc_cpu_do_transaction_failed@@Base+0x71ac>
│ │ │ │ +	bti	j
│ │ │ │ +	tbz	w6, #13, 47b3f0 <sparc_cpu_do_transaction_failed@@Base+0x8364>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │ -	bl	4769a0 <sparc_cpu_do_transaction_failed@@Base+0x3914>
│ │ │ │ +	mov	w2, #0x12                  	// #18
│ │ │ │ +	bl	477000 <sparc_cpu_do_transaction_failed@@Base+0x3f74>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b1f8 <sparc_cpu_do_transaction_failed@@Base+0x816c>
│ │ │ │ +	tbz	w6, #13, 47b22c <sparc_cpu_do_transaction_failed@@Base+0x81a0>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │ -	mov	w2, #0x11                  	// #17
│ │ │ │ -	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │ +	bl	4769a0 <sparc_cpu_do_transaction_failed@@Base+0x3914>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a29c <sparc_cpu_do_transaction_failed@@Base+0x7210>
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │ +	b	47a2cc <sparc_cpu_do_transaction_failed@@Base+0x7240>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b144 <sparc_cpu_do_transaction_failed@@Base+0x80b8>
│ │ │ │ +	tbz	w6, #13, 47b378 <sparc_cpu_do_transaction_failed@@Base+0x82ec>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x11                  	// #17
│ │ │ │  	bl	477000 <sparc_cpu_do_transaction_failed@@Base+0x3f74>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b2bc <sparc_cpu_do_transaction_failed@@Base+0x8230>
│ │ │ │ +	tbz	w6, #13, 47b2b4 <sparc_cpu_do_transaction_failed@@Base+0x8228>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	stp	w6, w0, [sp, #56]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	477000 <sparc_cpu_do_transaction_failed@@Base+0x3f74>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a368 <sparc_cpu_do_transaction_failed@@Base+0x72dc>
│ │ │ │ -	bti	j
│ │ │ │ -	tbz	w6, #13, 47b2f8 <sparc_cpu_do_transaction_failed@@Base+0x826c>
│ │ │ │ +	tbz	w6, #13, 47b278 <sparc_cpu_do_transaction_failed@@Base+0x81ec>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	b	479d24 <sparc_cpu_do_transaction_failed@@Base+0x6c98>
│ │ │ │ -	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a194 <sparc_cpu_do_transaction_failed@@Base+0x7108>
│ │ │ │ -	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a1cc <sparc_cpu_do_transaction_failed@@Base+0x7140>
│ │ │ │ +	b	479d28 <sparc_cpu_do_transaction_failed@@Base+0x6c9c>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a204 <sparc_cpu_do_transaction_failed@@Base+0x7178>
│ │ │ │ +	b	47a35c <sparc_cpu_do_transaction_failed@@Base+0x72d0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b1bc <sparc_cpu_do_transaction_failed@@Base+0x8130>
│ │ │ │ +	tbz	w6, #13, 47b33c <sparc_cpu_do_transaction_failed@@Base+0x82b0>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ +	str	w0, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │ -	mov	w2, #0x0                   	// #0
│ │ │ │ +	mov	w2, #0x11                  	// #17
│ │ │ │  	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 47b234 <sparc_cpu_do_transaction_failed@@Base+0x81a8>
│ │ │ │ +	tbz	w6, #13, 47b108 <sparc_cpu_do_transaction_failed@@Base+0x807c>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	str	w0, [sp, #60]
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │ -	bl	477d80 <sparc_cpu_do_transaction_failed@@Base+0x4cf4>
│ │ │ │ +	mov	w2, #0x0                   	// #0
│ │ │ │ +	bl	4761c0 <sparc_cpu_do_transaction_failed@@Base+0x3134>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a308 <sparc_cpu_do_transaction_failed@@Base+0x727c>
│ │ │ │ +	b	47a414 <sparc_cpu_do_transaction_failed@@Base+0x7388>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a4a8 <sparc_cpu_do_transaction_failed@@Base+0x741c>
│ │ │ │ +	b	47a450 <sparc_cpu_do_transaction_failed@@Base+0x73c4>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #60]
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a3a8 <sparc_cpu_do_transaction_failed@@Base+0x731c>
│ │ │ │ +	b	47a1c4 <sparc_cpu_do_transaction_failed@@Base+0x7138>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a2d0 <sparc_cpu_do_transaction_failed@@Base+0x7244>
│ │ │ │ +	b	47a1fc <sparc_cpu_do_transaction_failed@@Base+0x7170>
│ │ │ │  	bti	j
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	strb	w6, [sp, #64]
│ │ │ │ -	b	47a46c <sparc_cpu_do_transaction_failed@@Base+0x73e0>
│ │ │ │ +	b	47a18c <sparc_cpu_do_transaction_failed@@Base+0x7100>
│ │ │ │ +	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │ +	mov	w0, #0xffffffff            	// #-1
│ │ │ │ +	b	47a274 <sparc_cpu_do_transaction_failed@@Base+0x71e8>
│ │ │ │ +	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │ +	mov	w0, #0xffffffff            	// #-1
│ │ │ │ +	b	47a304 <sparc_cpu_do_transaction_failed@@Base+0x7278>
│ │ │ │ +	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │ +	strb	w0, [sp, #64]
│ │ │ │ +	mov	w0, #0xffffffff            	// #-1
│ │ │ │ +	stp	w6, w0, [sp, #56]
│ │ │ │ +	b	47a398 <sparc_cpu_do_transaction_failed@@Base+0x730c>
│ │ │ │  	ubfx	x2, x6, #25, #4
│ │ │ │  	add	x0, sp, #0x50
│ │ │ │  	mov	w1, #0x0                   	// #0
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x7, [sp, #8]
│ │ │ │  	stp	xzr, xzr, [sp, #80]
│ │ │ │  	str	xzr, [sp, #96]
│ │ │ │ @@ -452555,130 +452560,130 @@
│ │ │ │  	add	x1, sp, #0x50
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ubfx	x2, x6, #29, #1
│ │ │ │  	sbfx	x3, x6, #0, #22
│ │ │ │  	bl	475060 <sparc_cpu_do_transaction_failed@@Base+0x1fd4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	cmp	w1, #0x280, lsl #12
│ │ │ │ -	b.eq	47abac <sparc_cpu_do_transaction_failed@@Base+0x7b20>  // b.none
│ │ │ │ +	b.eq	47abc0 <sparc_cpu_do_transaction_failed@@Base+0x7b34>  // b.none
│ │ │ │  	cmp	w1, #0x300, lsl #12
│ │ │ │ -	b.eq	47aac0 <sparc_cpu_do_transaction_failed@@Base+0x7a34>  // b.none
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ +	b.eq	47aad4 <sparc_cpu_do_transaction_failed@@Base+0x7a48>  // b.none
│ │ │ │  	ubfx	x5, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	strb	w5, [sp, #61]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	cbnz	w5, 47acec <sparc_cpu_do_transaction_failed@@Base+0x7c60>
│ │ │ │ +	cbnz	w5, 47ad00 <sparc_cpu_do_transaction_failed@@Base+0x7c74>
│ │ │ │  	adrp	x3, 8fb000 <fdmon_poll_ops@@Base+0x2d08>
│ │ │ │  	ldr	x3, [x3, #3936]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	adrp	x2, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x2, [x2, #1520]
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	mov	w3, #0x1300000             	// #19922944
│ │ │ │  	cmp	w1, w3
│ │ │ │ -	b.eq	47ab3c <sparc_cpu_do_transaction_failed@@Base+0x7ab0>  // b.none
│ │ │ │ +	b.eq	47ab50 <sparc_cpu_do_transaction_failed@@Base+0x7ac4>  // b.none
│ │ │ │  	mov	w0, #0x1380000             	// #20447232
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	47aaf4 <sparc_cpu_do_transaction_failed@@Base+0x7a68>  // b.none
│ │ │ │ +	b.eq	47ab08 <sparc_cpu_do_transaction_failed@@Base+0x7a7c>  // b.none
│ │ │ │  	ldp	d28, d30, [x2, #296]
│ │ │ │  	mov	w0, #0x23c0                	// #9152
│ │ │ │  	movk	w0, #0x80, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	sub	w1, w0, #0x800, lsl #12
│ │ │ │  	and	v28.8b, v31.8b, v28.8b
│ │ │ │  	and	v30.8b, v31.8b, v30.8b
│ │ │ │  	subs	w1, w1, #0x240
│ │ │ │ -	b.eq	47b554 <sparc_cpu_do_transaction_failed@@Base+0x84c8>  // b.none
│ │ │ │ +	b.eq	47b568 <sparc_cpu_do_transaction_failed@@Base+0x84dc>  // b.none
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	mov	w1, #0x240                 	// #576
│ │ │ │  	movk	w1, #0x80, lsl #16
│ │ │ │  	ldr	d27, [x4, #312]
│ │ │ │  	and	v31.8b, v31.8b, v27.8b
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.hi	47ac6c <sparc_cpu_do_transaction_failed@@Base+0x7be0>  // b.pmore
│ │ │ │ +	b.hi	47ac80 <sparc_cpu_do_transaction_failed@@Base+0x7bf4>  // b.pmore
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │ -	b.eq	47b51c <sparc_cpu_do_transaction_failed@@Base+0x8490>  // b.none
│ │ │ │ +	b.eq	47b530 <sparc_cpu_do_transaction_failed@@Base+0x84a4>  // b.none
│ │ │ │  	sub	w1, w1, #0x40
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	47b4e4 <sparc_cpu_do_transaction_failed@@Base+0x8458>  // b.none
│ │ │ │ +	b.eq	47b4f8 <sparc_cpu_do_transaction_failed@@Base+0x846c>  // b.none
│ │ │ │  	cbnz	w0, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │ -	and	w0, w6, #0x1f
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │ -	strb	w0, [sp, #60]
│ │ │ │ +	and	w1, w6, #0x1f
│ │ │ │ +	str	w1, [sp, #56]
│ │ │ │  	mov	w1, #0xc20                 	// #3104
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	tst	w6, w1
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	ccmp	w0, #0x0, #0x0, eq	// eq = none
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w2, w3
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	4777c0 <sparc_cpu_do_transaction_failed@@Base+0x4734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	cmp	w1, #0x700, lsl #12
│ │ │ │ -	b.eq	47abe0 <sparc_cpu_do_transaction_failed@@Base+0x7b54>  // b.none
│ │ │ │ +	b.eq	47abf4 <sparc_cpu_do_transaction_failed@@Base+0x7b68>  // b.none
│ │ │ │  	cmp	w1, #0x780, lsl #12
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ubfx	x5, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │  	strb	w5, [sp, #61]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	tbz	w0, #2, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │ -	cbnz	w5, 47b6dc <sparc_cpu_do_transaction_failed@@Base+0x8650>
│ │ │ │ +	cbnz	w5, 47b6f0 <sparc_cpu_do_transaction_failed@@Base+0x8664>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 474000 <sparc_cpu_do_transaction_failed@@Base+0xf74>
│ │ │ │  	add	x2, x2, #0x56c
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	mov	w2, #0x1680000             	// #23592960
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	47a9a0 <sparc_cpu_do_transaction_failed@@Base+0x7914>  // b.none
│ │ │ │ +	b.eq	47a9b4 <sparc_cpu_do_transaction_failed@@Base+0x7928>  // b.none
│ │ │ │  	cmp	w1, w3
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	tbnz	w6, #23, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	sbfx	x0, x6, #0, #10
│ │ │ │ -	tbnz	w6, #13, 47b468 <sparc_cpu_do_transaction_failed@@Base+0x83dc>
│ │ │ │ +	tbnz	w6, #13, 47b47c <sparc_cpu_do_transaction_failed@@Base+0x83f0>
│ │ │ │  	and	w1, w0, #0x1f
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │  	csel	w0, w1, w0, hi	// hi = pmore
│ │ │ │ -	cbz	w0, 47b468 <sparc_cpu_do_transaction_failed@@Base+0x83dc>
│ │ │ │ +	cbz	w0, 47b47c <sparc_cpu_do_transaction_failed@@Base+0x83f0>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x1, x1, #0x50
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	stp	xzr, xzr, [sp, #80]
│ │ │ │  	str	xzr, [sp, #96]
│ │ │ │  	cbz	x3, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	stp	x19, x20, [sp, #128]
│ │ │ │ -	ubfx	x1, x6, #14, #5
│ │ │ │  	lsr	w5, w6, #10
│ │ │ │ -	cbz	w1, 47b754 <sparc_cpu_do_transaction_failed@@Base+0x86c8>
│ │ │ │ +	ubfx	x1, x6, #14, #5
│ │ │ │ +	cbz	w1, 47b768 <sparc_cpu_do_transaction_failed@@Base+0x86dc>
│ │ │ │  	adrp	x0, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x0, x0, #0x350
│ │ │ │  	add	x0, x0, #0x50
│ │ │ │  	ldr	x0, [x0, w1, sxtw #3]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ands	w1, w5, #0x3
│ │ │ │ -	b.eq	47b594 <sparc_cpu_do_transaction_failed@@Base+0x8508>  // b.none
│ │ │ │ +	b.eq	47b5a8 <sparc_cpu_do_transaction_failed@@Base+0x851c>  // b.none
│ │ │ │  	add	x0, x4, #0x3a0
│ │ │ │  	ubfiz	x1, x1, #2, #2
│ │ │ │  	add	x0, x0, x1
│ │ │ │  	tst	x5, #0x4
│ │ │ │  	ubfx	x2, x6, #25, #5
│ │ │ │  	str	w2, [sp]
│ │ │ │  	stp	x3, x7, [sp, #8]
│ │ │ │ @@ -452707,63 +452712,63 @@
│ │ │ │  	add	x3, x3, #0x350
│ │ │ │  	mov	x1, x0
│ │ │ │  	add	x3, x3, #0x50
│ │ │ │  	ldr	x0, [x3, w2, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp, #8]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ -	tbz	w6, #23, 47b03c <sparc_cpu_do_transaction_failed@@Base+0x7fb0>
│ │ │ │ +	tbz	w6, #23, 47b050 <sparc_cpu_do_transaction_failed@@Base+0x7fc4>
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │  	adrp	x2, 475000 <sparc_cpu_do_transaction_failed@@Base+0x1f74>
│ │ │ │  	add	x2, x2, #0x620
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	str	w1, [sp, #56]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	strb	w6, [sp, #60]
│ │ │ │  	bl	476eec <sparc_cpu_do_transaction_failed@@Base+0x3e60>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	ubfx	x1, x6, #14, #5
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │  	cmp	w1, #0x0
│ │ │ │ +	ubfx	x3, x6, #13, #1
│ │ │ │ +	ubfx	x2, x6, #25, #5
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x2, x6, #13, #1
│ │ │ │ -	eor	w3, w4, #0x1
│ │ │ │ -	ubfx	x6, x6, #25, #5
│ │ │ │ -	stp	w6, w1, [sp, #48]
│ │ │ │ +	eor	w5, w4, #0x1
│ │ │ │ +	stp	w2, w1, [sp, #48]
│ │ │ │  	cset	w1, eq	// eq = none
│ │ │ │  	str	w0, [sp, #56]
│ │ │ │ -	strb	w2, [sp, #60]
│ │ │ │ +	strb	w3, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │ -	tst	w1, w3
│ │ │ │ -	b.ne	47b418 <sparc_cpu_do_transaction_failed@@Base+0x838c>  // b.any
│ │ │ │ +	tst	w1, w5
│ │ │ │ +	b.ne	47b42c <sparc_cpu_do_transaction_failed@@Base+0x83a0>  // b.any
│ │ │ │  	adrp	x3, 8fa000 <g_module_close>
│ │ │ │  	ldr	x3, [x3, #2936]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	adrp	x2, 8fe000 <fdmon_poll_ops@@Base+0x5d08>
│ │ │ │  	ldr	x2, [x2, #1928]
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	adrp	x3, 8fb000 <fdmon_poll_ops@@Base+0x2d08>
│ │ │ │  	ldr	x3, [x3, #1936]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x4, x6, #23, #1
│ │ │ │  	adrp	x2, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x2, [x2, #3296]
│ │ │ │ -	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47af68 <sparc_cpu_do_transaction_failed@@Base+0x7edc>
│ │ │ │ +	tbz	w6, #23, 47af7c <sparc_cpu_do_transaction_failed@@Base+0x7ef0>
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	ldrb	w2, [x7, #151]
│ │ │ │  	stp	wzr, w0, [sp, #48]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │ @@ -452771,15 +452776,15 @@
│ │ │ │  	adrp	x3, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x3, x3, #0x5d0
│ │ │ │  	str	w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │  	strb	w6, [sp, #60]
│ │ │ │  	bl	479750 <sparc_cpu_do_transaction_failed@@Base+0x66c4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47b004 <sparc_cpu_do_transaction_failed@@Base+0x7f78>
│ │ │ │ +	tbz	w6, #23, 47b018 <sparc_cpu_do_transaction_failed@@Base+0x7f8c>
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │  	ldrb	w2, [x7, #151]
│ │ │ │  	stp	wzr, w0, [sp, #48]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │ @@ -452789,27 +452794,27 @@
│ │ │ │  	str	w0, [sp, #56]
│ │ │ │  	mov	x0, x7
│ │ │ │  	strb	w6, [sp, #60]
│ │ │ │  	bl	479750 <sparc_cpu_do_transaction_failed@@Base+0x66c4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	adrp	x3, 8ff000 <fdmon_poll_ops@@Base+0x6d08>
│ │ │ │  	ldr	x3, [x3, #3416]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x4, x6, #23, #1
│ │ │ │  	adrp	x2, 8ff000 <fdmon_poll_ops@@Base+0x6d08>
│ │ │ │  	ldr	x2, [x2, #1768]
│ │ │ │ -	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47aedc <sparc_cpu_do_transaction_failed@@Base+0x7e50>
│ │ │ │ +	tbz	w6, #23, 47aef0 <sparc_cpu_do_transaction_failed@@Base+0x7e64>
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │  	adrp	x2, 475000 <sparc_cpu_do_transaction_failed@@Base+0x1f74>
│ │ │ │  	add	x2, x2, #0x7a0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	str	w1, [sp, #56]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ @@ -452827,166 +452832,166 @@
│ │ │ │  	adrp	x2, 475000 <sparc_cpu_do_transaction_failed@@Base+0x1f74>
│ │ │ │  	add	x2, x2, #0x6e0
│ │ │ │  	bl	476eec <sparc_cpu_do_transaction_failed@@Base+0x3e60>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	adrp	x2, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x2, [x2, #1528]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x5, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	strb	w5, [sp, #61]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	cbnz	w5, 47ad14 <sparc_cpu_do_transaction_failed@@Base+0x7c88>
│ │ │ │ +	cbnz	w5, 47ad28 <sparc_cpu_do_transaction_failed@@Base+0x7c9c>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0x8c0
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	tbz	w0, #1, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 474000 <sparc_cpu_do_transaction_failed@@Base+0xf74>
│ │ │ │  	add	x2, x2, #0x340
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47ae24 <sparc_cpu_do_transaction_failed@@Base+0x7d98>
│ │ │ │ +	tbz	w6, #23, 47ae38 <sparc_cpu_do_transaction_failed@@Base+0x7dac>
│ │ │ │  	movi	v28.2s, #0x1e
│ │ │ │  	movi	v27.2s, #0x1c
│ │ │ │  	ubfx	x0, x6, #5, #9
│ │ │ │  	sub	w0, w0, #0x1
│ │ │ │  	and	v28.8b, v31.8b, v28.8b
│ │ │ │  	and	v31.8b, v31.8b, v27.8b
│ │ │ │  	cmp	w0, #0xd2
│ │ │ │  	b.hi	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.pmore
│ │ │ │  	adrp	x1, 77b000 <sched_setscheduler_arg@@Base+0x1058>
│ │ │ │  	add	x1, x1, #0x1ec
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │ -	adr	x0, 47aac0 <sparc_cpu_do_transaction_failed@@Base+0x7a34>
│ │ │ │ +	adr	x0, 47aad4 <sparc_cpu_do_transaction_failed@@Base+0x7a48>
│ │ │ │  	add	x1, x0, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │  	adrp	x2, 8fc000 <fdmon_poll_ops@@Base+0x3d08>
│ │ │ │  	ldr	x2, [x2, #3896]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	tbnz	w6, #23, 479b38 <sparc_cpu_do_transaction_failed@@Base+0x6aac>
│ │ │ │  	mov	w0, #0x2fc0                	// #12224
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	47b5e8 <sparc_cpu_do_transaction_failed@@Base+0x855c>  // b.none
│ │ │ │ +	b.eq	47b5fc <sparc_cpu_do_transaction_failed@@Base+0x8570>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	and	w6, w6, #0x3f
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #60]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	478160 <sparc_cpu_do_transaction_failed@@Base+0x50d4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ -	tbz	w6, #23, 47ad60 <sparc_cpu_do_transaction_failed@@Base+0x7cd4>
│ │ │ │ +	tbz	w6, #23, 47ad74 <sparc_cpu_do_transaction_failed@@Base+0x7ce8>
│ │ │ │  	mov	w1, #0x24                  	// #36
│ │ │ │  	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47adb4 <sparc_cpu_do_transaction_failed@@Base+0x7d28>
│ │ │ │ +	tbz	w6, #23, 47adc8 <sparc_cpu_do_transaction_failed@@Base+0x7d3c>
│ │ │ │  	and	w0, w6, #0x3fffe000
│ │ │ │  	and	w0, w0, #0xfe003fff
│ │ │ │  	cbz	w0, 479cfc <sparc_cpu_do_transaction_failed@@Base+0x6c70>
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.eq	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>  // b.none
│ │ │ │  	mov	w5, #0x0                   	// #0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	ldr	x1, [x0, #160]
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	ldr	w1, [x1, #44]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	tbz	w1, #1, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xb40
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	adrp	x2, 8fc000 <fdmon_poll_ops@@Base+0x3d08>
│ │ │ │  	ldr	x2, [x2, #3120]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │  	strb	w4, [sp, #61]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47ad90 <sparc_cpu_do_transaction_failed@@Base+0x7d04>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	tbz	w6, #23, 47ada4 <sparc_cpu_do_transaction_failed@@Base+0x7d18>
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	strb	w0, [sp, #61]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │  	tbz	w0, #2, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xb60
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #23, 47afa4 <sparc_cpu_do_transaction_failed@@Base+0x7f18>
│ │ │ │ +	tbz	w6, #23, 47afb8 <sparc_cpu_do_transaction_failed@@Base+0x7f2c>
│ │ │ │  	ands	w0, w6, #0x20002000
│ │ │ │ -	b.eq	47b620 <sparc_cpu_do_transaction_failed@@Base+0x8594>  // b.none
│ │ │ │ +	b.eq	47b634 <sparc_cpu_do_transaction_failed@@Base+0x85a8>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	and	w4, w6, #0x7f
│ │ │ │  	ubfx	x2, x6, #14, #5
│ │ │ │  	ubfx	x1, x6, #25, #4
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │ @@ -452994,23 +452999,23 @@
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w1, #0x3                   	// #3
│ │ │ │  	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	add	w1, w1, #0x40
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	47b4ac <sparc_cpu_do_transaction_failed@@Base+0x8420>  // b.none
│ │ │ │ +	b.eq	47b4c0 <sparc_cpu_do_transaction_failed@@Base+0x8434>  // b.none
│ │ │ │  	add	w1, w1, #0x40
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	mov	w0, #0x1c20                	// #7200
│ │ │ │  	movk	w0, #0x3800, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0x800
│ │ │ │ -	b.eq	47b814 <sparc_cpu_do_transaction_failed@@Base+0x8788>  // b.none
│ │ │ │ +	b.eq	47b828 <sparc_cpu_do_transaction_failed@@Base+0x879c>  // b.none
│ │ │ │  	cmp	w0, #0x820
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	and	w6, w6, #0x1c
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	str	d30, [sp, #48]
│ │ │ │ @@ -453055,79 +453060,79 @@
│ │ │ │  	add	x2, x2, #0x8a0
│ │ │ │  	str	w5, [sp]
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	ldr	w5, [sp]
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	mov	w0, #0x2fc0                	// #12224
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	47b694 <sparc_cpu_do_transaction_failed@@Base+0x8608>  // b.none
│ │ │ │ +	b.eq	47b6a8 <sparc_cpu_do_transaction_failed@@Base+0x861c>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	and	w6, w6, #0x3f
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w0, [sp, #60]
│ │ │ │ -	b	47ab24 <sparc_cpu_do_transaction_failed@@Base+0x7a98>
│ │ │ │ +	b	47ab38 <sparc_cpu_do_transaction_failed@@Base+0x7aac>
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #13, #1
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │  	str	w1, [sp, #56]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	strb	w6, [sp, #60]
│ │ │ │  	bl	478360 <sparc_cpu_do_transaction_failed@@Base+0x52d4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	ldrb	w0, [x7, #151]
│ │ │ │ -	tbz	w0, #0, 47ac5c <sparc_cpu_do_transaction_failed@@Base+0x7bd0>
│ │ │ │ +	tbz	w0, #0, 47ac70 <sparc_cpu_do_transaction_failed@@Base+0x7be4>
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 47b6cc <sparc_cpu_do_transaction_failed@@Base+0x8640>
│ │ │ │ +	cbz	w6, 47b6e0 <sparc_cpu_do_transaction_failed@@Base+0x8654>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x0, x1, #0x50
│ │ │ │  	str	x7, [sp]
│ │ │ │  	ldr	x1, [x1, #24]
│ │ │ │  	ldr	x0, [x0, w6, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #61]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xaa0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ -	strb	w0, [sp, #61]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │ +	strb	w1, [sp, #61]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 474000 <sparc_cpu_do_transaction_failed@@Base+0xf74>
│ │ │ │  	add	x2, x2, #0x60
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ -	strb	w1, [sp, #61]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	ldrb	w0, [x7, #151]
│ │ │ │ -	tbz	w0, #0, 47ac5c <sparc_cpu_do_transaction_failed@@Base+0x7bd0>
│ │ │ │ +	tbz	w0, #0, 47ac70 <sparc_cpu_do_transaction_failed@@Base+0x7be4>
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 47b784 <sparc_cpu_do_transaction_failed@@Base+0x86f8>
│ │ │ │ +	cbz	w6, 47b798 <sparc_cpu_do_transaction_failed@@Base+0x870c>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	adrp	x4, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x4, x4, #0x350
│ │ │ │  	add	x4, x4, #0x50
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │ @@ -453149,67 +453154,67 @@
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ldr	x1, [sp]
│ │ │ │  	ldr	x0, [x4, w6, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp, #24]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	tst	w6, #0x1f80
│ │ │ │ -	b.ne	47b488 <sparc_cpu_do_transaction_failed@@Base+0x83fc>  // b.any
│ │ │ │ +	b.ne	47b49c <sparc_cpu_do_transaction_failed@@Base+0x8410>  // b.any
│ │ │ │  	ubfx	x1, x6, #13, #6
│ │ │ │  	mov	x0, #0x1                   	// #1
│ │ │ │  	lsl	x0, x0, x1
│ │ │ │  	mov	x1, #0x1551                	// #5457
│ │ │ │  	movk	x1, #0x5040, lsl #32
│ │ │ │  	movk	x1, #0x15, lsl #48
│ │ │ │  	tst	x0, x1
│ │ │ │ -	b.eq	47b868 <sparc_cpu_do_transaction_failed@@Base+0x87dc>  // b.none
│ │ │ │ +	b.eq	47b87c <sparc_cpu_do_transaction_failed@@Base+0x87f0>  // b.none
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 47b6cc <sparc_cpu_do_transaction_failed@@Base+0x8640>
│ │ │ │ +	cbz	w6, 47b6e0 <sparc_cpu_do_transaction_failed@@Base+0x8654>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x0, x1, #0x50
│ │ │ │  	str	x7, [sp]
│ │ │ │  	ldr	x1, [x1, #16]
│ │ │ │  	ldr	x0, [x0, w6, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │ +	strb	w1, [sp, #61]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xa00
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ -	strb	w1, [sp, #61]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #61]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xd24
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ -	strb	w0, [sp, #61]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	mov	x0, x7
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	ldrb	w0, [x7, #151]
│ │ │ │ -	tbz	w0, #0, 47ac5c <sparc_cpu_do_transaction_failed@@Base+0x7bd0>
│ │ │ │ +	tbz	w0, #0, 47ac70 <sparc_cpu_do_transaction_failed@@Base+0x7be4>
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 47b70c <sparc_cpu_do_transaction_failed@@Base+0x8680>
│ │ │ │ +	cbz	w6, 47b720 <sparc_cpu_do_transaction_failed@@Base+0x8694>
│ │ │ │  	adrp	x0, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x0, [x0, #848]
│ │ │ │  	adrp	x3, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x3, x3, #0x350
│ │ │ │  	mov	x2, #0xe4                  	// #228
│ │ │ │  	add	x3, x3, #0x50
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │ @@ -453222,36 +453227,36 @@
│ │ │ │  	ldr	x3, [sp, #16]
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ldr	x1, [sp]
│ │ │ │  	ldr	x0, [x3, w6, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp, #24]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #56]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │ +	strb	w1, [sp, #61]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 473000 <helper_ld_code@@Base+0xc0>
│ │ │ │  	add	x2, x2, #0xce0
│ │ │ │  	str	d29, [sp, #48]
│ │ │ │ -	strb	w6, [sp, #60]
│ │ │ │ -	strb	w1, [sp, #61]
│ │ │ │ +	str	w6, [sp, #56]
│ │ │ │ +	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	bl	4775e4 <sparc_cpu_do_transaction_failed@@Base+0x4558>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ -	tbz	w6, #18, 47b644 <sparc_cpu_do_transaction_failed@@Base+0x85b8>
│ │ │ │ +	tbz	w6, #18, 47b658 <sparc_cpu_do_transaction_failed@@Base+0x85cc>
│ │ │ │  	tbnz	w6, #11, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	sbfx	x0, x6, #0, #11
│ │ │ │ -	tbnz	w6, #13, 47c218 <sparc_cpu_do_transaction_failed@@Base+0x918c>
│ │ │ │ +	tbnz	w6, #13, 47c22c <sparc_cpu_do_transaction_failed@@Base+0x91a0>
│ │ │ │  	and	w1, w0, #0x1f
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │  	csel	w0, w1, w0, hi	// hi = pmore
│ │ │ │ -	cbz	w0, 47c218 <sparc_cpu_do_transaction_failed@@Base+0x918c>
│ │ │ │ +	cbz	w0, 47c22c <sparc_cpu_do_transaction_failed@@Base+0x91a0>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x1, x1, #0x50
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	stp	xzr, xzr, [sp, #80]
│ │ │ │  	str	xzr, [sp, #96]
│ │ │ │  	cbz	x3, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │ @@ -453282,246 +453287,246 @@
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │  	bl	478dd0 <sparc_cpu_do_transaction_failed@@Base+0x5d44>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ -	mov	x0, x7
│ │ │ │ -	mov	w1, #0x4                   	// #4
│ │ │ │ -	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │ -	mov	w5, #0x1                   	// #1
│ │ │ │ -	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a29c <sparc_cpu_do_transaction_failed@@Base+0x7210>
│ │ │ │ +	b	47a454 <sparc_cpu_do_transaction_failed@@Base+0x73c8>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a370 <sparc_cpu_do_transaction_failed@@Base+0x72e4>
│ │ │ │ +	b	47a200 <sparc_cpu_do_transaction_failed@@Base+0x7174>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │ +	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a20c <sparc_cpu_do_transaction_failed@@Base+0x7180>
│ │ │ │ +	bl	4779d0 <sparc_cpu_do_transaction_failed@@Base+0x4944>
│ │ │ │ +	mov	w5, w0
│ │ │ │ +	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │ +	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a474 <sparc_cpu_do_transaction_failed@@Base+0x73e8>
│ │ │ │ +	bl	476580 <sparc_cpu_do_transaction_failed@@Base+0x34f4>
│ │ │ │ +	mov	w5, w0
│ │ │ │ +	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ +	mov	x0, x7
│ │ │ │ +	mov	w1, #0x4                   	// #4
│ │ │ │ +	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │ +	mov	w5, #0x1                   	// #1
│ │ │ │ +	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │ +	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a310 <sparc_cpu_do_transaction_failed@@Base+0x7284>
│ │ │ │ +	bl	4769a0 <sparc_cpu_do_transaction_failed@@Base+0x3914>
│ │ │ │ +	mov	w5, w0
│ │ │ │ +	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │ -	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	bl	477d80 <sparc_cpu_do_transaction_failed@@Base+0x4cf4>
│ │ │ │ -	mov	w5, w0
│ │ │ │ -	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ +	b	479d2c <sparc_cpu_do_transaction_failed@@Base+0x6ca0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a248 <sparc_cpu_do_transaction_failed@@Base+0x71bc>
│ │ │ │ +	b	47a398 <sparc_cpu_do_transaction_failed@@Base+0x730c>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ +	add	x1, sp, #0x30
│ │ │ │ +	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	47a3a8 <sparc_cpu_do_transaction_failed@@Base+0x731c>
│ │ │ │ +	bl	477d80 <sparc_cpu_do_transaction_failed@@Base+0x4cf4>
│ │ │ │ +	mov	w5, w0
│ │ │ │ +	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	b	479d2c <sparc_cpu_do_transaction_failed@@Base+0x6ca0>
│ │ │ │ +	b	47a418 <sparc_cpu_do_transaction_failed@@Base+0x738c>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │ -	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	bl	4769a0 <sparc_cpu_do_transaction_failed@@Base+0x3914>
│ │ │ │ -	mov	w5, w0
│ │ │ │ -	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ +	b	47a360 <sparc_cpu_do_transaction_failed@@Base+0x72d4>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │ -	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	bl	4779d0 <sparc_cpu_do_transaction_failed@@Base+0x4944>
│ │ │ │ -	mov	w5, w0
│ │ │ │ -	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ +	b	47a23c <sparc_cpu_do_transaction_failed@@Base+0x71b0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0x3a0
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │  	ushr	v30.2s, v30.2s, #14
│ │ │ │  	ushr	v29.2s, v29.2s, #5
│ │ │ │ -	add	x1, sp, #0x30
│ │ │ │ -	mov	x0, x7
│ │ │ │  	strb	wzr, [sp, #64]
│ │ │ │  	mov	v31.s[1], w6
│ │ │ │  	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #336]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #48]
│ │ │ │ -	bl	476580 <sparc_cpu_do_transaction_failed@@Base+0x34f4>
│ │ │ │ -	mov	w5, w0
│ │ │ │ -	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ -	cbnz	w2, 47b42c <sparc_cpu_do_transaction_failed@@Base+0x83a0>
│ │ │ │ +	b	47a2cc <sparc_cpu_do_transaction_failed@@Base+0x7240>
│ │ │ │ +	cbnz	w3, 47b440 <sparc_cpu_do_transaction_failed@@Base+0x83b4>
│ │ │ │  	and	w1, w0, #0x1f
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │  	csel	w0, w1, w0, hi	// hi = pmore
│ │ │ │ -	cbnz	w0, 47b7cc <sparc_cpu_do_transaction_failed@@Base+0x8740>
│ │ │ │ -	str	w6, [sp]
│ │ │ │ +	cbnz	w0, 47b7e0 <sparc_cpu_do_transaction_failed@@Base+0x8754>
│ │ │ │ +	str	w2, [sp]
│ │ │ │  	str	x7, [sp, #8]
│ │ │ │  	bl	3c5de0 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	w6, [sp]
│ │ │ │ +	ldr	w2, [sp]
│ │ │ │  	ldr	x7, [sp, #8]
│ │ │ │ -	cbz	w6, 479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ -	adrp	x2, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │ -	add	x2, x2, #0x350
│ │ │ │ -	add	x2, x2, #0x50
│ │ │ │ +	cbz	w2, 479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ +	adrp	x3, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │ +	add	x3, x3, #0x350
│ │ │ │ +	add	x3, x3, #0x50
│ │ │ │  	mov	x1, x0
│ │ │ │  	str	x7, [sp]
│ │ │ │ -	ldr	x0, [x2, w6, sxtw #3]
│ │ │ │ +	ldr	x0, [x3, w2, sxtw #3]
│ │ │ │  	bl	3cc3ec <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	3c5de0 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	adrp	x4, 77b000 <sched_setscheduler_arg@@Base+0x1058>
│ │ │ │ -	b	47a730 <sparc_cpu_do_transaction_failed@@Base+0x76a4>
│ │ │ │ +	b	47a744 <sparc_cpu_do_transaction_failed@@Base+0x76b8>
│ │ │ │  	and	w0, w6, #0x7c000
│ │ │ │  	cmp	w0, #0x3c, lsl #12
│ │ │ │ -	b.ne	47af04 <sparc_cpu_do_transaction_failed@@Base+0x7e78>  // b.any
│ │ │ │ +	b.ne	47af18 <sparc_cpu_do_transaction_failed@@Base+0x7e8c>  // b.any
│ │ │ │  	mov	w0, #0x38                  	// #56
│ │ │ │  	str	x7, [sp]
│ │ │ │  	bl	3cc360 <tcg_gen_mb@@Base>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	474c20 <sparc_cpu_do_transaction_failed@@Base+0x1b94>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ @@ -453566,15 +453571,15 @@
│ │ │ │  	bl	478160 <sparc_cpu_do_transaction_failed@@Base+0x50d4>
│ │ │ │  	mov	w5, w0
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	mov	w0, #0x1c20                	// #7200
│ │ │ │  	movk	w0, #0x3800, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0x800
│ │ │ │ -	b.eq	47b7f0 <sparc_cpu_do_transaction_failed@@Base+0x8764>  // b.none
│ │ │ │ +	b.eq	47b804 <sparc_cpu_do_transaction_failed@@Base+0x8778>  // b.none
│ │ │ │  	cmp	w0, #0x820
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	and	w6, w6, #0x1c
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d30, [sp, #48]
│ │ │ │ @@ -453599,21 +453604,21 @@
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	3cf800 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	x0, [sp, #8]
│ │ │ │  	mov	w1, #0x8                   	// #8
│ │ │ │  	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │  	ldr	w5, [sp]
│ │ │ │  	b	4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │ -	and	w0, w6, #0x1f
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │ -	strb	w0, [sp, #60]
│ │ │ │ +	and	w1, w6, #0x1f
│ │ │ │ +	str	w1, [sp, #56]
│ │ │ │  	tst	x6, #0x20
│ │ │ │ -	str	d29, [sp, #48]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	ccmp	w0, #0x0, #0x0, eq	// eq = none
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	4777c0 <sparc_cpu_do_transaction_failed@@Base+0x4734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ @@ -453623,40 +453628,40 @@
│ │ │ │  	ubfx	x2, x6, #14, #5
│ │ │ │  	ubfx	x1, x6, #25, #4
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	bl	479040 <sparc_cpu_do_transaction_failed@@Base+0x5fb4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	sbfx	x0, x6, #0, #11
│ │ │ │ -	tbnz	w6, #13, 47b730 <sparc_cpu_do_transaction_failed@@Base+0x86a4>
│ │ │ │ +	tbnz	w6, #13, 47b744 <sparc_cpu_do_transaction_failed@@Base+0x86b8>
│ │ │ │  	and	w1, w0, #0x1f
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │  	csel	w0, w1, w0, hi	// hi = pmore
│ │ │ │ -	cbz	w0, 47b730 <sparc_cpu_do_transaction_failed@@Base+0x86a4>
│ │ │ │ +	cbz	w0, 47b744 <sparc_cpu_do_transaction_failed@@Base+0x86b8>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x1, x1, #0x50
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	stp	xzr, xzr, [sp, #80]
│ │ │ │  	str	xzr, [sp, #96]
│ │ │ │  	cbz	x3, 479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>
│ │ │ │  	ubfx	x2, x6, #14, #4
│ │ │ │  	ubfx	x1, x6, #11, #2
│ │ │ │  	add	x0, sp, #0x50
│ │ │ │  	str	w6, [sp]
│ │ │ │  	stp	x3, x7, [sp, #8]
│ │ │ │  	bl	4735e0 <sparc_cpu_do_transaction_failed@@Base+0x554>
│ │ │ │ -	b	47b090 <sparc_cpu_do_transaction_failed@@Base+0x8004>
│ │ │ │ -	and	w0, w6, #0x1f
│ │ │ │ -	str	w0, [sp, #56]
│ │ │ │ +	b	47b0a4 <sparc_cpu_do_transaction_failed@@Base+0x8018>
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │ -	strb	w0, [sp, #60]
│ │ │ │ +	and	w1, w6, #0x1f
│ │ │ │ +	str	w1, [sp, #56]
│ │ │ │  	tst	x6, #0x20
│ │ │ │ -	str	d29, [sp, #48]
│ │ │ │ +	strb	w0, [sp, #60]
│ │ │ │  	ccmp	w0, #0x0, #0x0, eq	// eq = none
│ │ │ │ +	str	d29, [sp, #48]
│ │ │ │  	b.ne	479a58 <sparc_cpu_do_transaction_failed@@Base+0x69cc>  // b.any
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	4777c0 <sparc_cpu_do_transaction_failed@@Base+0x4734>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │ @@ -453687,29 +453692,29 @@
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	3c5de0 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │ -	b	47b66c <sparc_cpu_do_transaction_failed@@Base+0x85e0>
│ │ │ │ +	b	47b680 <sparc_cpu_do_transaction_failed@@Base+0x85f4>
│ │ │ │  	stp	x19, x20, [sp, #128]
│ │ │ │  	bl	2bff28 <g_memory_output_stream_new_resizable@plt+0x1408>
│ │ │ │  	str	w5, [sp]
│ │ │ │  	stp	x3, x7, [sp, #8]
│ │ │ │  	str	w6, [sp, #24]
│ │ │ │  	bl	3c5020 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	w1, #0x0                   	// #0
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	3cc440 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldp	x3, x7, [sp, #8]
│ │ │ │  	adrp	x4, 77b000 <sched_setscheduler_arg@@Base+0x1058>
│ │ │ │  	ldr	w5, [sp]
│ │ │ │  	ldr	w6, [sp, #24]
│ │ │ │ -	b	47a760 <sparc_cpu_do_transaction_failed@@Base+0x76d4>
│ │ │ │ +	b	47a774 <sparc_cpu_do_transaction_failed@@Base+0x76e8>
│ │ │ │  	str	x7, [sp]
│ │ │ │  	bl	3c5020 <tcg_temp_new_i32@@Base>
│ │ │ │  	movz	x1, #0x0, lsl #16
│ │ │ │  	movk	x1, #0x48
│ │ │ │  	mrs	x2, tpidr_el0
│ │ │ │  	adrp	x4, 90f000 <helper_info_fsubd@@Base+0x20>
│ │ │ │  	add	x4, x4, #0xa00
│ │ │ │ @@ -453725,15 +453730,15 @@
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	adrp	x1, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x1, x1, #0x350
│ │ │ │  	add	x1, x1, #0x50
│ │ │ │  	str	x7, [sp]
│ │ │ │  	ldr	x1, [x1, w0, sxtw #3]
│ │ │ │ -	mov	w0, w6
│ │ │ │ +	mov	w0, w2
│ │ │ │  	bl	474520 <sparc_cpu_do_transaction_failed@@Base+0x1494>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │  	and	w6, w6, #0x1e
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	mov	x0, x7
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │ @@ -453761,24 +453766,24 @@
│ │ │ │  	str	w6, [sp, #56]
│ │ │ │  	strb	w1, [sp, #60]
│ │ │ │  	add	x1, sp, #0x30
│ │ │ │  	bl	479750 <sparc_cpu_do_transaction_failed@@Base+0x66c4>
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	and	w0, w6, #0x7e000
│ │ │ │  	cmp	w0, #0x3e, lsl #12
│ │ │ │ -	b.eq	47b494 <sparc_cpu_do_transaction_failed@@Base+0x8408>  // b.none
│ │ │ │ +	b.eq	47b4a8 <sparc_cpu_do_transaction_failed@@Base+0x841c>  // b.none
│ │ │ │  	cmp	w0, #0x44, lsl #12
│ │ │ │ -	b.ne	47b488 <sparc_cpu_do_transaction_failed@@Base+0x83fc>  // b.any
│ │ │ │ +	b.ne	47b49c <sparc_cpu_do_transaction_failed@@Base+0x8410>  // b.any
│ │ │ │  	tst	x6, #0x7f
│ │ │ │ -	b.ne	47af04 <sparc_cpu_do_transaction_failed@@Base+0x7e78>  // b.any
│ │ │ │ +	b.ne	47af18 <sparc_cpu_do_transaction_failed@@Base+0x7e8c>  // b.any
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │ -	tbz	w0, #10, 47af04 <sparc_cpu_do_transaction_failed@@Base+0x7e78>
│ │ │ │ +	tbz	w0, #10, 47af18 <sparc_cpu_do_transaction_failed@@Base+0x7e8c>
│ │ │ │  	ubfx	x5, x6, #25, #5
│ │ │ │ -	cbz	w5, 47c260 <sparc_cpu_do_transaction_failed@@Base+0x91d4>
│ │ │ │ +	cbz	w5, 47c274 <sparc_cpu_do_transaction_failed@@Base+0x91e8>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	adrp	x4, a17000 <address_space_io@@Base+0x3e0>
│ │ │ │  	add	x4, x4, #0x350
│ │ │ │  	add	x4, x4, #0x50
│ │ │ │  	sxtw	x5, w5
│ │ │ │ @@ -453953,15 +453958,15 @@
│ │ │ │  	bl	4754ac <sparc_cpu_do_transaction_failed@@Base+0x2420>
│ │ │ │  	and	w5, w0, #0xff
│ │ │ │  	tbnz	w0, #0, 4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │ -	tbz	w0, #0, 47c234 <sparc_cpu_do_transaction_failed@@Base+0x91a8>
│ │ │ │ +	tbz	w0, #0, 47c248 <sparc_cpu_do_transaction_failed@@Base+0x91bc>
│ │ │ │  	and	w0, w6, #0x1c
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │  	str	x7, [sp, #24]
│ │ │ │  	bl	475584 <sparc_cpu_do_transaction_failed@@Base+0x24f8>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	3c50a8 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x5, x0
│ │ │ │ @@ -454066,15 +454071,15 @@
│ │ │ │  	bl	4754ac <sparc_cpu_do_transaction_failed@@Base+0x2420>
│ │ │ │  	and	w5, w0, #0xff
│ │ │ │  	tbnz	w0, #0, 4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │ -	tbz	w0, #0, 47c234 <sparc_cpu_do_transaction_failed@@Base+0x91a8>
│ │ │ │ +	tbz	w0, #0, 47c248 <sparc_cpu_do_transaction_failed@@Base+0x91bc>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x7, [sp, #32]
│ │ │ │  	bl	3c50a8 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	adrp	x3, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x3, [x3, #848]
│ │ │ │  	str	x3, [sp]
│ │ │ │ @@ -454259,15 +454264,15 @@
│ │ │ │  	bl	4754ac <sparc_cpu_do_transaction_failed@@Base+0x2420>
│ │ │ │  	and	w5, w0, #0xff
│ │ │ │  	tbnz	w0, #0, 4799f0 <sparc_cpu_do_transaction_failed@@Base+0x6964>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	ldr	x0, [x7, #160]
│ │ │ │  	ldr	w0, [x0, #44]
│ │ │ │ -	tbz	w0, #0, 47c234 <sparc_cpu_do_transaction_failed@@Base+0x91a8>
│ │ │ │ +	tbz	w0, #0, 47c248 <sparc_cpu_do_transaction_failed@@Base+0x91bc>
│ │ │ │  	and	w0, w6, #0x1c
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	str	x7, [sp, #16]
│ │ │ │  	bl	475584 <sparc_cpu_do_transaction_failed@@Base+0x24f8>
│ │ │ │  	mov	x5, x0
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │ @@ -454385,15 +454390,15 @@
│ │ │ │  	b	4799ec <sparc_cpu_do_transaction_failed@@Base+0x6960>
│ │ │ │  	str	x7, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	3c5de0 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │ -	b	47b06c <sparc_cpu_do_transaction_failed@@Base+0x7fe0>
│ │ │ │ +	b	47b080 <sparc_cpu_do_transaction_failed@@Base+0x7ff4>
│ │ │ │  	mov	w0, #0xc000                	// #49152
│ │ │ │  	bl	3c5de0 <tcg_constant_i32@@Base>
│ │ │ │  	adrp	x1, 8fd000 <fdmon_poll_ops@@Base+0x4d08>
│ │ │ │  	ldr	x1, [x1, #848]
│ │ │ │  	mov	x2, #0x4c                  	// #76
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	3cf800 <tcg_gen_st_i32@@Base>
│ │ │ │ @@ -454415,14 +454420,15 @@
│ │ │ │  	add	x2, x1, x0
│ │ │ │  	ldur	x0, [x4, #-128]
│ │ │ │  	add	x3, x1, x3
│ │ │ │  	sub	x1, x4, #0x80
│ │ │ │  	bl	3c65e0 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	x7, [sp]
│ │ │ │  	b	479b14 <sparc_cpu_do_transaction_failed@@Base+0x6a88>
│ │ │ │ +	nop
│ │ │ │  	paciasp
│ │ │ │  	stp	x29, x30, [sp, #-32]!
│ │ │ │  	mov	w3, #0x10                  	// #16
│ │ │ │  	mov	x29, sp
│ │ │ │  	str	x19, [sp, #16]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ldr	w2, [x0, #104]
│ │ │ │ @@ -454432,22 +454438,22 @@
│ │ │ │  	bl	331a4c <translator_ldl_end@@Base>
│ │ │ │  	mov	w1, w0
│ │ │ │  	ldr	x2, [x19, #16]
│ │ │ │  	mov	x0, x19
│ │ │ │  	add	x2, x2, #0x4
│ │ │ │  	str	x2, [x19, #16]
│ │ │ │  	bl	479940 <sparc_cpu_do_transaction_failed@@Base+0x68b4>
│ │ │ │ -	tbz	w0, #0, 47c33c <sparc_cpu_do_transaction_failed@@Base+0x92b0>
│ │ │ │ +	tbz	w0, #0, 47c354 <sparc_cpu_do_transaction_failed@@Base+0x92c8>
│ │ │ │  	ldr	w0, [x19, #24]
│ │ │ │  	cmp	w0, #0x2
│ │ │ │ -	b.eq	47c314 <sparc_cpu_do_transaction_failed@@Base+0x9288>  // b.none
│ │ │ │ +	b.eq	47c32c <sparc_cpu_do_transaction_failed@@Base+0x92a0>  // b.none
│ │ │ │  	ldr	x0, [x19, #16]
│ │ │ │  	ldr	w1, [x19, #104]
│ │ │ │  	cmp	x1, x0
│ │ │ │ -	b.eq	47c314 <sparc_cpu_do_transaction_failed@@Base+0x9288>  // b.none
│ │ │ │ +	b.eq	47c32c <sparc_cpu_do_transaction_failed@@Base+0x92a0>  // b.none
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	str	w0, [x19, #24]
│ │ │ │  	ldr	x19, [sp, #16]
│ │ │ │  	ldp	x29, x30, [sp], #32
│ │ │ │  	autiasp
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │ @@ -454455,17 +454461,17 @@
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	mov	x16, #0x0                   	// #0
│ │ │ │  	mov	x17, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │  	mov	x0, x19
│ │ │ │  	mov	w1, #0x2                   	// #2
│ │ │ │  	bl	4747c0 <sparc_cpu_do_transaction_failed@@Base+0x1734>
│ │ │ │ -	b	47c2f0 <sparc_cpu_do_transaction_failed@@Base+0x9264>
│ │ │ │ +	b	47c308 <sparc_cpu_do_transaction_failed@@Base+0x927c>
│ │ │ │  
│ │ │ │ -000000000047c34c <sparc_translate_code@@Base>:
│ │ │ │ +000000000047c364 <sparc_translate_code@@Base>:
│ │ │ │  	paciasp
│ │ │ │  	sub	sp, sp, #0xd0
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	adrp	x5, 8ff000 <fdmon_poll_ops@@Base+0x6d08>
│ │ │ │  	ldr	x5, [x5, #240]
│ │ │ │  	movi	v31.4s, #0x0
│ │ │ │  	stp	x29, x30, [sp, #192]
│ │ │ │ @@ -454490,15 +454496,15 @@
│ │ │ │  	bl	33120c <translator_loop@@Base>
│ │ │ │  	adrp	x0, 8ff000 <fdmon_poll_ops@@Base+0x6d08>
│ │ │ │  	ldr	x0, [x0, #240]
│ │ │ │  	ldr	x2, [sp, #184]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │  	subs	x2, x2, x1
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │ -	b.ne	47c408 <sparc_translate_code@@Base+0xbc>  // b.any
│ │ │ │ +	b.ne	47c420 <sparc_translate_code@@Base+0xbc>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #192]
│ │ │ │  	add	sp, sp, #0xd0
│ │ │ │  	autiasp
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ @@ -454507,15 +454513,15 @@
│ │ │ │  	mov	x6, #0x0                   	// #0
│ │ │ │  	mov	x7, #0x0                   	// #0
│ │ │ │  	mov	x16, #0x0                   	// #0
│ │ │ │  	mov	x17, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │  	bl	2bff28 <g_memory_output_stream_new_resizable@plt+0x1408>
│ │ │ │  
│ │ │ │ -000000000047c40c <sparc_tcg_init@@Base>:
│ │ │ │ +000000000047c424 <sparc_tcg_init@@Base>:
│ │ │ │  	paciasp
│ │ │ │  	stp	x29, x30, [sp, #-64]!
│ │ │ │  	mov	x1, #0x20                  	// #32
│ │ │ │  	adrp	x2, 70b000 <_IO_stdin_used@@Base+0x659b0>
│ │ │ │  	mov	x29, sp
│ │ │ │  	add	x2, x2, #0x918
│ │ │ │  	stp	x23, x24, [sp, #48]
│ │ │ │ @@ -454534,58 +454540,52 @@
│ │ │ │  	adrp	x2, 70b000 <_IO_stdin_used@@Base+0x659b0>
│ │ │ │  	mov	x1, #0x50                  	// #80
│ │ │ │  	add	x2, x2, #0x920
│ │ │ │  	bl	3c4a60 <tcg_global_mem_new_i32@@Base>
│ │ │ │  	str	x0, [x19, #32]
│ │ │ │  	add	x19, x22, #0x30
│ │ │ │  	add	x22, x22, #0x108
│ │ │ │ -	nop
│ │ │ │ -	nop
│ │ │ │ -	nop
│ │ │ │  	ldr	x21, [x19]
│ │ │ │  	add	x19, x19, #0x18
│ │ │ │  	ldur	x2, [x19, #-8]
│ │ │ │  	ldr	x0, [x23]
│ │ │ │  	ldursw	x1, [x19, #-16]
│ │ │ │  	bl	3c4a60 <tcg_global_mem_new_i32@@Base>
│ │ │ │  	str	x0, [x21]
│ │ │ │  	cmp	x19, x22
│ │ │ │ -	b.ne	47c480 <sparc_tcg_init@@Base+0x74>  // b.any
│ │ │ │ +	b.ne	47c48c <sparc_tcg_init@@Base+0x68>  // b.any
│ │ │ │  	add	x24, x20, #0x350
│ │ │ │  	adrp	x21, 77b000 <sched_setscheduler_arg@@Base+0x1058>
│ │ │ │  	add	x21, x21, #0x3a0
│ │ │ │  	mov	x19, #0x4                   	// #4
│ │ │ │  	add	x22, x21, #0x174
│ │ │ │  	str	xzr, [x24, #80]!
│ │ │ │ -	nop
│ │ │ │  	ldr	x0, [x23]
│ │ │ │  	mov	x1, x19
│ │ │ │  	mov	x2, x22
│ │ │ │  	add	x22, x22, #0x4
│ │ │ │  	bl	3c4a60 <tcg_global_mem_new_i32@@Base>
│ │ │ │  	ubfiz	x1, x19, #1, #32
│ │ │ │  	add	x19, x19, #0x4
│ │ │ │  	str	x0, [x24, x1]
│ │ │ │  	cmp	x19, #0x20
│ │ │ │ -	b.ne	47c4c0 <sparc_tcg_init@@Base+0xb4>  // b.any
│ │ │ │ +	b.ne	47c4c8 <sparc_tcg_init@@Base+0xa4>  // b.any
│ │ │ │  	add	x20, x20, #0x350
│ │ │ │  	add	x21, x21, #0x190
│ │ │ │  	add	x22, x20, #0x50
│ │ │ │  	mov	x19, #0x0                   	// #0
│ │ │ │ -	nop
│ │ │ │ -	nop
│ │ │ │  	ldr	x0, [x20, #344]
│ │ │ │  	mov	x1, x19
│ │ │ │  	add	x2, x21, x19
│ │ │ │  	bl	3c4a60 <tcg_global_mem_new_i32@@Base>
│ │ │ │  	add	x1, x22, w19, uxtw #1
│ │ │ │  	add	x19, x19, #0x4
│ │ │ │  	str	x0, [x1, #64]
│ │ │ │  	cmp	x19, #0x60
│ │ │ │ -	b.ne	47c500 <sparc_tcg_init@@Base+0xf4>  // b.any
│ │ │ │ +	b.ne	47c500 <sparc_tcg_init@@Base+0xdc>  // b.any
│ │ │ │  	ldp	x19, x20, [sp, #16]
│ │ │ │  	ldp	x21, x22, [sp, #32]
│ │ │ │  	ldp	x23, x24, [sp, #48]
│ │ │ │  	ldp	x29, x30, [sp], #64
│ │ │ │  	autiasp
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {}
│ │ │ │ @@ -54702,48 +54702,48 @@
│ │ │ │    0x0077b100 e6ffe6ff e6ffe6ff e6ffe6ff e6ffe6ff ................
│ │ │ │    0x0077b110 e6ffe6ff e6ffe6ff e6ffe6ff e6ffe6ff ................
│ │ │ │    0x0077b120 e6ffe6ff e6ffe6ff e6ffe6ff e6ffe6ff ................
│ │ │ │    0x0077b130 e6ffe6ff b1000000 68656c70 65725f6c ........helper_l
│ │ │ │    0x0077b140 645f6173 69000000 68656c70 65725f73 d_asi...helper_s
│ │ │ │    0x0077b150 745f6173 69000000 68656c70 65725f6c t_asi...helper_l
│ │ │ │    0x0077b160 645f636f 64650000 00000000 00000000 d_code..........
│ │ │ │ -  0x0077b170 75008102 63027a02 fc017102 22026a02 u...c.z...q.".j.
│ │ │ │ -  0x0077b180 c8ffca01 3f02c8ff c8ff3802 c8ff3102 ....?.....8...1.
│ │ │ │ -  0x0077b190 29024602 ed01df01 d1011402 05025502 ).F...........U.
│ │ │ │ -  0x0077b1a0 c8ffbb01 ac01c8ff c8ff9e01 c8ff9001 ................
│ │ │ │ -  0x0077b1b0 82014101 30017401 b5000101 d0009300 ..A.0.t.........
│ │ │ │ +  0x0077b170 75005502 4d027d02 f9018502 27027502 u.U.M.}.....'.u.
│ │ │ │ +  0x0077b180 c8ffd501 6502c8ff c8ff5d02 c8ff6d02 ....e.....]...m.
│ │ │ │ +  0x0077b190 1e023e02 2f02eb01 dd011002 0102c701 ..>./...........
│ │ │ │ +  0x0077b1a0 c8ffb801 a901c8ff c8ff9b01 c8ff8d01 ................
│ │ │ │ +  0x0077b1b0 80014001 30017301 b5000101 d0009300 ..@.0.s.........
│ │ │ │    0x0077b1c0 c8ffc8ff c8ffc8ff c8ffc8ff c8ffc8ff ................
│ │ │ │    0x0077b1d0 00000000 c8ff0000 00000000 00000000 ................
│ │ │ │ -  0x0077b1e0 c8ffc8ff c8ffc8ff 83000000 c905e6fb ................
│ │ │ │ -  0x0077b1f0 e6fbe6fb ad03e6fb e6fbe6fb a003e6fb ................
│ │ │ │ -  0x0077b200 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b210 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b220 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b230 e6fbe6fb e6fbe6fb e6fbe6fb af057c05 ..............|.
│ │ │ │ -  0x0077b240 5105e6fb e6fbe6fb e6fbe6fb e6fbe6fb Q...............
│ │ │ │ -  0x0077b250 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b260 e6fbe6fb e6fbe6fb e6fbe6fb 47053d05 ............G.=.
│ │ │ │ -  0x0077b270 3305e6fb 29051f05 1505e6fb 0b050105 3...)...........
│ │ │ │ -  0x0077b280 f704e6fb ed04e304 d904e6fb e6fbe6fb ................
│ │ │ │ -  0x0077b290 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b2a0 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b2b0 e6fbe6fb e6fbe6fb e6fbe6fb d104e6fb ................
│ │ │ │ -  0x0077b2c0 e6fbe6fb e6fb9204 e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b2d0 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b2e0 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b2f0 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b300 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b310 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b320 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b330 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b340 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b350 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b360 e6fbe6fb e6fbe6fb e6fbe6fb e6fbe6fb ................
│ │ │ │ -  0x0077b370 e6fb8504 e6fb7804 6b045d04 4f04e6fb ......x.k.].O...
│ │ │ │ -  0x0077b380 1f041104 0304d403 e6fbe6fb c703ba03 ................
│ │ │ │ +  0x0077b1e0 c8ffc8ff c8ffc8ff 83000000 c905e1fb ................
│ │ │ │ +  0x0077b1f0 e1fbe1fb ad03e1fb e1fbe1fb a003e1fb ................
│ │ │ │ +  0x0077b200 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b210 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b220 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b230 e1fbe1fb e1fbe1fb e1fbe1fb af057c05 ..............|.
│ │ │ │ +  0x0077b240 5105e1fb e1fbe1fb e1fbe1fb e1fbe1fb Q...............
│ │ │ │ +  0x0077b250 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b260 e1fbe1fb e1fbe1fb e1fbe1fb 47053d05 ............G.=.
│ │ │ │ +  0x0077b270 3305e1fb 29051f05 1505e1fb 0b050105 3...)...........
│ │ │ │ +  0x0077b280 f704e1fb ed04e304 d904e1fb e1fbe1fb ................
│ │ │ │ +  0x0077b290 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b2a0 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b2b0 e1fbe1fb e1fbe1fb e1fbe1fb d104e1fb ................
│ │ │ │ +  0x0077b2c0 e1fbe1fb e1fb9204 e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b2d0 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b2e0 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b2f0 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b300 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b310 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b320 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b330 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b340 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b350 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b360 e1fbe1fb e1fbe1fb e1fbe1fb e1fbe1fb ................
│ │ │ │ +  0x0077b370 e1fb8504 e1fb7804 6b045d04 4f04e1fb ......x.k.].O...
│ │ │ │ +  0x0077b380 1f041104 0304d403 e1fbe1fb c703ba03 ................
│ │ │ │    0x0077b390 bc050000 00000000 00000000 00000000 ................
│ │ │ │    0x0077b3a0 73617665 5f6e7063 00000000 00000000 save_npc........
│ │ │ │    0x0077b3b0 73706172 635f7472 5f696e73 6e5f7374 sparc_tr_insn_st
│ │ │ │    0x0077b3c0 61727400 00000000 73706172 635f7472 art.....sparc_tr
│ │ │ │    0x0077b3d0 5f696e73 6e5f7374 61727400 00000000 _insn_start.....
│ │ │ │    0x0077b3e0 67656e5f 64657374 5f677072 00000000 gen_dest_gpr....
│ │ │ │    0x0077b3f0 67656e5f 73746f72 655f6770 72000000 gen_store_gpr...
│ │ │ ├── readelf --wide --decompress --hex-dump=.eh_frame_hdr {}
│ │ │ │ @@ -3498,16 +3498,16 @@
│ │ │ │    0x007df88c 40610600 a456caff a8610600 c857caff @a...V...a...W..
│ │ │ │    0x007df89c 08620600 a459caff 3c620600 b45bcaff .b...Y..<b...[..
│ │ │ │    0x007df8ac 7c620600 a45dcaff cc620600 645fcaff |b...]...b..d_..
│ │ │ │    0x007df8bc 1c630600 4463caff 88630600 4465caff .c..Dc...c..De..
│ │ │ │    0x007df8cc b8630600 2468caff 18640600 b46fcaff .c..$h...d...o..
│ │ │ │    0x007df8dc b0640600 2472caff 14650600 6475caff .d..$r...e..du..
│ │ │ │    0x007df8ec 60650600 3479caff f4650600 247bcaff `e..4y...e..${..
│ │ │ │ -  0x007df8fc 44660600 8ca4caff a4660600 30a5caff Df.......f..0...
│ │ │ │ -  0x007df90c cc660600 f0a5caff f4660600 44a7caff .f.......f..D...
│ │ │ │ +  0x007df8fc 44660600 a4a4caff a4660600 48a5caff Df.......f..H...
│ │ │ │ +  0x007df90c cc660600 08a6caff f4660600 44a7caff .f.......f..D...
│ │ │ │    0x007df91c 2c670600 04a8caff 40670600 a4a8caff ,g......@g......
│ │ │ │    0x007df92c 54670600 e4a8caff 68670600 44a9caff Tg......hg..D...
│ │ │ │    0x007df93c 7c670600 68a9caff a0670600 88a9caff |g..h....g......
│ │ │ │    0x007df94c b4670600 b0a9caff c8670600 04abcaff .g.......g......
│ │ │ │    0x007df95c f8670600 24accaff 28680600 34adcaff .g..$...(h..4...
│ │ │ │    0x007df96c 58680600 a4adcaff 84680600 44aecaff Xh.......h..D...
│ │ │ │    0x007df97c 9c680600 04b0caff dc680600 64b2caff .h.......h..d...
│ │ │ ├── readelf --wide --decompress --hex-dump=.eh_frame {}
│ │ │ │ @@ -18569,28 +18569,28 @@
│ │ │ │    0x008383f8 65d8d741 dad941dc db4a9809 970a419a e..A..A..J....A.
│ │ │ │    0x00838408 07990841 9c059b06 4c000000 7c880400 ...A....L...|...
│ │ │ │    0x00838418 3813c4ff ec010000 00412d41 0e409d08 8........A-A.@..
│ │ │ │    0x00838428 9e074493 06940551 0adeddd3 d40e0041 ..D....Q.......A
│ │ │ │    0x00838438 2d410b64 0adeddd3 d40e0041 2d410b44 -A.d.......A-A.D
│ │ │ │    0x00838448 0adeddd3 d40e0041 2d410b50 0adeddd3 .......A-A.P....
│ │ │ │    0x00838458 d40e0041 2d410b00 5c000000 cc880400 ...A-A..\.......
│ │ │ │ -  0x00838468 d814c4ff 68290000 00412d41 0e900145 ....h)...A-A...E
│ │ │ │ -  0x00838478 9d049e03 6f0addde 0e00412d 4c0b0384 ....o.....A-L...
│ │ │ │ -  0x00838488 01940193 026ad4d3 038f0194 01930260 .....j.........`
│ │ │ │ +  0x00838468 d814c4ff 7c290000 00412d41 0e900145 ....|)...A-A...E
│ │ │ │ +  0x00838478 9d049e03 6f0addde 0e00412d 4c0b0383 ....o.....A-L...
│ │ │ │ +  0x00838488 01940193 026ad4d3 03950194 01930260 .....j.........`
│ │ │ │    0x00838498 d4d30375 03930294 0141d4d3 025b9302 ...u.....A...[..
│ │ │ │    0x008384a8 940141d4 d3529401 93024dd3 d4035502 ..A..R....M...U.
│ │ │ │    0x008384b8 94019302 68d4d300 24000000 2c890400 ....h...$...,...
│ │ │ │ -  0x008384c8 e03dc4ff a4000000 00412d41 0e209d04 .=.......A-A. ..
│ │ │ │ +  0x008384c8 f83dc4ff a4000000 00412d41 0e209d04 .=.......A-A. ..
│ │ │ │    0x008384d8 9e034393 02580ade ddd30e00 412d470b ..C..X......A-G.
│ │ │ │ -  0x008384e8 24000000 54890400 5c3ec4ff c0000000 $...T...\>......
│ │ │ │ +  0x008384e8 24000000 54890400 743ec4ff c0000000 $...T...t>......
│ │ │ │    0x008384f8 00412d41 0ed00145 9d029e01 5c0addde .A-A...E....\...
│ │ │ │    0x00838508 0e00412d 4b0b0000 34000000 7c890400 ..A-K...4...|...
│ │ │ │ -  0x00838518 f43ec4ff 44010000 00412d41 0e409d08 .>..D....A-A.@..
│ │ │ │ +  0x00838518 0c3fc4ff 2c010000 00412d41 0e409d08 .?..,....A-A.@..
│ │ │ │    0x00838528 9e074597 02980143 93069405 42950496 ..E....C....B...
│ │ │ │ -  0x00838538 037ededd d7d8d5d6 d3d40e00 412d0000 .~..........A-..
│ │ │ │ +  0x00838538 0378dedd d7d8d5d6 d3d40e00 412d0000 .x..........A-..
│ │ │ │    0x00838548 10000000 b4890400 1040c4ff b4000000 .........@......
│ │ │ │    0x00838558 00000000 10000000 c8890400 bc40c4ff .............@..
│ │ │ │    0x00838568 9c000000 00000000 10000000 dc890400 ................
│ │ │ │    0x00838578 4841c4ff 3c000000 00000000 10000000 HA..<...........
│ │ │ │    0x00838588 f0890400 7441c4ff 60000000 00000000 ....tA..`.......
│ │ │ │    0x00838598 20000000 048a0400 c041c4ff 24000000  ........A..$...
│ │ │ │    0x008385a8 00412d41 0e109d02 9e0144de dd0e0041 .A-A......D....A
│ │ │ ├── readelf --wide --decompress --hex-dump=.data.rel.ro {}
│ │ │ │ @@ -13206,15 +13206,15 @@
│ │ │ │    0x008e13b0 00000000 00000000 187f6a00 00000000 ..........j.....
│ │ │ │    0x008e13c0 c0857500 00000000 d0b67000 00000000 ..u.......p.....
│ │ │ │    0x008e13d0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008e13e0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008e13f0 00000000 00000000 c0f74600 00000000 ..........F.....
│ │ │ │    0x008e1400 8cee4600 00000000 00000000 00000000 ..F.............
│ │ │ │    0x008e1410 c0304700 00000000 48314700 00000000 .0G.....H1G.....
│ │ │ │ -  0x008e1420 84414700 00000000 a8c24700 00000000 .AG.......G.....
│ │ │ │ +  0x008e1420 84414700 00000000 c0c24700 00000000 .AG.......G.....
│ │ │ │    0x008e1430 8c4d4700 00000000 00000000 00000000 .MG.............
│ │ │ │    0x008e1440 8073a100 00000000 34000000 00000000 .s......4.......
│ │ │ │    0x008e1450 28b97000 00000000 9073a100 00000000 (.p......s......
│ │ │ │    0x008e1460 38000000 00000000 30b97000 00000000 8.......0.p.....
│ │ │ │    0x008e1470 8873a100 00000000 3c000000 00000000 .s......<.......
│ │ │ │    0x008e1480 38b97000 00000000 7873a100 00000000 8.p.....xs......
│ │ │ │    0x008e1490 40000000 00000000 40b97000 00000000 @.......@.p.....
│ │ │ │ @@ -18935,16 +18935,16 @@
│ │ │ │    0x008f79c0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f79d0 70a14600 00000000 00000000 00000000 p.F.............
│ │ │ │    0x008f79e0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f79f0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f7a00 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f7a10 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f7a20 00000000 00000000 d0068e00 00000000 ................
│ │ │ │ -  0x008f7a30 01000000 0d000000 0cc44700 00000000 ..........G.....
│ │ │ │ -  0x008f7a40 4cc34700 00000000 a0f44600 00000000 L.G.......F.....
│ │ │ │ +  0x008f7a30 01000000 0d000000 24c44700 00000000 ........$.G.....
│ │ │ │ +  0x008f7a40 64c34700 00000000 a0f44600 00000000 d.G.......F.....
│ │ │ │    0x008f7a50 90f84600 00000000 a0e74600 00000000 ..F.......F.....
│ │ │ │    0x008f7a60 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x008f7a70 00000000 00000000 04e84600 00000000 ..........F.....
│ │ │ │    0x008f7a80 20ce4700 00000000 28f14600 00000000  .G.....(.F.....
│ │ │ │    0x008f7a90 70252f00 00000000 40e84600 00000000 p%/.....@.F.....
│ │ │ │    0x008f7aa0 00000000 00000000 8c994600 00000000 ..........F.....
│ │ │ │    0x008f7ab0 30e84600 00000000 8c304700 00000000 0.F......0G.....
│ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {}
│ │ │ │ @@ -1,7 +1,7 @@
│ │ │ │  
│ │ │ │  Hex dump of section '.gnu_debuglink':
│ │ │ │ -  0x00000000 33336462 39353132 39363463 30613161 33db9512964c0a1a
│ │ │ │ -  0x00000010 36666662 66653738 62333834 36363439 6ffbfe78b3846649
│ │ │ │ -  0x00000020 32653564 39312e64 65627567 00000000 2e5d91.debug....
│ │ │ │ -  0x00000030 1de22e77                            ...w
│ │ │ │ +  0x00000000 33616564 66386663 38636139 62343362 3aedf8fc8ca9b43b
│ │ │ │ +  0x00000010 65353737 63353536 65613366 61393563 e577c556ea3fa95c
│ │ │ │ +  0x00000020 38343335 65342e64 65627567 00000000 8435e4.debug....
│ │ │ │ +  0x00000030 96359256                            .5.V
│ │ ├── ./usr/bin/qemu-system-sparc64
│ │ │ ├── readelf --wide --notes {}
│ │ │ │ @@ -1,11 +1,11 @@
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.build-id
│ │ │ │    Owner                Data size 	Description
│ │ │ │ -  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: 0f624a3129d8ec3e9d217bd70ad2dcd7dcd1464d
│ │ │ │ +  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: 136a8f73e748cb793c2f58856e224ca33455b80e
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.property
│ │ │ │    Owner                Data size 	Description
│ │ │ │    GNU                  0x00000010	NT_GNU_PROPERTY_TYPE_0	      Properties: AArch64 feature: BTI, PAC, GCS
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.ABI-tag
│ │ │ │    Owner                Data size 	Description
│ │ │ ├── readelf --wide --debug-dump=frames {}
│ │ │ │ @@ -11998,18 +11998,18 @@
│ │ │ │    0xffffffffffc36094 (offset: 0x755810) -> 0xa82dc fde=[ 803d0]
│ │ │ │    0xffffffffffc36184 (offset: 0x755900) -> 0xa8318 fde=[ 8040c]
│ │ │ │    0xffffffffffc36190 (offset: 0x75590c) -> 0xa832c fde=[ 80420]
│ │ │ │    0xffffffffffc3626c (offset: 0x7559e8) -> 0xa8358 fde=[ 8044c]
│ │ │ │    0xffffffffffc36344 (offset: 0x755ac0) -> 0xa83f4 fde=[ 804e8]
│ │ │ │    0xffffffffffc36384 (offset: 0x755b00) -> 0xa8408 fde=[ 804fc]
│ │ │ │    0xffffffffffc363d0 (offset: 0x755b4c) -> 0xa841c fde=[ 80510]
│ │ │ │ -  0xffffffffffc36410 (offset: 0x755b8c) -> 0xa8430 fde=[ 80524]
│ │ │ │ -  0xffffffffffc36450 (offset: 0x755bcc) -> 0xa8444 fde=[ 80538]
│ │ │ │ -  0xffffffffffc3648c (offset: 0x755c08) -> 0xa8458 fde=[ 8054c]
│ │ │ │ -  0xffffffffffc364d4 (offset: 0x755c50) -> 0xa846c fde=[ 80560]
│ │ │ │ +  0xffffffffffc3640c (offset: 0x755b88) -> 0xa8430 fde=[ 80524]
│ │ │ │ +  0xffffffffffc36448 (offset: 0x755bc4) -> 0xa8444 fde=[ 80538]
│ │ │ │ +  0xffffffffffc36484 (offset: 0x755c00) -> 0xa8458 fde=[ 8054c]
│ │ │ │ +  0xffffffffffc364d0 (offset: 0x755c4c) -> 0xa846c fde=[ 80560]
│ │ │ │    0xffffffffffc36524 (offset: 0x755ca0) -> 0xa8480 fde=[ 80574]
│ │ │ │    0xffffffffffc36570 (offset: 0x755cec) -> 0xa8494 fde=[ 80588]
│ │ │ │    0xffffffffffc365a8 (offset: 0x755d24) -> 0xa84a8 fde=[ 8059c]
│ │ │ │    0xffffffffffc36834 (offset: 0x755fb0) -> 0xa84dc fde=[ 805d0]
│ │ │ │    0xffffffffffc36884 (offset: 0x756000) -> 0xa84f8 fde=[ 805ec]
│ │ │ │    0xffffffffffc368f0 (offset: 0x75606c) -> 0xa8520 fde=[ 80614]
│ │ │ │    0xffffffffffc369b4 (offset: 0x756130) -> 0xa8550 fde=[ 80644]
│ │ │ │ @@ -298872,45 +298872,45 @@
│ │ │ │    DW_CFA_advance_loc: 4 to 00000000004069c0
│ │ │ │    DW_CFA_def_cfa_offset: 16
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-16
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-8
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -000804e8 0000000000000010 000804ec FDE cie=00000000 pc=0000000000755ac0..0000000000755afc
│ │ │ │ +000804e8 0000000000000010 000804ec FDE cie=00000000 pc=0000000000755ac0..0000000000755b00
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │  000804fc 0000000000000010 00080500 FDE cie=00000000 pc=0000000000755b00..0000000000755b4c
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00080510 0000000000000010 00080514 FDE cie=00000000 pc=0000000000755b4c..0000000000755b8c
│ │ │ │ +00080510 0000000000000010 00080514 FDE cie=00000000 pc=0000000000755b4c..0000000000755b88
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00080524 0000000000000010 00080528 FDE cie=00000000 pc=0000000000755b8c..0000000000755bcc
│ │ │ │ +00080524 0000000000000010 00080528 FDE cie=00000000 pc=0000000000755b88..0000000000755bc4
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00080538 0000000000000010 0008053c FDE cie=00000000 pc=0000000000755bcc..0000000000755c08
│ │ │ │ +00080538 0000000000000010 0008053c FDE cie=00000000 pc=0000000000755bc4..0000000000755c00
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -0008054c 0000000000000010 00080550 FDE cie=00000000 pc=0000000000755c08..0000000000755c50
│ │ │ │ +0008054c 0000000000000010 00080550 FDE cie=00000000 pc=0000000000755c00..0000000000755c4c
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -00080560 0000000000000010 00080564 FDE cie=00000000 pc=0000000000755c50..0000000000755ca0
│ │ │ │ +00080560 0000000000000010 00080564 FDE cie=00000000 pc=0000000000755c4c..0000000000755c9c
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │  00080574 0000000000000010 00080578 FDE cie=00000000 pc=0000000000755ca0..0000000000755cec
│ │ │ │    DW_CFA_nop
│ │ │ │    DW_CFA_nop
│ │ │ │ @@ -302912,15 +302912,15 @@
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │    DW_CFA_advance_loc: 4 to 000000000075e510
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 32 to 000000000075e530
│ │ │ │    DW_CFA_restore_state
│ │ │ │    DW_CFA_nop
│ │ │ │  
│ │ │ │ -0008207c 0000000000000298 00082080 FDE cie=00000000 pc=000000000075e670..0000000000768380
│ │ │ │ +0008207c 0000000000000298 00082080 FDE cie=00000000 pc=000000000075e670..0000000000768378
│ │ │ │    DW_CFA_advance_loc: 4 to 000000000075e674
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 4 to 000000000075e678
│ │ │ │    DW_CFA_def_cfa_offset: 176
│ │ │ │    DW_CFA_advance_loc: 20 to 000000000075e68c
│ │ │ │    DW_CFA_offset: r29 (x29) at cfa-48
│ │ │ │    DW_CFA_offset: r30 (x30) at cfa-40
│ │ │ │ @@ -302935,448 +302935,448 @@
│ │ │ │    DW_CFA_restore_state
│ │ │ │    DW_CFA_advance_loc1: 740 to 000000000075ea68
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_advance_loc: 152 to 000000000075eb00
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 680 to 000000000075eda8
│ │ │ │ +  DW_CFA_advance_loc1: 648 to 000000000075ed88
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000075edac
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000075ed8c
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000075edb0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000075ed90
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc1: 304 to 000000000075eee0
│ │ │ │ +  DW_CFA_advance_loc1: 292 to 000000000075eeb4
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 148 to 000000000075ef74
│ │ │ │ +  DW_CFA_advance_loc: 148 to 000000000075ef48
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 2024 to 000000000075f75c
│ │ │ │ +  DW_CFA_advance_loc2: 1984 to 000000000075f708
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000075f760
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000075f70c
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000075f764
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000075f710
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc2: 1716 to 000000000075fe18
│ │ │ │ +  DW_CFA_advance_loc2: 1716 to 000000000075fdc4
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 132 to 000000000075fe9c
│ │ │ │ +  DW_CFA_advance_loc: 132 to 000000000075fe48
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 328 to 000000000075ffe4
│ │ │ │ +  DW_CFA_advance_loc1: 328 to 000000000075ff90
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000075ffe8
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000075ff94
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 84 to 000000000076003c
│ │ │ │ +  DW_CFA_advance_loc: 84 to 000000000075ffe8
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 48 to 000000000076006c
│ │ │ │ +  DW_CFA_advance_loc: 48 to 0000000000760018
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc2: 2636 to 0000000000760ab8
│ │ │ │ +  DW_CFA_advance_loc2: 2696 to 0000000000760aa0
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000760abc
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000760aa4
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000760ac0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000760aa8
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc: 208 to 0000000000760b90
│ │ │ │ +  DW_CFA_advance_loc: 228 to 0000000000760b8c
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000760b94
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000760b90
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 332 to 0000000000760ce0
│ │ │ │ +  DW_CFA_advance_loc1: 332 to 0000000000760cdc
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r29 (x29)
│ │ │ │    DW_CFA_restore: r30 (x30)
│ │ │ │    DW_CFA_def_cfa_offset: 0
│ │ │ │ -  DW_CFA_advance_loc: 8 to 0000000000760ce8
│ │ │ │ +  DW_CFA_advance_loc: 8 to 0000000000760ce4
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000760cec
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000760ce8
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc2: 1364 to 0000000000761240
│ │ │ │ +  DW_CFA_advance_loc2: 1364 to 000000000076123c
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 56 to 0000000000761278
│ │ │ │ +  DW_CFA_advance_loc: 56 to 0000000000761274
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc1: 368 to 00000000007613e8
│ │ │ │ +  DW_CFA_advance_loc1: 368 to 00000000007613e4
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 92 to 0000000000761444
│ │ │ │ +  DW_CFA_advance_loc: 92 to 0000000000761440
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 288 to 0000000000761564
│ │ │ │ +  DW_CFA_advance_loc1: 280 to 0000000000761558
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 56 to 000000000076159c
│ │ │ │ +  DW_CFA_advance_loc: 56 to 0000000000761590
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc1: 676 to 0000000000761840
│ │ │ │ +  DW_CFA_advance_loc1: 676 to 0000000000761834
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000761844
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000761838
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 232 to 000000000076192c
│ │ │ │ +  DW_CFA_advance_loc: 232 to 0000000000761920
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000761930
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000761924
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 24 to 0000000000761948
│ │ │ │ +  DW_CFA_advance_loc: 24 to 000000000076193c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000076194c
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000761940
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 232 to 0000000000761a34
│ │ │ │ +  DW_CFA_advance_loc: 232 to 0000000000761a28
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000761a38
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000761a2c
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1504 to 0000000000762018
│ │ │ │ +  DW_CFA_advance_loc2: 1504 to 000000000076200c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 88 to 0000000000762070
│ │ │ │ +  DW_CFA_advance_loc: 88 to 0000000000762064
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 88 to 00000000007620c8
│ │ │ │ +  DW_CFA_advance_loc: 88 to 00000000007620bc
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 68 to 000000000076210c
│ │ │ │ +  DW_CFA_advance_loc: 68 to 0000000000762100
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc: 108 to 0000000000762178
│ │ │ │ +  DW_CFA_advance_loc: 108 to 000000000076216c
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 56 to 00000000007621b0
│ │ │ │ +  DW_CFA_advance_loc: 56 to 00000000007621a4
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc: 24 to 00000000007621c8
│ │ │ │ +  DW_CFA_advance_loc: 24 to 00000000007621bc
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 56 to 0000000000762200
│ │ │ │ +  DW_CFA_advance_loc: 56 to 00000000007621f4
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc2: 1060 to 0000000000762624
│ │ │ │ +  DW_CFA_advance_loc2: 1060 to 0000000000762618
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000762628
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000076261c
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 232 to 0000000000762710
│ │ │ │ +  DW_CFA_advance_loc: 232 to 0000000000762704
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000762714
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000762708
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1036 to 0000000000762b20
│ │ │ │ +  DW_CFA_advance_loc2: 1036 to 0000000000762b14
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000762b24
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000762b18
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 232 to 0000000000762c0c
│ │ │ │ +  DW_CFA_advance_loc: 232 to 0000000000762c00
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000762c10
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000762c04
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1096 to 0000000000763058
│ │ │ │ +  DW_CFA_advance_loc2: 1096 to 000000000076304c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000076305c
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000763050
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 0000000000763104
│ │ │ │ +  DW_CFA_advance_loc: 168 to 00000000007630f8
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000763108
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007630fc
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1508 to 00000000007636ec
│ │ │ │ +  DW_CFA_advance_loc2: 1508 to 00000000007636e0
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007636f0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007636e4
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 0000000000763798
│ │ │ │ +  DW_CFA_advance_loc: 168 to 000000000076378c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000076379c
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000763790
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1704 to 0000000000763e44
│ │ │ │ +  DW_CFA_advance_loc2: 1712 to 0000000000763e40
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 80 to 0000000000763e94
│ │ │ │ +  DW_CFA_advance_loc: 80 to 0000000000763e90
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 648 to 000000000076411c
│ │ │ │ +  DW_CFA_advance_loc1: 648 to 0000000000764118
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 80 to 000000000076416c
│ │ │ │ +  DW_CFA_advance_loc: 80 to 0000000000764168
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 1976 to 0000000000764924
│ │ │ │ +  DW_CFA_advance_loc2: 1976 to 0000000000764920
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000764928
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000764924
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 00000000007649d0
│ │ │ │ +  DW_CFA_advance_loc: 168 to 00000000007649cc
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007649d4
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007649d0
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 36 to 00000000007649f8
│ │ │ │ +  DW_CFA_advance_loc: 36 to 00000000007649f4
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 16 to 0000000000764a08
│ │ │ │ +  DW_CFA_advance_loc: 16 to 0000000000764a04
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc: 192 to 0000000000764ac8
│ │ │ │ +  DW_CFA_advance_loc: 192 to 0000000000764ac4
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 16 to 0000000000764ad8
│ │ │ │ +  DW_CFA_advance_loc: 16 to 0000000000764ad4
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc: 124 to 0000000000764b54
│ │ │ │ +  DW_CFA_advance_loc: 124 to 0000000000764b50
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000764b58
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000764b54
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 0000000000764c00
│ │ │ │ +  DW_CFA_advance_loc: 168 to 0000000000764bfc
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000764c04
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000764c00
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc1: 448 to 0000000000764dc4
│ │ │ │ +  DW_CFA_advance_loc1: 448 to 0000000000764dc0
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 220 to 0000000000764ea0
│ │ │ │ +  DW_CFA_advance_loc: 220 to 0000000000764e9c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 92 to 0000000000764efc
│ │ │ │ +  DW_CFA_advance_loc: 92 to 0000000000764ef8
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 216 to 0000000000764fd4
│ │ │ │ +  DW_CFA_advance_loc: 216 to 0000000000764fd0
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 168 to 000000000076507c
│ │ │ │ +  DW_CFA_advance_loc: 168 to 0000000000765078
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765080
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000076507c
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 0000000000765128
│ │ │ │ +  DW_CFA_advance_loc: 168 to 0000000000765124
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000076512c
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765128
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 64 to 000000000076516c
│ │ │ │ +  DW_CFA_advance_loc: 64 to 0000000000765168
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 228 to 0000000000765250
│ │ │ │ +  DW_CFA_advance_loc: 228 to 000000000076524c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 212 to 0000000000765324
│ │ │ │ +  DW_CFA_advance_loc: 212 to 0000000000765320
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765328
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765324
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 00000000007653d0
│ │ │ │ +  DW_CFA_advance_loc: 168 to 00000000007653cc
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007653d4
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007653d0
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 128 to 0000000000765454
│ │ │ │ +  DW_CFA_advance_loc: 128 to 0000000000765450
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765458
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765454
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 168 to 0000000000765500
│ │ │ │ +  DW_CFA_advance_loc: 168 to 00000000007654fc
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765504
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765500
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 20 to 0000000000765518
│ │ │ │ +  DW_CFA_advance_loc: 20 to 0000000000765514
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 212 to 00000000007655ec
│ │ │ │ +  DW_CFA_advance_loc: 212 to 00000000007655e8
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 116 to 0000000000765660
│ │ │ │ +  DW_CFA_advance_loc: 116 to 000000000076565c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 212 to 0000000000765734
│ │ │ │ +  DW_CFA_advance_loc: 212 to 0000000000765730
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 20 to 0000000000765748
│ │ │ │ +  DW_CFA_advance_loc: 20 to 0000000000765744
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 212 to 000000000076581c
│ │ │ │ +  DW_CFA_advance_loc: 212 to 0000000000765818
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 264 to 0000000000765924
│ │ │ │ +  DW_CFA_advance_loc1: 264 to 0000000000765920
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 212 to 00000000007659f8
│ │ │ │ +  DW_CFA_advance_loc: 212 to 00000000007659f4
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 380 to 0000000000765b74
│ │ │ │ +  DW_CFA_advance_loc1: 380 to 0000000000765b70
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765b78
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765b74
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 172 to 0000000000765c24
│ │ │ │ +  DW_CFA_advance_loc: 172 to 0000000000765c20
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000765c28
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000765c24
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc2: 1396 to 000000000076619c
│ │ │ │ +  DW_CFA_advance_loc2: 1396 to 0000000000766198
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 48 to 00000000007661cc
│ │ │ │ +  DW_CFA_advance_loc: 48 to 00000000007661c8
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc1: 256 to 00000000007662cc
│ │ │ │ +  DW_CFA_advance_loc1: 256 to 00000000007662c8
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 156 to 0000000000766368
│ │ │ │ +  DW_CFA_advance_loc: 156 to 0000000000766364
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 92 to 00000000007663c4
│ │ │ │ +  DW_CFA_advance_loc: 92 to 00000000007663c0
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007663c8
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007663c4
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 212 to 000000000076649c
│ │ │ │ +  DW_CFA_advance_loc: 212 to 0000000000766498
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007664a0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 000000000076649c
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 32 to 00000000007664c0
│ │ │ │ +  DW_CFA_advance_loc: 32 to 00000000007664bc
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │ -  DW_CFA_advance_loc: 40 to 00000000007664e8
│ │ │ │ +  DW_CFA_advance_loc: 40 to 00000000007664e4
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │ -  DW_CFA_advance_loc1: 504 to 00000000007666e0
│ │ │ │ +  DW_CFA_advance_loc1: 504 to 00000000007666dc
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007666e4
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007666e0
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 180 to 0000000000766798
│ │ │ │ +  DW_CFA_advance_loc: 180 to 0000000000766794
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 000000000076679c
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000766798
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc: 44 to 00000000007667c8
│ │ │ │ +  DW_CFA_advance_loc: 44 to 00000000007667c4
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007667cc
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007667c8
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │ -  DW_CFA_advance_loc: 180 to 0000000000766880
│ │ │ │ +  DW_CFA_advance_loc: 180 to 000000000076687c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 0000000000766884
│ │ │ │ +  DW_CFA_advance_loc: 4 to 0000000000766880
│ │ │ │    DW_CFA_restore: r22 (x22)
│ │ │ │    DW_CFA_restore: r21 (x21)
│ │ │ │ -  DW_CFA_advance_loc1: 696 to 0000000000766b3c
│ │ │ │ +  DW_CFA_advance_loc1: 696 to 0000000000766b38
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 172 to 0000000000766be8
│ │ │ │ +  DW_CFA_advance_loc: 172 to 0000000000766be4
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 172 to 0000000000766c94
│ │ │ │ +  DW_CFA_advance_loc: 168 to 0000000000766c8c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 172 to 0000000000766d40
│ │ │ │ +  DW_CFA_advance_loc: 172 to 0000000000766d38
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 1612 to 000000000076738c
│ │ │ │ +  DW_CFA_advance_loc2: 1612 to 0000000000767384
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 48 to 00000000007673bc
│ │ │ │ +  DW_CFA_advance_loc: 48 to 00000000007673b4
│ │ │ │    DW_CFA_remember_state
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 4 to 00000000007673c0
│ │ │ │ +  DW_CFA_advance_loc: 4 to 00000000007673b8
│ │ │ │    DW_CFA_restore_state
│ │ │ │ -  DW_CFA_advance_loc: 32 to 00000000007673e0
│ │ │ │ +  DW_CFA_advance_loc: 32 to 00000000007673d8
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc: 76 to 000000000076742c
│ │ │ │ +  DW_CFA_advance_loc: 76 to 0000000000767424
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 32 to 000000000076744c
│ │ │ │ +  DW_CFA_advance_loc: 32 to 0000000000767444
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │ -  DW_CFA_advance_loc2: 1288 to 0000000000767954
│ │ │ │ +  DW_CFA_advance_loc2: 1288 to 000000000076794c
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 232 to 0000000000767a3c
│ │ │ │ +  DW_CFA_advance_loc: 232 to 0000000000767a34
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 76 to 0000000000767a88
│ │ │ │ +  DW_CFA_advance_loc: 76 to 0000000000767a80
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 236 to 0000000000767b74
│ │ │ │ +  DW_CFA_advance_loc: 236 to 0000000000767b6c
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc2: 1336 to 00000000007680ac
│ │ │ │ +  DW_CFA_advance_loc2: 1336 to 00000000007680a4
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 228 to 0000000000768190
│ │ │ │ +  DW_CFA_advance_loc: 228 to 0000000000768188
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 176 to 0000000000768240
│ │ │ │ +  DW_CFA_advance_loc: 176 to 0000000000768238
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │ -  DW_CFA_advance_loc: 128 to 00000000007682c0
│ │ │ │ +  DW_CFA_advance_loc: 128 to 00000000007682b8
│ │ │ │    DW_CFA_restore: r20 (x20)
│ │ │ │    DW_CFA_restore: r19 (x19)
│ │ │ │ -  DW_CFA_advance_loc: 104 to 0000000000768328
│ │ │ │ +  DW_CFA_advance_loc: 104 to 0000000000768320
│ │ │ │    DW_CFA_offset: r19 (x19) at cfa-32
│ │ │ │    DW_CFA_offset: r20 (x20) at cfa-24
│ │ │ │ -  DW_CFA_advance_loc: 56 to 0000000000768360
│ │ │ │ +  DW_CFA_advance_loc: 56 to 0000000000768358
│ │ │ │    DW_CFA_offset: r21 (x21) at cfa-16
│ │ │ │    DW_CFA_offset: r22 (x22) at cfa-8
│ │ │ │  
│ │ │ │  00082318 0000000000000024 0008231c FDE cie=00000000 pc=0000000000768380..0000000000768424
│ │ │ │    DW_CFA_advance_loc: 4 to 0000000000768384
│ │ │ │    DW_CFA_AARCH64_negate_ra_state
│ │ │ │    DW_CFA_advance_loc: 4 to 0000000000768388
│ │ │ ├── strings --all --bytes=8 {}
│ │ │ │ @@ -1,8 +1,8 @@
│ │ │ │ -FM/lib/ld-linux-aarch64.so.1
│ │ │ │ +/lib/ld-linux-aarch64.so.1
│ │ │ │  fv@x6Cs 
│ │ │ │  b$)FAR2L
│ │ │ │  x9d.x{9,
│ │ │ │  ^n>hw8!D
│ │ │ │  ]{N>O"^(6b
│ │ │ │  |,TvEFJk
│ │ │ │  `*VMS)]=
│ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {}
│ │ │ │ @@ -850695,30 +850695,30 @@
│ │ │ │  	ldp	x29, x30, [sp], #64
│ │ │ │  	autiasp
│ │ │ │  	b	5231e0 <tcg_gen_exit_tb@@Base>
│ │ │ │  	ldr	x23, [sp, #48]
│ │ │ │  	b	755a18 <sparc_cpu_do_transaction_failed@@Base+0x3498>
│ │ │ │  	nop
│ │ │ │  	nop
│ │ │ │ -	and	w3, w1, #0x1e
│ │ │ │ -	ubfiz	w2, w1, #5, #1
│ │ │ │ +	lsr	w2, w1, #14
│ │ │ │ +	and	w4, w1, #0x1e
│ │ │ │ +	and	w3, w2, #0x1e
│ │ │ │ +	ubfiz	w2, w2, #5, #1
│ │ │ │  	orr	w2, w2, w3
│ │ │ │ -	str	w2, [x0, #8]
│ │ │ │ -	ubfx	x2, x1, #25, #5
│ │ │ │ -	lsr	w1, w1, #14
│ │ │ │ -	and	w3, w1, #0x1e
│ │ │ │ -	ubfiz	w1, w1, #5, #1
│ │ │ │ -	orr	w1, w1, w3
│ │ │ │ -	stp	w2, w1, [x0]
│ │ │ │ +	ubfiz	w3, w1, #5, #1
│ │ │ │ +	orr	w3, w3, w4
│ │ │ │ +	ubfx	x1, x1, #25, #5
│ │ │ │ +	stp	w1, w2, [x0]
│ │ │ │ +	str	w3, [x0, #8]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ +	mov	x4, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │ -	nop
│ │ │ │  	adrp	x2, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	dup	v1.2s, w1
│ │ │ │  	movi	v31.2s, #0x20
│ │ │ │  	movi	v29.2s, #0x1c
│ │ │ │  	ldr	d30, [x2, #3576]
│ │ │ │  	and	w2, w1, #0x1c
│ │ │ │  	ubfiz	w1, w1, #5, #1
│ │ │ │ @@ -850730,45 +850730,43 @@
│ │ │ │  	and	v31.8b, v0.8b, v31.8b
│ │ │ │  	orr	v29.8b, v31.8b, v29.8b
│ │ │ │  	str	d29, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │ -	ubfx	x3, x1, #25, #2
│ │ │ │ -	and	w4, w1, #0x1c
│ │ │ │ +	and	w3, w1, #0x1c
│ │ │ │  	ubfiz	w2, w1, #5, #1
│ │ │ │ -	lsr	w1, w1, #14
│ │ │ │ -	orr	w2, w2, w4
│ │ │ │ +	orr	w2, w2, w3
│ │ │ │  	str	w2, [x0, #8]
│ │ │ │ -	and	w2, w1, #0x1c
│ │ │ │ +	ubfx	x2, x1, #25, #2
│ │ │ │ +	lsr	w1, w1, #14
│ │ │ │ +	and	w3, w1, #0x1c
│ │ │ │  	ubfiz	w1, w1, #5, #1
│ │ │ │ -	orr	w1, w1, w2
│ │ │ │ -	stp	w3, w1, [x0]
│ │ │ │ +	orr	w1, w1, w3
│ │ │ │ +	stp	w2, w1, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ -	mov	x4, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │ -	ubfx	x3, x1, #25, #2
│ │ │ │ -	and	w4, w1, #0x1e
│ │ │ │ +	and	w3, w1, #0x1e
│ │ │ │  	ubfiz	w2, w1, #5, #1
│ │ │ │ -	lsr	w1, w1, #14
│ │ │ │ -	orr	w2, w2, w4
│ │ │ │ +	orr	w2, w2, w3
│ │ │ │  	str	w2, [x0, #8]
│ │ │ │ -	and	w2, w1, #0x1e
│ │ │ │ +	ubfx	x2, x1, #25, #2
│ │ │ │ +	lsr	w1, w1, #14
│ │ │ │ +	and	w3, w1, #0x1e
│ │ │ │  	ubfiz	w1, w1, #5, #1
│ │ │ │ -	orr	w1, w1, w2
│ │ │ │ -	stp	w3, w1, [x0]
│ │ │ │ +	orr	w1, w1, w3
│ │ │ │ +	stp	w2, w1, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ -	mov	x4, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │  	and	w3, w1, #0x1e
│ │ │ │  	ubfiz	w2, w1, #5, #1
│ │ │ │  	orr	w2, w2, w3
│ │ │ │  	str	w2, [x0, #8]
│ │ │ │  	lsr	w2, w1, #25
│ │ │ │  	ubfx	x1, x1, #14, #5
│ │ │ │ @@ -850777,52 +850775,54 @@
│ │ │ │  	orr	w2, w2, w3
│ │ │ │  	stp	w2, w1, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │ +	and	w2, w1, #0x1e
│ │ │ │ +	ubfiz	w3, w1, #5, #1
│ │ │ │ +	orr	w3, w3, w2
│ │ │ │  	lsr	w2, w1, #14
│ │ │ │ -	and	w3, w2, #0x1e
│ │ │ │ +	and	w4, w2, #0x1e
│ │ │ │ +	lsr	w1, w1, #25
│ │ │ │  	ubfiz	w2, w2, #5, #1
│ │ │ │ -	orr	w2, w2, w3
│ │ │ │ +	orr	w2, w2, w4
│ │ │ │  	str	w2, [x0, #8]
│ │ │ │ -	lsr	w2, w1, #25
│ │ │ │ -	and	w3, w2, #0x1e
│ │ │ │ -	ubfiz	w2, w2, #5, #1
│ │ │ │ -	orr	w2, w2, w3
│ │ │ │ -	and	w3, w1, #0x1e
│ │ │ │ +	and	w2, w1, #0x1e
│ │ │ │  	ubfiz	w1, w1, #5, #1
│ │ │ │ -	orr	w1, w1, w3
│ │ │ │ -	stp	w2, w1, [x0]
│ │ │ │ +	orr	w1, w1, w2
│ │ │ │ +	stp	w1, w3, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ +	mov	x4, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │  	fmov	s29, w1
│ │ │ │  	ushr	v27.2s, v29.2s, #9
│ │ │ │ -	ushr	v30.2s, v29.2s, #25
│ │ │ │  	ushr	v28.2s, v29.2s, #14
│ │ │ │ -	uzp1	v31.2s, v30.2s, v29.2s
│ │ │ │ -	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │ +	ushr	v30.2s, v29.2s, #25
│ │ │ │  	uzp1	v26.2s, v28.2s, v27.2s
│ │ │ │  	uzp1	v28.2s, v28.2s, v27.2s
│ │ │ │ +	uzp1	v31.2s, v30.2s, v29.2s
│ │ │ │ +	uzp1	v30.2s, v30.2s, v29.2s
│ │ │ │  	movi	v29.4s, #0x1e
│ │ │ │  	zip1	v31.4s, v31.4s, v26.4s
│ │ │ │  	zip1	v30.4s, v30.4s, v28.4s
│ │ │ │  	movi	v26.4s, #0x20
│ │ │ │  	shl	v31.4s, v31.4s, #5
│ │ │ │  	and	v30.16b, v30.16b, v29.16b
│ │ │ │  	and	v31.16b, v31.16b, v26.16b
│ │ │ │  	orr	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [x0]
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	ret
│ │ │ │ +	nop
│ │ │ │  	adrp	x2, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	dup	v1.2s, w1
│ │ │ │  	movi	v31.2s, #0x20
│ │ │ │  	movi	v29.2s, #0x1e
│ │ │ │  	ldr	d30, [x2, #3576]
│ │ │ │  	and	w2, w1, #0x1e
│ │ │ │  	ubfiz	w1, w1, #5, #1
│ │ │ │ @@ -859685,15 +859685,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	adrp	x0, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x0, [x0, #2360]
│ │ │ │  	ldr	x2, [sp, #120]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │  	subs	x2, x2, x1
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │ -	b.ne	760ab4 <sparc_cpu_do_transaction_failed@@Base+0xe534>  // b.any
│ │ │ │ +	b.ne	760a9c <sparc_cpu_do_transaction_failed@@Base+0xe51c>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #128]
│ │ │ │  	mov	w0, w7
│ │ │ │  	add	sp, sp, #0xb0
│ │ │ │  	autiasp
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │ @@ -859717,45 +859717,45 @@
│ │ │ │  	mov	w3, #0x1780000             	// #24641536
│ │ │ │  	and	w1, w6, w3
│ │ │ │  	sub	w5, w3, #0x780, lsl #12
│ │ │ │  	cmp	w1, w5
│ │ │ │  	b.eq	75eb48 <sparc_cpu_do_transaction_failed@@Base+0xc5c8>  // b.none
│ │ │ │  	b.hi	75e89c <sparc_cpu_do_transaction_failed@@Base+0xc31c>  // b.pmore
│ │ │ │  	cmp	w1, #0x400, lsl #12
│ │ │ │ -	b.eq	75fc80 <sparc_cpu_do_transaction_failed@@Base+0xd700>  // b.none
│ │ │ │ -	b.hi	75f764 <sparc_cpu_do_transaction_failed@@Base+0xd1e4>  // b.pmore
│ │ │ │ +	b.eq	75fc2c <sparc_cpu_do_transaction_failed@@Base+0xd6ac>  // b.none
│ │ │ │ +	b.hi	75f710 <sparc_cpu_do_transaction_failed@@Base+0xd190>  // b.pmore
│ │ │ │  	cmp	w1, #0x200, lsl #12
│ │ │ │  	b.eq	75eb04 <sparc_cpu_do_transaction_failed@@Base+0xc584>  // b.none
│ │ │ │ -	b.hi	75f890 <sparc_cpu_do_transaction_failed@@Base+0xd310>  // b.pmore
│ │ │ │ +	b.hi	75f83c <sparc_cpu_do_transaction_failed@@Base+0xd2bc>  // b.pmore
│ │ │ │  	cmp	w1, #0x100, lsl #12
│ │ │ │ -	b.eq	75faf8 <sparc_cpu_do_transaction_failed@@Base+0xd578>  // b.none
│ │ │ │ -	b.hi	75fc44 <sparc_cpu_do_transaction_failed@@Base+0xd6c4>  // b.pmore
│ │ │ │ -	cbz	w1, 75fbb8 <sparc_cpu_do_transaction_failed@@Base+0xd638>
│ │ │ │ +	b.eq	75faa4 <sparc_cpu_do_transaction_failed@@Base+0xd524>  // b.none
│ │ │ │ +	b.hi	75fbf0 <sparc_cpu_do_transaction_failed@@Base+0xd670>  // b.pmore
│ │ │ │ +	cbz	w1, 75fb64 <sparc_cpu_do_transaction_failed@@Base+0xd5e4>
│ │ │ │  	adrp	x3, d59000 <fdmon_poll_ops@@Base+0x3c18>
│ │ │ │  	ldr	x3, [x3, #520]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │  	adrp	x2, d58000 <fdmon_poll_ops@@Base+0x2c18>
│ │ │ │  	ldr	x2, [x2, #2080]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ubfx	x1, x6, #22, #3
│ │ │ │  	cmp	w1, #0x4
│ │ │ │  	b.eq	75ea3c <sparc_cpu_do_transaction_failed@@Base+0xc4bc>  // b.none
│ │ │ │  	b.hi	75e954 <sparc_cpu_do_transaction_failed@@Base+0xc3d4>  // b.pmore
│ │ │ │  	cmp	w1, #0x2
│ │ │ │ -	b.eq	75f7c4 <sparc_cpu_do_transaction_failed@@Base+0xd244>  // b.none
│ │ │ │ +	b.eq	75f770 <sparc_cpu_do_transaction_failed@@Base+0xd1f0>  // b.none
│ │ │ │  	cmp	w1, #0x3
│ │ │ │  	b.eq	75ea54 <sparc_cpu_do_transaction_failed@@Base+0xc4d4>  // b.none
│ │ │ │  	cmp	w1, #0x1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tbnz	w6, #20, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ubfx	x1, x6, #21, #1
│ │ │ │  	ubfx	x2, x6, #25, #4
│ │ │ │ @@ -859776,38 +859776,38 @@
│ │ │ │  	add	x1, x1, #0x870
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │  	adr	x0, 75e89c <sparc_cpu_do_transaction_failed@@Base+0xc31c>
│ │ │ │  	add	x1, x0, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │  	mov	w7, #0x1400000             	// #20971520
│ │ │ │  	cmp	w1, w7
│ │ │ │ -	b.eq	75fb50 <sparc_cpu_do_transaction_failed@@Base+0xd5d0>  // b.none
│ │ │ │ +	b.eq	75fafc <sparc_cpu_do_transaction_failed@@Base+0xd57c>  // b.none
│ │ │ │  	b.hi	75e9a8 <sparc_cpu_do_transaction_failed@@Base+0xc428>  // b.pmore
│ │ │ │  	mov	w3, #0x1200000             	// #18874368
│ │ │ │  	cmp	w1, w3
│ │ │ │ -	b.eq	75facc <sparc_cpu_do_transaction_failed@@Base+0xd54c>  // b.none
│ │ │ │ -	b.hi	75f7e8 <sparc_cpu_do_transaction_failed@@Base+0xd268>  // b.pmore
│ │ │ │ +	b.eq	75fa78 <sparc_cpu_do_transaction_failed@@Base+0xd4f8>  // b.none
│ │ │ │ +	b.hi	75f794 <sparc_cpu_do_transaction_failed@@Base+0xd214>  // b.pmore
│ │ │ │  	mov	w2, #0x1100000             	// #17825792
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	75faa4 <sparc_cpu_do_transaction_failed@@Base+0xd524>  // b.none
│ │ │ │ +	b.eq	75fa50 <sparc_cpu_do_transaction_failed@@Base+0xd4d0>  // b.none
│ │ │ │  	mov	w0, #0x1180000             	// #18350080
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	75f9cc <sparc_cpu_do_transaction_failed@@Base+0xd44c>  // b.none
│ │ │ │ -	tbz	w6, #23, 760390 <sparc_cpu_do_transaction_failed@@Base+0xde10>
│ │ │ │ +	b.eq	75f978 <sparc_cpu_do_transaction_failed@@Base+0xd3f8>  // b.none
│ │ │ │ +	tbz	w6, #23, 76033c <sparc_cpu_do_transaction_failed@@Base+0xddbc>
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │ -	cbz	w0, 760db0 <sparc_cpu_do_transaction_failed@@Base+0xe830>
│ │ │ │ +	cbz	w0, 760dac <sparc_cpu_do_transaction_failed@@Base+0xe82c>
│ │ │ │  	cmp	w0, #0x1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	x6, #0x7ffff
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	and	w7, w0, #0xff
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w7, [sp, #8]
│ │ │ │  	ldr	x3, [x1, x0]
│ │ │ │ @@ -859827,15 +859827,15 @@
│ │ │ │  	cmp	w1, #0x5
│ │ │ │  	b.eq	75ea10 <sparc_cpu_do_transaction_failed@@Base+0xc490>  // b.none
│ │ │ │  	cmp	w1, #0x6
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w1, [x0, #165]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	tbz	w1, #0, 75f960 <sparc_cpu_do_transaction_failed@@Base+0xd3e0>
│ │ │ │ +	tbz	w1, #0, 75f90c <sparc_cpu_do_transaction_failed@@Base+0xd38c>
│ │ │ │  	ubfx	x2, x6, #25, #4
│ │ │ │  	add	x0, sp, #0x60
│ │ │ │  	mov	w1, #0x0                   	// #0
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	7535c0 <sparc_cpu_do_transaction_failed@@Base+0x1040>
│ │ │ │  	ldr	x0, [sp, #8]
│ │ │ │ @@ -859843,71 +859843,71 @@
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ubfx	x2, x6, #29, #1
│ │ │ │  	sbfx	x3, x6, #0, #22
│ │ │ │  	bl	757ff0 <sparc_cpu_do_transaction_failed@@Base+0x5a70>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	mov	w2, #0x1600000             	// #23068672
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	75f99c <sparc_cpu_do_transaction_failed@@Base+0xd41c>  // b.none
│ │ │ │ -	b.hi	75f8d8 <sparc_cpu_do_transaction_failed@@Base+0xd358>  // b.pmore
│ │ │ │ +	b.eq	75f948 <sparc_cpu_do_transaction_failed@@Base+0xd3c8>  // b.none
│ │ │ │ +	b.hi	75f884 <sparc_cpu_do_transaction_failed@@Base+0xd304>  // b.pmore
│ │ │ │  	mov	w0, #0x1500000             	// #22020096
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	75ff10 <sparc_cpu_do_transaction_failed@@Base+0xd990>  // b.none
│ │ │ │ +	b.eq	75febc <sparc_cpu_do_transaction_failed@@Base+0xd93c>  // b.none
│ │ │ │  	mov	w0, #0x1580000             	// #22544384
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	75fcc0 <sparc_cpu_do_transaction_failed@@Base+0xd740>  // b.none
│ │ │ │ -	tbz	w6, #23, 76022c <sparc_cpu_do_transaction_failed@@Base+0xdcac>
│ │ │ │ +	b.eq	75fc6c <sparc_cpu_do_transaction_failed@@Base+0xd6ec>  // b.none
│ │ │ │ +	tbz	w6, #23, 7601d8 <sparc_cpu_do_transaction_failed@@Base+0xdc58>
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x2, x2, #0xf50
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75b50c <sparc_cpu_do_transaction_failed@@Base+0x8f8c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x0, #165]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	tbz	w1, #0, 75f960 <sparc_cpu_do_transaction_failed@@Base+0xd3e0>
│ │ │ │ +	tbz	w1, #0, 75f90c <sparc_cpu_do_transaction_failed@@Base+0xd38c>
│ │ │ │  	ubfx	x2, x6, #25, #4
│ │ │ │  	ubfx	x1, x6, #20, #2
│ │ │ │  	add	x0, sp, #0x60
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	7535c0 <sparc_cpu_do_transaction_failed@@Base+0x1040>
│ │ │ │  	b	75e868 <sparc_cpu_do_transaction_failed@@Base+0xc2e8>
│ │ │ │  	lsr	w2, w6, #25
│ │ │ │ -	cbnz	w2, 75f968 <sparc_cpu_do_transaction_failed@@Base+0xd3e8>
│ │ │ │ +	cbnz	w2, 75f914 <sparc_cpu_do_transaction_failed@@Base+0xd394>
│ │ │ │  	bti	j
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	tbnz	w6, #28, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	add	x9, sp, #0x60
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	lsr	w5, w6, #25
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	ubfx	x1, x6, #14, #5
│ │ │ │  	str	xzr, [x9, #16]
│ │ │ │ -	cbz	w1, 76003c <sparc_cpu_do_transaction_failed@@Base+0xdabc>
│ │ │ │ +	cbz	w1, 75ffe8 <sparc_cpu_do_transaction_failed@@Base+0xda68>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x0, [x0, w1, sxtw #3]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ands	w0, w5, #0x3
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │ -	b.eq	75ffe4 <sparc_cpu_do_transaction_failed@@Base+0xda64>  // b.none
│ │ │ │ +	b.eq	75ff90 <sparc_cpu_do_transaction_failed@@Base+0xda10>  // b.none
│ │ │ │  	add	x4, x4, #0xbc0
│ │ │ │  	ubfiz	x0, x0, #2, #2
│ │ │ │  	add	x0, x4, x0
│ │ │ │  	sbfx	x3, x6, #20, #2
│ │ │ │  	lsr	w2, w6, #29
│ │ │ │  	tst	x5, #0x4
│ │ │ │  	and	w6, w6, #0x3fff
│ │ │ │ @@ -859928,258 +859928,247 @@
│ │ │ │  	ldr	w3, [sp]
│ │ │ │  	ldr	w2, [sp, #8]
│ │ │ │  	and	w2, w2, #0x1
│ │ │ │  	bl	757ff0 <sparc_cpu_do_transaction_failed@@Base+0x5a70>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #23, #1
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │ -	ubfx	x1, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	strb	w1, [sp, #77]
│ │ │ │ +	strb	w6, [sp, #77]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	cbnz	w1, 76009c <sparc_cpu_do_transaction_failed@@Base+0xdb1c>
│ │ │ │ +	cbnz	w6, 760048 <sparc_cpu_do_transaction_failed@@Base+0xdac8>
│ │ │ │  	adrp	x3, d5f000 <fdmon_poll_ops@@Base+0x9c18>
│ │ │ │  	ldr	x3, [x3, #1208]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, d5a000 <fdmon_poll_ops@@Base+0x4c18>
│ │ │ │  	ldr	x2, [x2, #3696]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 76044c <sparc_cpu_do_transaction_failed@@Base+0xdecc>
│ │ │ │ +	tbz	w6, #23, 7603f8 <sparc_cpu_do_transaction_failed@@Base+0xde78>
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │  	cmp	w0, #0x1c
│ │ │ │  	b.hi	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.pmore
│ │ │ │  	adrp	x1, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	add	x1, x1, #0x8f0
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │  	adr	x0, 75eb70 <sparc_cpu_do_transaction_failed@@Base+0xc5f0>
│ │ │ │  	add	x1, x0, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a364 <sparc_cpu_do_transaction_failed@@Base+0x7de4>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x11                  	// #17
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	mov	w2, #0x3                   	// #3
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	str	w6, [sp, #68]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	mov	w2, #0x4                   	// #4
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	str	w6, [sp, #68]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x3, x6, #13, #1
│ │ │ │  	ubfx	x1, x6, #14, #5
│ │ │ │ -	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 760a94 <sparc_cpu_do_transaction_failed@@Base+0xe514>
│ │ │ │ +	cbz	w6, 760a7c <sparc_cpu_do_transaction_failed@@Base+0xe4fc>
│ │ │ │  	cmp	w6, #0x1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	adrp	x0, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x0, [x0, #2360]
│ │ │ │  	ldr	x5, [sp, #120]
│ │ │ │  	ldr	x4, [x0]
│ │ │ │  	subs	x5, x5, x4
│ │ │ │  	mov	x4, #0x0                   	// #0
│ │ │ │  	mov	w4, #0x13                  	// #19
│ │ │ │ -	b.ne	760ab4 <sparc_cpu_do_transaction_failed@@Base+0xe534>  // b.any
│ │ │ │ +	b.ne	760a9c <sparc_cpu_do_transaction_failed@@Base+0xe51c>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #128]
│ │ │ │  	mov	x0, x8
│ │ │ │  	add	sp, sp, #0xb0
│ │ │ │  	autiasp
│ │ │ │  	b	75b1a0 <sparc_cpu_do_transaction_failed@@Base+0x8c20>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x2                   	// #2
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	mov	w2, #0x3                   	// #3
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	str	w6, [sp, #68]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	mov	w2, #0x4                   	// #4
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	str	w6, [sp, #68]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │  	ubfx	x1, x6, #14, #5
│ │ │ │ -	sbfx	x2, x6, #0, #13
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │  	cmp	w6, #0x1
│ │ │ │ -	b.eq	760cec <sparc_cpu_do_transaction_failed@@Base+0xe76c>  // b.none
│ │ │ │ +	b.eq	760ce8 <sparc_cpu_do_transaction_failed@@Base+0xe768>  // b.none
│ │ │ │  	cmp	w6, #0x3
│ │ │ │ -	b.eq	760ca8 <sparc_cpu_do_transaction_failed@@Base+0xe728>  // b.none
│ │ │ │ +	b.eq	760ca4 <sparc_cpu_do_transaction_failed@@Base+0xe724>  // b.none
│ │ │ │  	cbnz	w6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	mov	w3, w2
│ │ │ │  	mov	w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	759fc8 <sparc_cpu_do_transaction_failed@@Base+0x7a48>
│ │ │ │  	cbz	x0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	str	w7, [sp, #24]
│ │ │ │  	str	x0, [sp, #32]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	movz	x5, #0x0, lsl #16
│ │ │ │  	movk	x5, #0x48
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ @@ -860214,531 +860203,521 @@
│ │ │ │  	bl	514c00 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	ldr	w7, [sp, #24]
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x2                   	// #2
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 76081c <sparc_cpu_do_transaction_failed@@Base+0xe29c>
│ │ │ │ +	tbz	w6, #13, 760804 <sparc_cpu_do_transaction_failed@@Base+0xe284>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c360 <sparc_cpu_do_transaction_failed@@Base+0x9de0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760908 <sparc_cpu_do_transaction_failed@@Base+0xe388>
│ │ │ │ +	tbz	w6, #13, 7608f0 <sparc_cpu_do_transaction_failed@@Base+0xe370>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760868 <sparc_cpu_do_transaction_failed@@Base+0xe2e8>
│ │ │ │ +	tbz	w6, #13, 760850 <sparc_cpu_do_transaction_failed@@Base+0xe2d0>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x19                  	// #25
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7609a8 <sparc_cpu_do_transaction_failed@@Base+0xe428>
│ │ │ │ +	tbz	w6, #13, 760990 <sparc_cpu_do_transaction_failed@@Base+0xe410>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a724 <sparc_cpu_do_transaction_failed@@Base+0x81a4>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7608b8 <sparc_cpu_do_transaction_failed@@Base+0xe338>
│ │ │ │ +	tbz	w6, #13, 7608a0 <sparc_cpu_do_transaction_failed@@Base+0xe320>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x1a                  	// #26
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760958 <sparc_cpu_do_transaction_failed@@Base+0xe3d8>
│ │ │ │ +	tbz	w6, #13, 760940 <sparc_cpu_do_transaction_failed@@Base+0xe3c0>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7609f4 <sparc_cpu_do_transaction_failed@@Base+0xe474>
│ │ │ │ +	tbz	w6, #13, 7609dc <sparc_cpu_do_transaction_failed@@Base+0xe45c>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x8                   	// #8
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760524 <sparc_cpu_do_transaction_failed@@Base+0xdfa4>
│ │ │ │ +	tbz	w6, #13, 7604f8 <sparc_cpu_do_transaction_failed@@Base+0xdf78>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75cc20 <sparc_cpu_do_transaction_failed@@Base+0xa6a0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760780 <sparc_cpu_do_transaction_failed@@Base+0xe200>
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	tbz	w6, #13, 760768 <sparc_cpu_do_transaction_failed@@Base+0xe1e8>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	tst	w6, #0x1fe0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	bl	75d380 <sparc_cpu_do_transaction_failed@@Base+0xae00>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760b40 <sparc_cpu_do_transaction_failed@@Base+0xe5c0>
│ │ │ │ +	tbz	w6, #13, 760b3c <sparc_cpu_do_transaction_failed@@Base+0xe5bc>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x11                  	// #17
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760af0 <sparc_cpu_do_transaction_failed@@Base+0xe570>
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	tbz	w6, #13, 760aec <sparc_cpu_do_transaction_failed@@Base+0xe56c>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	tst	w6, #0x1fe0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	bl	75d380 <sparc_cpu_do_transaction_failed@@Base+0xae00>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	tbz	w6, #13, 760470 <sparc_cpu_do_transaction_failed@@Base+0xdef0>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x3                   	// #3
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ -	tbz	w6, #13, 7604c4 <sparc_cpu_do_transaction_failed@@Base+0xdf44>
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x3                   	// #3
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	tbz	w6, #13, 7606d4 <sparc_cpu_do_transaction_failed@@Base+0xe154>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x4                   	// #4
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ -	tbz	w6, #13, 760700 <sparc_cpu_do_transaction_failed@@Base+0xe180>
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x4                   	// #4
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760730 <sparc_cpu_do_transaction_failed@@Base+0xe1b0>
│ │ │ │ +	tbz	w6, #13, 760718 <sparc_cpu_do_transaction_failed@@Base+0xe198>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x2                   	// #2
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tbnz	w6, #13, 75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	tst	w6, #0x1fe0
│ │ │ │  	b.eq	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>  // b.none
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	tbz	w6, #13, 7604b4 <sparc_cpu_do_transaction_failed@@Base+0xdf34>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x4                   	// #4
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ -	tbz	w6, #13, 7604f4 <sparc_cpu_do_transaction_failed@@Base+0xdf74>
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x4                   	// #4
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760610 <sparc_cpu_do_transaction_failed@@Base+0xe090>
│ │ │ │ +	tbz	w6, #13, 7605e4 <sparc_cpu_do_transaction_failed@@Base+0xe064>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x2                   	// #2
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760570 <sparc_cpu_do_transaction_failed@@Base+0xdff0>
│ │ │ │ +	tbz	w6, #13, 760544 <sparc_cpu_do_transaction_failed@@Base+0xdfc4>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x11                  	// #17
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	tbz	w6, #13, 760aa8 <sparc_cpu_do_transaction_failed@@Base+0xe528>
│ │ │ │ +	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x3                   	// #3
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #64]
│ │ │ │ -	tbz	w6, #13, 760ac0 <sparc_cpu_do_transaction_failed@@Base+0xe540>
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	stp	w0, w6, [sp, #68]
│ │ │ │  	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ -	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x3                   	// #3
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	str	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x8                   	// #8
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760660 <sparc_cpu_do_transaction_failed@@Base+0xe0e0>
│ │ │ │ +	tbz	w6, #13, 760634 <sparc_cpu_do_transaction_failed@@Base+0xe0b4>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7607d0 <sparc_cpu_do_transaction_failed@@Base+0xe250>
│ │ │ │ +	tbz	w6, #13, 7607b8 <sparc_cpu_do_transaction_failed@@Base+0xe238>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a364 <sparc_cpu_do_transaction_failed@@Base+0x7de4>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7605c0 <sparc_cpu_do_transaction_failed@@Base+0xe040>
│ │ │ │ +	tbz	w6, #13, 760594 <sparc_cpu_do_transaction_failed@@Base+0xe014>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x13                  	// #19
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 7606b0 <sparc_cpu_do_transaction_failed@@Base+0xe130>
│ │ │ │ +	tbz	w6, #13, 760684 <sparc_cpu_do_transaction_failed@@Base+0xe104>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x12                  	// #18
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75c360 <sparc_cpu_do_transaction_failed@@Base+0x9de0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75cc20 <sparc_cpu_do_transaction_failed@@Base+0xa6a0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x11                  	// #17
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75c9c0 <sparc_cpu_do_transaction_failed@@Base+0xa440>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x1a                  	// #26
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a724 <sparc_cpu_do_transaction_failed@@Base+0x81a4>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x19                  	// #25
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #80]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	tbz	w6, #13, 760a44 <sparc_cpu_do_transaction_failed@@Base+0xe4c4>
│ │ │ │ +	tbz	w6, #13, 760a2c <sparc_cpu_do_transaction_failed@@Base+0xe4ac>
│ │ │ │  	sbfx	x6, x6, #0, #13
│ │ │ │ -	mov	w0, #0xfffffffe            	// #-2
│ │ │ │ -	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │ +	strb	w0, [sp, #80]
│ │ │ │ +	mov	w0, #0xfffffffe            	// #-2
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w0, [sp, #80]
│ │ │ │ +	stp	w6, w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w6, w6, #0x7ffff
│ │ │ │  	cmp	w6, #0x20, lsl #12
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	adrp	x0, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x0, [x0, #2360]
│ │ │ │  	ldr	x2, [sp, #120]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │  	subs	x2, x2, x1
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │ -	b.ne	760ab4 <sparc_cpu_do_transaction_failed@@Base+0xe534>  // b.any
│ │ │ │ +	b.ne	760a9c <sparc_cpu_do_transaction_failed@@Base+0xe51c>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #128]
│ │ │ │  	mov	x0, x8
│ │ │ │  	add	sp, sp, #0xb0
│ │ │ │  	autiasp
│ │ │ │  	b	7571b0 <sparc_cpu_do_transaction_failed@@Base+0x4c30>
│ │ │ │  	cmp	w1, #0x600, lsl #12
│ │ │ │ -	b.eq	75fd9c <sparc_cpu_do_transaction_failed@@Base+0xd81c>  // b.none
│ │ │ │ -	b.hi	75f920 <sparc_cpu_do_transaction_failed@@Base+0xd3a0>  // b.pmore
│ │ │ │ +	b.eq	75fd48 <sparc_cpu_do_transaction_failed@@Base+0xd7c8>  // b.none
│ │ │ │ +	b.hi	75f8cc <sparc_cpu_do_transaction_failed@@Base+0xd34c>  // b.pmore
│ │ │ │  	cmp	w1, #0x500, lsl #12
│ │ │ │ -	b.eq	75fa6c <sparc_cpu_do_transaction_failed@@Base+0xd4ec>  // b.none
│ │ │ │ +	b.eq	75fa18 <sparc_cpu_do_transaction_failed@@Base+0xd498>  // b.none
│ │ │ │  	cmp	w1, #0x580, lsl #12
│ │ │ │ -	b.eq	75fa34 <sparc_cpu_do_transaction_failed@@Base+0xd4b4>  // b.none
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	b.eq	75f9e0 <sparc_cpu_do_transaction_failed@@Base+0xd460>  // b.none
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	strb	wzr, [sp, #77]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	tbnz	w6, #23, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	adrp	x3, d59000 <fdmon_poll_ops@@Base+0x3c18>
│ │ │ │  	ldr	x3, [x3, #2976]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, d59000 <fdmon_poll_ops@@Base+0x3c18>
│ │ │ │ @@ -860755,39 +860734,39 @@
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │  	bl	755d24 <sparc_cpu_do_transaction_failed@@Base+0x37a4>
│ │ │ │  	b	75e98c <sparc_cpu_do_transaction_failed@@Base+0xc40c>
│ │ │ │  	mov	w0, #0x1300000             	// #19922944
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	75fd20 <sparc_cpu_do_transaction_failed@@Base+0xd7a0>  // b.none
│ │ │ │ +	b.eq	75fccc <sparc_cpu_do_transaction_failed@@Base+0xd74c>  // b.none
│ │ │ │  	mov	w0, #0x1380000             	// #20447232
│ │ │ │  	cmp	w1, w0
│ │ │ │ -	b.eq	75fb80 <sparc_cpu_do_transaction_failed@@Base+0xd600>  // b.none
│ │ │ │ +	b.eq	75fb2c <sparc_cpu_do_transaction_failed@@Base+0xd5ac>  // b.none
│ │ │ │  	add	x2, x4, #0xbc0
│ │ │ │  	mov	w0, #0x23c0                	// #9152
│ │ │ │  	movk	w0, #0x80, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	sub	w1, w0, #0x800, lsl #12
│ │ │ │  	ldr	d30, [x2, #344]
│ │ │ │  	and	v31.8b, v31.8b, v30.8b
│ │ │ │  	subs	w1, w1, #0x200
│ │ │ │ -	b.eq	761158 <sparc_cpu_do_transaction_failed@@Base+0xebd8>  // b.none
│ │ │ │ +	b.eq	761154 <sparc_cpu_do_transaction_failed@@Base+0xebd4>  // b.none
│ │ │ │  	mov	w1, #0x200                 	// #512
│ │ │ │  	movk	w1, #0x80, lsl #16
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.hi	75ffec <sparc_cpu_do_transaction_failed@@Base+0xda6c>  // b.pmore
│ │ │ │ +	b.hi	75ff98 <sparc_cpu_do_transaction_failed@@Base+0xda18>  // b.pmore
│ │ │ │  	sub	w1, w1, #0x1c0
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7610b4 <sparc_cpu_do_transaction_failed@@Base+0xeb34>  // b.none
│ │ │ │ -	b.hi	760bc0 <sparc_cpu_do_transaction_failed@@Base+0xe640>  // b.pmore
│ │ │ │ +	b.eq	7610b0 <sparc_cpu_do_transaction_failed@@Base+0xeb30>  // b.none
│ │ │ │ +	b.hi	760bbc <sparc_cpu_do_transaction_failed@@Base+0xe63c>  // b.pmore
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │ -	b.eq	761080 <sparc_cpu_do_transaction_failed@@Base+0xeb00>  // b.none
│ │ │ │ +	b.eq	76107c <sparc_cpu_do_transaction_failed@@Base+0xeafc>  // b.none
│ │ │ │  	cmp	w0, #0x800, lsl #12
│ │ │ │ -	b.eq	76101c <sparc_cpu_do_transaction_failed@@Base+0xea9c>  // b.none
│ │ │ │ +	b.eq	761018 <sparc_cpu_do_transaction_failed@@Base+0xea98>  // b.none
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │  	mov	w0, #0xc20                 	// #3104
│ │ │ │ @@ -860796,57 +860775,57 @@
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, w3
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c160 <sparc_cpu_do_transaction_failed@@Base+0x9be0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	cmp	w1, #0x300, lsl #12
│ │ │ │ -	b.eq	75fed8 <sparc_cpu_do_transaction_failed@@Base+0xd958>  // b.none
│ │ │ │ +	b.eq	75fe84 <sparc_cpu_do_transaction_failed@@Base+0xd904>  // b.none
│ │ │ │  	cmp	w1, #0x380, lsl #12
│ │ │ │ -	b.eq	75fea0 <sparc_cpu_do_transaction_failed@@Base+0xd920>  // b.none
│ │ │ │ +	b.eq	75fe4c <sparc_cpu_do_transaction_failed@@Base+0xd8cc>  // b.none
│ │ │ │  	adrp	x2, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x2, [x2, #824]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w2, #0x1700000             	// #24117248
│ │ │ │  	cmp	w1, w2
│ │ │ │ -	b.eq	75ff4c <sparc_cpu_do_transaction_failed@@Base+0xd9cc>  // b.none
│ │ │ │ +	b.eq	75fef8 <sparc_cpu_do_transaction_failed@@Base+0xd978>  // b.none
│ │ │ │  	cmp	w1, w3
│ │ │ │ -	b.eq	75fddc <sparc_cpu_do_transaction_failed@@Base+0xd85c>  // b.none
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ +	b.eq	75fd88 <sparc_cpu_do_transaction_failed@@Base+0xd808>  // b.none
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	tbz	w6, #23, 76033c <sparc_cpu_do_transaction_failed@@Base+0xddbc>
│ │ │ │ +	tbz	w6, #23, 7602e8 <sparc_cpu_do_transaction_failed@@Base+0xdd68>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 758000 <sparc_cpu_do_transaction_failed@@Base+0x5a80>
│ │ │ │  	add	x2, x2, #0x5a0
│ │ │ │  	bl	75b50c <sparc_cpu_do_transaction_failed@@Base+0x8f8c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w1, #0x700, lsl #12
│ │ │ │ -	b.eq	75fce0 <sparc_cpu_do_transaction_failed@@Base+0xd760>  // b.none
│ │ │ │ +	b.eq	75fc8c <sparc_cpu_do_transaction_failed@@Base+0xd70c>  // b.none
│ │ │ │  	cmp	w1, #0x780, lsl #12
│ │ │ │ -	b.eq	75fc00 <sparc_cpu_do_transaction_failed@@Base+0xd680>  // b.none
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ +	b.eq	75fbac <sparc_cpu_do_transaction_failed@@Base+0xd62c>  // b.none
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	tbnz	w6, #23, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c790 <sparc_cpu_do_transaction_failed@@Base+0xa210>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ @@ -860862,311 +860841,311 @@
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	mov	x1, x0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	ldr	x0, [x3, w2, sxtw #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #8]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │ -	tbz	w6, #23, 760198 <sparc_cpu_do_transaction_failed@@Base+0xdc18>
│ │ │ │ -	ubfx	x1, x6, #13, #1
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	tbz	w6, #23, 760144 <sparc_cpu_do_transaction_failed@@Base+0xdbc4>
│ │ │ │ +	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #13, #1
│ │ │ │  	adrp	x2, 758000 <sparc_cpu_do_transaction_failed@@Base+0x5a80>
│ │ │ │  	add	x2, x2, #0x660
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │ -	strb	w1, [sp, #76]
│ │ │ │ +	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ +	strb	w6, [sp, #76]
│ │ │ │  	bl	75b50c <sparc_cpu_do_transaction_failed@@Base+0x8f8c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 76040c <sparc_cpu_do_transaction_failed@@Base+0xde8c>
│ │ │ │ +	tbz	w6, #23, 7603b8 <sparc_cpu_do_transaction_failed@@Base+0xde38>
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │  	cmp	w0, #0x3
│ │ │ │ -	b.eq	76136c <sparc_cpu_do_transaction_failed@@Base+0xedec>  // b.none
│ │ │ │ +	b.eq	761368 <sparc_cpu_do_transaction_failed@@Base+0xede8>  // b.none
│ │ │ │  	tst	w6, #0x38000000
│ │ │ │ -	b.ne	760d5c <sparc_cpu_do_transaction_failed@@Base+0xe7dc>  // b.any
│ │ │ │ -	cbz	w0, 7612e4 <sparc_cpu_do_transaction_failed@@Base+0xed64>
│ │ │ │ +	b.ne	760d58 <sparc_cpu_do_transaction_failed@@Base+0xe7d8>  // b.any
│ │ │ │ +	cbz	w0, 7612e0 <sparc_cpu_do_transaction_failed@@Base+0xed60>
│ │ │ │  	cmp	w0, #0x1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x9a0
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0xd40
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x2, x2, #0x1e0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 7603d0 <sparc_cpu_do_transaction_failed@@Base+0xde50>
│ │ │ │ +	tbz	w6, #23, 76037c <sparc_cpu_do_transaction_failed@@Base+0xddfc>
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │  	cmp	w0, #0x1a
│ │ │ │  	b.hi	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.pmore
│ │ │ │  	adrp	x1, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	add	x1, x1, #0x92c
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │ -	adr	x0, 75facc <sparc_cpu_do_transaction_failed@@Base+0xd54c>
│ │ │ │ +	adr	x0, 75fa78 <sparc_cpu_do_transaction_failed@@Base+0xd4f8>
│ │ │ │  	add	x1, x0, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │ -	tbz	w6, #23, 760300 <sparc_cpu_do_transaction_failed@@Base+0xdd80>
│ │ │ │ +	tbz	w6, #23, 7602ac <sparc_cpu_do_transaction_failed@@Base+0xdd2c>
│ │ │ │  	ubfx	x0, x6, #5, #9
│ │ │ │  	sub	w0, w0, #0x1
│ │ │ │  	cmp	w0, #0xd2
│ │ │ │  	b.hi	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.pmore
│ │ │ │  	adrp	x1, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	add	x1, x1, #0x964
│ │ │ │  	ldrh	w1, [x1, w0, uxtw #1]
│ │ │ │ -	adr	x0, 75faf8 <sparc_cpu_do_transaction_failed@@Base+0xd578>
│ │ │ │ +	adr	x0, 75faa4 <sparc_cpu_do_transaction_failed@@Base+0xd524>
│ │ │ │  	add	x1, x0, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │ +	ubfx	x1, x6, #14, #5
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x2, x6, #25, #5
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ +	cmp	w1, #0x0
│ │ │ │  	ubfx	x7, x6, #13, #1
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ -	eor	w3, w4, #0x1
│ │ │ │ -	cmp	w6, #0x0
│ │ │ │ -	stp	w2, w6, [sp, #64]
│ │ │ │ -	cset	w5, eq	// eq = none
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	ubfx	x2, x6, #25, #5
│ │ │ │ +	sbfx	x3, x6, #0, #13
│ │ │ │ +	eor	w5, w4, #0x1
│ │ │ │ +	stp	w2, w1, [sp, #64]
│ │ │ │ +	cset	w1, eq	// eq = none
│ │ │ │ +	str	w3, [sp, #72]
│ │ │ │  	strb	w7, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │ -	tst	w5, w3
│ │ │ │ -	b.ne	760270 <sparc_cpu_do_transaction_failed@@Base+0xdcf0>  // b.any
│ │ │ │ +	tst	w1, w5
│ │ │ │ +	b.ne	76021c <sparc_cpu_do_transaction_failed@@Base+0xdc9c>  // b.any
│ │ │ │  	adrp	x3, d58000 <fdmon_poll_ops@@Base+0x2c18>
│ │ │ │  	ldr	x3, [x3, #1808]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, d5f000 <fdmon_poll_ops@@Base+0x9c18>
│ │ │ │  	ldr	x2, [x2, #2872]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 760148 <sparc_cpu_do_transaction_failed@@Base+0xdbc8>
│ │ │ │ -	ubfx	x1, x6, #13, #1
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	tbz	w6, #23, 7600f4 <sparc_cpu_do_transaction_failed@@Base+0xdb74>
│ │ │ │ +	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #13, #1
│ │ │ │  	adrp	x2, 758000 <sparc_cpu_do_transaction_failed@@Base+0x5a80>
│ │ │ │  	add	x2, x2, #0x7c0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │ -	strb	w1, [sp, #76]
│ │ │ │ +	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ +	strb	w6, [sp, #76]
│ │ │ │  	bl	75b50c <sparc_cpu_do_transaction_failed@@Base+0x8f8c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 7602c0 <sparc_cpu_do_transaction_failed@@Base+0xdd40>
│ │ │ │ +	tbz	w6, #23, 76026c <sparc_cpu_do_transaction_failed@@Base+0xdcec>
│ │ │ │  	ubfx	x0, x6, #5, #4
│ │ │ │  	cmp	w0, #0x6
│ │ │ │ -	b.eq	761448 <sparc_cpu_do_transaction_failed@@Base+0xeec8>  // b.none
│ │ │ │ -	b.hi	760d20 <sparc_cpu_do_transaction_failed@@Base+0xe7a0>  // b.pmore
│ │ │ │ +	b.eq	761444 <sparc_cpu_do_transaction_failed@@Base+0xeec4>  // b.none
│ │ │ │ +	b.hi	760d1c <sparc_cpu_do_transaction_failed@@Base+0xe79c>  // b.pmore
│ │ │ │  	cmp	w0, #0x2
│ │ │ │ -	b.eq	7616cc <sparc_cpu_do_transaction_failed@@Base+0xf14c>  // b.none
│ │ │ │ -	b.hi	7612c0 <sparc_cpu_do_transaction_failed@@Base+0xed40>  // b.pmore
│ │ │ │ -	cbz	w0, 76165c <sparc_cpu_do_transaction_failed@@Base+0xf0dc>
│ │ │ │ +	b.eq	7616c0 <sparc_cpu_do_transaction_failed@@Base+0xf140>  // b.none
│ │ │ │ +	b.hi	7612bc <sparc_cpu_do_transaction_failed@@Base+0xed3c>  // b.pmore
│ │ │ │ +	cbz	w0, 761650 <sparc_cpu_do_transaction_failed@@Base+0xf0d0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 762610 <sparc_cpu_do_transaction_failed@@Base+0x10090>
│ │ │ │ +	tbnz	w0, #14, 762604 <sparc_cpu_do_transaction_failed@@Base+0x10084>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #23, #1
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	strb	w0, [sp, #77]
│ │ │ │ +	strb	w6, [sp, #77]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	cbnz	w0, 7600d4 <sparc_cpu_do_transaction_failed@@Base+0xdb54>
│ │ │ │ +	cbnz	w6, 760080 <sparc_cpu_do_transaction_failed@@Base+0xdb00>
│ │ │ │  	adrp	x3, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x3, [x3, #2960]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x2, [x2, #2312]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	sbfx	x0, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #23, #1
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	strb	w0, [sp, #77]
│ │ │ │ +	strb	w6, [sp, #77]
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	cbnz	w0, 7600b8 <sparc_cpu_do_transaction_failed@@Base+0xdb38>
│ │ │ │ +	cbnz	w6, 760064 <sparc_cpu_do_transaction_failed@@Base+0xdae4>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x2, x2, #0x0
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x3, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x3, [x3, #2952]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │  	adrp	x2, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x2, [x2]
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │ +	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #23, #1
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │ -	ubfx	x1, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	strb	w1, [sp, #77]
│ │ │ │ +	strb	w6, [sp, #77]
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	cbnz	w1, 76006c <sparc_cpu_do_transaction_failed@@Base+0xdaec>
│ │ │ │ +	cbnz	w6, 760018 <sparc_cpu_do_transaction_failed@@Base+0xda98>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x2, x2, #0x680
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 7600f4 <sparc_cpu_do_transaction_failed@@Base+0xdb74>
│ │ │ │ +	tbz	w6, #23, 7600a0 <sparc_cpu_do_transaction_failed@@Base+0xdb20>
│ │ │ │  	and	w0, w6, #0x3fffe000
│ │ │ │  	and	w0, w0, #0xfe003fff
│ │ │ │ -	cbz	w0, 75f33c <sparc_cpu_do_transaction_failed@@Base+0xcdbc>
│ │ │ │ +	cbz	w0, 75f308 <sparc_cpu_do_transaction_failed@@Base+0xcd88>
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.eq	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>  // b.none
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 760174 <sparc_cpu_do_transaction_failed@@Base+0xdbf4>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	tbz	w6, #23, 760120 <sparc_cpu_do_transaction_failed@@Base+0xdba0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xba0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w1, [sp, #77]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 760350 <sparc_cpu_do_transaction_failed@@Base+0xddd0>
│ │ │ │ +	tbz	w6, #23, 7602fc <sparc_cpu_do_transaction_failed@@Base+0xdd7c>
│ │ │ │  	tbnz	w6, #12, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	mov	w0, #0x2fe0                	// #12256
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0xb20
│ │ │ │ -	b.eq	762fc8 <sparc_cpu_do_transaction_failed@@Base+0x10a48>  // b.none
│ │ │ │ -	b.hi	760fc4 <sparc_cpu_do_transaction_failed@@Base+0xea44>  // b.pmore
│ │ │ │ +	b.eq	762fbc <sparc_cpu_do_transaction_failed@@Base+0x10a3c>  // b.none
│ │ │ │ +	b.hi	760fc0 <sparc_cpu_do_transaction_failed@@Base+0xea40>  // b.pmore
│ │ │ │  	cmp	w0, #0x580
│ │ │ │ -	b.eq	7640d4 <sparc_cpu_do_transaction_failed@@Base+0x11b54>  // b.none
│ │ │ │ -	b.hi	761604 <sparc_cpu_do_transaction_failed@@Base+0xf084>  // b.pmore
│ │ │ │ +	b.eq	7640d0 <sparc_cpu_do_transaction_failed@@Base+0x11b50>  // b.none
│ │ │ │ +	b.hi	7615f8 <sparc_cpu_do_transaction_failed@@Base+0xf078>  // b.pmore
│ │ │ │  	cmp	w0, #0x2e0
│ │ │ │ -	b.eq	767760 <sparc_cpu_do_transaction_failed@@Base+0x151e0>  // b.none
│ │ │ │ -	b.hi	7623f0 <sparc_cpu_do_transaction_failed@@Base+0xfe70>  // b.pmore
│ │ │ │ +	b.eq	767758 <sparc_cpu_do_transaction_failed@@Base+0x151d8>  // b.none
│ │ │ │ +	b.hi	7623e4 <sparc_cpu_do_transaction_failed@@Base+0xfe64>  // b.pmore
│ │ │ │  	cmp	w0, #0x120
│ │ │ │ -	b.eq	767740 <sparc_cpu_do_transaction_failed@@Base+0x151c0>  // b.none
│ │ │ │ -	b.hi	761ba0 <sparc_cpu_do_transaction_failed@@Base+0xf620>  // b.pmore
│ │ │ │ +	b.eq	767738 <sparc_cpu_do_transaction_failed@@Base+0x151b8>  // b.none
│ │ │ │ +	b.hi	761b94 <sparc_cpu_do_transaction_failed@@Base+0xf614>  // b.pmore
│ │ │ │  	cmp	w0, #0x80
│ │ │ │ -	b.eq	767150 <sparc_cpu_do_transaction_failed@@Base+0x14bd0>  // b.none
│ │ │ │ -	b.hi	7675ec <sparc_cpu_do_transaction_failed@@Base+0x1506c>  // b.pmore
│ │ │ │ +	b.eq	767148 <sparc_cpu_do_transaction_failed@@Base+0x14bc8>  // b.none
│ │ │ │ +	b.hi	7675e4 <sparc_cpu_do_transaction_failed@@Base+0x15064>  // b.pmore
│ │ │ │  	cmp	w0, #0x40
│ │ │ │ -	b.eq	7675cc <sparc_cpu_do_transaction_failed@@Base+0x1504c>  // b.none
│ │ │ │ -	b.hi	766e84 <sparc_cpu_do_transaction_failed@@Base+0x14904>  // b.pmore
│ │ │ │ -	cbz	w0, 766e64 <sparc_cpu_do_transaction_failed@@Base+0x148e4>
│ │ │ │ +	b.eq	7675c4 <sparc_cpu_do_transaction_failed@@Base+0x15044>  // b.none
│ │ │ │ +	b.hi	766e7c <sparc_cpu_do_transaction_failed@@Base+0x148fc>  // b.pmore
│ │ │ │ +	cbz	w0, 766e5c <sparc_cpu_do_transaction_failed@@Base+0x148dc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 763d14 <sparc_cpu_do_transaction_failed@@Base+0x11794>
│ │ │ │ +	tbnz	w0, #4, 763d10 <sparc_cpu_do_transaction_failed@@Base+0x11790>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #23, #1
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │ -	ubfx	x1, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	strb	w1, [sp, #77]
│ │ │ │ +	strb	w6, [sp, #77]
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	cbnz	w1, 760084 <sparc_cpu_do_transaction_failed@@Base+0xdb04>
│ │ │ │ +	cbnz	w6, 760030 <sparc_cpu_do_transaction_failed@@Base+0xdab0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x810
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tbnz	w6, #23, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	sbfx	x0, x6, #0, #10
│ │ │ │ -	tbnz	w6, #13, 760b9c <sparc_cpu_do_transaction_failed@@Base+0xe61c>
│ │ │ │ +	tbnz	w6, #13, 760b98 <sparc_cpu_do_transaction_failed@@Base+0xe618>
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │ -	b.hi	760b94 <sparc_cpu_do_transaction_failed@@Base+0xe614>  // b.pmore
│ │ │ │ -	cbz	w0, 760b9c <sparc_cpu_do_transaction_failed@@Base+0xe61c>
│ │ │ │ +	b.hi	760b90 <sparc_cpu_do_transaction_failed@@Base+0xe610>  // b.pmore
│ │ │ │ +	cbz	w0, 760b98 <sparc_cpu_do_transaction_failed@@Base+0xe618>
│ │ │ │  	adrp	x1, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x1, x1, #0xaf0
│ │ │ │  	add	x1, x1, #0x80
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	add	x9, sp, #0x60
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [x9, #16]
│ │ │ │ -	cbz	x3, 760b94 <sparc_cpu_do_transaction_failed@@Base+0xe614>
│ │ │ │ +	cbz	x3, 760b90 <sparc_cpu_do_transaction_failed@@Base+0xe610>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	lsr	w5, w6, #10
│ │ │ │  	ubfx	x1, x6, #14, #5
│ │ │ │ -	cbz	w1, 761240 <sparc_cpu_do_transaction_failed@@Base+0xecc0>
│ │ │ │ +	cbz	w1, 76123c <sparc_cpu_do_transaction_failed@@Base+0xecbc>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x0, [x0, w1, sxtw #3]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ands	w1, w5, #0x3
│ │ │ │ -	b.eq	760b90 <sparc_cpu_do_transaction_failed@@Base+0xe610>  // b.none
│ │ │ │ +	b.eq	760b8c <sparc_cpu_do_transaction_failed@@Base+0xe60c>  // b.none
│ │ │ │  	add	x0, x4, #0xbc0
│ │ │ │  	ubfiz	x1, x1, #2, #2
│ │ │ │  	add	x0, x0, x1
│ │ │ │  	tst	x5, #0x4
│ │ │ │  	ubfx	x2, x6, #25, #5
│ │ │ │  	str	w2, [sp]
│ │ │ │  	stp	x3, x8, [sp, #8]
│ │ │ │ @@ -861185,71 +861164,71 @@
│ │ │ │  	ldr	w2, [sp]
│ │ │ │  	bl	759df0 <sparc_cpu_do_transaction_failed@@Base+0x7870>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d59000 <fdmon_poll_ops@@Base+0x3c18>
│ │ │ │  	ldr	x2, [x2, #3560]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5f000 <fdmon_poll_ops@@Base+0x9c18>
│ │ │ │  	ldr	x2, [x2, #3208]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	sbfx	x1, x6, #0, #13
│ │ │ │  	ubfx	x4, x6, #23, #1
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	strb	w4, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #23, 760204 <sparc_cpu_do_transaction_failed@@Base+0xdc84>
│ │ │ │ +	tbz	w6, #23, 7601b0 <sparc_cpu_do_transaction_failed@@Base+0xdc30>
│ │ │ │  	ands	w0, w6, #0x20002000
│ │ │ │ -	b.eq	760e4c <sparc_cpu_do_transaction_failed@@Base+0xe8cc>  // b.none
│ │ │ │ +	b.eq	760e48 <sparc_cpu_do_transaction_failed@@Base+0xe8c8>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	w6, #0xf00
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	and	w5, w6, #0xff
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │  	ubfx	x3, x6, #14, #5
│ │ │ │  	ubfx	x2, x6, #12, #1
│ │ │ │  	ubfx	x1, x6, #25, #4
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75d930 <sparc_cpu_do_transaction_failed@@Base+0xb3b0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	sub	w5, w5, #0x784, lsl #12
│ │ │ │  	ands	w5, w6, w5
│ │ │ │ -	b.eq	760488 <sparc_cpu_do_transaction_failed@@Base+0xdf08>  // b.none
│ │ │ │ +	b.eq	760434 <sparc_cpu_do_transaction_failed@@Base+0xdeb4>  // b.none
│ │ │ │  	cmp	w5, #0x800, lsl #12
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	and	w6, w6, #0x3fffffff
│ │ │ │  	and	w6, w6, #0xfe003fff
│ │ │ │ -	cbz	w6, 760ec4 <sparc_cpu_do_transaction_failed@@Base+0xe944>
│ │ │ │ +	cbz	w6, 760ec0 <sparc_cpu_do_transaction_failed@@Base+0xe940>
│ │ │ │  	mov	w0, #0x2000000             	// #33554432
│ │ │ │  	cmp	w6, w0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	and	w7, w0, #0xff
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	adrp	x0, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	str	w7, [sp]
│ │ │ │  	ldr	q31, [x0, #3584]
│ │ │ │  	mov	x0, x8
│ │ │ │  	stur	q31, [x8, #104]
│ │ │ │  	bl	47866c <translator_io_start@@Base>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │ @@ -861268,19 +861247,19 @@
│ │ │ │  	bl	514bc0 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	w7, [sp]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	w1, w1, #0xc0
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	76111c <sparc_cpu_do_transaction_failed@@Base+0xeb9c>  // b.none
│ │ │ │ -	b.hi	760c2c <sparc_cpu_do_transaction_failed@@Base+0xe6ac>  // b.pmore
│ │ │ │ +	b.eq	761118 <sparc_cpu_do_transaction_failed@@Base+0xeb98>  // b.none
│ │ │ │ +	b.hi	760c28 <sparc_cpu_do_transaction_failed@@Base+0xe6a8>  // b.pmore
│ │ │ │  	sub	w1, w1, #0x80
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7611e4 <sparc_cpu_do_transaction_failed@@Base+0xec64>  // b.none
│ │ │ │ +	b.eq	7611e0 <sparc_cpu_do_transaction_failed@@Base+0xec60>  // b.none
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	w0, [sp, #72]
│ │ │ │  	mov	w0, #0x1c20                	// #7200
│ │ │ │  	str	d31, [sp, #64]
│ │ │ │  	movk	w0, #0x3800, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0x820
│ │ │ │ @@ -861361,40 +861340,40 @@
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x1, x6, #13, #6
│ │ │ │  	cmp	w1, #0x34
│ │ │ │  	b.hi	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.pmore
│ │ │ │  	adrp	x0, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	add	x0, x0, #0xb0c
│ │ │ │  	ldrh	w0, [x0, w1, uxtw #1]
│ │ │ │ -	adr	x1, 760174 <sparc_cpu_do_transaction_failed@@Base+0xdbf4>
│ │ │ │ +	adr	x1, 760120 <sparc_cpu_do_transaction_failed@@Base+0xdba0>
│ │ │ │  	add	x0, x1, w0, sxth #2
│ │ │ │  	br	x0
│ │ │ │ -	ubfx	x1, x6, #13, #1
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	sbfx	x1, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #13, #1
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │ -	strb	w1, [sp, #76]
│ │ │ │ +	str	w1, [sp, #72]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ +	strb	w6, [sp, #76]
│ │ │ │  	bl	75cfc0 <sparc_cpu_do_transaction_failed@@Base+0xaa40>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	tbz	w6, #18, 760e60 <sparc_cpu_do_transaction_failed@@Base+0xe8e0>
│ │ │ │ +	tbz	w6, #18, 760e5c <sparc_cpu_do_transaction_failed@@Base+0xe8dc>
│ │ │ │  	tbnz	w6, #11, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	sbfx	x0, x6, #0, #11
│ │ │ │ -	tbnz	w6, #13, 7622c4 <sparc_cpu_do_transaction_failed@@Base+0xfd44>
│ │ │ │ +	tbnz	w6, #13, 7622b8 <sparc_cpu_do_transaction_failed@@Base+0xfd38>
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │ -	b.hi	7622bc <sparc_cpu_do_transaction_failed@@Base+0xfd3c>  // b.pmore
│ │ │ │ -	cbz	w0, 7622c4 <sparc_cpu_do_transaction_failed@@Base+0xfd44>
│ │ │ │ +	b.hi	7622b0 <sparc_cpu_do_transaction_failed@@Base+0xfd30>  // b.pmore
│ │ │ │ +	cbz	w0, 7622b8 <sparc_cpu_do_transaction_failed@@Base+0xfd38>
│ │ │ │  	adrp	x1, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x1, x1, #0xaf0
│ │ │ │  	add	x1, x1, #0x80
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	cbz	x3, 7622bc <sparc_cpu_do_transaction_failed@@Base+0xfd3c>
│ │ │ │ +	cbz	x3, 7622b0 <sparc_cpu_do_transaction_failed@@Base+0xfd30>
│ │ │ │  	ubfx	x1, x6, #12, #1
│ │ │ │  	ubfx	x2, x6, #14, #4
│ │ │ │  	add	x0, sp, #0x60
│ │ │ │  	str	w6, [sp]
│ │ │ │  	stp	x3, x8, [sp, #8]
│ │ │ │  	bl	755d24 <sparc_cpu_do_transaction_failed@@Base+0x37a4>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -861407,39 +861386,39 @@
│ │ │ │  	tst	x6, #0x3fff
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │  	adrp	x1, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, x1, #0xb78
│ │ │ │  	ldrh	w1, [x1, w6, uxtw #1]
│ │ │ │ -	adr	x6, 76022c <sparc_cpu_do_transaction_failed@@Base+0xdcac>
│ │ │ │ +	adr	x6, 7601d8 <sparc_cpu_do_transaction_failed@@Base+0xdc58>
│ │ │ │  	add	x1, x6, w1, sxth #2
│ │ │ │  	br	x1
│ │ │ │  	tst	x6, #0x3fff
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x0, x6, #25, #5
│ │ │ │  	ubfx	x6, x6, #14, #5
│ │ │ │  	cmp	w6, #0x5
│ │ │ │ -	b.eq	761c24 <sparc_cpu_do_transaction_failed@@Base+0xf6a4>  // b.none
│ │ │ │ -	b.hi	761278 <sparc_cpu_do_transaction_failed@@Base+0xecf8>  // b.pmore
│ │ │ │ +	b.eq	761c18 <sparc_cpu_do_transaction_failed@@Base+0xf698>  // b.none
│ │ │ │ +	b.hi	761274 <sparc_cpu_do_transaction_failed@@Base+0xecf4>  // b.pmore
│ │ │ │  	cmp	w6, #0x1
│ │ │ │ -	b.eq	761dcc <sparc_cpu_do_transaction_failed@@Base+0xf84c>  // b.none
│ │ │ │ +	b.eq	761dc0 <sparc_cpu_do_transaction_failed@@Base+0xf840>  // b.none
│ │ │ │  	cmp	w6, #0x3
│ │ │ │ -	b.eq	761db8 <sparc_cpu_do_transaction_failed@@Base+0xf838>  // b.none
│ │ │ │ +	b.eq	761dac <sparc_cpu_do_transaction_failed@@Base+0xf82c>  // b.none
│ │ │ │  	cbnz	w6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 763c6c <sparc_cpu_do_transaction_failed@@Base+0x116ec>
│ │ │ │ +	tbnz	w1, #6, 763c68 <sparc_cpu_do_transaction_failed@@Base+0x116e8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	cbnz	w7, 760280 <sparc_cpu_do_transaction_failed@@Base+0xdd00>
│ │ │ │ -	cmp	w1, #0x1f
│ │ │ │ +	cbnz	w7, 76022c <sparc_cpu_do_transaction_failed@@Base+0xdcac>
│ │ │ │ +	cmp	w3, #0x1f
│ │ │ │  	b.hi	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>  // b.pmore
│ │ │ │ -	cbnz	w1, 76129c <sparc_cpu_do_transaction_failed@@Base+0xed1c>
│ │ │ │ -	sxtw	x0, w1
│ │ │ │ +	cbnz	w3, 761298 <sparc_cpu_do_transaction_failed@@Base+0xed18>
│ │ │ │ +	sxtw	x0, w3
│ │ │ │  	str	w2, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	w2, [sp]
│ │ │ │  	ldr	x8, [sp, #8]
│ │ │ │  	cbz	w2, 75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │ @@ -861449,162 +861428,172 @@
│ │ │ │  	str	x8, [sp]
│ │ │ │  	ldr	x0, [x3, w2, sxtw #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	mov	w0, #0x2fc0                	// #12224
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	760f30 <sparc_cpu_do_transaction_failed@@Base+0xe9b0>  // b.none
│ │ │ │ +	b.eq	760f2c <sparc_cpu_do_transaction_failed@@Base+0xe9ac>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ -	and	w0, w6, #0x3f
│ │ │ │ -	ubfx	x6, x6, #12, #1
│ │ │ │ +	ubfx	x0, x6, #12, #1
│ │ │ │ +	and	w6, w6, #0x3f
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	bl	75bfe0 <sparc_cpu_do_transaction_failed@@Base+0x9a60>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0xb00
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w1, [sp, #77]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75dc88 <sparc_cpu_do_transaction_failed@@Base+0xb708>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w0, #0x2fc0                	// #12224
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	760e1c <sparc_cpu_do_transaction_failed@@Base+0xe89c>  // b.none
│ │ │ │ +	b.eq	760e18 <sparc_cpu_do_transaction_failed@@Base+0xe898>  // b.none
│ │ │ │  	cmp	w0, #0x2, lsl #12
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ -	and	w0, w6, #0x3f
│ │ │ │ -	ubfx	x6, x6, #12, #1
│ │ │ │ +	ubfx	x0, x6, #12, #1
│ │ │ │ +	and	w6, w6, #0x3f
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │  	bl	75bfe0 <sparc_cpu_do_transaction_failed@@Base+0x9a60>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xa60
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w0, [sp, #77]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xd30
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w1, [sp, #77]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	sbfx	x0, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	w0, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xd80
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w0, [sp, #77]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	mov	w1, #0x1                   	// #1
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x9c0
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	w1, [sp, #77]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	ubfx	x1, x6, #13, #1
│ │ │ │ +	strb	w1, [sp, #76]
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │ -	stp	w1, wzr, [sp, #64]
│ │ │ │ -	sbfx	x1, x6, #0, #13
│ │ │ │ -	ubfx	x6, x6, #13, #1
│ │ │ │ +	sbfx	x6, x6, #0, #13
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	x3, #0x0                   	// #0
│ │ │ │  	adrp	x2, 755000 <sparc_cpu_do_transaction_failed@@Base+0x2a80>
│ │ │ │  	add	x2, x2, #0x900
│ │ │ │ -	str	w1, [sp, #72]
│ │ │ │ +	stp	w1, wzr, [sp, #64]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	strb	w6, [sp, #76]
│ │ │ │ +	str	w6, [sp, #72]
│ │ │ │  	strb	wzr, [sp, #77]
│ │ │ │  	bl	75c550 <sparc_cpu_do_transaction_failed@@Base+0x9fd0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	ubfx	x0, x6, #5, #8
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x3                   	// #3
│ │ │ │ +	and	w1, w0, #0x1e
│ │ │ │ +	strb	wzr, [sp, #80]
│ │ │ │ +	ubfiz	w0, w0, #5, #1
│ │ │ │ +	orr	w0, w0, w1
│ │ │ │ +	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ +	ubfx	x6, x6, #5, #8
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x3                   	// #3
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ +	stp	w0, w6, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	wzr, [sp, #80]
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	ubfx	x0, x6, #5, #8
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x4                   	// #4
│ │ │ │ +	and	w1, w0, #0x1c
│ │ │ │ +	strb	wzr, [sp, #80]
│ │ │ │ +	ubfiz	w0, w0, #5, #1
│ │ │ │ +	orr	w0, w0, w1
│ │ │ │ +	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ +	ubfx	x6, x6, #5, #8
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x4                   	// #4
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ +	stp	w0, w6, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	wzr, [sp, #80]
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0xbc0
│ │ │ │ @@ -861719,23 +861708,28 @@
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	ldr	q30, [x4, #400]
│ │ │ │  	and	v31.16b, v31.16b, v30.16b
│ │ │ │  	str	q31, [sp, #64]
│ │ │ │  	bl	75a120 <sparc_cpu_do_transaction_failed@@Base+0x7ba0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ -	ubfx	x0, x6, #5, #8
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x4                   	// #4
│ │ │ │ +	and	w1, w0, #0x1c
│ │ │ │ +	strb	wzr, [sp, #80]
│ │ │ │ +	ubfiz	w0, w0, #5, #1
│ │ │ │ +	orr	w0, w0, w1
│ │ │ │ +	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ +	ubfx	x6, x6, #5, #8
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x4                   	// #4
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ +	stp	w0, w6, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	wzr, [sp, #80]
│ │ │ │  	bl	75aa04 <sparc_cpu_do_transaction_failed@@Base+0x8484>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0xbc0
│ │ │ │ @@ -861955,27 +861949,32 @@
│ │ │ │  	adrp	x0, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x0, [x0, #2360]
│ │ │ │  	ldr	x5, [sp, #120]
│ │ │ │  	ldr	x4, [x0]
│ │ │ │  	subs	x5, x5, x4
│ │ │ │  	mov	x4, #0x0                   	// #0
│ │ │ │  	mov	w4, #0x12                  	// #18
│ │ │ │ -	b.eq	75ed9c <sparc_cpu_do_transaction_failed@@Base+0xc81c>  // b.none
│ │ │ │ +	b.eq	75ed7c <sparc_cpu_do_transaction_failed@@Base+0xc7fc>  // b.none
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	bl	404d80 <g_memory_output_stream_new_resizable@plt+0x1580>
│ │ │ │ -	ubfx	x0, x6, #5, #8
│ │ │ │ -	str	w0, [sp, #76]
│ │ │ │ +	lsr	w0, w6, #25
│ │ │ │ +	mov	w2, #0x3                   	// #3
│ │ │ │ +	and	w1, w0, #0x1e
│ │ │ │ +	strb	wzr, [sp, #80]
│ │ │ │ +	ubfiz	w0, w0, #5, #1
│ │ │ │ +	orr	w0, w0, w1
│ │ │ │ +	str	w0, [sp, #64]
│ │ │ │ +	ubfx	x0, x6, #14, #5
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ -	ubfx	x6, x6, #14, #5
│ │ │ │ +	ubfx	x6, x6, #5, #8
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	mov	w2, #0x3                   	// #3
│ │ │ │ -	stp	w6, w0, [sp, #68]
│ │ │ │ +	stp	w0, w6, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	strb	wzr, [sp, #80]
│ │ │ │  	bl	75df60 <sparc_cpu_do_transaction_failed@@Base+0xb9e0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	add	x4, x4, #0xbc0
│ │ │ │ @@ -862022,28 +862021,28 @@
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	adrp	x4, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │ -	b	75fe04 <sparc_cpu_do_transaction_failed@@Base+0xd884>
│ │ │ │ +	b	75fdb0 <sparc_cpu_do_transaction_failed@@Base+0xd830>
│ │ │ │  	mov	w2, #0x800080              	// #8388736
│ │ │ │  	cmp	w0, w2
│ │ │ │ -	b.eq	76118c <sparc_cpu_do_transaction_failed@@Base+0xec0c>  // b.none
│ │ │ │ +	b.eq	761188 <sparc_cpu_do_transaction_failed@@Base+0xec08>  // b.none
│ │ │ │  	add	w1, w1, #0x80
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ -	tbz	w6, #5, 761468 <sparc_cpu_do_transaction_failed@@Base+0xeee8>
│ │ │ │ +	ubfx	x0, x6, #10, #3
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	tbz	w6, #5, 761464 <sparc_cpu_do_transaction_failed@@Base+0xeee4>
│ │ │ │  	and	w1, w6, #0x1c
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #10, #3
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	ubfx	x6, x6, #14, #5
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │  	adrp	x3, 759000 <sparc_cpu_do_transaction_failed@@Base+0x6a80>
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	add	x3, x3, #0x96c
│ │ │ │  	orr	w0, w0, w1
│ │ │ │ @@ -862051,33 +862050,33 @@
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	stp	w0, w6, [sp, #64]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75bb40 <sparc_cpu_do_transaction_failed@@Base+0x95c0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x802, lsl #12
│ │ │ │ -	b.eq	760f60 <sparc_cpu_do_transaction_failed@@Base+0xe9e0>  // b.none
│ │ │ │ +	b.eq	760f5c <sparc_cpu_do_transaction_failed@@Base+0xe9dc>  // b.none
│ │ │ │  	sub	w0, w0, #0x802, lsl #12
│ │ │ │  	subs	w0, w0, #0x40
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	mov	w0, #0xc20                 	// #3104
│ │ │ │  	movk	w0, #0x4, lsl #16
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	7613b0 <sparc_cpu_do_transaction_failed@@Base+0xee30>  // b.none
│ │ │ │ +	b.eq	7613ac <sparc_cpu_do_transaction_failed@@Base+0xee2c>  // b.none
│ │ │ │  	cmp	w0, #0x20
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ +	ubfx	x0, x6, #14, #4
│ │ │ │  	and	w1, w6, #0x1c
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #76]
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #14, #4
│ │ │ │  	lsr	w6, w6, #25
│ │ │ │ -	str	w0, [sp, #68]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	and	w0, w6, #0x1c
│ │ │ │  	ubfiz	w6, w6, #5, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	orr	w0, w6, w0
│ │ │ │  	adrp	x3, 759000 <sparc_cpu_do_transaction_failed@@Base+0x6a80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x96c
│ │ │ │ @@ -862091,59 +862090,59 @@
│ │ │ │  	adrp	x3, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x3, [x3, #2360]
│ │ │ │  	ldr	x5, [sp, #120]
│ │ │ │  	ldr	x4, [x3]
│ │ │ │  	subs	x5, x5, x4
│ │ │ │  	mov	x4, #0x0                   	// #0
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ -	b.ne	760ab4 <sparc_cpu_do_transaction_failed@@Base+0xe534>  // b.any
│ │ │ │ +	b.ne	760a9c <sparc_cpu_do_transaction_failed@@Base+0xe51c>  // b.any
│ │ │ │  	ldp	x29, x30, [sp, #128]
│ │ │ │  	mov	w3, w0
│ │ │ │  	add	sp, sp, #0xb0
│ │ │ │  	mov	x0, x8
│ │ │ │  	autiasp
│ │ │ │  	b	75b310 <sparc_cpu_do_transaction_failed@@Base+0x8d90>
│ │ │ │  	adrp	x3, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x3, [x3, #2360]
│ │ │ │  	ldr	x5, [sp, #120]
│ │ │ │  	ldr	x4, [x3]
│ │ │ │  	subs	x5, x5, x4
│ │ │ │  	mov	x4, #0x0                   	// #0
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	b.eq	760cd4 <sparc_cpu_do_transaction_failed@@Base+0xe754>  // b.none
│ │ │ │ -	b	760ab4 <sparc_cpu_do_transaction_failed@@Base+0xe534>
│ │ │ │ +	b.eq	760cd0 <sparc_cpu_do_transaction_failed@@Base+0xe750>  // b.none
│ │ │ │ +	b	760a9c <sparc_cpu_do_transaction_failed@@Base+0xe51c>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	cmp	w0, #0xd
│ │ │ │ -	b.eq	7616b8 <sparc_cpu_do_transaction_failed@@Base+0xf138>  // b.none
│ │ │ │ -	b.hi	761690 <sparc_cpu_do_transaction_failed@@Base+0xf110>  // b.pmore
│ │ │ │ +	b.eq	7616ac <sparc_cpu_do_transaction_failed@@Base+0xf12c>  // b.none
│ │ │ │ +	b.hi	761684 <sparc_cpu_do_transaction_failed@@Base+0xf104>  // b.pmore
│ │ │ │  	cmp	w0, #0x9
│ │ │ │ -	b.eq	76167c <sparc_cpu_do_transaction_failed@@Base+0xf0fc>  // b.none
│ │ │ │ +	b.eq	761670 <sparc_cpu_do_transaction_failed@@Base+0xf0f0>  // b.none
│ │ │ │  	cmp	w0, #0xa
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 7616ec <sparc_cpu_do_transaction_failed@@Base+0xf16c>
│ │ │ │ +	tbnz	w0, #14, 7616e0 <sparc_cpu_do_transaction_failed@@Base+0xf160>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x5
│ │ │ │ -	b.eq	761328 <sparc_cpu_do_transaction_failed@@Base+0xeda8>  // b.none
│ │ │ │ +	b.eq	761324 <sparc_cpu_do_transaction_failed@@Base+0xeda4>  // b.none
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │ @@ -862153,15 +862152,15 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	x6, #0x7ffff
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	and	w7, w0, #0xff
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │  	str	w7, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	ldr	x3, [x1, x0]
│ │ │ │ @@ -862190,27 +862189,27 @@
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	75c160 <sparc_cpu_do_transaction_failed@@Base+0x9be0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	tst	w6, #0xfe0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	and	w5, w6, #0x1f
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ -	b	75ff34 <sparc_cpu_do_transaction_failed@@Base+0xd9b4>
│ │ │ │ +	b	75fee0 <sparc_cpu_do_transaction_failed@@Base+0xd960>
│ │ │ │  	sbfx	x0, x6, #0, #11
│ │ │ │ -	tbnz	w6, #13, 761220 <sparc_cpu_do_transaction_failed@@Base+0xeca0>
│ │ │ │ +	tbnz	w6, #13, 76121c <sparc_cpu_do_transaction_failed@@Base+0xec9c>
│ │ │ │  	cmp	w0, #0x1f
│ │ │ │ -	b.hi	7615bc <sparc_cpu_do_transaction_failed@@Base+0xf03c>  // b.pmore
│ │ │ │ -	cbz	w0, 761220 <sparc_cpu_do_transaction_failed@@Base+0xeca0>
│ │ │ │ +	b.hi	7615b0 <sparc_cpu_do_transaction_failed@@Base+0xf030>  // b.pmore
│ │ │ │ +	cbz	w0, 76121c <sparc_cpu_do_transaction_failed@@Base+0xec9c>
│ │ │ │  	adrp	x1, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x1, x1, #0xaf0
│ │ │ │  	add	x1, x1, #0x80
│ │ │ │  	ldr	x3, [x1, w0, sxtw #3]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	cbz	x3, 7615bc <sparc_cpu_do_transaction_failed@@Base+0xf03c>
│ │ │ │ +	cbz	x3, 7615b0 <sparc_cpu_do_transaction_failed@@Base+0xf030>
│ │ │ │  	ubfx	x2, x6, #14, #4
│ │ │ │  	ubfx	x1, x6, #11, #2
│ │ │ │  	add	x0, sp, #0x60
│ │ │ │  	str	w6, [sp]
│ │ │ │  	stp	x3, x8, [sp, #8]
│ │ │ │  	bl	7535c0 <sparc_cpu_do_transaction_failed@@Base+0x1040>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -862220,15 +862219,15 @@
│ │ │ │  	bl	759df0 <sparc_cpu_do_transaction_failed@@Base+0x7870>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x0, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	and	w7, w0, #0xff
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	adrp	x0, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	str	w7, [sp]
│ │ │ │  	ldr	q31, [x0, #3584]
│ │ │ │  	mov	x0, x8
│ │ │ │  	stur	q31, [x8, #104]
│ │ │ │  	bl	47866c <translator_io_start@@Base>
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │ @@ -862281,33 +862280,33 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 75b000 <sparc_cpu_do_transaction_failed@@Base+0x8a80>
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	add	x3, x3, #0x62c
│ │ │ │  	bl	7589b0 <sparc_cpu_do_transaction_failed@@Base+0x6430>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	cmp	w0, #0xfe0
│ │ │ │ -	b.eq	763d34 <sparc_cpu_do_transaction_failed@@Base+0x117b4>  // b.none
│ │ │ │ -	b.hi	7614b8 <sparc_cpu_do_transaction_failed@@Base+0xef38>  // b.pmore
│ │ │ │ +	b.eq	763d30 <sparc_cpu_do_transaction_failed@@Base+0x117b0>  // b.none
│ │ │ │ +	b.hi	7614ac <sparc_cpu_do_transaction_failed@@Base+0xef2c>  // b.pmore
│ │ │ │  	cmp	w0, #0xd80
│ │ │ │ -	b.eq	7633fc <sparc_cpu_do_transaction_failed@@Base+0x10e7c>  // b.none
│ │ │ │ -	b.hi	761724 <sparc_cpu_do_transaction_failed@@Base+0xf1a4>  // b.pmore
│ │ │ │ +	b.eq	7633f0 <sparc_cpu_do_transaction_failed@@Base+0x10e70>  // b.none
│ │ │ │ +	b.hi	761718 <sparc_cpu_do_transaction_failed@@Base+0xf198>  // b.pmore
│ │ │ │  	cmp	w0, #0xc60
│ │ │ │ -	b.eq	76341c <sparc_cpu_do_transaction_failed@@Base+0x10e9c>  // b.none
│ │ │ │ -	b.hi	761770 <sparc_cpu_do_transaction_failed@@Base+0xf1f0>  // b.pmore
│ │ │ │ +	b.eq	763410 <sparc_cpu_do_transaction_failed@@Base+0x10e90>  // b.none
│ │ │ │ +	b.hi	761764 <sparc_cpu_do_transaction_failed@@Base+0xf1e4>  // b.pmore
│ │ │ │  	cmp	w0, #0xbc0
│ │ │ │ -	b.eq	7634a8 <sparc_cpu_do_transaction_failed@@Base+0x10f28>  // b.none
│ │ │ │ -	b.hi	763474 <sparc_cpu_do_transaction_failed@@Base+0x10ef4>  // b.pmore
│ │ │ │ +	b.eq	76349c <sparc_cpu_do_transaction_failed@@Base+0x10f1c>  // b.none
│ │ │ │ +	b.hi	763468 <sparc_cpu_do_transaction_failed@@Base+0x10ee8>  // b.pmore
│ │ │ │  	cmp	w0, #0xb80
│ │ │ │ -	b.eq	764b20 <sparc_cpu_do_transaction_failed@@Base+0x125a0>  // b.none
│ │ │ │ -	b.hi	764b0c <sparc_cpu_do_transaction_failed@@Base+0x1258c>  // b.pmore
│ │ │ │ +	b.eq	764b1c <sparc_cpu_do_transaction_failed@@Base+0x1259c>  // b.none
│ │ │ │ +	b.hi	764b08 <sparc_cpu_do_transaction_failed@@Base+0x12588>  // b.pmore
│ │ │ │  	cmp	w0, #0xb40
│ │ │ │ -	b.eq	7649d8 <sparc_cpu_do_transaction_failed@@Base+0x12458>  // b.none
│ │ │ │ +	b.eq	7649d4 <sparc_cpu_do_transaction_failed@@Base+0x12454>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764910 <sparc_cpu_do_transaction_failed@@Base+0x12390>
│ │ │ │ +	tbnz	w0, #15, 76490c <sparc_cpu_do_transaction_failed@@Base+0x1238c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	fmov	s31, w6
│ │ │ │  	fmov	s30, w6
│ │ │ │  	fmov	s29, w6
│ │ │ │  	adrp	x0, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	ushr	v31.2s, v31.2s, #25
│ │ │ │ @@ -862327,42 +862326,42 @@
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 75b000 <sparc_cpu_do_transaction_failed@@Base+0x8a80>
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	add	x3, x3, #0x62c
│ │ │ │  	bl	75888c <sparc_cpu_do_transaction_failed@@Base+0x630c>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │ -	and	w0, w6, #0x3f
│ │ │ │ -	str	d29, [sp, #64]
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #12, #1
│ │ │ │ +	str	d29, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ +	and	w0, w6, #0x3f
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	tst	w6, #0xc00
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w2, w3
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75bfe0 <sparc_cpu_do_transaction_failed@@Base+0x9a60>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	mov	w0, #0x420                 	// #1056
│ │ │ │  	movk	w0, #0x4, lsl #16
│ │ │ │  	ands	w0, w6, w0
│ │ │ │ -	b.eq	76152c <sparc_cpu_do_transaction_failed@@Base+0xefac>  // b.none
│ │ │ │ +	b.eq	761520 <sparc_cpu_do_transaction_failed@@Base+0xefa0>  // b.none
│ │ │ │  	cmp	w0, #0x20
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │ +	ubfx	x0, x6, #14, #4
│ │ │ │  	and	w1, w6, #0x1c
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #76]
│ │ │ │  	ubfx	x0, x6, #11, #2
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #14, #4
│ │ │ │  	lsr	w6, w6, #25
│ │ │ │ -	str	w0, [sp, #68]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	and	w0, w6, #0x1c
│ │ │ │  	ubfiz	w6, w6, #5, #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	orr	w0, w6, w0
│ │ │ │  	adrp	x3, 759000 <sparc_cpu_do_transaction_failed@@Base+0x6a80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x96c
│ │ │ │ @@ -862370,15 +862369,15 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75888c <sparc_cpu_do_transaction_failed@@Base+0x630c>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	mov	w0, #0x1c20                	// #7200
│ │ │ │  	movk	w0, #0x3800, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0x800
│ │ │ │ -	b.eq	76159c <sparc_cpu_do_transaction_failed@@Base+0xf01c>  // b.none
│ │ │ │ +	b.eq	761590 <sparc_cpu_do_transaction_failed@@Base+0xf010>  // b.none
│ │ │ │  	cmp	w0, #0x820
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	bl	755b4c <sparc_cpu_do_transaction_failed@@Base+0x35cc>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │ @@ -862420,15 +862419,15 @@
│ │ │ │  	bl	75bb40 <sparc_cpu_do_transaction_failed@@Base+0x95c0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w0, #0x1c20                	// #7200
│ │ │ │  	movk	w0, #0x3800, lsl #16
│ │ │ │  	and	w0, w6, w0
│ │ │ │  	cmp	w0, #0x800
│ │ │ │ -	b.eq	7615c4 <sparc_cpu_do_transaction_failed@@Base+0xf044>  // b.none
│ │ │ │ +	b.eq	7615b8 <sparc_cpu_do_transaction_failed@@Base+0xf038>  // b.none
│ │ │ │  	cmp	w0, #0x820
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	bl	755b4c <sparc_cpu_do_transaction_failed@@Base+0x35cc>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │ @@ -862438,111 +862437,111 @@
│ │ │ │  	sxtw	x0, w0
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │ -	b	760e84 <sparc_cpu_do_transaction_failed@@Base+0xe904>
│ │ │ │ +	b	760e80 <sparc_cpu_do_transaction_failed@@Base+0xe900>
│ │ │ │  	str	w5, [sp]
│ │ │ │  	stp	x3, x8, [sp, #8]
│ │ │ │  	str	x9, [sp, #24]
│ │ │ │  	str	w6, [sp, #32]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldr	x9, [sp, #24]
│ │ │ │  	adrp	x4, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │  	ldp	x3, x8, [sp, #8]
│ │ │ │  	ldr	w5, [sp]
│ │ │ │  	ldr	w6, [sp, #32]
│ │ │ │ -	b	75fe38 <sparc_cpu_do_transaction_failed@@Base+0xd8b8>
│ │ │ │ +	b	75fde4 <sparc_cpu_do_transaction_failed@@Base+0xd864>
│ │ │ │  	cmp	w6, #0x6
│ │ │ │ -	b.eq	762844 <sparc_cpu_do_transaction_failed@@Base+0x102c4>  // b.none
│ │ │ │ +	b.eq	762838 <sparc_cpu_do_transaction_failed@@Base+0x102b8>  // b.none
│ │ │ │  	cmp	w6, #0x1f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 764c70 <sparc_cpu_do_transaction_failed@@Base+0x126f0>
│ │ │ │ +	tbnz	w1, #6, 764c6c <sparc_cpu_do_transaction_failed@@Base+0x126ec>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	str	x8, [sp]
│ │ │ │ -	ldr	x1, [x0, w1, sxtw #3]
│ │ │ │ +	ldr	x1, [x0, w3, sxtw #3]
│ │ │ │  	mov	w0, w2
│ │ │ │  	bl	755fb0 <sparc_cpu_do_transaction_failed@@Base+0x3a30>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	cmp	w0, #0x4
│ │ │ │ -	b.eq	7615e4 <sparc_cpu_do_transaction_failed@@Base+0xf064>  // b.none
│ │ │ │ +	b.eq	7615d8 <sparc_cpu_do_transaction_failed@@Base+0xf058>  // b.none
│ │ │ │  	cmp	w0, #0x5
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 76182c <sparc_cpu_do_transaction_failed@@Base+0xf2ac>
│ │ │ │ +	tbnz	w0, #14, 761820 <sparc_cpu_do_transaction_failed@@Base+0xf2a0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x300
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x380
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x360
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	tbz	w0, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w0, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	and	w0, w6, #0x1e
│ │ │ │  	ubfiz	w3, w6, #5, #1
│ │ │ │  	orr	w3, w3, w0
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	str	w6, [sp]
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │ @@ -862571,26 +862570,24 @@
│ │ │ │  	bl	759024 <sparc_cpu_do_transaction_failed@@Base+0x6aa4>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 761a58 <sparc_cpu_do_transaction_failed@@Base+0xf4d8>
│ │ │ │ +	tbnz	w0, #14, 761a4c <sparc_cpu_do_transaction_failed@@Base+0xf4cc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w1, w6, #0x1e
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #10, #3
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	ubfx	x6, x6, #14, #5
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	adrp	x3, 759000 <sparc_cpu_do_transaction_failed@@Base+0x6a80>
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │  	add	x3, x3, #0x24
│ │ │ │  	orr	w0, w0, w1
│ │ │ │ @@ -862599,45 +862596,45 @@
│ │ │ │  	stp	w0, w6, [sp, #64]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75bb40 <sparc_cpu_do_transaction_failed@@Base+0x95c0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x24e0                	// #9440
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763174 <sparc_cpu_do_transaction_failed@@Base+0x10bf4>  // b.none
│ │ │ │ -	b.hi	761ac0 <sparc_cpu_do_transaction_failed@@Base+0xf540>  // b.pmore
│ │ │ │ +	b.eq	763168 <sparc_cpu_do_transaction_failed@@Base+0x10be8>  // b.none
│ │ │ │ +	b.hi	761ab4 <sparc_cpu_do_transaction_failed@@Base+0xf534>  // b.pmore
│ │ │ │  	mov	w1, #0x2380                	// #9088
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763154 <sparc_cpu_do_transaction_failed@@Base+0x10bd4>  // b.none
│ │ │ │ -	b.hi	761a74 <sparc_cpu_do_transaction_failed@@Base+0xf4f4>  // b.pmore
│ │ │ │ +	b.eq	763148 <sparc_cpu_do_transaction_failed@@Base+0x10bc8>  // b.none
│ │ │ │ +	b.hi	761a68 <sparc_cpu_do_transaction_failed@@Base+0xf4e8>  // b.pmore
│ │ │ │  	mov	w1, #0x22c0                	// #8896
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763eb8 <sparc_cpu_do_transaction_failed@@Base+0x11938>  // b.none
│ │ │ │ -	b.hi	763d80 <sparc_cpu_do_transaction_failed@@Base+0x11800>  // b.pmore
│ │ │ │ +	b.eq	763eb4 <sparc_cpu_do_transaction_failed@@Base+0x11934>  // b.none
│ │ │ │ +	b.hi	763d7c <sparc_cpu_do_transaction_failed@@Base+0x117fc>  // b.pmore
│ │ │ │  	mov	w1, #0x2260                	// #8800
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763dc4 <sparc_cpu_do_transaction_failed@@Base+0x11844>  // b.none
│ │ │ │ -	b.hi	763d54 <sparc_cpu_do_transaction_failed@@Base+0x117d4>  // b.pmore
│ │ │ │ +	b.eq	763dc0 <sparc_cpu_do_transaction_failed@@Base+0x11840>  // b.none
│ │ │ │ +	b.hi	763d50 <sparc_cpu_do_transaction_failed@@Base+0x117d0>  // b.pmore
│ │ │ │  	mov	w1, #0x2200                	// #8704
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764180 <sparc_cpu_do_transaction_failed@@Base+0x11c00>  // b.none
│ │ │ │ +	b.eq	76417c <sparc_cpu_do_transaction_failed@@Base+0x11bfc>  // b.none
│ │ │ │  	mov	w1, #0x2220                	// #8736
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7640f4 <sparc_cpu_do_transaction_failed@@Base+0x11b74>
│ │ │ │ +	tbnz	w0, #15, 7640f0 <sparc_cpu_do_transaction_failed@@Base+0x11b70>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │  	stp	xzr, xzr, [sp, #96]
│ │ │ │  	str	xzr, [sp, #112]
│ │ │ │ -	tbz	w0, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w0, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	and	w0, w6, #0x1e
│ │ │ │  	ubfiz	w3, w6, #5, #1
│ │ │ │  	orr	w3, w3, w0
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	str	w6, [sp]
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │ @@ -862653,97 +862650,97 @@
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51dde0 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	add	x0, sp, #0x60
│ │ │ │  	ubfx	x2, x6, #14, #4
│ │ │ │  	ubfx	x1, x6, #11, #2
│ │ │ │  	bl	7535c0 <sparc_cpu_do_transaction_failed@@Base+0x1040>
│ │ │ │ -	b	76141c <sparc_cpu_do_transaction_failed@@Base+0xee9c>
│ │ │ │ +	b	761418 <sparc_cpu_do_transaction_failed@@Base+0xee98>
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │ -	bl	755b8c <sparc_cpu_do_transaction_failed@@Base+0x360c>
│ │ │ │ +	bl	755b88 <sparc_cpu_do_transaction_failed@@Base+0x3608>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	bl	759ac8 <sparc_cpu_do_transaction_failed@@Base+0x7548>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │ -	bl	755b8c <sparc_cpu_do_transaction_failed@@Base+0x360c>
│ │ │ │ +	bl	755b88 <sparc_cpu_do_transaction_failed@@Base+0x3608>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x0                   	// #0
│ │ │ │  	bl	759ac8 <sparc_cpu_do_transaction_failed@@Base+0x7548>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #16, 76243c <sparc_cpu_do_transaction_failed@@Base+0xfebc>
│ │ │ │ +	tbnz	w0, #16, 762430 <sparc_cpu_do_transaction_failed@@Base+0xfeb0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x820
│ │ │ │ -	b.eq	76732c <sparc_cpu_do_transaction_failed@@Base+0x14dac>  // b.none
│ │ │ │ -	b.hi	761f1c <sparc_cpu_do_transaction_failed@@Base+0xf99c>  // b.pmore
│ │ │ │ +	b.eq	767324 <sparc_cpu_do_transaction_failed@@Base+0x14da4>  // b.none
│ │ │ │ +	b.hi	761f10 <sparc_cpu_do_transaction_failed@@Base+0xf990>  // b.pmore
│ │ │ │  	cmp	w0, #0x700
│ │ │ │ -	b.eq	766674 <sparc_cpu_do_transaction_failed@@Base+0x140f4>  // b.none
│ │ │ │ -	b.hi	761edc <sparc_cpu_do_transaction_failed@@Base+0xf95c>  // b.pmore
│ │ │ │ +	b.eq	766670 <sparc_cpu_do_transaction_failed@@Base+0x140f0>  // b.none
│ │ │ │ +	b.hi	761ed0 <sparc_cpu_do_transaction_failed@@Base+0xf950>  // b.pmore
│ │ │ │  	cmp	w0, #0x660
│ │ │ │ -	b.eq	767918 <sparc_cpu_do_transaction_failed@@Base+0x15398>  // b.none
│ │ │ │ -	b.hi	7678f0 <sparc_cpu_do_transaction_failed@@Base+0x15370>  // b.pmore
│ │ │ │ +	b.eq	767910 <sparc_cpu_do_transaction_failed@@Base+0x15390>  // b.none
│ │ │ │ +	b.hi	7678e8 <sparc_cpu_do_transaction_failed@@Base+0x15368>  // b.pmore
│ │ │ │  	cmp	w0, #0x5e0
│ │ │ │ -	b.eq	764ecc <sparc_cpu_do_transaction_failed@@Base+0x1294c>  // b.none
│ │ │ │ -	b.hi	764ea4 <sparc_cpu_do_transaction_failed@@Base+0x12924>  // b.pmore
│ │ │ │ +	b.eq	764ec8 <sparc_cpu_do_transaction_failed@@Base+0x12948>  // b.none
│ │ │ │ +	b.hi	764ea0 <sparc_cpu_do_transaction_failed@@Base+0x12920>  // b.pmore
│ │ │ │  	cmp	w0, #0x5a0
│ │ │ │ -	b.eq	7668c4 <sparc_cpu_do_transaction_failed@@Base+0x14344>  // b.none
│ │ │ │ +	b.eq	7668c0 <sparc_cpu_do_transaction_failed@@Base+0x14340>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7668a8 <sparc_cpu_do_transaction_failed@@Base+0x14328>
│ │ │ │ +	tbnz	w0, #3, 7668a4 <sparc_cpu_do_transaction_failed@@Base+0x14324>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #16, 761810 <sparc_cpu_do_transaction_failed@@Base+0xf290>
│ │ │ │ +	tbnz	w0, #16, 761804 <sparc_cpu_do_transaction_failed@@Base+0xf284>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 761934 <sparc_cpu_do_transaction_failed@@Base+0xf3b4>
│ │ │ │ +	tbnz	w0, #14, 761928 <sparc_cpu_do_transaction_failed@@Base+0xf3a8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xe
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 761a3c <sparc_cpu_do_transaction_failed@@Base+0xf4bc>
│ │ │ │ +	tbnz	w0, #14, 761a30 <sparc_cpu_do_transaction_failed@@Base+0xf4b0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 762b0c <sparc_cpu_do_transaction_failed@@Base+0x1058c>
│ │ │ │ +	tbnz	w0, #14, 762b00 <sparc_cpu_do_transaction_failed@@Base+0x10580>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755c50 <sparc_cpu_do_transaction_failed@@Base+0x36d0>
│ │ │ │ +	bl	755c4c <sparc_cpu_do_transaction_failed@@Base+0x36cc>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #14, 761708 <sparc_cpu_do_transaction_failed@@Base+0xf188>
│ │ │ │ +	tbnz	w0, #14, 7616fc <sparc_cpu_do_transaction_failed@@Base+0xf17c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 757000 <sparc_cpu_do_transaction_failed@@Base+0x4a80>
│ │ │ │  	add	x2, x2, #0x7c0
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │ @@ -862753,56 +862750,56 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 757000 <sparc_cpu_do_transaction_failed@@Base+0x4a80>
│ │ │ │  	add	x2, x2, #0x380
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xec0
│ │ │ │ -	b.eq	763c1c <sparc_cpu_do_transaction_failed@@Base+0x1169c>  // b.none
│ │ │ │ -	b.hi	7617b0 <sparc_cpu_do_transaction_failed@@Base+0xf230>  // b.pmore
│ │ │ │ +	b.eq	763c18 <sparc_cpu_do_transaction_failed@@Base+0x11698>  // b.none
│ │ │ │ +	b.hi	7617a4 <sparc_cpu_do_transaction_failed@@Base+0xf224>  // b.pmore
│ │ │ │  	cmp	w0, #0xe20
│ │ │ │ -	b.eq	7637d4 <sparc_cpu_do_transaction_failed@@Base+0x11254>  // b.none
│ │ │ │ -	b.hi	7637a0 <sparc_cpu_do_transaction_failed@@Base+0x11220>  // b.pmore
│ │ │ │ +	b.eq	7637c8 <sparc_cpu_do_transaction_failed@@Base+0x11248>  // b.none
│ │ │ │ +	b.hi	763794 <sparc_cpu_do_transaction_failed@@Base+0x11214>  // b.pmore
│ │ │ │  	cmp	w0, #0xde0
│ │ │ │ -	b.eq	763670 <sparc_cpu_do_transaction_failed@@Base+0x110f0>  // b.none
│ │ │ │ -	b.hi	763574 <sparc_cpu_do_transaction_failed@@Base+0x10ff4>  // b.pmore
│ │ │ │ +	b.eq	763664 <sparc_cpu_do_transaction_failed@@Base+0x110e4>  // b.none
│ │ │ │ +	b.hi	763568 <sparc_cpu_do_transaction_failed@@Base+0x10fe8>  // b.pmore
│ │ │ │  	cmp	w0, #0xda0
│ │ │ │ -	b.eq	763534 <sparc_cpu_do_transaction_failed@@Base+0x10fb4>  // b.none
│ │ │ │ +	b.eq	763528 <sparc_cpu_do_transaction_failed@@Base+0x10fa8>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763518 <sparc_cpu_do_transaction_failed@@Base+0x10f98>
│ │ │ │ +	tbnz	w0, #3, 76350c <sparc_cpu_do_transaction_failed@@Base+0x10f8c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xd00
│ │ │ │ -	b.eq	763bb4 <sparc_cpu_do_transaction_failed@@Base+0x11634>  // b.none
│ │ │ │ -	b.hi	763b7c <sparc_cpu_do_transaction_failed@@Base+0x115fc>  // b.pmore
│ │ │ │ +	b.eq	763bb0 <sparc_cpu_do_transaction_failed@@Base+0x11630>  // b.none
│ │ │ │ +	b.hi	763b74 <sparc_cpu_do_transaction_failed@@Base+0x115f4>  // b.pmore
│ │ │ │  	cmp	w0, #0xcc0
│ │ │ │ -	b.eq	763b3c <sparc_cpu_do_transaction_failed@@Base+0x115bc>  // b.none
│ │ │ │ -	b.hi	763b10 <sparc_cpu_do_transaction_failed@@Base+0x11590>  // b.pmore
│ │ │ │ +	b.eq	763b34 <sparc_cpu_do_transaction_failed@@Base+0x115b4>  // b.none
│ │ │ │ +	b.hi	763b08 <sparc_cpu_do_transaction_failed@@Base+0x11588>  // b.pmore
│ │ │ │  	cmp	w0, #0xc80
│ │ │ │ -	b.eq	763c3c <sparc_cpu_do_transaction_failed@@Base+0x116bc>  // b.none
│ │ │ │ +	b.eq	763c38 <sparc_cpu_do_transaction_failed@@Base+0x116b8>  // b.none
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	bl	75b8a0 <sparc_cpu_do_transaction_failed@@Base+0x9320>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xf60
│ │ │ │ -	b.eq	763a10 <sparc_cpu_do_transaction_failed@@Base+0x11490>  // b.none
│ │ │ │ -	b.hi	7639e0 <sparc_cpu_do_transaction_failed@@Base+0x11460>  // b.pmore
│ │ │ │ +	b.eq	763a04 <sparc_cpu_do_transaction_failed@@Base+0x11484>  // b.none
│ │ │ │ +	b.hi	7639d4 <sparc_cpu_do_transaction_failed@@Base+0x11454>  // b.pmore
│ │ │ │  	cmp	w0, #0xf20
│ │ │ │ -	b.eq	7639b4 <sparc_cpu_do_transaction_failed@@Base+0x11434>  // b.none
│ │ │ │ -	b.hi	763994 <sparc_cpu_do_transaction_failed@@Base+0x11414>  // b.pmore
│ │ │ │ +	b.eq	7639a8 <sparc_cpu_do_transaction_failed@@Base+0x11428>  // b.none
│ │ │ │ +	b.hi	763988 <sparc_cpu_do_transaction_failed@@Base+0x11408>  // b.pmore
│ │ │ │  	cmp	w0, #0xee0
│ │ │ │ -	b.eq	763974 <sparc_cpu_do_transaction_failed@@Base+0x113f4>  // b.none
│ │ │ │ +	b.eq	763968 <sparc_cpu_do_transaction_failed@@Base+0x113e8>  // b.none
│ │ │ │  	and	w1, w6, #0x1e
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #68]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	and	w1, w0, #0x1e
│ │ │ │  	ubfiz	w0, w0, #5, #1
│ │ │ │ @@ -862819,15 +862816,15 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xb00
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7640c4 <sparc_cpu_do_transaction_failed@@Base+0x11b44>
│ │ │ │ +	tbz	w0, #0, 7640c0 <sparc_cpu_do_transaction_failed@@Base+0x11b40>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x22, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -862885,15 +862882,15 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 763ccc <sparc_cpu_do_transaction_failed@@Base+0x1174c>
│ │ │ │ +	tbz	w0, #0, 763cc8 <sparc_cpu_do_transaction_failed@@Base+0x11748>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x22, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -862966,134 +862963,134 @@
│ │ │ │  	adrp	x2, 757000 <sparc_cpu_do_transaction_failed@@Base+0x4a80>
│ │ │ │  	add	x2, x2, #0x6e0
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2440                	// #9280
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7632b0 <sparc_cpu_do_transaction_failed@@Base+0x10d30>  // b.none
│ │ │ │ -	b.hi	76324c <sparc_cpu_do_transaction_failed@@Base+0x10ccc>  // b.pmore
│ │ │ │ +	b.eq	7632a4 <sparc_cpu_do_transaction_failed@@Base+0x10d24>  // b.none
│ │ │ │ +	b.hi	763240 <sparc_cpu_do_transaction_failed@@Base+0x10cc0>  // b.pmore
│ │ │ │  	mov	w1, #0x23e0                	// #9184
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763290 <sparc_cpu_do_transaction_failed@@Base+0x10d10>  // b.none
│ │ │ │ -	b.hi	763220 <sparc_cpu_do_transaction_failed@@Base+0x10ca0>  // b.pmore
│ │ │ │ +	b.eq	763284 <sparc_cpu_do_transaction_failed@@Base+0x10d04>  // b.none
│ │ │ │ +	b.hi	763214 <sparc_cpu_do_transaction_failed@@Base+0x10c94>  // b.pmore
│ │ │ │  	mov	w1, #0x23a0                	// #9120
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763200 <sparc_cpu_do_transaction_failed@@Base+0x10c80>  // b.none
│ │ │ │ +	b.eq	7631f4 <sparc_cpu_do_transaction_failed@@Base+0x10c74>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7631dc <sparc_cpu_do_transaction_failed@@Base+0x10c5c>
│ │ │ │ +	tbnz	w0, #17, 7631d0 <sparc_cpu_do_transaction_failed@@Base+0x10c50>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2a80                	// #10880
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763f34 <sparc_cpu_do_transaction_failed@@Base+0x119b4>  // b.none
│ │ │ │ -	b.hi	761d60 <sparc_cpu_do_transaction_failed@@Base+0xf7e0>  // b.pmore
│ │ │ │ +	b.eq	763f30 <sparc_cpu_do_transaction_failed@@Base+0x119b0>  // b.none
│ │ │ │ +	b.hi	761d54 <sparc_cpu_do_transaction_failed@@Base+0xf7d4>  // b.pmore
│ │ │ │  	mov	w1, #0x25c0                	// #9664
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764080 <sparc_cpu_do_transaction_failed@@Base+0x11b00>  // b.none
│ │ │ │ -	b.hi	763f54 <sparc_cpu_do_transaction_failed@@Base+0x119d4>  // b.pmore
│ │ │ │ +	b.eq	76407c <sparc_cpu_do_transaction_failed@@Base+0x11afc>  // b.none
│ │ │ │ +	b.hi	763f50 <sparc_cpu_do_transaction_failed@@Base+0x119d0>  // b.pmore
│ │ │ │  	mov	w1, #0x2560                	// #9568
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764580 <sparc_cpu_do_transaction_failed@@Base+0x12000>  // b.none
│ │ │ │ -	b.hi	764554 <sparc_cpu_do_transaction_failed@@Base+0x11fd4>  // b.pmore
│ │ │ │ +	b.eq	76457c <sparc_cpu_do_transaction_failed@@Base+0x11ffc>  // b.none
│ │ │ │ +	b.hi	764550 <sparc_cpu_do_transaction_failed@@Base+0x11fd0>  // b.pmore
│ │ │ │  	mov	w1, #0x2500                	// #9472
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764534 <sparc_cpu_do_transaction_failed@@Base+0x11fb4>  // b.none
│ │ │ │ +	b.eq	764530 <sparc_cpu_do_transaction_failed@@Base+0x11fb0>  // b.none
│ │ │ │  	mov	w1, #0x2540                	// #9536
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764518 <sparc_cpu_do_transaction_failed@@Base+0x11f98>
│ │ │ │ +	tbnz	w0, #15, 764514 <sparc_cpu_do_transaction_failed@@Base+0x11f94>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x180
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x860
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x240
│ │ │ │ -	b.eq	7674fc <sparc_cpu_do_transaction_failed@@Base+0x14f7c>  // b.none
│ │ │ │ -	b.hi	7674c4 <sparc_cpu_do_transaction_failed@@Base+0x14f44>  // b.pmore
│ │ │ │ +	b.eq	7674f4 <sparc_cpu_do_transaction_failed@@Base+0x14f74>  // b.none
│ │ │ │ +	b.hi	7674bc <sparc_cpu_do_transaction_failed@@Base+0x14f3c>  // b.pmore
│ │ │ │  	cmp	w0, #0x200
│ │ │ │ -	b.eq	76746c <sparc_cpu_do_transaction_failed@@Base+0x14eec>  // b.none
│ │ │ │ -	b.hi	76744c <sparc_cpu_do_transaction_failed@@Base+0x14ecc>  // b.pmore
│ │ │ │ +	b.eq	767464 <sparc_cpu_do_transaction_failed@@Base+0x14ee4>  // b.none
│ │ │ │ +	b.hi	767444 <sparc_cpu_do_transaction_failed@@Base+0x14ec4>  // b.pmore
│ │ │ │  	cmp	w0, #0x140
│ │ │ │ -	b.eq	7642b4 <sparc_cpu_do_transaction_failed@@Base+0x11d34>  // b.none
│ │ │ │ +	b.eq	7642b0 <sparc_cpu_do_transaction_failed@@Base+0x11d30>  // b.none
│ │ │ │  	cmp	w0, #0x160
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 764294 <sparc_cpu_do_transaction_failed@@Base+0x11d14>
│ │ │ │ +	tbnz	w0, #4, 764290 <sparc_cpu_do_transaction_failed@@Base+0x11d10>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x3, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x5b0
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 767170 <sparc_cpu_do_transaction_failed@@Base+0x14bf0>
│ │ │ │ +	tbnz	w1, #6, 767168 <sparc_cpu_do_transaction_failed@@Base+0x14be8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	ubfx	x4, x6, #25, #5
│ │ │ │ -	cbz	w4, 763f10 <sparc_cpu_do_transaction_failed@@Base+0x11990>
│ │ │ │ +	cbz	w4, 763f0c <sparc_cpu_do_transaction_failed@@Base+0x1198c>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w4
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1f70                	// #8048
│ │ │ │ @@ -863105,20 +863102,20 @@
│ │ │ │  	ldp	x1, x4, [sp]
│ │ │ │  	ldr	x3, [sp, #16]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #6, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │ @@ -863132,20 +863129,20 @@
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0x624
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #8, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │  	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │ @@ -863153,62 +863150,62 @@
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2b80                	// #11136
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764428 <sparc_cpu_do_transaction_failed@@Base+0x11ea8>  // b.none
│ │ │ │ -	b.hi	7643e4 <sparc_cpu_do_transaction_failed@@Base+0x11e64>  // b.pmore
│ │ │ │ +	b.eq	764424 <sparc_cpu_do_transaction_failed@@Base+0x11ea4>  // b.none
│ │ │ │ +	b.hi	7643e0 <sparc_cpu_do_transaction_failed@@Base+0x11e60>  // b.pmore
│ │ │ │  	mov	w1, #0x2b40                	// #11072
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	76437c <sparc_cpu_do_transaction_failed@@Base+0x11dfc>  // b.none
│ │ │ │ -	b.hi	76435c <sparc_cpu_do_transaction_failed@@Base+0x11ddc>  // b.pmore
│ │ │ │ +	b.eq	764378 <sparc_cpu_do_transaction_failed@@Base+0x11df8>  // b.none
│ │ │ │ +	b.hi	764358 <sparc_cpu_do_transaction_failed@@Base+0x11dd8>  // b.pmore
│ │ │ │  	mov	w1, #0x2ac0                	// #10944
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7642f8 <sparc_cpu_do_transaction_failed@@Base+0x11d78>  // b.none
│ │ │ │ +	b.eq	7642f4 <sparc_cpu_do_transaction_failed@@Base+0x11d74>  // b.none
│ │ │ │  	mov	w1, #0x2ae0                	// #10976
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7642d4 <sparc_cpu_do_transaction_failed@@Base+0x11d54>
│ │ │ │ +	tbnz	w0, #17, 7642d0 <sparc_cpu_do_transaction_failed@@Base+0x11d50>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 766614 <sparc_cpu_do_transaction_failed@@Base+0x14094>
│ │ │ │ +	tbnz	w1, #6, 766610 <sparc_cpu_do_transaction_failed@@Base+0x14090>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 766148 <sparc_cpu_do_transaction_failed@@Base+0x13bc8>
│ │ │ │ +	tbnz	w1, #6, 766144 <sparc_cpu_do_transaction_failed@@Base+0x13bc4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #8, 762fdc <sparc_cpu_do_transaction_failed@@Base+0x10a5c>
│ │ │ │ +	tbnz	w1, #8, 762fd0 <sparc_cpu_do_transaction_failed@@Base+0x10a50>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x860
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │ @@ -863221,119 +863218,119 @@
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │ -	tbz	w0, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w0, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	ubfx	x4, x6, #25, #5
│ │ │ │ -	cbz	w4, 765e30 <sparc_cpu_do_transaction_failed@@Base+0x138b0>
│ │ │ │ +	cbz	w4, 765e2c <sparc_cpu_do_transaction_failed@@Base+0x138ac>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w4
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x2070                	// #8304
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x2, x2, #0xde4
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	cmp	w0, #0x7a0
│ │ │ │ -	b.eq	766c48 <sparc_cpu_do_transaction_failed@@Base+0x146c8>  // b.none
│ │ │ │ -	b.hi	766bec <sparc_cpu_do_transaction_failed@@Base+0x1466c>  // b.pmore
│ │ │ │ +	b.eq	766c40 <sparc_cpu_do_transaction_failed@@Base+0x146c0>  // b.none
│ │ │ │ +	b.hi	766be8 <sparc_cpu_do_transaction_failed@@Base+0x14668>  // b.pmore
│ │ │ │  	cmp	w0, #0x760
│ │ │ │ -	b.eq	766af0 <sparc_cpu_do_transaction_failed@@Base+0x14570>  // b.none
│ │ │ │ -	b.hi	766ad0 <sparc_cpu_do_transaction_failed@@Base+0x14550>  // b.pmore
│ │ │ │ +	b.eq	766aec <sparc_cpu_do_transaction_failed@@Base+0x1456c>  // b.none
│ │ │ │ +	b.hi	766acc <sparc_cpu_do_transaction_failed@@Base+0x1454c>  // b.pmore
│ │ │ │  	cmp	w0, #0x720
│ │ │ │ -	b.eq	7666a4 <sparc_cpu_do_transaction_failed@@Base+0x14124>  // b.none
│ │ │ │ +	b.eq	7666a0 <sparc_cpu_do_transaction_failed@@Base+0x14120>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766688 <sparc_cpu_do_transaction_failed@@Base+0x14108>
│ │ │ │ +	tbnz	w0, #3, 766684 <sparc_cpu_do_transaction_failed@@Base+0x14104>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xa00
│ │ │ │ -	b.eq	764cd0 <sparc_cpu_do_transaction_failed@@Base+0x12750>  // b.none
│ │ │ │ -	b.hi	762894 <sparc_cpu_do_transaction_failed@@Base+0x10314>  // b.pmore
│ │ │ │ +	b.eq	764ccc <sparc_cpu_do_transaction_failed@@Base+0x1274c>  // b.none
│ │ │ │ +	b.hi	762888 <sparc_cpu_do_transaction_failed@@Base+0x10308>  // b.pmore
│ │ │ │  	cmp	w0, #0x900
│ │ │ │ -	b.eq	764d7c <sparc_cpu_do_transaction_failed@@Base+0x127fc>  // b.none
│ │ │ │ -	b.hi	764d4c <sparc_cpu_do_transaction_failed@@Base+0x127cc>  // b.pmore
│ │ │ │ +	b.eq	764d78 <sparc_cpu_do_transaction_failed@@Base+0x127f8>  // b.none
│ │ │ │ +	b.hi	764d48 <sparc_cpu_do_transaction_failed@@Base+0x127c8>  // b.pmore
│ │ │ │  	cmp	w0, #0x880
│ │ │ │ -	b.eq	766510 <sparc_cpu_do_transaction_failed@@Base+0x13f90>  // b.none
│ │ │ │ -	b.hi	7664e8 <sparc_cpu_do_transaction_failed@@Base+0x13f68>  // b.pmore
│ │ │ │ +	b.eq	76650c <sparc_cpu_do_transaction_failed@@Base+0x13f8c>  // b.none
│ │ │ │ +	b.hi	7664e4 <sparc_cpu_do_transaction_failed@@Base+0x13f64>  // b.pmore
│ │ │ │  	cmp	w0, #0x840
│ │ │ │ -	b.eq	766530 <sparc_cpu_do_transaction_failed@@Base+0x13fb0>  // b.none
│ │ │ │ +	b.eq	76652c <sparc_cpu_do_transaction_failed@@Base+0x13fac>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 766244 <sparc_cpu_do_transaction_failed@@Base+0x13cc4>
│ │ │ │ +	tbnz	w0, #17, 766240 <sparc_cpu_do_transaction_failed@@Base+0x13cc0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 76734c <sparc_cpu_do_transaction_failed@@Base+0x14dcc>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 767344 <sparc_cpu_do_transaction_failed@@Base+0x14dc4>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c40                	// #7232
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 7673e0 <sparc_cpu_do_transaction_failed@@Base+0x14e60>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 7673d8 <sparc_cpu_do_transaction_failed@@Base+0x14e58>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c3c                	// #7228
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │ -	cbz	w0, 76738c <sparc_cpu_do_transaction_failed@@Base+0x14e0c>
│ │ │ │ +	cbz	w0, 767384 <sparc_cpu_do_transaction_failed@@Base+0x14e04>
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x4, x3, [sp, #8]
│ │ │ │ @@ -863352,32 +863349,32 @@
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	str	x8, [sp]
│ │ │ │ -	cbz	w0, 767420 <sparc_cpu_do_transaction_failed@@Base+0x14ea0>
│ │ │ │ +	cbz	w0, 767418 <sparc_cpu_do_transaction_failed@@Base+0x14e98>
│ │ │ │  	adrp	x1, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x1, x1, #0xaf0
│ │ │ │  	add	x2, x1, #0x80
│ │ │ │  	ldr	x1, [x1, #24]
│ │ │ │  	ldr	x0, [x2, w0, sxtw #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │ -	cbz	w0, 7673c0 <sparc_cpu_do_transaction_failed@@Base+0x14e40>
│ │ │ │ +	cbz	w0, 7673b8 <sparc_cpu_do_transaction_failed@@Base+0x14e38>
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x4, x3, [sp, #8]
│ │ │ │ @@ -863385,21 +863382,21 @@
│ │ │ │  	bl	513710 <tcg_temp_new_ptr@@Base>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	7547c0 <sparc_cpu_do_transaction_failed@@Base+0x2240>
│ │ │ │  	mov	x2, #0x8                   	// #8
│ │ │ │  	ldr	x1, [sp]
│ │ │ │  	mov	x0, x19
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	b	762058 <sparc_cpu_do_transaction_failed@@Base+0xfad8>
│ │ │ │ +	b	76204c <sparc_cpu_do_transaction_failed@@Base+0xfacc>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 767404 <sparc_cpu_do_transaction_failed@@Base+0x14e84>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 7673fc <sparc_cpu_do_transaction_failed@@Base+0x14e7c>
│ │ │ │  	adrp	x2, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x2, x2, #0xaf0
│ │ │ │  	sxtw	x3, w0
│ │ │ │  	add	x2, x2, #0x80
│ │ │ │  	mov	x0, x8
│ │ │ │  	str	x2, [sp, #16]
│ │ │ │  	ldr	x1, [x2, x3, lsl #3]
│ │ │ │ @@ -863411,73 +863408,73 @@
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │ -	cbz	w0, 76742c <sparc_cpu_do_transaction_failed@@Base+0x14eac>
│ │ │ │ +	cbz	w0, 767424 <sparc_cpu_do_transaction_failed@@Base+0x14ea4>
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x4, x3, [sp, #8]
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	513710 <tcg_temp_new_ptr@@Base>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	7547c0 <sparc_cpu_do_transaction_failed@@Base+0x2240>
│ │ │ │  	mov	x2, #0x10                  	// #16
│ │ │ │ -	b	7620fc <sparc_cpu_do_transaction_failed@@Base+0xfb7c>
│ │ │ │ +	b	7620f0 <sparc_cpu_do_transaction_failed@@Base+0xfb70>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │ -	cbz	w0, 76619c <sparc_cpu_do_transaction_failed@@Base+0x13c1c>
│ │ │ │ +	cbz	w0, 766198 <sparc_cpu_do_transaction_failed@@Base+0x13c18>
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x4, x3, [sp, #8]
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	513710 <tcg_temp_new_ptr@@Base>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	7547c0 <sparc_cpu_do_transaction_failed@@Base+0x2240>
│ │ │ │  	mov	x2, #0x0                   	// #0
│ │ │ │ -	b	7620fc <sparc_cpu_do_transaction_failed@@Base+0xfb7c>
│ │ │ │ +	b	7620f0 <sparc_cpu_do_transaction_failed@@Base+0xfb70>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x2c0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 767d30 <sparc_cpu_do_transaction_failed@@Base+0x157b0>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 767d28 <sparc_cpu_do_transaction_failed@@Base+0x157a8>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x4, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x4, x4, #0xaf0
│ │ │ │  	sxtw	x3, w0
│ │ │ │  	add	x4, x4, #0x80
│ │ │ │  	mov	x2, #0x1210                	// #4624
│ │ │ │ @@ -863491,134 +863488,134 @@
│ │ │ │  	ldr	x0, [x4, x3, lsl #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 767d54 <sparc_cpu_do_transaction_failed@@Base+0x157d4>
│ │ │ │ +	tbnz	w1, #6, 767d4c <sparc_cpu_do_transaction_failed@@Base+0x157cc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	sxtw	x0, w0
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	mov	x3, x0
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │ -	b	7601c4 <sparc_cpu_do_transaction_failed@@Base+0xdc44>
│ │ │ │ +	b	760170 <sparc_cpu_do_transaction_failed@@Base+0xdbf0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x3, x3, #0x8a0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0xda0
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #17, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0x650
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x3, x3, #0x384
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x460
│ │ │ │ -	b.eq	7668e4 <sparc_cpu_do_transaction_failed@@Base+0x14364>  // b.none
│ │ │ │ -	b.hi	762458 <sparc_cpu_do_transaction_failed@@Base+0xfed8>  // b.pmore
│ │ │ │ +	b.eq	7668e0 <sparc_cpu_do_transaction_failed@@Base+0x14360>  // b.none
│ │ │ │ +	b.hi	76244c <sparc_cpu_do_transaction_failed@@Base+0xfecc>  // b.pmore
│ │ │ │  	cmp	w0, #0x3a0
│ │ │ │ -	b.eq	765ef0 <sparc_cpu_do_transaction_failed@@Base+0x13970>  // b.none
│ │ │ │ -	b.hi	765eb4 <sparc_cpu_do_transaction_failed@@Base+0x13934>  // b.pmore
│ │ │ │ +	b.eq	765eec <sparc_cpu_do_transaction_failed@@Base+0x1396c>  // b.none
│ │ │ │ +	b.hi	765eb0 <sparc_cpu_do_transaction_failed@@Base+0x13930>  // b.pmore
│ │ │ │  	cmp	w0, #0x340
│ │ │ │ -	b.eq	767828 <sparc_cpu_do_transaction_failed@@Base+0x152a8>  // b.none
│ │ │ │ -	b.hi	767800 <sparc_cpu_do_transaction_failed@@Base+0x15280>  // b.pmore
│ │ │ │ +	b.eq	767820 <sparc_cpu_do_transaction_failed@@Base+0x152a0>  // b.none
│ │ │ │ +	b.hi	7677f8 <sparc_cpu_do_transaction_failed@@Base+0x15278>  // b.pmore
│ │ │ │  	cmp	w0, #0x300
│ │ │ │ -	b.eq	7677e0 <sparc_cpu_do_transaction_failed@@Base+0x15260>  // b.none
│ │ │ │ +	b.eq	7677d8 <sparc_cpu_do_transaction_failed@@Base+0x15258>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 7677c4 <sparc_cpu_do_transaction_failed@@Base+0x15244>
│ │ │ │ +	tbnz	w0, #4, 7677bc <sparc_cpu_do_transaction_failed@@Base+0x1523c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 755000 <sparc_cpu_do_transaction_failed@@Base+0x2a80>
│ │ │ │  	add	x2, x2, #0x164
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x500
│ │ │ │ -	b.eq	767034 <sparc_cpu_do_transaction_failed@@Base+0x14ab4>  // b.none
│ │ │ │ -	b.hi	767004 <sparc_cpu_do_transaction_failed@@Base+0x14a84>  // b.pmore
│ │ │ │ +	b.eq	76702c <sparc_cpu_do_transaction_failed@@Base+0x14aac>  // b.none
│ │ │ │ +	b.hi	766ffc <sparc_cpu_do_transaction_failed@@Base+0x14a7c>  // b.pmore
│ │ │ │  	cmp	w0, #0x4c0
│ │ │ │ -	b.eq	766fa4 <sparc_cpu_do_transaction_failed@@Base+0x14a24>  // b.none
│ │ │ │ -	b.hi	766f84 <sparc_cpu_do_transaction_failed@@Base+0x14a04>  // b.pmore
│ │ │ │ +	b.eq	766f9c <sparc_cpu_do_transaction_failed@@Base+0x14a1c>  // b.none
│ │ │ │ +	b.hi	766f7c <sparc_cpu_do_transaction_failed@@Base+0x149fc>  // b.pmore
│ │ │ │  	cmp	w0, #0x480
│ │ │ │ -	b.eq	767130 <sparc_cpu_do_transaction_failed@@Base+0x14bb0>  // b.none
│ │ │ │ +	b.eq	767128 <sparc_cpu_do_transaction_failed@@Base+0x14ba8>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76710c <sparc_cpu_do_transaction_failed@@Base+0x14b8c>
│ │ │ │ +	tbnz	w0, #15, 767104 <sparc_cpu_do_transaction_failed@@Base+0x14b84>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │ @@ -863632,91 +863629,91 @@
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x2, x2, #0x70c
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x3, x3, #0x130
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 756000 <sparc_cpu_do_transaction_failed@@Base+0x3a80>
│ │ │ │  	add	x3, x3, #0x2c8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x3, x3, #0x920
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x3, x3, #0x8e0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #6, 766904 <sparc_cpu_do_transaction_failed@@Base+0x14384>
│ │ │ │ +	tbnz	w0, #6, 766900 <sparc_cpu_do_transaction_failed@@Base+0x14380>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766f2c <sparc_cpu_do_transaction_failed@@Base+0x149ac>
│ │ │ │ +	tbz	w0, #0, 766f24 <sparc_cpu_do_transaction_failed@@Base+0x149a4>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x22, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -863777,70 +863774,70 @@
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 767244 <sparc_cpu_do_transaction_failed@@Base+0x14cc4>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 76723c <sparc_cpu_do_transaction_failed@@Base+0x14cbc>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c4c                	// #7244
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 762fa4 <sparc_cpu_do_transaction_failed@@Base+0x10a24>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 762f98 <sparc_cpu_do_transaction_failed@@Base+0x10a18>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c48                	// #7240
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x3a0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	w6, #0x3e000000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ands	w0, w6, #0xf
│ │ │ │ -	b.ne	767268 <sparc_cpu_do_transaction_failed@@Base+0x14ce8>  // b.any
│ │ │ │ +	b.ne	767260 <sparc_cpu_do_transaction_failed@@Base+0x14ce0>  // b.any
│ │ │ │  	tst	w6, #0x70
│ │ │ │  	b.eq	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>  // b.none
│ │ │ │  	mov	w0, #0x3                   	// #3
│ │ │ │  	str	w0, [x8, #24]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	and	w6, w6, #0x3fffffff
│ │ │ │ @@ -863850,92 +863847,92 @@
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	51a940 <tcg_gen_mb@@Base>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	ldr	x1, [x8, #176]
│ │ │ │  	ldr	w1, [x1, #48]
│ │ │ │ -	tbnz	w1, #6, 765e54 <sparc_cpu_do_transaction_failed@@Base+0x138d4>
│ │ │ │ +	tbnz	w1, #6, 765e50 <sparc_cpu_do_transaction_failed@@Base+0x138d0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	ubfx	x0, x6, #13, #1
│ │ │ │ -	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	adrp	x3, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	mov	w2, #0x1                   	// #1
│ │ │ │  	add	x3, x3, #0xb48
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │ +	strb	w0, [sp, #76]
│ │ │ │  	mov	x0, x8
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xaa0
│ │ │ │ -	b.eq	766068 <sparc_cpu_do_transaction_failed@@Base+0x13ae8>  // b.none
│ │ │ │ -	b.hi	766038 <sparc_cpu_do_transaction_failed@@Base+0x13ab8>  // b.pmore
│ │ │ │ +	b.eq	766064 <sparc_cpu_do_transaction_failed@@Base+0x13ae4>  // b.none
│ │ │ │ +	b.hi	766034 <sparc_cpu_do_transaction_failed@@Base+0x13ab4>  // b.pmore
│ │ │ │  	cmp	w0, #0xa60
│ │ │ │ -	b.eq	765fd8 <sparc_cpu_do_transaction_failed@@Base+0x13a58>  // b.none
│ │ │ │ -	b.hi	765fb8 <sparc_cpu_do_transaction_failed@@Base+0x13a38>  // b.pmore
│ │ │ │ +	b.eq	765fd4 <sparc_cpu_do_transaction_failed@@Base+0x13a54>  // b.none
│ │ │ │ +	b.hi	765fb4 <sparc_cpu_do_transaction_failed@@Base+0x13a34>  // b.pmore
│ │ │ │  	cmp	w0, #0xa20
│ │ │ │ -	b.eq	766224 <sparc_cpu_do_transaction_failed@@Base+0x13ca4>  // b.none
│ │ │ │ +	b.eq	766220 <sparc_cpu_do_transaction_failed@@Base+0x13ca0>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766200 <sparc_cpu_do_transaction_failed@@Base+0x13c80>
│ │ │ │ +	tbnz	w0, #3, 7661fc <sparc_cpu_do_transaction_failed@@Base+0x13c7c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 766ee4 <sparc_cpu_do_transaction_failed@@Base+0x14964>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 766edc <sparc_cpu_do_transaction_failed@@Base+0x1495c>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c50                	// #7248
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 766f08 <sparc_cpu_do_transaction_failed@@Base+0x14988>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 766f00 <sparc_cpu_do_transaction_failed@@Base+0x14980>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c58                	// #7256
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 766f3c <sparc_cpu_do_transaction_failed@@Base+0x149bc>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 766f34 <sparc_cpu_do_transaction_failed@@Base+0x149b4>
│ │ │ │  	sxtw	x5, w0
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	adrp	x4, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x4, x4, #0xaf0
│ │ │ │  	add	x4, x4, #0x80
│ │ │ │ @@ -863959,41 +863956,41 @@
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 762f80 <sparc_cpu_do_transaction_failed@@Base+0x10a00>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 762f74 <sparc_cpu_do_transaction_failed@@Base+0x109f4>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c0                 	// #448
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x24c
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │ @@ -864014,28 +864011,28 @@
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #6, 767284 <sparc_cpu_do_transaction_failed@@Base+0x14d04>
│ │ │ │ +	tbnz	w0, #6, 76727c <sparc_cpu_do_transaction_failed@@Base+0x14cfc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0x960
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 762f70 <sparc_cpu_do_transaction_failed@@Base+0x109f0>
│ │ │ │ +	tbz	w0, #0, 762f64 <sparc_cpu_do_transaction_failed@@Base+0x109e4>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x22, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -864093,223 +864090,223 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x8e0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x8a0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 760d10 <sparc_cpu_do_transaction_failed@@Base+0xe790>
│ │ │ │ -	cbz	w0, 7672dc <sparc_cpu_do_transaction_failed@@Base+0x14d5c>
│ │ │ │ +	tbz	w1, #0, 760d0c <sparc_cpu_do_transaction_failed@@Base+0xe78c>
│ │ │ │ +	cbz	w0, 7672d4 <sparc_cpu_do_transaction_failed@@Base+0x14d54>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1c54                	// #7252
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	x0, [x3, x4, lsl #3]
│ │ │ │  	stp	x0, x4, [sp]
│ │ │ │  	stp	x3, x8, [sp, #16]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ -	b	761c8c <sparc_cpu_do_transaction_failed@@Base+0xf70c>
│ │ │ │ +	b	761c80 <sparc_cpu_do_transaction_failed@@Base+0xf700>
│ │ │ │  	bti	j
│ │ │ │  	tst	x6, #0x7f
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x2, x2, #0x720
│ │ │ │  	bl	758720 <sparc_cpu_do_transaction_failed@@Base+0x61a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x284
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x268
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x2a0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x440
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x1ec
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x3, x3, #0x960
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x4c0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x3, x3, #0x920
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │ -	ubfx	x0, x6, #13, #1
│ │ │ │ +	sbfx	x0, x6, #0, #13
│ │ │ │  	ldrb	w2, [x8, #167]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │ +	ubfx	x0, x6, #13, #1
│ │ │ │ +	ubfx	x6, x6, #14, #5
│ │ │ │ +	stp	wzr, w6, [sp, #64]
│ │ │ │  	strb	w0, [sp, #76]
│ │ │ │ -	ubfx	x0, x6, #14, #5
│ │ │ │ -	stp	wzr, w0, [sp, #64]
│ │ │ │ -	sbfx	x6, x6, #0, #13
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	adrp	x3, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	ldrb	w0, [x8, #168]
│ │ │ │ +	adrp	x3, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x3, x3, #0x5a0
│ │ │ │ -	str	w6, [sp, #72]
│ │ │ │  	orr	w2, w2, w0
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75e4a4 <sparc_cpu_do_transaction_failed@@Base+0xbf24>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │ @@ -864331,22 +864328,22 @@
│ │ │ │  	mov	x2, #0x1c48                	// #7240
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763044 <sparc_cpu_do_transaction_failed@@Base+0x10ac4>
│ │ │ │ +	tbnz	w0, #15, 763038 <sparc_cpu_do_transaction_failed@@Base+0x10ab8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #167]
│ │ │ │  	ldrb	w2, [x8, #168]
│ │ │ │  	orr	w1, w1, w2
│ │ │ │ -	tbz	w1, #0, 763140 <sparc_cpu_do_transaction_failed@@Base+0x10bc0>
│ │ │ │ -	cbz	w0, 76311c <sparc_cpu_do_transaction_failed@@Base+0x10b9c>
│ │ │ │ +	tbz	w1, #0, 763134 <sparc_cpu_do_transaction_failed@@Base+0x10bb4>
│ │ │ │ +	cbz	w0, 763110 <sparc_cpu_do_transaction_failed@@Base+0x10b90>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1f90                	// #8080
│ │ │ │ @@ -864361,15 +864358,15 @@
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 76310c <sparc_cpu_do_transaction_failed@@Base+0x10b8c>
│ │ │ │ +	tbz	w0, #0, 763100 <sparc_cpu_do_transaction_failed@@Base+0x10b80>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -864422,34 +864419,34 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1f90                	// #8080
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	763034 <sparc_cpu_do_transaction_failed@@Base+0x10ab4>
│ │ │ │ +	b	763028 <sparc_cpu_do_transaction_failed@@Base+0x10aa8>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 763194 <sparc_cpu_do_transaction_failed@@Base+0x10c14>
│ │ │ │ +	tbnz	w0, #17, 763188 <sparc_cpu_do_transaction_failed@@Base+0x10c08>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7631b8 <sparc_cpu_do_transaction_failed@@Base+0x10c38>
│ │ │ │ +	tbnz	w0, #17, 7631ac <sparc_cpu_do_transaction_failed@@Base+0x10c2c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5a000 <fdmon_poll_ops@@Base+0x4c18>
│ │ │ │  	ldr	x5, [x5, #120]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x2                   	// #2
│ │ │ │ @@ -864476,59 +864473,59 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 76332c <sparc_cpu_do_transaction_failed@@Base+0x10dac>
│ │ │ │ +	tbnz	w0, #17, 763320 <sparc_cpu_do_transaction_failed@@Base+0x10da0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2400                	// #9216
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7632d0 <sparc_cpu_do_transaction_failed@@Base+0x10d50>
│ │ │ │ +	tbnz	w0, #15, 7632c4 <sparc_cpu_do_transaction_failed@@Base+0x10d44>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2480                	// #9344
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763394 <sparc_cpu_do_transaction_failed@@Base+0x10e14>  // b.none
│ │ │ │ +	b.eq	763388 <sparc_cpu_do_transaction_failed@@Base+0x10e08>  // b.none
│ │ │ │  	mov	w1, #0x24c0                	// #9408
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	763374 <sparc_cpu_do_transaction_failed@@Base+0x10df4>  // b.none
│ │ │ │ +	b.eq	763368 <sparc_cpu_do_transaction_failed@@Base+0x10de8>  // b.none
│ │ │ │  	mov	w1, #0x2460                	// #9312
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 763350 <sparc_cpu_do_transaction_failed@@Base+0x10dd0>
│ │ │ │ +	tbnz	w0, #17, 763344 <sparc_cpu_do_transaction_failed@@Base+0x10dc4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7632ec <sparc_cpu_do_transaction_failed@@Base+0x10d6c>
│ │ │ │ +	tbnz	w0, #17, 7632e0 <sparc_cpu_do_transaction_failed@@Base+0x10d60>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763310 <sparc_cpu_do_transaction_failed@@Base+0x10d90>
│ │ │ │ +	tbnz	w0, #15, 763304 <sparc_cpu_do_transaction_failed@@Base+0x10d84>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x3a0
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │ @@ -864569,23 +864566,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7633b4 <sparc_cpu_do_transaction_failed@@Base+0x10e34>
│ │ │ │ +	tbnz	w0, #17, 7633a8 <sparc_cpu_do_transaction_failed@@Base+0x10e28>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7633d8 <sparc_cpu_do_transaction_failed@@Base+0x10e58>
│ │ │ │ +	tbnz	w0, #17, 7633cc <sparc_cpu_do_transaction_failed@@Base+0x10e4c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x5, [x5, #2456]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -864603,23 +864600,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76343c <sparc_cpu_do_transaction_failed@@Base+0x10ebc>
│ │ │ │ +	tbnz	w0, #3, 763430 <sparc_cpu_do_transaction_failed@@Base+0x10eb0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763458 <sparc_cpu_do_transaction_failed@@Base+0x10ed8>
│ │ │ │ +	tbnz	w0, #3, 76344c <sparc_cpu_do_transaction_failed@@Base+0x10ecc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x2, [x2]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │ @@ -864629,36 +864626,36 @@
│ │ │ │  	ldr	x2, [x2, #3352]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xc20
│ │ │ │ -	b.eq	7635a8 <sparc_cpu_do_transaction_failed@@Base+0x11028>  // b.none
│ │ │ │ -	b.hi	763554 <sparc_cpu_do_transaction_failed@@Base+0x10fd4>  // b.pmore
│ │ │ │ +	b.eq	76359c <sparc_cpu_do_transaction_failed@@Base+0x1101c>  // b.none
│ │ │ │ +	b.hi	763548 <sparc_cpu_do_transaction_failed@@Base+0x10fc8>  // b.pmore
│ │ │ │  	cmp	w0, #0xbe0
│ │ │ │ -	b.eq	763594 <sparc_cpu_do_transaction_failed@@Base+0x11014>  // b.none
│ │ │ │ +	b.eq	763588 <sparc_cpu_do_transaction_failed@@Base+0x11008>  // b.none
│ │ │ │  	and	w0, w6, #0x7ffff
│ │ │ │  	and	w0, w0, #0xffffc01f
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7634c8 <sparc_cpu_do_transaction_failed@@Base+0x10f48>
│ │ │ │ +	tbnz	w0, #3, 7634bc <sparc_cpu_do_transaction_failed@@Base+0x10f3c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763620 <sparc_cpu_do_transaction_failed@@Base+0x110a0>
│ │ │ │ +	tbnz	w0, #15, 763614 <sparc_cpu_do_transaction_failed@@Base+0x11094>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7636c8 <sparc_cpu_do_transaction_failed@@Base+0x11148>
│ │ │ │ +	tbz	w0, #0, 7636bc <sparc_cpu_do_transaction_failed@@Base+0x1113c>
│ │ │ │  	lsr	w6, w6, #25
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	ubfiz	w1, w6, #5, #1
│ │ │ │  	and	w6, w6, #0x1e
│ │ │ │  	orr	w1, w1, w6
│ │ │ │  	str	w1, [sp]
│ │ │ │ @@ -864681,55 +864678,55 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7635c8 <sparc_cpu_do_transaction_failed@@Base+0x11048>
│ │ │ │ +	tbnz	w0, #3, 7635bc <sparc_cpu_do_transaction_failed@@Base+0x1103c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763690 <sparc_cpu_do_transaction_failed@@Base+0x11110>
│ │ │ │ +	tbnz	w0, #3, 763684 <sparc_cpu_do_transaction_failed@@Base+0x11104>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763644 <sparc_cpu_do_transaction_failed@@Base+0x110c4>
│ │ │ │ +	tbnz	w0, #3, 763638 <sparc_cpu_do_transaction_failed@@Base+0x110b8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7636d8 <sparc_cpu_do_transaction_failed@@Base+0x11158>
│ │ │ │ +	tbnz	w0, #15, 7636cc <sparc_cpu_do_transaction_failed@@Base+0x1114c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x7ffff
│ │ │ │  	and	w0, w0, #0xffffc01f
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7635e4 <sparc_cpu_do_transaction_failed@@Base+0x11064>
│ │ │ │ +	tbnz	w0, #3, 7635d8 <sparc_cpu_do_transaction_failed@@Base+0x11058>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5f000 <fdmon_poll_ops@@Base+0x9c18>
│ │ │ │  	ldr	x2, [x2, #656]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 763660 <sparc_cpu_do_transaction_failed@@Base+0x110e0>
│ │ │ │ +	tbz	w0, #0, 763654 <sparc_cpu_do_transaction_failed@@Base+0x110d4>
│ │ │ │  	mov	w0, #0x0                   	// #0
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	5143c0 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	mov	x2, x0
│ │ │ │  	ldr	x0, [sp]
│ │ │ │ @@ -864760,15 +864757,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7636ac <sparc_cpu_do_transaction_failed@@Base+0x1112c>
│ │ │ │ +	tbnz	w0, #3, 7636a0 <sparc_cpu_do_transaction_failed@@Base+0x11120>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x2, [x2, #3888]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │ @@ -864782,15 +864779,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 763c5c <sparc_cpu_do_transaction_failed@@Base+0x116dc>
│ │ │ │ +	tbz	w0, #0, 763c58 <sparc_cpu_do_transaction_failed@@Base+0x116d8>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -864832,32 +864829,32 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xe80
│ │ │ │ -	b.eq	763830 <sparc_cpu_do_transaction_failed@@Base+0x112b0>  // b.none
│ │ │ │ -	b.hi	763810 <sparc_cpu_do_transaction_failed@@Base+0x11290>  // b.pmore
│ │ │ │ +	b.eq	763824 <sparc_cpu_do_transaction_failed@@Base+0x112a4>  // b.none
│ │ │ │ +	b.hi	763804 <sparc_cpu_do_transaction_failed@@Base+0x11284>  // b.pmore
│ │ │ │  	cmp	w0, #0xe40
│ │ │ │ -	b.eq	763858 <sparc_cpu_do_transaction_failed@@Base+0x112d8>  // b.none
│ │ │ │ +	b.eq	76384c <sparc_cpu_do_transaction_failed@@Base+0x112cc>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7637f4 <sparc_cpu_do_transaction_failed@@Base+0x11274>
│ │ │ │ +	tbnz	w0, #3, 7637e8 <sparc_cpu_do_transaction_failed@@Base+0x11268>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763878 <sparc_cpu_do_transaction_failed@@Base+0x112f8>
│ │ │ │ +	tbnz	w0, #3, 76386c <sparc_cpu_do_transaction_failed@@Base+0x112ec>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x2, [x2, #384]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │ @@ -864882,15 +864879,15 @@
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763894 <sparc_cpu_do_transaction_failed@@Base+0x11314>
│ │ │ │ +	tbnz	w0, #3, 763888 <sparc_cpu_do_transaction_failed@@Base+0x11308>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x2, [x2, #2976]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │ @@ -864958,15 +864955,15 @@
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	bl	75b840 <sparc_cpu_do_transaction_failed@@Base+0x92c0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │ -	bl	755c08 <sparc_cpu_do_transaction_failed@@Base+0x3688>
│ │ │ │ +	bl	755c00 <sparc_cpu_do_transaction_failed@@Base+0x3680>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	7594c8 <sparc_cpu_do_transaction_failed@@Base+0x6f48>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	w0, [sp, #68]
│ │ │ │ @@ -864976,31 +864973,32 @@
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	759c8c <sparc_cpu_do_transaction_failed@@Base+0x770c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xfa0
│ │ │ │ -	b.eq	763a74 <sparc_cpu_do_transaction_failed@@Base+0x114f4>  // b.none
│ │ │ │ +	b.eq	763a6c <sparc_cpu_do_transaction_failed@@Base+0x114ec>  // b.none
│ │ │ │  	cmp	w0, #0xfc0
│ │ │ │ -	b.eq	763a54 <sparc_cpu_do_transaction_failed@@Base+0x114d4>  // b.none
│ │ │ │ +	b.eq	763a4c <sparc_cpu_do_transaction_failed@@Base+0x114cc>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763a38 <sparc_cpu_do_transaction_failed@@Base+0x114b8>
│ │ │ │ +	tbnz	w0, #3, 763a30 <sparc_cpu_do_transaction_failed@@Base+0x114b0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │ +	and	w0, w6, #0x1f
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #25, #5
│ │ │ │ -	and	w6, w6, #0x1f
│ │ │ │ +	ubfx	x6, x6, #25, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	stp	w0, w6, [sp, #64]
│ │ │ │ +	str	w6, [sp, #64]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b840 <sparc_cpu_do_transaction_failed@@Base+0x92c0>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5f000 <fdmon_poll_ops@@Base+0x9c18>
│ │ │ │  	ldr	x2, [x2, #2872]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ @@ -865009,27 +865007,27 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x7ffff
│ │ │ │  	and	w0, w0, #0xffffc01f
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763a94 <sparc_cpu_do_transaction_failed@@Base+0x11514>
│ │ │ │ +	tbnz	w0, #3, 763a8c <sparc_cpu_do_transaction_failed@@Base+0x1150c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763ae4 <sparc_cpu_do_transaction_failed@@Base+0x11564>
│ │ │ │ +	tbnz	w0, #3, 763adc <sparc_cpu_do_transaction_failed@@Base+0x1155c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 763b00 <sparc_cpu_do_transaction_failed@@Base+0x11580>
│ │ │ │ +	tbz	w0, #0, 763af8 <sparc_cpu_do_transaction_failed@@Base+0x11578>
│ │ │ │  	lsr	w6, w6, #25
│ │ │ │  	mov	x0, #0xffffffffffffffff    	// #-1
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	ubfiz	w1, w6, #5, #1
│ │ │ │  	and	w6, w6, #0x1e
│ │ │ │  	orr	w1, w1, w6
│ │ │ │  	str	w1, [sp]
│ │ │ │ @@ -865079,30 +865077,31 @@
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75920c <sparc_cpu_do_transaction_failed@@Base+0x6c8c>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xd40
│ │ │ │ -	b.eq	763bf4 <sparc_cpu_do_transaction_failed@@Base+0x11674>  // b.none
│ │ │ │ +	b.eq	763bf0 <sparc_cpu_do_transaction_failed@@Base+0x11670>  // b.none
│ │ │ │  	cmp	w0, #0xd60
│ │ │ │ -	b.eq	763bd4 <sparc_cpu_do_transaction_failed@@Base+0x11654>  // b.none
│ │ │ │ +	b.eq	763bd0 <sparc_cpu_do_transaction_failed@@Base+0x11650>  // b.none
│ │ │ │ +	and	w0, w6, #0x1f
│ │ │ │ +	str	w0, [sp, #68]
│ │ │ │  	ubfx	x0, x6, #14, #5
│ │ │ │ -	str	w0, [sp, #72]
│ │ │ │ -	ubfx	x0, x6, #25, #5
│ │ │ │ -	and	w6, w6, #0x1f
│ │ │ │ +	ubfx	x6, x6, #25, #5
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │ -	stp	w0, w6, [sp, #64]
│ │ │ │ +	str	w6, [sp, #64]
│ │ │ │ +	str	w0, [sp, #72]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b8a0 <sparc_cpu_do_transaction_failed@@Base+0x9320>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │ -	bl	755c08 <sparc_cpu_do_transaction_failed@@Base+0x3688>
│ │ │ │ +	bl	755c00 <sparc_cpu_do_transaction_failed@@Base+0x3680>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	759524 <sparc_cpu_do_transaction_failed@@Base+0x6fa4>
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	tst	x6, #0x1f
│ │ │ │ @@ -865139,16 +865138,16 @@
│ │ │ │  	mov	w7, w0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 763d00 <sparc_cpu_do_transaction_failed@@Base+0x11780>
│ │ │ │ -	cbz	w0, 763cdc <sparc_cpu_do_transaction_failed@@Base+0x1175c>
│ │ │ │ +	tbz	w1, #0, 763cfc <sparc_cpu_do_transaction_failed@@Base+0x1177c>
│ │ │ │ +	cbz	w0, 763cd8 <sparc_cpu_do_transaction_failed@@Base+0x11758>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1f98                	// #8088
│ │ │ │ @@ -865174,15 +865173,15 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1f98                	// #8088
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	763cbc <sparc_cpu_do_transaction_failed@@Base+0x1173c>
│ │ │ │ +	b	763cb8 <sparc_cpu_do_transaction_failed@@Base+0x11738>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │ @@ -865193,86 +865192,86 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x7ffff
│ │ │ │  	and	w0, w0, #0xffffc01f
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 763de0 <sparc_cpu_do_transaction_failed@@Base+0x11860>
│ │ │ │ +	tbnz	w0, #3, 763ddc <sparc_cpu_do_transaction_failed@@Base+0x1185c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x22a0                	// #8864
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763ed8 <sparc_cpu_do_transaction_failed@@Base+0x11958>
│ │ │ │ +	tbnz	w0, #15, 763ed4 <sparc_cpu_do_transaction_failed@@Base+0x11954>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2340                	// #9024
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7648a8 <sparc_cpu_do_transaction_failed@@Base+0x12328>  // b.none
│ │ │ │ -	b.hi	764888 <sparc_cpu_do_transaction_failed@@Base+0x12308>  // b.pmore
│ │ │ │ +	b.eq	7648a4 <sparc_cpu_do_transaction_failed@@Base+0x12324>  // b.none
│ │ │ │ +	b.hi	764884 <sparc_cpu_do_transaction_failed@@Base+0x12304>  // b.pmore
│ │ │ │  	mov	w1, #0x2300                	// #8960
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7647e8 <sparc_cpu_do_transaction_failed@@Base+0x12268>  // b.none
│ │ │ │ +	b.eq	7647e4 <sparc_cpu_do_transaction_failed@@Base+0x12264>  // b.none
│ │ │ │  	mov	w1, #0x2320                	// #8992
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764788 <sparc_cpu_do_transaction_failed@@Base+0x12208>
│ │ │ │ +	tbnz	w0, #15, 764784 <sparc_cpu_do_transaction_failed@@Base+0x12204>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763e1c <sparc_cpu_do_transaction_failed@@Base+0x1189c>
│ │ │ │ +	tbnz	w0, #15, 763e18 <sparc_cpu_do_transaction_failed@@Base+0x11898>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 763ea8 <sparc_cpu_do_transaction_failed@@Base+0x11928>
│ │ │ │ +	tbz	w0, #0, 763ea4 <sparc_cpu_do_transaction_failed@@Base+0x11924>
│ │ │ │  	mov	w0, #0xffffffff            	// #-1
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	5143c0 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │  	mov	x2, x0
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	bl	75676c <sparc_cpu_do_transaction_failed@@Base+0x41ec>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764a48 <sparc_cpu_do_transaction_failed@@Base+0x124c8>
│ │ │ │ +	tbz	w0, #0, 764a44 <sparc_cpu_do_transaction_failed@@Base+0x124c4>
│ │ │ │  	ubfx	x2, x6, #1, #4
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	add	w2, w2, #0x16
│ │ │ │  	and	w6, w6, #0x1
│ │ │ │  	lsl	w2, w2, #3
│ │ │ │ -	cbz	w1, 764a08 <sparc_cpu_do_transaction_failed@@Base+0x12488>
│ │ │ │ +	cbz	w1, 764a04 <sparc_cpu_do_transaction_failed@@Base+0x12484>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	mov	x19, x0
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	sxtw	x20, w1
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x0, [x0, w1, sxtw #3]
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	ldr	x1, [x1]
│ │ │ │ -	cbnz	w6, 7649f8 <sparc_cpu_do_transaction_failed@@Base+0x12478>
│ │ │ │ +	cbnz	w6, 7649f4 <sparc_cpu_do_transaction_failed@@Base+0x12474>
│ │ │ │  	add	w2, w2, #0x4
│ │ │ │  	stp	x0, x8, [sp]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldp	x0, x8, [sp]
│ │ │ │  	add	x2, x19, #0xaf0
│ │ │ │  	add	x2, x2, #0x80
│ │ │ │  	mov	x1, x0
│ │ │ │ @@ -865290,15 +865289,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 763ef4 <sparc_cpu_do_transaction_failed@@Base+0x11974>
│ │ │ │ +	tbnz	w0, #15, 763ef0 <sparc_cpu_do_transaction_failed@@Base+0x11970>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x320
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │ @@ -865321,34 +865320,34 @@
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7640a0 <sparc_cpu_do_transaction_failed@@Base+0x11b20>
│ │ │ │ +	tbnz	w0, #17, 76409c <sparc_cpu_do_transaction_failed@@Base+0x11b1c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2a40                	// #10816
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764614 <sparc_cpu_do_transaction_failed@@Base+0x12094>  // b.none
│ │ │ │ -	b.hi	7645f4 <sparc_cpu_do_transaction_failed@@Base+0x12074>  // b.pmore
│ │ │ │ +	b.eq	764610 <sparc_cpu_do_transaction_failed@@Base+0x12090>  // b.none
│ │ │ │ +	b.hi	7645f0 <sparc_cpu_do_transaction_failed@@Base+0x12070>  // b.pmore
│ │ │ │  	mov	w1, #0x25e0                	// #9696
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764730 <sparc_cpu_do_transaction_failed@@Base+0x121b0>  // b.none
│ │ │ │ +	b.eq	76472c <sparc_cpu_do_transaction_failed@@Base+0x121ac>  // b.none
│ │ │ │  	mov	w1, #0x2a20                	// #10784
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	w6, #0x38000000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #15, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	ubfx	x5, x6, #25, #2
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	w5, [sp, #32]
│ │ │ │  	str	x8, [sp, #40]
│ │ │ │  	str	w7, [sp, #48]
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -865404,15 +865403,15 @@
│ │ │ │  	ldr	w7, [sp, #48]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 764750 <sparc_cpu_do_transaction_failed@@Base+0x121d0>
│ │ │ │ +	tbnz	w0, #17, 76474c <sparc_cpu_do_transaction_failed@@Base+0x121cc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x5, [x5, #2432]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -865425,36 +865424,36 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76419c <sparc_cpu_do_transaction_failed@@Base+0x11c1c>
│ │ │ │ +	tbnz	w0, #3, 764198 <sparc_cpu_do_transaction_failed@@Base+0x11c18>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764270 <sparc_cpu_do_transaction_failed@@Base+0x11cf0>
│ │ │ │ +	tbz	w0, #0, 76426c <sparc_cpu_do_transaction_failed@@Base+0x11cec>
│ │ │ │  	ubfx	x2, x6, #1, #4
│ │ │ │  	ubfx	x1, x6, #25, #5
│ │ │ │  	add	w2, w2, #0x16
│ │ │ │  	and	w6, w6, #0x1
│ │ │ │  	lsl	w2, w2, #3
│ │ │ │ -	cbz	w1, 764230 <sparc_cpu_do_transaction_failed@@Base+0x11cb0>
│ │ │ │ +	cbz	w1, 76422c <sparc_cpu_do_transaction_failed@@Base+0x11cac>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	mov	x19, x0
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	sxtw	x20, w1
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x0, [x0, w1, sxtw #3]
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	ldr	x1, [x1]
│ │ │ │ -	cbnz	w6, 764ac8 <sparc_cpu_do_transaction_failed@@Base+0x12548>
│ │ │ │ +	cbnz	w6, 764ac4 <sparc_cpu_do_transaction_failed@@Base+0x12544>
│ │ │ │  	add	w2, w2, #0x4
│ │ │ │  	stp	x0, x8, [sp]
│ │ │ │  	bl	51dfc0 <tcg_gen_ld32u_i64@@Base>
│ │ │ │  	ldp	x0, x8, [sp]
│ │ │ │  	add	x2, x19, #0xaf0
│ │ │ │  	add	x2, x2, #0x80
│ │ │ │  	mov	x1, x0
│ │ │ │ @@ -865467,34 +865466,34 @@
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7641b8 <sparc_cpu_do_transaction_failed@@Base+0x11c38>
│ │ │ │ +	tbnz	w0, #15, 7641b4 <sparc_cpu_do_transaction_failed@@Base+0x11c34>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xe0
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764afc <sparc_cpu_do_transaction_failed@@Base+0x1257c>
│ │ │ │ +	tbz	w0, #0, 764af8 <sparc_cpu_do_transaction_failed@@Base+0x12578>
│ │ │ │  	ubfiz	w2, w6, #5, #1
│ │ │ │  	ubfx	x4, x6, #25, #5
│ │ │ │  	and	w6, w6, #0x1e
│ │ │ │  	orr	w2, w2, w6
│ │ │ │  	lsl	w2, w2, #2
│ │ │ │  	add	w2, w2, #0xb0
│ │ │ │  	sxtw	x2, w2
│ │ │ │ -	cbz	w4, 764ad8 <sparc_cpu_do_transaction_failed@@Base+0x12558>
│ │ │ │ +	cbz	w4, 764ad4 <sparc_cpu_do_transaction_failed@@Base+0x12554>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w4
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	ldr	x1, [x1]
│ │ │ │ @@ -865517,43 +865516,43 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ldr	x8, [sp, #16]
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	w2, [sp, #8]
│ │ │ │ -	cbz	w6, 764280 <sparc_cpu_do_transaction_failed@@Base+0x11d00>
│ │ │ │ +	cbz	w6, 76427c <sparc_cpu_do_transaction_failed@@Base+0x11cfc>
│ │ │ │  	mov	w2, w2
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	51dfc0 <tcg_gen_ld32u_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	764170 <sparc_cpu_do_transaction_failed@@Base+0x11bf0>
│ │ │ │ +	b	76416c <sparc_cpu_do_transaction_failed@@Base+0x11bec>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	w2, w2, #0x4
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	51dfc0 <tcg_gen_ld32u_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	764170 <sparc_cpu_do_transaction_failed@@Base+0x11bf0>
│ │ │ │ +	b	76416c <sparc_cpu_do_transaction_failed@@Base+0x11bec>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	mov	w2, #0x20                  	// #32
│ │ │ │  	bl	75d600 <sparc_cpu_do_transaction_failed@@Base+0xb080>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 764318 <sparc_cpu_do_transaction_failed@@Base+0x11d98>
│ │ │ │ +	tbnz	w0, #3, 764314 <sparc_cpu_do_transaction_failed@@Base+0x11d94>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x5, [x5, #3952]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -865562,15 +865561,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 764338 <sparc_cpu_do_transaction_failed@@Base+0x11db8>
│ │ │ │ +	tbnz	w0, #17, 764334 <sparc_cpu_do_transaction_failed@@Base+0x11db4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w3, w4
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x20                  	// #32
│ │ │ │ @@ -865587,23 +865586,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 76439c <sparc_cpu_do_transaction_failed@@Base+0x11e1c>
│ │ │ │ +	tbnz	w0, #17, 764398 <sparc_cpu_do_transaction_failed@@Base+0x11e18>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7643c0 <sparc_cpu_do_transaction_failed@@Base+0x11e40>
│ │ │ │ +	tbnz	w0, #17, 7643bc <sparc_cpu_do_transaction_failed@@Base+0x11e3c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x5, [x5, #2936]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -865618,35 +865617,35 @@
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	ldr	w3, [sp, #72]
│ │ │ │  	bl	757250 <sparc_cpu_do_transaction_failed@@Base+0x4cd0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2bc0                	// #11200
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	7644b0 <sparc_cpu_do_transaction_failed@@Base+0x11f30>  // b.none
│ │ │ │ +	b.eq	7644ac <sparc_cpu_do_transaction_failed@@Base+0x11f2c>  // b.none
│ │ │ │  	mov	w1, #0x2be0                	// #11232
│ │ │ │  	cmp	w0, w1
│ │ │ │ -	b.eq	764490 <sparc_cpu_do_transaction_failed@@Base+0x11f10>  // b.none
│ │ │ │ +	b.eq	76448c <sparc_cpu_do_transaction_failed@@Base+0x11f0c>  // b.none
│ │ │ │  	mov	w1, #0x2ba0                	// #11168
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 764448 <sparc_cpu_do_transaction_failed@@Base+0x11ec8>
│ │ │ │ +	tbnz	w0, #17, 764444 <sparc_cpu_do_transaction_failed@@Base+0x11ec4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 76446c <sparc_cpu_do_transaction_failed@@Base+0x11eec>
│ │ │ │ +	tbnz	w0, #17, 764468 <sparc_cpu_do_transaction_failed@@Base+0x11ee8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x5, [x5, #3392]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │ @@ -865664,23 +865663,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7644d0 <sparc_cpu_do_transaction_failed@@Base+0x11f50>
│ │ │ │ +	tbnz	w0, #17, 7644cc <sparc_cpu_do_transaction_failed@@Base+0x11f4c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7644f4 <sparc_cpu_do_transaction_failed@@Base+0x11f74>
│ │ │ │ +	tbnz	w0, #17, 7644f0 <sparc_cpu_do_transaction_failed@@Base+0x11f70>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x5, [x5, #3392]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x2                   	// #2
│ │ │ │ @@ -865705,34 +865704,34 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7645a0 <sparc_cpu_do_transaction_failed@@Base+0x12020>
│ │ │ │ +	tbnz	w0, #15, 76459c <sparc_cpu_do_transaction_failed@@Base+0x1201c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, #0x2580                	// #9600
│ │ │ │  	cmp	w0, w1
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7645bc <sparc_cpu_do_transaction_failed@@Base+0x1203c>
│ │ │ │ +	tbnz	w0, #17, 7645b8 <sparc_cpu_do_transaction_failed@@Base+0x12038>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7645d8 <sparc_cpu_do_transaction_failed@@Base+0x12058>
│ │ │ │ +	tbnz	w0, #17, 7645d4 <sparc_cpu_do_transaction_failed@@Base+0x12054>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x420
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │ @@ -865753,27 +865752,27 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 76470c <sparc_cpu_do_transaction_failed@@Base+0x1218c>
│ │ │ │ +	tbnz	w0, #17, 764708 <sparc_cpu_do_transaction_failed@@Base+0x12188>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │ -	bl	755b8c <sparc_cpu_do_transaction_failed@@Base+0x360c>
│ │ │ │ +	bl	755b88 <sparc_cpu_do_transaction_failed@@Base+0x3608>
│ │ │ │  	tst	w6, #0x38000000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #15, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	ldr	w2, [sp, #68]
│ │ │ │  	str	w2, [sp]
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │  	str	w7, [sp, #40]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x3, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x3, [x3, #3512]
│ │ │ │ @@ -865832,15 +865831,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 76476c <sparc_cpu_do_transaction_failed@@Base+0x121ec>
│ │ │ │ +	tbnz	w0, #17, 764768 <sparc_cpu_do_transaction_failed@@Base+0x121e8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x520
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │ @@ -865850,17 +865849,17 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x560
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764a6c <sparc_cpu_do_transaction_failed@@Base+0x124ec>
│ │ │ │ +	tbz	w0, #0, 764a68 <sparc_cpu_do_transaction_failed@@Base+0x124e8>
│ │ │ │  	ands	w1, w6, #0x1f
│ │ │ │ -	b.eq	764864 <sparc_cpu_do_transaction_failed@@Base+0x122e4>  // b.none
│ │ │ │ +	b.eq	764860 <sparc_cpu_do_transaction_failed@@Base+0x122e0>  // b.none
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x3, [x0, w1, sxtw #3]
│ │ │ │  	ubfx	x0, x6, #26, #4
│ │ │ │  	add	w0, w0, #0x16
│ │ │ │  	tst	x6, #0x2000000
│ │ │ │ @@ -865877,24 +865876,24 @@
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764804 <sparc_cpu_do_transaction_failed@@Base+0x12284>
│ │ │ │ +	tbnz	w0, #15, 764800 <sparc_cpu_do_transaction_failed@@Base+0x12280>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764ab8 <sparc_cpu_do_transaction_failed@@Base+0x12538>
│ │ │ │ +	tbz	w0, #0, 764ab4 <sparc_cpu_do_transaction_failed@@Base+0x12534>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	ands	w6, w6, #0x1f
│ │ │ │  	and	w4, w0, #0x1e
│ │ │ │  	ubfiz	w2, w0, #5, #1
│ │ │ │ -	b.eq	764a7c <sparc_cpu_do_transaction_failed@@Base+0x124fc>  // b.none
│ │ │ │ +	b.eq	764a78 <sparc_cpu_do_transaction_failed@@Base+0x124f8>  // b.none
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x3, [x0, w6, sxtw #3]
│ │ │ │  	adrp	x0, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x0, [x0, #3512]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │ @@ -865912,29 +865911,29 @@
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldp	x3, x8, [sp]
│ │ │ │  	ldr	w6, [sp, #16]
│ │ │ │ -	b	7647a8 <sparc_cpu_do_transaction_failed@@Base+0x12228>
│ │ │ │ +	b	7647a4 <sparc_cpu_do_transaction_failed@@Base+0x12224>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7648c8 <sparc_cpu_do_transaction_failed@@Base+0x12348>
│ │ │ │ +	tbnz	w0, #17, 7648c4 <sparc_cpu_do_transaction_failed@@Base+0x12344>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 7648ec <sparc_cpu_do_transaction_failed@@Base+0x1236c>
│ │ │ │ +	tbnz	w0, #17, 7648e8 <sparc_cpu_do_transaction_failed@@Base+0x12368>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5a000 <fdmon_poll_ops@@Base+0x4c18>
│ │ │ │  	ldr	x5, [x5, #120]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -865948,15 +865947,15 @@
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	ldr	w3, [sp, #72]
│ │ │ │  	bl	757250 <sparc_cpu_do_transaction_failed@@Base+0x4cd0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764c3c <sparc_cpu_do_transaction_failed@@Base+0x126bc>
│ │ │ │ +	tbz	w0, #0, 764c38 <sparc_cpu_do_transaction_failed@@Base+0x126b8>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -866002,46 +866001,46 @@
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764c4c <sparc_cpu_do_transaction_failed@@Base+0x126cc>
│ │ │ │ +	tbnz	w0, #15, 764c48 <sparc_cpu_do_transaction_failed@@Base+0x126c8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	stp	x0, x8, [sp]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldp	x0, x8, [sp]
│ │ │ │ -	b	763e78 <sparc_cpu_do_transaction_failed@@Base+0x118f8>
│ │ │ │ +	b	763e74 <sparc_cpu_do_transaction_failed@@Base+0x118f4>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	w2, [sp, #8]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	ldr	x8, [sp, #16]
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	ldr	w2, [sp, #8]
│ │ │ │ -	cbz	w6, 764a58 <sparc_cpu_do_transaction_failed@@Base+0x124d8>
│ │ │ │ +	cbz	w6, 764a54 <sparc_cpu_do_transaction_failed@@Base+0x124d4>
│ │ │ │  	mov	w2, w2
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	763e98 <sparc_cpu_do_transaction_failed@@Base+0x11918>
│ │ │ │ +	b	763e94 <sparc_cpu_do_transaction_failed@@Base+0x11914>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	w2, w2, #0x4
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	763e98 <sparc_cpu_do_transaction_failed@@Base+0x11918>
│ │ │ │ +	b	763e94 <sparc_cpu_do_transaction_failed@@Base+0x11914>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	w4, [sp, #8]
│ │ │ │  	str	w2, [sp, #16]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │ @@ -866052,51 +866051,51 @@
│ │ │ │  	adrp	x0, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x0, [x0, #3512]
│ │ │ │  	ldr	x3, [sp]
│ │ │ │  	ldr	x1, [x0]
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	ldr	w4, [sp, #8]
│ │ │ │  	ldr	w2, [sp, #16]
│ │ │ │ -	b	76483c <sparc_cpu_do_transaction_failed@@Base+0x122bc>
│ │ │ │ +	b	764838 <sparc_cpu_do_transaction_failed@@Base+0x122b8>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	stp	x0, x8, [sp]
│ │ │ │  	bl	51dfc0 <tcg_gen_ld32u_i64@@Base>
│ │ │ │  	ldp	x0, x8, [sp]
│ │ │ │ -	b	764150 <sparc_cpu_do_transaction_failed@@Base+0x11bd0>
│ │ │ │ +	b	76414c <sparc_cpu_do_transaction_failed@@Base+0x11bcc>
│ │ │ │  	stp	x2, x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	ldr	x2, [sp]
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #8]
│ │ │ │ -	b	764220 <sparc_cpu_do_transaction_failed@@Base+0x11ca0>
│ │ │ │ +	b	76421c <sparc_cpu_do_transaction_failed@@Base+0x11c9c>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764b40 <sparc_cpu_do_transaction_failed@@Base+0x125c0>
│ │ │ │ +	tbnz	w0, #15, 764b3c <sparc_cpu_do_transaction_failed@@Base+0x125bc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764c08 <sparc_cpu_do_transaction_failed@@Base+0x12688>
│ │ │ │ +	tbnz	w0, #15, 764c04 <sparc_cpu_do_transaction_failed@@Base+0x12684>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764c2c <sparc_cpu_do_transaction_failed@@Base+0x126ac>
│ │ │ │ +	tbz	w0, #0, 764c28 <sparc_cpu_do_transaction_failed@@Base+0x126a8>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -866164,16 +866163,16 @@
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x2                   	// #2
│ │ │ │  	ldr	w3, [sp, #72]
│ │ │ │  	bl	757250 <sparc_cpu_do_transaction_failed@@Base+0x4cd0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 764d38 <sparc_cpu_do_transaction_failed@@Base+0x127b8>
│ │ │ │ -	cbz	w0, 764d14 <sparc_cpu_do_transaction_failed@@Base+0x12794>
│ │ │ │ +	tbz	w1, #0, 764d34 <sparc_cpu_do_transaction_failed@@Base+0x127b4>
│ │ │ │ +	cbz	w0, 764d10 <sparc_cpu_do_transaction_failed@@Base+0x12790>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x4, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x4, x4, #0xaf0
│ │ │ │  	sxtw	x3, w0
│ │ │ │  	add	x4, x4, #0x80
│ │ │ │  	mov	x2, #0x1ff8                	// #8184
│ │ │ │ @@ -866192,15 +866191,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 764cf0 <sparc_cpu_do_transaction_failed@@Base+0x12770>
│ │ │ │ +	tbnz	w0, #3, 764cec <sparc_cpu_do_transaction_failed@@Base+0x1276c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x5, [x5, #2328]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -866212,42 +866211,42 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1ff8                	// #8184
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	764cc0 <sparc_cpu_do_transaction_failed@@Base+0x12740>
│ │ │ │ +	b	764cbc <sparc_cpu_do_transaction_failed@@Base+0x1273c>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x980
│ │ │ │ -	b.eq	766284 <sparc_cpu_do_transaction_failed@@Base+0x13d04>  // b.none
│ │ │ │ -	b.hi	766260 <sparc_cpu_do_transaction_failed@@Base+0x13ce0>  // b.pmore
│ │ │ │ +	b.eq	766280 <sparc_cpu_do_transaction_failed@@Base+0x13d00>  // b.none
│ │ │ │ +	b.hi	76625c <sparc_cpu_do_transaction_failed@@Base+0x13cdc>  // b.pmore
│ │ │ │  	cmp	w0, #0x920
│ │ │ │ -	b.eq	766398 <sparc_cpu_do_transaction_failed@@Base+0x13e18>  // b.none
│ │ │ │ +	b.eq	766394 <sparc_cpu_do_transaction_failed@@Base+0x13e14>  // b.none
│ │ │ │  	cmp	w0, #0x960
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 764d9c <sparc_cpu_do_transaction_failed@@Base+0x1281c>
│ │ │ │ +	tbnz	w0, #3, 764d98 <sparc_cpu_do_transaction_failed@@Base+0x12818>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7664a4 <sparc_cpu_do_transaction_failed@@Base+0x13f24>
│ │ │ │ +	tbnz	w0, #3, 7664a0 <sparc_cpu_do_transaction_failed@@Base+0x13f20>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 767c2c <sparc_cpu_do_transaction_failed@@Base+0x156ac>
│ │ │ │ +	tbz	w0, #0, 767c24 <sparc_cpu_do_transaction_failed@@Base+0x156a4>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w7, w0, #0x1e
│ │ │ │  	str	w7, [sp, #40]
│ │ │ │  	ubfiz	w5, w0, #5, #1
│ │ │ │  	str	w5, [sp, #32]
│ │ │ │  	str	x8, [sp, #48]
│ │ │ │ @@ -866308,30 +866307,30 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x620
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755bcc <sparc_cpu_do_transaction_failed@@Base+0x364c>
│ │ │ │ +	bl	755bc4 <sparc_cpu_do_transaction_failed@@Base+0x3644>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 764eec <sparc_cpu_do_transaction_failed@@Base+0x1296c>
│ │ │ │ +	tbnz	w0, #3, 764ee8 <sparc_cpu_do_transaction_failed@@Base+0x12968>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 764fd8 <sparc_cpu_do_transaction_failed@@Base+0x12a58>
│ │ │ │ +	tbnz	w0, #15, 764fd4 <sparc_cpu_do_transaction_failed@@Base+0x12a54>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 764ffc <sparc_cpu_do_transaction_failed@@Base+0x12a7c>
│ │ │ │ +	tbz	w0, #0, 764ff8 <sparc_cpu_do_transaction_failed@@Base+0x12a78>
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	w1, [sp, #68]
│ │ │ │  	mov	x19, x0
│ │ │ │  	str	w1, [sp]
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -866397,15 +866396,15 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765068 <sparc_cpu_do_transaction_failed@@Base+0x12ae8>
│ │ │ │ +	tbnz	w0, #15, 765064 <sparc_cpu_do_transaction_failed@@Base+0x12ae4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w1, w6, #0x1e
│ │ │ │  	shl	v30.2s, v31.2s, #5
│ │ │ │  	movi	v29.2s, #0x20
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │ @@ -866418,15 +866417,15 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	and	v31.8b, v31.8b, v29.8b
│ │ │ │  	orr	v30.8b, v30.8b, v31.8b
│ │ │ │  	str	d30, [sp, #64]
│ │ │ │  	bl	75bd20 <sparc_cpu_do_transaction_failed@@Base+0x97a0>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7652c4 <sparc_cpu_do_transaction_failed@@Base+0x12d44>
│ │ │ │ +	tbz	w0, #0, 7652c0 <sparc_cpu_do_transaction_failed@@Base+0x12d40>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -866469,18 +866468,18 @@
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbz	w0, #5, 765278 <sparc_cpu_do_transaction_failed@@Base+0x12cf8>
│ │ │ │ +	tbz	w0, #5, 765274 <sparc_cpu_do_transaction_failed@@Base+0x12cf4>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w11, w0, #0x1e
│ │ │ │  	str	w11, [sp, #40]
│ │ │ │  	ubfiz	w10, w0, #5, #1
│ │ │ │  	str	w10, [sp, #32]
│ │ │ │  	str	x8, [sp, #48]
│ │ │ │ @@ -866546,15 +866545,15 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7652a8 <sparc_cpu_do_transaction_failed@@Base+0x12d28>
│ │ │ │ +	tbnz	w0, #15, 7652a4 <sparc_cpu_do_transaction_failed@@Base+0x12d24>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w0, #0xc000                	// #49152
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	5143c0 <tcg_constant_i32@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │ @@ -866575,28 +866574,28 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765310 <sparc_cpu_do_transaction_failed@@Base+0x12d90>
│ │ │ │ +	tbnz	w0, #15, 76530c <sparc_cpu_do_transaction_failed@@Base+0x12d8c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7653d8 <sparc_cpu_do_transaction_failed@@Base+0x12e58>
│ │ │ │ +	tbnz	w0, #15, 7653d4 <sparc_cpu_do_transaction_failed@@Base+0x12e54>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7653f4 <sparc_cpu_do_transaction_failed@@Base+0x12e74>
│ │ │ │ +	tbz	w0, #0, 7653f0 <sparc_cpu_do_transaction_failed@@Base+0x12e70>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -866651,28 +866650,28 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765440 <sparc_cpu_do_transaction_failed@@Base+0x12ec0>
│ │ │ │ +	tbnz	w0, #15, 76543c <sparc_cpu_do_transaction_failed@@Base+0x12ebc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765508 <sparc_cpu_do_transaction_failed@@Base+0x12f88>
│ │ │ │ +	tbnz	w0, #15, 765504 <sparc_cpu_do_transaction_failed@@Base+0x12f84>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7655f0 <sparc_cpu_do_transaction_failed@@Base+0x13070>
│ │ │ │ +	tbz	w0, #0, 7655ec <sparc_cpu_do_transaction_failed@@Base+0x1306c>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	ubfx	x21, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │ @@ -866714,15 +866713,15 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 765600 <sparc_cpu_do_transaction_failed@@Base+0x13080>
│ │ │ │ +	tbz	w0, #0, 7655fc <sparc_cpu_do_transaction_failed@@Base+0x1307c>
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	w2, [sp, #68]
│ │ │ │  	mov	x19, x0
│ │ │ │  	str	w2, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -866782,28 +866781,28 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76564c <sparc_cpu_do_transaction_failed@@Base+0x130cc>
│ │ │ │ +	tbnz	w0, #15, 765648 <sparc_cpu_do_transaction_failed@@Base+0x130c8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765738 <sparc_cpu_do_transaction_failed@@Base+0x131b8>
│ │ │ │ +	tbnz	w0, #15, 765734 <sparc_cpu_do_transaction_failed@@Base+0x131b4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 765820 <sparc_cpu_do_transaction_failed@@Base+0x132a0>
│ │ │ │ +	tbz	w0, #0, 76581c <sparc_cpu_do_transaction_failed@@Base+0x1329c>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	ubfx	x20, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	mov	x19, x0
│ │ │ │ @@ -866854,15 +866853,15 @@
│ │ │ │  	bl	75676c <sparc_cpu_do_transaction_failed@@Base+0x41ec>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 7659fc <sparc_cpu_do_transaction_failed@@Base+0x1347c>
│ │ │ │ +	tbz	w0, #0, 7659f8 <sparc_cpu_do_transaction_failed@@Base+0x13478>
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	w2, [sp, #68]
│ │ │ │  	mov	x19, x0
│ │ │ │  	str	w2, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -866958,29 +866957,29 @@
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0xf80
│ │ │ │  	bl	759580 <sparc_cpu_do_transaction_failed@@Base+0x7000>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765910 <sparc_cpu_do_transaction_failed@@Base+0x13390>
│ │ │ │ +	tbnz	w0, #15, 76590c <sparc_cpu_do_transaction_failed@@Base+0x1338c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	mov	w1, w6
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	bl	755b00 <sparc_cpu_do_transaction_failed@@Base+0x3580>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0x80
│ │ │ │  	bl	758b80 <sparc_cpu_do_transaction_failed@@Base+0x6600>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 765a0c <sparc_cpu_do_transaction_failed@@Base+0x1348c>
│ │ │ │ +	tbz	w0, #0, 765a08 <sparc_cpu_do_transaction_failed@@Base+0x13488>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	ubfx	x20, x6, #25, #5
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	mov	x19, x0
│ │ │ │ @@ -867112,18 +867111,18 @@
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	bl	75b900 <sparc_cpu_do_transaction_failed@@Base+0x9380>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	bti	j
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbz	w0, #0, 765278 <sparc_cpu_do_transaction_failed@@Base+0x12cf8>
│ │ │ │ +	tbz	w0, #0, 765274 <sparc_cpu_do_transaction_failed@@Base+0x12cf4>
│ │ │ │  	lsr	w5, w6, #25
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	and	w6, w6, #0x1c
│ │ │ │  	str	w5, [sp, #8]
│ │ │ │  	orr	w0, w0, w6
│ │ │ │  	str	w7, [sp, #16]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │ @@ -867309,16 +867308,16 @@
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x2070                	// #8304
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 765f88 <sparc_cpu_do_transaction_failed@@Base+0x13a08>
│ │ │ │ -	cbz	w0, 765f64 <sparc_cpu_do_transaction_failed@@Base+0x139e4>
│ │ │ │ +	tbz	w1, #0, 765f84 <sparc_cpu_do_transaction_failed@@Base+0x13a04>
│ │ │ │ +	cbz	w0, 765f60 <sparc_cpu_do_transaction_failed@@Base+0x139e0>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1ff0                	// #8176
│ │ │ │ @@ -867333,41 +867332,41 @@
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x420
│ │ │ │ -	b.eq	766a00 <sparc_cpu_do_transaction_failed@@Base+0x14480>  // b.none
│ │ │ │ -	b.hi	7669e0 <sparc_cpu_do_transaction_failed@@Base+0x14460>  // b.pmore
│ │ │ │ +	b.eq	7669fc <sparc_cpu_do_transaction_failed@@Base+0x1447c>  // b.none
│ │ │ │ +	b.hi	7669dc <sparc_cpu_do_transaction_failed@@Base+0x1445c>  // b.pmore
│ │ │ │  	cmp	w0, #0x3e0
│ │ │ │ -	b.eq	7669c0 <sparc_cpu_do_transaction_failed@@Base+0x14440>  // b.none
│ │ │ │ +	b.eq	7669bc <sparc_cpu_do_transaction_failed@@Base+0x1443c>  // b.none
│ │ │ │  	cmp	w0, #0x400
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7669a4 <sparc_cpu_do_transaction_failed@@Base+0x14424>
│ │ │ │ +	tbnz	w0, #3, 7669a0 <sparc_cpu_do_transaction_failed@@Base+0x14420>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x3fffc000
│ │ │ │  	and	w0, w0, #0xfe07ffff
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 765f10 <sparc_cpu_do_transaction_failed@@Base+0x13990>
│ │ │ │ +	tbnz	w0, #15, 765f0c <sparc_cpu_do_transaction_failed@@Base+0x1398c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	ands	w6, w6, #0x1f
│ │ │ │  	ldr	x3, [x0, #120]
│ │ │ │ -	b.eq	765f9c <sparc_cpu_do_transaction_failed@@Base+0x13a1c>  // b.none
│ │ │ │ +	b.eq	765f98 <sparc_cpu_do_transaction_failed@@Base+0x13a18>  // b.none
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x2, [x0, w6, sxtw #3]
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	ldr	x4, [x1, x0]
│ │ │ │  	adrp	x0, d76000 <helper_info_raise_exception@@Base+0x48>
│ │ │ │ @@ -867384,41 +867383,41 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1ff0                	// #8176
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	765ea4 <sparc_cpu_do_transaction_failed@@Base+0x13924>
│ │ │ │ +	b	765ea0 <sparc_cpu_do_transaction_failed@@Base+0x13920>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x3, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldp	x2, x3, [sp]
│ │ │ │ -	b	765f2c <sparc_cpu_do_transaction_failed@@Base+0x139ac>
│ │ │ │ +	b	765f28 <sparc_cpu_do_transaction_failed@@Base+0x139a8>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 765ff8 <sparc_cpu_do_transaction_failed@@Base+0x13a78>
│ │ │ │ +	tbnz	w0, #3, 765ff4 <sparc_cpu_do_transaction_failed@@Base+0x13a74>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76601c <sparc_cpu_do_transaction_failed@@Base+0x13a9c>
│ │ │ │ +	tbnz	w0, #3, 766018 <sparc_cpu_do_transaction_failed@@Base+0x13a98>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x5, [x5, #2432]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -867430,31 +867429,31 @@
│ │ │ │  	ldr	x2, [x2, #4056]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xae0
│ │ │ │ -	b.eq	7660e8 <sparc_cpu_do_transaction_failed@@Base+0x13b68>  // b.none
│ │ │ │ +	b.eq	7660e4 <sparc_cpu_do_transaction_failed@@Base+0x13b64>  // b.none
│ │ │ │  	cmp	w0, #0xb00
│ │ │ │ -	b.eq	7660c8 <sparc_cpu_do_transaction_failed@@Base+0x13b48>  // b.none
│ │ │ │ +	b.eq	7660c4 <sparc_cpu_do_transaction_failed@@Base+0x13b44>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766088 <sparc_cpu_do_transaction_failed@@Base+0x13b08>
│ │ │ │ +	tbnz	w0, #3, 766084 <sparc_cpu_do_transaction_failed@@Base+0x13b04>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7660ac <sparc_cpu_do_transaction_failed@@Base+0x13b2c>
│ │ │ │ +	tbnz	w0, #3, 7660a8 <sparc_cpu_do_transaction_failed@@Base+0x13b28>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5c000 <fdmon_poll_ops@@Base+0x6c18>
│ │ │ │  	ldr	x5, [x5, #2432]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x2                   	// #2
│ │ │ │ @@ -867470,23 +867469,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766108 <sparc_cpu_do_transaction_failed@@Base+0x13b88>
│ │ │ │ +	tbnz	w0, #15, 766104 <sparc_cpu_do_transaction_failed@@Base+0x13b84>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76612c <sparc_cpu_do_transaction_failed@@Base+0x13bac>
│ │ │ │ +	tbnz	w0, #3, 766128 <sparc_cpu_do_transaction_failed@@Base+0x13ba8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5e000 <fdmon_poll_ops@@Base+0x8c18>
│ │ │ │  	ldr	x5, [x5, #2456]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -867498,16 +867497,16 @@
│ │ │ │  	ldr	x2, [x2, #376]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 7661ec <sparc_cpu_do_transaction_failed@@Base+0x13c6c>
│ │ │ │ -	cbz	w0, 7661d0 <sparc_cpu_do_transaction_failed@@Base+0x13c50>
│ │ │ │ +	tbz	w1, #0, 7661e8 <sparc_cpu_do_transaction_failed@@Base+0x13c68>
│ │ │ │ +	cbz	w0, 7661cc <sparc_cpu_do_transaction_failed@@Base+0x13c4c>
│ │ │ │  	adrp	x2, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x2, x2, #0xaf0
│ │ │ │  	sxtw	x3, w0
│ │ │ │  	add	x2, x2, #0x80
│ │ │ │  	mov	x0, x8
│ │ │ │  	str	x2, [sp, #16]
│ │ │ │  	ldr	x1, [x2, x3, lsl #3]
│ │ │ │ @@ -867537,15 +867536,15 @@
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, x0
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	754a40 <sparc_cpu_do_transaction_failed@@Base+0x24c0>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	76618c <sparc_cpu_do_transaction_failed@@Base+0x13c0c>
│ │ │ │ +	b	766188 <sparc_cpu_do_transaction_failed@@Base+0x13c08>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5d000 <fdmon_poll_ops@@Base+0x7c18>
│ │ │ │  	ldr	x5, [x5, #2328]
│ │ │ │ @@ -867557,15 +867556,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76656c <sparc_cpu_do_transaction_failed@@Base+0x13fec>
│ │ │ │ +	tbnz	w0, #3, 766568 <sparc_cpu_do_transaction_failed@@Base+0x13fe8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x9ac
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │ @@ -867573,27 +867572,27 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x9a0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7662a4 <sparc_cpu_do_transaction_failed@@Base+0x13d24>
│ │ │ │ +	tbnz	w0, #3, 7662a0 <sparc_cpu_do_transaction_failed@@Base+0x13d20>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 76636c <sparc_cpu_do_transaction_failed@@Base+0x13dec>
│ │ │ │ +	tbnz	w0, #4, 766368 <sparc_cpu_do_transaction_failed@@Base+0x13de8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766388 <sparc_cpu_do_transaction_failed@@Base+0x13e08>
│ │ │ │ +	tbz	w0, #0, 766384 <sparc_cpu_do_transaction_failed@@Base+0x13e04>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp, #24]
│ │ │ │  	and	w7, w0, #0x1e
│ │ │ │  	str	w7, [sp, #16]
│ │ │ │  	ubfiz	w4, w0, #5, #1
│ │ │ │  	str	w4, [sp, #8]
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │ @@ -867647,20 +867646,20 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │ -	bl	755bcc <sparc_cpu_do_transaction_failed@@Base+0x364c>
│ │ │ │ +	bl	755bc4 <sparc_cpu_do_transaction_failed@@Base+0x3644>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tbz	w0, #17, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │ -	tbz	w7, #0, 75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>
│ │ │ │ +	tbz	w7, #0, 75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>
│ │ │ │  	str	x8, [sp, #16]
│ │ │ │  	str	w7, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	stp	x21, x22, [sp, #160]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	w19, [sp, #64]
│ │ │ │  	mov	x21, x0
│ │ │ │ @@ -867688,18 +867687,18 @@
│ │ │ │  	lsl	w2, w2, #3
│ │ │ │  	sxtw	x2, w2
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	w1, [sp, #68]
│ │ │ │  	ldr	x8, [sp, #16]
│ │ │ │  	cmp	w1, #0x0
│ │ │ │  	ldr	w7, [sp, #24]
│ │ │ │ -	b.le	7664c0 <sparc_cpu_do_transaction_failed@@Base+0x13f40>
│ │ │ │ +	b.le	7664bc <sparc_cpu_do_transaction_failed@@Base+0x13f3c>
│ │ │ │  	cmp	w1, #0x1f
│ │ │ │  	adrp	x4, ac8000 <feature_bits@@Base+0x4340>
│ │ │ │ -	b.gt	768360 <sparc_cpu_do_transaction_failed@@Base+0x15de0>
│ │ │ │ +	b.gt	768358 <sparc_cpu_do_transaction_failed@@Base+0x15dd8>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x3, [x0, w1, sxtw #3]
│ │ │ │  	mov	x2, x19
│ │ │ │  	mov	x1, x22
│ │ │ │  	mov	x0, x21
│ │ │ │ @@ -867728,39 +867727,39 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldr	x3, [sp]
│ │ │ │  	ldr	x8, [sp, #16]
│ │ │ │  	ldr	w7, [sp, #8]
│ │ │ │ -	b	766464 <sparc_cpu_do_transaction_failed@@Base+0x13ee4>
│ │ │ │ +	b	766460 <sparc_cpu_do_transaction_failed@@Base+0x13ee0>
│ │ │ │  	cmp	w0, #0x8c0
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766550 <sparc_cpu_do_transaction_failed@@Base+0x13fd0>
│ │ │ │ +	tbnz	w0, #15, 76654c <sparc_cpu_do_transaction_failed@@Base+0x13fcc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766588 <sparc_cpu_do_transaction_failed@@Base+0x14008>
│ │ │ │ +	tbnz	w0, #15, 766584 <sparc_cpu_do_transaction_failed@@Base+0x14004>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7665e8 <sparc_cpu_do_transaction_failed@@Base+0x14068>
│ │ │ │ +	tbnz	w0, #15, 7665e4 <sparc_cpu_do_transaction_failed@@Base+0x14064>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x2, d5a000 <fdmon_poll_ops@@Base+0x4c18>
│ │ │ │  	ldr	x2, [x2, #3696]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │ @@ -867770,15 +867769,15 @@
│ │ │ │  	ldr	x2, [x2, #280]
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	75b740 <sparc_cpu_do_transaction_failed@@Base+0x91c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766604 <sparc_cpu_do_transaction_failed@@Base+0x14084>
│ │ │ │ +	tbz	w0, #0, 766600 <sparc_cpu_do_transaction_failed@@Base+0x14080>
│ │ │ │  	ldp	w0, w1, [sp, #64]
│ │ │ │  	adrp	x5, d0b000 <vmstate_sparc_cpu@@Base+0xac0>
│ │ │ │  	ldr	w2, [sp, #72]
│ │ │ │  	add	x5, x5, #0x2f0
│ │ │ │  	mov	w4, #0x8                   	// #8
│ │ │ │  	add	x5, x5, #0x30
│ │ │ │  	lsr	w1, w1, #1
│ │ │ │ @@ -867805,16 +867804,16 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 766e30 <sparc_cpu_do_transaction_failed@@Base+0x148b0>
│ │ │ │ -	cbz	w0, 766e0c <sparc_cpu_do_transaction_failed@@Base+0x1488c>
│ │ │ │ +	tbz	w1, #0, 766e28 <sparc_cpu_do_transaction_failed@@Base+0x148a8>
│ │ │ │ +	cbz	w0, 766e04 <sparc_cpu_do_transaction_failed@@Base+0x14884>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1fe0                	// #8160
│ │ │ │ @@ -867830,31 +867829,31 @@
│ │ │ │  	ldr	x8, [sp, #24]
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7666b8 <sparc_cpu_do_transaction_failed@@Base+0x14138>
│ │ │ │ +	tbnz	w0, #3, 7666b4 <sparc_cpu_do_transaction_failed@@Base+0x14134>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0xc0
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7667a0 <sparc_cpu_do_transaction_failed@@Base+0x14220>
│ │ │ │ +	tbnz	w0, #3, 76679c <sparc_cpu_do_transaction_failed@@Base+0x1421c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766888 <sparc_cpu_do_transaction_failed@@Base+0x14308>
│ │ │ │ +	tbz	w0, #0, 766884 <sparc_cpu_do_transaction_failed@@Base+0x14304>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w4, w0, #0x1e
│ │ │ │  	str	w4, [sp, #24]
│ │ │ │  	ubfiz	w3, w0, #5, #1
│ │ │ │  	str	w3, [sp, #16]
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │ @@ -867904,15 +867903,15 @@
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	ldp	x21, x22, [sp, #160]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766898 <sparc_cpu_do_transaction_failed@@Base+0x14318>
│ │ │ │ +	tbz	w0, #0, 766894 <sparc_cpu_do_transaction_failed@@Base+0x14314>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w4, w0, #0x1e
│ │ │ │  	str	w4, [sp, #24]
│ │ │ │  	ubfiz	w3, w0, #5, #1
│ │ │ │  	str	w3, [sp, #16]
│ │ │ │  	str	x8, [sp, #32]
│ │ │ │ @@ -867981,27 +867980,27 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76694c <sparc_cpu_do_transaction_failed@@Base+0x143cc>
│ │ │ │ +	tbnz	w0, #15, 766948 <sparc_cpu_do_transaction_failed@@Base+0x143c8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766968 <sparc_cpu_do_transaction_failed@@Base+0x143e8>
│ │ │ │ +	tbnz	w0, #15, 766964 <sparc_cpu_do_transaction_failed@@Base+0x143e4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 76698c <sparc_cpu_do_transaction_failed@@Base+0x1440c>
│ │ │ │ +	cbz	w6, 766988 <sparc_cpu_do_transaction_failed@@Base+0x14408>
│ │ │ │  	mov	x0, #0x1                   	// #1
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldrsw	x6, [sp]
│ │ │ │  	adrp	x2, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x2, x2, #0xaf0
│ │ │ │ @@ -868031,51 +868030,51 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x0, #0x1                   	// #1
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	76693c <sparc_cpu_do_transaction_failed@@Base+0x143bc>
│ │ │ │ +	b	766938 <sparc_cpu_do_transaction_failed@@Base+0x143b8>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x2, x2, #0xf20
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	and	w0, w6, #0x3fffc000
│ │ │ │  	and	w0, w0, #0xfe07ffff
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766a20 <sparc_cpu_do_transaction_failed@@Base+0x144a0>
│ │ │ │ +	tbnz	w0, #15, 766a1c <sparc_cpu_do_transaction_failed@@Base+0x1449c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766a74 <sparc_cpu_do_transaction_failed@@Base+0x144f4>
│ │ │ │ +	tbnz	w0, #3, 766a70 <sparc_cpu_do_transaction_failed@@Base+0x144f0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766a90 <sparc_cpu_do_transaction_failed@@Base+0x14510>
│ │ │ │ +	tbnz	w0, #15, 766a8c <sparc_cpu_do_transaction_failed@@Base+0x1450c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	ands	w6, w6, #0x1f
│ │ │ │  	ldr	x3, [x0, #120]
│ │ │ │ -	b.eq	766ab4 <sparc_cpu_do_transaction_failed@@Base+0x14534>  // b.none
│ │ │ │ +	b.eq	766ab0 <sparc_cpu_do_transaction_failed@@Base+0x14530>  // b.none
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x2, [x0, w6, sxtw #3]
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	ldr	x4, [x1, x0]
│ │ │ │  	adrp	x0, d76000 <helper_info_raise_exception@@Base+0x48>
│ │ │ │ @@ -868106,39 +868105,39 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x3, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldp	x2, x3, [sp]
│ │ │ │ -	b	766a3c <sparc_cpu_do_transaction_failed@@Base+0x144bc>
│ │ │ │ +	b	766a38 <sparc_cpu_do_transaction_failed@@Base+0x144b8>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 766b0c <sparc_cpu_do_transaction_failed@@Base+0x1458c>
│ │ │ │ +	tbnz	w0, #17, 766b08 <sparc_cpu_do_transaction_failed@@Base+0x14588>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766b28 <sparc_cpu_do_transaction_failed@@Base+0x145a8>
│ │ │ │ +	tbnz	w0, #3, 766b24 <sparc_cpu_do_transaction_failed@@Base+0x145a4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x260
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766e44 <sparc_cpu_do_transaction_failed@@Base+0x148c4>
│ │ │ │ +	tbz	w0, #0, 766e3c <sparc_cpu_do_transaction_failed@@Base+0x148bc>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	mov	x19, x0
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │ @@ -868179,52 +868178,51 @@
│ │ │ │  	bl	75676c <sparc_cpu_do_transaction_failed@@Base+0x41ec>
│ │ │ │  	ldr	x0, [sp]
│ │ │ │  	bl	757048 <sparc_cpu_do_transaction_failed@@Base+0x4ac8>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x7e0
│ │ │ │ -	b.eq	766d64 <sparc_cpu_do_transaction_failed@@Base+0x147e4>  // b.none
│ │ │ │ +	b.eq	766d5c <sparc_cpu_do_transaction_failed@@Base+0x147dc>  // b.none
│ │ │ │  	cmp	w0, #0x800
│ │ │ │ -	b.eq	766d44 <sparc_cpu_do_transaction_failed@@Base+0x147c4>  // b.none
│ │ │ │ +	b.eq	766d3c <sparc_cpu_do_transaction_failed@@Base+0x147bc>  // b.none
│ │ │ │  	fmov	s31, w6
│ │ │ │ -	fmov	s30, w6
│ │ │ │  	movi	v29.4s, #0x20
│ │ │ │ -	ushr	v30.2s, v30.2s, #25
│ │ │ │ +	ushr	v30.2s, v31.2s, #25
│ │ │ │  	ushr	v31.2s, v31.2s, #14
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	uzp1	v31.2s, v30.2s, v31.2s
│ │ │ │  	mov	v30.s[1], w6
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	zip1	v31.4s, v31.4s, v30.4s
│ │ │ │  	shl	v30.4s, v31.4s, #5
│ │ │ │  	and	v30.16b, v30.16b, v29.16b
│ │ │ │  	movi	v29.4s, #0x1e
│ │ │ │  	and	v31.16b, v31.16b, v29.16b
│ │ │ │  	orr	v31.16b, v30.16b, v31.16b
│ │ │ │  	str	q31, [sp, #64]
│ │ │ │ -	tbnz	w0, #3, 766c64 <sparc_cpu_do_transaction_failed@@Base+0x146e4>
│ │ │ │ +	tbnz	w0, #3, 766c5c <sparc_cpu_do_transaction_failed@@Base+0x146dc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766c80 <sparc_cpu_do_transaction_failed@@Base+0x14700>
│ │ │ │ +	tbnz	w0, #3, 766c78 <sparc_cpu_do_transaction_failed@@Base+0x146f8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0x100
│ │ │ │  	bl	759740 <sparc_cpu_do_transaction_failed@@Base+0x71c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766e54 <sparc_cpu_do_transaction_failed@@Base+0x148d4>
│ │ │ │ +	tbz	w0, #0, 766e4c <sparc_cpu_do_transaction_failed@@Base+0x148cc>
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #24]
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	bl	513600 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	w6, [sp]
│ │ │ │  	mov	x19, x0
│ │ │ │  	str	w6, [sp, #16]
│ │ │ │ @@ -868269,27 +868267,27 @@
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766d84 <sparc_cpu_do_transaction_failed@@Base+0x14804>
│ │ │ │ +	tbnz	w0, #15, 766d7c <sparc_cpu_do_transaction_failed@@Base+0x147fc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766de0 <sparc_cpu_do_transaction_failed@@Base+0x14860>
│ │ │ │ +	tbnz	w0, #15, 766dd8 <sparc_cpu_do_transaction_failed@@Base+0x14858>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 766dfc <sparc_cpu_do_transaction_failed@@Base+0x1487c>
│ │ │ │ +	tbz	w0, #0, 766df4 <sparc_cpu_do_transaction_failed@@Base+0x14874>
│ │ │ │  	ldp	w0, w1, [sp, #64]
│ │ │ │  	mov	w4, #0x8                   	// #8
│ │ │ │  	ldr	w2, [sp, #72]
│ │ │ │  	mov	w3, w4
│ │ │ │  	adrp	x5, d0b000 <vmstate_sparc_cpu@@Base+0xac0>
│ │ │ │  	add	x5, x5, #0x2f0
│ │ │ │  	lsr	w1, w1, #1
│ │ │ │ @@ -868322,15 +868320,15 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1fe0                	// #8160
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	766664 <sparc_cpu_do_transaction_failed@@Base+0x140e4>
│ │ │ │ +	b	766660 <sparc_cpu_do_transaction_failed@@Base+0x140e0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	x0, x8
│ │ │ │  	bl	756ce4 <sparc_cpu_do_transaction_failed@@Base+0x4764>
│ │ │ │ @@ -868341,23 +868339,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7676a0 <sparc_cpu_do_transaction_failed@@Base+0x15120>
│ │ │ │ +	tbnz	w0, #3, 767698 <sparc_cpu_do_transaction_failed@@Base+0x15118>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 767fc0 <sparc_cpu_do_transaction_failed@@Base+0x15a40>
│ │ │ │ +	tbnz	w0, #4, 767fb8 <sparc_cpu_do_transaction_failed@@Base+0x15a38>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │  	str	w0, [sp, #68]
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	and	w1, w0, #0x1c
│ │ │ │ @@ -868413,23 +868411,23 @@
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 766fc4 <sparc_cpu_do_transaction_failed@@Base+0x14a44>
│ │ │ │ +	tbnz	w0, #15, 766fbc <sparc_cpu_do_transaction_failed@@Base+0x14a3c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 766fe8 <sparc_cpu_do_transaction_failed@@Base+0x14a68>
│ │ │ │ +	tbnz	w0, #3, 766fe0 <sparc_cpu_do_transaction_failed@@Base+0x14a60>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d5a000 <fdmon_poll_ops@@Base+0x4c18>
│ │ │ │  	ldr	x5, [x5, #3256]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x2                   	// #2
│ │ │ │ @@ -868441,31 +868439,31 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x2, x2, #0xfe0
│ │ │ │  	bl	759840 <sparc_cpu_do_transaction_failed@@Base+0x72c0>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x540
│ │ │ │ -	b.eq	7670ac <sparc_cpu_do_transaction_failed@@Base+0x14b2c>  // b.none
│ │ │ │ +	b.eq	7670a4 <sparc_cpu_do_transaction_failed@@Base+0x14b24>  // b.none
│ │ │ │  	cmp	w0, #0x560
│ │ │ │ -	b.eq	76708c <sparc_cpu_do_transaction_failed@@Base+0x14b0c>  // b.none
│ │ │ │ +	b.eq	767084 <sparc_cpu_do_transaction_failed@@Base+0x14b04>  // b.none
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 767054 <sparc_cpu_do_transaction_failed@@Base+0x14ad4>
│ │ │ │ +	tbnz	w0, #15, 76704c <sparc_cpu_do_transaction_failed@@Base+0x14acc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767070 <sparc_cpu_do_transaction_failed@@Base+0x14af0>
│ │ │ │ +	tbnz	w0, #3, 767068 <sparc_cpu_do_transaction_failed@@Base+0x14ae8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x60
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │ @@ -868479,23 +868477,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 7670cc <sparc_cpu_do_transaction_failed@@Base+0x14b4c>
│ │ │ │ +	tbnz	w0, #15, 7670c4 <sparc_cpu_do_transaction_failed@@Base+0x14b44>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7670f0 <sparc_cpu_do_transaction_failed@@Base+0x14b70>
│ │ │ │ +	tbnz	w0, #3, 7670e8 <sparc_cpu_do_transaction_failed@@Base+0x14b68>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x5, d59000 <fdmon_poll_ops@@Base+0x3c18>
│ │ │ │  	ldr	x5, [x5, #384]
│ │ │ │  	mov	x0, x8
│ │ │ │  	ldp	w1, w2, [sp, #64]
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │ @@ -868520,28 +868518,28 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7671d0 <sparc_cpu_do_transaction_failed@@Base+0x14c50>
│ │ │ │ +	tbnz	w0, #3, 7671c8 <sparc_cpu_do_transaction_failed@@Base+0x14c48>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7671ec <sparc_cpu_do_transaction_failed@@Base+0x14c6c>
│ │ │ │ +	tbnz	w0, #3, 7671e4 <sparc_cpu_do_transaction_failed@@Base+0x14c64>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 767230 <sparc_cpu_do_transaction_failed@@Base+0x14cb0>
│ │ │ │ -	cbz	w0, 76720c <sparc_cpu_do_transaction_failed@@Base+0x14c8c>
│ │ │ │ +	tbz	w1, #0, 767228 <sparc_cpu_do_transaction_failed@@Base+0x14ca8>
│ │ │ │ +	cbz	w0, 767204 <sparc_cpu_do_transaction_failed@@Base+0x14c84>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x1fe8                	// #8168
│ │ │ │ @@ -868578,15 +868576,15 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1fe8                	// #8168
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	7671c0 <sparc_cpu_do_transaction_failed@@Base+0x14c40>
│ │ │ │ +	b	7671b8 <sparc_cpu_do_transaction_failed@@Base+0x14c38>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -868599,21 +868597,21 @@
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	orr	w0, w0, #0x30
│ │ │ │  	str	x8, [sp]
│ │ │ │  	str	w6, [sp, #8]
│ │ │ │  	bl	51a940 <tcg_gen_mb@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	ldr	w6, [sp, #8]
│ │ │ │ -	b	762808 <sparc_cpu_do_transaction_failed@@Base+0x10288>
│ │ │ │ +	b	7627fc <sparc_cpu_do_transaction_failed@@Base+0x1027c>
│ │ │ │  	ldrb	w0, [x8, #167]
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │  	orr	w0, w0, w1
│ │ │ │ -	tbz	w0, #0, 767318 <sparc_cpu_do_transaction_failed@@Base+0x14d98>
│ │ │ │ +	tbz	w0, #0, 767310 <sparc_cpu_do_transaction_failed@@Base+0x14d90>
│ │ │ │  	ubfx	x6, x6, #25, #5
│ │ │ │ -	cbz	w6, 767300 <sparc_cpu_do_transaction_failed@@Base+0x14d80>
│ │ │ │ +	cbz	w6, 7672f8 <sparc_cpu_do_transaction_failed@@Base+0x14d78>
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	str	w6, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldrsw	x6, [sp]
│ │ │ │  	adrp	x2, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x2, x2, #0xaf0
│ │ │ │ @@ -868636,26 +868634,26 @@
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x0, #0x0                   	// #0
│ │ │ │  	bl	514404 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	7672cc <sparc_cpu_do_transaction_failed@@Base+0x14d4c>
│ │ │ │ +	b	7672c4 <sparc_cpu_do_transaction_failed@@Base+0x14d44>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 767370 <sparc_cpu_do_transaction_failed@@Base+0x14df0>
│ │ │ │ +	tbnz	w0, #17, 767368 <sparc_cpu_do_transaction_failed@@Base+0x14de8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1c40                	// #7232
│ │ │ │ @@ -868686,15 +868684,15 @@
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	513710 <tcg_temp_new_ptr@@Base>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	7547c0 <sparc_cpu_do_transaction_failed@@Base+0x2240>
│ │ │ │  	mov	x2, #0x8                   	// #8
│ │ │ │ -	b	7661b8 <sparc_cpu_do_transaction_failed@@Base+0x13c38>
│ │ │ │ +	b	7661b4 <sparc_cpu_do_transaction_failed@@Base+0x13c34>
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1c3c                	// #7228
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51dfec <tcg_gen_ld32s_i64@@Base>
│ │ │ │ @@ -868713,29 +868711,29 @@
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x19, x0
│ │ │ │  	bl	513710 <tcg_temp_new_ptr@@Base>
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	7547c0 <sparc_cpu_do_transaction_failed@@Base+0x2240>
│ │ │ │  	mov	x2, #0x10                  	// #16
│ │ │ │ -	b	7661b8 <sparc_cpu_do_transaction_failed@@Base+0x13c38>
│ │ │ │ +	b	7661b4 <sparc_cpu_do_transaction_failed@@Base+0x13c34>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76748c <sparc_cpu_do_transaction_failed@@Base+0x14f0c>
│ │ │ │ +	tbnz	w0, #15, 767484 <sparc_cpu_do_transaction_failed@@Base+0x14f04>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7674a8 <sparc_cpu_do_transaction_failed@@Base+0x14f28>
│ │ │ │ +	tbnz	w0, #3, 7674a0 <sparc_cpu_do_transaction_failed@@Base+0x14f20>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x6e0
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │ @@ -868745,33 +868743,33 @@
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 752000 <helper_st_asi@@Base+0x178>
│ │ │ │  	add	x2, x2, #0xee0
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x280
│ │ │ │ -	b.eq	767574 <sparc_cpu_do_transaction_failed@@Base+0x14ff4>  // b.none
│ │ │ │ +	b.eq	76756c <sparc_cpu_do_transaction_failed@@Base+0x14fec>  // b.none
│ │ │ │  	cmp	w0, #0x2c0
│ │ │ │ -	b.eq	767554 <sparc_cpu_do_transaction_failed@@Base+0x14fd4>  // b.none
│ │ │ │ +	b.eq	76754c <sparc_cpu_do_transaction_failed@@Base+0x14fcc>  // b.none
│ │ │ │  	cmp	w0, #0x260
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76751c <sparc_cpu_do_transaction_failed@@Base+0x14f9c>
│ │ │ │ +	tbnz	w0, #15, 767514 <sparc_cpu_do_transaction_failed@@Base+0x14f94>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767538 <sparc_cpu_do_transaction_failed@@Base+0x14fb8>
│ │ │ │ +	tbnz	w0, #3, 767530 <sparc_cpu_do_transaction_failed@@Base+0x14fb0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x800
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │ @@ -868785,23 +868783,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 767594 <sparc_cpu_do_transaction_failed@@Base+0x15014>
│ │ │ │ +	tbnz	w0, #15, 76758c <sparc_cpu_do_transaction_failed@@Base+0x1500c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7675b0 <sparc_cpu_do_transaction_failed@@Base+0x15030>
│ │ │ │ +	tbnz	w0, #3, 7675a8 <sparc_cpu_do_transaction_failed@@Base+0x15028>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 755000 <sparc_cpu_do_transaction_failed@@Base+0x2a80>
│ │ │ │  	add	x2, x2, #0x130
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │ @@ -868815,28 +868813,28 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767620 <sparc_cpu_do_transaction_failed@@Base+0x150a0>
│ │ │ │ +	tbnz	w0, #3, 767618 <sparc_cpu_do_transaction_failed@@Base+0x15098>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0xe0
│ │ │ │ -	b.eq	7676c0 <sparc_cpu_do_transaction_failed@@Base+0x15140>  // b.none
│ │ │ │ -	b.hi	767680 <sparc_cpu_do_transaction_failed@@Base+0x15100>  // b.pmore
│ │ │ │ +	b.eq	7676b8 <sparc_cpu_do_transaction_failed@@Base+0x15138>  // b.none
│ │ │ │ +	b.hi	767678 <sparc_cpu_do_transaction_failed@@Base+0x150f8>  // b.pmore
│ │ │ │  	cmp	w0, #0xa0
│ │ │ │ -	b.eq	767660 <sparc_cpu_do_transaction_failed@@Base+0x150e0>  // b.none
│ │ │ │ +	b.eq	767658 <sparc_cpu_do_transaction_failed@@Base+0x150d8>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767640 <sparc_cpu_do_transaction_failed@@Base+0x150c0>
│ │ │ │ +	tbnz	w0, #3, 767638 <sparc_cpu_do_transaction_failed@@Base+0x150b8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	mov	w4, #0x1                   	// #1
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	w3, w4
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w2, #0x8                   	// #8
│ │ │ │ @@ -868852,23 +868850,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 7676e0 <sparc_cpu_do_transaction_failed@@Base+0x15160>
│ │ │ │ +	tbnz	w0, #4, 7676d8 <sparc_cpu_do_transaction_failed@@Base+0x15158>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767720 <sparc_cpu_do_transaction_failed@@Base+0x151a0>
│ │ │ │ +	tbnz	w0, #3, 767718 <sparc_cpu_do_transaction_failed@@Base+0x15198>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	w3, #0x1                   	// #1
│ │ │ │  	mov	w2, #0x8                   	// #8
│ │ │ │ @@ -868876,15 +868874,15 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 767700 <sparc_cpu_do_transaction_failed@@Base+0x15180>
│ │ │ │ +	tbnz	w0, #4, 7676f8 <sparc_cpu_do_transaction_failed@@Base+0x15178>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w4, #0x0                   	// #0
│ │ │ │  	mov	w3, #0x0                   	// #0
│ │ │ │  	mov	w2, #0x10                  	// #16
│ │ │ │ @@ -868908,22 +868906,22 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #4, 767db4 <sparc_cpu_do_transaction_failed@@Base+0x15834>
│ │ │ │ +	tbnz	w0, #4, 767dac <sparc_cpu_do_transaction_failed@@Base+0x1582c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	tst	w6, #0x7c000
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76823c <sparc_cpu_do_transaction_failed@@Base+0x15cbc>
│ │ │ │ +	tbnz	w0, #15, 768234 <sparc_cpu_do_transaction_failed@@Base+0x15cb4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w1, w6, #0x1e
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #68]
│ │ │ │ @@ -868948,47 +868946,47 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767848 <sparc_cpu_do_transaction_failed@@Base+0x152c8>
│ │ │ │ +	tbnz	w0, #3, 767840 <sparc_cpu_do_transaction_failed@@Base+0x152c0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	cmp	w0, #0x360
│ │ │ │  	b.ne	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.any
│ │ │ │  	and	w0, w6, #0x3fffc000
│ │ │ │  	and	w0, w0, #0xfe07ffff
│ │ │ │  	cbnz	w0, 75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 767864 <sparc_cpu_do_transaction_failed@@Base+0x152e4>
│ │ │ │ +	tbnz	w0, #15, 76785c <sparc_cpu_do_transaction_failed@@Base+0x152dc>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	and	w6, w6, #0x1f
│ │ │ │  	str	w6, [sp, #72]
│ │ │ │  	str	d29, [sp, #64]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 7678b8 <sparc_cpu_do_transaction_failed@@Base+0x15338>
│ │ │ │ +	tbnz	w0, #3, 7678b0 <sparc_cpu_do_transaction_failed@@Base+0x15330>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 754000 <sparc_cpu_do_transaction_failed@@Base+0x1a80>
│ │ │ │  	add	x2, x2, #0xc2c
│ │ │ │  	bl	75b9e8 <sparc_cpu_do_transaction_failed@@Base+0x9468>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	ands	w6, w6, #0x1f
│ │ │ │  	ldr	x3, [x0, #120]
│ │ │ │ -	b.eq	7678d4 <sparc_cpu_do_transaction_failed@@Base+0x15354>  // b.none
│ │ │ │ +	b.eq	7678cc <sparc_cpu_do_transaction_failed@@Base+0x1534c>  // b.none
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x2, [x0, w6, sxtw #3]
│ │ │ │  	mrs	x1, tpidr_el0
│ │ │ │  	movz	x0, #0x0, lsl #16
│ │ │ │  	movk	x0, #0x48
│ │ │ │  	ldr	x4, [x1, x0]
│ │ │ │  	adrp	x0, d76000 <helper_info_raise_exception@@Base+0x48>
│ │ │ │ @@ -869010,32 +869008,32 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x3, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldp	x2, x3, [sp]
│ │ │ │ -	b	767880 <sparc_cpu_do_transaction_failed@@Base+0x15300>
│ │ │ │ +	b	767878 <sparc_cpu_do_transaction_failed@@Base+0x152f8>
│ │ │ │  	cmp	w0, #0x6c0
│ │ │ │ -	b.eq	767bd4 <sparc_cpu_do_transaction_failed@@Base+0x15654>  // b.none
│ │ │ │ -	b.hi	767bb4 <sparc_cpu_do_transaction_failed@@Base+0x15634>  // b.pmore
│ │ │ │ +	b.eq	767bcc <sparc_cpu_do_transaction_failed@@Base+0x1564c>  // b.none
│ │ │ │ +	b.hi	767bac <sparc_cpu_do_transaction_failed@@Base+0x1562c>  // b.pmore
│ │ │ │  	cmp	w0, #0x680
│ │ │ │ -	b.eq	767a40 <sparc_cpu_do_transaction_failed@@Base+0x154c0>  // b.none
│ │ │ │ +	b.eq	767a38 <sparc_cpu_do_transaction_failed@@Base+0x154b8>  // b.none
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 76792c <sparc_cpu_do_transaction_failed@@Base+0x153ac>
│ │ │ │ +	tbnz	w0, #3, 767924 <sparc_cpu_do_transaction_failed@@Base+0x153a4>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767a60 <sparc_cpu_do_transaction_failed@@Base+0x154e0>
│ │ │ │ +	tbnz	w0, #3, 767a58 <sparc_cpu_do_transaction_failed@@Base+0x154d8>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 767ba4 <sparc_cpu_do_transaction_failed@@Base+0x15624>
│ │ │ │ +	tbz	w0, #0, 767b9c <sparc_cpu_do_transaction_failed@@Base+0x1561c>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w7, w0, #0x1e
│ │ │ │  	str	w7, [sp, #40]
│ │ │ │  	ubfiz	w5, w0, #5, #1
│ │ │ │  	str	w5, [sp, #32]
│ │ │ │  	str	x8, [sp, #48]
│ │ │ │ @@ -869100,19 +869098,19 @@
│ │ │ │  	ldp	x19, x20, [sp, #144]
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ac0 <sparc_cpu_do_transaction_failed@@Base+0x3540>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #17, 767b78 <sparc_cpu_do_transaction_failed@@Base+0x155f8>
│ │ │ │ +	tbnz	w0, #17, 767b70 <sparc_cpu_do_transaction_failed@@Base+0x155f0>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	ldrb	w0, [x8, #165]
│ │ │ │ -	tbz	w0, #0, 767b94 <sparc_cpu_do_transaction_failed@@Base+0x15614>
│ │ │ │ +	tbz	w0, #0, 767b8c <sparc_cpu_do_transaction_failed@@Base+0x1560c>
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w7, w0, #0x1e
│ │ │ │  	str	w7, [sp, #40]
│ │ │ │  	ubfiz	w5, w0, #5, #1
│ │ │ │  	str	w5, [sp, #32]
│ │ │ │  	str	x8, [sp, #48]
│ │ │ │ @@ -869193,23 +869191,23 @@
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767bf4 <sparc_cpu_do_transaction_failed@@Base+0x15674>
│ │ │ │ +	tbnz	w0, #3, 767bec <sparc_cpu_do_transaction_failed@@Base+0x1566c>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #3, 767c10 <sparc_cpu_do_transaction_failed@@Base+0x15690>
│ │ │ │ +	tbnz	w0, #3, 767c08 <sparc_cpu_do_transaction_failed@@Base+0x15688>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	add	x1, sp, #0x40
│ │ │ │  	mov	x0, x8
│ │ │ │  	adrp	x2, 753000 <sparc_cpu_do_transaction_failed@@Base+0xa80>
│ │ │ │  	add	x2, x2, #0x220
│ │ │ │  	bl	7593e0 <sparc_cpu_do_transaction_failed@@Base+0x6e60>
│ │ │ │ @@ -869293,16 +869291,16 @@
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x1210                	// #4624
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │  	b	75ea44 <sparc_cpu_do_transaction_failed@@Base+0xc4c4>
│ │ │ │  	ldrb	w1, [x8, #168]
│ │ │ │ -	tbz	w1, #0, 767df8 <sparc_cpu_do_transaction_failed@@Base+0x15878>
│ │ │ │ -	cbz	w0, 767dd4 <sparc_cpu_do_transaction_failed@@Base+0x15854>
│ │ │ │ +	tbz	w1, #0, 767df0 <sparc_cpu_do_transaction_failed@@Base+0x15870>
│ │ │ │ +	cbz	w0, 767dcc <sparc_cpu_do_transaction_failed@@Base+0x1584c>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	adrp	x3, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x3, x3, #0xaf0
│ │ │ │  	sxtw	x4, w0
│ │ │ │  	add	x3, x3, #0x80
│ │ │ │  	mov	x2, #0x2000                	// #8192
│ │ │ │ @@ -869332,15 +869330,15 @@
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	adrp	x1, d5b000 <fdmon_poll_ops@@Base+0x5c18>
│ │ │ │  	ldr	x1, [x1, #3512]
│ │ │ │  	mov	x2, #0x2000                	// #8192
│ │ │ │  	ldr	x1, [x1]
│ │ │ │  	bl	51e020 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	b	767da4 <sparc_cpu_do_transaction_failed@@Base+0x15824>
│ │ │ │ +	b	767d9c <sparc_cpu_do_transaction_failed@@Base+0x1581c>
│ │ │ │  	mov	x0, x8
│ │ │ │  	mov	w1, #0x11                  	// #17
│ │ │ │  	bl	756808 <sparc_cpu_do_transaction_failed@@Base+0x4288>
│ │ │ │  	mov	w7, #0x1                   	// #1
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w0, w6, #0x1f
│ │ │ │ @@ -869496,15 +869494,15 @@
│ │ │ │  	bti	j
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │  	tst	x0, #0x8000
│ │ │ │  	b.eq	75e790 <sparc_cpu_do_transaction_failed@@Base+0xc210>  // b.none
│ │ │ │  	ldrb	w7, [x8, #165]
│ │ │ │  	tst	x7, #0x1
│ │ │ │ -	b.eq	75f95c <sparc_cpu_do_transaction_failed@@Base+0xd3dc>  // b.none
│ │ │ │ +	b.eq	75f908 <sparc_cpu_do_transaction_failed@@Base+0xd388>  // b.none
│ │ │ │  	lsr	w0, w6, #25
│ │ │ │  	str	w6, [sp]
│ │ │ │  	and	w11, w0, #0x1e
│ │ │ │  	str	w11, [sp, #40]
│ │ │ │  	ubfiz	w10, w0, #5, #1
│ │ │ │  	str	w10, [sp, #32]
│ │ │ │  	str	x8, [sp, #48]
│ │ │ │ @@ -869570,15 +869568,15 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	add	x0, sp, #0x40
│ │ │ │  	mov	w1, w6
│ │ │ │  	bl	755ca0 <sparc_cpu_do_transaction_failed@@Base+0x3720>
│ │ │ │  	ldr	x0, [x8, #176]
│ │ │ │  	ldr	w0, [x0, #48]
│ │ │ │ -	tbnz	w0, #15, 76830c <sparc_cpu_do_transaction_failed@@Base+0x15d8c>
│ │ │ │ +	tbnz	w0, #15, 768304 <sparc_cpu_do_transaction_failed@@Base+0x15d84>
│ │ │ │  	mov	w7, #0x0                   	// #0
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	bti	j
│ │ │ │  	and	w1, w6, #0x1e
│ │ │ │  	ubfiz	w0, w6, #5, #1
│ │ │ │  	orr	w0, w0, w1
│ │ │ │  	str	w0, [sp, #68]
│ │ │ │ @@ -869610,32 +869608,32 @@
│ │ │ │  	add	x2, x2, #0xb60
│ │ │ │  	bl	759268 <sparc_cpu_do_transaction_failed@@Base+0x6ce8>
│ │ │ │  	b	75e71c <sparc_cpu_do_transaction_failed@@Base+0xc19c>
│ │ │ │  	stp	x19, x20, [sp, #144]
│ │ │ │  	ubfx	x2, x6, #25, #5
│ │ │ │  	and	w1, w6, #0x1f
│ │ │ │  	mov	w20, w2
│ │ │ │ -	cbz	w2, 768344 <sparc_cpu_do_transaction_failed@@Base+0x15dc4>
│ │ │ │ +	cbz	w2, 76833c <sparc_cpu_do_transaction_failed@@Base+0x15dbc>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x0, [x0, w2, sxtw #3]
│ │ │ │  	mov	x19, x0
│ │ │ │ -	cbz	w1, 768328 <sparc_cpu_do_transaction_failed@@Base+0x15da8>
│ │ │ │ +	cbz	w1, 768320 <sparc_cpu_do_transaction_failed@@Base+0x15da0>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	ldr	x3, [x0, w1, sxtw #3]
│ │ │ │  	mov	x1, x3
│ │ │ │  	mov	x0, x19
│ │ │ │  	mov	x2, #0x40                  	// #64
│ │ │ │  	str	x8, [sp]
│ │ │ │  	bl	520280 <tcg_gen_clzi_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ -	cbz	w20, 7682b0 <sparc_cpu_do_transaction_failed@@Base+0x15d30>
│ │ │ │ +	cbz	w20, 7682a8 <sparc_cpu_do_transaction_failed@@Base+0x15d28>
│ │ │ │  	adrp	x0, e86000 <option_rom@@Base+0x38>
│ │ │ │  	add	x0, x0, #0xaf0
│ │ │ │  	add	x0, x0, #0x80
│ │ │ │  	mov	x1, x19
│ │ │ │  	ldr	x0, [x0, w20, sxtw #3]
│ │ │ │  	bl	51de30 <tcg_gen_mov_i64@@Base>
│ │ │ │  	ldr	x8, [sp]
│ │ │ │ @@ -869671,30 +869669,32 @@
│ │ │ │  	b	75e720 <sparc_cpu_do_transaction_failed@@Base+0xc1a0>
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	x1, #0x0                   	// #0
│ │ │ │  	str	x0, [sp]
│ │ │ │  	bl	51de80 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldp	x3, x8, [sp]
│ │ │ │ -	b	768278 <sparc_cpu_do_transaction_failed@@Base+0x15cf8>
│ │ │ │ +	b	768270 <sparc_cpu_do_transaction_failed@@Base+0x15cf0>
│ │ │ │  	str	w1, [sp]
│ │ │ │  	str	x8, [sp, #8]
│ │ │ │  	bl	513688 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	x8, [sp, #8]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ldr	w1, [sp]
│ │ │ │ -	b	768264 <sparc_cpu_do_transaction_failed@@Base+0x15ce4>
│ │ │ │ +	b	76825c <sparc_cpu_do_transaction_failed@@Base+0x15cdc>
│ │ │ │  	add	x3, x4, #0xbc0
│ │ │ │  	adrp	x1, a36000 <_IO_stdin_used@@Base+0x9f0b0>
│ │ │ │  	adrp	x0, a36000 <_IO_stdin_used@@Base+0x9f0b0>
│ │ │ │  	add	x3, x3, #0xd0
│ │ │ │  	add	x1, x1, #0x960
│ │ │ │  	add	x0, x0, #0x9a0
│ │ │ │  	mov	w2, #0x14d                 	// #333
│ │ │ │  	bl	402818 <g_string_insert_c@plt+0x8>
│ │ │ │ +	nop
│ │ │ │ +	nop
│ │ │ │  	paciasp
│ │ │ │  	stp	x29, x30, [sp, #-32]!
│ │ │ │  	mov	w3, #0x10                  	// #16
│ │ │ │  	mov	x29, sp
│ │ │ │  	str	x19, [sp, #16]
│ │ │ │  	mov	x19, x0
│ │ │ │  	ldr	x2, [x0, #104]
│ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {}
│ │ │ │ @@ -78222,67 +78222,67 @@
│ │ │ │    0x00ac8800 43004300 3c000300 32003200 4d000300 C.C.<...2.2.M...
│ │ │ │    0x00ac8810 03000300 03000300 6300daff daff0300 ........c.......
│ │ │ │    0x00ac8820 5f00daff daffdaff daffdaff d6ff5400 _.............T.
│ │ │ │    0x00ac8830 03000300 0300af00 9a000300 93008600 ................
│ │ │ │    0x00ac8840 03000300 03007c00 67000000 00000000 ......|.g.......
│ │ │ │    0x00ac8850 68656c70 65725f6c 645f6173 69000000 helper_ld_asi...
│ │ │ │    0x00ac8860 68656c70 65725f73 745f6173 69000000 helper_st_asi...
│ │ │ │ -  0x00ac8870 c300b500 fa00ed00 df00d100 5d035003 ............].P.
│ │ │ │ -  0x00ac8880 6b03f002 86032703 bdff7903 62024303 k.....'...y.b.C.
│ │ │ │ -  0x00ac8890 35039403 ce020c03 fe021903 43022502 5...........C.%.
│ │ │ │ -  0x00ac88a0 fb011702 e0010902 bdffee01 d201c501 ................
│ │ │ │ -  0x00ac88b0 b7017b01 67015301 45013001 1c010801 ..{.g.S.E.0.....
│ │ │ │ -  0x00ac88c0 bdffbdff bdffbdff bdffa602 bdffbdff ................
│ │ │ │ -  0x00ac88d0 9802bdff 84027002 c002bdff ac02dc02 ......p.........
│ │ │ │ -  0x00ac88e0 bdffbdff bdffbdff 32026a00 51020000 ........2.j.Q...
│ │ │ │ -  0x00ac88f0 1e0c08ff fd0bee0b 08ff08ff 3a0f08ff ............:...
│ │ │ │ +  0x00ac8870 c200b500 f500e900 dc00cf00 4c034003 ............L.@.
│ │ │ │ +  0x00ac8880 5903e302 72031903 bdff6603 56023403 Y...r.....f.V.4.
│ │ │ │ +  0x00ac8890 26037f03 c102fe02 f0020b03 37021902 &...........7...
│ │ │ │ +  0x00ac88a0 ef010b02 d401fd01 bdffe201 c601b901 ................
│ │ │ │ +  0x00ac88b0 ac017001 5d014a01 3d012801 15010201 ..p.].J.=.(.....
│ │ │ │ +  0x00ac88c0 bdffbdff bdffbdff bdff9902 bdffbdff ................
│ │ │ │ +  0x00ac88d0 8b02bdff 77026302 b302bdff 9f02cf02 ....w.c.........
│ │ │ │ +  0x00ac88e0 bdffbdff bdffbdff 26026a00 45020000 ........&.j.E...
│ │ │ │ +  0x00ac88f0 1b0c08ff fa0beb0b 08ff08ff 370f08ff ............7...
│ │ │ │    0x00ac8900 08ff08ff 08ff08ff 08ff08ff 08ff08ff ................
│ │ │ │ -  0x00ac8910 ed02ed02 08ffee0d dd0d8f0e 7e0e6d0e ............~.m.
│ │ │ │ -  0x00ac8920 5c0e0f0e 08ff08ff fd0d0000 cb08630c \.............c.
│ │ │ │ -  0x00ac8930 520c070d f60c180d 390bd40c c30ce50c R.......9.......
│ │ │ │ -  0x00ac8940 dc0ba10c 900cb20c cd0931fb 910831fb ..........1...1.
│ │ │ │ -  0x00ac8950 31fb31fb 31fb31fb 31fb31fb 31fb31fb 1.1.1.1.1.1.1.1.
│ │ │ │ -  0x00ac8960 76080000 920f800f 6e0f26fb c118af18 v.......n.&.....
│ │ │ │ -  0x00ac8970 9d1826fb 90187e18 6c1826fb 26fb26fb ..&...~.l.&.&.&.
│ │ │ │ -  0x00ac8980 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8990 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac89a0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac89b0 26fb26fb 5f184d18 0f1826fb 26fb26fb &.&._.M...&.&.&.
│ │ │ │ -  0x00ac89c0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac89d0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac89e0 26fb26fb 0518fb17 f11726fb e717dd17 &.&.......&.....
│ │ │ │ -  0x00ac89f0 d31726fb c9176c17 621726fb 58174e17 ..&...l.b.&.X.N.
│ │ │ │ -  0x00ac8a00 7c1726fb 7617cc16 26fb26fb 26fb26fb |.&.v...&.&.&.&.
│ │ │ │ -  0x00ac8a10 26fb26fb c6164916 26fb26fb 26fb26fb &.&...I.&.&.&.&.
│ │ │ │ -  0x00ac8a20 26fb26fb 4316fd15 26fb26fb f715d715 &.&.C...&.&.....
│ │ │ │ -  0x00ac8a30 26fb26fb 8e1526fb 26fb26fb 26fb4b15 &.&...&.&.&.&.K.
│ │ │ │ -  0x00ac8a40 26fb26fb 4515a721 26fb26fb 26fb26fb &.&.E..!&.&.&.&.
│ │ │ │ -  0x00ac8a50 26fb26fb 5c2126fb 26fb26fb 26fb26fb &.&.\!&.&.&.&.&.
│ │ │ │ -  0x00ac8a60 26fb26fb 4c213a21 f321b021 26fb26fb &.&.L!:!.!.!&.&.
│ │ │ │ -  0x00ac8a70 26fbbf21 26fb26fb 26fb211f 26fb26fb &..!&.&.&.!.&.&.
│ │ │ │ -  0x00ac8a80 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8a90 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8aa0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8ab0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8ac0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8ad0 26fb26fb 26fb26fb 26fb26fb 26fb26fb &.&.&.&.&.&.&.&.
│ │ │ │ -  0x00ac8ae0 26fb26fb 26fb26fb 26fbf320 26fbe420 &.&.&.&.&.. &.. 
│ │ │ │ -  0x00ac8af0 d520c520 122126fb 00212221 eb1c7c20 . . .!&..!"!..| 
│ │ │ │ -  0x00ac8b00 26fb26fb 6f206020 51200000 4c0a87f9 &.&.o ` Q ..L...
│ │ │ │ -  0x00ac8b10 87f987f9 430a87f9 d20887f9 c90887f9 ....C...........
│ │ │ │ -  0x00ac8b20 dd0a87f9 5d0a87f9 87f987f9 87f987f9 ....]...........
│ │ │ │ -  0x00ac8b30 87f987f9 87f987f9 87f987f9 87f987f9 ................
│ │ │ │ -  0x00ac8b40 87f987f9 87f987f9 aa09a009 87f987f9 ................
│ │ │ │ -  0x00ac8b50 550a87f9 87f987f9 510787f9 87f987f9 U.......Q.......
│ │ │ │ -  0x00ac8b60 87f987f9 3b0787f9 320787f9 de0687f9 ....;...2.......
│ │ │ │ -  0x00ac8b70 b10687f9 1f090000 e107a107 cd077507 ..............u.
│ │ │ │ -  0x00ac8b80 b8079207 62074f07 f109d009 4e093b09 ....b.O.....N.;.
│ │ │ │ -  0x00ac8b90 bd09aa09 9c0a59f9 ed0659f9 59f959f9 ......Y...Y.Y.Y.
│ │ │ │ -  0x00ac8ba0 59f959f9 59f959f9 59f959f9 1e0859f9 Y.Y.Y.Y.Y.Y...Y.
│ │ │ │ -  0x00ac8bb0 59f959f9 59f90608 00000000 00000000 Y.Y.Y...........
│ │ │ │ +  0x00ac8910 d802d802 08ffeb0d da0d8c0e 7b0e6a0e ............{.j.
│ │ │ │ +  0x00ac8920 590e0c0e 08ff08ff fa0d0000 dd08750c Y.............u.
│ │ │ │ +  0x00ac8930 640c190d 080d2a0d 4b0be60c d50cf70c d.....*.K.......
│ │ │ │ +  0x00ac8940 ee0bb30c a20cc40c df0946fb a30846fb ..........F...F.
│ │ │ │ +  0x00ac8950 46fb46fb 46fb46fb 46fb46fb 46fb46fb F.F.F.F.F.F.F.F.
│ │ │ │ +  0x00ac8960 88080000 a40f920f 800f3bfb d518c318 ..........;.....
│ │ │ │ +  0x00ac8970 b1183bfb a4189218 80183bfb 3bfb3bfb ..;.......;.;.;.
│ │ │ │ +  0x00ac8980 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8990 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac89a0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac89b0 3bfb3bfb 73186118 23183bfb 3bfb3bfb ;.;.s.a.#.;.;.;.
│ │ │ │ +  0x00ac89c0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac89d0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac89e0 3bfb3bfb 19180f18 05183bfb fb17f117 ;.;.......;.....
│ │ │ │ +  0x00ac89f0 e7173bfb dd178017 76173bfb 6c176217 ..;.....v.;.l.b.
│ │ │ │ +  0x00ac8a00 90173bfb 8a17e016 3bfb3bfb 3bfb3bfb ..;.....;.;.;.;.
│ │ │ │ +  0x00ac8a10 3bfb3bfb da165d16 3bfb3bfb 3bfb3bfb ;.;...].;.;.;.;.
│ │ │ │ +  0x00ac8a20 3bfb3bfb 57161116 3bfb3bfb 0b16eb15 ;.;.W...;.;.....
│ │ │ │ +  0x00ac8a30 3bfb3bfb a2153bfb 3bfb3bfb 3bfb5f15 ;.;...;.;.;.;._.
│ │ │ │ +  0x00ac8a40 3bfb3bfb 5915ba21 3bfb3bfb 3bfb3bfb ;.;.Y..!;.;.;.;.
│ │ │ │ +  0x00ac8a50 3bfb3bfb 6f213bfb 3bfb3bfb 3bfb3bfb ;.;.o!;.;.;.;.;.
│ │ │ │ +  0x00ac8a60 3bfb3bfb 5f214d21 0622c321 3bfb3bfb ;.;._!M!.".!;.;.
│ │ │ │ +  0x00ac8a70 3bfbd221 3bfb3bfb 3bfb341f 3bfb3bfb ;..!;.;.;.4.;.;.
│ │ │ │ +  0x00ac8a80 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8a90 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8aa0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8ab0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8ac0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8ad0 3bfb3bfb 3bfb3bfb 3bfb3bfb 3bfb3bfb ;.;.;.;.;.;.;.;.
│ │ │ │ +  0x00ac8ae0 3bfb3bfb 3bfb3bfb 3bfb0621 3bfbf720 ;.;.;.;.;..!;.. 
│ │ │ │ +  0x00ac8af0 e820d820 25213bfb 13213521 fe1c8f20 . . %!;..!5!... 
│ │ │ │ +  0x00ac8b00 3bfb3bfb 82207320 64200000 5e0a9cf9 ;.;.. s d ..^...
│ │ │ │ +  0x00ac8b10 9cf99cf9 550a9cf9 e4089cf9 db089cf9 ....U...........
│ │ │ │ +  0x00ac8b20 ef0a9cf9 6f0a9cf9 9cf99cf9 9cf99cf9 ....o...........
│ │ │ │ +  0x00ac8b30 9cf99cf9 9cf99cf9 9cf99cf9 9cf99cf9 ................
│ │ │ │ +  0x00ac8b40 9cf99cf9 9cf99cf9 bc09b209 9cf99cf9 ................
│ │ │ │ +  0x00ac8b50 670a9cf9 9cf99cf9 63079cf9 9cf99cf9 g.......c.......
│ │ │ │ +  0x00ac8b60 9cf99cf9 4d079cf9 44079cf9 f0069cf9 ....M...D.......
│ │ │ │ +  0x00ac8b70 c3069cf9 31090000 f307b307 df078707 ....1...........
│ │ │ │ +  0x00ac8b80 ca07a407 74076107 030ae209 60094d09 ....t.a.....`.M.
│ │ │ │ +  0x00ac8b90 cf09bc09 ae0a6ef9 ff066ef9 6ef96ef9 ......n...n.n.n.
│ │ │ │ +  0x00ac8ba0 6ef96ef9 6ef96ef9 6ef96ef9 30086ef9 n.n.n.n.n.n.0.n.
│ │ │ │ +  0x00ac8bb0 6ef96ef9 6ef91808 00000000 00000000 n.n.n...........
│ │ │ │    0x00ac8bc0 73617665 5f6e7063 00000000 00000000 save_npc........
│ │ │ │    0x00ac8bd0 73706172 635f7472 5f696e73 6e5f7374 sparc_tr_insn_st
│ │ │ │    0x00ac8be0 61727400 00000000 73706172 635f7472 art.....sparc_tr
│ │ │ │    0x00ac8bf0 5f696e73 6e5f7374 61727400 00000000 _insn_start.....
│ │ │ │    0x00ac8c00 67656e5f 64657374 5f677072 00000000 gen_dest_gpr....
│ │ │ │    0x00ac8c10 67656e5f 73746f72 655f6770 72000000 gen_store_gpr...
│ │ │ │    0x00ac8c20 64656c61 795f6578 63657074 696f6e76 delay_exceptionv
│ │ │ ├── readelf --wide --decompress --hex-dump=.eh_frame_hdr {}
│ │ │ │ @@ -5994,17 +5994,17 @@
│ │ │ │    0x00b36dec f4800a00 e859c3ff 1c810a00 645ac3ff .....Y......dZ..
│ │ │ │    0x00b36dfc 48810a00 445bc3ff 80810a00 045cc3ff H...D[.......\..
│ │ │ │    0x00b36e0c b8810a00 d45cc3ff ec810a00 685dc3ff .....\......h]..
│ │ │ │    0x00b36e1c 20820a00 8c5ec3ff 60820a00 b05fc3ff  ....^..`...._..
│ │ │ │    0x00b36e2c a0820a00 9460c3ff dc820a00 8461c3ff .....`.......a..
│ │ │ │    0x00b36e3c 18830a00 9061c3ff 2c830a00 6c62c3ff .....a..,...lb..
│ │ │ │    0x00b36e4c 58830a00 4463c3ff f4830a00 8463c3ff X...Dc.......c..
│ │ │ │ -  0x00b36e5c 08840a00 d063c3ff 1c840a00 1064c3ff .....c.......d..
│ │ │ │ -  0x00b36e6c 30840a00 5064c3ff 44840a00 8c64c3ff 0...Pd..D....d..
│ │ │ │ -  0x00b36e7c 58840a00 d464c3ff 6c840a00 2465c3ff X....d..l...$e..
│ │ │ │ +  0x00b36e5c 08840a00 d063c3ff 1c840a00 0c64c3ff .....c.......d..
│ │ │ │ +  0x00b36e6c 30840a00 4864c3ff 44840a00 8464c3ff 0...Hd..D....d..
│ │ │ │ +  0x00b36e7c 58840a00 d064c3ff 6c840a00 2465c3ff X....d..l...$e..
│ │ │ │    0x00b36e8c 80840a00 7065c3ff 94840a00 a865c3ff ....pe.......e..
│ │ │ │    0x00b36e9c a8840a00 3468c3ff dc840a00 8468c3ff ....4h.......h..
│ │ │ │    0x00b36eac f8840a00 f068c3ff 20850a00 b469c3ff .....h.. ....i..
│ │ │ │    0x00b36ebc 50850a00 646ac3ff 7c850a00 e46ac3ff P...dj..|....j..
│ │ │ │    0x00b36ecc ac850a00 4c6bc3ff d4850a00 086cc3ff ....Lk.......l..
│ │ │ │    0x00b36edc 04860a00 c46cc3ff 34860a00 246dc3ff .....l..4...$m..
│ │ │ │    0x00b36eec 5c860a00 846dc3ff 84860a00 446ec3ff \....m......Dn..
│ │ │ ├── readelf --wide --decompress --hex-dump=.eh_frame {}
│ │ │ │ @@ -32843,22 +32843,22 @@
│ │ │ │    0x00bc7b08 02510ad7 43deddd5 d6d3d40e 00412d41 .Q..C........A-A
│ │ │ │    0x00bc7b18 0b41d700 18000000 98040800 34ee83ff .A..........4...
│ │ │ │    0x00bc7b28 30000000 00412d41 0e109d02 9e010000 0....A-A........
│ │ │ │    0x00bc7b38 18000000 b4040800 48ee83ff 30000000 ........H...0...
│ │ │ │    0x00bc7b48 00412d41 0e109d02 9e010000 18000000 .A-A............
│ │ │ │    0x00bc7b58 d0040800 5cee83ff 30000000 00412d41 ....\...0....A-A
│ │ │ │    0x00bc7b68 0e109d02 9e010000 10000000 ec040800 ................
│ │ │ │ -  0x00bc7b78 48dfb8ff 3c000000 00000000 10000000 H...<...........
│ │ │ │ +  0x00bc7b78 48dfb8ff 40000000 00000000 10000000 H...@...........
│ │ │ │    0x00bc7b88 00050800 74dfb8ff 4c000000 00000000 ....t...L.......
│ │ │ │ -  0x00bc7b98 10000000 14050800 acdfb8ff 40000000 ............@...
│ │ │ │ -  0x00bc7ba8 00000000 10000000 28050800 d8dfb8ff ........(.......
│ │ │ │ -  0x00bc7bb8 40000000 00000000 10000000 3c050800 @...........<...
│ │ │ │ -  0x00bc7bc8 04e0b8ff 3c000000 00000000 10000000 ....<...........
│ │ │ │ -  0x00bc7bd8 50050800 2ce0b8ff 48000000 00000000 P...,...H.......
│ │ │ │ -  0x00bc7be8 10000000 64050800 60e0b8ff 50000000 ....d...`...P...
│ │ │ │ +  0x00bc7b98 10000000 14050800 acdfb8ff 3c000000 ............<...
│ │ │ │ +  0x00bc7ba8 00000000 10000000 28050800 d4dfb8ff ........(.......
│ │ │ │ +  0x00bc7bb8 3c000000 00000000 10000000 3c050800 <...........<...
│ │ │ │ +  0x00bc7bc8 fcdfb8ff 3c000000 00000000 10000000 ....<...........
│ │ │ │ +  0x00bc7bd8 50050800 24e0b8ff 4c000000 00000000 P...$...L.......
│ │ │ │ +  0x00bc7be8 10000000 64050800 5ce0b8ff 50000000 ....d...\...P...
│ │ │ │    0x00bc7bf8 00000000 10000000 78050800 9ce0b8ff ........x.......
│ │ │ │    0x00bc7c08 4c000000 00000000 10000000 8c050800 L...............
│ │ │ │    0x00bc7c18 d4e0b8ff 38000000 00000000 30000000 ....8.......0...
│ │ │ │    0x00bc7c28 a0050800 f8e0b8ff 8c020000 00412d41 .............A-A
│ │ │ │    0x00bc7c38 0e409d08 9e074293 06940542 95049603 .@....B....B....
│ │ │ │    0x00bc7c48 600adedd d5d6d3d4 0e00412d 480b0000 `.........A-H...
│ │ │ │    0x00bc7c58 18000000 d4050800 50e3b8ff 4c000000 ........P...L...
│ │ │ │ @@ -33284,34 +33284,34 @@
│ │ │ │    0x00bc9698 d40e0041 2d4b0b48 0adeddd7 d8d5d6d3 ...A-K.H........
│ │ │ │    0x00bc96a8 d40e0041 2d4b0b45 9a09990a 419c079b ...A-K.E....A...
│ │ │ │    0x00bc96b8 086cd9da dbdc024f 990a9a09 9b089c07 .l.....O........
│ │ │ │    0x00bc96c8 41dad941 dcdb4a9a 09990a41 9c079b08 A..A..J....A....
│ │ │ │    0x00bc96d8 28000000 54200800 c44db9ff cc010000 (...T ...M......
│ │ │ │    0x00bc96e8 00412d41 0e409d08 9e074493 06940554 .A-A.@....D....T
│ │ │ │    0x00bc96f8 0adeddd3 d40e0041 2d480b00 98020000 .......A-H......
│ │ │ │ -  0x00bc9708 80200800 644fb9ff 109d0000 00412d41 . ..dO.......A-A
│ │ │ │ +  0x00bc9708 80200800 644fb9ff 089d0000 00412d41 . ..dO.......A-A
│ │ │ │    0x00bc9718 0eb00145 9d069e05 6f0addde 0e00412d ...E....o.....A-
│ │ │ │ -  0x00bc9728 4e0b02b9 94039304 66d4d302 aa0addde N.......f.......
│ │ │ │ -  0x00bc9738 0e00412d 410b024c 94039304 65d4d303 ..A-A..L....e...
│ │ │ │ -  0x00bc9748 fa010add de0e0041 2d410b03 ad019403 .......A-A......
│ │ │ │ +  0x00bc9728 4e0b02b9 94039304 66d4d302 a20addde N.......f.......
│ │ │ │ +  0x00bc9738 0e00412d 410b0249 94039304 65d4d303 ..A-A..I....e...
│ │ │ │ +  0x00bc9748 f0010add de0e0041 2d410b03 ad019403 .......A-A......
│ │ │ │    0x00bc9758 930461d4 d3025293 04940341 d4d35593 ..a...R....A..U.
│ │ │ │ -  0x00bc9768 0494034c d3d40393 020a9403 93044196 ...L..........A.
│ │ │ │ -  0x00bc9778 01950241 0b749304 940341d4 d302530a ...A.t....A...S.
│ │ │ │ +  0x00bc9768 0494034c d3d403a2 020a9403 93044196 ...L..........A.
│ │ │ │ +  0x00bc9778 01950241 0b799304 940341d4 d302530a ...A.y....A...S.
│ │ │ │    0x00bc9788 ddde0e00 422d410b 03550193 0494034e ....B-A..U.....N
│ │ │ │ -  0x00bc9798 d3d4025c 94039304 57d4d302 480a9403 ...\....W...H...
│ │ │ │ +  0x00bc9798 d3d4025c 94039304 57d4d302 460a9403 ...\....W...F...
│ │ │ │    0x00bc97a8 93044e0b 02a99403 93044196 0195027a ..N.......A....z
│ │ │ │    0x00bc97b8 d4d341d6 d5469403 93044196 0195027a ..A..F....A....z
│ │ │ │    0x00bc97c8 d4d341d6 d5037801 94039304 56d4d356 ..A...x.....V..V
│ │ │ │    0x00bc97d8 94039304 51d3d45b 0a940393 044e0b46 ....Q..[.....N.F
│ │ │ │    0x00bc97e8 0a940393 044e0b03 09019403 93044196 .....N........A.
│ │ │ │    0x00bc97f8 0195027a d4d341d6 d5030301 94039304 ...z..A.........
│ │ │ │    0x00bc9808 41960195 027ad4d3 41d6d503 12019403 A....z..A.......
│ │ │ │    0x00bc9818 93044196 0195026a d4d341d6 d5037901 ..A....j..A...y.
│ │ │ │    0x00bc9828 94039304 41960195 026ad4d3 41d6d503 ....A....j..A...
│ │ │ │ -  0x00bc9838 aa019403 930454d4 d302a294 03930454 ......T........T
│ │ │ │ +  0x00bc9838 ac019403 930454d4 d302a294 03930454 ......T........T
│ │ │ │    0x00bc9848 d4d303ee 01940393 04419601 95026ad4 .........A....j.
│ │ │ │    0x00bc9858 d341d6d5 49930494 0344d3d4 70930494 .A..I....D..p...
│ │ │ │    0x00bc9868 0344d3d4 5f940393 04419601 95026ad4 .D.._....A....j.
│ │ │ │    0x00bc9878 d341d6d5 02709403 930477d4 d3579403 .A...p....w..W..
│ │ │ │    0x00bc9888 930476d4 d36a9403 93044196 0195026a ..v..j....A....j
│ │ │ │    0x00bc9898 d4d341d6 d5509403 930479d4 d3759403 ..A..P....y..u..
│ │ │ │    0x00bc98a8 93044196 0195026a d4d341d6 d5609403 ..A....j..A..`..
│ │ │ │ @@ -33320,15 +33320,15 @@
│ │ │ │    0x00bc98d8 930475d4 d3024294 03930475 d4d3025f ..u...B....u..._
│ │ │ │    0x00bc98e8 94039304 41960195 026bd4d3 41d6d503 ....A....k..A...
│ │ │ │    0x00bc98f8 5d019304 94034cd4 d3024094 03930467 ].....L...@....g
│ │ │ │    0x00bc9908 d4d35794 03930441 96019502 75d4d341 ..W....A....u..A
│ │ │ │    0x00bc9918 d6d54893 04940395 0296014a d3d4d5d6 ..H........J....
│ │ │ │    0x00bc9928 027e9403 93044196 0195026d d4d341d6 .~....A....m..A.
│ │ │ │    0x00bc9938 d54b9403 93044196 0195026d d4d341d6 .K....A....m..A.
│ │ │ │ -  0x00bc9948 d502ae94 0393046b d4d36b94 0393046b .......k..k....k
│ │ │ │ +  0x00bc9948 d502ae94 0393046b d4d36a94 0393046b .......k..j....k
│ │ │ │    0x00bc9958 d4d30393 01930494 034c0ad4 d3410b48 .........L...A.H
│ │ │ │    0x00bc9968 d3d45393 04940348 d3d40342 01940393 ..S....H...B....
│ │ │ │    0x00bc9978 047ad4d3 53940393 047bd4d3 034e0194 .z..S....{...N..
│ │ │ │    0x00bc9988 03930479 d4d36c94 03930460 d4d35a93 ...y..l....`..Z.
│ │ │ │    0x00bc9998 0494034e 95029601 24000000 1c230800 ...N....$....#..
│ │ │ │    0x00bc99a8 d8e9b9ff a4000000 00412d41 0e209d04 .........A-A. ..
│ │ │ │    0x00bc99b8 9e034393 02580ade ddd30e00 412d470b ..C..X......A-G.
│ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {}
│ │ │ │ @@ -1,7 +1,7 @@
│ │ │ │  
│ │ │ │  Hex dump of section '.gnu_debuglink':
│ │ │ │ -  0x00000000 36323461 33313239 64386563 33653964 624a3129d8ec3e9d
│ │ │ │ -  0x00000010 32313762 64373061 64326463 64376463 217bd70ad2dcd7dc
│ │ │ │ -  0x00000020 64313436 34642e64 65627567 00000000 d1464d.debug....
│ │ │ │ -  0x00000030 07be726a                            ..rj
│ │ │ │ +  0x00000000 36613866 37336537 34386362 37393363 6a8f73e748cb793c
│ │ │ │ +  0x00000010 32663538 38353665 32323463 61333334 2f58856e224ca334
│ │ │ │ +  0x00000020 35356238 30652e64 65627567 00000000 55b80e.debug....
│ │ │ │ +  0x00000030 28757e74                            (u~t