--- /srv/rebuilderd/tmp/rebuilderdPnxZ5K/inputs/libfftw3-dev_3.3.10-2+b1_armel.deb +++ /srv/rebuilderd/tmp/rebuilderdPnxZ5K/out/libfftw3-dev_3.3.10-2+b1_armel.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2024-11-29 16:25:41.000000 debian-binary │ --rw-r--r-- 0 0 0 1236 2024-11-29 16:25:41.000000 control.tar.xz │ --rw-r--r-- 0 0 0 847628 2024-11-29 16:25:41.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 1232 2024-11-29 16:25:41.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 863096 2024-11-29 16:25:41.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./control │ │ │ @@ -1,13 +1,13 @@ │ │ │ Package: libfftw3-dev │ │ │ Source: fftw3 (3.3.10-2) │ │ │ Version: 3.3.10-2+b1 │ │ │ Architecture: armel │ │ │ Maintainer: Debian Science Maintainers │ │ │ -Installed-Size: 5492 │ │ │ +Installed-Size: 5539 │ │ │ Depends: libfftw3-bin (= 3.3.10-2+b1), libfftw3-double3 (= 3.3.10-2+b1), libfftw3-single3 (= 3.3.10-2+b1) │ │ │ Suggests: libfftw3-doc │ │ │ Section: libdevel │ │ │ Priority: optional │ │ │ Multi-Arch: same │ │ │ Homepage: https://fftw.org │ │ │ Description: Library for computing Fast Fourier Transforms - development │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -4,20 +4,20 @@ │ │ │ -rw-r--r-- 0 root (0) root (0) 2447 2024-11-29 16:25:41.000000 ./usr/include/fftw3.f │ │ │ -rw-r--r-- 0 root (0) root (0) 55032 2024-11-29 16:25:41.000000 ./usr/include/fftw3.f03 │ │ │ -rw-r--r-- 0 root (0) root (0) 31986 2024-11-29 16:25:41.000000 ./usr/include/fftw3.h │ │ │ -rw-r--r-- 0 root (0) root (0) 27203 2024-11-29 16:25:41.000000 ./usr/include/fftw3l.f03 │ │ │ -rw-r--r-- 0 root (0) root (0) 25902 2024-11-29 16:25:41.000000 ./usr/include/fftw3q.f03 │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/lib/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/ │ │ │ --rw-r--r-- 0 root (0) root (0) 2898050 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3.a │ │ │ --rw-r--r-- 0 root (0) root (0) 29282 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3_omp.a │ │ │ --rw-r--r-- 0 root (0) root (0) 32554 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3_threads.a │ │ │ --rw-r--r-- 0 root (0) root (0) 2414554 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f.a │ │ │ --rw-r--r-- 0 root (0) root (0) 29432 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f_omp.a │ │ │ --rw-r--r-- 0 root (0) root (0) 32710 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f_threads.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 2914506 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 30274 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3_omp.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 33594 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3_threads.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 2441822 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 30424 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f_omp.a │ │ │ +-rw-r--r-- 0 root (0) root (0) 33750 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/libfftw3f_threads.a │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/pkgconfig/ │ │ │ -rw-r--r-- 0 root (0) root (0) 243 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/pkgconfig/fftw3.pc │ │ │ -rw-r--r-- 0 root (0) root (0) 244 2024-11-29 16:25:41.000000 ./usr/lib/arm-linux-gnueabi/pkgconfig/fftw3f.pc │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/share/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:25:41.000000 ./usr/share/doc/libfftw3-dev/ │ │ │ -rw-r--r-- 0 root (0) root (0) 10046 2021-02-25 22:52:19.000000 ./usr/share/doc/libfftw3-dev/NEWS.gz │ │ ├── ./usr/lib/arm-linux-gnueabi/libfftw3.a │ │ │ ├── nm -s {} │ │ │ │┄ error from `nm -s {}`: │ │ │ │┄ nm: debug.o: no symbols │ │ │ │┄ nm: altivec.o: no symbols │ │ │ │┄ nm: avx-128-fma.o: no symbols │ │ │ │┄ nm: avx.o: no symbols │ │ │ │┄ nm: avx2.o: no symbols │ │ │ │┄ nm: avx512.o: no symbols │ │ │ │┄ nm: kcvi.o: no symbols │ │ │ │┄ nm: neon.o: no symbols │ │ │ │┄ nm: sse2.o: no symbols │ │ │ │┄ nm: taint.o: no symbols │ │ │ │┄ nm: vsx.o: no symbols │ │ │ │ @@ -637,16 +637,16 @@ │ │ │ │ align.o: │ │ │ │ 00000000 T fftw_ialignment_of │ │ │ │ │ │ │ │ alloc.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000008 r .LC1 │ │ │ │ U fftw_assertion_failed │ │ │ │ -00000048 T fftw_ifree │ │ │ │ -0000004c T fftw_ifree0 │ │ │ │ +0000005c T fftw_ifree │ │ │ │ +00000060 T fftw_ifree0 │ │ │ │ U fftw_kernel_free │ │ │ │ U fftw_kernel_malloc │ │ │ │ 00000000 T fftw_malloc_plain │ │ │ │ │ │ │ │ assert.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ @@ -659,41 +659,41 @@ │ │ │ │ │ │ │ │ awake.o: │ │ │ │ 00000000 T fftw_null_awake │ │ │ │ │ │ │ │ buffered.o: │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -0000009c T fftw_bufdist │ │ │ │ +000000b8 T fftw_bufdist │ │ │ │ U fftw_imax │ │ │ │ U fftw_imin │ │ │ │ U fftw_modulo │ │ │ │ 00000000 T fftw_nbuf │ │ │ │ -000000d4 T fftw_nbuf_redundant │ │ │ │ -000000c4 T fftw_toobig │ │ │ │ +000000fc T fftw_nbuf_redundant │ │ │ │ +000000ec T fftw_toobig │ │ │ │ │ │ │ │ cpy1d.o: │ │ │ │ 00000000 T fftw_cpy1d │ │ │ │ │ │ │ │ cpy2d-pair.o: │ │ │ │ 00000000 T fftw_cpy2d_pair │ │ │ │ -00000228 T fftw_cpy2d_pair_ci │ │ │ │ -0000029c T fftw_cpy2d_pair_co │ │ │ │ -0000017c T fftw_zero1d_pair │ │ │ │ +00000230 T fftw_cpy2d_pair_ci │ │ │ │ +000002bc T fftw_cpy2d_pair_co │ │ │ │ +0000016c T fftw_zero1d_pair │ │ │ │ U memset │ │ │ │ │ │ │ │ cpy2d.o: │ │ │ │ 0000026c t dotile │ │ │ │ -000003ac t dotile_buf │ │ │ │ +00000410 t dotile_buf │ │ │ │ U fftw_compute_tilesz │ │ │ │ 00000000 T fftw_cpy2d │ │ │ │ -000002d4 T fftw_cpy2d_ci │ │ │ │ -00000340 T fftw_cpy2d_co │ │ │ │ -00000444 T fftw_cpy2d_tiled │ │ │ │ -000004cc T fftw_cpy2d_tiledbuf │ │ │ │ +000002f8 T fftw_cpy2d_ci │ │ │ │ +00000384 T fftw_cpy2d_co │ │ │ │ +000004c4 T fftw_cpy2d_tiled │ │ │ │ +00000568 T fftw_cpy2d_tiledbuf │ │ │ │ U fftw_tile2d │ │ │ │ │ │ │ │ ct.o: │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 T fftw_ct_uglyp │ │ │ │ │ │ │ │ debug.o: │ │ │ │ @@ -710,56 +710,56 @@ │ │ │ │ kalloc.o: │ │ │ │ 00000004 T fftw_kernel_free │ │ │ │ 00000000 T fftw_kernel_malloc │ │ │ │ U free │ │ │ │ U malloc │ │ │ │ │ │ │ │ md5-1.o: │ │ │ │ -0000007c T fftw_md5INT │ │ │ │ -0000005c T fftw_md5int │ │ │ │ +000000a4 T fftw_md5INT │ │ │ │ +00000084 T fftw_md5int │ │ │ │ 00000000 T fftw_md5putb │ │ │ │ U fftw_md5putc │ │ │ │ -00000034 T fftw_md5puts │ │ │ │ -0000009c T fftw_md5unsigned │ │ │ │ +00000048 T fftw_md5puts │ │ │ │ +000000c4 T fftw_md5unsigned │ │ │ │ │ │ │ │ md5.o: │ │ │ │ 00000000 T fftw_md5begin │ │ │ │ -000001cc T fftw_md5end │ │ │ │ +000001f8 T fftw_md5end │ │ │ │ 0000003c T fftw_md5putc │ │ │ │ U memcpy │ │ │ │ 00000100 r roundtab │ │ │ │ 00000000 r sintab │ │ │ │ │ │ │ │ minmax.o: │ │ │ │ 00000000 T fftw_imax │ │ │ │ 0000000c T fftw_imin │ │ │ │ │ │ │ │ ops.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_i2d │ │ │ │ -000000e8 T fftw_ops_add │ │ │ │ -000000fc T fftw_ops_add2 │ │ │ │ +0000011c T fftw_ops_add │ │ │ │ +00000130 T fftw_ops_add2 │ │ │ │ 0000001c T fftw_ops_cpy │ │ │ │ -00000060 T fftw_ops_madd │ │ │ │ -00000104 T fftw_ops_madd2 │ │ │ │ -0000003c T fftw_ops_other │ │ │ │ +00000078 T fftw_ops_madd │ │ │ │ +00000138 T fftw_ops_madd2 │ │ │ │ +00000040 T fftw_ops_other │ │ │ │ 00000000 T fftw_ops_zero │ │ │ │ │ │ │ │ pickdim.o: │ │ │ │ 00000000 T fftw_pickdim │ │ │ │ │ │ │ │ plan.o: │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ 00000000 T fftw_mkplan │ │ │ │ U fftw_ops_zero │ │ │ │ -00000060 T fftw_plan_awake │ │ │ │ -00000038 T fftw_plan_destroy_internal │ │ │ │ -0000005c T fftw_plan_null_destroy │ │ │ │ +0000008c T fftw_plan_awake │ │ │ │ +0000004c T fftw_plan_destroy_internal │ │ │ │ +00000088 T fftw_plan_null_destroy │ │ │ │ │ │ │ │ planner.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 0000000c r .LC1 │ │ │ │ 00000024 r .LC2 │ │ │ │ 00000054 r .LC3 │ │ │ │ 00000058 r .LC4 │ │ │ │ @@ -769,119 +769,119 @@ │ │ │ │ 000000d8 r .LC8 │ │ │ │ 000000dc r .LC9 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dcmpeq │ │ │ │ U __aeabi_dcmpge │ │ │ │ U __aeabi_dcmplt │ │ │ │ U __aeabi_uidivmod │ │ │ │ -00000ed4 t evaluate_plan │ │ │ │ -00000c9c t exprt │ │ │ │ +00001058 t evaluate_plan │ │ │ │ +00000ddc t exprt │ │ │ │ U fftw_assertion_failed │ │ │ │ U fftw_elapsed_since │ │ │ │ U fftw_hash │ │ │ │ -00000e54 T fftw_iestimate_cost │ │ │ │ +00000fbc T fftw_iestimate_cost │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_md5begin │ │ │ │ U fftw_md5end │ │ │ │ U fftw_md5int │ │ │ │ U fftw_md5puts │ │ │ │ U fftw_md5unsigned │ │ │ │ U fftw_measure_execution_time │ │ │ │ -00001b00 T fftw_mkplan_d │ │ │ │ -00001b28 T fftw_mkplan_f_d │ │ │ │ -00001984 T fftw_mkplanner │ │ │ │ +00001d1c T fftw_mkplan_d │ │ │ │ +00001d58 T fftw_mkplan_f_d │ │ │ │ +00001b78 T fftw_mkplanner │ │ │ │ U fftw_next_prime │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00001a90 T fftw_planner_destroy │ │ │ │ +00001c98 T fftw_planner_destroy │ │ │ │ U fftw_problem_destroy │ │ │ │ U fftw_solver_destroy │ │ │ │ U fftw_solver_use │ │ │ │ -00000328 t forget │ │ │ │ -0000023c t hgrow │ │ │ │ -000000ec t hinsert0 │ │ │ │ -000003bc t htab_insert │ │ │ │ -000006c0 t htab_lookup │ │ │ │ -00000844 t imprt │ │ │ │ +000003a0 t forget │ │ │ │ +00000284 t hgrow │ │ │ │ +00000110 t hinsert0 │ │ │ │ +0000044c t htab_insert │ │ │ │ +00000788 t htab_lookup │ │ │ │ +0000093c t imprt │ │ │ │ U memset │ │ │ │ -00001284 t mkplan │ │ │ │ +0000144c t mkplan │ │ │ │ 00000000 d padt.1 │ │ │ │ 00000000 t register_solver │ │ │ │ -00000fcc t search0 │ │ │ │ +00001188 t search0 │ │ │ │ 00000000 r stimeout │ │ │ │ U strcmp │ │ │ │ │ │ │ │ primes.o: │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -000003d0 T fftw_choose_radix │ │ │ │ -0000032c T fftw_factors_into │ │ │ │ -0000046c T fftw_factors_into_small_primes │ │ │ │ -00000134 T fftw_find_generator │ │ │ │ -0000027c T fftw_first_divisor │ │ │ │ -000002d8 T fftw_is_prime │ │ │ │ -00000394 T fftw_isqrt │ │ │ │ -00000440 T fftw_modulo │ │ │ │ -00000304 T fftw_next_prime │ │ │ │ +0000045c T fftw_choose_radix │ │ │ │ +00000390 T fftw_factors_into │ │ │ │ +00000528 T fftw_factors_into_small_primes │ │ │ │ +00000150 T fftw_find_generator │ │ │ │ +000002b4 T fftw_first_divisor │ │ │ │ +00000324 T fftw_is_prime │ │ │ │ +0000040c T fftw_isqrt │ │ │ │ +000004e8 T fftw_modulo │ │ │ │ +0000035c T fftw_next_prime │ │ │ │ 00000070 T fftw_power_mod │ │ │ │ 00000070 t fftw_power_mod.localalias │ │ │ │ 00000000 T fftw_safe_mulmod │ │ │ │ 00000000 r primes.0 │ │ │ │ │ │ │ │ print.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 0000000c r .LC2 │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ -000004bc T fftw_mkprinter │ │ │ │ -00000504 T fftw_printer_destroy │ │ │ │ +000004e0 T fftw_mkprinter │ │ │ │ +0000053c T fftw_printer_destroy │ │ │ │ U fftw_tensor_print │ │ │ │ -00000490 t print │ │ │ │ +000004b4 t print │ │ │ │ 00000000 t vprint │ │ │ │ │ │ │ │ problem.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000010 r .LC1 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_md5puts │ │ │ │ 00000034 T fftw_mkproblem │ │ │ │ -0000005c T fftw_mkproblem_unsolvable │ │ │ │ -00000048 T fftw_problem_destroy │ │ │ │ +0000006c T fftw_mkproblem_unsolvable │ │ │ │ +00000054 T fftw_problem_destroy │ │ │ │ 00000000 d padt │ │ │ │ 00000000 d the_unsolvable_problem │ │ │ │ 00000000 t unsolvable_destroy │ │ │ │ 0000001c t unsolvable_hash │ │ │ │ 00000004 t unsolvable_print │ │ │ │ 00000030 t unsolvable_zero │ │ │ │ │ │ │ │ rader.o: │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ -0000009c T fftw_rader_tl_delete │ │ │ │ -00000048 T fftw_rader_tl_find │ │ │ │ +000000bc T fftw_rader_tl_delete │ │ │ │ +00000064 T fftw_rader_tl_find │ │ │ │ 00000000 T fftw_rader_tl_insert │ │ │ │ │ │ │ │ scan.o: │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ -000002e8 T fftw_mkscanner │ │ │ │ -00000320 T fftw_scanner_destroy │ │ │ │ +00000330 T fftw_mkscanner │ │ │ │ +00000374 T fftw_scanner_destroy │ │ │ │ 00000000 t getlong │ │ │ │ -000002bc t scan │ │ │ │ -000000f0 t vscan │ │ │ │ +00000304 t scan │ │ │ │ +00000114 t vscan │ │ │ │ │ │ │ │ solver.o: │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ 00000000 T fftw_mksolver │ │ │ │ -0000002c T fftw_solver_destroy │ │ │ │ -00000068 T fftw_solver_register │ │ │ │ -0000001c T fftw_solver_use │ │ │ │ +00000038 T fftw_solver_destroy │ │ │ │ +00000080 T fftw_solver_register │ │ │ │ +00000028 T fftw_solver_use │ │ │ │ │ │ │ │ solvtab.o: │ │ │ │ 00000000 T fftw_solvtab_exec │ │ │ │ │ │ │ │ stride.o: │ │ │ │ 00000000 R fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ │ │ │ @@ -893,130 +893,130 @@ │ │ │ │ 0000001c r .LC4 │ │ │ │ 00000020 r .LC5 │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_md5INT │ │ │ │ U fftw_md5int │ │ │ │ 00000000 T fftw_mktensor │ │ │ │ -00000030 T fftw_tensor_destroy │ │ │ │ -00000084 T fftw_tensor_md5 │ │ │ │ -00000130 T fftw_tensor_print │ │ │ │ -00000034 T fftw_tensor_sz │ │ │ │ -000000e8 T fftw_tensor_tornk1 │ │ │ │ +00000054 T fftw_tensor_destroy │ │ │ │ +000000a8 T fftw_tensor_md5 │ │ │ │ +00000170 T fftw_tensor_print │ │ │ │ +00000058 T fftw_tensor_sz │ │ │ │ +00000128 T fftw_tensor_tornk1 │ │ │ │ │ │ │ │ tensor1.o: │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_0d │ │ │ │ 00000008 T fftw_mktensor_1d │ │ │ │ │ │ │ │ tensor2.o: │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_2d │ │ │ │ -00000040 T fftw_mktensor_3d │ │ │ │ +0000005c T fftw_mktensor_3d │ │ │ │ │ │ │ │ tensor3.o: │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_4d │ │ │ │ -00000070 T fftw_mktensor_5d │ │ │ │ +0000008c T fftw_mktensor_5d │ │ │ │ │ │ │ │ tensor4.o: │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imax │ │ │ │ U fftw_imin │ │ │ │ -0000018c T fftw_tensor_inplace_strides │ │ │ │ -000001d0 T fftw_tensor_inplace_strides2 │ │ │ │ +000001dc T fftw_tensor_inplace_strides │ │ │ │ +00000220 T fftw_tensor_inplace_strides2 │ │ │ │ 00000000 T fftw_tensor_max_index │ │ │ │ -00000084 T fftw_tensor_min_istride │ │ │ │ -000000f4 T fftw_tensor_min_ostride │ │ │ │ -00000164 T fftw_tensor_min_stride │ │ │ │ -000001f8 T fftw_tensor_strides_decrease │ │ │ │ +0000009c T fftw_tensor_min_istride │ │ │ │ +00000124 T fftw_tensor_min_ostride │ │ │ │ +000001a0 T fftw_tensor_min_stride │ │ │ │ +00000260 T fftw_tensor_strides_decrease │ │ │ │ │ │ │ │ tensor5.o: │ │ │ │ U fftw_mktensor │ │ │ │ -000001e4 T fftw_tensor_append │ │ │ │ +00000234 T fftw_tensor_append │ │ │ │ 00000000 T fftw_tensor_copy │ │ │ │ -000000cc T fftw_tensor_copy_except │ │ │ │ -00000058 T fftw_tensor_copy_inplace │ │ │ │ -0000017c T fftw_tensor_copy_sub │ │ │ │ +000000f4 T fftw_tensor_copy_except │ │ │ │ +0000006c T fftw_tensor_copy_inplace │ │ │ │ +000001c4 T fftw_tensor_copy_sub │ │ │ │ │ │ │ │ tensor7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ 00000000 t compare_by_istride │ │ │ │ -0000003c T fftw_dimcmp │ │ │ │ +0000004c T fftw_dimcmp │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imin │ │ │ │ U fftw_mktensor │ │ │ │ U fftw_tensor_append │ │ │ │ -00000104 T fftw_tensor_compress │ │ │ │ -000001e0 T fftw_tensor_compress_contiguous │ │ │ │ +00000134 T fftw_tensor_compress │ │ │ │ +00000238 T fftw_tensor_compress_contiguous │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_copy_sub │ │ │ │ U fftw_tensor_destroy │ │ │ │ U fftw_tensor_destroy4 │ │ │ │ -0000047c T fftw_tensor_equal │ │ │ │ -000004f8 T fftw_tensor_inplace_locations │ │ │ │ -00000440 T fftw_tensor_split │ │ │ │ +00000534 T fftw_tensor_equal │ │ │ │ +000005b0 T fftw_tensor_inplace_locations │ │ │ │ +000004dc T fftw_tensor_split │ │ │ │ U fftw_tensor_sz │ │ │ │ U qsort │ │ │ │ │ │ │ │ tensor8.o: │ │ │ │ U fftw_tensor_destroy │ │ │ │ 00000000 T fftw_tensor_destroy2 │ │ │ │ -00000018 T fftw_tensor_destroy4 │ │ │ │ +00000024 T fftw_tensor_destroy4 │ │ │ │ │ │ │ │ tensor9.o: │ │ │ │ 00000000 T fftw_tensor_kosherp │ │ │ │ │ │ │ │ tile2d.o: │ │ │ │ U __aeabi_idiv │ │ │ │ -00000b54 T fftw_compute_tilesz │ │ │ │ +00000b8c T fftw_compute_tilesz │ │ │ │ U fftw_isqrt │ │ │ │ 00000000 T fftw_tile2d │ │ │ │ 00000000 t fftw_tile2d.localalias │ │ │ │ │ │ │ │ timer.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_l2d │ │ │ │ U __gettimeofday64 │ │ │ │ -0000002c T fftw_elapsed_since │ │ │ │ +00000040 T fftw_elapsed_since │ │ │ │ 00000000 T fftw_get_crude_time │ │ │ │ -000000fc T fftw_measure_execution_time │ │ │ │ +0000013c T fftw_measure_execution_time │ │ │ │ │ │ │ │ transpose.o: │ │ │ │ 00000000 t dotile │ │ │ │ -00000310 t dotile_buf │ │ │ │ +000002a8 t dotile_buf │ │ │ │ U fftw_compute_tilesz │ │ │ │ U fftw_cpy2d_ci │ │ │ │ U fftw_cpy2d_co │ │ │ │ U fftw_tile2d │ │ │ │ -0000086c T fftw_transpose │ │ │ │ -00000ab0 T fftw_transpose_tiled │ │ │ │ -00000b60 T fftw_transpose_tiledbuf │ │ │ │ -00000418 t transpose_rec │ │ │ │ +00000844 T fftw_transpose │ │ │ │ +00000aa8 T fftw_transpose_tiled │ │ │ │ +00000b78 T fftw_transpose_tiledbuf │ │ │ │ +000003cc t transpose_rec │ │ │ │ │ │ │ │ trig.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_ddiv │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ -0000025c t cexp_zero │ │ │ │ -00000450 t cexpl_sincos │ │ │ │ +000002a4 t cexp_zero │ │ │ │ +000004e8 t cexpl_sincos │ │ │ │ 00000000 t cexpl_sqrtn_table │ │ │ │ -0000043c t cexpl_zero │ │ │ │ +000004d4 t cexpl_zero │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ -0000056c T fftw_mktriggen │ │ │ │ -00000748 T fftw_triggen_destroy │ │ │ │ -00000320 t real_cexp │ │ │ │ -00000270 t rotate_generic │ │ │ │ -000000e0 t rotate_sqrtn_table │ │ │ │ +00000630 T fftw_mktriggen │ │ │ │ +0000082c T fftw_triggen_destroy │ │ │ │ +0000038c t real_cexp │ │ │ │ +000002b8 t rotate_generic │ │ │ │ +00000104 t rotate_sqrtn_table │ │ │ │ U sincos │ │ │ │ │ │ │ │ twiddle.o: │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ @@ -1030,18 +1030,18 @@ │ │ │ │ bluestein.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_ddiv │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000040 t apply │ │ │ │ -00000670 t awake │ │ │ │ -00000038 t destroy │ │ │ │ -00000aa4 T fftw_dft_bluestein_register │ │ │ │ +0000004c t apply │ │ │ │ +00000690 t awake │ │ │ │ +00000044 t destroy │ │ │ │ +00000b04 T fftw_dft_bluestein_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_factors_into_small_primes │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_is_prime │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_dft │ │ │ │ @@ -1051,28 +1051,28 @@ │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktriggen │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_triggen_destroy │ │ │ │ -000008b8 t mkplan │ │ │ │ +000008f8 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt1-buffered.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -00000070 t apply │ │ │ │ -0000060c t awake │ │ │ │ -00000194 t destroy │ │ │ │ +00000084 t apply │ │ │ │ +00000678 t awake │ │ │ │ +000001cc t destroy │ │ │ │ U fftw_bufdist │ │ │ │ -0000063c T fftw_dft_buffered_register │ │ │ │ +000006bc T fftw_dft_buffered_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkplan_f_d │ │ │ │ @@ -1090,15 +1090,15 @@ │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_sz │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_toobig │ │ │ │ 00000000 r maxnbufs │ │ │ │ -000001b8 t mkplan │ │ │ │ +000001fc t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ conf.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U fftw_ct_generic_register │ │ │ │ @@ -1118,214 +1118,214 @@ │ │ │ │ 00000000 d s │ │ │ │ │ │ │ │ lt2-ct.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 00000008 r .LC2 │ │ │ │ U __aeabi_idiv │ │ │ │ -00000040 t apply_dif │ │ │ │ +00000054 t apply_dif │ │ │ │ 00000000 t apply_dit │ │ │ │ -00000118 t awake │ │ │ │ -000000fc t destroy │ │ │ │ +00000160 t awake │ │ │ │ +00000138 t destroy │ │ │ │ U fftw_choose_radix │ │ │ │ -0000013c T fftw_ct_applicable │ │ │ │ +00000198 T fftw_ct_applicable │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_mkplan │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ -00000598 T fftw_mkplan_dftw │ │ │ │ +0000063c T fftw_mkplan_dftw │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver │ │ │ │ -00000560 T fftw_mksolver_ct │ │ │ │ +000005f0 T fftw_mksolver_ct │ │ │ │ 00000000 B fftw_mksolver_ct_hook │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -0000021c t mkplan │ │ │ │ +0000028c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000088 t print │ │ │ │ +000000b8 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ dftw-direct.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000024 r .LC1 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply │ │ │ │ -000006b0 t apply_buf │ │ │ │ -00000080 t apply_extra_iter │ │ │ │ -0000020c t awake │ │ │ │ -00000158 t destroy │ │ │ │ +0000072c t apply_buf │ │ │ │ +0000009c t apply_extra_iter │ │ │ │ +00000268 t awake │ │ │ │ +0000019c t destroy │ │ │ │ U fftw_cpy2d_pair_ci │ │ │ │ U fftw_cpy2d_pair_co │ │ │ │ U fftw_ct_uglyp │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_dftw │ │ │ │ U fftw_mksolver_ct │ │ │ │ U fftw_mksolver_ct_hook │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ -0000096c T fftw_regsolver_ct_directw │ │ │ │ +00000a1c T fftw_regsolver_ct_directw │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ U fftw_twiddle_length │ │ │ │ -00000254 t mkcldw │ │ │ │ +000002b0 t mkcldw │ │ │ │ 00000000 d padt.0 │ │ │ │ -0000015c t print │ │ │ │ +000001a0 t print │ │ │ │ │ │ │ │ dftw-directsq.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply │ │ │ │ -00000210 t awake │ │ │ │ -00000054 t destroy │ │ │ │ +00000258 t awake │ │ │ │ +00000064 t destroy │ │ │ │ U fftw_mkplan_dftw │ │ │ │ U fftw_mksolver_ct │ │ │ │ U fftw_mksolver_ct_hook │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ -00000250 T fftw_regsolver_ct_directwsq │ │ │ │ +00000298 T fftw_regsolver_ct_directwsq │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ U fftw_twiddle_length │ │ │ │ -00000058 t mkcldw │ │ │ │ +00000068 t mkcldw │ │ │ │ 00000000 d padt.0 │ │ │ │ -000001b0 t print │ │ │ │ +000001dc t print │ │ │ │ │ │ │ │ dftw-generic.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 00000008 r .LC2 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -000003c8 t apply_dif │ │ │ │ -00000380 t apply_dit │ │ │ │ -00000694 t awake │ │ │ │ +0000040c t apply_dif │ │ │ │ +000003ac t apply_dit │ │ │ │ +00000718 t awake │ │ │ │ 00000000 t bytwiddle │ │ │ │ -0000048c t destroy │ │ │ │ -000006dc T fftw_ct_generic_register │ │ │ │ +000004f4 t destroy │ │ │ │ +0000076c T fftw_ct_generic_register │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dftw │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver_ct │ │ │ │ U fftw_mksolver_ct_hook │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ -00000494 t mkcldw │ │ │ │ +000004fc t mkcldw │ │ │ │ 00000000 d padt.1 │ │ │ │ -0000041c t print │ │ │ │ +00000478 t print │ │ │ │ 00000000 r tw.0 │ │ │ │ │ │ │ │ dftw-genericbuf.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idivmod │ │ │ │ -00000274 t apply │ │ │ │ -0000049c t awake │ │ │ │ +0000029c t apply │ │ │ │ +000004ec t awake │ │ │ │ 0000001c r batchsizes.1 │ │ │ │ -00000044 t destroy │ │ │ │ +00000050 t destroy │ │ │ │ U fftw_cpy2d_pair_co │ │ │ │ -000004e8 T fftw_ct_genericbuf_register │ │ │ │ +00000548 T fftw_ct_genericbuf_register │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dftw │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver_ct │ │ │ │ U fftw_mksolver_ct_hook │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktriggen │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_triggen_destroy │ │ │ │ -0000004c t mkcldw │ │ │ │ +00000058 t mkcldw │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 r radices.2 │ │ │ │ │ │ │ │ direct.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000020 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ 00000000 t apply │ │ │ │ -000005f0 t apply_buf │ │ │ │ -00000054 t apply_extra_iter │ │ │ │ -00000108 t destroy │ │ │ │ +00000654 t apply_buf │ │ │ │ +00000060 t apply_extra_iter │ │ │ │ +00000138 t destroy │ │ │ │ U fftw_cpy2d_pair_ci │ │ │ │ U fftw_cpy2d_pair_co │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_iabs │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mksolver │ │ │ │ -000008d8 T fftw_mksolver_dft_direct │ │ │ │ -0000090c T fftw_mksolver_dft_directbuf │ │ │ │ +00000964 T fftw_mksolver_dft_direct │ │ │ │ +000009ac T fftw_mksolver_dft_directbuf │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -00000188 t mkplan │ │ │ │ +000001cc t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -0000010c t print │ │ │ │ +0000013c t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ generic.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ 00000020 t apply │ │ │ │ -0000043c t awake │ │ │ │ -0000058c T fftw_dft_generic_register │ │ │ │ +00000460 t awake │ │ │ │ +000005c4 T fftw_dft_generic_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_ifree │ │ │ │ U fftw_is_prime │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_plan_null_destroy │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ 00000000 r half_tw.0 │ │ │ │ -00000480 t mkplan │ │ │ │ +000004a4 t mkplan │ │ │ │ 00000000 d padt.1 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.2 │ │ │ │ │ │ │ │ indirect-transpose.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply_op │ │ │ │ -00000194 t awake │ │ │ │ -00000170 t destroy │ │ │ │ -0000069c T fftw_dft_indirect_transpose_register │ │ │ │ +000001d0 t awake │ │ │ │ +000001a0 t destroy │ │ │ │ +00000718 T fftw_dft_indirect_transpose_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_iabs │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ @@ -1335,28 +1335,28 @@ │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_destroy2 │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ -000001c4 t mkplan │ │ │ │ +00000214 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -0000012c t print │ │ │ │ +00000150 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ indirect.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000018 d adt_after │ │ │ │ 0000000c d adt_before │ │ │ │ -0000004c t apply_after │ │ │ │ +00000060 t apply_after │ │ │ │ 00000000 t apply_before │ │ │ │ -00000334 t awake │ │ │ │ -000000e8 t destroy │ │ │ │ -000003e8 T fftw_dft_indirect_register │ │ │ │ +0000038c t awake │ │ │ │ +00000124 t destroy │ │ │ │ +0000046c T fftw_dft_indirect_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkplan_f_d │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ @@ -1366,19 +1366,19 @@ │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_min_istride │ │ │ │ U fftw_tensor_min_ostride │ │ │ │ U fftw_tensor_strides_decrease │ │ │ │ -00000358 t mkcld_after │ │ │ │ -000003a0 t mkcld_before │ │ │ │ -00000104 t mkplan │ │ │ │ +000003c4 t mkcld_after │ │ │ │ +00000418 t mkcld_before │ │ │ │ +0000014c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -000000a4 t print │ │ │ │ +000000d4 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ kdft-dif.o: │ │ │ │ 00000000 T fftw_kdft_dif_register │ │ │ │ U fftw_regsolver_ct_directw │ │ │ │ │ │ │ │ kdft-difsq.o: │ │ │ │ @@ -1394,15 +1394,15 @@ │ │ │ │ U fftw_mksolver_dft_direct │ │ │ │ U fftw_mksolver_dft_directbuf │ │ │ │ U fftw_solver_register │ │ │ │ │ │ │ │ nop.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000000 t apply │ │ │ │ -00000098 T fftw_dft_nop_register │ │ │ │ +000000ac T fftw_dft_nop_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_null_destroy │ │ │ │ U fftw_solver_register │ │ │ │ @@ -1423,42 +1423,42 @@ │ │ │ │ U fftw_dft_zerotens │ │ │ │ U fftw_ialignment_of │ │ │ │ U fftw_ifree │ │ │ │ U fftw_md5INT │ │ │ │ U fftw_md5int │ │ │ │ U fftw_md5puts │ │ │ │ U fftw_mkproblem │ │ │ │ -000001bc T fftw_mkproblem_dft │ │ │ │ -0000024c T fftw_mkproblem_dft_d │ │ │ │ +0000020c T fftw_mkproblem_dft │ │ │ │ +000002d4 T fftw_mkproblem_dft_d │ │ │ │ U fftw_mkproblem_unsolvable │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_compress │ │ │ │ U fftw_tensor_compress_contiguous │ │ │ │ U fftw_tensor_destroy │ │ │ │ U fftw_tensor_destroy2 │ │ │ │ U fftw_tensor_inplace_locations │ │ │ │ U fftw_tensor_md5 │ │ │ │ -000000e4 t hash │ │ │ │ +00000120 t hash │ │ │ │ 00000000 d padt │ │ │ │ -00000020 t print │ │ │ │ -000000b4 t zero │ │ │ │ +0000002c t print │ │ │ │ +000000dc t zero │ │ │ │ │ │ │ │ lt5-rader.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000020 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_ddiv │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idivmod │ │ │ │ -000000b4 t apply │ │ │ │ -000005ac t awake │ │ │ │ -00000588 t destroy │ │ │ │ -00000ab0 T fftw_dft_rader_register │ │ │ │ +000000c0 t apply │ │ │ │ +000005d8 t awake │ │ │ │ +000005a8 t destroy │ │ │ │ +00000b20 T fftw_dft_rader_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_factors_into_small_primes │ │ │ │ U fftw_find_generator │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_is_prime │ │ │ │ U fftw_malloc_plain │ │ │ │ @@ -1474,27 +1474,27 @@ │ │ │ │ U fftw_power_mod │ │ │ │ U fftw_rader_tl_delete │ │ │ │ U fftw_rader_tl_find │ │ │ │ U fftw_rader_tl_insert │ │ │ │ U fftw_safe_mulmod │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_triggen_destroy │ │ │ │ -000007c4 t mkplan │ │ │ │ +0000080c t mkplan │ │ │ │ 00000000 b omegas │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ rank-geq2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000000 t apply │ │ │ │ -000002dc t awake │ │ │ │ +00000328 t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -0000008c t destroy │ │ │ │ -00000300 T fftw_dft_rank_geq2_register │ │ │ │ +000000ac t destroy │ │ │ │ +00000360 T fftw_dft_rank_geq2_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_pickdim │ │ │ │ @@ -1504,32 +1504,32 @@ │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_destroy4 │ │ │ │ U fftw_tensor_max_index │ │ │ │ U fftw_tensor_min_stride │ │ │ │ U fftw_tensor_split │ │ │ │ -000000a8 t mkplan │ │ │ │ +000000d4 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -0000004c t print │ │ │ │ +00000060 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ solve.o: │ │ │ │ 00000000 T fftw_dft_solve │ │ │ │ │ │ │ │ vrank-geq1.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_i2d │ │ │ │ 00000000 t apply │ │ │ │ -00000318 t awake │ │ │ │ +00000368 t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -00000310 t destroy │ │ │ │ +00000360 t destroy │ │ │ │ U fftw_dft_solve │ │ │ │ -00000320 T fftw_dft_vrank_geq1_register │ │ │ │ +00000370 T fftw_dft_vrank_geq1_register │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imin │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_madd2 │ │ │ │ @@ -1537,21 +1537,21 @@ │ │ │ │ U fftw_pickdim │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_except │ │ │ │ U fftw_tensor_max_index │ │ │ │ -000000d8 t mkplan │ │ │ │ +00000108 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000098 t print │ │ │ │ +000000bc t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ zero.o: │ │ │ │ -0000057c T fftw_dft_zerotens │ │ │ │ +00000750 T fftw_dft_zerotens │ │ │ │ U memset │ │ │ │ 00000000 t recur │ │ │ │ │ │ │ │ n.o: │ │ │ │ 00000000 D fftw_dft_n_genus │ │ │ │ 00000000 t okp │ │ │ │ │ │ │ │ @@ -1615,606 +1615,606 @@ │ │ │ │ n1_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000ba4 T fftw_codelet_n1_10 │ │ │ │ +00000bbc T fftw_codelet_n1_10 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_10 │ │ │ │ │ │ │ │ n1_11.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000168c T fftw_codelet_n1_11 │ │ │ │ +000016a4 T fftw_codelet_n1_11 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_11 │ │ │ │ │ │ │ │ n1_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b84 T fftw_codelet_n1_12 │ │ │ │ +00000b80 T fftw_codelet_n1_12 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_12 │ │ │ │ │ │ │ │ n1_13.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000197c T fftw_codelet_n1_13 │ │ │ │ +00001978 T fftw_codelet_n1_13 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_13 │ │ │ │ │ │ │ │ n1_14.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001518 T fftw_codelet_n1_14 │ │ │ │ +00001540 T fftw_codelet_n1_14 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_14 │ │ │ │ │ │ │ │ n1_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001598 T fftw_codelet_n1_15 │ │ │ │ +000015b4 T fftw_codelet_n1_15 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_15 │ │ │ │ │ │ │ │ n1_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001224 T fftw_codelet_n1_16 │ │ │ │ +0000123c T fftw_codelet_n1_16 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_16 │ │ │ │ │ │ │ │ n1_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000180 T fftw_codelet_n1_2 │ │ │ │ +000001a0 T fftw_codelet_n1_2 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_2 │ │ │ │ │ │ │ │ n1_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001c58 T fftw_codelet_n1_20 │ │ │ │ +00001c78 T fftw_codelet_n1_20 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_20 │ │ │ │ │ │ │ │ n1_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000037c4 T fftw_codelet_n1_25 │ │ │ │ +000037dc T fftw_codelet_n1_25 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_25 │ │ │ │ │ │ │ │ n1_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000003f8 T fftw_codelet_n1_3 │ │ │ │ +00000418 T fftw_codelet_n1_3 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_3 │ │ │ │ │ │ │ │ n1_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000309c T fftw_codelet_n1_32 │ │ │ │ +000030d4 T fftw_codelet_n1_32 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_32 │ │ │ │ │ │ │ │ n1_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000460 T fftw_codelet_n1_4 │ │ │ │ +00000480 T fftw_codelet_n1_4 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_4 │ │ │ │ │ │ │ │ n1_5.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a2c T fftw_codelet_n1_5 │ │ │ │ +00000a4c T fftw_codelet_n1_5 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_5 │ │ │ │ │ │ │ │ n1_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000009fc T fftw_codelet_n1_6 │ │ │ │ +00000a1c T fftw_codelet_n1_6 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_6 │ │ │ │ │ │ │ │ n1_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00007efc T fftw_codelet_n1_64 │ │ │ │ +00007f10 T fftw_codelet_n1_64 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_64 │ │ │ │ │ │ │ │ n1_7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001304 T fftw_codelet_n1_7 │ │ │ │ +00001324 T fftw_codelet_n1_7 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_7 │ │ │ │ │ │ │ │ n1_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000cb8 T fftw_codelet_n1_8 │ │ │ │ +00000cd8 T fftw_codelet_n1_8 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_8 │ │ │ │ │ │ │ │ n1_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000c5c T fftw_codelet_n1_9 │ │ │ │ +00000c80 T fftw_codelet_n1_9 │ │ │ │ U fftw_dft_n_genus │ │ │ │ U fftw_kdft_register │ │ │ │ 00000000 t n1_9 │ │ │ │ │ │ │ │ q1_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000498 T fftw_codelet_q1_2 │ │ │ │ +000004b8 T fftw_codelet_q1_2 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ q1_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000960 T fftw_codelet_q1_3 │ │ │ │ +00000984 T fftw_codelet_q1_3 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_3 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ q1_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000010c8 T fftw_codelet_q1_4 │ │ │ │ +00001100 T fftw_codelet_q1_4 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ q1_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000023c4 T fftw_codelet_q1_5 │ │ │ │ +00002500 T fftw_codelet_q1_5 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ q1_6.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00003268 T fftw_codelet_q1_6 │ │ │ │ +000031a4 T fftw_codelet_q1_6 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ q1_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00005fc0 T fftw_codelet_q1_8 │ │ │ │ +00005a84 T fftw_codelet_q1_8 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_difsq_register │ │ │ │ 00000000 t q1_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000124c T fftw_codelet_t1_10 │ │ │ │ +00001270 T fftw_codelet_t1_10 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001440 T fftw_codelet_t1_12 │ │ │ │ +00001454 T fftw_codelet_t1_12 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002044 T fftw_codelet_t1_15 │ │ │ │ +0000205c T fftw_codelet_t1_15 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_15 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001e3c T fftw_codelet_t1_16 │ │ │ │ +00001e48 T fftw_codelet_t1_16 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000002a8 T fftw_codelet_t1_2 │ │ │ │ +000002c8 T fftw_codelet_t1_2 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002a8c T fftw_codelet_t1_20 │ │ │ │ +00002aa4 T fftw_codelet_t1_20 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004aec T fftw_codelet_t1_25 │ │ │ │ +00004ab4 T fftw_codelet_t1_25 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000694 T fftw_codelet_t1_3 │ │ │ │ +000006b4 T fftw_codelet_t1_3 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_3 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000047d0 T fftw_codelet_t1_32 │ │ │ │ +00004798 T fftw_codelet_t1_32 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000007d4 T fftw_codelet_t1_4 │ │ │ │ +000007f4 T fftw_codelet_t1_4 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000f88 T fftw_codelet_t1_5 │ │ │ │ +00000fbc T fftw_codelet_t1_5 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_6.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -0000109c T fftw_codelet_t1_6 │ │ │ │ +000010b0 T fftw_codelet_t1_6 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000ae88 T fftw_codelet_t1_64 │ │ │ │ +0000ac10 T fftw_codelet_t1_64 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_64 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_7.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000ddc T fftw_codelet_t1_7 │ │ │ │ +00000e04 T fftw_codelet_t1_7 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_7 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000b64 T fftw_codelet_t1_8 │ │ │ │ +00000b7c T fftw_codelet_t1_8 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t1_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001218 T fftw_codelet_t1_9 │ │ │ │ +00001238 T fftw_codelet_t1_9 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t1_9 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001374 T fftw_codelet_t2_10 │ │ │ │ +00001398 T fftw_codelet_t2_10 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002138 T fftw_codelet_t2_16 │ │ │ │ +00002158 T fftw_codelet_t2_16 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000305c T fftw_codelet_t2_20 │ │ │ │ +00003088 T fftw_codelet_t2_20 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00005420 T fftw_codelet_t2_25 │ │ │ │ +00005468 T fftw_codelet_t2_25 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004f2c T fftw_codelet_t2_32 │ │ │ │ +00005014 T fftw_codelet_t2_32 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000008b8 T fftw_codelet_t2_4 │ │ │ │ +000008d8 T fftw_codelet_t2_4 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000fcc T fftw_codelet_t2_5 │ │ │ │ +00000ff0 T fftw_codelet_t2_5 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000c8e8 T fftw_codelet_t2_64 │ │ │ │ +0000c788 T fftw_codelet_t2_64 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_64 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ t2_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000cbc T fftw_codelet_t2_8 │ │ │ │ +00000ccc T fftw_codelet_t2_8 │ │ │ │ U fftw_dft_t_genus │ │ │ │ U fftw_kdft_dit_register │ │ │ │ 00000000 t t2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ lt6-buffered.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -00000070 t apply │ │ │ │ -00000150 t apply_hc2r │ │ │ │ -00000748 t awake │ │ │ │ -00000230 t destroy │ │ │ │ +00000084 t apply │ │ │ │ +00000188 t apply_hc2r │ │ │ │ +000007d0 t awake │ │ │ │ +0000028c t destroy │ │ │ │ U fftw_bufdist │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_f_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ @@ -2225,36 +2225,36 @@ │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_nbuf │ │ │ │ U fftw_nbuf_redundant │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_ops_madd │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00000778 T fftw_rdft_buffered_register │ │ │ │ +00000814 T fftw_rdft_buffered_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_sz │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_toobig │ │ │ │ 00000000 r maxnbufs │ │ │ │ -00000254 t mkplan │ │ │ │ +000002bc t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ buffered2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -00000070 t apply_hc2r │ │ │ │ -000001a0 t apply_r2hc │ │ │ │ -00000960 t awake │ │ │ │ -000002c8 t destroy │ │ │ │ +00000084 t apply_hc2r │ │ │ │ +000001d8 t apply_r2hc │ │ │ │ +000009f8 t awake │ │ │ │ +00000324 t destroy │ │ │ │ U fftw_bufdist │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_f_d │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ @@ -2266,24 +2266,24 @@ │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_nbuf │ │ │ │ U fftw_nbuf_redundant │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_ops_madd │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00000990 T fftw_rdft2_buffered_register │ │ │ │ +00000a3c T fftw_rdft2_buffered_register │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_sz │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_toobig │ │ │ │ 00000000 r maxnbufs │ │ │ │ -000002ec t mkplan │ │ │ │ +00000354 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt7-conf.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U fftw_dft_r2hc_register │ │ │ │ @@ -2316,18 +2316,18 @@ │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000030 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ 00000000 t apply │ │ │ │ -000009c8 t apply_buf │ │ │ │ -00000120 t apply_extra_iter │ │ │ │ -000003ac t awake │ │ │ │ -000002b0 t destroy │ │ │ │ +00000a60 t apply_buf │ │ │ │ +00000144 t apply_extra_iter │ │ │ │ +00000418 t awake │ │ │ │ +000002f8 t destroy │ │ │ │ U fftw_cpy2d_pair_ci │ │ │ │ U fftw_cpy2d_pair_co │ │ │ │ U fftw_ct_uglyp │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_hc2c │ │ │ │ @@ -2335,116 +2335,116 @@ │ │ │ │ U fftw_mksolver_hc2c │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00000f20 T fftw_regsolver_hc2c_direct │ │ │ │ +00000fe4 T fftw_regsolver_hc2c_direct │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ U fftw_twiddle_length │ │ │ │ U fftw_zero1d_pair │ │ │ │ -00000414 t mkcldw │ │ │ │ +0000048c t mkcldw │ │ │ │ 00000000 d padt.0 │ │ │ │ -000002cc t print │ │ │ │ +00000320 t print │ │ │ │ │ │ │ │ ct-hc2c.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 00000008 r .LC2 │ │ │ │ U __aeabi_idiv │ │ │ │ -00000038 t apply_dif │ │ │ │ -000000b4 t apply_dif_dft │ │ │ │ +0000004c t apply_dif │ │ │ │ +000000f0 t apply_dif_dft │ │ │ │ 00000000 t apply_dit │ │ │ │ -00000074 t apply_dit_dft │ │ │ │ -000006a4 t awake │ │ │ │ -00000688 t destroy │ │ │ │ +0000009c t apply_dit_dft │ │ │ │ +00000734 t awake │ │ │ │ +0000070c t destroy │ │ │ │ U fftw_choose_radix │ │ │ │ U fftw_mkplan │ │ │ │ U fftw_mkplan_d │ │ │ │ -000006f8 T fftw_mkplan_hc2c │ │ │ │ +000007b0 T fftw_mkplan_hc2c │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ -000006c8 T fftw_mksolver_hc2c │ │ │ │ +0000076c T fftw_mksolver_hc2c │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_mktensor_3d │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -00000188 t mkplan │ │ │ │ +000001ec t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000104 t print │ │ │ │ +0000015c t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ dft-r2hc.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ 00000000 t apply │ │ │ │ -000004a4 t awake │ │ │ │ -0000049c t destroy │ │ │ │ -000004ac T fftw_dft_r2hc_register │ │ │ │ +000004e8 t awake │ │ │ │ +000004e0 t destroy │ │ │ │ +000004f0 T fftw_dft_r2hc_register │ │ │ │ U fftw_dft_solve │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_dft │ │ │ │ U fftw_mkproblem_rdft_1 │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_destroy2 │ │ │ │ -000001bc t mkplan │ │ │ │ +000001d4 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -0000018c t print │ │ │ │ +000001a4 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ dht-r2hc.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ 00000000 t apply │ │ │ │ -00000264 t awake │ │ │ │ -0000025c t destroy │ │ │ │ -0000026c T fftw_dht_r2hc_register │ │ │ │ +000002a0 t awake │ │ │ │ +00000298 t destroy │ │ │ │ +000002a8 T fftw_dht_r2hc_register │ │ │ │ U fftw_mkplan_f_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1 │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ -00000130 t mkplan │ │ │ │ +00000150 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000100 t print │ │ │ │ +00000120 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ dht-rader.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000024 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_ddiv │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idivmod │ │ │ │ -000000e0 t apply │ │ │ │ -000005d8 t awake │ │ │ │ -000000bc t destroy │ │ │ │ -00000bd4 T fftw_dht_rader_register │ │ │ │ +000000f8 t apply │ │ │ │ +00000614 t awake │ │ │ │ +000000c8 t destroy │ │ │ │ +00000c4c T fftw_dht_rader_register │ │ │ │ U fftw_factors_into │ │ │ │ U fftw_factors_into_small_primes │ │ │ │ U fftw_find_generator │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_is_prime │ │ │ │ U fftw_malloc_plain │ │ │ │ @@ -2462,136 +2462,136 @@ │ │ │ │ U fftw_rader_tl_find │ │ │ │ U fftw_rader_tl_insert │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_safe_mulmod │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_triggen_destroy │ │ │ │ U memset │ │ │ │ -00000850 t mkplan │ │ │ │ +000008a8 t mkplan │ │ │ │ 00000000 b omegas │ │ │ │ 00000000 d padt.1 │ │ │ │ 00000000 r primes.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.2 │ │ │ │ │ │ │ │ direct-r2c.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000028 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ -000003f8 t apply_buf_hc2r │ │ │ │ -00000408 t apply_buf_r2hc │ │ │ │ -00000060 t apply_hc2r │ │ │ │ +0000046c t apply_buf_hc2r │ │ │ │ +0000047c t apply_buf_r2hc │ │ │ │ +0000006c t apply_hc2r │ │ │ │ 00000000 t apply_r2hc │ │ │ │ -000000c4 t destroy │ │ │ │ -000000c8 t dobatch_hc2r │ │ │ │ -000001e4 t dobatch_r2hc │ │ │ │ +000000dc t destroy │ │ │ │ +000000e0 t dobatch_hc2r │ │ │ │ +00000218 t dobatch_r2hc │ │ │ │ U fftw_cpy2d_ci │ │ │ │ U fftw_cpy2d_co │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mksolver │ │ │ │ -000007c4 T fftw_mksolver_rdft_r2c_direct │ │ │ │ -000007f8 T fftw_mksolver_rdft_r2c_directbuf │ │ │ │ +00000860 T fftw_mksolver_rdft_r2c_direct │ │ │ │ +000008a8 T fftw_mksolver_rdft_r2c_directbuf │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -000002fc t iterate │ │ │ │ -00000418 t mkplan │ │ │ │ +00000350 t iterate │ │ │ │ +0000048c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000714 t print │ │ │ │ +000007a0 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ direct-r2r.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply │ │ │ │ -00000040 t destroy │ │ │ │ +0000004c t destroy │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mksolver │ │ │ │ -000001ec T fftw_mksolver_rdft_r2r_direct │ │ │ │ +0000021c T fftw_mksolver_rdft_r2r_direct │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -00000044 t mkplan │ │ │ │ +00000050 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000190 t print │ │ │ │ +000001ac t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ direct2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply │ │ │ │ -00000058 t apply_r2hc │ │ │ │ -0000011c t destroy │ │ │ │ +00000064 t apply_r2hc │ │ │ │ +00000138 t destroy │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mksolver │ │ │ │ -00000378 T fftw_mksolver_rdft2_direct │ │ │ │ +000003c4 T fftw_mksolver_rdft2_direct │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -00000120 t mkplan │ │ │ │ +0000013c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000318 t print │ │ │ │ +00000350 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt8-generic.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000008 r .LC1 │ │ │ │ 00000010 r .LC2 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ 00000054 t apply_hc2r │ │ │ │ -00000394 t apply_r2hc │ │ │ │ -00000828 t awake │ │ │ │ +000003ac t apply_r2hc │ │ │ │ +00000868 t awake │ │ │ │ U fftw_ifree │ │ │ │ U fftw_is_prime │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_plan_null_destroy │ │ │ │ -0000086c T fftw_rdft_generic_register │ │ │ │ +000008ac T fftw_rdft_generic_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ 00000000 r half_tw.0 │ │ │ │ -000006b4 t mkplan │ │ │ │ +000006d8 t mkplan │ │ │ │ 00000000 d padt.1 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.2 │ │ │ │ │ │ │ │ hc2hc-direct.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000030 r .LC1 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ 00000000 t apply │ │ │ │ -0000055c t apply_buf │ │ │ │ -000004fc t awake │ │ │ │ -000000f8 t destroy │ │ │ │ +000005d0 t apply_buf │ │ │ │ +00000564 t awake │ │ │ │ +0000011c t destroy │ │ │ │ U fftw_cpy2d_ci │ │ │ │ U fftw_cpy2d_co │ │ │ │ U fftw_ct_uglyp │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_hc2hc │ │ │ │ @@ -2600,115 +2600,115 @@ │ │ │ │ U fftw_mksolver_hc2hc_hook │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -0000092c T fftw_regsolver_hc2hc_direct │ │ │ │ +000009c4 T fftw_regsolver_hc2hc_direct │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ U fftw_twiddle_length │ │ │ │ -00000114 t mkcldw │ │ │ │ +00000144 t mkcldw │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000430 t print │ │ │ │ +00000480 t print │ │ │ │ │ │ │ │ hc2hc-generic.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 00000008 r .LC2 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000390 t apply_dif │ │ │ │ -00000d88 t apply_dit │ │ │ │ -00000d34 t awake │ │ │ │ +000003b0 t apply_dif │ │ │ │ +00000e18 t apply_dit │ │ │ │ +00000db8 t awake │ │ │ │ 00000000 t bytwiddle │ │ │ │ -00000d18 t destroy │ │ │ │ -00001324 T fftw_hc2hc_generic_register │ │ │ │ +00000d90 t destroy │ │ │ │ +000013dc T fftw_hc2hc_generic_register │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_hc2hc │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver_hc2hc │ │ │ │ U fftw_mksolver_hc2hc_hook │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktensor_3d │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_twiddle_awake │ │ │ │ -00000a10 t mkcldw │ │ │ │ +00000a5c t mkcldw │ │ │ │ 00000000 d padt.1 │ │ │ │ -0000098c t print │ │ │ │ +000009cc t print │ │ │ │ 00000000 r tw.0 │ │ │ │ │ │ │ │ hc2hc.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000004 r .LC1 │ │ │ │ 00000008 r .LC2 │ │ │ │ U __aeabi_idiv │ │ │ │ -0000002c t apply_dif │ │ │ │ +00000040 t apply_dif │ │ │ │ 00000000 t apply_dit │ │ │ │ -000000f0 t awake │ │ │ │ -000000d4 t destroy │ │ │ │ +00000130 t awake │ │ │ │ +00000108 t destroy │ │ │ │ U fftw_choose_radix │ │ │ │ -00000114 T fftw_hc2hc_applicable │ │ │ │ +00000168 T fftw_hc2hc_applicable │ │ │ │ U fftw_mkplan │ │ │ │ U fftw_mkplan_d │ │ │ │ -000004c4 T fftw_mkplan_hc2hc │ │ │ │ +00000554 T fftw_mkplan_hc2hc │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_d │ │ │ │ U fftw_mksolver │ │ │ │ -0000049c T fftw_mksolver_hc2hc │ │ │ │ +00000518 T fftw_mksolver_hc2hc │ │ │ │ 00000000 B fftw_mksolver_hc2hc_hook │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_mktensor_2d │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -000001d4 t mkplan │ │ │ │ +00000230 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000060 t print │ │ │ │ +00000088 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt9-indirect.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000018 d adt_after │ │ │ │ 0000000c d adt_before │ │ │ │ -00000030 t apply_after │ │ │ │ +00000044 t apply_after │ │ │ │ 00000000 t apply_before │ │ │ │ -000002ac t awake │ │ │ │ -000000ac t destroy │ │ │ │ +000002fc t awake │ │ │ │ +000000e0 t destroy │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_f_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_0_d │ │ │ │ U fftw_mkproblem_rdft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00000368 T fftw_rdft_indirect_register │ │ │ │ +000003e4 T fftw_rdft_indirect_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_inplace_strides2 │ │ │ │ U fftw_tensor_min_istride │ │ │ │ U fftw_tensor_min_ostride │ │ │ │ -000002d0 t mkcld_after │ │ │ │ -0000031c t mkcld_before │ │ │ │ -000000c8 t mkplan │ │ │ │ +00000334 t mkcld_after │ │ │ │ +0000038c t mkcld_before │ │ │ │ +00000108 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000068 t print │ │ │ │ +00000090 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ khc2c.o: │ │ │ │ 00000000 T fftw_khc2c_register │ │ │ │ U fftw_regsolver_hc2c_direct │ │ │ │ │ │ │ │ khc2hc.o: │ │ │ │ @@ -2731,15 +2731,15 @@ │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000000 t apply │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_null_destroy │ │ │ │ -00000098 T fftw_rdft_nop_register │ │ │ │ +000000ac T fftw_rdft_nop_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_inplace_strides │ │ │ │ 0000001c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000004 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ @@ -2749,15 +2749,15 @@ │ │ │ │ 00000000 t apply │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_null_destroy │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ -000000ac T fftw_rdft2_nop_register │ │ │ │ +000000c0 T fftw_rdft2_nop_register │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_solver_register │ │ │ │ 0000001c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000004 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ @@ -2777,234 +2777,234 @@ │ │ │ │ 00000000 t destroy │ │ │ │ U fftw_dimcmp │ │ │ │ U fftw_ialignment_of │ │ │ │ U fftw_ifree │ │ │ │ U fftw_md5int │ │ │ │ U fftw_md5puts │ │ │ │ U fftw_mkproblem │ │ │ │ -00000bf8 T fftw_mkproblem_rdft │ │ │ │ -00000f48 T fftw_mkproblem_rdft_0_d │ │ │ │ -00000f10 T fftw_mkproblem_rdft_1 │ │ │ │ -00000f2c T fftw_mkproblem_rdft_1_d │ │ │ │ -00000ed8 T fftw_mkproblem_rdft_d │ │ │ │ +00000cc4 T fftw_mkproblem_rdft │ │ │ │ +0000109c T fftw_mkproblem_rdft_0_d │ │ │ │ +00001064 T fftw_mkproblem_rdft_1 │ │ │ │ +00001080 T fftw_mkproblem_rdft_1_d │ │ │ │ +00001018 T fftw_mkproblem_rdft_d │ │ │ │ U fftw_mkproblem_unsolvable │ │ │ │ U fftw_mktensor │ │ │ │ U fftw_mktensor_0d │ │ │ │ -00000be4 T fftw_rdft_kind_str │ │ │ │ -000005f4 T fftw_rdft_zerotens │ │ │ │ +00000cb0 T fftw_rdft_kind_str │ │ │ │ +00000670 T fftw_rdft_zerotens │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_compress_contiguous │ │ │ │ U fftw_tensor_destroy │ │ │ │ U fftw_tensor_destroy2 │ │ │ │ U fftw_tensor_inplace_locations │ │ │ │ U fftw_tensor_md5 │ │ │ │ -000000e0 t hash │ │ │ │ +00000108 t hash │ │ │ │ 00000000 r kstr.0 │ │ │ │ U memset │ │ │ │ 00000000 d padt │ │ │ │ -00000020 t print │ │ │ │ -00000190 t recur │ │ │ │ -00000bb8 t zero │ │ │ │ +0000002c t print │ │ │ │ +000001d4 t recur │ │ │ │ +00000c70 t zero │ │ │ │ │ │ │ │ problem2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000014 r .LC1 │ │ │ │ -00000054 t destroy │ │ │ │ +00000060 t destroy │ │ │ │ U fftw_dft_zerotens │ │ │ │ U fftw_ialignment_of │ │ │ │ U fftw_ifree │ │ │ │ U fftw_md5INT │ │ │ │ U fftw_md5int │ │ │ │ U fftw_md5puts │ │ │ │ U fftw_mkproblem │ │ │ │ -000010c0 T fftw_mkproblem_rdft2 │ │ │ │ -000011c0 T fftw_mkproblem_rdft2_d │ │ │ │ -00001208 T fftw_mkproblem_rdft2_d_3pointers │ │ │ │ +000011b0 T fftw_mkproblem_rdft2 │ │ │ │ +000012e8 T fftw_mkproblem_rdft2_d │ │ │ │ +00001344 T fftw_mkproblem_rdft2_d_3pointers │ │ │ │ U fftw_mkproblem_unsolvable │ │ │ │ -00000f50 T fftw_rdft2_complex_n │ │ │ │ +00000ff4 T fftw_rdft2_complex_n │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_compress │ │ │ │ U fftw_tensor_compress_contiguous │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_except │ │ │ │ U fftw_tensor_copy_sub │ │ │ │ U fftw_tensor_destroy │ │ │ │ U fftw_tensor_destroy2 │ │ │ │ U fftw_tensor_md5 │ │ │ │ -00000074 t hash │ │ │ │ +0000008c t hash │ │ │ │ 00000000 d padt │ │ │ │ 00000000 t print │ │ │ │ -00000158 t recur │ │ │ │ -00000800 t vrecur │ │ │ │ -00000f98 t zero │ │ │ │ +00000184 t recur │ │ │ │ +00000850 t vrecur │ │ │ │ +0000103c t zero │ │ │ │ │ │ │ │ rank-geq2-rdft2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ -0000004c t apply_hc2r │ │ │ │ +00000060 t apply_hc2r │ │ │ │ 00000000 t apply_r2hc │ │ │ │ -00000404 t awake │ │ │ │ +0000046c t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -000000ec t destroy │ │ │ │ +00000128 t destroy │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mkproblem_dft_d │ │ │ │ U fftw_mkproblem_rdft2_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_pickdim │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -00000428 T fftw_rdft2_rank_geq2_register │ │ │ │ +000004a4 T fftw_rdft2_rank_geq2_register │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_rdft2_tensor_max_index │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_destroy4 │ │ │ │ U fftw_tensor_min_stride │ │ │ │ U fftw_tensor_split │ │ │ │ -00000108 t mkplan │ │ │ │ +00000150 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -000000ac t print │ │ │ │ +000000dc t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt13-rank-geq2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000000 t apply │ │ │ │ -000002c0 t awake │ │ │ │ +0000030c t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -00000070 t destroy │ │ │ │ +00000090 t destroy │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_add │ │ │ │ U fftw_pickdim │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -000002e4 T fftw_rdft_rank_geq2_register │ │ │ │ +00000344 T fftw_rdft_rank_geq2_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_append │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_destroy4 │ │ │ │ U fftw_tensor_max_index │ │ │ │ U fftw_tensor_min_stride │ │ │ │ U fftw_tensor_split │ │ │ │ -0000008c t mkplan │ │ │ │ +000000b8 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000030 t print │ │ │ │ +00000044 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ rank0-rdft2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 0000001c r .LC1 │ │ │ │ -000002f4 t apply_hc2r │ │ │ │ +00000338 t apply_hc2r │ │ │ │ 00000000 t apply_r2hc │ │ │ │ -00000210 t apply_r2hc_inplace │ │ │ │ -000004a0 t awake │ │ │ │ -00000490 t destroy │ │ │ │ +00000238 t apply_r2hc_inplace │ │ │ │ +00000500 t awake │ │ │ │ +000004ec t destroy │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mkproblem_rdft_0_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_other │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ -00000500 T fftw_rdft2_rank0_register │ │ │ │ +00000564 T fftw_rdft2_rank0_register │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -00000314 t mkplan │ │ │ │ +00000358 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -000004b0 t print │ │ │ │ +00000514 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ rank0.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000008 r .LC1 │ │ │ │ 0000000c r .LC2 │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ -00000390 t applicable │ │ │ │ -00000230 t applicable_cpy2dco │ │ │ │ -000002cc t applicable_ip_sq │ │ │ │ -00000114 t applicable_ip_sq_tiled │ │ │ │ +000003e0 t applicable │ │ │ │ +00000264 t applicable_cpy2dco │ │ │ │ +0000031c t applicable_ip_sq │ │ │ │ +00000130 t applicable_ip_sq_tiled │ │ │ │ 00000000 t applicable_iter │ │ │ │ 00000014 t applicable_memcpy │ │ │ │ 0000004c t applicable_memcpy_loop │ │ │ │ -000001ec t applicable_tiled │ │ │ │ -00001d8c t apply_cpy2dco │ │ │ │ -0000158c t apply_ip_sq │ │ │ │ -00001630 t apply_ip_sq_tiled │ │ │ │ -000014e8 t apply_ip_sq_tiledbuf │ │ │ │ -00001f2c t apply_iter │ │ │ │ -000002b8 t apply_memcpy │ │ │ │ -00000df4 t apply_memcpy_loop │ │ │ │ -00001e5c t apply_tiled │ │ │ │ -00001cbc t apply_tiledbuf │ │ │ │ -000016d4 t copy │ │ │ │ +00000214 t applicable_tiled │ │ │ │ +00001f4c t apply_cpy2dco │ │ │ │ +000016cc t apply_ip_sq │ │ │ │ +00001790 t apply_ip_sq_tiled │ │ │ │ +00001608 t apply_ip_sq_tiledbuf │ │ │ │ +0000212c t apply_iter │ │ │ │ +00000308 t apply_memcpy │ │ │ │ +00000ea8 t apply_memcpy_loop │ │ │ │ +0000203c t apply_tiled │ │ │ │ +00001e5c t apply_tiledbuf │ │ │ │ +00001854 t copy │ │ │ │ U fftw_compute_tilesz │ │ │ │ U fftw_cpy1d │ │ │ │ U fftw_cpy2d_ci │ │ │ │ U fftw_cpy2d_co │ │ │ │ U fftw_cpy2d_tiled │ │ │ │ U fftw_cpy2d_tiledbuf │ │ │ │ U fftw_iabs │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_null_awake │ │ │ │ U fftw_ops_other │ │ │ │ U fftw_plan_null_destroy │ │ │ │ -00002058 T fftw_rdft_rank0_register │ │ │ │ +00002270 T fftw_rdft_rank0_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_sz │ │ │ │ U fftw_transpose │ │ │ │ U fftw_transpose_tiled │ │ │ │ U fftw_transpose_tiledbuf │ │ │ │ U memcpy │ │ │ │ -00000664 t memcpy_loop │ │ │ │ -00000510 t mkplan │ │ │ │ +000006f8 t memcpy_loop │ │ │ │ +00000580 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000084 t print │ │ │ │ 0000006c d sadt.2 │ │ │ │ 00000000 d tab.1 │ │ │ │ -00000eb8 t transpose │ │ │ │ +00000f8c t transpose │ │ │ │ │ │ │ │ rdft-dht.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000008 r .LC1 │ │ │ │ 00000010 r .LC2 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000150 t apply_hc2r │ │ │ │ -00000284 t apply_hc2r_save │ │ │ │ +00000170 t apply_hc2r │ │ │ │ +000002c8 t apply_hc2r_save │ │ │ │ 00000000 t apply_r2hc │ │ │ │ -000006bc t awake │ │ │ │ -000006b4 t destroy │ │ │ │ +00000760 t awake │ │ │ │ +00000758 t destroy │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1 │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ -000006c4 T fftw_rdft_dht_register │ │ │ │ +00000768 T fftw_rdft_dht_register │ │ │ │ U fftw_rdft_solve │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy_inplace │ │ │ │ U fftw_tensor_destroy │ │ │ │ -00000494 t mkplan │ │ │ │ +0000050c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000428 t print │ │ │ │ +00000494 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ rdft2-inplace-strides.o: │ │ │ │ U __aeabi_idiv │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imax │ │ │ │ 00000000 T fftw_rdft2_inplace_strides │ │ │ │ @@ -3016,18 +3016,18 @@ │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000008 r .LC1 │ │ │ │ 00000010 r .LC2 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ -000000a0 t apply_hc2r │ │ │ │ -00000394 t apply_r2hc │ │ │ │ -00000704 t awake │ │ │ │ -000006e8 t destroy │ │ │ │ +000000bc t apply_hc2r │ │ │ │ +000003d4 t apply_r2hc │ │ │ │ +00000774 t awake │ │ │ │ +0000074c t destroy │ │ │ │ U fftw_bufdist │ │ │ │ U fftw_iabs │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_imax │ │ │ │ U fftw_imin │ │ │ │ U fftw_malloc_plain │ │ │ │ @@ -3039,22 +3039,22 @@ │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_nbuf │ │ │ │ U fftw_ops_madd │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ -00000cbc T fftw_rdft2_rdft_register │ │ │ │ +00000d6c T fftw_rdft2_rdft_register │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_rdft2_strides │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_toobig │ │ │ │ -00000728 t mkplan │ │ │ │ +000007ac t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ rdft2-strides.o: │ │ │ │ 00000000 T fftw_rdft2_strides │ │ │ │ │ │ │ │ @@ -3071,17 +3071,17 @@ │ │ │ │ 00000000 T fftw_rdft2_solve │ │ │ │ │ │ │ │ vrank-geq1-rdft2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_i2d │ │ │ │ 00000000 t apply │ │ │ │ -00000364 t awake │ │ │ │ +000003ac t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -0000035c t destroy │ │ │ │ +000003a4 t destroy │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imin │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft2 │ │ │ │ U fftw_mkproblem_rdft2_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_madd2 │ │ │ │ @@ -3089,73 +3089,73 @@ │ │ │ │ U fftw_pickdim │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft2_inplace_strides │ │ │ │ U fftw_rdft2_solve │ │ │ │ U fftw_rdft2_strides │ │ │ │ U fftw_rdft2_tensor_max_index │ │ │ │ -0000036c T fftw_rdft2_vrank_geq1_register │ │ │ │ +000003b4 T fftw_rdft2_vrank_geq1_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_except │ │ │ │ -000000d8 t mkplan │ │ │ │ +00000108 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000098 t print │ │ │ │ +000000bc t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ lt15-vrank-geq1.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_i2d │ │ │ │ 00000000 t apply │ │ │ │ -00000310 t awake │ │ │ │ +0000036c t awake │ │ │ │ 00000000 r buddies.2 │ │ │ │ -00000308 t destroy │ │ │ │ +00000364 t destroy │ │ │ │ U fftw_iabs │ │ │ │ U fftw_imin │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_pickdim │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ -00000318 T fftw_rdft_vrank_geq1_register │ │ │ │ +00000374 T fftw_rdft_vrank_geq1_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_copy │ │ │ │ U fftw_tensor_copy_except │ │ │ │ U fftw_tensor_max_index │ │ │ │ -000000a0 t mkplan │ │ │ │ +000000dc t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000060 t print │ │ │ │ +00000090 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ vrank3-transpose.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 0000000c r .LC1 │ │ │ │ 00000014 r .LC2 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_i2d │ │ │ │ U __aeabi_idiv │ │ │ │ U __aeabi_idivmod │ │ │ │ 00000028 d adt_cut │ │ │ │ 00000038 d adt_gcd │ │ │ │ 00000018 d adt_toms513 │ │ │ │ 00000000 d adts.2 │ │ │ │ -00000e50 t applicable_cut │ │ │ │ -0000143c t applicable_gcd │ │ │ │ -000015b4 t applicable_toms513 │ │ │ │ -000009ec t apply_cut │ │ │ │ -00000894 t apply_gcd │ │ │ │ -0000016c t apply_toms513 │ │ │ │ -0000013c t awake │ │ │ │ -00000118 t destroy │ │ │ │ +00000f14 t applicable_cut │ │ │ │ +00001550 t applicable_gcd │ │ │ │ +000016f4 t applicable_toms513 │ │ │ │ +00000a78 t apply_cut │ │ │ │ +000008fc t apply_gcd │ │ │ │ +000001a4 t apply_toms513 │ │ │ │ +00000160 t awake │ │ │ │ +00000130 t destroy │ │ │ │ U fftw_iabs │ │ │ │ U fftw_ifree │ │ │ │ U fftw_imax │ │ │ │ U fftw_imin │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ @@ -3165,26 +3165,26 @@ │ │ │ │ U fftw_ops_add2 │ │ │ │ U fftw_ops_madd │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ -00001e0c T fftw_rdft_vrank3_transpose_register │ │ │ │ +00001f94 T fftw_rdft_vrank3_transpose_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_sz │ │ │ │ U memcpy │ │ │ │ U memmove │ │ │ │ U memset │ │ │ │ -00001040 t mkcldrn_cut │ │ │ │ -00000c64 t mkcldrn_gcd │ │ │ │ +00001130 t mkcldrn_cut │ │ │ │ +00000d08 t mkcldrn_gcd │ │ │ │ 00000000 t mkcldrn_toms513 │ │ │ │ -00001714 t mkplan │ │ │ │ +00001878 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00000044 t print │ │ │ │ +00000050 t print │ │ │ │ 0000000c d sadt.1 │ │ │ │ │ │ │ │ hc2c.o: │ │ │ │ 00000000 D fftw_rdft_hc2cb_genus │ │ │ │ 0000000c D fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t okp │ │ │ │ │ │ │ │ @@ -3294,1001 +3294,1001 @@ │ │ │ │ hc2cf2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000020cc T fftw_codelet_hc2cf2_16 │ │ │ │ +000020ec T fftw_codelet_hc2cf2_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002f08 T fftw_codelet_hc2cf2_20 │ │ │ │ +00002f20 T fftw_codelet_hc2cf2_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00005100 T fftw_codelet_hc2cf2_32 │ │ │ │ +000050ec T fftw_codelet_hc2cf2_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000948 T fftw_codelet_hc2cf2_4 │ │ │ │ +00000968 T fftw_codelet_hc2cf2_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf2_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000c54 T fftw_codelet_hc2cf2_8 │ │ │ │ +00000c78 T fftw_codelet_hc2cf2_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000122c T fftw_codelet_hc2cf_10 │ │ │ │ +00001250 T fftw_codelet_hc2cf_10 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000013f0 T fftw_codelet_hc2cf_12 │ │ │ │ +00001408 T fftw_codelet_hc2cf_12 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001da8 T fftw_codelet_hc2cf_16 │ │ │ │ +00001dc8 T fftw_codelet_hc2cf_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000002c0 T fftw_codelet_hc2cf_2 │ │ │ │ +000002e0 T fftw_codelet_hc2cf_2 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000029fc T fftw_codelet_hc2cf_20 │ │ │ │ +00002a14 T fftw_codelet_hc2cf_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000471c T fftw_codelet_hc2cf_32 │ │ │ │ +0000472c T fftw_codelet_hc2cf_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000008a4 T fftw_codelet_hc2cf_4 │ │ │ │ +000008c4 T fftw_codelet_hc2cf_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001088 T fftw_codelet_hc2cf_6 │ │ │ │ +0000100c T fftw_codelet_hc2cf_6 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cf_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b70 T fftw_codelet_hc2cf_8 │ │ │ │ +00000b94 T fftw_codelet_hc2cf_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cf_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002344 T fftw_codelet_hc2cfdft2_16 │ │ │ │ +00002364 T fftw_codelet_hc2cfdft2_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00003510 T fftw_codelet_hc2cfdft2_20 │ │ │ │ +00003534 T fftw_codelet_hc2cfdft2_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000058a0 T fftw_codelet_hc2cfdft2_32 │ │ │ │ +000058b4 T fftw_codelet_hc2cfdft2_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000b48 T fftw_codelet_hc2cfdft2_4 │ │ │ │ +00000b68 T fftw_codelet_hc2cfdft2_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft2_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000e3c T fftw_codelet_hc2cfdft2_8 │ │ │ │ +00000e60 T fftw_codelet_hc2cfdft2_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000014c8 T fftw_codelet_hc2cfdft_10 │ │ │ │ +000014ec T fftw_codelet_hc2cfdft_10 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000162c T fftw_codelet_hc2cfdft_12 │ │ │ │ +0000163c T fftw_codelet_hc2cfdft_12 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001f80 T fftw_codelet_hc2cfdft_16 │ │ │ │ +00001fa0 T fftw_codelet_hc2cfdft_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000400 T fftw_codelet_hc2cfdft_2 │ │ │ │ +00000420 T fftw_codelet_hc2cfdft_2 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002e90 T fftw_codelet_hc2cfdft_20 │ │ │ │ +00002eac T fftw_codelet_hc2cfdft_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004e60 T fftw_codelet_hc2cfdft_32 │ │ │ │ +00004dfc T fftw_codelet_hc2cfdft_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000a58 T fftw_codelet_hc2cfdft_4 │ │ │ │ +00000a78 T fftw_codelet_hc2cfdft_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000012e8 T fftw_codelet_hc2cfdft_6 │ │ │ │ +00001304 T fftw_codelet_hc2cfdft_6 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cfdft_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000c7c T fftw_codelet_hc2cfdft_8 │ │ │ │ +00000c9c T fftw_codelet_hc2cfdft_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cf_genus │ │ │ │ 00000000 t hc2cfdft_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001f74 T fftw_codelet_hf2_16 │ │ │ │ +00001f88 T fftw_codelet_hf2_16 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000301c T fftw_codelet_hf2_20 │ │ │ │ +00003044 T fftw_codelet_hf2_20 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00005464 T fftw_codelet_hf2_25 │ │ │ │ +00005474 T fftw_codelet_hf2_25 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004f64 T fftw_codelet_hf2_32 │ │ │ │ +00004fbc T fftw_codelet_hf2_32 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000008ac T fftw_codelet_hf2_4 │ │ │ │ +000008dc T fftw_codelet_hf2_4 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000f54 T fftw_codelet_hf2_5 │ │ │ │ +00000f74 T fftw_codelet_hf2_5 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf2_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000bc8 T fftw_codelet_hf2_8 │ │ │ │ +00000bd8 T fftw_codelet_hf2_8 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001220 T fftw_codelet_hf_10 │ │ │ │ +00001244 T fftw_codelet_hf_10 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001420 T fftw_codelet_hf_12 │ │ │ │ +00001424 T fftw_codelet_hf_12 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002050 T fftw_codelet_hf_15 │ │ │ │ +00002058 T fftw_codelet_hf_15 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_15 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001e38 T fftw_codelet_hf_16 │ │ │ │ +00001e20 T fftw_codelet_hf_16 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000300 T fftw_codelet_hf_2 │ │ │ │ +00000320 T fftw_codelet_hf_2 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002a64 T fftw_codelet_hf_20 │ │ │ │ +00002a7c T fftw_codelet_hf_20 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004b14 T fftw_codelet_hf_25 │ │ │ │ +00004ad0 T fftw_codelet_hf_25 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000670 T fftw_codelet_hf_3 │ │ │ │ +00000690 T fftw_codelet_hf_3 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_3 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000047f4 T fftw_codelet_hf_32 │ │ │ │ +000047b4 T fftw_codelet_hf_32 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000758 T fftw_codelet_hf_4 │ │ │ │ +0000077c T fftw_codelet_hf_4 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000f4c T fftw_codelet_hf_5 │ │ │ │ +00000f84 T fftw_codelet_hf_5 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_6.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000fb4 T fftw_codelet_hf_6 │ │ │ │ +00000ffc T fftw_codelet_hf_6 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000b0f0 T fftw_codelet_hf_64 │ │ │ │ +0000ae44 T fftw_codelet_hf_64 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_64 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_7.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000dbc T fftw_codelet_hf_7 │ │ │ │ +00000dd0 T fftw_codelet_hf_7 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_7 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000b6c T fftw_codelet_hf_8 │ │ │ │ +00000b84 T fftw_codelet_hf_8 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hf_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000011c8 T fftw_codelet_hf_9 │ │ │ │ +000011e4 T fftw_codelet_hf_9 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hf_genus │ │ │ │ 00000000 t hf_9 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ r2cfII_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000ac8 T fftw_codelet_r2cfII_10 │ │ │ │ +00000b24 T fftw_codelet_r2cfII_10 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_10 │ │ │ │ │ │ │ │ r2cfII_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000bf4 T fftw_codelet_r2cfII_12 │ │ │ │ +00000c08 T fftw_codelet_r2cfII_12 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_12 │ │ │ │ │ │ │ │ r2cfII_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a9c T fftw_codelet_r2cfII_15 │ │ │ │ +00000adc T fftw_codelet_r2cfII_15 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_15 │ │ │ │ │ │ │ │ r2cfII_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000adc T fftw_codelet_r2cfII_16 │ │ │ │ +00000b0c T fftw_codelet_r2cfII_16 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_16 │ │ │ │ │ │ │ │ r2cfII_2.o: │ │ │ │ 00000000 d desc │ │ │ │ -000000a4 T fftw_codelet_r2cfII_2 │ │ │ │ +000000c4 T fftw_codelet_r2cfII_2 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_2 │ │ │ │ │ │ │ │ r2cfII_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000e20 T fftw_codelet_r2cfII_20 │ │ │ │ +00000e68 T fftw_codelet_r2cfII_20 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_20 │ │ │ │ │ │ │ │ r2cfII_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000022f0 T fftw_codelet_r2cfII_25 │ │ │ │ +00002308 T fftw_codelet_r2cfII_25 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_25 │ │ │ │ │ │ │ │ r2cfII_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000001b4 T fftw_codelet_r2cfII_3 │ │ │ │ +000001d4 T fftw_codelet_r2cfII_3 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_3 │ │ │ │ │ │ │ │ r2cfII_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001bc8 T fftw_codelet_r2cfII_32 │ │ │ │ +00001c04 T fftw_codelet_r2cfII_32 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_32 │ │ │ │ │ │ │ │ r2cfII_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000260 T fftw_codelet_r2cfII_4 │ │ │ │ +00000280 T fftw_codelet_r2cfII_4 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_4 │ │ │ │ │ │ │ │ r2cfII_5.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000004e0 T fftw_codelet_r2cfII_5 │ │ │ │ +00000500 T fftw_codelet_r2cfII_5 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_5 │ │ │ │ │ │ │ │ r2cfII_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000003ec T fftw_codelet_r2cfII_6 │ │ │ │ +00000444 T fftw_codelet_r2cfII_6 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_6 │ │ │ │ │ │ │ │ r2cfII_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000046f4 T fftw_codelet_r2cfII_64 │ │ │ │ +00004690 T fftw_codelet_r2cfII_64 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_64 │ │ │ │ │ │ │ │ r2cfII_7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000950 T fftw_codelet_r2cfII_7 │ │ │ │ +00000970 T fftw_codelet_r2cfII_7 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_7 │ │ │ │ │ │ │ │ r2cfII_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000800 T fftw_codelet_r2cfII_8 │ │ │ │ +00000820 T fftw_codelet_r2cfII_8 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_8 │ │ │ │ │ │ │ │ r2cfII_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000e94 T fftw_codelet_r2cfII_9 │ │ │ │ +00000eb4 T fftw_codelet_r2cfII_9 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cfII_genus │ │ │ │ 00000000 t r2cfII_9 │ │ │ │ │ │ │ │ r2cf_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b54 T fftw_codelet_r2cf_10 │ │ │ │ +00000b2c T fftw_codelet_r2cf_10 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_10 │ │ │ │ │ │ │ │ r2cf_11.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001608 T fftw_codelet_r2cf_11 │ │ │ │ +00001628 T fftw_codelet_r2cf_11 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_11 │ │ │ │ │ │ │ │ r2cf_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000af0 T fftw_codelet_r2cf_12 │ │ │ │ +00000b00 T fftw_codelet_r2cf_12 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_12 │ │ │ │ │ │ │ │ r2cf_128.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000090c4 T fftw_codelet_r2cf_128 │ │ │ │ +00008efc T fftw_codelet_r2cf_128 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_128 │ │ │ │ │ │ │ │ r2cf_13.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000c24 T fftw_codelet_r2cf_13 │ │ │ │ +00000c2c T fftw_codelet_r2cf_13 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_13 │ │ │ │ │ │ │ │ r2cf_14.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000009f4 T fftw_codelet_r2cf_14 │ │ │ │ +00000a64 T fftw_codelet_r2cf_14 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_14 │ │ │ │ │ │ │ │ r2cf_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a70 T fftw_codelet_r2cf_15 │ │ │ │ +00000ab8 T fftw_codelet_r2cf_15 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_15 │ │ │ │ │ │ │ │ r2cf_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000ffc T fftw_codelet_r2cf_16 │ │ │ │ +00001068 T fftw_codelet_r2cf_16 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_16 │ │ │ │ │ │ │ │ r2cf_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000118 T fftw_codelet_r2cf_2 │ │ │ │ +00000138 T fftw_codelet_r2cf_2 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_2 │ │ │ │ │ │ │ │ r2cf_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000ce4 T fftw_codelet_r2cf_20 │ │ │ │ +00000ce0 T fftw_codelet_r2cf_20 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_20 │ │ │ │ │ │ │ │ r2cf_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000021d8 T fftw_codelet_r2cf_25 │ │ │ │ +000021e8 T fftw_codelet_r2cf_25 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_25 │ │ │ │ │ │ │ │ r2cf_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000001a4 T fftw_codelet_r2cf_3 │ │ │ │ +000001c4 T fftw_codelet_r2cf_3 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_3 │ │ │ │ │ │ │ │ r2cf_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000015c8 T fftw_codelet_r2cf_32 │ │ │ │ +000015dc T fftw_codelet_r2cf_32 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_32 │ │ │ │ │ │ │ │ r2cf_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000294 T fftw_codelet_r2cf_4 │ │ │ │ +000002b8 T fftw_codelet_r2cf_4 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_4 │ │ │ │ │ │ │ │ r2cf_5.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000528 T fftw_codelet_r2cf_5 │ │ │ │ +00000544 T fftw_codelet_r2cf_5 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_5 │ │ │ │ │ │ │ │ r2cf_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000538 T fftw_codelet_r2cf_6 │ │ │ │ +0000053c T fftw_codelet_r2cf_6 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_6 │ │ │ │ │ │ │ │ r2cf_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ @@ -4304,39 +4304,39 @@ │ │ │ │ r2cf_7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000092c T fftw_codelet_r2cf_7 │ │ │ │ +00000954 T fftw_codelet_r2cf_7 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_7 │ │ │ │ │ │ │ │ r2cf_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000610 T fftw_codelet_r2cf_8 │ │ │ │ +000005f4 T fftw_codelet_r2cf_8 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_8 │ │ │ │ │ │ │ │ r2cf_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000d70 T fftw_codelet_r2cf_9 │ │ │ │ +00000da0 T fftw_codelet_r2cf_9 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cf_genus │ │ │ │ 00000000 t r2cf_9 │ │ │ │ │ │ │ │ lt17-codlist.o: │ │ │ │ U fftw_codelet_hb2_16 │ │ │ │ U fftw_codelet_hb2_20 │ │ │ │ @@ -4430,113 +4430,113 @@ │ │ │ │ hb2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002218 T fftw_codelet_hb2_16 │ │ │ │ +00002240 T fftw_codelet_hb2_16 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002e64 T fftw_codelet_hb2_20 │ │ │ │ +00002e44 T fftw_codelet_hb2_20 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00005428 T fftw_codelet_hb2_25 │ │ │ │ +0000541c T fftw_codelet_hb2_25 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000050b0 T fftw_codelet_hb2_32 │ │ │ │ +000050d4 T fftw_codelet_hb2_32 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000008a4 T fftw_codelet_hb2_4 │ │ │ │ +00000898 T fftw_codelet_hb2_4 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000f64 T fftw_codelet_hb2_5 │ │ │ │ +00000f98 T fftw_codelet_hb2_5 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb2_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000be0 T fftw_codelet_hb2_8 │ │ │ │ +00000c04 T fftw_codelet_hb2_8 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001168 T fftw_codelet_hb_10 │ │ │ │ +00001150 T fftw_codelet_hb_10 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000129c T fftw_codelet_hb_12 │ │ │ │ +000012b8 T fftw_codelet_hb_12 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ @@ -4554,926 +4554,926 @@ │ │ │ │ hb_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001b34 T fftw_codelet_hb_16 │ │ │ │ +00001b70 T fftw_codelet_hb_16 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000002cc T fftw_codelet_hb_2 │ │ │ │ +000002ec T fftw_codelet_hb_2 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000028f8 T fftw_codelet_hb_20 │ │ │ │ +00002908 T fftw_codelet_hb_20 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004940 T fftw_codelet_hb_25 │ │ │ │ +00004948 T fftw_codelet_hb_25 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_25 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -0000061c T fftw_codelet_hb_3 │ │ │ │ +0000063c T fftw_codelet_hb_3 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_3 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004670 T fftw_codelet_hb_32 │ │ │ │ +00004664 T fftw_codelet_hb_32 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -0000073c T fftw_codelet_hb_4 │ │ │ │ +00000754 T fftw_codelet_hb_4 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_5.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000e04 T fftw_codelet_hb_5 │ │ │ │ +00000e30 T fftw_codelet_hb_5 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_5 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_6.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000ecc T fftw_codelet_hb_6 │ │ │ │ +00000ee8 T fftw_codelet_hb_6 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000abb8 T fftw_codelet_hb_64 │ │ │ │ +0000ac04 T fftw_codelet_hb_64 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_64 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_7.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000d7c T fftw_codelet_hb_7 │ │ │ │ +00000d8c T fftw_codelet_hb_7 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_7 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000ae0 T fftw_codelet_hb_8 │ │ │ │ +00000b04 T fftw_codelet_hb_8 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hb_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000011e0 T fftw_codelet_hb_9 │ │ │ │ +00001200 T fftw_codelet_hb_9 │ │ │ │ U fftw_khc2hc_register │ │ │ │ U fftw_rdft_hb_genus │ │ │ │ 00000000 t hb_9 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002218 T fftw_codelet_hc2cb2_16 │ │ │ │ +0000223c T fftw_codelet_hc2cb2_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00003000 T fftw_codelet_hc2cb2_20 │ │ │ │ +00003018 T fftw_codelet_hc2cb2_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000053e8 T fftw_codelet_hc2cb2_32 │ │ │ │ +000053f8 T fftw_codelet_hc2cb2_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000008fc T fftw_codelet_hc2cb2_4 │ │ │ │ +0000091c T fftw_codelet_hc2cb2_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb2_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000c6c T fftw_codelet_hc2cb2_8 │ │ │ │ +00000c90 T fftw_codelet_hc2cb2_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001144 T fftw_codelet_hc2cb_10 │ │ │ │ +00001164 T fftw_codelet_hc2cb_10 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001380 T fftw_codelet_hc2cb_12 │ │ │ │ +0000139c T fftw_codelet_hc2cb_12 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001b3c T fftw_codelet_hc2cb_16 │ │ │ │ +00001b60 T fftw_codelet_hc2cb_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000002e0 T fftw_codelet_hc2cb_2 │ │ │ │ +00000300 T fftw_codelet_hc2cb_2 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000028ac T fftw_codelet_hc2cb_20 │ │ │ │ +000028c8 T fftw_codelet_hc2cb_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004634 T fftw_codelet_hc2cb_32 │ │ │ │ +0000466c T fftw_codelet_hc2cb_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000870 T fftw_codelet_hc2cb_4 │ │ │ │ +00000890 T fftw_codelet_hc2cb_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000f48 T fftw_codelet_hc2cb_6 │ │ │ │ +00000f68 T fftw_codelet_hc2cb_6 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cb_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b1c T fftw_codelet_hc2cb_8 │ │ │ │ +00000b40 T fftw_codelet_hc2cb_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cb_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft2_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001f80 T fftw_codelet_hc2cbdft2_16 │ │ │ │ +00001fa0 T fftw_codelet_hc2cbdft2_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft2_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft2_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002d20 T fftw_codelet_hc2cbdft2_20 │ │ │ │ +00002d3c T fftw_codelet_hc2cbdft2_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft2_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft2_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004e4c T fftw_codelet_hc2cbdft2_32 │ │ │ │ +00004e40 T fftw_codelet_hc2cbdft2_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft2_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft2_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000009f0 T fftw_codelet_hc2cbdft2_4 │ │ │ │ +00000a10 T fftw_codelet_hc2cbdft2_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft2_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft2_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000cd8 T fftw_codelet_hc2cbdft2_8 │ │ │ │ +00000cfc T fftw_codelet_hc2cbdft2_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft2_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000133c T fftw_codelet_hc2cbdft_10 │ │ │ │ +00001360 T fftw_codelet_hc2cbdft_10 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_10 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000153c T fftw_codelet_hc2cbdft_12 │ │ │ │ +00001558 T fftw_codelet_hc2cbdft_12 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_12 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001f80 T fftw_codelet_hc2cbdft_16 │ │ │ │ +00001fa0 T fftw_codelet_hc2cbdft_16 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_16 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000003a0 T fftw_codelet_hc2cbdft_2 │ │ │ │ +000003c0 T fftw_codelet_hc2cbdft_2 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_2 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00002d20 T fftw_codelet_hc2cbdft_20 │ │ │ │ +00002d3c T fftw_codelet_hc2cbdft_20 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_20 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004e4c T fftw_codelet_hc2cbdft_32 │ │ │ │ +00004e40 T fftw_codelet_hc2cbdft_32 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_32 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000009f0 T fftw_codelet_hc2cbdft_4 │ │ │ │ +00000a10 T fftw_codelet_hc2cbdft_4 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_4 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000011c4 T fftw_codelet_hc2cbdft_6 │ │ │ │ +000011e4 T fftw_codelet_hc2cbdft_6 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_6 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ hc2cbdft_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000cd8 T fftw_codelet_hc2cbdft_8 │ │ │ │ +00000cfc T fftw_codelet_hc2cbdft_8 │ │ │ │ U fftw_khc2c_register │ │ │ │ U fftw_rdft_hc2cb_genus │ │ │ │ 00000000 t hc2cbdft_8 │ │ │ │ 00000000 r twinstr │ │ │ │ │ │ │ │ r2cbIII_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b60 T fftw_codelet_r2cbIII_10 │ │ │ │ +00000b70 T fftw_codelet_r2cbIII_10 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_10 │ │ │ │ │ │ │ │ r2cbIII_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000d3c T fftw_codelet_r2cbIII_12 │ │ │ │ +00000cf4 T fftw_codelet_r2cbIII_12 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_12 │ │ │ │ │ │ │ │ r2cbIII_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a58 T fftw_codelet_r2cbIII_15 │ │ │ │ +00000a64 T fftw_codelet_r2cbIII_15 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_15 │ │ │ │ │ │ │ │ r2cbIII_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b34 T fftw_codelet_r2cbIII_16 │ │ │ │ +00000b48 T fftw_codelet_r2cbIII_16 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_16 │ │ │ │ │ │ │ │ r2cbIII_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ 00000000 d desc │ │ │ │ -00000110 T fftw_codelet_r2cbIII_2 │ │ │ │ +00000130 T fftw_codelet_r2cbIII_2 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_2 │ │ │ │ │ │ │ │ r2cbIII_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000e68 T fftw_codelet_r2cbIII_20 │ │ │ │ +00000e78 T fftw_codelet_r2cbIII_20 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_20 │ │ │ │ │ │ │ │ r2cbIII_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001a28 T fftw_codelet_r2cbIII_25 │ │ │ │ +00001a20 T fftw_codelet_r2cbIII_25 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_25 │ │ │ │ │ │ │ │ r2cbIII_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000210 T fftw_codelet_r2cbIII_3 │ │ │ │ +00000230 T fftw_codelet_r2cbIII_3 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_3 │ │ │ │ │ │ │ │ r2cbIII_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001ca4 T fftw_codelet_r2cbIII_32 │ │ │ │ +00001c4c T fftw_codelet_r2cbIII_32 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_32 │ │ │ │ │ │ │ │ r2cbIII_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -00000250 T fftw_codelet_r2cbIII_4 │ │ │ │ +00000270 T fftw_codelet_r2cbIII_4 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_4 │ │ │ │ │ │ │ │ r2cbIII_5.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000004d8 T fftw_codelet_r2cbIII_5 │ │ │ │ +00000530 T fftw_codelet_r2cbIII_5 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_5 │ │ │ │ │ │ │ │ r2cbIII_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000494 T fftw_codelet_r2cbIII_6 │ │ │ │ +000004a8 T fftw_codelet_r2cbIII_6 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_6 │ │ │ │ │ │ │ │ r2cbIII_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00004784 T fftw_codelet_r2cbIII_64 │ │ │ │ +000047a0 T fftw_codelet_r2cbIII_64 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_64 │ │ │ │ │ │ │ │ r2cbIII_7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000940 T fftw_codelet_r2cbIII_7 │ │ │ │ +00000928 T fftw_codelet_r2cbIII_7 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_7 │ │ │ │ │ │ │ │ r2cbIII_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000834 T fftw_codelet_r2cbIII_8 │ │ │ │ +0000084c T fftw_codelet_r2cbIII_8 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_8 │ │ │ │ │ │ │ │ r2cbIII_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b90 T fftw_codelet_r2cbIII_9 │ │ │ │ +00000bb8 T fftw_codelet_r2cbIII_9 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cbIII_genus │ │ │ │ 00000000 t r2cbIII_9 │ │ │ │ │ │ │ │ r2cb_10.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b38 T fftw_codelet_r2cb_10 │ │ │ │ +00000b3c T fftw_codelet_r2cb_10 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_10 │ │ │ │ │ │ │ │ r2cb_11.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00001544 T fftw_codelet_r2cb_11 │ │ │ │ +000015a8 T fftw_codelet_r2cb_11 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_11 │ │ │ │ │ │ │ │ r2cb_12.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b64 T fftw_codelet_r2cb_12 │ │ │ │ +00000bbc T fftw_codelet_r2cb_12 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_12 │ │ │ │ │ │ │ │ r2cb_128.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00009188 T fftw_codelet_r2cb_128 │ │ │ │ +0000907c T fftw_codelet_r2cb_128 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_128 │ │ │ │ │ │ │ │ r2cb_13.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000bf0 T fftw_codelet_r2cb_13 │ │ │ │ +00000c14 T fftw_codelet_r2cb_13 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_13 │ │ │ │ │ │ │ │ r2cb_14.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a7c T fftw_codelet_r2cb_14 │ │ │ │ +00000aa0 T fftw_codelet_r2cb_14 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_14 │ │ │ │ │ │ │ │ r2cb_15.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000a58 T fftw_codelet_r2cb_15 │ │ │ │ +00000a34 T fftw_codelet_r2cb_15 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_15 │ │ │ │ │ │ │ │ r2cb_16.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000008bc T fftw_codelet_r2cb_16 │ │ │ │ +000008e0 T fftw_codelet_r2cb_16 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_16 │ │ │ │ │ │ │ │ r2cb_2.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -0000011c T fftw_codelet_r2cb_2 │ │ │ │ +0000013c T fftw_codelet_r2cb_2 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_2 │ │ │ │ │ │ │ │ r2cb_20.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000d10 T fftw_codelet_r2cb_20 │ │ │ │ +00000db0 T fftw_codelet_r2cb_20 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_20 │ │ │ │ │ │ │ │ r2cb_25.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000019f0 T fftw_codelet_r2cb_25 │ │ │ │ +00001a34 T fftw_codelet_r2cb_25 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_25 │ │ │ │ │ │ │ │ r2cb_3.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000001d4 T fftw_codelet_r2cb_3 │ │ │ │ +000001f4 T fftw_codelet_r2cb_3 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_3 │ │ │ │ │ │ │ │ r2cb_32.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -000016e4 T fftw_codelet_r2cb_32 │ │ │ │ +000016dc T fftw_codelet_r2cb_32 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_32 │ │ │ │ │ │ │ │ r2cb_4.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ -000002d0 T fftw_codelet_r2cb_4 │ │ │ │ +000002f0 T fftw_codelet_r2cb_4 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_4 │ │ │ │ │ │ │ │ r2cb_5.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000520 T fftw_codelet_r2cb_5 │ │ │ │ +00000534 T fftw_codelet_r2cb_5 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_5 │ │ │ │ │ │ │ │ r2cb_6.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000508 T fftw_codelet_r2cb_6 │ │ │ │ +0000052c T fftw_codelet_r2cb_6 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_6 │ │ │ │ │ │ │ │ r2cb_64.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00003bf4 T fftw_codelet_r2cb_64 │ │ │ │ +00003b2c T fftw_codelet_r2cb_64 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_64 │ │ │ │ │ │ │ │ r2cb_7.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000910 T fftw_codelet_r2cb_7 │ │ │ │ +00000974 T fftw_codelet_r2cb_7 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_7 │ │ │ │ │ │ │ │ r2cb_8.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0000067c T fftw_codelet_r2cb_8 │ │ │ │ +00000694 T fftw_codelet_r2cb_8 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_8 │ │ │ │ │ │ │ │ r2cb_9.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ U fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -00000b84 T fftw_codelet_r2cb_9 │ │ │ │ +00000bbc T fftw_codelet_r2cb_9 │ │ │ │ U fftw_kr2c_register │ │ │ │ U fftw_rdft_r2cb_genus │ │ │ │ 00000000 t r2cb_9 │ │ │ │ │ │ │ │ lt18-codlist.o: │ │ │ │ U fftw_codelet_e01_8 │ │ │ │ U fftw_codelet_e10_8 │ │ │ │ @@ -5481,25 +5481,25 @@ │ │ │ │ │ │ │ │ e01_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ 00000000 t e01_8 │ │ │ │ -0000095c T fftw_codelet_e01_8 │ │ │ │ +000009b8 T fftw_codelet_e01_8 │ │ │ │ U fftw_kr2r_register │ │ │ │ U fftw_rdft_r2r_genus │ │ │ │ │ │ │ │ e10_8.o: │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ 00000000 d desc │ │ │ │ 00000000 t e10_8 │ │ │ │ -0000093c T fftw_codelet_e10_8 │ │ │ │ +00000970 T fftw_codelet_e10_8 │ │ │ │ U fftw_kr2r_register │ │ │ │ U fftw_rdft_r2r_genus │ │ │ │ │ │ │ │ lt19-conf.o: │ │ │ │ U fftw_redft00e_r2hc_pad_register │ │ │ │ U fftw_reodft00e_splitradix_register │ │ │ │ U fftw_reodft010e_r2hc_register │ │ │ │ @@ -5509,209 +5509,209 @@ │ │ │ │ U fftw_rodft00e_r2hc_pad_register │ │ │ │ U fftw_solvtab_exec │ │ │ │ 00000000 d s │ │ │ │ │ │ │ │ redft00e-r2hc-pad.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_i2d │ │ │ │ -00000048 t apply │ │ │ │ -000003e4 t awake │ │ │ │ -000003c8 t destroy │ │ │ │ +00000054 t apply │ │ │ │ +0000043c t awake │ │ │ │ +00000414 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ -00000408 T fftw_redft00e_r2hc_pad_register │ │ │ │ +00000474 T fftw_redft00e_r2hc_pad_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -000001d0 t mkplan │ │ │ │ +000001f8 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ reodft00e-splitradix.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ 00000028 r .LC1 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000858 t apply_e │ │ │ │ +00000874 t apply_e │ │ │ │ 00000000 t apply_o │ │ │ │ -00000fc4 t awake │ │ │ │ -00000fa8 t destroy │ │ │ │ +00001010 t awake │ │ │ │ +00000fe8 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ -000013b0 T fftw_reodft00e_splitradix_register │ │ │ │ +0000142c T fftw_reodft00e_splitradix_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_twiddle_awake │ │ │ │ -000010a4 t mkplan │ │ │ │ +00001104 t mkplan │ │ │ │ 00000000 d padt.1 │ │ │ │ -0000102c t print │ │ │ │ +00001084 t print │ │ │ │ 00000000 r reodft00e_tw.0 │ │ │ │ 00000000 d sadt.2 │ │ │ │ │ │ │ │ reodft010e-r2hc.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000f54 t apply_re01 │ │ │ │ -00000aa0 t apply_re10 │ │ │ │ -0000051c t apply_ro01 │ │ │ │ +00000fb8 t apply_re01 │ │ │ │ +00000ae0 t apply_re10 │ │ │ │ +0000053c t apply_ro01 │ │ │ │ 00000000 t apply_ro10 │ │ │ │ -00001774 t awake │ │ │ │ -0000171c t destroy │ │ │ │ +00001834 t awake │ │ │ │ +000017c8 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_rdft_solve │ │ │ │ -000017cc T fftw_reodft010e_r2hc_register │ │ │ │ +00001898 T fftw_reodft010e_r2hc_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_twiddle_awake │ │ │ │ -00001480 t mkplan │ │ │ │ +00001508 t mkplan │ │ │ │ 00000000 d padt.1 │ │ │ │ -00001724 t print │ │ │ │ +000017d0 t print │ │ │ │ 00000008 r reodft010e_tw.0 │ │ │ │ 00000000 d sadt.2 │ │ │ │ │ │ │ │ reodft11e-r2hc-odd.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000d18 t apply_re11 │ │ │ │ +00000d40 t apply_re11 │ │ │ │ 00000000 t apply_ro11 │ │ │ │ -000019d4 t awake │ │ │ │ -0000197c t destroy │ │ │ │ +00001a24 t awake │ │ │ │ +000019b8 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_rdft_solve │ │ │ │ -00001b90 T fftw_reodft11e_r2hc_odd_register │ │ │ │ +00001bf8 T fftw_reodft11e_r2hc_odd_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -000019dc t mkplan │ │ │ │ +00001a2c t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ -00001984 t print │ │ │ │ +000019c0 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ reodft11e-radix2.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_dadd │ │ │ │ U __aeabi_dmul │ │ │ │ U __aeabi_dsub │ │ │ │ U __aeabi_i2d │ │ │ │ -00000e44 t apply_re11 │ │ │ │ +00000e68 t apply_re11 │ │ │ │ 00000000 t apply_ro11 │ │ │ │ -00001cd0 t awake │ │ │ │ -00001c78 t destroy │ │ │ │ +00001d2c t awake │ │ │ │ +00001cc0 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_kind_str │ │ │ │ U fftw_rdft_solve │ │ │ │ -00001fb0 T fftw_reodft11e_radix2_r2hc_register │ │ │ │ +00002040 T fftw_reodft11e_radix2_r2hc_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ U fftw_twiddle_awake │ │ │ │ -00001d54 t mkplan │ │ │ │ +00001dc4 t mkplan │ │ │ │ 00000000 d padt.2 │ │ │ │ -00001c80 t print │ │ │ │ +00001cc8 t print │ │ │ │ 00000000 r reodft010e_tw.1 │ │ │ │ 0000000c r reodft11e_tw.0 │ │ │ │ 00000000 d sadt.3 │ │ │ │ │ │ │ │ rodft00e-r2hc-pad.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U __aeabi_i2d │ │ │ │ -00000048 t apply │ │ │ │ -000003f0 t awake │ │ │ │ -000003d4 t destroy │ │ │ │ +00000054 t apply │ │ │ │ +00000438 t awake │ │ │ │ +00000410 t destroy │ │ │ │ U fftw_ifree │ │ │ │ U fftw_ifree0 │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mkplan_d │ │ │ │ U fftw_mkplan_rdft │ │ │ │ U fftw_mkproblem_rdft_1_d │ │ │ │ U fftw_mksolver │ │ │ │ U fftw_mktensor_0d │ │ │ │ U fftw_mktensor_1d │ │ │ │ U fftw_ops_madd2 │ │ │ │ U fftw_ops_zero │ │ │ │ U fftw_plan_awake │ │ │ │ U fftw_plan_destroy_internal │ │ │ │ U fftw_rdft_solve │ │ │ │ -00000414 T fftw_rodft00e_r2hc_pad_register │ │ │ │ +00000470 T fftw_rodft00e_r2hc_pad_register │ │ │ │ U fftw_solver_register │ │ │ │ U fftw_tensor_tornk1 │ │ │ │ -000001dc t mkplan │ │ │ │ +000001f4 t mkplan │ │ │ │ 00000000 d padt.0 │ │ │ │ 00000000 t print │ │ │ │ 00000000 d sadt.1 │ │ │ │ │ │ │ │ apiplan.o: │ │ │ │ U __aeabi_dcmpge │ │ │ │ 00000004 b after_planner_hook │ │ │ │ 00000000 b before_planner_hook │ │ │ │ -00000504 T fftw_alignment_of │ │ │ │ -00000498 T fftw_destroy_plan │ │ │ │ +00000548 T fftw_alignment_of │ │ │ │ +000004c4 T fftw_destroy_plan │ │ │ │ U fftw_get_crude_time │ │ │ │ U fftw_ialignment_of │ │ │ │ U fftw_ifree │ │ │ │ U fftw_malloc_plain │ │ │ │ U fftw_mapflags │ │ │ │ 00000014 T fftw_mkapiplan │ │ │ │ U fftw_plan_awake │ │ │ │ @@ -5752,15 +5752,15 @@ │ │ │ │ 00000000 T fftw_execute │ │ │ │ │ │ │ │ export-wisdom-to-file.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U fclose │ │ │ │ U ferror │ │ │ │ 00000000 T fftw_export_wisdom_to_file │ │ │ │ -0000002c T fftw_export_wisdom_to_filename │ │ │ │ +00000038 T fftw_export_wisdom_to_filename │ │ │ │ U fftw_mkprinter_file │ │ │ │ U fftw_printer_destroy │ │ │ │ U fftw_the_planner │ │ │ │ U fopen64 │ │ │ │ │ │ │ │ export-wisdom-to-string.o: │ │ │ │ 00000000 T fftw_export_wisdom_to_string │ │ │ │ @@ -5776,105 +5776,105 @@ │ │ │ │ U fftw_printer_destroy │ │ │ │ U fftw_the_planner │ │ │ │ 00000000 t putchr_generic │ │ │ │ │ │ │ │ f77api.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ 0000006c T dfftw_cleanup_ │ │ │ │ -00001924 T dfftw_cleanup__ │ │ │ │ -00000130 T dfftw_cost_ │ │ │ │ -000019e8 T dfftw_cost__ │ │ │ │ +00001bd0 T dfftw_cleanup__ │ │ │ │ +00000160 T dfftw_cost_ │ │ │ │ +00001cc4 T dfftw_cost__ │ │ │ │ 00000064 T dfftw_destroy_plan_ │ │ │ │ -0000191c T dfftw_destroy_plan__ │ │ │ │ -00000118 T dfftw_estimate_cost_ │ │ │ │ -000019d0 T dfftw_estimate_cost__ │ │ │ │ +00001bc8 T dfftw_destroy_plan__ │ │ │ │ +0000013c T dfftw_estimate_cost_ │ │ │ │ +00001ca0 T dfftw_estimate_cost__ │ │ │ │ 0000004c T dfftw_execute_ │ │ │ │ -00001904 T dfftw_execute__ │ │ │ │ -00000730 T dfftw_execute_dft_ │ │ │ │ -00001fe8 T dfftw_execute_dft__ │ │ │ │ -000012e4 T dfftw_execute_dft_c2r_ │ │ │ │ -00002b9c T dfftw_execute_dft_c2r__ │ │ │ │ -00000d04 T dfftw_execute_dft_r2c_ │ │ │ │ -000025bc T dfftw_execute_dft_r2c__ │ │ │ │ -000018f4 T dfftw_execute_r2r_ │ │ │ │ -000031ac T dfftw_execute_r2r__ │ │ │ │ -0000077c T dfftw_execute_split_dft_ │ │ │ │ -00002034 T dfftw_execute_split_dft__ │ │ │ │ -00001324 T dfftw_execute_split_dft_c2r_ │ │ │ │ -00002bdc T dfftw_execute_split_dft_c2r__ │ │ │ │ -00000d40 T dfftw_execute_split_dft_r2c_ │ │ │ │ -000025f8 T dfftw_execute_split_dft_r2c__ │ │ │ │ +00001bb0 T dfftw_execute__ │ │ │ │ +00000800 T dfftw_execute_dft_ │ │ │ │ +00002364 T dfftw_execute_dft__ │ │ │ │ +00001500 T dfftw_execute_dft_c2r_ │ │ │ │ +00003064 T dfftw_execute_dft_c2r__ │ │ │ │ +00000e78 T dfftw_execute_dft_r2c_ │ │ │ │ +000029dc T dfftw_execute_dft_r2c__ │ │ │ │ +00001ba0 T dfftw_execute_r2r_ │ │ │ │ +00003704 T dfftw_execute_r2r__ │ │ │ │ +00000860 T dfftw_execute_split_dft_ │ │ │ │ +000023c4 T dfftw_execute_split_dft__ │ │ │ │ +0000154c T dfftw_execute_split_dft_c2r_ │ │ │ │ +000030b0 T dfftw_execute_split_dft_c2r__ │ │ │ │ +00000ec0 T dfftw_execute_split_dft_r2c_ │ │ │ │ +00002a24 T dfftw_execute_split_dft_r2c__ │ │ │ │ 00000074 T dfftw_export_wisdom_ │ │ │ │ -0000192c T dfftw_export_wisdom__ │ │ │ │ -00000110 T dfftw_flops_ │ │ │ │ -000019c8 T dfftw_flops__ │ │ │ │ +00001bd8 T dfftw_export_wisdom__ │ │ │ │ +00000134 T dfftw_flops_ │ │ │ │ +00001c98 T dfftw_flops__ │ │ │ │ 00000070 T dfftw_forget_wisdom_ │ │ │ │ -00001928 T dfftw_forget_wisdom__ │ │ │ │ -000000cc T dfftw_import_system_wisdom_ │ │ │ │ -00001984 T dfftw_import_system_wisdom__ │ │ │ │ +00001bd4 T dfftw_forget_wisdom__ │ │ │ │ +000000d8 T dfftw_import_system_wisdom_ │ │ │ │ +00001c3c T dfftw_import_system_wisdom__ │ │ │ │ 0000009c T dfftw_import_wisdom_ │ │ │ │ -00001954 T dfftw_import_wisdom__ │ │ │ │ -00000150 T dfftw_plan_dft_ │ │ │ │ -000001e8 T dfftw_plan_dft_1d_ │ │ │ │ -00001aa0 T dfftw_plan_dft_1d__ │ │ │ │ -00000228 T dfftw_plan_dft_2d_ │ │ │ │ -00001ae0 T dfftw_plan_dft_2d__ │ │ │ │ -00000270 T dfftw_plan_dft_3d_ │ │ │ │ -00001b28 T dfftw_plan_dft_3d__ │ │ │ │ -00001a08 T dfftw_plan_dft__ │ │ │ │ -00000d78 T dfftw_plan_dft_c2r_ │ │ │ │ -00000e00 T dfftw_plan_dft_c2r_1d_ │ │ │ │ -000026b8 T dfftw_plan_dft_c2r_1d__ │ │ │ │ -00000e2c T dfftw_plan_dft_c2r_2d_ │ │ │ │ -000026e4 T dfftw_plan_dft_c2r_2d__ │ │ │ │ -00000e68 T dfftw_plan_dft_c2r_3d_ │ │ │ │ -00002720 T dfftw_plan_dft_c2r_3d__ │ │ │ │ -00002630 T dfftw_plan_dft_c2r__ │ │ │ │ -00000798 T dfftw_plan_dft_r2c_ │ │ │ │ -00000820 T dfftw_plan_dft_r2c_1d_ │ │ │ │ -000020d8 T dfftw_plan_dft_r2c_1d__ │ │ │ │ -0000084c T dfftw_plan_dft_r2c_2d_ │ │ │ │ -00002104 T dfftw_plan_dft_r2c_2d__ │ │ │ │ -00000888 T dfftw_plan_dft_r2c_3d_ │ │ │ │ -00002140 T dfftw_plan_dft_r2c_3d__ │ │ │ │ -00002050 T dfftw_plan_dft_r2c__ │ │ │ │ -00000464 T dfftw_plan_guru_dft_ │ │ │ │ -00001d1c T dfftw_plan_guru_dft__ │ │ │ │ -00001040 T dfftw_plan_guru_dft_c2r_ │ │ │ │ -000028f8 T dfftw_plan_guru_dft_c2r__ │ │ │ │ -00000a60 T dfftw_plan_guru_dft_r2c_ │ │ │ │ -00002318 T dfftw_plan_guru_dft_r2c__ │ │ │ │ -00001740 T dfftw_plan_guru_r2r_ │ │ │ │ -00002ff8 T dfftw_plan_guru_r2r__ │ │ │ │ -000005c4 T dfftw_plan_guru_split_dft_ │ │ │ │ -00001e7c T dfftw_plan_guru_split_dft__ │ │ │ │ -00001188 T dfftw_plan_guru_split_dft_c2r_ │ │ │ │ -00002a40 T dfftw_plan_guru_split_dft_c2r__ │ │ │ │ -00000ba8 T dfftw_plan_guru_split_dft_r2c_ │ │ │ │ -00002460 T dfftw_plan_guru_split_dft_r2c__ │ │ │ │ -000002c0 T dfftw_plan_many_dft_ │ │ │ │ -00001b78 T dfftw_plan_many_dft__ │ │ │ │ -00000eac T dfftw_plan_many_dft_c2r_ │ │ │ │ -00002764 T dfftw_plan_many_dft_c2r__ │ │ │ │ -000008cc T dfftw_plan_many_dft_r2c_ │ │ │ │ -00002184 T dfftw_plan_many_dft_r2c__ │ │ │ │ -00001550 T dfftw_plan_many_r2r_ │ │ │ │ -00002e08 T dfftw_plan_many_r2r__ │ │ │ │ -00001364 T dfftw_plan_r2r_ │ │ │ │ -00001454 T dfftw_plan_r2r_1d_ │ │ │ │ -00002d0c T dfftw_plan_r2r_1d__ │ │ │ │ -00001494 T dfftw_plan_r2r_2d_ │ │ │ │ -00002d4c T dfftw_plan_r2r_2d__ │ │ │ │ -000014e8 T dfftw_plan_r2r_3d_ │ │ │ │ -00002da0 T dfftw_plan_r2r_3d__ │ │ │ │ -00002c1c T dfftw_plan_r2r__ │ │ │ │ -000000e0 T dfftw_print_plan_ │ │ │ │ -00001998 T dfftw_print_plan__ │ │ │ │ -00000148 T dfftw_set_timelimit_ │ │ │ │ -00001a00 T dfftw_set_timelimit__ │ │ │ │ +00001c00 T dfftw_import_wisdom__ │ │ │ │ +0000018c T dfftw_plan_dft_ │ │ │ │ +00000244 T dfftw_plan_dft_1d_ │ │ │ │ +00001da8 T dfftw_plan_dft_1d__ │ │ │ │ +00000290 T dfftw_plan_dft_2d_ │ │ │ │ +00001df4 T dfftw_plan_dft_2d__ │ │ │ │ +000002e4 T dfftw_plan_dft_3d_ │ │ │ │ +00001e48 T dfftw_plan_dft_3d__ │ │ │ │ +00001cf0 T dfftw_plan_dft__ │ │ │ │ +00000f04 T dfftw_plan_dft_c2r_ │ │ │ │ +00000fa8 T dfftw_plan_dft_c2r_1d_ │ │ │ │ +00002b0c T dfftw_plan_dft_c2r_1d__ │ │ │ │ +00000fe0 T dfftw_plan_dft_c2r_2d_ │ │ │ │ +00002b44 T dfftw_plan_dft_c2r_2d__ │ │ │ │ +00001028 T dfftw_plan_dft_c2r_3d_ │ │ │ │ +00002b8c T dfftw_plan_dft_c2r_3d__ │ │ │ │ +00002a68 T dfftw_plan_dft_c2r__ │ │ │ │ +0000087c T dfftw_plan_dft_r2c_ │ │ │ │ +00000920 T dfftw_plan_dft_r2c_1d_ │ │ │ │ +00002484 T dfftw_plan_dft_r2c_1d__ │ │ │ │ +00000958 T dfftw_plan_dft_r2c_2d_ │ │ │ │ +000024bc T dfftw_plan_dft_r2c_2d__ │ │ │ │ +000009a0 T dfftw_plan_dft_r2c_3d_ │ │ │ │ +00002504 T dfftw_plan_dft_r2c_3d__ │ │ │ │ +000023e0 T dfftw_plan_dft_r2c__ │ │ │ │ +000004fc T dfftw_plan_guru_dft_ │ │ │ │ +00002060 T dfftw_plan_guru_dft__ │ │ │ │ +00001224 T dfftw_plan_guru_dft_c2r_ │ │ │ │ +00002d88 T dfftw_plan_guru_dft_c2r__ │ │ │ │ +00000b9c T dfftw_plan_guru_dft_r2c_ │ │ │ │ +00002700 T dfftw_plan_guru_dft_r2c__ │ │ │ │ +000019d0 T dfftw_plan_guru_r2r_ │ │ │ │ +00003534 T dfftw_plan_guru_r2r__ │ │ │ │ +00000678 T dfftw_plan_guru_split_dft_ │ │ │ │ +000021dc T dfftw_plan_guru_split_dft__ │ │ │ │ +00001388 T dfftw_plan_guru_split_dft_c2r_ │ │ │ │ +00002eec T dfftw_plan_guru_split_dft_c2r__ │ │ │ │ +00000d00 T dfftw_plan_guru_split_dft_r2c_ │ │ │ │ +00002864 T dfftw_plan_guru_split_dft_r2c__ │ │ │ │ +00000340 T dfftw_plan_many_dft_ │ │ │ │ +00001ea4 T dfftw_plan_many_dft__ │ │ │ │ +00001078 T dfftw_plan_many_dft_c2r_ │ │ │ │ +00002bdc T dfftw_plan_many_dft_c2r__ │ │ │ │ +000009f0 T dfftw_plan_many_dft_r2c_ │ │ │ │ +00002554 T dfftw_plan_many_dft_r2c__ │ │ │ │ +000017c8 T dfftw_plan_many_r2r_ │ │ │ │ +0000332c T dfftw_plan_many_r2r__ │ │ │ │ +00001598 T dfftw_plan_r2r_ │ │ │ │ +000016a8 T dfftw_plan_r2r_1d_ │ │ │ │ +0000320c T dfftw_plan_r2r_1d__ │ │ │ │ +000016f4 T dfftw_plan_r2r_2d_ │ │ │ │ +00003258 T dfftw_plan_r2r_2d__ │ │ │ │ +00001754 T dfftw_plan_r2r_3d_ │ │ │ │ +000032b8 T dfftw_plan_r2r_3d__ │ │ │ │ +000030fc T dfftw_plan_r2r__ │ │ │ │ +000000f8 T dfftw_print_plan_ │ │ │ │ +00001c5c T dfftw_print_plan__ │ │ │ │ +00000184 T dfftw_set_timelimit_ │ │ │ │ +00001ce8 T dfftw_set_timelimit__ │ │ │ │ U fflush │ │ │ │ U fftw_cleanup │ │ │ │ U fftw_cost │ │ │ │ U fftw_destroy_plan │ │ │ │ U fftw_estimate_cost │ │ │ │ U fftw_export_wisdom │ │ │ │ U fftw_flops │ │ │ │ @@ -5913,16 +5913,16 @@ │ │ │ │ U fftw_print_plan │ │ │ │ U fftw_set_timelimit │ │ │ │ 00000024 t read_char │ │ │ │ U stdout │ │ │ │ 00000000 t write_char │ │ │ │ │ │ │ │ flops.o: │ │ │ │ -000000b0 T fftw_cost │ │ │ │ -00000098 T fftw_estimate_cost │ │ │ │ +000000d8 T fftw_cost │ │ │ │ +000000b4 T fftw_estimate_cost │ │ │ │ 00000000 T fftw_flops │ │ │ │ U fftw_iestimate_cost │ │ │ │ U fftw_the_planner │ │ │ │ │ │ │ │ forget-wisdom.o: │ │ │ │ 00000000 T fftw_forget_wisdom │ │ │ │ U fftw_the_planner │ │ │ │ @@ -5934,16 +5934,16 @@ │ │ │ │ 00000000 T fftw_import_system_wisdom │ │ │ │ U fftw_import_wisdom_from_file │ │ │ │ U fopen64 │ │ │ │ │ │ │ │ import-wisdom-from-file.o: │ │ │ │ 00000000 r .LC0 │ │ │ │ U fclose │ │ │ │ -00000060 T fftw_import_wisdom_from_file │ │ │ │ -000000b8 T fftw_import_wisdom_from_filename │ │ │ │ +00000074 T fftw_import_wisdom_from_file │ │ │ │ +000000e0 T fftw_import_wisdom_from_filename │ │ │ │ U fftw_mkscanner │ │ │ │ U fftw_scanner_destroy │ │ │ │ U fftw_the_planner │ │ │ │ U fopen64 │ │ │ │ U fread │ │ │ │ 00000000 t getchr_file │ │ │ │ │ │ │ │ @@ -5983,38 +5983,38 @@ │ │ │ │ U __aeabi_ddiv │ │ │ │ 00000000 T fftw_mapflags │ │ │ │ U log │ │ │ │ U memcpy │ │ │ │ │ │ │ │ mkprinter-file.o: │ │ │ │ U fftw_mkprinter │ │ │ │ -00000078 T fftw_mkprinter_file │ │ │ │ +000000a0 T fftw_mkprinter_file │ │ │ │ U fwrite │ │ │ │ 00000000 t mycleanup │ │ │ │ -0000002c t myputchr │ │ │ │ +00000040 t myputchr │ │ │ │ │ │ │ │ mkprinter-str.o: │ │ │ │ U fftw_mkprinter │ │ │ │ 00000034 T fftw_mkprinter_cnt │ │ │ │ -00000064 T fftw_mkprinter_str │ │ │ │ +00000070 T fftw_mkprinter_str │ │ │ │ 00000000 t putchr_cnt │ │ │ │ 00000014 t putchr_str │ │ │ │ │ │ │ │ mktensor-iodims.o: │ │ │ │ -00000064 T fftw_guru_kosherp │ │ │ │ +00000080 T fftw_guru_kosherp │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_iodims │ │ │ │ │ │ │ │ mktensor-iodims64.o: │ │ │ │ -00000064 T fftw_guru64_kosherp │ │ │ │ +00000080 T fftw_guru64_kosherp │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_iodims64 │ │ │ │ │ │ │ │ mktensor-rowmajor.o: │ │ │ │ -000000b0 T fftw_many_kosherp │ │ │ │ +000000cc T fftw_many_kosherp │ │ │ │ U fftw_mktensor │ │ │ │ 00000000 T fftw_mktensor_rowmajor │ │ │ │ │ │ │ │ plan-dft-1d.o: │ │ │ │ U fftw_plan_dft │ │ │ │ 00000000 T fftw_plan_dft_1d │ │ │ │ │ │ │ │ @@ -6225,35 +6225,35 @@ │ │ │ │ │ │ │ │ plan-r2r.o: │ │ │ │ U fftw_plan_many_r2r │ │ │ │ 00000000 T fftw_plan_r2r │ │ │ │ │ │ │ │ print-plan.o: │ │ │ │ U _GLOBAL_OFFSET_TABLE_ │ │ │ │ -00000078 T fftw_fprint_plan │ │ │ │ +0000008c T fftw_fprint_plan │ │ │ │ U fftw_mkprinter_cnt │ │ │ │ U fftw_mkprinter_file │ │ │ │ U fftw_mkprinter_str │ │ │ │ -000000ac T fftw_print_plan │ │ │ │ +000000d4 T fftw_print_plan │ │ │ │ U fftw_printer_destroy │ │ │ │ 00000000 T fftw_sprint_plan │ │ │ │ U malloc │ │ │ │ U stdout │ │ │ │ │ │ │ │ rdft2-pad.o: │ │ │ │ U fftw_malloc_plain │ │ │ │ 00000000 T fftw_rdft2_pad │ │ │ │ U memcpy │ │ │ │ │ │ │ │ the-planner.o: │ │ │ │ -00000030 T fftw_cleanup │ │ │ │ +00000048 T fftw_cleanup │ │ │ │ U fftw_configure_planner │ │ │ │ U fftw_mkplanner │ │ │ │ U fftw_planner_destroy │ │ │ │ -0000005c T fftw_set_timelimit │ │ │ │ +00000080 T fftw_set_timelimit │ │ │ │ 00000000 T fftw_the_planner │ │ │ │ 00000000 b plnr │ │ │ │ │ │ │ │ version.o: │ │ │ │ 00000010 R fftw_cc │ │ │ │ 0000000c R fftw_codelet_optim │ │ │ │ 00000000 R fftw_version │ │ │ ├── file list │ │ │ │ @@ -1,424 +1,424 @@ │ │ │ │ ---------- 0 0 0 15734 1970-01-01 00:00:00.000000 / │ │ │ │ ---------- 0 0 0 0 1970-01-01 00:00:00.000000 // │ │ │ │ ?rw-r--r-- 0 0 0 612 1970-01-01 00:00:00.000000 align.o │ │ │ │ -?rw-r--r-- 0 0 0 1104 1970-01-01 00:00:00.000000 alloc.o │ │ │ │ -?rw-r--r-- 0 0 0 1116 1970-01-01 00:00:00.000000 assert.o │ │ │ │ +?rw-r--r-- 0 0 0 1128 1970-01-01 00:00:00.000000 alloc.o │ │ │ │ +?rw-r--r-- 0 0 0 1124 1970-01-01 00:00:00.000000 assert.o │ │ │ │ ?rw-r--r-- 0 0 0 604 1970-01-01 00:00:00.000000 awake.o │ │ │ │ -?rw-r--r-- 0 0 0 1264 1970-01-01 00:00:00.000000 buffered.o │ │ │ │ -?rw-r--r-- 0 0 0 1008 1970-01-01 00:00:00.000000 cpy1d.o │ │ │ │ -?rw-r--r-- 0 0 0 1596 1970-01-01 00:00:00.000000 cpy2d-pair.o │ │ │ │ -?rw-r--r-- 0 0 0 2440 1970-01-01 00:00:00.000000 cpy2d.o │ │ │ │ -?rw-r--r-- 0 0 0 772 1970-01-01 00:00:00.000000 ct.o │ │ │ │ +?rw-r--r-- 0 0 0 1340 1970-01-01 00:00:00.000000 buffered.o │ │ │ │ +?rw-r--r-- 0 0 0 1040 1970-01-01 00:00:00.000000 cpy1d.o │ │ │ │ +?rw-r--r-- 0 0 0 1636 1970-01-01 00:00:00.000000 cpy2d-pair.o │ │ │ │ +?rw-r--r-- 0 0 0 2608 1970-01-01 00:00:00.000000 cpy2d.o │ │ │ │ +?rw-r--r-- 0 0 0 780 1970-01-01 00:00:00.000000 ct.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 debug.o │ │ │ │ ?rw-r--r-- 0 0 0 640 1970-01-01 00:00:00.000000 extract-reim.o │ │ │ │ ?rw-r--r-- 0 0 0 652 1970-01-01 00:00:00.000000 hash.o │ │ │ │ ?rw-r--r-- 0 0 0 608 1970-01-01 00:00:00.000000 iabs.o │ │ │ │ ?rw-r--r-- 0 0 0 736 1970-01-01 00:00:00.000000 kalloc.o │ │ │ │ -?rw-r--r-- 0 0 0 1016 1970-01-01 00:00:00.000000 md5-1.o │ │ │ │ -?rw-r--r-- 0 0 0 1896 1970-01-01 00:00:00.000000 md5.o │ │ │ │ +?rw-r--r-- 0 0 0 1056 1970-01-01 00:00:00.000000 md5-1.o │ │ │ │ +?rw-r--r-- 0 0 0 1960 1970-01-01 00:00:00.000000 md5.o │ │ │ │ ?rw-r--r-- 0 0 0 644 1970-01-01 00:00:00.000000 minmax.o │ │ │ │ -?rw-r--r-- 0 0 0 1288 1970-01-01 00:00:00.000000 ops.o │ │ │ │ -?rw-r--r-- 0 0 0 1288 1970-01-01 00:00:00.000000 pickdim.o │ │ │ │ -?rw-r--r-- 0 0 0 1004 1970-01-01 00:00:00.000000 plan.o │ │ │ │ -?rw-r--r-- 0 0 0 10756 1970-01-01 00:00:00.000000 planner.o │ │ │ │ -?rw-r--r-- 0 0 0 2620 1970-01-01 00:00:00.000000 primes.o │ │ │ │ -?rw-r--r-- 0 0 0 2592 1970-01-01 00:00:00.000000 print.o │ │ │ │ -?rw-r--r-- 0 0 0 1684 1970-01-01 00:00:00.000000 problem.o │ │ │ │ -?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 rader.o │ │ │ │ -?rw-r--r-- 0 0 0 1660 1970-01-01 00:00:00.000000 scan.o │ │ │ │ -?rw-r--r-- 0 0 0 940 1970-01-01 00:00:00.000000 solver.o │ │ │ │ -?rw-r--r-- 0 0 0 680 1970-01-01 00:00:00.000000 solvtab.o │ │ │ │ +?rw-r--r-- 0 0 0 1340 1970-01-01 00:00:00.000000 ops.o │ │ │ │ +?rw-r--r-- 0 0 0 1324 1970-01-01 00:00:00.000000 pickdim.o │ │ │ │ +?rw-r--r-- 0 0 0 1068 1970-01-01 00:00:00.000000 plan.o │ │ │ │ +?rw-r--r-- 0 0 0 11356 1970-01-01 00:00:00.000000 planner.o │ │ │ │ +?rw-r--r-- 0 0 0 2800 1970-01-01 00:00:00.000000 primes.o │ │ │ │ +?rw-r--r-- 0 0 0 2660 1970-01-01 00:00:00.000000 print.o │ │ │ │ +?rw-r--r-- 0 0 0 1700 1970-01-01 00:00:00.000000 problem.o │ │ │ │ +?rw-r--r-- 0 0 0 1120 1970-01-01 00:00:00.000000 rader.o │ │ │ │ +?rw-r--r-- 0 0 0 1744 1970-01-01 00:00:00.000000 scan.o │ │ │ │ +?rw-r--r-- 0 0 0 964 1970-01-01 00:00:00.000000 solver.o │ │ │ │ +?rw-r--r-- 0 0 0 700 1970-01-01 00:00:00.000000 solvtab.o │ │ │ │ ?rw-r--r-- 0 0 0 672 1970-01-01 00:00:00.000000 stride.o │ │ │ │ -?rw-r--r-- 0 0 0 1864 1970-01-01 00:00:00.000000 tensor.o │ │ │ │ -?rw-r--r-- 0 0 0 772 1970-01-01 00:00:00.000000 tensor1.o │ │ │ │ -?rw-r--r-- 0 0 0 876 1970-01-01 00:00:00.000000 tensor2.o │ │ │ │ -?rw-r--r-- 0 0 0 972 1970-01-01 00:00:00.000000 tensor3.o │ │ │ │ -?rw-r--r-- 0 0 0 1816 1970-01-01 00:00:00.000000 tensor4.o │ │ │ │ -?rw-r--r-- 0 0 0 1576 1970-01-01 00:00:00.000000 tensor5.o │ │ │ │ -?rw-r--r-- 0 0 0 2936 1970-01-01 00:00:00.000000 tensor7.o │ │ │ │ -?rw-r--r-- 0 0 0 812 1970-01-01 00:00:00.000000 tensor8.o │ │ │ │ +?rw-r--r-- 0 0 0 1952 1970-01-01 00:00:00.000000 tensor.o │ │ │ │ +?rw-r--r-- 0 0 0 792 1970-01-01 00:00:00.000000 tensor1.o │ │ │ │ +?rw-r--r-- 0 0 0 932 1970-01-01 00:00:00.000000 tensor2.o │ │ │ │ +?rw-r--r-- 0 0 0 1028 1970-01-01 00:00:00.000000 tensor3.o │ │ │ │ +?rw-r--r-- 0 0 0 1940 1970-01-01 00:00:00.000000 tensor4.o │ │ │ │ +?rw-r--r-- 0 0 0 1696 1970-01-01 00:00:00.000000 tensor5.o │ │ │ │ +?rw-r--r-- 0 0 0 3156 1970-01-01 00:00:00.000000 tensor7.o │ │ │ │ +?rw-r--r-- 0 0 0 844 1970-01-01 00:00:00.000000 tensor8.o │ │ │ │ ?rw-r--r-- 0 0 0 684 1970-01-01 00:00:00.000000 tensor9.o │ │ │ │ -?rw-r--r-- 0 0 0 3716 1970-01-01 00:00:00.000000 tile2d.o │ │ │ │ -?rw-r--r-- 0 0 0 1216 1970-01-01 00:00:00.000000 timer.o │ │ │ │ -?rw-r--r-- 0 0 0 4224 1970-01-01 00:00:00.000000 transpose.o │ │ │ │ -?rw-r--r-- 0 0 0 3576 1970-01-01 00:00:00.000000 trig.o │ │ │ │ -?rw-r--r-- 0 0 0 2708 1970-01-01 00:00:00.000000 twiddle.o │ │ │ │ -?rw-r--r-- 0 0 0 5396 1970-01-01 00:00:00.000000 bluestein.o │ │ │ │ -?rw-r--r-- 0 0 0 4448 1970-01-01 00:00:00.000000 lt1-buffered.o │ │ │ │ -?rw-r--r-- 0 0 0 2204 1970-01-01 00:00:00.000000 conf.o │ │ │ │ -?rw-r--r-- 0 0 0 3696 1970-01-01 00:00:00.000000 lt2-ct.o │ │ │ │ -?rw-r--r-- 0 0 0 4800 1970-01-01 00:00:00.000000 dftw-direct.o │ │ │ │ -?rw-r--r-- 0 0 0 2384 1970-01-01 00:00:00.000000 dftw-directsq.o │ │ │ │ -?rw-r--r-- 0 0 0 4280 1970-01-01 00:00:00.000000 dftw-generic.o │ │ │ │ -?rw-r--r-- 0 0 0 3716 1970-01-01 00:00:00.000000 dftw-genericbuf.o │ │ │ │ -?rw-r--r-- 0 0 0 4660 1970-01-01 00:00:00.000000 direct.o │ │ │ │ -?rw-r--r-- 0 0 0 3624 1970-01-01 00:00:00.000000 generic.o │ │ │ │ -?rw-r--r-- 0 0 0 4044 1970-01-01 00:00:00.000000 indirect-transpose.o │ │ │ │ -?rw-r--r-- 0 0 0 3568 1970-01-01 00:00:00.000000 indirect.o │ │ │ │ +?rw-r--r-- 0 0 0 3784 1970-01-01 00:00:00.000000 tile2d.o │ │ │ │ +?rw-r--r-- 0 0 0 1280 1970-01-01 00:00:00.000000 timer.o │ │ │ │ +?rw-r--r-- 0 0 0 4280 1970-01-01 00:00:00.000000 transpose.o │ │ │ │ +?rw-r--r-- 0 0 0 3816 1970-01-01 00:00:00.000000 trig.o │ │ │ │ +?rw-r--r-- 0 0 0 2732 1970-01-01 00:00:00.000000 twiddle.o │ │ │ │ +?rw-r--r-- 0 0 0 5496 1970-01-01 00:00:00.000000 bluestein.o │ │ │ │ +?rw-r--r-- 0 0 0 4596 1970-01-01 00:00:00.000000 lt1-buffered.o │ │ │ │ +?rw-r--r-- 0 0 0 2216 1970-01-01 00:00:00.000000 conf.o │ │ │ │ +?rw-r--r-- 0 0 0 3872 1970-01-01 00:00:00.000000 lt2-ct.o │ │ │ │ +?rw-r--r-- 0 0 0 5032 1970-01-01 00:00:00.000000 dftw-direct.o │ │ │ │ +?rw-r--r-- 0 0 0 2512 1970-01-01 00:00:00.000000 dftw-directsq.o │ │ │ │ +?rw-r--r-- 0 0 0 4468 1970-01-01 00:00:00.000000 dftw-generic.o │ │ │ │ +?rw-r--r-- 0 0 0 3848 1970-01-01 00:00:00.000000 dftw-genericbuf.o │ │ │ │ +?rw-r--r-- 0 0 0 4840 1970-01-01 00:00:00.000000 direct.o │ │ │ │ +?rw-r--r-- 0 0 0 3692 1970-01-01 00:00:00.000000 generic.o │ │ │ │ +?rw-r--r-- 0 0 0 4180 1970-01-01 00:00:00.000000 indirect-transpose.o │ │ │ │ +?rw-r--r-- 0 0 0 3720 1970-01-01 00:00:00.000000 indirect.o │ │ │ │ ?rw-r--r-- 0 0 0 712 1970-01-01 00:00:00.000000 kdft-dif.o │ │ │ │ ?rw-r--r-- 0 0 0 716 1970-01-01 00:00:00.000000 kdft-difsq.o │ │ │ │ ?rw-r--r-- 0 0 0 712 1970-01-01 00:00:00.000000 kdft-dit.o │ │ │ │ -?rw-r--r-- 0 0 0 872 1970-01-01 00:00:00.000000 kdft.o │ │ │ │ -?rw-r--r-- 0 0 0 1820 1970-01-01 00:00:00.000000 nop.o │ │ │ │ -?rw-r--r-- 0 0 0 700 1970-01-01 00:00:00.000000 lt3-plan.o │ │ │ │ -?rw-r--r-- 0 0 0 2644 1970-01-01 00:00:00.000000 lt4-problem.o │ │ │ │ -?rw-r--r-- 0 0 0 5908 1970-01-01 00:00:00.000000 lt5-rader.o │ │ │ │ -?rw-r--r-- 0 0 0 3156 1970-01-01 00:00:00.000000 rank-geq2.o │ │ │ │ -?rw-r--r-- 0 0 0 640 1970-01-01 00:00:00.000000 solve.o │ │ │ │ -?rw-r--r-- 0 0 0 3156 1970-01-01 00:00:00.000000 vrank-geq1.o │ │ │ │ -?rw-r--r-- 0 0 0 4036 1970-01-01 00:00:00.000000 zero.o │ │ │ │ +?rw-r--r-- 0 0 0 892 1970-01-01 00:00:00.000000 kdft.o │ │ │ │ +?rw-r--r-- 0 0 0 1852 1970-01-01 00:00:00.000000 nop.o │ │ │ │ +?rw-r--r-- 0 0 0 712 1970-01-01 00:00:00.000000 lt3-plan.o │ │ │ │ +?rw-r--r-- 0 0 0 2800 1970-01-01 00:00:00.000000 lt4-problem.o │ │ │ │ +?rw-r--r-- 0 0 0 6024 1970-01-01 00:00:00.000000 lt5-rader.o │ │ │ │ +?rw-r--r-- 0 0 0 3292 1970-01-01 00:00:00.000000 rank-geq2.o │ │ │ │ +?rw-r--r-- 0 0 0 652 1970-01-01 00:00:00.000000 solve.o │ │ │ │ +?rw-r--r-- 0 0 0 3264 1970-01-01 00:00:00.000000 vrank-geq1.o │ │ │ │ +?rw-r--r-- 0 0 0 4524 1970-01-01 00:00:00.000000 zero.o │ │ │ │ ?rw-r--r-- 0 0 0 880 1970-01-01 00:00:00.000000 n.o │ │ │ │ ?rw-r--r-- 0 0 0 848 1970-01-01 00:00:00.000000 t.o │ │ │ │ ?rw-r--r-- 0 0 0 4728 1970-01-01 00:00:00.000000 codlist.o │ │ │ │ -?rw-r--r-- 0 0 0 5188 1970-01-01 00:00:00.000000 n1_10.o │ │ │ │ -?rw-r--r-- 0 0 0 9036 1970-01-01 00:00:00.000000 n1_11.o │ │ │ │ -?rw-r--r-- 0 0 0 5188 1970-01-01 00:00:00.000000 n1_12.o │ │ │ │ -?rw-r--r-- 0 0 0 9820 1970-01-01 00:00:00.000000 n1_13.o │ │ │ │ -?rw-r--r-- 0 0 0 8504 1970-01-01 00:00:00.000000 n1_14.o │ │ │ │ -?rw-r--r-- 0 0 0 8568 1970-01-01 00:00:00.000000 n1_15.o │ │ │ │ -?rw-r--r-- 0 0 0 7332 1970-01-01 00:00:00.000000 n1_16.o │ │ │ │ -?rw-r--r-- 0 0 0 1620 1970-01-01 00:00:00.000000 n1_2.o │ │ │ │ -?rw-r--r-- 0 0 0 10680 1970-01-01 00:00:00.000000 n1_20.o │ │ │ │ -?rw-r--r-- 0 0 0 19940 1970-01-01 00:00:00.000000 n1_25.o │ │ │ │ -?rw-r--r-- 0 0 0 2508 1970-01-01 00:00:00.000000 n1_3.o │ │ │ │ -?rw-r--r-- 0 0 0 17468 1970-01-01 00:00:00.000000 n1_32.o │ │ │ │ -?rw-r--r-- 0 0 0 2548 1970-01-01 00:00:00.000000 n1_4.o │ │ │ │ -?rw-r--r-- 0 0 0 4648 1970-01-01 00:00:00.000000 n1_5.o │ │ │ │ -?rw-r--r-- 0 0 0 4600 1970-01-01 00:00:00.000000 n1_6.o │ │ │ │ -?rw-r--r-- 0 0 0 43260 1970-01-01 00:00:00.000000 n1_64.o │ │ │ │ -?rw-r--r-- 0 0 0 7744 1970-01-01 00:00:00.000000 n1_7.o │ │ │ │ -?rw-r--r-- 0 0 0 5492 1970-01-01 00:00:00.000000 n1_8.o │ │ │ │ -?rw-r--r-- 0 0 0 5464 1970-01-01 00:00:00.000000 n1_9.o │ │ │ │ -?rw-r--r-- 0 0 0 2824 1970-01-01 00:00:00.000000 q1_2.o │ │ │ │ -?rw-r--r-- 0 0 0 4432 1970-01-01 00:00:00.000000 q1_3.o │ │ │ │ -?rw-r--r-- 0 0 0 6712 1970-01-01 00:00:00.000000 q1_4.o │ │ │ │ -?rw-r--r-- 0 0 0 13236 1970-01-01 00:00:00.000000 q1_5.o │ │ │ │ -?rw-r--r-- 0 0 0 17848 1970-01-01 00:00:00.000000 q1_6.o │ │ │ │ -?rw-r--r-- 0 0 0 32176 1970-01-01 00:00:00.000000 q1_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7480 1970-01-01 00:00:00.000000 t1_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8076 1970-01-01 00:00:00.000000 t1_12.o │ │ │ │ -?rw-r--r-- 0 0 0 12128 1970-01-01 00:00:00.000000 t1_15.o │ │ │ │ -?rw-r--r-- 0 0 0 11304 1970-01-01 00:00:00.000000 t1_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2168 1970-01-01 00:00:00.000000 t1_2.o │ │ │ │ -?rw-r--r-- 0 0 0 15352 1970-01-01 00:00:00.000000 t1_20.o │ │ │ │ -?rw-r--r-- 0 0 0 26152 1970-01-01 00:00:00.000000 t1_25.o │ │ │ │ -?rw-r--r-- 0 0 0 3492 1970-01-01 00:00:00.000000 t1_3.o │ │ │ │ -?rw-r--r-- 0 0 0 25052 1970-01-01 00:00:00.000000 t1_32.o │ │ │ │ -?rw-r--r-- 0 0 0 3876 1970-01-01 00:00:00.000000 t1_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6424 1970-01-01 00:00:00.000000 t1_5.o │ │ │ │ -?rw-r--r-- 0 0 0 6796 1970-01-01 00:00:00.000000 t1_6.o │ │ │ │ -?rw-r--r-- 0 0 0 58644 1970-01-01 00:00:00.000000 t1_64.o │ │ │ │ -?rw-r--r-- 0 0 0 5964 1970-01-01 00:00:00.000000 t1_7.o │ │ │ │ -?rw-r--r-- 0 0 0 5060 1970-01-01 00:00:00.000000 t1_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7472 1970-01-01 00:00:00.000000 t1_9.o │ │ │ │ -?rw-r--r-- 0 0 0 8040 1970-01-01 00:00:00.000000 t2_10.o │ │ │ │ -?rw-r--r-- 0 0 0 12448 1970-01-01 00:00:00.000000 t2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 17412 1970-01-01 00:00:00.000000 t2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 29352 1970-01-01 00:00:00.000000 t2_25.o │ │ │ │ -?rw-r--r-- 0 0 0 27956 1970-01-01 00:00:00.000000 t2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4204 1970-01-01 00:00:00.000000 t2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6624 1970-01-01 00:00:00.000000 t2_5.o │ │ │ │ -?rw-r--r-- 0 0 0 67620 1970-01-01 00:00:00.000000 t2_64.o │ │ │ │ -?rw-r--r-- 0 0 0 5572 1970-01-01 00:00:00.000000 t2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 4852 1970-01-01 00:00:00.000000 lt6-buffered.o │ │ │ │ -?rw-r--r-- 0 0 0 5524 1970-01-01 00:00:00.000000 buffered2.o │ │ │ │ -?rw-r--r-- 0 0 0 3120 1970-01-01 00:00:00.000000 lt7-conf.o │ │ │ │ -?rw-r--r-- 0 0 0 6464 1970-01-01 00:00:00.000000 ct-hc2c-direct.o │ │ │ │ -?rw-r--r-- 0 0 0 4184 1970-01-01 00:00:00.000000 ct-hc2c.o │ │ │ │ -?rw-r--r-- 0 0 0 3244 1970-01-01 00:00:00.000000 dft-r2hc.o │ │ │ │ -?rw-r--r-- 0 0 0 2504 1970-01-01 00:00:00.000000 dht-r2hc.o │ │ │ │ -?rw-r--r-- 0 0 0 6504 1970-01-01 00:00:00.000000 dht-rader.o │ │ │ │ -?rw-r--r-- 0 0 0 4544 1970-01-01 00:00:00.000000 direct-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 2300 1970-01-01 00:00:00.000000 direct-r2r.o │ │ │ │ -?rw-r--r-- 0 0 0 2804 1970-01-01 00:00:00.000000 direct2.o │ │ │ │ -?rw-r--r-- 0 0 0 4548 1970-01-01 00:00:00.000000 lt8-generic.o │ │ │ │ -?rw-r--r-- 0 0 0 5040 1970-01-01 00:00:00.000000 hc2hc-direct.o │ │ │ │ -?rw-r--r-- 0 0 0 7704 1970-01-01 00:00:00.000000 hc2hc-generic.o │ │ │ │ -?rw-r--r-- 0 0 0 3496 1970-01-01 00:00:00.000000 hc2hc.o │ │ │ │ -?rw-r--r-- 0 0 0 3388 1970-01-01 00:00:00.000000 lt9-indirect.o │ │ │ │ +?rw-r--r-- 0 0 0 5212 1970-01-01 00:00:00.000000 n1_10.o │ │ │ │ +?rw-r--r-- 0 0 0 9060 1970-01-01 00:00:00.000000 n1_11.o │ │ │ │ +?rw-r--r-- 0 0 0 5184 1970-01-01 00:00:00.000000 n1_12.o │ │ │ │ +?rw-r--r-- 0 0 0 9816 1970-01-01 00:00:00.000000 n1_13.o │ │ │ │ +?rw-r--r-- 0 0 0 8544 1970-01-01 00:00:00.000000 n1_14.o │ │ │ │ +?rw-r--r-- 0 0 0 8596 1970-01-01 00:00:00.000000 n1_15.o │ │ │ │ +?rw-r--r-- 0 0 0 7356 1970-01-01 00:00:00.000000 n1_16.o │ │ │ │ +?rw-r--r-- 0 0 0 1652 1970-01-01 00:00:00.000000 n1_2.o │ │ │ │ +?rw-r--r-- 0 0 0 10712 1970-01-01 00:00:00.000000 n1_20.o │ │ │ │ +?rw-r--r-- 0 0 0 19964 1970-01-01 00:00:00.000000 n1_25.o │ │ │ │ +?rw-r--r-- 0 0 0 2540 1970-01-01 00:00:00.000000 n1_3.o │ │ │ │ +?rw-r--r-- 0 0 0 17524 1970-01-01 00:00:00.000000 n1_32.o │ │ │ │ +?rw-r--r-- 0 0 0 2580 1970-01-01 00:00:00.000000 n1_4.o │ │ │ │ +?rw-r--r-- 0 0 0 4680 1970-01-01 00:00:00.000000 n1_5.o │ │ │ │ +?rw-r--r-- 0 0 0 4632 1970-01-01 00:00:00.000000 n1_6.o │ │ │ │ +?rw-r--r-- 0 0 0 43280 1970-01-01 00:00:00.000000 n1_64.o │ │ │ │ +?rw-r--r-- 0 0 0 7776 1970-01-01 00:00:00.000000 n1_7.o │ │ │ │ +?rw-r--r-- 0 0 0 5524 1970-01-01 00:00:00.000000 n1_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5500 1970-01-01 00:00:00.000000 n1_9.o │ │ │ │ +?rw-r--r-- 0 0 0 2856 1970-01-01 00:00:00.000000 q1_2.o │ │ │ │ +?rw-r--r-- 0 0 0 4468 1970-01-01 00:00:00.000000 q1_3.o │ │ │ │ +?rw-r--r-- 0 0 0 6768 1970-01-01 00:00:00.000000 q1_4.o │ │ │ │ +?rw-r--r-- 0 0 0 13552 1970-01-01 00:00:00.000000 q1_5.o │ │ │ │ +?rw-r--r-- 0 0 0 17652 1970-01-01 00:00:00.000000 q1_6.o │ │ │ │ +?rw-r--r-- 0 0 0 30836 1970-01-01 00:00:00.000000 q1_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7516 1970-01-01 00:00:00.000000 t1_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8096 1970-01-01 00:00:00.000000 t1_12.o │ │ │ │ +?rw-r--r-- 0 0 0 12152 1970-01-01 00:00:00.000000 t1_15.o │ │ │ │ +?rw-r--r-- 0 0 0 11316 1970-01-01 00:00:00.000000 t1_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2200 1970-01-01 00:00:00.000000 t1_2.o │ │ │ │ +?rw-r--r-- 0 0 0 15376 1970-01-01 00:00:00.000000 t1_20.o │ │ │ │ +?rw-r--r-- 0 0 0 26096 1970-01-01 00:00:00.000000 t1_25.o │ │ │ │ +?rw-r--r-- 0 0 0 3524 1970-01-01 00:00:00.000000 t1_3.o │ │ │ │ +?rw-r--r-- 0 0 0 24996 1970-01-01 00:00:00.000000 t1_32.o │ │ │ │ +?rw-r--r-- 0 0 0 3908 1970-01-01 00:00:00.000000 t1_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6476 1970-01-01 00:00:00.000000 t1_5.o │ │ │ │ +?rw-r--r-- 0 0 0 6816 1970-01-01 00:00:00.000000 t1_6.o │ │ │ │ +?rw-r--r-- 0 0 0 58012 1970-01-01 00:00:00.000000 t1_64.o │ │ │ │ +?rw-r--r-- 0 0 0 6004 1970-01-01 00:00:00.000000 t1_7.o │ │ │ │ +?rw-r--r-- 0 0 0 5084 1970-01-01 00:00:00.000000 t1_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7504 1970-01-01 00:00:00.000000 t1_9.o │ │ │ │ +?rw-r--r-- 0 0 0 8076 1970-01-01 00:00:00.000000 t2_10.o │ │ │ │ +?rw-r--r-- 0 0 0 12480 1970-01-01 00:00:00.000000 t2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 17456 1970-01-01 00:00:00.000000 t2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 29424 1970-01-01 00:00:00.000000 t2_25.o │ │ │ │ +?rw-r--r-- 0 0 0 28188 1970-01-01 00:00:00.000000 t2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4236 1970-01-01 00:00:00.000000 t2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6660 1970-01-01 00:00:00.000000 t2_5.o │ │ │ │ +?rw-r--r-- 0 0 0 67268 1970-01-01 00:00:00.000000 t2_64.o │ │ │ │ +?rw-r--r-- 0 0 0 5588 1970-01-01 00:00:00.000000 t2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5028 1970-01-01 00:00:00.000000 lt6-buffered.o │ │ │ │ +?rw-r--r-- 0 0 0 5716 1970-01-01 00:00:00.000000 buffered2.o │ │ │ │ +?rw-r--r-- 0 0 0 3132 1970-01-01 00:00:00.000000 lt7-conf.o │ │ │ │ +?rw-r--r-- 0 0 0 6688 1970-01-01 00:00:00.000000 ct-hc2c-direct.o │ │ │ │ +?rw-r--r-- 0 0 0 4380 1970-01-01 00:00:00.000000 ct-hc2c.o │ │ │ │ +?rw-r--r-- 0 0 0 3324 1970-01-01 00:00:00.000000 dft-r2hc.o │ │ │ │ +?rw-r--r-- 0 0 0 2576 1970-01-01 00:00:00.000000 dht-r2hc.o │ │ │ │ +?rw-r--r-- 0 0 0 6644 1970-01-01 00:00:00.000000 dht-rader.o │ │ │ │ +?rw-r--r-- 0 0 0 4740 1970-01-01 00:00:00.000000 direct-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 2368 1970-01-01 00:00:00.000000 direct-r2r.o │ │ │ │ +?rw-r--r-- 0 0 0 2900 1970-01-01 00:00:00.000000 direct2.o │ │ │ │ +?rw-r--r-- 0 0 0 4632 1970-01-01 00:00:00.000000 lt8-generic.o │ │ │ │ +?rw-r--r-- 0 0 0 5252 1970-01-01 00:00:00.000000 hc2hc-direct.o │ │ │ │ +?rw-r--r-- 0 0 0 7924 1970-01-01 00:00:00.000000 hc2hc-generic.o │ │ │ │ +?rw-r--r-- 0 0 0 3652 1970-01-01 00:00:00.000000 hc2hc.o │ │ │ │ +?rw-r--r-- 0 0 0 3532 1970-01-01 00:00:00.000000 lt9-indirect.o │ │ │ │ ?rw-r--r-- 0 0 0 704 1970-01-01 00:00:00.000000 khc2c.o │ │ │ │ ?rw-r--r-- 0 0 0 708 1970-01-01 00:00:00.000000 khc2hc.o │ │ │ │ -?rw-r--r-- 0 0 0 964 1970-01-01 00:00:00.000000 kr2c.o │ │ │ │ -?rw-r--r-- 0 0 0 784 1970-01-01 00:00:00.000000 kr2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1824 1970-01-01 00:00:00.000000 lt10-nop.o │ │ │ │ -?rw-r--r-- 0 0 0 1844 1970-01-01 00:00:00.000000 nop2.o │ │ │ │ -?rw-r--r-- 0 0 0 704 1970-01-01 00:00:00.000000 lt11-plan.o │ │ │ │ -?rw-r--r-- 0 0 0 704 1970-01-01 00:00:00.000000 plan2.o │ │ │ │ -?rw-r--r-- 0 0 0 6588 1970-01-01 00:00:00.000000 lt12-problem.o │ │ │ │ -?rw-r--r-- 0 0 0 7144 1970-01-01 00:00:00.000000 problem2.o │ │ │ │ -?rw-r--r-- 0 0 0 3556 1970-01-01 00:00:00.000000 rank-geq2-rdft2.o │ │ │ │ -?rw-r--r-- 0 0 0 3136 1970-01-01 00:00:00.000000 lt13-rank-geq2.o │ │ │ │ -?rw-r--r-- 0 0 0 3316 1970-01-01 00:00:00.000000 rank0-rdft2.o │ │ │ │ -?rw-r--r-- 0 0 0 12104 1970-01-01 00:00:00.000000 rank0.o │ │ │ │ -?rw-r--r-- 0 0 0 4020 1970-01-01 00:00:00.000000 rdft-dht.o │ │ │ │ -?rw-r--r-- 0 0 0 1312 1970-01-01 00:00:00.000000 rdft2-inplace-strides.o │ │ │ │ -?rw-r--r-- 0 0 0 6212 1970-01-01 00:00:00.000000 rdft2-rdft.o │ │ │ │ -?rw-r--r-- 0 0 0 640 1970-01-01 00:00:00.000000 rdft2-strides.o │ │ │ │ -?rw-r--r-- 0 0 0 1036 1970-01-01 00:00:00.000000 rdft2-tensor-max-index.o │ │ │ │ +?rw-r--r-- 0 0 0 984 1970-01-01 00:00:00.000000 kr2c.o │ │ │ │ +?rw-r--r-- 0 0 0 796 1970-01-01 00:00:00.000000 kr2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1856 1970-01-01 00:00:00.000000 lt10-nop.o │ │ │ │ +?rw-r--r-- 0 0 0 1876 1970-01-01 00:00:00.000000 nop2.o │ │ │ │ +?rw-r--r-- 0 0 0 716 1970-01-01 00:00:00.000000 lt11-plan.o │ │ │ │ +?rw-r--r-- 0 0 0 716 1970-01-01 00:00:00.000000 plan2.o │ │ │ │ +?rw-r--r-- 0 0 0 6948 1970-01-01 00:00:00.000000 lt12-problem.o │ │ │ │ +?rw-r--r-- 0 0 0 7480 1970-01-01 00:00:00.000000 problem2.o │ │ │ │ +?rw-r--r-- 0 0 0 3720 1970-01-01 00:00:00.000000 rank-geq2-rdft2.o │ │ │ │ +?rw-r--r-- 0 0 0 3272 1970-01-01 00:00:00.000000 lt13-rank-geq2.o │ │ │ │ +?rw-r--r-- 0 0 0 3428 1970-01-01 00:00:00.000000 rank0-rdft2.o │ │ │ │ +?rw-r--r-- 0 0 0 12660 1970-01-01 00:00:00.000000 rank0.o │ │ │ │ +?rw-r--r-- 0 0 0 4196 1970-01-01 00:00:00.000000 rdft-dht.o │ │ │ │ +?rw-r--r-- 0 0 0 1332 1970-01-01 00:00:00.000000 rdft2-inplace-strides.o │ │ │ │ +?rw-r--r-- 0 0 0 6400 1970-01-01 00:00:00.000000 rdft2-rdft.o │ │ │ │ +?rw-r--r-- 0 0 0 652 1970-01-01 00:00:00.000000 rdft2-strides.o │ │ │ │ +?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 rdft2-tensor-max-index.o │ │ │ │ ?rw-r--r-- 0 0 0 616 1970-01-01 00:00:00.000000 lt14-solve.o │ │ │ │ -?rw-r--r-- 0 0 0 644 1970-01-01 00:00:00.000000 solve2.o │ │ │ │ -?rw-r--r-- 0 0 0 3344 1970-01-01 00:00:00.000000 vrank-geq1-rdft2.o │ │ │ │ -?rw-r--r-- 0 0 0 3152 1970-01-01 00:00:00.000000 lt15-vrank-geq1.o │ │ │ │ -?rw-r--r-- 0 0 0 11480 1970-01-01 00:00:00.000000 vrank3-transpose.o │ │ │ │ +?rw-r--r-- 0 0 0 656 1970-01-01 00:00:00.000000 solve2.o │ │ │ │ +?rw-r--r-- 0 0 0 3444 1970-01-01 00:00:00.000000 vrank-geq1-rdft2.o │ │ │ │ +?rw-r--r-- 0 0 0 3272 1970-01-01 00:00:00.000000 lt15-vrank-geq1.o │ │ │ │ +?rw-r--r-- 0 0 0 11900 1970-01-01 00:00:00.000000 vrank3-transpose.o │ │ │ │ ?rw-r--r-- 0 0 0 836 1970-01-01 00:00:00.000000 hc2c.o │ │ │ │ ?rw-r--r-- 0 0 0 704 1970-01-01 00:00:00.000000 hfb.o │ │ │ │ ?rw-r--r-- 0 0 0 804 1970-01-01 00:00:00.000000 r2c.o │ │ │ │ ?rw-r--r-- 0 0 0 656 1970-01-01 00:00:00.000000 r2r.o │ │ │ │ ?rw-r--r-- 0 0 0 8148 1970-01-01 00:00:00.000000 lt16-codlist.o │ │ │ │ -?rw-r--r-- 0 0 0 12336 1970-01-01 00:00:00.000000 hc2cf2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 17068 1970-01-01 00:00:00.000000 hc2cf2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 28420 1970-01-01 00:00:00.000000 hc2cf2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4344 1970-01-01 00:00:00.000000 hc2cf2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 5568 1970-01-01 00:00:00.000000 hc2cf2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7408 1970-01-01 00:00:00.000000 hc2cf_10.o │ │ │ │ -?rw-r--r-- 0 0 0 7988 1970-01-01 00:00:00.000000 hc2cf_12.o │ │ │ │ -?rw-r--r-- 0 0 0 11148 1970-01-01 00:00:00.000000 hc2cf_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2188 1970-01-01 00:00:00.000000 hc2cf_2.o │ │ │ │ -?rw-r--r-- 0 0 0 15200 1970-01-01 00:00:00.000000 hc2cf_20.o │ │ │ │ -?rw-r--r-- 0 0 0 24864 1970-01-01 00:00:00.000000 hc2cf_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4080 1970-01-01 00:00:00.000000 hc2cf_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6876 1970-01-01 00:00:00.000000 hc2cf_6.o │ │ │ │ -?rw-r--r-- 0 0 0 5172 1970-01-01 00:00:00.000000 hc2cf_8.o │ │ │ │ -?rw-r--r-- 0 0 0 13356 1970-01-01 00:00:00.000000 hc2cfdft2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 19064 1970-01-01 00:00:00.000000 hc2cfdft2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 31048 1970-01-01 00:00:00.000000 hc2cfdft2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 5152 1970-01-01 00:00:00.000000 hc2cfdft2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6288 1970-01-01 00:00:00.000000 hc2cfdft2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 8308 1970-01-01 00:00:00.000000 hc2cfdft_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8888 1970-01-01 00:00:00.000000 hc2cfdft_12.o │ │ │ │ -?rw-r--r-- 0 0 0 12012 1970-01-01 00:00:00.000000 hc2cfdft_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2676 1970-01-01 00:00:00.000000 hc2cfdft_2.o │ │ │ │ -?rw-r--r-- 0 0 0 16828 1970-01-01 00:00:00.000000 hc2cfdft_20.o │ │ │ │ -?rw-r--r-- 0 0 0 27404 1970-01-01 00:00:00.000000 hc2cfdft_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4812 1970-01-01 00:00:00.000000 hc2cfdft_4.o │ │ │ │ -?rw-r--r-- 0 0 0 7812 1970-01-01 00:00:00.000000 hc2cfdft_6.o │ │ │ │ -?rw-r--r-- 0 0 0 5672 1970-01-01 00:00:00.000000 hc2cfdft_8.o │ │ │ │ -?rw-r--r-- 0 0 0 11980 1970-01-01 00:00:00.000000 hf2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 17332 1970-01-01 00:00:00.000000 hf2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 29372 1970-01-01 00:00:00.000000 hf2_25.o │ │ │ │ -?rw-r--r-- 0 0 0 27996 1970-01-01 00:00:00.000000 hf2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4180 1970-01-01 00:00:00.000000 hf2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6492 1970-01-01 00:00:00.000000 hf2_5.o │ │ │ │ -?rw-r--r-- 0 0 0 5316 1970-01-01 00:00:00.000000 hf2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7388 1970-01-01 00:00:00.000000 hf_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8028 1970-01-01 00:00:00.000000 hf_12.o │ │ │ │ -?rw-r--r-- 0 0 0 12124 1970-01-01 00:00:00.000000 hf_15.o │ │ │ │ -?rw-r--r-- 0 0 0 11284 1970-01-01 00:00:00.000000 hf_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2240 1970-01-01 00:00:00.000000 hf_2.o │ │ │ │ -?rw-r--r-- 0 0 0 15296 1970-01-01 00:00:00.000000 hf_20.o │ │ │ │ -?rw-r--r-- 0 0 0 26176 1970-01-01 00:00:00.000000 hf_25.o │ │ │ │ -?rw-r--r-- 0 0 0 3440 1970-01-01 00:00:00.000000 hf_3.o │ │ │ │ -?rw-r--r-- 0 0 0 25072 1970-01-01 00:00:00.000000 hf_32.o │ │ │ │ -?rw-r--r-- 0 0 0 3736 1970-01-01 00:00:00.000000 hf_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6348 1970-01-01 00:00:00.000000 hf_5.o │ │ │ │ -?rw-r--r-- 0 0 0 6548 1970-01-01 00:00:00.000000 hf_6.o │ │ │ │ -?rw-r--r-- 0 0 0 59244 1970-01-01 00:00:00.000000 hf_64.o │ │ │ │ -?rw-r--r-- 0 0 0 5916 1970-01-01 00:00:00.000000 hf_7.o │ │ │ │ -?rw-r--r-- 0 0 0 5052 1970-01-01 00:00:00.000000 hf_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7344 1970-01-01 00:00:00.000000 hf_9.o │ │ │ │ -?rw-r--r-- 0 0 0 4804 1970-01-01 00:00:00.000000 r2cfII_10.o │ │ │ │ -?rw-r--r-- 0 0 0 5280 1970-01-01 00:00:00.000000 r2cfII_12.o │ │ │ │ -?rw-r--r-- 0 0 0 4888 1970-01-01 00:00:00.000000 r2cfII_15.o │ │ │ │ -?rw-r--r-- 0 0 0 4888 1970-01-01 00:00:00.000000 r2cfII_16.o │ │ │ │ -?rw-r--r-- 0 0 0 1276 1970-01-01 00:00:00.000000 r2cfII_2.o │ │ │ │ -?rw-r--r-- 0 0 0 6044 1970-01-01 00:00:00.000000 r2cfII_20.o │ │ │ │ -?rw-r--r-- 0 0 0 13196 1970-01-01 00:00:00.000000 r2cfII_25.o │ │ │ │ -?rw-r--r-- 0 0 0 1764 1970-01-01 00:00:00.000000 r2cfII_3.o │ │ │ │ -?rw-r--r-- 0 0 0 10500 1970-01-01 00:00:00.000000 r2cfII_32.o │ │ │ │ -?rw-r--r-- 0 0 0 1968 1970-01-01 00:00:00.000000 r2cfII_4.o │ │ │ │ -?rw-r--r-- 0 0 0 2872 1970-01-01 00:00:00.000000 r2cfII_5.o │ │ │ │ -?rw-r--r-- 0 0 0 2612 1970-01-01 00:00:00.000000 r2cfII_6.o │ │ │ │ -?rw-r--r-- 0 0 0 24688 1970-01-01 00:00:00.000000 r2cfII_64.o │ │ │ │ -?rw-r--r-- 0 0 0 4392 1970-01-01 00:00:00.000000 r2cfII_7.o │ │ │ │ -?rw-r--r-- 0 0 0 3896 1970-01-01 00:00:00.000000 r2cfII_8.o │ │ │ │ -?rw-r--r-- 0 0 0 6220 1970-01-01 00:00:00.000000 r2cfII_9.o │ │ │ │ -?rw-r--r-- 0 0 0 4968 1970-01-01 00:00:00.000000 r2cf_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8732 1970-01-01 00:00:00.000000 r2cf_11.o │ │ │ │ -?rw-r--r-- 0 0 0 4868 1970-01-01 00:00:00.000000 r2cf_12.o │ │ │ │ -?rw-r--r-- 0 0 0 48812 1970-01-01 00:00:00.000000 r2cf_128.o │ │ │ │ -?rw-r--r-- 0 0 0 5320 1970-01-01 00:00:00.000000 r2cf_13.o │ │ │ │ -?rw-r--r-- 0 0 0 4664 1970-01-01 00:00:00.000000 r2cf_14.o │ │ │ │ -?rw-r--r-- 0 0 0 4716 1970-01-01 00:00:00.000000 r2cf_15.o │ │ │ │ -?rw-r--r-- 0 0 0 6544 1970-01-01 00:00:00.000000 r2cf_16.o │ │ │ │ -?rw-r--r-- 0 0 0 1480 1970-01-01 00:00:00.000000 r2cf_2.o │ │ │ │ -?rw-r--r-- 0 0 0 5512 1970-01-01 00:00:00.000000 r2cf_20.o │ │ │ │ -?rw-r--r-- 0 0 0 12748 1970-01-01 00:00:00.000000 r2cf_25.o │ │ │ │ -?rw-r--r-- 0 0 0 1744 1970-01-01 00:00:00.000000 r2cf_3.o │ │ │ │ -?rw-r--r-- 0 0 0 8492 1970-01-01 00:00:00.000000 r2cf_32.o │ │ │ │ -?rw-r--r-- 0 0 0 1924 1970-01-01 00:00:00.000000 r2cf_4.o │ │ │ │ -?rw-r--r-- 0 0 0 2940 1970-01-01 00:00:00.000000 r2cf_5.o │ │ │ │ -?rw-r--r-- 0 0 0 2956 1970-01-01 00:00:00.000000 r2cf_6.o │ │ │ │ +?rw-r--r-- 0 0 0 12368 1970-01-01 00:00:00.000000 hc2cf2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 17092 1970-01-01 00:00:00.000000 hc2cf2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 28400 1970-01-01 00:00:00.000000 hc2cf2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4376 1970-01-01 00:00:00.000000 hc2cf2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 5604 1970-01-01 00:00:00.000000 hc2cf2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7444 1970-01-01 00:00:00.000000 hc2cf_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8012 1970-01-01 00:00:00.000000 hc2cf_12.o │ │ │ │ +?rw-r--r-- 0 0 0 11180 1970-01-01 00:00:00.000000 hc2cf_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2220 1970-01-01 00:00:00.000000 hc2cf_2.o │ │ │ │ +?rw-r--r-- 0 0 0 15224 1970-01-01 00:00:00.000000 hc2cf_20.o │ │ │ │ +?rw-r--r-- 0 0 0 24880 1970-01-01 00:00:00.000000 hc2cf_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4112 1970-01-01 00:00:00.000000 hc2cf_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6752 1970-01-01 00:00:00.000000 hc2cf_6.o │ │ │ │ +?rw-r--r-- 0 0 0 5208 1970-01-01 00:00:00.000000 hc2cf_8.o │ │ │ │ +?rw-r--r-- 0 0 0 13388 1970-01-01 00:00:00.000000 hc2cfdft2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 19100 1970-01-01 00:00:00.000000 hc2cfdft2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 31068 1970-01-01 00:00:00.000000 hc2cfdft2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 5184 1970-01-01 00:00:00.000000 hc2cfdft2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6324 1970-01-01 00:00:00.000000 hc2cfdft2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 8344 1970-01-01 00:00:00.000000 hc2cfdft_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8904 1970-01-01 00:00:00.000000 hc2cfdft_12.o │ │ │ │ +?rw-r--r-- 0 0 0 12044 1970-01-01 00:00:00.000000 hc2cfdft_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2708 1970-01-01 00:00:00.000000 hc2cfdft_2.o │ │ │ │ +?rw-r--r-- 0 0 0 16856 1970-01-01 00:00:00.000000 hc2cfdft_20.o │ │ │ │ +?rw-r--r-- 0 0 0 27304 1970-01-01 00:00:00.000000 hc2cfdft_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4844 1970-01-01 00:00:00.000000 hc2cfdft_4.o │ │ │ │ +?rw-r--r-- 0 0 0 7840 1970-01-01 00:00:00.000000 hc2cfdft_6.o │ │ │ │ +?rw-r--r-- 0 0 0 5704 1970-01-01 00:00:00.000000 hc2cfdft_8.o │ │ │ │ +?rw-r--r-- 0 0 0 12000 1970-01-01 00:00:00.000000 hf2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 17372 1970-01-01 00:00:00.000000 hf2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 29388 1970-01-01 00:00:00.000000 hf2_25.o │ │ │ │ +?rw-r--r-- 0 0 0 28084 1970-01-01 00:00:00.000000 hf2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4228 1970-01-01 00:00:00.000000 hf2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6524 1970-01-01 00:00:00.000000 hf2_5.o │ │ │ │ +?rw-r--r-- 0 0 0 5332 1970-01-01 00:00:00.000000 hf2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7424 1970-01-01 00:00:00.000000 hf_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8032 1970-01-01 00:00:00.000000 hf_12.o │ │ │ │ +?rw-r--r-- 0 0 0 12132 1970-01-01 00:00:00.000000 hf_15.o │ │ │ │ +?rw-r--r-- 0 0 0 11260 1970-01-01 00:00:00.000000 hf_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2272 1970-01-01 00:00:00.000000 hf_2.o │ │ │ │ +?rw-r--r-- 0 0 0 15320 1970-01-01 00:00:00.000000 hf_20.o │ │ │ │ +?rw-r--r-- 0 0 0 26108 1970-01-01 00:00:00.000000 hf_25.o │ │ │ │ +?rw-r--r-- 0 0 0 3472 1970-01-01 00:00:00.000000 hf_3.o │ │ │ │ +?rw-r--r-- 0 0 0 25008 1970-01-01 00:00:00.000000 hf_32.o │ │ │ │ +?rw-r--r-- 0 0 0 3772 1970-01-01 00:00:00.000000 hf_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6404 1970-01-01 00:00:00.000000 hf_5.o │ │ │ │ +?rw-r--r-- 0 0 0 6620 1970-01-01 00:00:00.000000 hf_6.o │ │ │ │ +?rw-r--r-- 0 0 0 58560 1970-01-01 00:00:00.000000 hf_64.o │ │ │ │ +?rw-r--r-- 0 0 0 5936 1970-01-01 00:00:00.000000 hf_7.o │ │ │ │ +?rw-r--r-- 0 0 0 5076 1970-01-01 00:00:00.000000 hf_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7372 1970-01-01 00:00:00.000000 hf_9.o │ │ │ │ +?rw-r--r-- 0 0 0 4896 1970-01-01 00:00:00.000000 r2cfII_10.o │ │ │ │ +?rw-r--r-- 0 0 0 5300 1970-01-01 00:00:00.000000 r2cfII_12.o │ │ │ │ +?rw-r--r-- 0 0 0 4952 1970-01-01 00:00:00.000000 r2cfII_15.o │ │ │ │ +?rw-r--r-- 0 0 0 4936 1970-01-01 00:00:00.000000 r2cfII_16.o │ │ │ │ +?rw-r--r-- 0 0 0 1308 1970-01-01 00:00:00.000000 r2cfII_2.o │ │ │ │ +?rw-r--r-- 0 0 0 6116 1970-01-01 00:00:00.000000 r2cfII_20.o │ │ │ │ +?rw-r--r-- 0 0 0 13220 1970-01-01 00:00:00.000000 r2cfII_25.o │ │ │ │ +?rw-r--r-- 0 0 0 1796 1970-01-01 00:00:00.000000 r2cfII_3.o │ │ │ │ +?rw-r--r-- 0 0 0 10560 1970-01-01 00:00:00.000000 r2cfII_32.o │ │ │ │ +?rw-r--r-- 0 0 0 2000 1970-01-01 00:00:00.000000 r2cfII_4.o │ │ │ │ +?rw-r--r-- 0 0 0 2904 1970-01-01 00:00:00.000000 r2cfII_5.o │ │ │ │ +?rw-r--r-- 0 0 0 2700 1970-01-01 00:00:00.000000 r2cfII_6.o │ │ │ │ +?rw-r--r-- 0 0 0 24588 1970-01-01 00:00:00.000000 r2cfII_64.o │ │ │ │ +?rw-r--r-- 0 0 0 4424 1970-01-01 00:00:00.000000 r2cfII_7.o │ │ │ │ +?rw-r--r-- 0 0 0 3928 1970-01-01 00:00:00.000000 r2cfII_8.o │ │ │ │ +?rw-r--r-- 0 0 0 6252 1970-01-01 00:00:00.000000 r2cfII_9.o │ │ │ │ +?rw-r--r-- 0 0 0 4928 1970-01-01 00:00:00.000000 r2cf_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8764 1970-01-01 00:00:00.000000 r2cf_11.o │ │ │ │ +?rw-r--r-- 0 0 0 4884 1970-01-01 00:00:00.000000 r2cf_12.o │ │ │ │ +?rw-r--r-- 0 0 0 48356 1970-01-01 00:00:00.000000 r2cf_128.o │ │ │ │ +?rw-r--r-- 0 0 0 5328 1970-01-01 00:00:00.000000 r2cf_13.o │ │ │ │ +?rw-r--r-- 0 0 0 4776 1970-01-01 00:00:00.000000 r2cf_14.o │ │ │ │ +?rw-r--r-- 0 0 0 4788 1970-01-01 00:00:00.000000 r2cf_15.o │ │ │ │ +?rw-r--r-- 0 0 0 6652 1970-01-01 00:00:00.000000 r2cf_16.o │ │ │ │ +?rw-r--r-- 0 0 0 1512 1970-01-01 00:00:00.000000 r2cf_2.o │ │ │ │ +?rw-r--r-- 0 0 0 5508 1970-01-01 00:00:00.000000 r2cf_20.o │ │ │ │ +?rw-r--r-- 0 0 0 12764 1970-01-01 00:00:00.000000 r2cf_25.o │ │ │ │ +?rw-r--r-- 0 0 0 1776 1970-01-01 00:00:00.000000 r2cf_3.o │ │ │ │ +?rw-r--r-- 0 0 0 8512 1970-01-01 00:00:00.000000 r2cf_32.o │ │ │ │ +?rw-r--r-- 0 0 0 1960 1970-01-01 00:00:00.000000 r2cf_4.o │ │ │ │ +?rw-r--r-- 0 0 0 2968 1970-01-01 00:00:00.000000 r2cf_5.o │ │ │ │ +?rw-r--r-- 0 0 0 2960 1970-01-01 00:00:00.000000 r2cf_6.o │ │ │ │ ?rw-r--r-- 0 0 0 19972 1970-01-01 00:00:00.000000 r2cf_64.o │ │ │ │ -?rw-r--r-- 0 0 0 4352 1970-01-01 00:00:00.000000 r2cf_7.o │ │ │ │ -?rw-r--r-- 0 0 0 3236 1970-01-01 00:00:00.000000 r2cf_8.o │ │ │ │ -?rw-r--r-- 0 0 0 5796 1970-01-01 00:00:00.000000 r2cf_9.o │ │ │ │ +?rw-r--r-- 0 0 0 4392 1970-01-01 00:00:00.000000 r2cf_7.o │ │ │ │ +?rw-r--r-- 0 0 0 3208 1970-01-01 00:00:00.000000 r2cf_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5844 1970-01-01 00:00:00.000000 r2cf_9.o │ │ │ │ ?rw-r--r-- 0 0 0 8164 1970-01-01 00:00:00.000000 lt17-codlist.o │ │ │ │ -?rw-r--r-- 0 0 0 12624 1970-01-01 00:00:00.000000 hb2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 16892 1970-01-01 00:00:00.000000 hb2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 29312 1970-01-01 00:00:00.000000 hb2_25.o │ │ │ │ -?rw-r--r-- 0 0 0 28360 1970-01-01 00:00:00.000000 hb2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4172 1970-01-01 00:00:00.000000 hb2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6508 1970-01-01 00:00:00.000000 hb2_5.o │ │ │ │ -?rw-r--r-- 0 0 0 5340 1970-01-01 00:00:00.000000 hb2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7204 1970-01-01 00:00:00.000000 hb_10.o │ │ │ │ -?rw-r--r-- 0 0 0 7640 1970-01-01 00:00:00.000000 hb_12.o │ │ │ │ +?rw-r--r-- 0 0 0 12664 1970-01-01 00:00:00.000000 hb2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 16860 1970-01-01 00:00:00.000000 hb2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 29300 1970-01-01 00:00:00.000000 hb2_25.o │ │ │ │ +?rw-r--r-- 0 0 0 28396 1970-01-01 00:00:00.000000 hb2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4160 1970-01-01 00:00:00.000000 hb2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6560 1970-01-01 00:00:00.000000 hb2_5.o │ │ │ │ +?rw-r--r-- 0 0 0 5376 1970-01-01 00:00:00.000000 hb2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7180 1970-01-01 00:00:00.000000 hb_10.o │ │ │ │ +?rw-r--r-- 0 0 0 7668 1970-01-01 00:00:00.000000 hb_12.o │ │ │ │ ?rw-r--r-- 0 0 0 11860 1970-01-01 00:00:00.000000 hb_15.o │ │ │ │ -?rw-r--r-- 0 0 0 10480 1970-01-01 00:00:00.000000 hb_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2188 1970-01-01 00:00:00.000000 hb_2.o │ │ │ │ -?rw-r--r-- 0 0 0 14932 1970-01-01 00:00:00.000000 hb_20.o │ │ │ │ -?rw-r--r-- 0 0 0 25708 1970-01-01 00:00:00.000000 hb_25.o │ │ │ │ -?rw-r--r-- 0 0 0 3356 1970-01-01 00:00:00.000000 hb_3.o │ │ │ │ -?rw-r--r-- 0 0 0 24684 1970-01-01 00:00:00.000000 hb_32.o │ │ │ │ -?rw-r--r-- 0 0 0 3708 1970-01-01 00:00:00.000000 hb_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6020 1970-01-01 00:00:00.000000 hb_5.o │ │ │ │ -?rw-r--r-- 0 0 0 6316 1970-01-01 00:00:00.000000 hb_6.o │ │ │ │ -?rw-r--r-- 0 0 0 57908 1970-01-01 00:00:00.000000 hb_64.o │ │ │ │ -?rw-r--r-- 0 0 0 5852 1970-01-01 00:00:00.000000 hb_7.o │ │ │ │ -?rw-r--r-- 0 0 0 4912 1970-01-01 00:00:00.000000 hb_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7368 1970-01-01 00:00:00.000000 hb_9.o │ │ │ │ -?rw-r--r-- 0 0 0 12636 1970-01-01 00:00:00.000000 hc2cb2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 17316 1970-01-01 00:00:00.000000 hc2cb2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 29196 1970-01-01 00:00:00.000000 hc2cb2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4268 1970-01-01 00:00:00.000000 hc2cb2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 5592 1970-01-01 00:00:00.000000 hc2cb2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7176 1970-01-01 00:00:00.000000 hc2cb_10.o │ │ │ │ -?rw-r--r-- 0 0 0 7876 1970-01-01 00:00:00.000000 hc2cb_12.o │ │ │ │ -?rw-r--r-- 0 0 0 10496 1970-01-01 00:00:00.000000 hc2cb_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2220 1970-01-01 00:00:00.000000 hc2cb_2.o │ │ │ │ -?rw-r--r-- 0 0 0 14864 1970-01-01 00:00:00.000000 hc2cb_20.o │ │ │ │ -?rw-r--r-- 0 0 0 24632 1970-01-01 00:00:00.000000 hc2cb_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4028 1970-01-01 00:00:00.000000 hc2cb_4.o │ │ │ │ -?rw-r--r-- 0 0 0 6556 1970-01-01 00:00:00.000000 hc2cb_6.o │ │ │ │ -?rw-r--r-- 0 0 0 5088 1970-01-01 00:00:00.000000 hc2cb_8.o │ │ │ │ -?rw-r--r-- 0 0 0 11852 1970-01-01 00:00:00.000000 hc2cbdft2_16.o │ │ │ │ -?rw-r--r-- 0 0 0 16332 1970-01-01 00:00:00.000000 hc2cbdft2_20.o │ │ │ │ -?rw-r--r-- 0 0 0 27224 1970-01-01 00:00:00.000000 hc2cbdft2_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4548 1970-01-01 00:00:00.000000 hc2cbdft2_4.o │ │ │ │ -?rw-r--r-- 0 0 0 5668 1970-01-01 00:00:00.000000 hc2cbdft2_8.o │ │ │ │ -?rw-r--r-- 0 0 0 7848 1970-01-01 00:00:00.000000 hc2cbdft_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8520 1970-01-01 00:00:00.000000 hc2cbdft_12.o │ │ │ │ -?rw-r--r-- 0 0 0 11852 1970-01-01 00:00:00.000000 hc2cbdft_16.o │ │ │ │ -?rw-r--r-- 0 0 0 2484 1970-01-01 00:00:00.000000 hc2cbdft_2.o │ │ │ │ -?rw-r--r-- 0 0 0 16332 1970-01-01 00:00:00.000000 hc2cbdft_20.o │ │ │ │ -?rw-r--r-- 0 0 0 27224 1970-01-01 00:00:00.000000 hc2cbdft_32.o │ │ │ │ -?rw-r--r-- 0 0 0 4548 1970-01-01 00:00:00.000000 hc2cbdft_4.o │ │ │ │ -?rw-r--r-- 0 0 0 7392 1970-01-01 00:00:00.000000 hc2cbdft_6.o │ │ │ │ -?rw-r--r-- 0 0 0 5668 1970-01-01 00:00:00.000000 hc2cbdft_8.o │ │ │ │ -?rw-r--r-- 0 0 0 5024 1970-01-01 00:00:00.000000 r2cbIII_10.o │ │ │ │ -?rw-r--r-- 0 0 0 5724 1970-01-01 00:00:00.000000 r2cbIII_12.o │ │ │ │ -?rw-r--r-- 0 0 0 4712 1970-01-01 00:00:00.000000 r2cbIII_15.o │ │ │ │ -?rw-r--r-- 0 0 0 4996 1970-01-01 00:00:00.000000 r2cbIII_16.o │ │ │ │ -?rw-r--r-- 0 0 0 1452 1970-01-01 00:00:00.000000 r2cbIII_2.o │ │ │ │ -?rw-r--r-- 0 0 0 6136 1970-01-01 00:00:00.000000 r2cbIII_20.o │ │ │ │ -?rw-r--r-- 0 0 0 10040 1970-01-01 00:00:00.000000 r2cbIII_25.o │ │ │ │ -?rw-r--r-- 0 0 0 1864 1970-01-01 00:00:00.000000 r2cbIII_3.o │ │ │ │ -?rw-r--r-- 0 0 0 10740 1970-01-01 00:00:00.000000 r2cbIII_32.o │ │ │ │ -?rw-r--r-- 0 0 0 1992 1970-01-01 00:00:00.000000 r2cbIII_4.o │ │ │ │ -?rw-r--r-- 0 0 0 2888 1970-01-01 00:00:00.000000 r2cbIII_5.o │ │ │ │ -?rw-r--r-- 0 0 0 2804 1970-01-01 00:00:00.000000 r2cbIII_6.o │ │ │ │ -?rw-r--r-- 0 0 0 24852 1970-01-01 00:00:00.000000 r2cbIII_64.o │ │ │ │ -?rw-r--r-- 0 0 0 4400 1970-01-01 00:00:00.000000 r2cbIII_7.o │ │ │ │ -?rw-r--r-- 0 0 0 3988 1970-01-01 00:00:00.000000 r2cbIII_8.o │ │ │ │ -?rw-r--r-- 0 0 0 5104 1970-01-01 00:00:00.000000 r2cbIII_9.o │ │ │ │ -?rw-r--r-- 0 0 0 4972 1970-01-01 00:00:00.000000 r2cb_10.o │ │ │ │ -?rw-r--r-- 0 0 0 8552 1970-01-01 00:00:00.000000 r2cb_11.o │ │ │ │ -?rw-r--r-- 0 0 0 5016 1970-01-01 00:00:00.000000 r2cb_12.o │ │ │ │ -?rw-r--r-- 0 0 0 49104 1970-01-01 00:00:00.000000 r2cb_128.o │ │ │ │ -?rw-r--r-- 0 0 0 5276 1970-01-01 00:00:00.000000 r2cb_13.o │ │ │ │ -?rw-r--r-- 0 0 0 4816 1970-01-01 00:00:00.000000 r2cb_14.o │ │ │ │ -?rw-r--r-- 0 0 0 4740 1970-01-01 00:00:00.000000 r2cb_15.o │ │ │ │ -?rw-r--r-- 0 0 0 4176 1970-01-01 00:00:00.000000 r2cb_16.o │ │ │ │ -?rw-r--r-- 0 0 0 1484 1970-01-01 00:00:00.000000 r2cb_2.o │ │ │ │ -?rw-r--r-- 0 0 0 5604 1970-01-01 00:00:00.000000 r2cb_20.o │ │ │ │ -?rw-r--r-- 0 0 0 9972 1970-01-01 00:00:00.000000 r2cb_25.o │ │ │ │ -?rw-r--r-- 0 0 0 1792 1970-01-01 00:00:00.000000 r2cb_3.o │ │ │ │ -?rw-r--r-- 0 0 0 8840 1970-01-01 00:00:00.000000 r2cb_32.o │ │ │ │ -?rw-r--r-- 0 0 0 2016 1970-01-01 00:00:00.000000 r2cb_4.o │ │ │ │ -?rw-r--r-- 0 0 0 2948 1970-01-01 00:00:00.000000 r2cb_5.o │ │ │ │ -?rw-r--r-- 0 0 0 2908 1970-01-01 00:00:00.000000 r2cb_6.o │ │ │ │ -?rw-r--r-- 0 0 0 20968 1970-01-01 00:00:00.000000 r2cb_64.o │ │ │ │ -?rw-r--r-- 0 0 0 4340 1970-01-01 00:00:00.000000 r2cb_7.o │ │ │ │ -?rw-r--r-- 0 0 0 3408 1970-01-01 00:00:00.000000 r2cb_8.o │ │ │ │ -?rw-r--r-- 0 0 0 5080 1970-01-01 00:00:00.000000 r2cb_9.o │ │ │ │ +?rw-r--r-- 0 0 0 10540 1970-01-01 00:00:00.000000 hb_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2220 1970-01-01 00:00:00.000000 hb_2.o │ │ │ │ +?rw-r--r-- 0 0 0 14948 1970-01-01 00:00:00.000000 hb_20.o │ │ │ │ +?rw-r--r-- 0 0 0 25716 1970-01-01 00:00:00.000000 hb_25.o │ │ │ │ +?rw-r--r-- 0 0 0 3388 1970-01-01 00:00:00.000000 hb_3.o │ │ │ │ +?rw-r--r-- 0 0 0 24672 1970-01-01 00:00:00.000000 hb_32.o │ │ │ │ +?rw-r--r-- 0 0 0 3732 1970-01-01 00:00:00.000000 hb_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6064 1970-01-01 00:00:00.000000 hb_5.o │ │ │ │ +?rw-r--r-- 0 0 0 6344 1970-01-01 00:00:00.000000 hb_6.o │ │ │ │ +?rw-r--r-- 0 0 0 57984 1970-01-01 00:00:00.000000 hb_64.o │ │ │ │ +?rw-r--r-- 0 0 0 5868 1970-01-01 00:00:00.000000 hb_7.o │ │ │ │ +?rw-r--r-- 0 0 0 4948 1970-01-01 00:00:00.000000 hb_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7400 1970-01-01 00:00:00.000000 hb_9.o │ │ │ │ +?rw-r--r-- 0 0 0 12672 1970-01-01 00:00:00.000000 hc2cb2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 17340 1970-01-01 00:00:00.000000 hc2cb2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 29212 1970-01-01 00:00:00.000000 hc2cb2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4300 1970-01-01 00:00:00.000000 hc2cb2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 5628 1970-01-01 00:00:00.000000 hc2cb2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7208 1970-01-01 00:00:00.000000 hc2cb_10.o │ │ │ │ +?rw-r--r-- 0 0 0 7904 1970-01-01 00:00:00.000000 hc2cb_12.o │ │ │ │ +?rw-r--r-- 0 0 0 10532 1970-01-01 00:00:00.000000 hc2cb_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2252 1970-01-01 00:00:00.000000 hc2cb_2.o │ │ │ │ +?rw-r--r-- 0 0 0 14892 1970-01-01 00:00:00.000000 hc2cb_20.o │ │ │ │ +?rw-r--r-- 0 0 0 24688 1970-01-01 00:00:00.000000 hc2cb_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4060 1970-01-01 00:00:00.000000 hc2cb_4.o │ │ │ │ +?rw-r--r-- 0 0 0 6588 1970-01-01 00:00:00.000000 hc2cb_6.o │ │ │ │ +?rw-r--r-- 0 0 0 5124 1970-01-01 00:00:00.000000 hc2cb_8.o │ │ │ │ +?rw-r--r-- 0 0 0 11884 1970-01-01 00:00:00.000000 hc2cbdft2_16.o │ │ │ │ +?rw-r--r-- 0 0 0 16360 1970-01-01 00:00:00.000000 hc2cbdft2_20.o │ │ │ │ +?rw-r--r-- 0 0 0 27212 1970-01-01 00:00:00.000000 hc2cbdft2_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4580 1970-01-01 00:00:00.000000 hc2cbdft2_4.o │ │ │ │ +?rw-r--r-- 0 0 0 5704 1970-01-01 00:00:00.000000 hc2cbdft2_8.o │ │ │ │ +?rw-r--r-- 0 0 0 7884 1970-01-01 00:00:00.000000 hc2cbdft_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8548 1970-01-01 00:00:00.000000 hc2cbdft_12.o │ │ │ │ +?rw-r--r-- 0 0 0 11884 1970-01-01 00:00:00.000000 hc2cbdft_16.o │ │ │ │ +?rw-r--r-- 0 0 0 2516 1970-01-01 00:00:00.000000 hc2cbdft_2.o │ │ │ │ +?rw-r--r-- 0 0 0 16360 1970-01-01 00:00:00.000000 hc2cbdft_20.o │ │ │ │ +?rw-r--r-- 0 0 0 27212 1970-01-01 00:00:00.000000 hc2cbdft_32.o │ │ │ │ +?rw-r--r-- 0 0 0 4580 1970-01-01 00:00:00.000000 hc2cbdft_4.o │ │ │ │ +?rw-r--r-- 0 0 0 7424 1970-01-01 00:00:00.000000 hc2cbdft_6.o │ │ │ │ +?rw-r--r-- 0 0 0 5704 1970-01-01 00:00:00.000000 hc2cbdft_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5040 1970-01-01 00:00:00.000000 r2cbIII_10.o │ │ │ │ +?rw-r--r-- 0 0 0 5652 1970-01-01 00:00:00.000000 r2cbIII_12.o │ │ │ │ +?rw-r--r-- 0 0 0 4724 1970-01-01 00:00:00.000000 r2cbIII_15.o │ │ │ │ +?rw-r--r-- 0 0 0 5016 1970-01-01 00:00:00.000000 r2cbIII_16.o │ │ │ │ +?rw-r--r-- 0 0 0 1484 1970-01-01 00:00:00.000000 r2cbIII_2.o │ │ │ │ +?rw-r--r-- 0 0 0 6152 1970-01-01 00:00:00.000000 r2cbIII_20.o │ │ │ │ +?rw-r--r-- 0 0 0 10032 1970-01-01 00:00:00.000000 r2cbIII_25.o │ │ │ │ +?rw-r--r-- 0 0 0 1896 1970-01-01 00:00:00.000000 r2cbIII_3.o │ │ │ │ +?rw-r--r-- 0 0 0 10652 1970-01-01 00:00:00.000000 r2cbIII_32.o │ │ │ │ +?rw-r--r-- 0 0 0 2024 1970-01-01 00:00:00.000000 r2cbIII_4.o │ │ │ │ +?rw-r--r-- 0 0 0 2976 1970-01-01 00:00:00.000000 r2cbIII_5.o │ │ │ │ +?rw-r--r-- 0 0 0 2824 1970-01-01 00:00:00.000000 r2cbIII_6.o │ │ │ │ +?rw-r--r-- 0 0 0 24880 1970-01-01 00:00:00.000000 r2cbIII_64.o │ │ │ │ +?rw-r--r-- 0 0 0 4376 1970-01-01 00:00:00.000000 r2cbIII_7.o │ │ │ │ +?rw-r--r-- 0 0 0 4012 1970-01-01 00:00:00.000000 r2cbIII_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5144 1970-01-01 00:00:00.000000 r2cbIII_9.o │ │ │ │ +?rw-r--r-- 0 0 0 4976 1970-01-01 00:00:00.000000 r2cb_10.o │ │ │ │ +?rw-r--r-- 0 0 0 8652 1970-01-01 00:00:00.000000 r2cb_11.o │ │ │ │ +?rw-r--r-- 0 0 0 5104 1970-01-01 00:00:00.000000 r2cb_12.o │ │ │ │ +?rw-r--r-- 0 0 0 48836 1970-01-01 00:00:00.000000 r2cb_128.o │ │ │ │ +?rw-r--r-- 0 0 0 5312 1970-01-01 00:00:00.000000 r2cb_13.o │ │ │ │ +?rw-r--r-- 0 0 0 4852 1970-01-01 00:00:00.000000 r2cb_14.o │ │ │ │ +?rw-r--r-- 0 0 0 4704 1970-01-01 00:00:00.000000 r2cb_15.o │ │ │ │ +?rw-r--r-- 0 0 0 4212 1970-01-01 00:00:00.000000 r2cb_16.o │ │ │ │ +?rw-r--r-- 0 0 0 1516 1970-01-01 00:00:00.000000 r2cb_2.o │ │ │ │ +?rw-r--r-- 0 0 0 5764 1970-01-01 00:00:00.000000 r2cb_20.o │ │ │ │ +?rw-r--r-- 0 0 0 10040 1970-01-01 00:00:00.000000 r2cb_25.o │ │ │ │ +?rw-r--r-- 0 0 0 1824 1970-01-01 00:00:00.000000 r2cb_3.o │ │ │ │ +?rw-r--r-- 0 0 0 8832 1970-01-01 00:00:00.000000 r2cb_32.o │ │ │ │ +?rw-r--r-- 0 0 0 2048 1970-01-01 00:00:00.000000 r2cb_4.o │ │ │ │ +?rw-r--r-- 0 0 0 2968 1970-01-01 00:00:00.000000 r2cb_5.o │ │ │ │ +?rw-r--r-- 0 0 0 2944 1970-01-01 00:00:00.000000 r2cb_6.o │ │ │ │ +?rw-r--r-- 0 0 0 20768 1970-01-01 00:00:00.000000 r2cb_64.o │ │ │ │ +?rw-r--r-- 0 0 0 4440 1970-01-01 00:00:00.000000 r2cb_7.o │ │ │ │ +?rw-r--r-- 0 0 0 3432 1970-01-01 00:00:00.000000 r2cb_8.o │ │ │ │ +?rw-r--r-- 0 0 0 5136 1970-01-01 00:00:00.000000 r2cb_9.o │ │ │ │ ?rw-r--r-- 0 0 0 956 1970-01-01 00:00:00.000000 lt18-codlist.o │ │ │ │ -?rw-r--r-- 0 0 0 4280 1970-01-01 00:00:00.000000 e01_8.o │ │ │ │ -?rw-r--r-- 0 0 0 4264 1970-01-01 00:00:00.000000 e10_8.o │ │ │ │ +?rw-r--r-- 0 0 0 4372 1970-01-01 00:00:00.000000 e01_8.o │ │ │ │ +?rw-r--r-- 0 0 0 4316 1970-01-01 00:00:00.000000 e10_8.o │ │ │ │ ?rw-r--r-- 0 0 0 1624 1970-01-01 00:00:00.000000 lt19-conf.o │ │ │ │ -?rw-r--r-- 0 0 0 3256 1970-01-01 00:00:00.000000 redft00e-r2hc-pad.o │ │ │ │ -?rw-r--r-- 0 0 0 8132 1970-01-01 00:00:00.000000 reodft00e-splitradix.o │ │ │ │ -?rw-r--r-- 0 0 0 9408 1970-01-01 00:00:00.000000 reodft010e-r2hc.o │ │ │ │ -?rw-r--r-- 0 0 0 9764 1970-01-01 00:00:00.000000 reodft11e-r2hc-odd.o │ │ │ │ -?rw-r--r-- 0 0 0 12128 1970-01-01 00:00:00.000000 reodft11e-radix2.o │ │ │ │ -?rw-r--r-- 0 0 0 3268 1970-01-01 00:00:00.000000 rodft00e-r2hc-pad.o │ │ │ │ -?rw-r--r-- 0 0 0 2932 1970-01-01 00:00:00.000000 apiplan.o │ │ │ │ -?rw-r--r-- 0 0 0 828 1970-01-01 00:00:00.000000 configure.o │ │ │ │ -?rw-r--r-- 0 0 0 668 1970-01-01 00:00:00.000000 execute-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 664 1970-01-01 00:00:00.000000 execute-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 680 1970-01-01 00:00:00.000000 execute-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 3376 1970-01-01 00:00:00.000000 redft00e-r2hc-pad.o │ │ │ │ +?rw-r--r-- 0 0 0 8268 1970-01-01 00:00:00.000000 reodft00e-splitradix.o │ │ │ │ +?rw-r--r-- 0 0 0 9624 1970-01-01 00:00:00.000000 reodft010e-r2hc.o │ │ │ │ +?rw-r--r-- 0 0 0 9880 1970-01-01 00:00:00.000000 reodft11e-r2hc-odd.o │ │ │ │ +?rw-r--r-- 0 0 0 12284 1970-01-01 00:00:00.000000 reodft11e-radix2.o │ │ │ │ +?rw-r--r-- 0 0 0 3372 1970-01-01 00:00:00.000000 rodft00e-r2hc-pad.o │ │ │ │ +?rw-r--r-- 0 0 0 3000 1970-01-01 00:00:00.000000 apiplan.o │ │ │ │ +?rw-r--r-- 0 0 0 840 1970-01-01 00:00:00.000000 configure.o │ │ │ │ +?rw-r--r-- 0 0 0 680 1970-01-01 00:00:00.000000 execute-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 676 1970-01-01 00:00:00.000000 execute-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 700 1970-01-01 00:00:00.000000 execute-dft.o │ │ │ │ ?rw-r--r-- 0 0 0 616 1970-01-01 00:00:00.000000 execute-r2r.o │ │ │ │ -?rw-r--r-- 0 0 0 672 1970-01-01 00:00:00.000000 execute-split-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 664 1970-01-01 00:00:00.000000 execute-split-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 684 1970-01-01 00:00:00.000000 execute-split-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 676 1970-01-01 00:00:00.000000 execute-split-dft-r2c.o │ │ │ │ ?rw-r--r-- 0 0 0 632 1970-01-01 00:00:00.000000 execute-split-dft.o │ │ │ │ ?rw-r--r-- 0 0 0 624 1970-01-01 00:00:00.000000 execute.o │ │ │ │ -?rw-r--r-- 0 0 0 1180 1970-01-01 00:00:00.000000 export-wisdom-to-file.o │ │ │ │ -?rw-r--r-- 0 0 0 992 1970-01-01 00:00:00.000000 export-wisdom-to-string.o │ │ │ │ -?rw-r--r-- 0 0 0 924 1970-01-01 00:00:00.000000 export-wisdom.o │ │ │ │ -?rw-r--r-- 0 0 0 20288 1970-01-01 00:00:00.000000 f77api.o │ │ │ │ -?rw-r--r-- 0 0 0 984 1970-01-01 00:00:00.000000 flops.o │ │ │ │ -?rw-r--r-- 0 0 0 716 1970-01-01 00:00:00.000000 forget-wisdom.o │ │ │ │ -?rw-r--r-- 0 0 0 1012 1970-01-01 00:00:00.000000 import-system-wisdom.o │ │ │ │ -?rw-r--r-- 0 0 0 1364 1970-01-01 00:00:00.000000 import-wisdom-from-file.o │ │ │ │ -?rw-r--r-- 0 0 0 940 1970-01-01 00:00:00.000000 import-wisdom-from-string.o │ │ │ │ -?rw-r--r-- 0 0 0 920 1970-01-01 00:00:00.000000 import-wisdom.o │ │ │ │ +?rw-r--r-- 0 0 0 1212 1970-01-01 00:00:00.000000 export-wisdom-to-file.o │ │ │ │ +?rw-r--r-- 0 0 0 1012 1970-01-01 00:00:00.000000 export-wisdom-to-string.o │ │ │ │ +?rw-r--r-- 0 0 0 944 1970-01-01 00:00:00.000000 export-wisdom.o │ │ │ │ +?rw-r--r-- 0 0 0 21656 1970-01-01 00:00:00.000000 f77api.o │ │ │ │ +?rw-r--r-- 0 0 0 1024 1970-01-01 00:00:00.000000 flops.o │ │ │ │ +?rw-r--r-- 0 0 0 728 1970-01-01 00:00:00.000000 forget-wisdom.o │ │ │ │ +?rw-r--r-- 0 0 0 1032 1970-01-01 00:00:00.000000 import-system-wisdom.o │ │ │ │ +?rw-r--r-- 0 0 0 1424 1970-01-01 00:00:00.000000 import-wisdom-from-file.o │ │ │ │ +?rw-r--r-- 0 0 0 960 1970-01-01 00:00:00.000000 import-wisdom-from-string.o │ │ │ │ +?rw-r--r-- 0 0 0 940 1970-01-01 00:00:00.000000 import-wisdom.o │ │ │ │ ?rw-r--r-- 0 0 0 860 1970-01-01 00:00:00.000000 malloc.o │ │ │ │ -?rw-r--r-- 0 0 0 984 1970-01-01 00:00:00.000000 map-r2r-kind.o │ │ │ │ -?rw-r--r-- 0 0 0 1948 1970-01-01 00:00:00.000000 mapflags.o │ │ │ │ -?rw-r--r-- 0 0 0 972 1970-01-01 00:00:00.000000 mkprinter-file.o │ │ │ │ -?rw-r--r-- 0 0 0 984 1970-01-01 00:00:00.000000 mkprinter-str.o │ │ │ │ -?rw-r--r-- 0 0 0 1036 1970-01-01 00:00:00.000000 mktensor-iodims.o │ │ │ │ -?rw-r--r-- 0 0 0 1040 1970-01-01 00:00:00.000000 mktensor-iodims64.o │ │ │ │ -?rw-r--r-- 0 0 0 972 1970-01-01 00:00:00.000000 mktensor-rowmajor.o │ │ │ │ +?rw-r--r-- 0 0 0 992 1970-01-01 00:00:00.000000 map-r2r-kind.o │ │ │ │ +?rw-r--r-- 0 0 0 1972 1970-01-01 00:00:00.000000 mapflags.o │ │ │ │ +?rw-r--r-- 0 0 0 1024 1970-01-01 00:00:00.000000 mkprinter-file.o │ │ │ │ +?rw-r--r-- 0 0 0 1008 1970-01-01 00:00:00.000000 mkprinter-str.o │ │ │ │ +?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 mktensor-iodims.o │ │ │ │ +?rw-r--r-- 0 0 0 1068 1970-01-01 00:00:00.000000 mktensor-iodims64.o │ │ │ │ +?rw-r--r-- 0 0 0 1000 1970-01-01 00:00:00.000000 mktensor-rowmajor.o │ │ │ │ ?rw-r--r-- 0 0 0 736 1970-01-01 00:00:00.000000 plan-dft-1d.o │ │ │ │ ?rw-r--r-- 0 0 0 732 1970-01-01 00:00:00.000000 plan-dft-2d.o │ │ │ │ ?rw-r--r-- 0 0 0 748 1970-01-01 00:00:00.000000 plan-dft-3d.o │ │ │ │ ?rw-r--r-- 0 0 0 736 1970-01-01 00:00:00.000000 plan-dft-c2r-1d.o │ │ │ │ ?rw-r--r-- 0 0 0 732 1970-01-01 00:00:00.000000 plan-dft-c2r-2d.o │ │ │ │ ?rw-r--r-- 0 0 0 748 1970-01-01 00:00:00.000000 plan-dft-c2r-3d.o │ │ │ │ ?rw-r--r-- 0 0 0 768 1970-01-01 00:00:00.000000 plan-dft-c2r.o │ │ │ │ ?rw-r--r-- 0 0 0 736 1970-01-01 00:00:00.000000 plan-dft-r2c-1d.o │ │ │ │ ?rw-r--r-- 0 0 0 732 1970-01-01 00:00:00.000000 plan-dft-r2c-2d.o │ │ │ │ ?rw-r--r-- 0 0 0 748 1970-01-01 00:00:00.000000 plan-dft-r2c-3d.o │ │ │ │ ?rw-r--r-- 0 0 0 768 1970-01-01 00:00:00.000000 plan-dft-r2c.o │ │ │ │ ?rw-r--r-- 0 0 0 768 1970-01-01 00:00:00.000000 plan-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 plan-guru-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1044 1970-01-01 00:00:00.000000 plan-guru-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 1056 1970-01-01 00:00:00.000000 plan-guru-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 plan-guru-r2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1012 1970-01-01 00:00:00.000000 plan-guru-split-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1004 1970-01-01 00:00:00.000000 plan-guru-split-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 1020 1970-01-01 00:00:00.000000 plan-guru-split-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1072 1970-01-01 00:00:00.000000 plan-guru64-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1052 1970-01-01 00:00:00.000000 plan-guru64-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 plan-guru64-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1068 1970-01-01 00:00:00.000000 plan-guru64-r2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1020 1970-01-01 00:00:00.000000 plan-guru64-split-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1012 1970-01-01 00:00:00.000000 plan-guru64-split-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 1028 1970-01-01 00:00:00.000000 plan-guru64-split-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1320 1970-01-01 00:00:00.000000 plan-many-dft-c2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1304 1970-01-01 00:00:00.000000 plan-many-dft-r2c.o │ │ │ │ -?rw-r--r-- 0 0 0 1144 1970-01-01 00:00:00.000000 plan-many-dft.o │ │ │ │ -?rw-r--r-- 0 0 0 1140 1970-01-01 00:00:00.000000 plan-many-r2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1092 1970-01-01 00:00:00.000000 plan-guru-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1064 1970-01-01 00:00:00.000000 plan-guru-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 1084 1970-01-01 00:00:00.000000 plan-guru-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 1092 1970-01-01 00:00:00.000000 plan-guru-r2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1068 1970-01-01 00:00:00.000000 plan-guru-split-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1060 1970-01-01 00:00:00.000000 plan-guru-split-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 1076 1970-01-01 00:00:00.000000 plan-guru-split-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 1100 1970-01-01 00:00:00.000000 plan-guru64-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1072 1970-01-01 00:00:00.000000 plan-guru64-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 1092 1970-01-01 00:00:00.000000 plan-guru64-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 1096 1970-01-01 00:00:00.000000 plan-guru64-r2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1076 1970-01-01 00:00:00.000000 plan-guru64-split-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1068 1970-01-01 00:00:00.000000 plan-guru64-split-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 1084 1970-01-01 00:00:00.000000 plan-guru64-split-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 1356 1970-01-01 00:00:00.000000 plan-many-dft-c2r.o │ │ │ │ +?rw-r--r-- 0 0 0 1340 1970-01-01 00:00:00.000000 plan-many-dft-r2c.o │ │ │ │ +?rw-r--r-- 0 0 0 1180 1970-01-01 00:00:00.000000 plan-many-dft.o │ │ │ │ +?rw-r--r-- 0 0 0 1176 1970-01-01 00:00:00.000000 plan-many-r2r.o │ │ │ │ ?rw-r--r-- 0 0 0 744 1970-01-01 00:00:00.000000 plan-r2r-1d.o │ │ │ │ ?rw-r--r-- 0 0 0 748 1970-01-01 00:00:00.000000 plan-r2r-2d.o │ │ │ │ ?rw-r--r-- 0 0 0 772 1970-01-01 00:00:00.000000 plan-r2r-3d.o │ │ │ │ ?rw-r--r-- 0 0 0 768 1970-01-01 00:00:00.000000 plan-r2r.o │ │ │ │ -?rw-r--r-- 0 0 0 1240 1970-01-01 00:00:00.000000 print-plan.o │ │ │ │ -?rw-r--r-- 0 0 0 868 1970-01-01 00:00:00.000000 rdft2-pad.o │ │ │ │ -?rw-r--r-- 0 0 0 1100 1970-01-01 00:00:00.000000 the-planner.o │ │ │ │ +?rw-r--r-- 0 0 0 1280 1970-01-01 00:00:00.000000 print-plan.o │ │ │ │ +?rw-r--r-- 0 0 0 896 1970-01-01 00:00:00.000000 rdft2-pad.o │ │ │ │ +?rw-r--r-- 0 0 0 1156 1970-01-01 00:00:00.000000 the-planner.o │ │ │ │ ?rw-r--r-- 0 0 0 800 1970-01-01 00:00:00.000000 version.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 altivec.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 avx-128-fma.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 avx.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 avx2.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 avx512.o │ │ │ │ ?rw-r--r-- 0 0 0 436 1970-01-01 00:00:00.000000 kcvi.o │ │ │ ├── alloc.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 664 (bytes into file) │ │ │ │ │ + Start of section headers: 688 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x298: │ │ │ │ │ +There are 11 section headers, starting at offset 0x2b0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000058 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000208 000030 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00008c 00000a 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 000096 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 000096 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 0000c4 0000d0 10 9 7 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 000194 000074 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 000238 00005f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000070 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000220 000030 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0000a4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0000a4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0000a4 00000a 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 0000ae 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0000ae 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 0000dc 0000d0 10 9 7 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 0001ac 000074 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 000250 00005f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -2,15 +2,15 @@ │ │ │ │ │ Symbol table '.symtab' contains 13 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000008 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000040 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000048 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000000 72 FUNC GLOBAL DEFAULT 1 fftw_malloc_plain │ │ │ │ │ + 5: 00000054 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 0000005c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000000 92 FUNC GLOBAL DEFAULT 1 fftw_malloc_plain │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kernel_malloc │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_assertion_failed │ │ │ │ │ - 10: 00000048 4 FUNC GLOBAL DEFAULT 1 fftw_ifree │ │ │ │ │ + 10: 0000005c 4 FUNC GLOBAL DEFAULT 1 fftw_ifree │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kernel_free │ │ │ │ │ - 12: 0000004c 12 FUNC GLOBAL DEFAULT 1 fftw_ifree0 │ │ │ │ │ + 12: 00000060 16 FUNC GLOBAL DEFAULT 1 fftw_ifree0 │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x208 contains 6 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x220 contains 6 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000000c 0000081c R_ARM_CALL 00000000 fftw_kernel_malloc │ │ │ │ │ -00000034 0000091c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -00000040 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000044 00000303 R_ARM_REL32 00000008 .LC1 │ │ │ │ │ -00000048 00000b1d R_ARM_JUMP24 00000000 fftw_kernel_free │ │ │ │ │ -00000054 00000a1d R_ARM_JUMP24 00000048 fftw_ifree │ │ │ │ │ +00000010 0000081c R_ARM_CALL 00000000 fftw_kernel_malloc │ │ │ │ │ +00000040 0000091c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +00000054 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000058 00000303 R_ARM_REL32 00000008 .LC1 │ │ │ │ │ +0000005c 00000b1d R_ARM_JUMP24 00000000 fftw_kernel_free │ │ │ │ │ +00000068 00000a1d R_ARM_JUMP24 0000005c fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,40 +2,46 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_malloc_plain(): │ │ │ │ │ cmp r0, #1 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ movcc r0, #1 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_kernel_malloc │ │ │ │ │ subs r4, r0, #0 │ │ │ │ │ - beq 20 │ │ │ │ │ + beq 2c │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - ldr r2, [pc, #24] @ 40 │ │ │ │ │ - ldr r0, [pc, #24] @ 44 │ │ │ │ │ - add r2, pc, r2 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #32] @ 54 │ │ │ │ │ mov r1, #29 │ │ │ │ │ + ldr r0, [pc, #28] @ 58 │ │ │ │ │ + add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000010 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000014 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x0000000c │ │ │ │ │ + .word 0x00000014 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -00000048 : │ │ │ │ │ +0000005c : │ │ │ │ │ fftw_ifree(): │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kernel_free │ │ │ │ │ │ │ │ │ │ -0000004c : │ │ │ │ │ +00000060 : │ │ │ │ │ fftw_ifree0(): │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bxeq lr │ │ │ │ │ - b 48 │ │ │ │ │ + beq 6c │ │ │ │ │ + b 5c │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ + bx lr │ │ │ ├── assert.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 676 (bytes into file) │ │ │ │ │ + Start of section headers: 684 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x2a4: │ │ │ │ │ +There are 11 section headers, starting at offset 0x2ac: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000064 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00020c 000038 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000098 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000098 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000098 000023 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 0000bb 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0000bb 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 0000e8 0000c0 10 9 5 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 0001a8 000061 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 000244 00005f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00006c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000214 000038 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0000a0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0000a0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0000a0 000023 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 0000c3 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0000c3 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 0000f0 0000c0 10 9 5 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 0001b0 000061 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 00024c 00005f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,15 +1,15 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 12 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 00000054 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 5: 00000000 100 FUNC GLOBAL DEFAULT 1 fftw_assertion_failed │ │ │ │ │ + 4: 0000005c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 00000000 108 FUNC GLOBAL DEFAULT 1 fftw_assertion_failed │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fflush │ │ │ │ │ 7: 00000000 0 NOTYPE GLOBAL DEFAULT UND __fprintf_chk │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND abort │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND stdout │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND stderr │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x20c contains 7 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x214 contains 7 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000028 0000061c R_ARM_CALL 00000000 fflush │ │ │ │ │ -0000004c 0000071c R_ARM_CALL 00000000 __fprintf_chk │ │ │ │ │ -00000050 0000081c R_ARM_CALL 00000000 abort │ │ │ │ │ -00000054 00000919 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000058 00000a1a R_ARM_GOT_BREL 00000000 stdout │ │ │ │ │ -0000005c 00000b1a R_ARM_GOT_BREL 00000000 stderr │ │ │ │ │ -00000060 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000030 0000061c R_ARM_CALL 00000000 fflush │ │ │ │ │ +00000054 0000071c R_ARM_CALL 00000000 __fprintf_chk │ │ │ │ │ +00000058 0000081c R_ARM_CALL 00000000 abort │ │ │ │ │ +0000005c 00000919 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000060 00000a1a R_ARM_GOT_BREL 00000000 stdout │ │ │ │ │ +00000064 00000b1a R_ARM_GOT_BREL 00000000 stderr │ │ │ │ │ +00000068 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,38 +1,40 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_assertion_failed(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ - ldr r7, [pc, #72] @ 54 │ │ │ │ │ - ldr r3, [pc, #72] @ 58 │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldr r7, [pc, #64] @ 5c │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r3, [pc, #56] @ 60 │ │ │ │ │ add r7, pc, r7 │ │ │ │ │ ldr r3, [r7, r3] │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldr r0, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fflush │ │ │ │ │ - ldr r3, [pc, #40] @ 5c │ │ │ │ │ - ldr r2, [pc, #40] @ 60 │ │ │ │ │ + ldr r3, [pc, #40] @ 64 │ │ │ │ │ + mov r1, #1 │ │ │ │ │ + ldr r2, [pc, #36] @ 68 │ │ │ │ │ ldr r3, [r7, r3] │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ ldr r0, [r3] │ │ │ │ │ - mov r1, #1 │ │ │ │ │ mov r3, r4 │ │ │ │ │ stm sp, {r5, r6} │ │ │ │ │ bl 0 <__fprintf_chk> │ │ │ │ │ R_ARM_CALL __fprintf_chk │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL abort │ │ │ │ │ - .word 0x00000040 │ │ │ │ │ + .word 0x00000030 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ ... │ │ │ │ │ R_ARM_GOT32 stdout │ │ │ │ │ R_ARM_GOT32 stderr │ │ │ │ │ - .word 0x00000020 │ │ │ │ │ + .word 0x0000001c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ ├── buffered.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 864 (bytes into file) │ │ │ │ │ + Start of section headers: 940 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x360: │ │ │ │ │ +There are 10 section headers, starting at offset 0x3ac: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000140 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0002c8 000048 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000174 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000174 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000174 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000174 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0001a0 0000b0 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000250 000078 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000310 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00018c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000314 000048 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0001c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0001c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 0001c0 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0001c0 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0001ec 0000b0 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 00029c 000078 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00035c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,14 +1,14 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 11 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 156 FUNC GLOBAL DEFAULT 1 fftw_nbuf │ │ │ │ │ + 2: 00000000 184 FUNC GLOBAL DEFAULT 1 fftw_nbuf │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 4: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imax │ │ │ │ │ 5: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imin │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idivmod │ │ │ │ │ - 7: 0000009c 40 FUNC GLOBAL DEFAULT 1 fftw_bufdist │ │ │ │ │ + 7: 000000b8 52 FUNC GLOBAL DEFAULT 1 fftw_bufdist │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_modulo │ │ │ │ │ - 9: 000000c4 16 FUNC GLOBAL DEFAULT 1 fftw_toobig │ │ │ │ │ - 10: 000000d4 108 FUNC GLOBAL DEFAULT 1 fftw_nbuf_redundant │ │ │ │ │ + 9: 000000ec 16 FUNC GLOBAL DEFAULT 1 fftw_toobig │ │ │ │ │ + 10: 000000fc 144 FUNC GLOBAL DEFAULT 1 fftw_nbuf_redundant │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,12 +1,12 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2c8 contains 9 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x314 contains 9 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000018 0000031c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000024 0000041c R_ARM_CALL 00000000 fftw_imax │ │ │ │ │ -00000030 0000051c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +00000024 0000031c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000030 0000041c R_ARM_CALL 00000000 fftw_imax │ │ │ │ │ 0000003c 0000051c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -00000058 0000041c R_ARM_CALL 00000000 fftw_imax │ │ │ │ │ -00000084 0000061c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000000b4 0000081c R_ARM_CALL 00000000 fftw_modulo │ │ │ │ │ -00000110 0000021c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ -00000124 0000021c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ +00000048 0000051c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +00000064 0000041c R_ARM_CALL 00000000 fftw_imax │ │ │ │ │ +00000090 0000061c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000000d4 0000081c R_ARM_CALL 00000000 fftw_modulo │ │ │ │ │ +00000148 0000021c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ +0000015c 0000021c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,20 +1,23 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_nbuf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ subs r4, r2, #0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, #32768 @ 0x8000 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ moveq r4, #256 @ 0x100 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imax │ │ │ │ │ mov r1, r0 │ │ │ │ │ @@ -30,76 +33,92 @@ │ │ │ │ │ movge r1, r0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ asr r1, r1, #2 │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imax │ │ │ │ │ cmp r7, r0 │ │ │ │ │ - blt 94 │ │ │ │ │ + blt a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r4, r7 │ │ │ │ │ - b 7c │ │ │ │ │ + b 88 │ │ │ │ │ sub r4, r4, #1 │ │ │ │ │ cmp r6, r4 │ │ │ │ │ - bgt 94 │ │ │ │ │ + bgt a0 │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 70 │ │ │ │ │ + bne 7c │ │ │ │ │ mov r7, r4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mov r0, r7 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000009c : │ │ │ │ │ +000000b8 : │ │ │ │ │ fftw_bufdist(): │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - beq bc │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + beq dc │ │ │ │ │ mov r1, #8 │ │ │ │ │ rsb r0, r0, #6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_modulo │ │ │ │ │ add r4, r4, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000000c4 : │ │ │ │ │ +000000ec : │ │ │ │ │ fftw_toobig(): │ │ │ │ │ cmp r0, #32768 @ 0x8000 │ │ │ │ │ movle r0, #0 │ │ │ │ │ movgt r0, #1 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -000000d4 : │ │ │ │ │ +000000fc : │ │ │ │ │ fftw_nbuf_redundant(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ subs r9, r2, #0 │ │ │ │ │ - beq 138 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + beq 170 │ │ │ │ │ + add sl, r3, r9, lsl #2 │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r8, r1 │ │ │ │ │ - add sl, r3, r9, lsl #2 │ │ │ │ │ sub r6, r3, #4 │ │ │ │ │ mov r5, #0 │ │ │ │ │ - b 104 │ │ │ │ │ + b 13c │ │ │ │ │ add r5, r5, #1 │ │ │ │ │ cmp r9, r5 │ │ │ │ │ - beq 138 │ │ │ │ │ + beq 170 │ │ │ │ │ ldr r2, [r6, #4]! │ │ │ │ │ mov r1, r8 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_nbuf │ │ │ │ │ ldr r2, [sl] │ │ │ │ │ - mov r1, r8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_nbuf │ │ │ │ │ cmp r4, r0 │ │ │ │ │ - bne f8 │ │ │ │ │ + bne 130 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b 174 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── cpy1d.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 648 (bytes into file) │ │ │ │ │ + Start of section headers: 680 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 9 │ │ │ │ │ Section header string table index: 8 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ -There are 9 section headers, starting at offset 0x288: │ │ │ │ │ +There are 9 section headers, starting at offset 0x2a8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00019c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .data PROGBITS 00000000 0001d0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 3] .bss NOBITS 00000000 0001d0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .note.GNU-stack PROGBITS 00000000 0001d0 000000 00 0 0 1 │ │ │ │ │ - [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 0001d0 00002b 00 0 0 1 │ │ │ │ │ - [ 6] .symtab SYMTAB 00000000 0001fc 000030 10 7 2 4 │ │ │ │ │ - [ 7] .strtab STRTAB 00000000 00022c 00000f 00 0 0 1 │ │ │ │ │ - [ 8] .shstrtab STRTAB 00000000 00023b 00004c 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0001bc 00 AX 0 0 4 │ │ │ │ │ + [ 2] .data PROGBITS 00000000 0001f0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 3] .bss NOBITS 00000000 0001f0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .note.GNU-stack PROGBITS 00000000 0001f0 000000 00 0 0 1 │ │ │ │ │ + [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 0001f0 00002b 00 0 0 1 │ │ │ │ │ + [ 6] .symtab SYMTAB 00000000 00021c 000030 10 7 2 4 │ │ │ │ │ + [ 7] .strtab STRTAB 00000000 00024c 00000f 00 0 0 1 │ │ │ │ │ + [ 8] .shstrtab STRTAB 00000000 00025b 00004c 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 3 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 412 FUNC GLOBAL DEFAULT 1 fftw_cpy1d │ │ │ │ │ + 2: 00000000 444 FUNC GLOBAL DEFAULT 1 fftw_cpy1d │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,110 +1,118 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_cpy1d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ cmp r6, #2 │ │ │ │ │ - beq 80 │ │ │ │ │ + beq a0 │ │ │ │ │ cmp r6, #4 │ │ │ │ │ - beq a4 │ │ │ │ │ + beq c4 │ │ │ │ │ cmp r6, #1 │ │ │ │ │ - beq 134 │ │ │ │ │ + beq 154 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ble 88 │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ble 88 │ │ │ │ │ mov r8, #0 │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ add r6, r0, r6, lsl #3 │ │ │ │ │ - mov sl, r8 │ │ │ │ │ + mov fp, r8 │ │ │ │ │ mov r9, r8 │ │ │ │ │ - sub r1, r1, #8 │ │ │ │ │ - add ip, r0, sl, lsl #3 │ │ │ │ │ + add ip, r0, fp, lsl #3 │ │ │ │ │ add lr, r1, r8, lsl #3 │ │ │ │ │ ldrd r4, [ip], #8 │ │ │ │ │ cmp ip, r6 │ │ │ │ │ - strd r4, [lr, #8]! │ │ │ │ │ - bne 54 │ │ │ │ │ + strd r4, [lr], #8 │ │ │ │ │ + bne 60 │ │ │ │ │ add r9, r9, #1 │ │ │ │ │ + add fp, fp, r3 │ │ │ │ │ cmp r2, r9 │ │ │ │ │ - add sl, sl, r3 │ │ │ │ │ add r8, r8, r7 │ │ │ │ │ - add r6, r6, fp │ │ │ │ │ - bne 4c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + add r6, r6, sl │ │ │ │ │ + bne 58 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ tst r2, #1 │ │ │ │ │ - bne 100 │ │ │ │ │ + bne 120 │ │ │ │ │ cmp r7, #2 │ │ │ │ │ cmpeq r3, #2 │ │ │ │ │ - bne 100 │ │ │ │ │ + bne 120 │ │ │ │ │ add r2, r2, r2, lsr #31 │ │ │ │ │ mov r7, #4 │ │ │ │ │ - asr r2, r2, #1 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + asr r2, r2, #1 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - lsl ip, r7, #3 │ │ │ │ │ + lslgt r3, r3, #3 │ │ │ │ │ + lslgt ip, r7, #3 │ │ │ │ │ + ble 88 │ │ │ │ │ + ldrd sl, [r0] │ │ │ │ │ + subs r2, r2, #1 │ │ │ │ │ ldrd r8, [r0, #8] │ │ │ │ │ ldrd r6, [r0, #16] │ │ │ │ │ ldrd r4, [r0, #24] │ │ │ │ │ - ldrd sl, [r0] │ │ │ │ │ - subs r2, r2, #1 │ │ │ │ │ + add r0, r0, r3 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ strd r8, [r1, #8] │ │ │ │ │ strd r6, [r1, #16] │ │ │ │ │ strd r4, [r1, #24] │ │ │ │ │ - add r0, r0, r3 │ │ │ │ │ add r1, r1, ip │ │ │ │ │ - bne b4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne d4 │ │ │ │ │ + b 88 │ │ │ │ │ add r3, r2, r2, lsr #31 │ │ │ │ │ tst r3, #2 │ │ │ │ │ asr r2, r3, #1 │ │ │ │ │ - beq 94 │ │ │ │ │ + beq b4 │ │ │ │ │ mov r7, #2 │ │ │ │ │ mov r3, r7 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - lsl ip, r7, #3 │ │ │ │ │ + lslgt r3, r3, #3 │ │ │ │ │ + lslgt ip, r7, #3 │ │ │ │ │ + ble 88 │ │ │ │ │ ldrd r4, [r0] │ │ │ │ │ - ldrd r6, [r0, #8] │ │ │ │ │ subs r2, r2, #1 │ │ │ │ │ + ldrd r6, [r0, #8] │ │ │ │ │ + add r0, r0, r3 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ strd r6, [r1, #8] │ │ │ │ │ - add r0, r0, r3 │ │ │ │ │ add r1, r1, ip │ │ │ │ │ - bne 110 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 130 │ │ │ │ │ + b 88 │ │ │ │ │ tst r2, #1 │ │ │ │ │ - beq 164 │ │ │ │ │ + beq 184 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ble 88 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ cmpeq r7, #1 │ │ │ │ │ - bne 178 │ │ │ │ │ + bne 198 │ │ │ │ │ ldrd r4, [r0], #8 │ │ │ │ │ subs r2, r2, #1 │ │ │ │ │ strd r4, [r1], #8 │ │ │ │ │ - bne 150 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 170 │ │ │ │ │ + b 88 │ │ │ │ │ cmp r7, #1 │ │ │ │ │ cmpeq r3, #1 │ │ │ │ │ - beq e8 │ │ │ │ │ + beq 108 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - pople {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ble 88 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ lsl r7, r7, #3 │ │ │ │ │ ldrd r4, [r0] │ │ │ │ │ subs r2, r2, #1 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ add r0, r0, r3 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ add r1, r1, r7 │ │ │ │ │ - bne 180 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 1a0 │ │ │ │ │ + b 88 │ │ │ ├── cpy2d-pair.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1196 (bytes into file) │ │ │ │ │ + Start of section headers: 1236 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x4ac: │ │ │ │ │ +There are 10 section headers, starting at offset 0x4d4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000308 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00042c 000030 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00033c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00033c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 00033c 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00033c 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000368 000070 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0003d8 000052 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 00045c 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000340 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000464 000020 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000374 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000374 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000374 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000374 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0003a0 000070 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000410 000052 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000484 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 7 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 380 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair │ │ │ │ │ - 3: 0000017c 172 FUNC GLOBAL DEFAULT 1 fftw_zero1d_pair │ │ │ │ │ + 2: 00000000 364 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair │ │ │ │ │ + 3: 0000016c 196 FUNC GLOBAL DEFAULT 1 fftw_zero1d_pair │ │ │ │ │ 4: 00000000 0 NOTYPE GLOBAL DEFAULT UND memset │ │ │ │ │ - 5: 00000228 116 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair_ci │ │ │ │ │ - 6: 0000029c 108 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair_co │ │ │ │ │ + 5: 00000230 140 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair_ci │ │ │ │ │ + 6: 000002bc 132 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_pair_co │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,9 +1,7 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x42c contains 6 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x464 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000001b8 0000041c R_ARM_CALL 00000000 memset │ │ │ │ │ -000001cc 0000041d R_ARM_JUMP24 00000000 memset │ │ │ │ │ -00000278 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ │ -00000298 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ │ -000002e4 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ │ -00000304 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ │ +000001b0 0000041c R_ARM_CALL 00000000 memset │ │ │ │ │ +000001d0 0000041d R_ARM_JUMP24 00000000 memset │ │ │ │ │ +0000029c 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ │ +00000320 0000021d R_ARM_JUMP24 00000000 fftw_cpy2d_pair │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,216 +1,228 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_cpy2d_pair(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov sl, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #20 │ │ │ │ │ - mov fp, r3 │ │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ + ble d4 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble ec │ │ │ │ │ - cmp r6, #0 │ │ │ │ │ - ble ec │ │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - mov r0, r2 │ │ │ │ │ + ble d4 │ │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ + cmp r1, #1 │ │ │ │ │ + cmpeq r2, #1 │ │ │ │ │ + movne r7, #1 │ │ │ │ │ + moveq r7, #0 │ │ │ │ │ + bne f0 │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, r0, r3, lsl #3 │ │ │ │ │ + mov r9, r7 │ │ │ │ │ + mov r8, r7 │ │ │ │ │ + mov lr, r0 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ + lsl r0, r9, #3 │ │ │ │ │ + stmib sp, {r8, r9} │ │ │ │ │ + lsl r1, r7, #3 │ │ │ │ │ + add r2, lr, r0 │ │ │ │ │ + add r0, fp, r0 │ │ │ │ │ + add ip, sl, r1 │ │ │ │ │ + add r1, r6, r1 │ │ │ │ │ + ldrd r8, [r2], #8 │ │ │ │ │ + ldrd r4, [r0], #8 │ │ │ │ │ + cmp r2, r3 │ │ │ │ │ + strd r8, [ip], #8 │ │ │ │ │ + strd r4, [r1], #8 │ │ │ │ │ + bne 90 │ │ │ │ │ + ldmib sp, {r8, r9} │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + add r8, r8, #1 │ │ │ │ │ + add r9, r9, r2 │ │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ + add r7, r7, r2 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + cmp r2, r8 │ │ │ │ │ + bne 74 │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + lsl r7, r2, #3 │ │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - cmpeq r3, #1 │ │ │ │ │ - movne r8, #1 │ │ │ │ │ - moveq r8, #0 │ │ │ │ │ - bne f4 │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ - add r6, r5, r6, lsl #3 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - sub r4, r1, #8 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - mov ip, r6 │ │ │ │ │ - mvn r7, #7 │ │ │ │ │ + mov r8, #0 │ │ │ │ │ mov r9, r8 │ │ │ │ │ - mov lr, r4 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str r5, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - stm sp, {r9, lr} │ │ │ │ │ - mov r2, lr │ │ │ │ │ - add r3, r3, r8, lsl #3 │ │ │ │ │ - add r0, r6, r7 │ │ │ │ │ - add r1, fp, r7 │ │ │ │ │ - mov lr, r7 │ │ │ │ │ - mov r9, r6 │ │ │ │ │ - ldrd r6, [r3], #8 │ │ │ │ │ - ldrd r4, [r2, #8]! │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - strd r6, [r0, #8]! │ │ │ │ │ - strd r4, [r1, #8]! │ │ │ │ │ - bne 9c │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ - mov r7, lr │ │ │ │ │ - add r8, r8, r3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r6, r9 │ │ │ │ │ - ldr r9, [sp] │ │ │ │ │ - add r7, r7, r3 │ │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - add r9, r9, #1 │ │ │ │ │ - cmp r3, r9 │ │ │ │ │ - add lr, lr, sl │ │ │ │ │ - add ip, ip, sl │ │ │ │ │ - bne 7c │ │ │ │ │ - add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov sl, #0 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ - mov r7, sl │ │ │ │ │ - mov r8, sl │ │ │ │ │ - lsl r2, sl, #3 │ │ │ │ │ - lsl r3, r7, #3 │ │ │ │ │ + mov r4, r8 │ │ │ │ │ + lsl lr, r2, #3 │ │ │ │ │ + lsl r1, r9, #3 │ │ │ │ │ mov ip, #0 │ │ │ │ │ - str r8, [sp] │ │ │ │ │ - str r7, [sp, #4] │ │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [r5, r2] │ │ │ │ │ - ldrd r8, [r1, r2] │ │ │ │ │ - strd r6, [r0, r3] │ │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ │ + stmib sp, {r4, r9} │ │ │ │ │ + lsl r2, r8, #3 │ │ │ │ │ + str r8, [sp, #12] │ │ │ │ │ + ldrd r4, [fp, r1] │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp r6, ip │ │ │ │ │ - strd r8, [fp, r3] │ │ │ │ │ - add r2, r2, r4 │ │ │ │ │ - add r3, r3, lr │ │ │ │ │ - bne 124 │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ │ - add sl, sl, r3 │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - ldr r8, [sp] │ │ │ │ │ - add r7, r7, r3 │ │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - cmp r3, r8 │ │ │ │ │ - bne 10c │ │ │ │ │ - add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + cmp r3, ip │ │ │ │ │ + ldrd r8, [r0, r1] │ │ │ │ │ + add r1, r1, r7 │ │ │ │ │ + strd r8, [sl, r2] │ │ │ │ │ + strd r4, [r6, r2] │ │ │ │ │ + add r2, r2, lr │ │ │ │ │ + bne 11c │ │ │ │ │ + ldmib sp, {r4, r9} │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + add r4, r4, #1 │ │ │ │ │ + add r9, r9, r2 │ │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ + add r8, r8, r2 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + cmp r2, r4 │ │ │ │ │ + bne 108 │ │ │ │ │ + b d4 │ │ │ │ │ │ │ │ │ │ -0000017c : │ │ │ │ │ +0000016c : │ │ │ │ │ fftw_zero1d_pair(): │ │ │ │ │ - subs ip, r2, #0 │ │ │ │ │ - bxle lr │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + subs r4, r2, #0 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + ble 200 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ - bne 1d0 │ │ │ │ │ - add r3, r0, ip, lsl #3 │ │ │ │ │ - lsl r5, ip, #3 │ │ │ │ │ - add ip, r1, ip, lsl #3 │ │ │ │ │ - cmp r0, ip │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + bne 1d4 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + add r3, r0, r4 │ │ │ │ │ + add r2, r1, r4 │ │ │ │ │ + cmp r0, r2 │ │ │ │ │ cmpcc r1, r3 │ │ │ │ │ - bcc 200 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ + bcc 210 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 memset │ │ │ │ │ lsl r2, r3, #3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov r5, r3 │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov lr, r3 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ - cmp ip, r5 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ - strd r0, [r4, r3] │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ + cmp r4, lr │ │ │ │ │ + strd r0, [r5, r3] │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ - bne 1e4 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - sub lr, r0, #8 │ │ │ │ │ - sub r4, r1, #8 │ │ │ │ │ - add r5, lr, r5 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - strd r2, [lr, #8]! │ │ │ │ │ - cmp lr, r5 │ │ │ │ │ - strd r2, [r4, #8]! │ │ │ │ │ - bne 214 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + bne 1e8 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + sub r5, r1, #8 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + strd r0, [ip], #8 │ │ │ │ │ + cmp ip, r3 │ │ │ │ │ + strd r0, [r5, #8]! │ │ │ │ │ + bne 21c │ │ │ │ │ + b 200 │ │ │ │ │ │ │ │ │ │ -00000228 : │ │ │ │ │ +00000230 : │ │ │ │ │ fftw_cpy2d_pair_ci(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ ldr lr, [sp, #32] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldr ip, [sp, #44] @ 0x2c │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ │ eor r9, lr, lr, asr #31 │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ eor r8, ip, ip, asr #31 │ │ │ │ │ sub r9, r9, lr, asr #31 │ │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ sub r8, r8, ip, asr #31 │ │ │ │ │ cmp r9, r8 │ │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ │ - ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ - bge 27c │ │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ │ - str ip, [sp, #44] @ 0x2c │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ - str r7, [sp, #36] @ 0x24 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ + bge 2a0 │ │ │ │ │ str r6, [sp, #28] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + str r7, [sp, #36] @ 0x24 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + str ip, [sp, #44] @ 0x2c │ │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_cpy2d_pair │ │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ │ - str lr, [sp, #44] @ 0x2c │ │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ │ - str ip, [sp, #32] │ │ │ │ │ str r4, [sp, #28] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_cpy2d_pair │ │ │ │ │ + str ip, [sp, #32] │ │ │ │ │ + str r5, [sp, #36] @ 0x24 │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ + str lr, [sp, #44] @ 0x2c │ │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ │ + b 288 │ │ │ │ │ │ │ │ │ │ -0000029c : │ │ │ │ │ +000002bc : │ │ │ │ │ fftw_cpy2d_pair_co(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - add r6, sp, #28 │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ add r4, sp, #40 @ 0x28 │ │ │ │ │ - ldm r6, {r6, r7, lr} │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + add r6, sp, #28 │ │ │ │ │ ldm r4, {r4, r5, ip} │ │ │ │ │ - eor r9, lr, lr, asr #31 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + ldm r6, {r6, r7, lr} │ │ │ │ │ eor r8, ip, ip, asr #31 │ │ │ │ │ - sub r9, r9, lr, asr #31 │ │ │ │ │ sub r8, r8, ip, asr #31 │ │ │ │ │ + eor r9, lr, lr, asr #31 │ │ │ │ │ + sub r9, r9, lr, asr #31 │ │ │ │ │ cmp r9, r8 │ │ │ │ │ - bge 2e8 │ │ │ │ │ - str ip, [sp, #48] @ 0x30 │ │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ - str lr, [sp, #36] @ 0x24 │ │ │ │ │ - str r7, [sp, #32] │ │ │ │ │ + bge 324 │ │ │ │ │ str r6, [sp, #28] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + str r7, [sp, #32] │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + str r5, [sp, #44] @ 0x2c │ │ │ │ │ + str ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_cpy2d_pair │ │ │ │ │ - str lr, [sp, #48] @ 0x30 │ │ │ │ │ - str r7, [sp, #44] @ 0x2c │ │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ │ - str ip, [sp, #36] @ 0x24 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ str r4, [sp, #28] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_cpy2d_pair │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ + str ip, [sp, #36] @ 0x24 │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ + str r7, [sp, #44] @ 0x2c │ │ │ │ │ + str lr, [sp, #48] @ 0x30 │ │ │ │ │ + b 30c │ │ │ ├── cpy2d.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2040 (bytes into file) │ │ │ │ │ + Start of section headers: 2208 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x7f8: │ │ │ │ │ +There are 10 section headers, starting at offset 0x8a0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000588 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000750 000058 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0005bc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0005bc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0005bc 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0005bc 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0005e8 0000e0 10 8 7 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0006c8 000085 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 0007a8 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000640 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000808 000048 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000674 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000674 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000674 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000674 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0006a0 0000e0 10 8 7 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000780 000085 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000850 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 14 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 0000026c 104 FUNC LOCAL DEFAULT 1 dotile │ │ │ │ │ - 3: 000003ac 152 FUNC LOCAL DEFAULT 1 dotile_buf │ │ │ │ │ - 4: 000004c8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 5: 000004cc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 6: 00000584 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 0000026c 140 FUNC LOCAL DEFAULT 1 dotile │ │ │ │ │ + 3: 00000410 180 FUNC LOCAL DEFAULT 1 dotile_buf │ │ │ │ │ + 4: 00000564 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 00000568 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 6: 0000063c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 7: 00000000 620 FUNC GLOBAL DEFAULT 1 fftw_cpy2d │ │ │ │ │ - 8: 000002d4 108 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_ci │ │ │ │ │ - 9: 00000340 108 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_co │ │ │ │ │ - 10: 00000444 136 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_tiled │ │ │ │ │ + 8: 000002f8 140 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_ci │ │ │ │ │ + 9: 00000384 140 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_co │ │ │ │ │ + 10: 000004c4 164 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_tiled │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_compute_tilesz │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tile2d │ │ │ │ │ - 13: 000004cc 188 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_tiledbuf │ │ │ │ │ + 13: 00000568 216 FUNC GLOBAL DEFAULT 1 fftw_cpy2d_tiledbuf │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,14 +1,12 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x750 contains 11 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x808 contains 9 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000002c8 0000071c R_ARM_CALL 00000000 fftw_cpy2d │ │ │ │ │ -00000318 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ -0000033c 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ -00000384 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ -000003a8 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ -00000400 0000081c R_ARM_CALL 000002d4 fftw_cpy2d_ci │ │ │ │ │ -00000438 0000091c R_ARM_CALL 00000340 fftw_cpy2d_co │ │ │ │ │ -00000468 00000b1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ -000004bc 00000c1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -000004fc 00000b1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ -00000574 00000c1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +000002d8 0000071c R_ARM_CALL 00000000 fftw_cpy2d │ │ │ │ │ +00000360 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ +000003ec 0000071d R_ARM_JUMP24 00000000 fftw_cpy2d │ │ │ │ │ +00000470 0000081c R_ARM_CALL 000002f8 fftw_cpy2d_ci │ │ │ │ │ +000004a8 0000091c R_ARM_CALL 00000384 fftw_cpy2d_co │ │ │ │ │ +000004f4 00000b1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ +00000548 00000c1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +000005a4 00000b1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ +0000061c 00000c1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,390 +1,434 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_cpy2d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r3 │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - cmp r3, #1 │ │ │ │ │ - ldr r9, [sp, #56] @ 0x38 │ │ │ │ │ - ldr ip, [sp, #60] @ 0x3c │ │ │ │ │ - mov sl, r1 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov r0, r2 │ │ │ │ │ - beq 184 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #60] @ 0x3c │ │ │ │ │ + cmp r3, #1 │ │ │ │ │ + beq 190 │ │ │ │ │ cmp r3, #2 │ │ │ │ │ - beq f4 │ │ │ │ │ - cmp ip, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + beq 114 │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + ble f8 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + ble f8 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble ec │ │ │ │ │ - mov r2, #0 │ │ │ │ │ + ble f8 │ │ │ │ │ add r3, r8, r3, lsl #3 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ lsl fp, r7, #3 │ │ │ │ │ - mov r3, r2 │ │ │ │ │ - sub sl, sl, #8 │ │ │ │ │ mov r5, r2 │ │ │ │ │ mov r4, r2 │ │ │ │ │ - str ip, [sp, #60] @ 0x3c │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + str lr, [sp, #60] @ 0x3c │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ mov r6, r4 │ │ │ │ │ - add r1, r2, r3, lsl #3 │ │ │ │ │ mov lr, r3 │ │ │ │ │ mov ip, #0 │ │ │ │ │ str r5, [sp] │ │ │ │ │ str r4, [sp, #4] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + add r1, r2, r3, lsl #3 │ │ │ │ │ add r3, r8, lr, lsl #3 │ │ │ │ │ - add r2, sl, r6, lsl #3 │ │ │ │ │ + add r2, r9, r6, lsl #3 │ │ │ │ │ ldrd r4, [r3], #8 │ │ │ │ │ cmp r1, r3 │ │ │ │ │ - strd r4, [r2, #8]! │ │ │ │ │ - bne 98 │ │ │ │ │ + strd r4, [r2], #8 │ │ │ │ │ + bne a4 │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp r0, ip │ │ │ │ │ add lr, lr, r7 │ │ │ │ │ - add r6, r6, r9 │ │ │ │ │ + cmp r0, ip │ │ │ │ │ + add r6, r6, sl │ │ │ │ │ add r1, r1, fp │ │ │ │ │ - bne 90 │ │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + bne 9c │ │ │ │ │ + ldr r5, [sp] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ ldr r4, [sp, #4] │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - ldr r5, [sp] │ │ │ │ │ add r4, r4, r2 │ │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ cmp r2, r5 │ │ │ │ │ - bne 70 │ │ │ │ │ + bne 7c │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp ip, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + ble f8 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - ble ec │ │ │ │ │ - mov lr, #0 │ │ │ │ │ + ble f8 │ │ │ │ │ + mov ip, #0 │ │ │ │ │ lsl r7, r7, #3 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - mov fp, lr │ │ │ │ │ - mov r6, lr │ │ │ │ │ - add r8, r8, #8 │ │ │ │ │ - add sl, r1, #8 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + mov fp, ip │ │ │ │ │ + mov r6, ip │ │ │ │ │ add r2, r8, fp, lsl #3 │ │ │ │ │ - add r3, sl, lr, lsl #3 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - str fp, [sp] │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ - ldrd r4, [r2] │ │ │ │ │ - ldrd sl, [r2, #-8] │ │ │ │ │ + stm sp, {r8, r9} │ │ │ │ │ + add r3, r9, ip, lsl #3 │ │ │ │ │ + ldrd r8, [r2] │ │ │ │ │ add r1, r1, #1 │ │ │ │ │ cmp r0, r1 │ │ │ │ │ - strd sl, [r3, #-8] │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + ldrd r4, [r2, #8] │ │ │ │ │ add r2, r2, r7 │ │ │ │ │ - add r3, r3, r9 │ │ │ │ │ - bne 134 │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - ldr fp, [sp] │ │ │ │ │ + strd r8, [r3] │ │ │ │ │ + strd r4, [r3, #8] │ │ │ │ │ + add r3, r3, sl │ │ │ │ │ + bne 148 │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ + ldm sp, {r8, r9} │ │ │ │ │ + cmp lr, r6 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ - cmp ip, r6 │ │ │ │ │ - ldr sl, [sp, #4] │ │ │ │ │ - add lr, lr, r3 │ │ │ │ │ - bne 120 │ │ │ │ │ - add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp ip, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + add ip, ip, r3 │ │ │ │ │ + bne 138 │ │ │ │ │ + b f8 │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + ble f8 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + ble f8 │ │ │ │ │ cmp r7, #1 │ │ │ │ │ - cmpeq r9, #1 │ │ │ │ │ - movne lr, #1 │ │ │ │ │ - moveq lr, #0 │ │ │ │ │ + cmpeq sl, #1 │ │ │ │ │ + movne r4, #1 │ │ │ │ │ + moveq r4, #0 │ │ │ │ │ bne 204 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ add r0, r8, r2, lsl #3 │ │ │ │ │ - ldr fp, [sp, #68] @ 0x44 │ │ │ │ │ + mov r7, r4 │ │ │ │ │ + mov r6, r4 │ │ │ │ │ + ldr ip, [sp, #68] @ 0x44 │ │ │ │ │ lsl r5, r3, #3 │ │ │ │ │ - mov r6, lr │ │ │ │ │ - mov r4, lr │ │ │ │ │ - sub sl, r1, #8 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - mov r9, r3 │ │ │ │ │ - add r3, r8, r6, lsl #3 │ │ │ │ │ - add r2, sl, lr, lsl #3 │ │ │ │ │ - ldrd r0, [r3], #8 │ │ │ │ │ - cmp r7, r3 │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne 1d4 │ │ │ │ │ - add r4, r4, #1 │ │ │ │ │ - cmp ip, r4 │ │ │ │ │ - add r6, r6, r9 │ │ │ │ │ - add lr, lr, fp │ │ │ │ │ - add r7, r7, r5 │ │ │ │ │ - bne 1cc │ │ │ │ │ - add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - str ip, [sp, #60] @ 0x3c │ │ │ │ │ - mov lr, #0 │ │ │ │ │ + mov r1, r3 │ │ │ │ │ + add r3, r8, r7, lsl #3 │ │ │ │ │ + add r2, r9, r4, lsl #3 │ │ │ │ │ + ldrd sl, [r3], #8 │ │ │ │ │ + cmp r0, r3 │ │ │ │ │ + strd sl, [r2], #8 │ │ │ │ │ + bne 1d8 │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ + add r7, r7, r1 │ │ │ │ │ + cmp lr, r6 │ │ │ │ │ + add r4, r4, ip │ │ │ │ │ + add r0, r0, r5 │ │ │ │ │ + bne 1d0 │ │ │ │ │ + b f8 │ │ │ │ │ + str lr, [sp, #60] @ 0x3c │ │ │ │ │ lsl r7, r7, #3 │ │ │ │ │ + mov ip, #0 │ │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - mov r4, lr │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + mov r4, ip │ │ │ │ │ mov fp, r7 │ │ │ │ │ - mov ip, lr │ │ │ │ │ + mov lr, ip │ │ │ │ │ add r1, r8, ip, lsl #3 │ │ │ │ │ - add r2, sl, lr, lsl #3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ + add r2, r9, lr, lsl #3 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + add r1, r1, fp │ │ │ │ │ cmp r0, r3 │ │ │ │ │ strd r6, [r2] │ │ │ │ │ - add r1, r1, fp │ │ │ │ │ - add r2, r2, r9 │ │ │ │ │ + add r2, r2, sl │ │ │ │ │ bne 230 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ + cmp r5, r4 │ │ │ │ │ add ip, ip, r3 │ │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ - cmp r5, r4 │ │ │ │ │ add lr, lr, r3 │ │ │ │ │ bne 224 │ │ │ │ │ - b ec │ │ │ │ │ + b f8 │ │ │ │ │ │ │ │ │ │ 0000026c : │ │ │ │ │ dotile(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ sub sp, sp, #24 │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ mov lr, r0 │ │ │ │ │ + ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ add r5, ip, #8 │ │ │ │ │ + ldr r7, [ip] │ │ │ │ │ ldm r5, {r5, r6, r9, sl} │ │ │ │ │ - mul r4, r2, sl │ │ │ │ │ ldr r8, [ip, #4] │ │ │ │ │ + mul r4, r2, sl │ │ │ │ │ + ldr ip, [ip, #24] │ │ │ │ │ + str r6, [sp] │ │ │ │ │ mla r4, r0, r6, r4 │ │ │ │ │ + str r9, [sp, #8] │ │ │ │ │ mul r0, r2, r9 │ │ │ │ │ - ldr r7, [ip] │ │ │ │ │ - mla r0, lr, r5, r0 │ │ │ │ │ - ldr ip, [ip, #24] │ │ │ │ │ sub r2, r3, r2 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ sub r2, r1, lr │ │ │ │ │ - add r0, r7, r0, lsl #3 │ │ │ │ │ add r1, r8, r4, lsl #3 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ + mla r0, lr, r5, r0 │ │ │ │ │ str sl, [sp, #12] │ │ │ │ │ - str r9, [sp, #8] │ │ │ │ │ - str r6, [sp] │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + add r0, r7, r0, lsl #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000002d4 : │ │ │ │ │ +000002f8 : │ │ │ │ │ fftw_cpy2d_ci(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ add r4, sp, #40 @ 0x28 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldm r4, {r4, r6, r8} │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ eor sl, r3, r3, asr #31 │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ eor r9, r4, r4, asr #31 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ sub sl, sl, r3, asr #31 │ │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ sub r9, r9, r4, asr #31 │ │ │ │ │ cmp sl, r9 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ - bge 31c │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ │ + bge 364 │ │ │ │ │ str r7, [sp, #32] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + str r5, [sp, #36] @ 0x24 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_cpy2d │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ + str r6, [sp, #32] │ │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ │ - mov r3, r4 │ │ │ │ │ mov r2, r5 │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, r4 │ │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ │ - str r6, [sp, #32] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_cpy2d │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ + b 348 │ │ │ │ │ │ │ │ │ │ -00000340 : │ │ │ │ │ +00000384 : │ │ │ │ │ fftw_cpy2d_co(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ add r5, sp, #32 │ │ │ │ │ - ldm r5, {r5, r6, r7} │ │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ - eor sl, r5, r5, asr #31 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + ldm r5, {r5, r6, r7} │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ eor r9, r4, r4, asr #31 │ │ │ │ │ - sub sl, sl, r5, asr #31 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + eor sl, r5, r5, asr #31 │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ sub r9, r9, r4, asr #31 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sl, sl, r5, asr #31 │ │ │ │ │ cmp sl, r9 │ │ │ │ │ - ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ - bge 388 │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ │ + bge 3f0 │ │ │ │ │ str r5, [sp, #32] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + str r6, [sp, #36] @ 0x24 │ │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_cpy2d │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ + str r4, [sp, #32] │ │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ │ - str r4, [sp, #32] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_cpy2d │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ + b 3d4 │ │ │ │ │ │ │ │ │ │ -000003ac : │ │ │ │ │ +00000410 : │ │ │ │ │ dotile_buf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - sub sp, sp, #24 │ │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r2 │ │ │ │ │ - ldr ip, [r4, #16] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ sub r6, r1, r0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ - mul r0, r5, ip │ │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ mov r8, r3 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #24 │ │ │ │ │ + sub r8, r8, r5 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [r4] │ │ │ │ │ + ldr ip, [r4, #16] │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ - mul r1, r2, r6 │ │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ │ + mul r0, r5, ip │ │ │ │ │ mla r0, r7, r3, r0 │ │ │ │ │ - ldr lr, [r4] │ │ │ │ │ - sub r8, r8, r5 │ │ │ │ │ + mul r1, r2, r6 │ │ │ │ │ stm sp, {r2, r8, ip} │ │ │ │ │ add r0, lr, r0, lsl #3 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ ldr r1, [r4, #28] │ │ │ │ │ - bl 2d4 │ │ │ │ │ + bl 2f8 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_ci │ │ │ │ │ + ldr r1, [r4, #4] │ │ │ │ │ ldr ip, [r4, #20] │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ mul r5, ip, r5 │ │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ │ - mla r5, r7, r2, r5 │ │ │ │ │ str ip, [sp, #12] │ │ │ │ │ mul ip, r3, r6 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + mla r5, r7, r2, r5 │ │ │ │ │ stm sp, {r2, r8, ip} │ │ │ │ │ + mov r2, r6 │ │ │ │ │ add r1, r1, r5, lsl #3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r0, [r4, #28] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - bl 340 │ │ │ │ │ + bl 384 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_co │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000444 : │ │ │ │ │ +000004c4 : │ │ │ │ │ fftw_cpy2d_tiled(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - sub sp, sp, #48 @ 0x30 │ │ │ │ │ - ldr r8, [sp, #88] @ 0x58 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ mov r1, #2 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - mov r5, r3 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #48 @ 0x30 │ │ │ │ │ + ldr r8, [sp, #88] @ 0x58 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_compute_tilesz │ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ + str r7, [sp, #16] │ │ │ │ │ + str r6, [sp, #20] │ │ │ │ │ + str r5, [sp, #24] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ + str r8, [sp, #40] @ 0x28 │ │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ add r3, sp, #16 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - ldr r3, [pc, #52] @ 4c8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #40] @ 564 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - str r7, [sp, #16] │ │ │ │ │ - str r6, [sp, #20] │ │ │ │ │ - str r5, [sp, #24] │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ │ stm sp, {r0, r3} │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ mov r0, r2 │ │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0xfffffdd0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffffd2c │ │ │ │ │ │ │ │ │ │ -000004cc : │ │ │ │ │ +00000568 : │ │ │ │ │ fftw_cpy2d_tiledbuf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - sub sp, sp, #4096 @ 0x1000 │ │ │ │ │ - sub sp, sp, #48 @ 0x30 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r3 │ │ │ │ │ - add r3, sp, #4160 @ 0x1040 │ │ │ │ │ - ldr r8, [r3, #24] │ │ │ │ │ + mov r4, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ mov r1, #2 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #4096 @ 0x1000 │ │ │ │ │ + sub sp, sp, #48 @ 0x30 │ │ │ │ │ + add r3, sp, #4160 @ 0x1040 │ │ │ │ │ + ldr r8, [r3, #24] │ │ │ │ │ add r3, r3, #24 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_compute_tilesz │ │ │ │ │ add r3, sp, #4160 @ 0x1040 │ │ │ │ │ + add ip, sp, #48 @ 0x30 │ │ │ │ │ + str r7, [sp, #16] │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + str r6, [sp, #20] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ + mov r1, r4 │ │ │ │ │ + str ip, [ip, #-4] │ │ │ │ │ + sub ip, ip, #32 │ │ │ │ │ + str r5, [sp, #24] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ add r3, sp, #4160 @ 0x1040 │ │ │ │ │ add r3, r3, #16 │ │ │ │ │ + str r8, [sp, #40] @ 0x28 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ add r3, sp, #4160 @ 0x1040 │ │ │ │ │ add r3, r3, #20 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [pc, #76] @ 584 │ │ │ │ │ - add ip, sp, #48 @ 0x30 │ │ │ │ │ + ldr r3, [pc, #52] @ 63c │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str ip, [ip, #-4] │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - sub ip, ip, #32 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - str r7, [sp, #16] │ │ │ │ │ - str r6, [sp, #20] │ │ │ │ │ - str r5, [sp, #24] │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ stm sp, {r0, r3} │ │ │ │ │ add r3, sp, #4160 @ 0x1040 │ │ │ │ │ + mov r0, r2 │ │ │ │ │ add r3, r3, #12 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - mov r0, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0xfffffe6c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffffe04 │ │ │ ├── ct.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 372 (bytes into file) │ │ │ │ │ + Start of section headers: 380 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x174: │ │ │ │ │ +There are 10 section headers, starting at offset 0x17c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00005c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00011c 000008 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000090 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000090 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000090 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000090 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0000bc 000040 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0000fc 00001f 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000124 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000064 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000124 000008 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000098 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000098 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000098 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000098 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0000c4 000040 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000104 00001f 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00012c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 4 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 92 FUNC GLOBAL DEFAULT 1 fftw_ct_uglyp │ │ │ │ │ + 2: 00000000 100 FUNC GLOBAL DEFAULT 1 fftw_ct_uglyp │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x11c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x124 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000002c 0000031c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000034 0000031c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,30 +2,32 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_ct_uglyp(): │ │ │ │ │ cmp r2, r0 │ │ │ │ │ - ble 44 │ │ │ │ │ + ble 54 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - ble 4c │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + ble 5c │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ sub r1, r2, #1 │ │ │ │ │ tst r1, r2 │ │ │ │ │ - bne 54 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + movne r0, #0 │ │ │ │ │ + bne 48 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r0, r2 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mul r0, r4, r0 │ │ │ │ │ cmp r0, #4 │ │ │ │ │ movgt r0, #0 │ │ │ │ │ movle r0, #1 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, #1 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ - mov r0, #0 │ │ │ │ │ - pop {r4, pc} │ │ │ ├── extract-reim.o │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,15 +2,15 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_extract_reim(): │ │ │ │ │ add ip, r1, #8 │ │ │ │ │ - push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ cmn r0, #1 │ │ │ │ │ + push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ mov lr, ip │ │ │ │ │ movne ip, r1 │ │ │ │ │ movne r1, lr │ │ │ │ │ str r1, [r2] │ │ │ │ │ str ip, [r3] │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── hash.o │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -3,14 +3,14 @@ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_hash(): │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldr r0, [pc, #20] @ 20 │ │ │ │ │ - ldrb r3, [r2], #1 │ │ │ │ │ add r0, r0, r0, lsl #4 │ │ │ │ │ + ldrb r3, [r2], #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ add r0, r3, r0 │ │ │ │ │ bne 8 │ │ │ │ │ bx lr │ │ │ │ │ .word 0xdeadbeef │ │ │ ├── md5-1.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 616 (bytes into file) │ │ │ │ │ + Start of section headers: 656 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x268: │ │ │ │ │ +There are 10 section headers, starting at offset 0x290: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0000bc 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0001f0 000028 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000f0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000f0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0000f0 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000f0 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 00011c 000080 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 00019c 000054 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000218 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0000e4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000218 000028 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000118 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000118 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000118 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000118 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000144 000080 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 0001c4 000054 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000240 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,11 +1,11 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 8 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 52 FUNC GLOBAL DEFAULT 1 fftw_md5putb │ │ │ │ │ + 2: 00000000 72 FUNC GLOBAL DEFAULT 1 fftw_md5putb │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5putc │ │ │ │ │ - 4: 00000034 40 FUNC GLOBAL DEFAULT 1 fftw_md5puts │ │ │ │ │ - 5: 0000005c 32 FUNC GLOBAL DEFAULT 1 fftw_md5int │ │ │ │ │ - 6: 0000007c 32 FUNC GLOBAL DEFAULT 1 fftw_md5INT │ │ │ │ │ - 7: 0000009c 32 FUNC GLOBAL DEFAULT 1 fftw_md5unsigned │ │ │ │ │ + 4: 00000048 60 FUNC GLOBAL DEFAULT 1 fftw_md5puts │ │ │ │ │ + 5: 00000084 32 FUNC GLOBAL DEFAULT 1 fftw_md5int │ │ │ │ │ + 6: 000000a4 32 FUNC GLOBAL DEFAULT 1 fftw_md5INT │ │ │ │ │ + 7: 000000c4 32 FUNC GLOBAL DEFAULT 1 fftw_md5unsigned │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1f0 contains 5 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x218 contains 5 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000024 0000031c R_ARM_CALL 00000000 fftw_md5putc │ │ │ │ │ -00000048 0000031c R_ARM_CALL 00000000 fftw_md5putc │ │ │ │ │ -00000070 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ │ -00000090 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ │ -000000b0 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ │ +0000002c 0000031c R_ARM_CALL 00000000 fftw_md5putc │ │ │ │ │ +00000064 0000031c R_ARM_CALL 00000000 fftw_md5putc │ │ │ │ │ +00000098 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ │ +000000b8 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ │ +000000d8 0000021c R_ARM_CALL 00000000 fftw_md5putb │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -4,68 +4,78 @@ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_md5putb(): │ │ │ │ │ cmp r2, #0 │ │ │ │ │ bxeq lr │ │ │ │ │ sub r2, r2, #1 │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ sub r4, r1, #1 │ │ │ │ │ add r5, r1, r2 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ ldrb r1, [r4, #1]! │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5putc │ │ │ │ │ cmp r4, r5 │ │ │ │ │ - bne 1c │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + bne 24 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000034 : │ │ │ │ │ +00000048 : │ │ │ │ │ fftw_md5puts(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ ldrb r1, [r4] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5putc │ │ │ │ │ ldrb r3, [r4], #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 40 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + bne 5c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000005c : │ │ │ │ │ +00000084 : │ │ │ │ │ fftw_md5int(): │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ - mov r2, #4 │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + mov r2, #4 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r1, sp, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5putb │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000007c : │ │ │ │ │ +000000a4 : │ │ │ │ │ fftw_md5INT(): │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ - mov r2, #4 │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + mov r2, #4 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r1, sp, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5putb │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000009c : │ │ │ │ │ +000000c4 : │ │ │ │ │ fftw_md5unsigned(): │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ - mov r2, #4 │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + mov r2, #4 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r1, sp, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5putb │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── md5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1456 (bytes into file) │ │ │ │ │ + Start of section headers: 1520 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x5b0: │ │ │ │ │ +There are 11 section headers, starting at offset 0x5f0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000220 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000528 000030 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000254 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000254 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata PROGBITS 00000000 000254 000180 00 A 0 0 4 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 0003d4 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0003d4 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 000400 0000e0 10 9 10 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 0004e0 000045 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 000558 000058 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000260 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000568 000030 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000294 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000294 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata PROGBITS 00000000 000294 000180 00 A 0 0 4 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 000414 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 000414 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 000440 0000e0 10 9 10 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 000520 000045 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 000598 000058 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 14 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 2: 0000002c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 3: 0000003c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 000001c0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 5: 000001cc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 4: 000001ec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 000001f8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 256 OBJECT LOCAL DEFAULT 5 sintab │ │ │ │ │ 9: 00000100 128 OBJECT LOCAL DEFAULT 5 roundtab │ │ │ │ │ 10: 00000000 60 FUNC GLOBAL DEFAULT 1 fftw_md5begin │ │ │ │ │ - 11: 0000003c 400 FUNC GLOBAL DEFAULT 1 fftw_md5putc │ │ │ │ │ + 11: 0000003c 444 FUNC GLOBAL DEFAULT 1 fftw_md5putc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND memcpy │ │ │ │ │ - 13: 000001cc 84 FUNC GLOBAL DEFAULT 1 fftw_md5end │ │ │ │ │ + 13: 000001f8 104 FUNC GLOBAL DEFAULT 1 fftw_md5end │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x528 contains 6 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x568 contains 6 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000007c 00000c1c R_ARM_CALL 00000000 memcpy │ │ │ │ │ -000001c0 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -000001c4 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -000001c8 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -000001ec 00000b1c R_ARM_CALL 0000003c fftw_md5putc │ │ │ │ │ -0000020c 00000b1c R_ARM_CALL 0000003c fftw_md5putc │ │ │ │ │ +000000a4 00000c1c R_ARM_CALL 00000000 memcpy │ │ │ │ │ +000001ec 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000001f0 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000001f4 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000220 00000b1c R_ARM_CALL 0000003c fftw_md5putc │ │ │ │ │ +00000244 00000b1c R_ARM_CALL 0000003c fftw_md5putc │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -20,136 +20,152 @@ │ │ │ │ │ .word 0xefcdab89 │ │ │ │ │ .word 0x98badcfe │ │ │ │ │ .word 0x10325476 │ │ │ │ │ │ │ │ │ │ 0000003c : │ │ │ │ │ fftw_md5putc(): │ │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ and r3, r2, #63 @ 0x3f │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ add r3, r0, r3 │ │ │ │ │ ands r7, r2, #63 @ 0x3f │ │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ │ strb r1, [r3, #16] │ │ │ │ │ str r2, [r0, #80] @ 0x50 │ │ │ │ │ - beq 6c │ │ │ │ │ + beq 90 │ │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r6, r0 │ │ │ │ │ add r1, r0, #16 │ │ │ │ │ + ldr r5, [pc, #332] @ 1ec │ │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ │ add r0, sp, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memcpy │ │ │ │ │ - ldr r5, [pc, #312] @ 1c0 │ │ │ │ │ - ldr r0, [pc, #312] @ 1c4 │ │ │ │ │ + ldr r0, [pc, #320] @ 1f0 │ │ │ │ │ mov r2, r7 │ │ │ │ │ - ldr r7, [pc, #308] @ 1c8 │ │ │ │ │ - ldr sl, [r6] │ │ │ │ │ - ldr r9, [r6, #4] │ │ │ │ │ - ldr r8, [r6, #8] │ │ │ │ │ - ldr fp, [r6, #12] │ │ │ │ │ + ldr r7, [pc, #316] @ 1f4 │ │ │ │ │ add r5, pc, r5 │ │ │ │ │ + sub r5, r5, #4 │ │ │ │ │ + ldr sl, [r6] │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ + ldr r9, [r6, #4] │ │ │ │ │ + add r0, r0, #256 @ 0x100 │ │ │ │ │ add r7, pc, r7 │ │ │ │ │ - sub r5, r5, #4 │ │ │ │ │ + ldr r8, [r6, #8] │ │ │ │ │ + add r7, r7, #256 @ 0x100 │ │ │ │ │ mov r1, sl │ │ │ │ │ + str sl, [sp, #4] │ │ │ │ │ + ldr fp, [r6, #12] │ │ │ │ │ mov ip, r9 │ │ │ │ │ - mov r4, fp │ │ │ │ │ mov lr, r8 │ │ │ │ │ - add r0, r0, #256 @ 0x100 │ │ │ │ │ - add r7, r7, #256 @ 0x100 │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ - b 12c │ │ │ │ │ + mov r4, fp │ │ │ │ │ + b 148 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - eorne r3, lr, r4 │ │ │ │ │ - eoreq r3, lr, ip │ │ │ │ │ - andne r3, r3, ip │ │ │ │ │ - andeq r3, r3, r4 │ │ │ │ │ - eorne r3, r3, r4 │ │ │ │ │ - eoreq r3, r3, lr │ │ │ │ │ + beq 1d8 │ │ │ │ │ + eor r3, lr, r4 │ │ │ │ │ + and r3, r3, ip │ │ │ │ │ + eor r3, r3, r4 │ │ │ │ │ add r1, r3, r1 │ │ │ │ │ ldrb r3, [r0, r2, lsl #1] │ │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ │ add r3, sp, r3, lsl #2 │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ add r3, r3, sl │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ add r1, r0, r2, lsl #1 │ │ │ │ │ - ldrb r1, [r1, #1] │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ + ldrb r1, [r1, #1] │ │ │ │ │ rsb r1, r1, #32 │ │ │ │ │ add r3, ip, r3, ror r1 │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r4, lr │ │ │ │ │ mov lr, ip │ │ │ │ │ mov ip, r3 │ │ │ │ │ asr r3, r2, #4 │ │ │ │ │ cmp r3, #2 │ │ │ │ │ - beq 1b0 │ │ │ │ │ + beq 1c8 │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - bne d0 │ │ │ │ │ + bne f4 │ │ │ │ │ mvn r3, r4 │ │ │ │ │ + ldr sl, [r5, #4]! │ │ │ │ │ orr r3, r3, ip │ │ │ │ │ eor r3, r3, lr │ │ │ │ │ add r1, r3, r1 │ │ │ │ │ ldrb r3, [r7, r2, lsl #1] │ │ │ │ │ - ldr sl, [r5, #4]! │ │ │ │ │ add r3, sp, r3, lsl #2 │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ add r3, r3, sl │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ add r1, r7, r2, lsl #1 │ │ │ │ │ - ldrb r1, [r1, #1] │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - rsb r1, r1, #32 │ │ │ │ │ cmp r2, #64 @ 0x40 │ │ │ │ │ + ldrb r1, [r1, #1] │ │ │ │ │ + rsb r1, r1, #32 │ │ │ │ │ add r3, ip, r3, ror r1 │ │ │ │ │ - bne 11c │ │ │ │ │ + bne 138 │ │ │ │ │ ldr sl, [sp, #4] │ │ │ │ │ add r9, r9, r3 │ │ │ │ │ - add sl, sl, r4 │ │ │ │ │ add r8, r8, ip │ │ │ │ │ add fp, fp, lr │ │ │ │ │ - str sl, [r6] │ │ │ │ │ str r9, [r6, #4] │ │ │ │ │ str r8, [r6, #8] │ │ │ │ │ str fp, [r6, #12] │ │ │ │ │ - add sp, sp, #76 @ 0x4c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + add sl, sl, r4 │ │ │ │ │ + str sl, [r6] │ │ │ │ │ + b 74 │ │ │ │ │ eor r3, lr, r4 │ │ │ │ │ eor r3, r3, ip │ │ │ │ │ add r1, r3, r1 │ │ │ │ │ - b f0 │ │ │ │ │ - .word 0x00000118 │ │ │ │ │ + b 10c │ │ │ │ │ + eor r3, lr, ip │ │ │ │ │ + and r3, r3, r4 │ │ │ │ │ + eor r3, r3, lr │ │ │ │ │ + add r1, r3, r1 │ │ │ │ │ + b 10c │ │ │ │ │ + .word 0x00000130 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x00000118 │ │ │ │ │ + .word 0x00000128 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x00000118 │ │ │ │ │ + .word 0x00000120 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ │ │ │ │ │ -000001cc : │ │ │ │ │ +000001f8 : │ │ │ │ │ fftw_md5end(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r5, [r0, #80] @ 0x50 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + mov r1, #128 @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldr r5, [r0, #80] @ 0x50 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ - mov r1, #128 @ 0x80 │ │ │ │ │ - b 1ec │ │ │ │ │ + b 220 │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 3c │ │ │ │ │ R_ARM_CALL fftw_md5putc │ │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ │ cmp r3, #56 @ 0x38 │ │ │ │ │ - bne 1e4 │ │ │ │ │ + bne 218 │ │ │ │ │ mov r6, #8 │ │ │ │ │ and r1, r5, #255 @ 0xff │ │ │ │ │ mov r0, r4 │ │ │ │ │ + lsr r5, r5, #8 │ │ │ │ │ bl 3c │ │ │ │ │ R_ARM_CALL fftw_md5putc │ │ │ │ │ subs r6, r6, #1 │ │ │ │ │ - lsr r5, r5, #8 │ │ │ │ │ - bne 204 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + bne 238 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── ops.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 888 (bytes into file) │ │ │ │ │ + Start of section headers: 940 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x378: │ │ │ │ │ +There are 10 section headers, starting at offset 0x3ac: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00010c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0002b8 000070 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000140 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000140 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000140 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000140 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 00016c 0000c0 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 00022c 00008c 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000328 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000140 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0002ec 000070 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000174 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000174 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000174 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000174 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0001a0 0000c0 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000260 00008c 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00035c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,15 +1,15 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 12 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 2: 00000000 28 FUNC GLOBAL DEFAULT 1 fftw_ops_zero │ │ │ │ │ - 3: 0000001c 32 FUNC GLOBAL DEFAULT 1 fftw_ops_cpy │ │ │ │ │ - 4: 0000003c 36 FUNC GLOBAL DEFAULT 1 fftw_ops_other │ │ │ │ │ + 3: 0000001c 36 FUNC GLOBAL DEFAULT 1 fftw_ops_cpy │ │ │ │ │ + 4: 00000040 56 FUNC GLOBAL DEFAULT 1 fftw_ops_other │ │ │ │ │ 5: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ - 6: 00000060 136 FUNC GLOBAL DEFAULT 1 fftw_ops_madd │ │ │ │ │ + 6: 00000078 164 FUNC GLOBAL DEFAULT 1 fftw_ops_madd │ │ │ │ │ 7: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 9: 000000e8 20 FUNC GLOBAL DEFAULT 1 fftw_ops_add │ │ │ │ │ - 10: 000000fc 8 FUNC GLOBAL DEFAULT 1 fftw_ops_add2 │ │ │ │ │ - 11: 00000104 8 FUNC GLOBAL DEFAULT 1 fftw_ops_madd2 │ │ │ │ │ + 9: 0000011c 20 FUNC GLOBAL DEFAULT 1 fftw_ops_add │ │ │ │ │ + 10: 00000130 8 FUNC GLOBAL DEFAULT 1 fftw_ops_add2 │ │ │ │ │ + 11: 00000138 8 FUNC GLOBAL DEFAULT 1 fftw_ops_madd2 │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2b8 contains 14 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2ec contains 14 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000004c 0000021c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -00000054 0000051c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000070 0000051c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000080 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000088 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000009c 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000a4 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000b8 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000c0 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000d4 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000dc 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000f8 0000061d R_ARM_JUMP24 00000060 fftw_ops_madd │ │ │ │ │ -00000100 0000091d R_ARM_JUMP24 000000e8 fftw_ops_add │ │ │ │ │ -00000108 0000061d R_ARM_JUMP24 00000060 fftw_ops_madd │ │ │ │ │ +00000058 0000021c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +00000060 0000051c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000094 0000051c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000000a4 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000ac 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c0 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000c8 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000dc 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000e4 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000f8 0000071c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000100 0000081c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000012c 0000061d R_ARM_JUMP24 00000078 fftw_ops_madd │ │ │ │ │ +00000134 0000091d R_ARM_JUMP24 0000011c fftw_ops_add │ │ │ │ │ +0000013c 0000061d R_ARM_JUMP24 00000078 fftw_ops_madd │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -3,51 +3,60 @@ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_ops_zero(): │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - strd r2, [r0, #24] │ │ │ │ │ - strd r2, [r0, #16] │ │ │ │ │ - strd r2, [r0, #8] │ │ │ │ │ strd r2, [r0] │ │ │ │ │ + strd r2, [r0, #8] │ │ │ │ │ + strd r2, [r0, #16] │ │ │ │ │ + strd r2, [r0, #24] │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ 0000001c : │ │ │ │ │ fftw_ops_cpy(): │ │ │ │ │ - push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - mov ip, r1 │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - ldm lr, {r0, r1, r2, r3} │ │ │ │ │ - stm ip, {r0, r1, r2, r3} │ │ │ │ │ - pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldrd r2, [r0] │ │ │ │ │ + strd r2, [r1] │ │ │ │ │ + ldrd r2, [r0, #8] │ │ │ │ │ + strd r2, [r1, #8] │ │ │ │ │ + ldrd r2, [r0, #16] │ │ │ │ │ + strd r2, [r1, #16] │ │ │ │ │ + ldrd r2, [r0, #24] │ │ │ │ │ + strd r2, [r1, #24] │ │ │ │ │ + bx lr │ │ │ │ │ │ │ │ │ │ -0000003c : │ │ │ │ │ +00000040 : │ │ │ │ │ fftw_ops_other(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r0, r1 │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ strd r0, [r4, #24] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000060 : │ │ │ │ │ +00000078 : │ │ │ │ │ fftw_ops_madd(): │ │ │ │ │ - push {r4, r5, r6, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r2 │ │ │ │ │ mov r4, r3 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r1 │ │ │ │ │ + strd r8, [sp, #12] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ ldrd r2, [r6] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ @@ -77,30 +86,34 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [r5, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ strd r0, [r4, #24] │ │ │ │ │ - pop {r4, r5, r6, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r8, [sp, #12] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000000e8 : │ │ │ │ │ +0000011c : │ │ │ │ │ fftw_ops_add(): │ │ │ │ │ mov r3, r2 │ │ │ │ │ mov r2, r1 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - b 60 │ │ │ │ │ + b 78 │ │ │ │ │ R_ARM_JUMP24 fftw_ops_madd │ │ │ │ │ │ │ │ │ │ -000000fc : │ │ │ │ │ +00000130 : │ │ │ │ │ fftw_ops_add2(): │ │ │ │ │ mov r2, r1 │ │ │ │ │ - b e8 │ │ │ │ │ + b 11c │ │ │ │ │ R_ARM_JUMP24 fftw_ops_add │ │ │ │ │ │ │ │ │ │ -00000104 : │ │ │ │ │ +00000138 : │ │ │ │ │ fftw_ops_madd2(): │ │ │ │ │ mov r3, r2 │ │ │ │ │ - b 60 │ │ │ │ │ + b 78 │ │ │ │ │ R_ARM_JUMP24 fftw_ops_madd │ │ │ ├── pickdim.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 928 (bytes into file) │ │ │ │ │ + Start of section headers: 964 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 9 │ │ │ │ │ Section header string table index: 8 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ -There are 9 section headers, starting at offset 0x3a0: │ │ │ │ │ +There are 9 section headers, starting at offset 0x3c4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0002b0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .data PROGBITS 00000000 0002e4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 3] .bss NOBITS 00000000 0002e4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .note.GNU-stack PROGBITS 00000000 0002e4 000000 00 0 0 1 │ │ │ │ │ - [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 0002e4 00002b 00 0 0 1 │ │ │ │ │ - [ 6] .symtab SYMTAB 00000000 000310 000030 10 7 2 4 │ │ │ │ │ - [ 7] .strtab STRTAB 00000000 000340 000011 00 0 0 1 │ │ │ │ │ - [ 8] .shstrtab STRTAB 00000000 000351 00004c 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0002d4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .data PROGBITS 00000000 000308 000000 00 WA 0 0 1 │ │ │ │ │ + [ 3] .bss NOBITS 00000000 000308 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .note.GNU-stack PROGBITS 00000000 000308 000000 00 0 0 1 │ │ │ │ │ + [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 000308 00002b 00 0 0 1 │ │ │ │ │ + [ 6] .symtab SYMTAB 00000000 000334 000030 10 7 2 4 │ │ │ │ │ + [ 7] .strtab STRTAB 00000000 000364 000011 00 0 0 1 │ │ │ │ │ + [ 8] .shstrtab STRTAB 00000000 000375 00004c 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 3 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 688 FUNC GLOBAL DEFAULT 1 fftw_pickdim │ │ │ │ │ + 2: 00000000 724 FUNC GLOBAL DEFAULT 1 fftw_pickdim │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,179 +1,188 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_pickdim(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ subs r7, r0, #0 │ │ │ │ │ mov r6, r3 │ │ │ │ │ - ldr r9, [sp, #36] @ 0x24 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r2 │ │ │ │ │ - ble 208 │ │ │ │ │ + ldr r9, [sp, #36] @ 0x24 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + ble 22c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 108 │ │ │ │ │ + ble 118 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - bne 110 │ │ │ │ │ + bne 134 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r9 │ │ │ │ │ mov r5, r9 │ │ │ │ │ - b 4c │ │ │ │ │ + b 5c │ │ │ │ │ add r5, r5, #1 │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ add r2, r2, #12 │ │ │ │ │ - beq 108 │ │ │ │ │ + cmp r3, r5 │ │ │ │ │ + beq 118 │ │ │ │ │ ldr lr, [r2, #8] │ │ │ │ │ ldr ip, [r2, #12] │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 3c │ │ │ │ │ + bne 4c │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ cmp r7, r0 │ │ │ │ │ - bne 3c │ │ │ │ │ + bne 4c │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ cmp r8, #0 │ │ │ │ │ str r5, [r3] │ │ │ │ │ - beq f8 │ │ │ │ │ + beq 108 │ │ │ │ │ sub r4, r1, #4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ ldr r1, [r4, #4]! │ │ │ │ │ cmp r1, r7 │ │ │ │ │ - beq f8 │ │ │ │ │ + beq 108 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ ldr lr, [r6] │ │ │ │ │ - ble 134 │ │ │ │ │ + ble 158 │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - ble ec │ │ │ │ │ + ble fc │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - bne 194 │ │ │ │ │ + bne 1b8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov ip, r9 │ │ │ │ │ - b c8 │ │ │ │ │ + b d8 │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp lr, ip │ │ │ │ │ add r0, r0, #12 │ │ │ │ │ - beq ec │ │ │ │ │ + cmp lr, ip │ │ │ │ │ + beq fc │ │ │ │ │ ldr sl, [r0, #8] │ │ │ │ │ ldr fp, [r0, #12] │ │ │ │ │ cmp sl, fp │ │ │ │ │ - bne b8 │ │ │ │ │ + bne c8 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ cmp r1, r3 │ │ │ │ │ - bne b8 │ │ │ │ │ + bne c8 │ │ │ │ │ cmp r5, ip │ │ │ │ │ - beq 108 │ │ │ │ │ + beq 118 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ cmp r8, r2 │ │ │ │ │ - bne 80 │ │ │ │ │ + bne 90 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 11c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bge 268 │ │ │ │ │ + bge 28c │ │ │ │ │ mov r0, #0 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ sub r5, r7, #1 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - b 128 │ │ │ │ │ + b 14c │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - beq 108 │ │ │ │ │ + beq 118 │ │ │ │ │ cmp r2, r5 │ │ │ │ │ - bne 11c │ │ │ │ │ - b 68 │ │ │ │ │ + bne 140 │ │ │ │ │ + b 78 │ │ │ │ │ sub r0, lr, #1 │ │ │ │ │ - beq 1b8 │ │ │ │ │ + beq 1dc │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - blt ec │ │ │ │ │ + blt fc │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - bne 1ec │ │ │ │ │ + bne 210 │ │ │ │ │ add lr, lr, lr, lsl #1 │ │ │ │ │ - add r3, r6, lr, lsl #2 │ │ │ │ │ mov ip, r9 │ │ │ │ │ rsb r1, r1, #0 │ │ │ │ │ - b 170 │ │ │ │ │ + add r3, r6, lr, lsl #2 │ │ │ │ │ + b 194 │ │ │ │ │ sub r0, r0, #1 │ │ │ │ │ - cmn r0, #1 │ │ │ │ │ sub r3, r3, #12 │ │ │ │ │ - beq ec │ │ │ │ │ + cmn r0, #1 │ │ │ │ │ + beq fc │ │ │ │ │ ldr lr, [r3, #-4] │ │ │ │ │ ldr sl, [r3] │ │ │ │ │ cmp sl, lr │ │ │ │ │ - bne 160 │ │ │ │ │ + bne 184 │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ cmp ip, r1 │ │ │ │ │ - bne 160 │ │ │ │ │ + bne 184 │ │ │ │ │ mov ip, r0 │ │ │ │ │ - b e4 │ │ │ │ │ + b f4 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - b 1a4 │ │ │ │ │ + b 1c8 │ │ │ │ │ cmp lr, r0 │ │ │ │ │ - beq ec │ │ │ │ │ + beq fc │ │ │ │ │ mov ip, r0 │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ cmp r1, r0 │ │ │ │ │ - bne 19c │ │ │ │ │ - b e4 │ │ │ │ │ + bne 1c0 │ │ │ │ │ + b f4 │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - blt ec │ │ │ │ │ + blt fc │ │ │ │ │ add r0, r0, r0, lsr #31 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ asr ip, r0, #1 │ │ │ │ │ - bne e4 │ │ │ │ │ + bne f4 │ │ │ │ │ add r3, ip, ip, lsl #1 │ │ │ │ │ add r3, r6, r3, lsl #2 │ │ │ │ │ ldr r1, [r3, #8] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ cmp r1, r3 │ │ │ │ │ - bne ec │ │ │ │ │ - b e4 │ │ │ │ │ + bne fc │ │ │ │ │ + b f4 │ │ │ │ │ add ip, lr, r1 │ │ │ │ │ - b 1fc │ │ │ │ │ + b 220 │ │ │ │ │ subs r0, r0, #1 │ │ │ │ │ - bcc ec │ │ │ │ │ + bcc fc │ │ │ │ │ cmp r0, ip │ │ │ │ │ - bne 1f4 │ │ │ │ │ - b e4 │ │ │ │ │ + bne 218 │ │ │ │ │ + b f4 │ │ │ │ │ sub r2, r3, #1 │ │ │ │ │ - beq 100 │ │ │ │ │ + beq 110 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - blt 108 │ │ │ │ │ + blt 118 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 2b8 │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ - add r3, r6, r3, lsl #2 │ │ │ │ │ mov r0, r9 │ │ │ │ │ rsb r4, r7, #0 │ │ │ │ │ - b 244 │ │ │ │ │ + add r3, r6, r3, lsl #2 │ │ │ │ │ + b 268 │ │ │ │ │ sub r2, r2, #1 │ │ │ │ │ - cmn r2, #1 │ │ │ │ │ sub r3, r3, #12 │ │ │ │ │ - beq 108 │ │ │ │ │ + cmn r2, #1 │ │ │ │ │ + beq 118 │ │ │ │ │ ldr lr, [r3, #-4] │ │ │ │ │ ldr ip, [r3] │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 234 │ │ │ │ │ + bne 258 │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ cmp r4, r0 │ │ │ │ │ - bne 234 │ │ │ │ │ + bne 258 │ │ │ │ │ mov r5, r2 │ │ │ │ │ - b 68 │ │ │ │ │ + b 78 │ │ │ │ │ add r2, r2, r2, lsr #31 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ asr r5, r2, #1 │ │ │ │ │ - bne 68 │ │ │ │ │ + bne 78 │ │ │ │ │ add r3, r5, r5, lsl #1 │ │ │ │ │ add r3, r6, r3, lsl #2 │ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 108 │ │ │ │ │ - b 68 │ │ │ │ │ + bne 118 │ │ │ │ │ + b 78 │ │ │ │ │ add r5, r7, r3 │ │ │ │ │ - b 2a4 │ │ │ │ │ + b 2c8 │ │ │ │ │ subs r2, r2, #1 │ │ │ │ │ - bcc 108 │ │ │ │ │ + bcc 118 │ │ │ │ │ cmp r2, r5 │ │ │ │ │ - bne 29c │ │ │ │ │ - b 68 │ │ │ │ │ + bne 2c0 │ │ │ │ │ + b 78 │ │ │ ├── plan.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 604 (bytes into file) │ │ │ │ │ + Start of section headers: 668 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x25c: │ │ │ │ │ +There are 10 section headers, starting at offset 0x29c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000084 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0001f4 000018 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000b8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000b8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0000b8 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000b8 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0000e4 000090 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000174 00007d 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 00020c 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0000c4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000234 000018 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0000f8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0000f8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 0000f8 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000f8 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000124 000090 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 0001b4 00007d 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00024c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,12 +1,12 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 9 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 56 FUNC GLOBAL DEFAULT 1 fftw_mkplan │ │ │ │ │ + 2: 00000000 76 FUNC GLOBAL DEFAULT 1 fftw_mkplan │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ 4: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_zero │ │ │ │ │ - 5: 00000038 36 FUNC GLOBAL DEFAULT 1 fftw_plan_destroy_internal │ │ │ │ │ + 5: 0000004c 60 FUNC GLOBAL DEFAULT 1 fftw_plan_destroy_internal │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ - 7: 0000005c 4 FUNC GLOBAL DEFAULT 1 fftw_plan_null_destroy │ │ │ │ │ - 8: 00000060 36 FUNC GLOBAL DEFAULT 1 fftw_plan_awake │ │ │ │ │ + 7: 00000088 4 FUNC GLOBAL DEFAULT 1 fftw_plan_null_destroy │ │ │ │ │ + 8: 0000008c 56 FUNC GLOBAL DEFAULT 1 fftw_plan_awake │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1f4 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x234 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000008 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000014 0000041c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -00000058 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000010 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +0000001c 0000041c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +00000078 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,52 +1,68 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mkplan(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r4, r0 │ │ │ │ │ str r5, [r0], #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r2, [r4, #40] @ 0x28 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000038 : │ │ │ │ │ +0000004c : │ │ │ │ │ fftw_plan_destroy_internal(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ subs r4, r0, #0 │ │ │ │ │ - popeq {r4, pc} │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + beq 7c │ │ │ │ │ ldr r3, [r4] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ blx r3 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000005c : │ │ │ │ │ +00000088 : │ │ │ │ │ fftw_plan_null_destroy(): │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000060 : │ │ │ │ │ +0000008c : │ │ │ │ │ fftw_plan_awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ subs r4, r0, #0 │ │ │ │ │ - popeq {r4, r5, r6, pc} │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + beq b4 │ │ │ │ │ ldr r3, [r4] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ blx r3 │ │ │ │ │ str r5, [r4, #48] @ 0x30 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── planner.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 10196 (bytes into file) │ │ │ │ │ + Start of section headers: 10796 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x27d4: │ │ │ │ │ +There are 14 section headers, starting at offset 0x2a2c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001bb4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00245c 0002d0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001be8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001be8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001be8 00010a 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 001cf2 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro.local PROGBITS 00000000 001cfa 000014 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro.local REL 00000000 00272c 000028 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 001d0e 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001d0e 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001d3c 0004a0 10 12 45 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0021dc 00027f 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 002754 00007e 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001dec 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0026b4 0002d0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001e20 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001e20 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001e20 00010a 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001f2a 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro.local PROGBITS 00000000 001f32 000014 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro.local REL 00000000 002984 000028 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 001f46 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001f46 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001f74 0004c0 10 12 47 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 002434 00027f 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0029ac 00007e 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,77 +1,79 @@ │ │ │ │ │ │ │ │ │ │ -Symbol table '.symtab' contains 74 entries: │ │ │ │ │ +Symbol table '.symtab' contains 76 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 236 FUNC LOCAL DEFAULT 1 register_solver │ │ │ │ │ + 2: 00000000 272 FUNC LOCAL DEFAULT 1 register_solver │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 5: 0000000c 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ - 6: 000000ec 336 FUNC LOCAL DEFAULT 1 hinsert0 │ │ │ │ │ - 7: 0000022c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 0000023c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 0000023c 236 FUNC LOCAL DEFAULT 1 hgrow │ │ │ │ │ - 10: 00000328 148 FUNC LOCAL DEFAULT 1 forget │ │ │ │ │ - 11: 000003bc 772 FUNC LOCAL DEFAULT 1 htab_insert │ │ │ │ │ - 12: 000006ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 13: 000006c0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 14: 000006c0 388 FUNC LOCAL DEFAULT 1 htab_lookup │ │ │ │ │ - 15: 0000083c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000110 372 FUNC LOCAL DEFAULT 1 hinsert0 │ │ │ │ │ + 7: 00000274 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00000284 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00000284 284 FUNC LOCAL DEFAULT 1 hgrow │ │ │ │ │ + 10: 000003a0 172 FUNC LOCAL DEFAULT 1 forget │ │ │ │ │ + 11: 0000044c 828 FUNC LOCAL DEFAULT 1 htab_insert │ │ │ │ │ + 12: 00000774 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 13: 00000788 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 14: 00000788 436 FUNC LOCAL DEFAULT 1 htab_lookup │ │ │ │ │ + 15: 00000934 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 16: 00000024 0 NOTYPE LOCAL DEFAULT 5 .LC2 │ │ │ │ │ 17: 00000054 0 NOTYPE LOCAL DEFAULT 5 .LC3 │ │ │ │ │ 18: 00000058 0 NOTYPE LOCAL DEFAULT 5 .LC4 │ │ │ │ │ 19: 00000084 0 NOTYPE LOCAL DEFAULT 5 .LC5 │ │ │ │ │ 20: 00000094 0 NOTYPE LOCAL DEFAULT 5 .LC6 │ │ │ │ │ 21: 000000a4 0 NOTYPE LOCAL DEFAULT 5 .LC7 │ │ │ │ │ - 22: 00000844 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 23: 00000844 1112 FUNC LOCAL DEFAULT 1 imprt │ │ │ │ │ - 24: 00000c68 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 22: 0000093c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 23: 0000093c 1184 FUNC LOCAL DEFAULT 1 imprt │ │ │ │ │ + 24: 00000da4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 25: 000000d8 0 NOTYPE LOCAL DEFAULT 5 .LC8 │ │ │ │ │ 26: 000000dc 0 NOTYPE LOCAL DEFAULT 5 .LC9 │ │ │ │ │ - 27: 00000c9c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 28: 00000c9c 440 FUNC LOCAL DEFAULT 1 exprt │ │ │ │ │ - 29: 00000e3c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 30: 00000e54 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 31: 00000ed4 248 FUNC LOCAL DEFAULT 1 evaluate_plan │ │ │ │ │ - 32: 00000fcc 696 FUNC LOCAL DEFAULT 1 search0 │ │ │ │ │ - 33: 00001284 1792 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 34: 00001978 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 35: 00001984 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 36: 00001a88 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 37: 00001a90 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 38: 00001bb0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 39: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ - 40: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ - 41: 00000000 8 OBJECT LOCAL DEFAULT 6 stimeout │ │ │ │ │ - 42: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro.local │ │ │ │ │ - 43: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ - 44: 00000000 20 OBJECT LOCAL DEFAULT 7 padt.1 │ │ │ │ │ - 45: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_use │ │ │ │ │ - 46: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_hash │ │ │ │ │ - 47: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 48: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree0 │ │ │ │ │ - 49: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_uidivmod │ │ │ │ │ - 50: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_assertion_failed │ │ │ │ │ - 51: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_next_prime │ │ │ │ │ - 52: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ - 53: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5begin │ │ │ │ │ - 54: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5unsigned │ │ │ │ │ - 55: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5int │ │ │ │ │ - 56: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5puts │ │ │ │ │ - 57: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5end │ │ │ │ │ - 58: 00000000 0 NOTYPE GLOBAL DEFAULT UND strcmp │ │ │ │ │ - 59: 00000e54 128 FUNC GLOBAL DEFAULT 1 fftw_iestimate_cost │ │ │ │ │ - 60: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 61: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_measure_execution_time │ │ │ │ │ - 62: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmplt │ │ │ │ │ - 63: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmpeq │ │ │ │ │ - 64: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmpge │ │ │ │ │ - 65: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ - 66: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_elapsed_since │ │ │ │ │ - 67: 00001984 268 FUNC GLOBAL DEFAULT 1 fftw_mkplanner │ │ │ │ │ - 68: 00000000 0 NOTYPE GLOBAL DEFAULT UND memset │ │ │ │ │ - 69: 00001a90 112 FUNC GLOBAL DEFAULT 1 fftw_planner_destroy │ │ │ │ │ - 70: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_destroy │ │ │ │ │ - 71: 00001b00 40 FUNC GLOBAL DEFAULT 1 fftw_mkplan_d │ │ │ │ │ - 72: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_problem_destroy │ │ │ │ │ - 73: 00001b28 140 FUNC GLOBAL DEFAULT 1 fftw_mkplan_f_d │ │ │ │ │ + 27: 00000ddc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 28: 00000ddc 480 FUNC LOCAL DEFAULT 1 exprt │ │ │ │ │ + 29: 00000fa4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 30: 00000fbc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 31: 00001058 304 FUNC LOCAL DEFAULT 1 evaluate_plan │ │ │ │ │ + 32: 00001188 708 FUNC LOCAL DEFAULT 1 search0 │ │ │ │ │ + 33: 00001448 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 34: 0000144c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 35: 0000144c 1836 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 36: 00001b6c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 37: 00001b78 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 38: 00001c90 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 39: 00001c98 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 40: 00001de8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 41: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ + 42: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ + 43: 00000000 8 OBJECT LOCAL DEFAULT 6 stimeout │ │ │ │ │ + 44: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro.local │ │ │ │ │ + 45: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ + 46: 00000000 20 OBJECT LOCAL DEFAULT 7 padt.1 │ │ │ │ │ + 47: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_use │ │ │ │ │ + 48: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_hash │ │ │ │ │ + 49: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ + 50: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree0 │ │ │ │ │ + 51: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_uidivmod │ │ │ │ │ + 52: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_assertion_failed │ │ │ │ │ + 53: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_next_prime │ │ │ │ │ + 54: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ + 55: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5begin │ │ │ │ │ + 56: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5unsigned │ │ │ │ │ + 57: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5int │ │ │ │ │ + 58: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5puts │ │ │ │ │ + 59: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5end │ │ │ │ │ + 60: 00000000 0 NOTYPE GLOBAL DEFAULT UND strcmp │ │ │ │ │ + 61: 00000fbc 156 FUNC GLOBAL DEFAULT 1 fftw_iestimate_cost │ │ │ │ │ + 62: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ + 63: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_measure_execution_time │ │ │ │ │ + 64: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmplt │ │ │ │ │ + 65: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmpeq │ │ │ │ │ + 66: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dcmpge │ │ │ │ │ + 67: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ + 68: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_elapsed_since │ │ │ │ │ + 69: 00001b78 288 FUNC GLOBAL DEFAULT 1 fftw_mkplanner │ │ │ │ │ + 70: 00000000 0 NOTYPE GLOBAL DEFAULT UND memset │ │ │ │ │ + 71: 00001c98 132 FUNC GLOBAL DEFAULT 1 fftw_planner_destroy │ │ │ │ │ + 72: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_destroy │ │ │ │ │ + 73: 00001d1c 60 FUNC GLOBAL DEFAULT 1 fftw_mkplan_d │ │ │ │ │ + 74: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_problem_destroy │ │ │ │ │ + 75: 00001d58 148 FUNC GLOBAL DEFAULT 1 fftw_mkplan_f_d │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,101 +1,101 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x245c contains 90 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x26b4 contains 90 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000014 00002d1c R_ARM_CALL 00000000 fftw_solver_use │ │ │ │ │ -00000050 00002e1c R_ARM_CALL 00000000 fftw_hash │ │ │ │ │ -00000090 00002f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -000000e0 0000301c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -0000010c 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -0000011c 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -00000224 0000321c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -00000230 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000234 00000503 R_ARM_REL32 0000000c .LC1 │ │ │ │ │ -00000268 0000331c R_ARM_CALL 00000000 fftw_next_prime │ │ │ │ │ -0000027c 00002f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000324 0000301d R_ARM_JUMP24 00000000 fftw_ifree0 │ │ │ │ │ -00000344 0000341c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000380 0000341c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000003e0 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -000003f4 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -0000060c 0000321c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -000006b4 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000006b8 00000503 R_ARM_REL32 0000000c .LC1 │ │ │ │ │ -000006dc 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -000006ec 0000311c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ -000008a8 0000351c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ -000008b4 0000361c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ -000008dc 0000371c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -000008e8 0000381c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ -00000904 0000391c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ -00000988 00002f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000a70 00003a1c R_ARM_CALL 00000000 strcmp │ │ │ │ │ -00000ae4 0000321c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -00000b10 0000321c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -00000b70 00002e1c R_ARM_CALL 00000000 fftw_hash │ │ │ │ │ -00000bc4 00003a1c R_ARM_CALL 00000000 strcmp │ │ │ │ │ -00000c08 0000301c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00000c48 0000321c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ -00000c5c 0000301c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00000c68 00001003 R_ARM_REL32 00000024 .LC2 │ │ │ │ │ -00000c6c 00001103 R_ARM_REL32 00000054 .LC3 │ │ │ │ │ -00000c70 00001203 R_ARM_REL32 00000058 .LC4 │ │ │ │ │ -00000c74 00002703 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000c7c 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000c80 00001403 R_ARM_REL32 00000094 .LC6 │ │ │ │ │ -00000c88 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000c8c 00001503 R_ARM_REL32 000000a4 .LC7 │ │ │ │ │ -00000c90 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000c94 00001303 R_ARM_REL32 00000084 .LC5 │ │ │ │ │ -00000cb4 0000351c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ -00000cc0 0000361c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ -00000ce8 0000371c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -00000cf4 0000381c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ -00000d10 0000391c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ -00000e3c 00001003 R_ARM_REL32 00000024 .LC2 │ │ │ │ │ -00000e40 00001a03 R_ARM_REL32 000000dc .LC9 │ │ │ │ │ -00000e4c 00002703 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000e50 00001903 R_ARM_REL32 000000d8 .LC8 │ │ │ │ │ -00000e70 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e88 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e9c 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea4 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f08 00003b1c R_ARM_CALL 00000e54 fftw_iestimate_cost │ │ │ │ │ -00000f1c 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f6c 00003d1c R_ARM_CALL 00000000 fftw_measure_execution_time │ │ │ │ │ -00000f80 00003e1c R_ARM_CALL 00000000 __aeabi_dcmplt │ │ │ │ │ -00000f9c 00003c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fbc 00003f1c R_ARM_CALL 00000000 __aeabi_dcmpeq │ │ │ │ │ -00001008 0000401c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ -00001080 00003e1c R_ARM_CALL 00000000 __aeabi_dcmplt │ │ │ │ │ -00001090 0000411c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00001178 0000401c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ -00001194 0000411c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00001204 0000421c R_ARM_CALL 00000000 fftw_elapsed_since │ │ │ │ │ -0000120c 0000401c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ -00001228 0000411c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00001230 0000411c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00001260 0000421c R_ARM_CALL 00000000 fftw_elapsed_since │ │ │ │ │ -00001268 0000401c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ -000012ec 0000351c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ -000012f8 0000361c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ -00001304 0000371c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -00001320 0000391c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ -00001674 0000411c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -0000198c 00002f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00001a7c 0000441c R_ARM_CALL 00000000 memset │ │ │ │ │ -00001a88 00002a03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -00001aa0 0000341c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00001ab0 0000341c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00001ad8 0000461c R_ARM_CALL 00000000 fftw_solver_destroy │ │ │ │ │ -00001af0 0000301c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00001afc 0000341d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00001b1c 0000481c R_ARM_CALL 00000000 fftw_problem_destroy │ │ │ │ │ -00001b94 0000471c R_ARM_CALL 00001b00 fftw_mkplan_d │ │ │ │ │ +00000020 00002f1c R_ARM_CALL 00000000 fftw_solver_use │ │ │ │ │ +00000060 0000301c R_ARM_CALL 00000000 fftw_hash │ │ │ │ │ +000000b0 0000311c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000104 0000321c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000140 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +00000150 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +0000026c 0000341c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +00000278 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +0000027c 00000503 R_ARM_REL32 0000000c .LC1 │ │ │ │ │ +000002d0 0000351c R_ARM_CALL 00000000 fftw_next_prime │ │ │ │ │ +000002e4 0000311c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +0000039c 0000321d R_ARM_JUMP24 00000000 fftw_ifree0 │ │ │ │ │ +000003cc 0000361c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000408 0000361c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000484 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +00000494 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +000006c0 0000341c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +0000077c 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000780 00000503 R_ARM_REL32 0000000c .LC1 │ │ │ │ │ +000007b8 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +000007c8 0000331c R_ARM_CALL 00000000 __aeabi_uidivmod │ │ │ │ │ +000009c4 0000371c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ +000009d0 0000381c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ +00000a00 0000391c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +00000a0c 00003a1c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ +00000a20 00003b1c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ +00000aa8 0000311c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000ba8 00003c1c R_ARM_CALL 00000000 strcmp │ │ │ │ │ +00000c1c 0000341c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +00000c48 0000341c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +00000ca8 0000301c R_ARM_CALL 00000000 fftw_hash │ │ │ │ │ +00000cfc 00003c1c R_ARM_CALL 00000000 strcmp │ │ │ │ │ +00000d38 0000321c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000d84 0000341c R_ARM_CALL 00000000 fftw_assertion_failed │ │ │ │ │ +00000d98 0000321c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000da4 00001003 R_ARM_REL32 00000024 .LC2 │ │ │ │ │ +00000da8 00001103 R_ARM_REL32 00000054 .LC3 │ │ │ │ │ +00000dac 00001203 R_ARM_REL32 00000058 .LC4 │ │ │ │ │ +00000db0 00002903 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000db8 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000dbc 00001403 R_ARM_REL32 00000094 .LC6 │ │ │ │ │ +00000dc4 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000dc8 00001503 R_ARM_REL32 000000a4 .LC7 │ │ │ │ │ +00000dd0 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000dd4 00001303 R_ARM_REL32 00000084 .LC5 │ │ │ │ │ +00000e04 0000371c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ +00000e10 0000381c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ +00000e40 0000391c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +00000e4c 00003a1c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ +00000e60 00003b1c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ +00000fa4 00001003 R_ARM_REL32 00000024 .LC2 │ │ │ │ │ +00000fa8 00001a03 R_ARM_REL32 000000dc .LC9 │ │ │ │ │ +00000fb4 00002903 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000fb8 00001903 R_ARM_REL32 000000d8 .LC8 │ │ │ │ │ +00000fe4 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ffc 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001010 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001018 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001098 00003d1c R_ARM_CALL 00000fbc fftw_iestimate_cost │ │ │ │ │ +000010ac 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000110c 00003f1c R_ARM_CALL 00000000 fftw_measure_execution_time │ │ │ │ │ +00001120 0000401c R_ARM_CALL 00000000 __aeabi_dcmplt │ │ │ │ │ +0000113c 00003e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001178 0000411c R_ARM_CALL 00000000 __aeabi_dcmpeq │ │ │ │ │ +000011d4 0000421c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ +0000124c 0000401c R_ARM_CALL 00000000 __aeabi_dcmplt │ │ │ │ │ +00001260 0000431c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00001338 0000421c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ +00001354 0000431c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000013b8 0000441c R_ARM_CALL 00000000 fftw_elapsed_since │ │ │ │ │ +000013c0 0000421c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ +000013dc 0000431c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000013e4 0000431c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00001424 0000441c R_ARM_CALL 00000000 fftw_elapsed_since │ │ │ │ │ +0000142c 0000421c R_ARM_CALL 00000000 __aeabi_dcmpge │ │ │ │ │ +000014cc 0000371c R_ARM_CALL 00000000 fftw_md5begin │ │ │ │ │ +000014d8 0000381c R_ARM_CALL 00000000 fftw_md5unsigned │ │ │ │ │ +000014e4 0000391c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +00001500 00003b1c R_ARM_CALL 00000000 fftw_md5end │ │ │ │ │ +0000182c 0000431c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00001b8c 0000311c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00001c78 0000461c R_ARM_CALL 00000000 memset │ │ │ │ │ +00001c90 00002c03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00001cb0 0000361c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00001cc0 0000361c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00001cec 0000481c R_ARM_CALL 00000000 fftw_solver_destroy │ │ │ │ │ +00001d00 0000321c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00001d18 0000361d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00001d40 00004a1c R_ARM_CALL 00000000 fftw_problem_destroy │ │ │ │ │ +00001dc4 0000491c R_ARM_CALL 00001d1c fftw_mkplan_d │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x272c contains 5 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x2984 contains 5 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00000202 R_ARM_ABS32 00000000 register_solver │ │ │ │ │ -00000004 00002102 R_ARM_ABS32 00001284 mkplan │ │ │ │ │ -00000008 00000a02 R_ARM_ABS32 00000328 forget │ │ │ │ │ -0000000c 00001c02 R_ARM_ABS32 00000c9c exprt │ │ │ │ │ -00000010 00001702 R_ARM_ABS32 00000844 imprt │ │ │ │ │ +00000004 00002302 R_ARM_ABS32 0000144c mkplan │ │ │ │ │ +00000008 00000a02 R_ARM_ABS32 000003a0 forget │ │ │ │ │ +0000000c 00001c02 R_ARM_ABS32 00000ddc exprt │ │ │ │ │ +00000010 00001702 R_ARM_ABS32 0000093c imprt │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,88 +1,101 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ register_solver(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - subs r6, r1, #0 │ │ │ │ │ - popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + subs r5, r1, #0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + beq 8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_use │ │ │ │ │ ldr r3, [r4, #28] │ │ │ │ │ - ldr r5, [r4, #32] │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ - bcs 80 │ │ │ │ │ + ldr r6, [r4, #32] │ │ │ │ │ + cmp r3, r6 │ │ │ │ │ + bcs a0 │ │ │ │ │ ldr r2, [r4, #24] │ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ │ - add r5, r2, r3, lsl #2 │ │ │ │ │ - str r6, [r2, r3, lsl #2] │ │ │ │ │ - ldr r3, [r4, #40] @ 0x28 │ │ │ │ │ + lsl r3, r3, #2 │ │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ │ + add r6, r2, r3 │ │ │ │ │ + str r5, [r2, r3] │ │ │ │ │ + ldr r3, [r4, #40] @ 0x28 │ │ │ │ │ + str r0, [r6, #4] │ │ │ │ │ add r2, r3, #1 │ │ │ │ │ - str r0, [r5, #4] │ │ │ │ │ str r2, [r4, #40] @ 0x28 │ │ │ │ │ - str r3, [r5, #12] │ │ │ │ │ + str r3, [r6, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_hash │ │ │ │ │ - ldr r3, [r6] │ │ │ │ │ + ldr r3, [r5] │ │ │ │ │ + str r0, [r6, #8] │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ add r2, r4, r2, lsl #2 │ │ │ │ │ ldr r3, [r2, #44] @ 0x2c │ │ │ │ │ - str r3, [r5, #16] │ │ │ │ │ + str r3, [r6, #16] │ │ │ │ │ ldr r3, [r4, #28] │ │ │ │ │ - str r0, [r5, #8] │ │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r4, #28] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - add r7, r5, #1 │ │ │ │ │ - add r7, r7, r5, lsr #2 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + add r7, r6, #1 │ │ │ │ │ + add r7, r7, r6, lsr #2 │ │ │ │ │ add r0, r7, r7, lsl #2 │ │ │ │ │ lsl r0, r0, #2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - cmp r5, #0 │ │ │ │ │ - addne r5, r5, r5, lsl #2 │ │ │ │ │ - ldr r9, [r4, #24] │ │ │ │ │ + cmp r6, #0 │ │ │ │ │ + mov lr, r0 │ │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ │ + addne r6, r6, r6, lsl #2 │ │ │ │ │ + movne r3, #0 │ │ │ │ │ + str lr, [r4, #24] │ │ │ │ │ + lslne ip, r6, #2 │ │ │ │ │ str r7, [r4, #32] │ │ │ │ │ - lslne r7, r5, #2 │ │ │ │ │ - movne r5, #0 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - str r0, [r4, #24] │ │ │ │ │ - beq dc │ │ │ │ │ - add lr, r9, r5 │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - add ip, r8, r5 │ │ │ │ │ - add r5, r5, #20 │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - cmp r7, r5 │ │ │ │ │ - ldr r3, [lr] │ │ │ │ │ - str r3, [ip] │ │ │ │ │ - bne b8 │ │ │ │ │ - mov r0, r9 │ │ │ │ │ + beq 104 │ │ │ │ │ + ldrd r6, [r0, r3] │ │ │ │ │ + add r1, r0, r3 │ │ │ │ │ + add r2, lr, r3 │ │ │ │ │ + strd r6, [lr, r3] │ │ │ │ │ + add r3, r3, #20 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ + cmp r3, ip │ │ │ │ │ + strd r6, [r2, #8] │ │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ │ + str r1, [r2, #16] │ │ │ │ │ + bne d8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ ldr r3, [r4, #28] │ │ │ │ │ - b 28 │ │ │ │ │ + b 34 │ │ │ │ │ │ │ │ │ │ -000000ec : │ │ │ │ │ +00000110 : │ │ │ │ │ hinsert0(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - ldr sl, [r0, #4] │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, sl │ │ │ │ │ - ldr r0, [r7] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + ldr sl, [r0, #4] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r2 │ │ │ │ │ mov r9, r3 │ │ │ │ │ + ldr r0, [r7] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + mov r1, sl │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ ldr r0, [r7, #4] │ │ │ │ │ mov r4, r1 │ │ │ │ │ sub r1, sl, #1 │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ @@ -95,922 +108,1002 @@ │ │ │ │ │ str r2, [r6, #28] │ │ │ │ │ ldr r2, [r6] │ │ │ │ │ add r5, r2, r5, lsl #3 │ │ │ │ │ ldrb ip, [r5, #18] │ │ │ │ │ lsr ip, ip, #4 │ │ │ │ │ and ip, ip, #7 │ │ │ │ │ cmp ip, #3 │ │ │ │ │ - bls 198 │ │ │ │ │ + bls 1cc │ │ │ │ │ add r1, r1, #1 │ │ │ │ │ add r3, r3, #2 │ │ │ │ │ - b 168 │ │ │ │ │ + b 19c │ │ │ │ │ mov r3, r0 │ │ │ │ │ add r4, r4, r1 │ │ │ │ │ + add r0, r3, #1 │ │ │ │ │ cmp sl, r4 │ │ │ │ │ subls r4, r4, sl │ │ │ │ │ add r5, r4, r4, lsl #1 │ │ │ │ │ add r5, r2, r5, lsl #3 │ │ │ │ │ ldrb ip, [r5, #18] │ │ │ │ │ - add r0, r3, #1 │ │ │ │ │ lsr ip, ip, #4 │ │ │ │ │ and ip, ip, #7 │ │ │ │ │ cmp ip, #3 │ │ │ │ │ - bhi 164 │ │ │ │ │ + bhi 198 │ │ │ │ │ str r3, [r6, #28] │ │ │ │ │ ldr r3, [r6, #24] │ │ │ │ │ - ldr r1, [pc, #136] @ 22c │ │ │ │ │ + orr ip, ip, #6 │ │ │ │ │ + cmp r9, #4096 @ 0x1000 │ │ │ │ │ + ldr r1, [pc, #148] @ 274 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r6, #24] │ │ │ │ │ ldr r3, [r6, #8] │ │ │ │ │ - orr ip, ip, #6 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r6, #8] │ │ │ │ │ ldr r3, [r8, #4] │ │ │ │ │ - cmp r9, #4096 @ 0x1000 │ │ │ │ │ and r2, r3, r1 │ │ │ │ │ ldr r3, [r8] │ │ │ │ │ and r3, r3, r1 │ │ │ │ │ ldrh r1, [r8, #2] │ │ │ │ │ orr r3, r3, ip, lsl #20 │ │ │ │ │ lsr r1, r1, #7 │ │ │ │ │ orr r3, r3, r1, lsl #23 │ │ │ │ │ str r3, [r5, #16] │ │ │ │ │ orr r3, r2, r9, lsl #20 │ │ │ │ │ str r3, [r5, #20] │ │ │ │ │ - bcs 210 │ │ │ │ │ + bcs 258 │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ str r3, [r5] │ │ │ │ │ ldr r3, [r7, #4] │ │ │ │ │ str r3, [r5, #4] │ │ │ │ │ ldr r3, [r7, #8] │ │ │ │ │ str r3, [r5, #8] │ │ │ │ │ ldr r3, [r7, #12] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ str r3, [r5, #12] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - ldr r2, [pc, #24] @ 230 │ │ │ │ │ - ldr r0, [pc, #24] @ 234 │ │ │ │ │ - ldr r1, [pc, #24] @ 238 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #24] @ 278 │ │ │ │ │ + ldr r0, [pc, #24] @ 27c │ │ │ │ │ + ldr r1, [pc, #24] @ 280 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ - b 1ec │ │ │ │ │ + b 220 │ │ │ │ │ .word 0x000fffff │ │ │ │ │ .word 0x0000000c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ .word 0x0000000c │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ .word 0x00000105 │ │ │ │ │ │ │ │ │ │ -0000023c : │ │ │ │ │ +00000284 : │ │ │ │ │ hgrow(): │ │ │ │ │ ldr r2, [r0, #8] │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - add r3, r2, #1 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ ldr r6, [r0, #4] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + add r3, r2, #1 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ add r3, r3, r2, lsr #3 │ │ │ │ │ cmp r6, r3 │ │ │ │ │ - pophi {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - mov r5, r0 │ │ │ │ │ + bls 2c0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r7, [r0] │ │ │ │ │ + mov r5, r0 │ │ │ │ │ add r0, r3, #1 │ │ │ │ │ add r0, r0, r3, lsr #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_next_prime │ │ │ │ │ add r1, r0, r0, lsl #1 │ │ │ │ │ - lsl r4, r1, #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + lsl r4, r1, #3 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ │ cmp r8, #0 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ │ - beq 2b4 │ │ │ │ │ + beq 31c │ │ │ │ │ mov r3, r0 │ │ │ │ │ add r1, r4, r0 │ │ │ │ │ ldrb r2, [r3, #18] │ │ │ │ │ add r3, r3, #24 │ │ │ │ │ bic r2, r2, #112 @ 0x70 │ │ │ │ │ strb r2, [r3, #-6] │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - bne 29c │ │ │ │ │ + bne 304 │ │ │ │ │ stm r5, {r0, r8} │ │ │ │ │ mov r8, #0 │ │ │ │ │ cmp r6, r8 │ │ │ │ │ str r8, [r5, #8] │ │ │ │ │ - beq 31c │ │ │ │ │ + beq 384 │ │ │ │ │ mov r4, r7 │ │ │ │ │ - b 2e0 │ │ │ │ │ + b 348 │ │ │ │ │ add r8, r8, #1 │ │ │ │ │ - cmp r6, r8 │ │ │ │ │ add r4, r4, #24 │ │ │ │ │ - beq 31c │ │ │ │ │ + cmp r6, r8 │ │ │ │ │ + beq 384 │ │ │ │ │ ldrb r3, [r4, #18] │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ and r3, r3, #7 │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - bls 2d0 │ │ │ │ │ + bls 338 │ │ │ │ │ ldrh r3, [r4, #22] │ │ │ │ │ add r2, r4, #16 │ │ │ │ │ mov r1, r4 │ │ │ │ │ - lsr r3, r3, #4 │ │ │ │ │ mov r0, r5 │ │ │ │ │ add r8, r8, #1 │ │ │ │ │ - bl ec │ │ │ │ │ - cmp r6, r8 │ │ │ │ │ add r4, r4, #24 │ │ │ │ │ - bne 2e0 │ │ │ │ │ + lsr r3, r3, #4 │ │ │ │ │ + bl 110 │ │ │ │ │ + cmp r6, r8 │ │ │ │ │ + bne 348 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mov r0, r7 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree0 │ │ │ │ │ │ │ │ │ │ -00000328 : │ │ │ │ │ +000003a0 : │ │ │ │ │ forget(): │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - beq 37c │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + beq 404 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - popne {r4, pc} │ │ │ │ │ + beq 3c8 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ mov r3, #0 │ │ │ │ │ add r0, r4, #80 @ 0x50 │ │ │ │ │ str r3, [r4, #80] @ 0x50 │ │ │ │ │ + str r3, [r4, #84] @ 0x54 │ │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ │ - str r3, [r4, #116] @ 0x74 │ │ │ │ │ - str r3, [r4, #100] @ 0x64 │ │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ │ str r3, [r4, #96] @ 0x60 │ │ │ │ │ - str r3, [r4, #112] @ 0x70 │ │ │ │ │ - str r3, [r4, #108] @ 0x6c │ │ │ │ │ + str r3, [r4, #100] @ 0x64 │ │ │ │ │ str r3, [r4, #104] @ 0x68 │ │ │ │ │ - str r3, [r4, #84] @ 0x54 │ │ │ │ │ - bl 23c │ │ │ │ │ + str r3, [r4, #108] @ 0x6c │ │ │ │ │ + str r3, [r4, #112] @ 0x70 │ │ │ │ │ + str r3, [r4, #116] @ 0x74 │ │ │ │ │ + bl 284 │ │ │ │ │ ldr r0, [r4, #120] @ 0x78 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ mov r3, #0 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ add r0, r4, #120 @ 0x78 │ │ │ │ │ str r3, [r4, #120] @ 0x78 │ │ │ │ │ + str r3, [r4, #124] @ 0x7c │ │ │ │ │ str r3, [r4, #128] @ 0x80 │ │ │ │ │ - str r3, [r4, #156] @ 0x9c │ │ │ │ │ - str r3, [r4, #140] @ 0x8c │ │ │ │ │ str r3, [r4, #132] @ 0x84 │ │ │ │ │ str r3, [r4, #136] @ 0x88 │ │ │ │ │ - str r3, [r4, #152] @ 0x98 │ │ │ │ │ - str r3, [r4, #148] @ 0x94 │ │ │ │ │ + str r3, [r4, #140] @ 0x8c │ │ │ │ │ str r3, [r4, #144] @ 0x90 │ │ │ │ │ - str r3, [r4, #124] @ 0x7c │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ - b 23c │ │ │ │ │ + str r3, [r4, #148] @ 0x94 │ │ │ │ │ + str r3, [r4, #152] @ 0x98 │ │ │ │ │ + str r3, [r4, #156] @ 0x9c │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + b 284 │ │ │ │ │ │ │ │ │ │ -000003bc : │ │ │ │ │ +0000044c : │ │ │ │ │ htab_insert(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldr r5, [r0, #4] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r1 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ ldr r0, [r6] │ │ │ │ │ - mov sl, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r2 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov sl, r3 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ ldr r0, [r6, #4] │ │ │ │ │ - mov r7, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ sub r1, r5, #1 │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ - ldr r3, [pc, #684] @ 6ac │ │ │ │ │ + ldr r3, [pc, #724] @ 774 │ │ │ │ │ + add r1, r1, #1 │ │ │ │ │ + str sl, [sp, #4] │ │ │ │ │ + ldr r0, [r4] │ │ │ │ │ ldr lr, [r4, #28] │ │ │ │ │ cmp sl, r3 │ │ │ │ │ - ldr r0, [r4] │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - bne 438 │ │ │ │ │ - b 51c │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ + bne 4d8 │ │ │ │ │ + b 5bc │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ cmp r5, r3 │ │ │ │ │ subls r3, r3, r5 │ │ │ │ │ cmp r9, r3 │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ - beq 558 │ │ │ │ │ + beq 5f8 │ │ │ │ │ add ip, r3, r3, lsl #1 │ │ │ │ │ + str lr, [r4, #28] │ │ │ │ │ add sl, r0, ip, lsl #3 │ │ │ │ │ ldrb r2, [sl, #18] │ │ │ │ │ - str lr, [r4, #28] │ │ │ │ │ lsr r2, r2, #4 │ │ │ │ │ tst r2, #2 │ │ │ │ │ and fp, r2, #7 │ │ │ │ │ - beq 558 │ │ │ │ │ + beq 5f8 │ │ │ │ │ cmp fp, #3 │ │ │ │ │ - bls 420 │ │ │ │ │ + bls 4c0 │ │ │ │ │ ldr r2, [r6] │ │ │ │ │ ldr ip, [r0, ip, lsl #3] │ │ │ │ │ cmp r2, ip │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr ip, [r6, #4] │ │ │ │ │ ldr r2, [sl, #4] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr ip, [r6, #8] │ │ │ │ │ ldr r2, [sl, #8] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr ip, [r6, #12] │ │ │ │ │ ldr r2, [sl, #12] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr r2, [r8, #4] │ │ │ │ │ - ldr fp, [pc, #516] @ 6b0 │ │ │ │ │ + ldr fp, [pc, #556] @ 778 │ │ │ │ │ ldr ip, [sl, #20] │ │ │ │ │ and r2, r2, fp │ │ │ │ │ bics r2, r2, ip │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr r2, [sl, #16] │ │ │ │ │ ldr ip, [r8] │ │ │ │ │ and r2, r2, fp │ │ │ │ │ bics r2, r2, ip │ │ │ │ │ - bne 420 │ │ │ │ │ + bne 4c0 │ │ │ │ │ ldr r2, [r4, #8] │ │ │ │ │ cmp r7, #0 │ │ │ │ │ + moveq r7, sl │ │ │ │ │ sub r2, r2, #1 │ │ │ │ │ str r2, [r4, #8] │ │ │ │ │ ldrb r2, [sl, #18] │ │ │ │ │ - moveq r7, sl │ │ │ │ │ bic r2, r2, #80 @ 0x50 │ │ │ │ │ orr r2, r2, #32 │ │ │ │ │ strb r2, [sl, #18] │ │ │ │ │ - b 420 │ │ │ │ │ + b 4c0 │ │ │ │ │ ldr ip, [r6, #4] │ │ │ │ │ ldr r2, [sl, #4] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - beq 638 │ │ │ │ │ + beq 700 │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ cmp r5, r3 │ │ │ │ │ subls r3, r3, r5 │ │ │ │ │ cmp r9, r3 │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ - beq 558 │ │ │ │ │ + beq 5f8 │ │ │ │ │ add ip, r3, r3, lsl #1 │ │ │ │ │ + str lr, [r4, #28] │ │ │ │ │ add sl, r0, ip, lsl #3 │ │ │ │ │ ldrb r2, [sl, #18] │ │ │ │ │ - str lr, [r4, #28] │ │ │ │ │ lsr r2, r2, #4 │ │ │ │ │ tst r2, #2 │ │ │ │ │ and fp, r2, #7 │ │ │ │ │ - beq 558 │ │ │ │ │ + beq 5f8 │ │ │ │ │ cmp fp, #3 │ │ │ │ │ - bls 504 │ │ │ │ │ + bls 5a4 │ │ │ │ │ ldr ip, [r0, ip, lsl #3] │ │ │ │ │ ldr r2, [r6] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 504 │ │ │ │ │ - b 4f4 │ │ │ │ │ + bne 5a4 │ │ │ │ │ + b 594 │ │ │ │ │ cmp r7, #0 │ │ │ │ │ ldr sl, [sp, #4] │ │ │ │ │ - beq 614 │ │ │ │ │ + beq 6c8 │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + cmp sl, #4096 @ 0x1000 │ │ │ │ │ ldr r1, [r8] │ │ │ │ │ + ldr r2, [r8, #4] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r4, #24] │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ - ldr r2, [r8, #4] │ │ │ │ │ + bic r2, r2, #-16777216 @ 0xff000000 │ │ │ │ │ + bic r2, r2, #15728640 @ 0xf00000 │ │ │ │ │ + orr r2, r2, sl, lsl #20 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r4, #8] │ │ │ │ │ ldr r3, [r7, #16] │ │ │ │ │ - bic r2, r2, #-16777216 @ 0xff000000 │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, r1, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [r7, #16] │ │ │ │ │ ldrh r1, [r8, #2] │ │ │ │ │ + str r2, [r7, #20] │ │ │ │ │ ldrh r3, [r7, #18] │ │ │ │ │ lsr r1, r1, #7 │ │ │ │ │ and r3, r3, #127 @ 0x7f │ │ │ │ │ orr r3, r3, r1, lsl #7 │ │ │ │ │ - bic r2, r2, #15728640 @ 0xf00000 │ │ │ │ │ strh r3, [r7, #18] │ │ │ │ │ - orr r2, r2, sl, lsl #20 │ │ │ │ │ orr r3, r3, #96 @ 0x60 │ │ │ │ │ - cmp sl, #4096 @ 0x1000 │ │ │ │ │ strb r3, [r7, #18] │ │ │ │ │ - str r2, [r7, #20] │ │ │ │ │ - bcs 5f8 │ │ │ │ │ + bcs 6ac │ │ │ │ │ ldr r3, [r6] │ │ │ │ │ str r3, [r7] │ │ │ │ │ ldr r3, [r6, #4] │ │ │ │ │ str r3, [r7, #4] │ │ │ │ │ ldr r3, [r6, #8] │ │ │ │ │ str r3, [r7, #8] │ │ │ │ │ ldr r3, [r6, #12] │ │ │ │ │ str r3, [r7, #12] │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - ldr r2, [pc, #180] @ 6b4 │ │ │ │ │ - ldr r0, [pc, #180] @ 6b8 │ │ │ │ │ - ldr r1, [pc, #180] @ 6bc │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #200] @ 77c │ │ │ │ │ + ldr r0, [pc, #200] @ 780 │ │ │ │ │ + ldr r1, [pc, #200] @ 784 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ - b 5d0 │ │ │ │ │ + b 670 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl 23c │ │ │ │ │ + bl 284 │ │ │ │ │ mov r3, sl │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r1, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - b ec │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ + b 110 │ │ │ │ │ ldr ip, [r6, #8] │ │ │ │ │ ldr r2, [sl, #8] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 504 │ │ │ │ │ + bne 5a4 │ │ │ │ │ ldr ip, [r6, #12] │ │ │ │ │ ldr r2, [sl, #12] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 504 │ │ │ │ │ + bne 5a4 │ │ │ │ │ ldr r2, [r8] │ │ │ │ │ ldr ip, [sl, #16] │ │ │ │ │ bic r2, r2, #-16777216 @ 0xff000000 │ │ │ │ │ bic r2, r2, #15728640 @ 0xf00000 │ │ │ │ │ bics r2, r2, ip │ │ │ │ │ - bne 504 │ │ │ │ │ + bne 5a4 │ │ │ │ │ ldrh r2, [sl, #18] │ │ │ │ │ ldrh ip, [r8, #2] │ │ │ │ │ lsr r2, r2, #7 │ │ │ │ │ cmp r2, ip, lsr #7 │ │ │ │ │ - bcc 504 │ │ │ │ │ + bcc 5a4 │ │ │ │ │ ldr r2, [r4, #8] │ │ │ │ │ cmp r7, #0 │ │ │ │ │ + moveq r7, sl │ │ │ │ │ sub r2, r2, #1 │ │ │ │ │ str r2, [r4, #8] │ │ │ │ │ ldrb r2, [sl, #18] │ │ │ │ │ - moveq r7, sl │ │ │ │ │ bic r2, r2, #80 @ 0x50 │ │ │ │ │ orr r2, r2, #32 │ │ │ │ │ strb r2, [sl, #18] │ │ │ │ │ - b 504 │ │ │ │ │ + b 5a4 │ │ │ │ │ .word 0x00000fff │ │ │ │ │ .word 0x000fffff │ │ │ │ │ - .word 0x000000a8 │ │ │ │ │ + .word 0x000000bc │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x000000a8 │ │ │ │ │ + .word 0x000000bc │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ .word 0x00000105 │ │ │ │ │ │ │ │ │ │ -000006c0 : │ │ │ │ │ +00000788 : │ │ │ │ │ htab_lookup(): │ │ │ │ │ - push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r5, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r2 │ │ │ │ │ ldr r6, [r0, #4] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r1 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ ldr r0, [r8] │ │ │ │ │ - mov r7, r2 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #4 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ ldr r0, [r8, #4] │ │ │ │ │ mov r9, r1 │ │ │ │ │ sub r1, r6, #1 │ │ │ │ │ bl 0 <__aeabi_uidivmod> │ │ │ │ │ R_ARM_CALL __aeabi_uidivmod │ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ │ + add sl, r1, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + ldr r1, [r5] │ │ │ │ │ ldr lr, [r5, #20] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r5, #12] │ │ │ │ │ - mov r0, #0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add sl, r1, #1 │ │ │ │ │ - ldr r1, [r5] │ │ │ │ │ - b 728 │ │ │ │ │ + b 804 │ │ │ │ │ add r3, r3, sl │ │ │ │ │ cmp r6, r3 │ │ │ │ │ subls r3, r3, r6 │ │ │ │ │ cmp r9, r3 │ │ │ │ │ - beq 7f8 │ │ │ │ │ + beq 8d4 │ │ │ │ │ add r4, r3, r3, lsl #1 │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ add r2, r1, r4, lsl #3 │ │ │ │ │ + str lr, [r5, #20] │ │ │ │ │ ldrb ip, [r2, #18] │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ lsr ip, ip, #4 │ │ │ │ │ tst ip, #2 │ │ │ │ │ and fp, ip, #7 │ │ │ │ │ - str lr, [r5, #20] │ │ │ │ │ - beq 7f8 │ │ │ │ │ + beq 8d4 │ │ │ │ │ cmp fp, #3 │ │ │ │ │ - bls 714 │ │ │ │ │ + bls 7f0 │ │ │ │ │ ldr fp, [r8] │ │ │ │ │ ldr ip, [r1, r4, lsl #3] │ │ │ │ │ cmp fp, ip │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldr r4, [r8, #4] │ │ │ │ │ ldr ip, [r2, #4] │ │ │ │ │ cmp r4, ip │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldr r4, [r8, #8] │ │ │ │ │ ldr ip, [r2, #8] │ │ │ │ │ cmp r4, ip │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldr r4, [r8, #12] │ │ │ │ │ ldr ip, [r2, #12] │ │ │ │ │ cmp r4, ip │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldrh r4, [r2, #22] │ │ │ │ │ - ldr ip, [pc, #156] @ 83c │ │ │ │ │ + ldr ip, [pc, #184] @ 934 │ │ │ │ │ cmp ip, r4, lsr #4 │ │ │ │ │ - beq 80c │ │ │ │ │ + beq 904 │ │ │ │ │ ldr ip, [r2, #20] │ │ │ │ │ - ldr r4, [pc, #144] @ 840 │ │ │ │ │ + ldr r4, [pc, #172] @ 938 │ │ │ │ │ ldr fp, [r7, #4] │ │ │ │ │ and ip, ip, r4 │ │ │ │ │ bics ip, ip, fp │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldr ip, [r7] │ │ │ │ │ and ip, ip, r4 │ │ │ │ │ ldr r4, [r2, #16] │ │ │ │ │ bics ip, ip, r4 │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ moveq r0, r2 │ │ │ │ │ - beq 714 │ │ │ │ │ + beq 7f0 │ │ │ │ │ ldr ip, [r2, #20] │ │ │ │ │ ldr r4, [r0, #20] │ │ │ │ │ bic ip, ip, #-16777216 @ 0xff000000 │ │ │ │ │ bic ip, ip, #15728640 @ 0xf00000 │ │ │ │ │ bics ip, ip, r4 │ │ │ │ │ moveq r0, r2 │ │ │ │ │ - b 714 │ │ │ │ │ + b 7f0 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - ldrne r3, [r5, #16] │ │ │ │ │ - addne r3, r3, #1 │ │ │ │ │ - strne r3, [r5, #16] │ │ │ │ │ - pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + beq 8e8 │ │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + str r3, [r5, #16] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr ip, [r2, #16] │ │ │ │ │ ldr r4, [r7] │ │ │ │ │ bic ip, ip, #-16777216 @ 0xff000000 │ │ │ │ │ bic ip, ip, #15728640 @ 0xf00000 │ │ │ │ │ bics ip, ip, r4 │ │ │ │ │ - bne 714 │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldrh ip, [r7, #2] │ │ │ │ │ ldrh r4, [r2, #18] │ │ │ │ │ lsr ip, ip, #7 │ │ │ │ │ cmp ip, r4, lsr #7 │ │ │ │ │ - bcc 714 │ │ │ │ │ - b 7d0 │ │ │ │ │ + bcc 7f0 │ │ │ │ │ + b 8ac │ │ │ │ │ .word 0x00000fff │ │ │ │ │ .word 0x000fffff │ │ │ │ │ │ │ │ │ │ -00000844 : │ │ │ │ │ +0000093c : │ │ │ │ │ imprt(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #308 @ 0x134 │ │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ │ add sl, sp, #108 @ 0x6c │ │ │ │ │ + add r3, sp, #100 @ 0x64 │ │ │ │ │ + add r9, sp, #96 @ 0x60 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ str sl, [sp, #4] │ │ │ │ │ ldr r5, [r1] │ │ │ │ │ - ldr r1, [pc, #1020] @ c68 │ │ │ │ │ - add r9, sp, #96 @ 0x60 │ │ │ │ │ - add r3, sp, #100 @ 0x64 │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + ldr r1, [pc, #1052] @ da4 │ │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r2, r9 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ blx r5 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 8a0 │ │ │ │ │ + bne 9bc │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #308 @ 0x134 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ add r6, sp, #220 @ 0xdc │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5begin │ │ │ │ │ mov r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5unsigned │ │ │ │ │ ldr r3, [r4, #28] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ movne r8, #0 │ │ │ │ │ movne fp, r8 │ │ │ │ │ - beq 900 │ │ │ │ │ + beq a1c │ │ │ │ │ ldr r5, [r4, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ add r5, r5, r8 │ │ │ │ │ + add r8, r8, #20 │ │ │ │ │ ldr r1, [r5, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ ldr r1, [r5, #4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5puts │ │ │ │ │ ldr r3, [r4, #28] │ │ │ │ │ - add fp, fp, #1 │ │ │ │ │ cmp fp, r3 │ │ │ │ │ - add r8, r8, #20 │ │ │ │ │ - bcc 8cc │ │ │ │ │ + bcc 9e8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5end │ │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 894 │ │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ + bne 99c │ │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 894 │ │ │ │ │ - ldr r2, [sp, #228] @ 0xe4 │ │ │ │ │ + bne 99c │ │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 894 │ │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ │ + bne 99c │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 894 │ │ │ │ │ - add r3, sp, #112 @ 0x70 │ │ │ │ │ - mov ip, r3 │ │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ │ + bne 99c │ │ │ │ │ add r3, r4, #80 @ 0x50 │ │ │ │ │ - mov lr, r3 │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ + add fp, sp, #112 @ 0x70 │ │ │ │ │ ldr r6, [r4, #84] @ 0x54 │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [r4, #80] @ 0x50 │ │ │ │ │ add r5, r6, r6, lsl #1 │ │ │ │ │ - ldm lr, {r0, r1} │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ - stm ip, {r0, r1} │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [r4, #88] @ 0x58 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + strd r2, [fp, #8] │ │ │ │ │ + ldrd r2, [r4, #96] @ 0x60 │ │ │ │ │ + strd r2, [fp, #16] │ │ │ │ │ + ldrd r2, [r4, #104] @ 0x68 │ │ │ │ │ + strd r2, [fp, #24] │ │ │ │ │ + ldrd r2, [r4, #112] @ 0x70 │ │ │ │ │ + strd r2, [fp, #32] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - ldrne r8, [r4, #80] @ 0x50 │ │ │ │ │ - movne r6, #0 │ │ │ │ │ - mov fp, r0 │ │ │ │ │ - beq 9c4 │ │ │ │ │ - add lr, r8, r6 │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - add ip, fp, r6 │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - add r6, r6, #24 │ │ │ │ │ - ldm lr, {r0, r1} │ │ │ │ │ - cmp r5, r6 │ │ │ │ │ - stm ip, {r0, r1} │ │ │ │ │ - bne 9a0 │ │ │ │ │ - ldr r3, [pc, #672] @ c6c │ │ │ │ │ - str fp, [sp, #64] @ 0x40 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + beq af8 │ │ │ │ │ + ldr ip, [r4, #80] @ 0x50 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + mov lr, r4 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + ldrd r4, [ip, r1] │ │ │ │ │ + add r0, ip, r1 │ │ │ │ │ + add r3, r8, r1 │ │ │ │ │ + strd r4, [r8, r1] │ │ │ │ │ + add r1, r1, #24 │ │ │ │ │ + ldrd r4, [r0, #8] │ │ │ │ │ + cmp r2, r1 │ │ │ │ │ + strd r4, [r3, #8] │ │ │ │ │ + ldrd r4, [r0, #16] │ │ │ │ │ + strd r4, [r3, #16] │ │ │ │ │ + bne ac8 │ │ │ │ │ + mov r4, lr │ │ │ │ │ + ldr r3, [pc, #680] @ da8 │ │ │ │ │ + str sl, [sp, #56] @ 0x38 │ │ │ │ │ + str r8, [sp, #64] @ 0x40 │ │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [pc, #660] @ c70 │ │ │ │ │ - str sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #660] @ dac │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r3, [pc, #648] @ c74 │ │ │ │ │ + ldr r3, [pc, #652] @ db0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r7 │ │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ blx r3 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne c54 │ │ │ │ │ + bne d90 │ │ │ │ │ + add fp, sp, #152 @ 0x98 │ │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + mov r2, #64 @ 0x40 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ add r3, sp, #76 @ 0x4c │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ add r3, sp, #72 @ 0x48 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - add sl, sp, #152 @ 0x98 │ │ │ │ │ add r3, sp, #84 @ 0x54 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - str r9, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + mov r3, fp │ │ │ │ │ ldr r5, [r7] │ │ │ │ │ - mov r3, sl │ │ │ │ │ - mov r2, #64 @ 0x40 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ blx r5 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq c00 │ │ │ │ │ + beq d2c │ │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r0, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL strcmp │ │ │ │ │ - ldr fp, [sp, #84] @ 0x54 │ │ │ │ │ - orrs r0, r0, fp │ │ │ │ │ - bne b60 │ │ │ │ │ - ldr r5, [pc, #496] @ c78 │ │ │ │ │ + ldr r8, [sp, #84] @ 0x54 │ │ │ │ │ + orrs r0, r0, r8 │ │ │ │ │ + bne c98 │ │ │ │ │ + ldr r5, [pc, #500] @ db4 │ │ │ │ │ add r2, sp, #72 @ 0x48 │ │ │ │ │ - ldm r2, {r2, r6, r8} │ │ │ │ │ + ldm r2, {r2, r6, sl} │ │ │ │ │ bic r3, r2, #-16777216 @ 0xff000000 │ │ │ │ │ + cmp r2, #1048576 @ 0x100000 │ │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ │ - orr r3, r3, r8, lsl #23 │ │ │ │ │ + orr r3, r3, sl, lsl #23 │ │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ - cmp r2, #1048576 @ 0x100000 │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, r6, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ │ movcc r3, r6 │ │ │ │ │ - bcs c34 │ │ │ │ │ + bcs d70 │ │ │ │ │ bic r6, r6, #-16777216 @ 0xff000000 │ │ │ │ │ bic r6, r6, #15728640 @ 0xf00000 │ │ │ │ │ cmp r6, r3 │ │ │ │ │ - beq ae8 │ │ │ │ │ - ldr r2, [pc, #420] @ c7c │ │ │ │ │ - ldr r0, [pc, #420] @ c80 │ │ │ │ │ - ldr r1, [pc, #420] @ c84 │ │ │ │ │ + beq c20 │ │ │ │ │ + ldr r2, [pc, #424] @ db8 │ │ │ │ │ + ldr r0, [pc, #424] @ dbc │ │ │ │ │ + ldr r1, [pc, #424] @ dc0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r8, r8, #23 │ │ │ │ │ - lsr r8, r8, #23 │ │ │ │ │ - cmp r3, r8 │ │ │ │ │ - beq b14 │ │ │ │ │ - ldr r2, [pc, #388] @ c88 │ │ │ │ │ - ldr r0, [pc, #388] @ c8c │ │ │ │ │ - add r2, pc, r2 │ │ │ │ │ + lsl sl, sl, #23 │ │ │ │ │ + lsr sl, sl, #23 │ │ │ │ │ + cmp r3, sl │ │ │ │ │ + beq c4c │ │ │ │ │ + ldr r2, [pc, #392] @ dc4 │ │ │ │ │ mov r1, #892 @ 0x37c │ │ │ │ │ + ldr r0, [pc, #388] @ dc8 │ │ │ │ │ + add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ add r6, sp, #88 @ 0x58 │ │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - bl 6c0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + bl 788 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 9f0 │ │ │ │ │ + bne b28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r9 │ │ │ │ │ add r0, r4, #120 @ 0x78 │ │ │ │ │ - bl 6c0 │ │ │ │ │ + bl 788 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 9f0 │ │ │ │ │ + bne b28 │ │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - bl 3bc │ │ │ │ │ - b 9f0 │ │ │ │ │ - ldr r6, [sp, #80] @ 0x50 │ │ │ │ │ - cmp r6, #0 │ │ │ │ │ - bne c00 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + bl 44c │ │ │ │ │ + b b28 │ │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ + cmp r5, #0 │ │ │ │ │ + bne d2c │ │ │ │ │ + mov r0, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_hash │ │ │ │ │ - ldr r8, [r4, #28] │ │ │ │ │ - cmp r8, #0 │ │ │ │ │ - beq c00 │ │ │ │ │ + ldr sl, [r4, #28] │ │ │ │ │ + cmp sl, #0 │ │ │ │ │ + beq d2c │ │ │ │ │ + ldr r6, [r4, #24] │ │ │ │ │ + add sl, sl, sl, lsl #2 │ │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r5, [r4, #24] │ │ │ │ │ - add r8, r8, r8, lsl #2 │ │ │ │ │ mov r7, r0 │ │ │ │ │ - b ba4 │ │ │ │ │ - add r6, r6, #5 │ │ │ │ │ - cmp r8, r6 │ │ │ │ │ - add r5, r5, #20 │ │ │ │ │ - beq c00 │ │ │ │ │ - ldr r3, [r5, #12] │ │ │ │ │ - cmp fp, r3 │ │ │ │ │ - bne b94 │ │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ │ + b cdc │ │ │ │ │ + add r5, r5, #5 │ │ │ │ │ + add r6, r6, #20 │ │ │ │ │ + cmp sl, r5 │ │ │ │ │ + beq d2c │ │ │ │ │ + ldr r3, [r6, #12] │ │ │ │ │ + cmp r8, r3 │ │ │ │ │ + bne ccc │ │ │ │ │ + ldr r3, [r6, #8] │ │ │ │ │ cmp r7, r3 │ │ │ │ │ - bne b94 │ │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ │ - mov r1, sl │ │ │ │ │ + bne ccc │ │ │ │ │ + ldr r0, [r6, #4] │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL strcmp │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne b94 │ │ │ │ │ - lsl r6, r6, #2 │ │ │ │ │ - asr r3, r6, #1 │ │ │ │ │ - add r3, r3, r6, asr #2 │ │ │ │ │ - add r3, r3, r3, lsl #4 │ │ │ │ │ - add r3, r3, r3, lsl #8 │ │ │ │ │ - add r3, r3, r3, lsl #16 │ │ │ │ │ - lsl r5, r3, #2 │ │ │ │ │ - ldr r3, [pc, #132] @ c78 │ │ │ │ │ - add r5, r5, r6, asr #2 │ │ │ │ │ - cmp r5, r3 │ │ │ │ │ + bne ccc │ │ │ │ │ + ldr r3, [pc, #188] @ dcc │ │ │ │ │ + lsl r5, r5, #2 │ │ │ │ │ + asr r5, r5, #2 │ │ │ │ │ ldr r7, [sp, #44] @ 0x2c │ │ │ │ │ - bne a84 │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + ldr r3, [pc, #140] @ db4 │ │ │ │ │ + cmp r5, r3 │ │ │ │ │ + bne bbc │ │ │ │ │ + ldr r8, [sp, #64] @ 0x40 │ │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ + ldr fp, [sp, #68] @ 0x44 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ - ldr lr, [sp, #68] @ 0x44 │ │ │ │ │ - str fp, [sp, #112] @ 0x70 │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - ldm lr!, {r0, r1, r2, r3} │ │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ │ - ldm lr, {r0, r1} │ │ │ │ │ - stm ip, {r0, r1} │ │ │ │ │ - b 894 │ │ │ │ │ - ldr r2, [pc, #84] @ c90 │ │ │ │ │ - ldr r0, [pc, #84] @ c94 │ │ │ │ │ - ldr r1, [pc, #84] @ c98 │ │ │ │ │ + str r8, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r2, [r4, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [fp, #8] │ │ │ │ │ + strd r2, [r1, #8] │ │ │ │ │ + ldrd r2, [fp, #16] │ │ │ │ │ + strd r2, [r1, #16] │ │ │ │ │ + ldrd r2, [fp, #24] │ │ │ │ │ + strd r2, [r1, #24] │ │ │ │ │ + ldrd r2, [fp, #32] │ │ │ │ │ + strd r2, [r1, #32] │ │ │ │ │ + b 99c │ │ │ │ │ + ldr r2, [pc, #88] @ dd0 │ │ │ │ │ + ldr r0, [pc, #88] @ dd4 │ │ │ │ │ + ldr r1, [pc, #88] @ dd8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_assertion_failed │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - b ac0 │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, fp │ │ │ │ │ + b bf8 │ │ │ │ │ + ldr r8, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - b 898 │ │ │ │ │ - .word 0x000003e4 │ │ │ │ │ + b 9a0 │ │ │ │ │ + .word 0x00000410 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x00000298 │ │ │ │ │ R_ARM_REL32 .LC3 │ │ │ │ │ - .word 0x0000028c │ │ │ │ │ + .word 0x00000290 │ │ │ │ │ R_ARM_REL32 .LC4 │ │ │ │ │ - .word 0x00000284 │ │ │ │ │ + .word 0x00000288 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ .word 0x00000fff │ │ │ │ │ - .word 0x00000198 │ │ │ │ │ + .word 0x0000019c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x00000198 │ │ │ │ │ + .word 0x0000019c │ │ │ │ │ R_ARM_REL32 .LC6 │ │ │ │ │ .word 0x0000037b │ │ │ │ │ .word 0x0000017c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x00000178 │ │ │ │ │ + .word 0x0000017c │ │ │ │ │ R_ARM_REL32 .LC7 │ │ │ │ │ - .word 0x00000048 │ │ │ │ │ + .word 0xcccccccd │ │ │ │ │ + .word 0x0000004c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x00000048 │ │ │ │ │ + .word 0x0000004c │ │ │ │ │ R_ARM_REL32 .LC5 │ │ │ │ │ .word 0x0000037a │ │ │ │ │ │ │ │ │ │ -00000c9c : │ │ │ │ │ +00000ddc : │ │ │ │ │ exprt(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - sub sp, sp, #124 @ 0x7c │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #120 @ 0x78 │ │ │ │ │ add r9, sp, #36 @ 0x24 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ mov r0, r9 │ │ │ │ │ - mov r6, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5begin │ │ │ │ │ mov r1, #8 │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5unsigned │ │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - movne r7, #0 │ │ │ │ │ - movne r8, r7 │ │ │ │ │ - beq d0c │ │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ │ + movne r6, #0 │ │ │ │ │ + movne r8, r6 │ │ │ │ │ + beq e5c │ │ │ │ │ + ldr r5, [r4, #24] │ │ │ │ │ mov r0, r9 │ │ │ │ │ - add r4, r4, r7 │ │ │ │ │ - ldr r1, [r4, #12] │ │ │ │ │ + add r8, r8, #1 │ │ │ │ │ + add r5, r5, r6 │ │ │ │ │ + add r6, r6, #20 │ │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5puts │ │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ │ cmp r8, r3 │ │ │ │ │ - add r7, r7, #20 │ │ │ │ │ - bcc cd8 │ │ │ │ │ + bcc e28 │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5end │ │ │ │ │ + ldr r1, [pc, #312] @ fa4 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r1, [pc, #284] @ e3c │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r4, [r6] │ │ │ │ │ + ldr r5, [r7] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - blx r4 │ │ │ │ │ - ldr r2, [r5, #84] @ 0x54 │ │ │ │ │ + blx r5 │ │ │ │ │ + ldr r2, [r4, #84] @ 0x54 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - beq e20 │ │ │ │ │ - ldr r8, [pc, #236] @ e40 │ │ │ │ │ - ldr r9, [pc, #236] @ e44 │ │ │ │ │ - ldr r7, [pc, #236] @ e48 │ │ │ │ │ - mov r4, #0 │ │ │ │ │ - add r8, pc, r8 │ │ │ │ │ - b de0 │ │ │ │ │ - ldr r2, [r5, #24] │ │ │ │ │ + beq f74 │ │ │ │ │ + ldr r9, [pc, #260] @ fa8 │ │ │ │ │ + mov r5, #0 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ + ldr sl, [pc, #252] @ fac │ │ │ │ │ + ldr r8, [pc, #252] @ fb0 │ │ │ │ │ + add r9, pc, r9 │ │ │ │ │ + b f38 │ │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ │ add r3, r2, r3, lsl #2 │ │ │ │ │ ldr r2, [r3, #4] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ - ldr lr, [r1, #12] │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ - ldr lr, [r1, #8] │ │ │ │ │ - str lr, [sp, #20] │ │ │ │ │ - ldr lr, [r1, #4] │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ - ldr r0, [r0, ip, lsl #3] │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - ldrh r0, [r1, #18] │ │ │ │ │ - lsr r0, r0, #7 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - ldr r0, [r1, #20] │ │ │ │ │ - and r0, r0, r7 │ │ │ │ │ - str r0, [sp, #4] │ │ │ │ │ - ldr r1, [r1, #16] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - and r1, r1, r7 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + ldr r1, [ip, #12] │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ + ldr r1, [ip, #8] │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ + ldr r1, [ip, #4] │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + ldr r1, [ip] │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ + ldrh r1, [ip, #18] │ │ │ │ │ + lsr r1, r1, #7 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + ldr r1, [ip, #20] │ │ │ │ │ + and r1, r1, r8 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + ldr r1, [ip, #16] │ │ │ │ │ + and r1, r1, r8 │ │ │ │ │ str r1, [sp] │ │ │ │ │ - mov r1, r8 │ │ │ │ │ - ldr ip, [r6] │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr ip, [r7] │ │ │ │ │ blx ip │ │ │ │ │ - ldr r2, [r5, #84] @ 0x54 │ │ │ │ │ - add r4, r4, #1 │ │ │ │ │ - cmp r4, r2 │ │ │ │ │ - bcs e20 │ │ │ │ │ - ldr r0, [r5, #80] @ 0x50 │ │ │ │ │ - add ip, r4, r4, lsl #1 │ │ │ │ │ - add r1, r0, ip, lsl #3 │ │ │ │ │ - ldrb r3, [r1, #18] │ │ │ │ │ + ldr r2, [r4, #84] @ 0x54 │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ + add r5, r5, #24 │ │ │ │ │ + cmp r6, r2 │ │ │ │ │ + bcs f74 │ │ │ │ │ + ldr ip, [r4, #80] @ 0x50 │ │ │ │ │ + add ip, ip, r5 │ │ │ │ │ + ldrb r3, [ip, #18] │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ and r3, r3, #7 │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - bls dd4 │ │ │ │ │ - ldrh r3, [r1, #22] │ │ │ │ │ + bls f28 │ │ │ │ │ + ldrh r3, [ip, #22] │ │ │ │ │ bic r2, r3, #15 │ │ │ │ │ - cmp r2, r9 │ │ │ │ │ - bne d64 │ │ │ │ │ - ldr r2, [pc, #52] @ e4c │ │ │ │ │ + cmp r2, sl │ │ │ │ │ + bne eb8 │ │ │ │ │ + ldr r2, [pc, #72] @ fb4 │ │ │ │ │ mov r3, #0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b d7c │ │ │ │ │ - ldr r1, [pc, #40] @ e50 │ │ │ │ │ - ldr r3, [r6] │ │ │ │ │ + b ed0 │ │ │ │ │ + ldr r1, [pc, #60] @ fb8 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + ldr r3, [r7] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ blx r3 │ │ │ │ │ - add sp, sp, #124 @ 0x7c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ - .word 0x00000100 │ │ │ │ │ + add sp, sp, #120 @ 0x78 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000128 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ - .word 0x000000dc │ │ │ │ │ + .word 0x000000f0 │ │ │ │ │ R_ARM_REL32 .LC9 │ │ │ │ │ .word 0x0000fff0 │ │ │ │ │ .word 0x000fffff │ │ │ │ │ - .word 0x0000002c │ │ │ │ │ + .word 0x00000040 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x00000020 │ │ │ │ │ + .word 0x00000030 │ │ │ │ │ R_ARM_REL32 .LC8 │ │ │ │ │ │ │ │ │ │ -00000e54 : │ │ │ │ │ +00000fbc : │ │ │ │ │ fftw_iestimate_cost(): │ │ │ │ │ - push {r4, r5, r6, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r1 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ ldrd r2, [r1, #16] │ │ │ │ │ + strd r8, [sp, #12] │ │ │ │ │ ldrd r0, [r1, #8] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r4, #24] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ @@ -1023,893 +1116,942 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r4, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r4, [r5, #8] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - beq ecc │ │ │ │ │ + beq 1040 │ │ │ │ │ mov r3, #1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ mov r3, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #12] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000ed4 : │ │ │ │ │ +00001058 : │ │ │ │ │ evaluate_plan(): │ │ │ │ │ ldr r3, [r0, #168] @ 0xa8 │ │ │ │ │ - push {r4, r5, r6, r8, r9, lr} │ │ │ │ │ - tst r3, #2 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ - beq f4c │ │ │ │ │ + strd r8, [sp, #12] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + tst r3, #2 │ │ │ │ │ + beq 10ec │ │ │ │ │ ldr r3, [r0, #208] @ 0xd0 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r0, #208] @ 0xd0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl e54 │ │ │ │ │ + bl fbc │ │ │ │ │ R_ARM_CALL fftw_iestimate_cost │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [r5, #40] @ 0x28 │ │ │ │ │ ldrd r0, [r4, #224] @ 0xe0 │ │ │ │ │ + strd r2, [r5, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #224] @ 0xe0 │ │ │ │ │ ldr lr, [r4, #4] │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - popeq {r4, r5, r6, r8, r9, pc} │ │ │ │ │ + beq 1158 │ │ │ │ │ + ldrd r8, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov ip, lr │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - pop {r4, r5, r6, r8, r9, lr} │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ bx ip │ │ │ │ │ tst r3, #1 │ │ │ │ │ - bne fb0 │ │ │ │ │ + bne 116c │ │ │ │ │ ldr r3, [r4, #208] @ 0xd0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - str r3, [r4, #208] @ 0xd0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + str r3, [r4, #208] @ 0xd0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_measure_execution_time │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dcmplt> │ │ │ │ │ R_ARM_CALL __aeabi_dcmplt │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne efc │ │ │ │ │ + bne 108c │ │ │ │ │ ldrd r0, [r4, #216] @ 0xd8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r8, [r5, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr lr, [r4, #4] │ │ │ │ │ mov r3, #1 │ │ │ │ │ str r3, [r4, #204] @ 0xcc │ │ │ │ │ strd r0, [r4, #216] @ 0xd8 │ │ │ │ │ - b f24 │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + bne 10c0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #12] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldrd r0, [r1, #40] @ 0x28 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ bl 0 <__aeabi_dcmpeq> │ │ │ │ │ R_ARM_CALL __aeabi_dcmpeq │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq f24 │ │ │ │ │ - b f54 │ │ │ │ │ + beq 10b4 │ │ │ │ │ + b 10f4 │ │ │ │ │ │ │ │ │ │ -00000fcc : │ │ │ │ │ +00001188 : │ │ │ │ │ search0(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldr r3, [r0, #168] @ 0xa8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - tst r3, #2 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ - bne 1014 │ │ │ │ │ + tst r3, #2 │ │ │ │ │ + bne 11e0 │ │ │ │ │ ldr r3, [r0, #200] @ 0xc8 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 1234 │ │ │ │ │ + bne 13e8 │ │ │ │ │ ldrd r0, [r0, #192] @ 0xc0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ bl 0 <__aeabi_dcmpge> │ │ │ │ │ R_ARM_CALL __aeabi_dcmpge │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 1244 │ │ │ │ │ + bne 140c │ │ │ │ │ ldr r3, [fp] │ │ │ │ │ - mov sl, #0 │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + str r9, [r4, #204] @ 0xcc │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - str sl, [r4, #204] @ 0xcc │ │ │ │ │ add r3, r4, r3, lsl #2 │ │ │ │ │ ldr r3, [r3, #44] @ 0x2c │ │ │ │ │ - cmp r3, sl │ │ │ │ │ - blt 1234 │ │ │ │ │ + cmp r3, r9 │ │ │ │ │ + blt 13e8 │ │ │ │ │ mov r2, #1 │ │ │ │ │ - add r7, sp, #24 │ │ │ │ │ - add r6, r4, #164 @ 0xa4 │ │ │ │ │ + add sl, sp, #24 │ │ │ │ │ + add r7, r4, #164 @ 0xa4 │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ - b 10e8 │ │ │ │ │ + b 12ac │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - beq 10dc │ │ │ │ │ - cmp sl, #0 │ │ │ │ │ - ldr r8, [r5, #52] @ 0x34 │ │ │ │ │ - beq 11a4 │ │ │ │ │ + beq 12a0 │ │ │ │ │ + cmp r9, #0 │ │ │ │ │ + ldr r6, [r5, #52] @ 0x34 │ │ │ │ │ + beq 1364 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 11d4 │ │ │ │ │ + bne 138c │ │ │ │ │ mov r2, fp │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl ed4 │ │ │ │ │ - ldrd r2, [sl, #40] @ 0x28 │ │ │ │ │ + bl 1058 │ │ │ │ │ + ldrd r2, [r9, #40] @ 0x28 │ │ │ │ │ ldrd r0, [r5, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dcmplt> │ │ │ │ │ R_ARM_CALL __aeabi_dcmplt │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1190 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + beq 1350 │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ │ - mov sl, r5 │ │ │ │ │ - sub r2, r9, r2 │ │ │ │ │ - asr r2, r2, #2 │ │ │ │ │ - add r3, r2, r2, lsl #1 │ │ │ │ │ - add r3, r3, r3, lsl #4 │ │ │ │ │ - add r3, r3, r3, lsl #8 │ │ │ │ │ - add r3, r3, r3, lsl #16 │ │ │ │ │ - add r2, r2, r3, lsl #2 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - str r2, [r3] │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ + ldr r2, [pc, #472] @ 1448 │ │ │ │ │ + sub r3, r8, r3 │ │ │ │ │ + asr r3, r3, #2 │ │ │ │ │ + mul r2, r3, r2 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + str r3, [r2] │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ - subs r8, r8, #0 │ │ │ │ │ ldr r3, [r4, #168] @ 0xa8 │ │ │ │ │ - movne r8, #1 │ │ │ │ │ - ands r8, r8, r3, lsr #17 │ │ │ │ │ - bne 1238 │ │ │ │ │ - ldr r3, [r9, #16] │ │ │ │ │ + subs r6, r6, #0 │ │ │ │ │ + movne r6, #1 │ │ │ │ │ + ands r6, r6, r3, lsr #17 │ │ │ │ │ + bne 13ec │ │ │ │ │ + ldr r3, [r8, #16] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - blt 1238 │ │ │ │ │ + blt 13ec │ │ │ │ │ ldr r2, [r4, #24] │ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ │ - ldr ip, [r2, r3, lsl #2] │ │ │ │ │ - ldm r6, {r0, r1} │ │ │ │ │ - add r9, r2, r3, lsl #2 │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r6, [r4, #160] @ 0xa0 │ │ │ │ │ + ldr r0, [r2, r3, lsl #2] │ │ │ │ │ + add r8, r2, r3, lsl #2 │ │ │ │ │ + ldrd r2, [r7] │ │ │ │ │ + strd r2, [sl] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - stm r7, {r0, r1} │ │ │ │ │ - ldm r3, {r0, r1} │ │ │ │ │ - ldr r8, [r4, #160] @ 0xa0 │ │ │ │ │ - stm r6, {r0, r1} │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + strd r2, [r7] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bic r3, r3, #65280 @ 0xff00 │ │ │ │ │ bic r3, r3, #128 @ 0x80 │ │ │ │ │ strh r3, [r4, #166] @ 0xa6 │ │ │ │ │ - ldr r3, [ip] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr r3, [r0] │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ - mov r0, ip │ │ │ │ │ blx r3 │ │ │ │ │ + ldrd r2, [sl] │ │ │ │ │ + mov r5, r0 │ │ │ │ │ + str r6, [r4, #160] @ 0xa0 │ │ │ │ │ + strd r2, [r7] │ │ │ │ │ ldr r3, [r4, #204] @ 0xcc │ │ │ │ │ - str r8, [r4, #160] @ 0xa0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - ldm r7, {r0, r1} │ │ │ │ │ - stm r6, {r0, r1} │ │ │ │ │ - beq 1048 │ │ │ │ │ + beq 1214 │ │ │ │ │ ldr r3, [r4, #168] @ 0xa8 │ │ │ │ │ tst r3, #2 │ │ │ │ │ - bne 1184 │ │ │ │ │ + bne 1344 │ │ │ │ │ ldr r3, [r4, #200] @ 0xc8 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 1224 │ │ │ │ │ + bne 13d8 │ │ │ │ │ ldrd r0, [r4, #192] @ 0xc0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ bl 0 <__aeabi_dcmpge> │ │ │ │ │ R_ARM_CALL __aeabi_dcmpge │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 11e8 │ │ │ │ │ + bne 13a0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [r4, #204] @ 0xcc │ │ │ │ │ - b 1048 │ │ │ │ │ + b 1214 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ - b 10c8 │ │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ │ - mov sl, r5 │ │ │ │ │ - sub r2, r9, r2 │ │ │ │ │ - asr r2, r2, #2 │ │ │ │ │ - add r3, r2, r2, lsl #1 │ │ │ │ │ - add r3, r3, r3, lsl #4 │ │ │ │ │ - add r3, r3, r3, lsl #8 │ │ │ │ │ - add r3, r3, r3, lsl #16 │ │ │ │ │ - add r2, r2, r3, lsl #2 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - str r2, [r3] │ │ │ │ │ - b 10c8 │ │ │ │ │ + b 128c │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ + mov r9, r5 │ │ │ │ │ + ldr r2, [pc, #212] @ 1448 │ │ │ │ │ + sub r3, r8, r3 │ │ │ │ │ + asr r3, r3, #2 │ │ │ │ │ + mul r2, r3, r2 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + str r3, [r2] │ │ │ │ │ + b 128c │ │ │ │ │ mov r2, fp │ │ │ │ │ - mov r1, sl │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl ed4 │ │ │ │ │ - b 1068 │ │ │ │ │ - add r3, r4, #184 @ 0xb8 │ │ │ │ │ - ldm r3, {r0, r1} │ │ │ │ │ - add r3, r4, #176 @ 0xb0 │ │ │ │ │ - stm sp, {r0, r1} │ │ │ │ │ + bl 1058 │ │ │ │ │ + b 1234 │ │ │ │ │ + ldrd r2, [r4, #184] @ 0xb8 │ │ │ │ │ mov r1, fp │ │ │ │ │ - ldm r3, {r2, r3} │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r2, [sp] │ │ │ │ │ + add r3, r4, #176 @ 0xb0 │ │ │ │ │ + ldm r3, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_elapsed_since │ │ │ │ │ ldrd r2, [r4, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dcmpge> │ │ │ │ │ R_ARM_CALL __aeabi_dcmpge │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1184 │ │ │ │ │ + beq 1344 │ │ │ │ │ mov r2, #1 │ │ │ │ │ mov r3, #1 │ │ │ │ │ strd r2, [r4, #200] @ 0xc8 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - mov sl, #0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + mov r0, r9 │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - add r3, r4, #184 @ 0xb8 │ │ │ │ │ - ldm r3, {r0, r1} │ │ │ │ │ - add r3, r4, #176 @ 0xb0 │ │ │ │ │ - stm sp, {r0, r1} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldrd r2, [r4, #184] @ 0xb8 │ │ │ │ │ mov r1, fp │ │ │ │ │ - ldm r3, {r2, r3} │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r2, [sp] │ │ │ │ │ + add r3, r4, #176 @ 0xb0 │ │ │ │ │ + ldm r3, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_elapsed_since │ │ │ │ │ ldrd r2, [r4, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dcmpge> │ │ │ │ │ R_ARM_CALL __aeabi_dcmpge │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1014 │ │ │ │ │ + beq 11e0 │ │ │ │ │ mov r2, #1 │ │ │ │ │ mov r3, #1 │ │ │ │ │ strd r2, [r4, #200] @ 0xc8 │ │ │ │ │ - b 1234 │ │ │ │ │ + b 13e8 │ │ │ │ │ + .word 0xcccccccd │ │ │ │ │ │ │ │ │ │ -00001284 : │ │ │ │ │ +0000144c : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r0, #168] @ 0xa8 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ tst r3, #2 │ │ │ │ │ - ldrhne r3, [r0, #166] @ 0xa6 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #132 @ 0x84 │ │ │ │ │ - andne r3, r3, #127 @ 0x7f │ │ │ │ │ - strhne r3, [r0, #166] @ 0xa6 │ │ │ │ │ - ldr r3, [r0, #20] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + beq 1484 │ │ │ │ │ + ldrh r3, [r0, #166] @ 0xa6 │ │ │ │ │ + and r3, r3, #127 @ 0x7f │ │ │ │ │ + strh r3, [r0, #166] @ 0xa6 │ │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ │ + ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ldr r0, [r0, #76] @ 0x4c │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - beq 1690 │ │ │ │ │ + beq 185c │ │ │ │ │ + mov r1, r5 │ │ │ │ │ blx r3 │ │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ │ sub r0, r0, #2 │ │ │ │ │ clz r0, r0 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 166c │ │ │ │ │ + bne 1824 │ │ │ │ │ ldr r3, [r4, #232] @ 0xe8 │ │ │ │ │ add r8, sp, #44 @ 0x2c │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - str r3, [r4, #232] @ 0xe8 │ │ │ │ │ str r0, [r4, #200] @ 0xc8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + str r3, [r4, #232] @ 0xe8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5begin │ │ │ │ │ mov r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5unsigned │ │ │ │ │ ldr r1, [r4, #160] @ 0xa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ mov r1, r8 │ │ │ │ │ - ldr r3, [r3, #4] │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r3, [r3, #4] │ │ │ │ │ blx r3 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5end │ │ │ │ │ - add r6, r4, #164 @ 0xa4 │ │ │ │ │ - ldr r9, [r4, #76] @ 0x4c │ │ │ │ │ - ldm r6, {r0, r1} │ │ │ │ │ - add sl, sp, #28 │ │ │ │ │ - cmp r9, #4 │ │ │ │ │ - stm sl, {r0, r1} │ │ │ │ │ - bne 14d8 │ │ │ │ │ - ldrb r3, [r4, #166] @ 0xa6 │ │ │ │ │ - ldr r2, [pc, #1580] @ 1978 │ │ │ │ │ - lsr r3, r3, #4 │ │ │ │ │ - and r3, r3, #7 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ - ldr r9, [r4, #164] @ 0xa4 │ │ │ │ │ - lsr r3, r3, #7 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ - ldr r3, [r4, #168] @ 0xa8 │ │ │ │ │ - and r9, r9, r2 │ │ │ │ │ - and r3, r3, r2 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ - ldm r6, {r0, r1} │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ - stm sl, {r0, r1} │ │ │ │ │ + ldr sl, [r4, #76] @ 0x4c │ │ │ │ │ + add r1, sp, #28 │ │ │ │ │ + ldrd r2, [r4, #164] @ 0xa4 │ │ │ │ │ + str r1, [sp] │ │ │ │ │ + cmp sl, #4 │ │ │ │ │ + strd r2, [sp, #28] │ │ │ │ │ + bne 16ac │ │ │ │ │ + ldrb r1, [r4, #166] @ 0xa6 │ │ │ │ │ + ldr r0, [pc, #1600] @ 1b6c │ │ │ │ │ + ldr sl, [r4, #164] @ 0xa4 │ │ │ │ │ + lsr r1, r1, #4 │ │ │ │ │ + and r1, r1, #7 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + and sl, sl, r0 │ │ │ │ │ + ldrh r1, [r4, #166] @ 0xa6 │ │ │ │ │ + lsr r1, r1, #7 │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ + ldr r1, [r4, #168] @ 0xa8 │ │ │ │ │ + and r1, r1, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + strd r2, [sp, #28] │ │ │ │ │ + lsl r0, r7, #12 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - lsl r2, r6, #12 │ │ │ │ │ - lsr r3, r3, #20 │ │ │ │ │ - orr r3, r3, r6, lsl #12 │ │ │ │ │ + str r0, [sp, #20] │ │ │ │ │ + orr r3, r0, r3, lsr #20 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ lsr r2, r3, #16 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ and r1, r3, #7 │ │ │ │ │ and r3, r2, #143 @ 0x8f │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ orr r3, r3, r1, lsl #4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ strb r3, [sp, #30] │ │ │ │ │ ldrh r3, [sp, #30] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ and r3, r3, #127 @ 0x7f │ │ │ │ │ orr r3, r3, r2, lsl #7 │ │ │ │ │ + add r2, sp, #24 │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ strh r3, [sp, #30] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - add r2, sp, #24 │ │ │ │ │ - lsr r3, r3, #20 │ │ │ │ │ - orr r3, r3, r6, lsl #12 │ │ │ │ │ + orr r3, r0, r3, lsr #20 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ + subs r6, r0, #0 │ │ │ │ │ + bne 1b58 │ │ │ │ │ + bic fp, r7, #16 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + movne r9, r7 │ │ │ │ │ + beq 186c │ │ │ │ │ + bic fp, r7, #2048 @ 0x800 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + beq 18b8 │ │ │ │ │ + bic fp, r7, #8 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + beq 1908 │ │ │ │ │ + bic fp, r7, #65536 @ 0x10000 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + beq 1958 │ │ │ │ │ + cmp sl, r7 │ │ │ │ │ + beq 163c │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, sl │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ - bl fcc │ │ │ │ │ - subs r7, r0, #0 │ │ │ │ │ - bne 195c │ │ │ │ │ - bic fp, r6, #16 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - strne r6, [sp] │ │ │ │ │ - beq 16a0 │ │ │ │ │ - bic fp, r6, #2048 @ 0x800 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - beq 16ec │ │ │ │ │ - bic fp, r6, #8 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - beq 1740 │ │ │ │ │ - bic fp, r6, #65536 @ 0x10000 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - beq 1794 │ │ │ │ │ - cmp r9, r6 │ │ │ │ │ - beq 1468 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r9, sl │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ - orr r3, r3, r9, lsl #12 │ │ │ │ │ + orr r3, r3, sl, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - mov r3, sl │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - bl fcc │ │ │ │ │ - str r9, [sp] │ │ │ │ │ - mov r7, r0 │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 1868 │ │ │ │ │ + beq 1a24 │ │ │ │ │ mov r1, r5 │ │ │ │ │ blx r3 │ │ │ │ │ sub r3, r0, #2 │ │ │ │ │ + str r0, [r4, #76] @ 0x4c │ │ │ │ │ clz r3, r3 │ │ │ │ │ lsr r3, r3, #5 │ │ │ │ │ - str r0, [r4, #76] @ 0x4c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 1670 │ │ │ │ │ + bne 1828 │ │ │ │ │ ldr r2, [r4, #200] @ 0xc8 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - beq 17e0 │ │ │ │ │ + beq 19a0 │ │ │ │ │ ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ │ - bls 1680 │ │ │ │ │ + bls 1838 │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - bhi 1684 │ │ │ │ │ + bhi 183c │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ + cmp r6, #0 │ │ │ │ │ orr r3, r3, #1 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - beq 193c │ │ │ │ │ - ldr fp, [sp, #24] │ │ │ │ │ + beq 1b38 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ add r0, r4, #80 @ 0x50 │ │ │ │ │ - b 1808 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r1, r8 │ │ │ │ │ + b 19c8 │ │ │ │ │ + mov r2, r1 │ │ │ │ │ add r0, r4, #80 @ 0x50 │ │ │ │ │ - bl 6c0 │ │ │ │ │ - subs r7, r0, #0 │ │ │ │ │ - beq 1878 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ + bl 788 │ │ │ │ │ + subs r6, r0, #0 │ │ │ │ │ + beq 1a34 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 1514 │ │ │ │ │ - add r2, r7, #16 │ │ │ │ │ - ldm r2, {r1, r2} │ │ │ │ │ + beq 16e8 │ │ │ │ │ + add r2, r6, #16 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldm r2, {r1, r2} │ │ │ │ │ blx r3 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 18a4 │ │ │ │ │ - ldrh r3, [r7, #22] │ │ │ │ │ - lsr fp, r3, #4 │ │ │ │ │ - ldr r3, [pc, #1112] @ 197c │ │ │ │ │ - str fp, [sp, #24] │ │ │ │ │ - cmp fp, r3 │ │ │ │ │ - beq 18e8 │ │ │ │ │ - add r3, r7, #16 │ │ │ │ │ - ldm r3, {r0, r1} │ │ │ │ │ - ldr r2, [pc, #1084] @ 1978 │ │ │ │ │ - stm sl, {r0, r1} │ │ │ │ │ - ldrh r1, [r7, #18] │ │ │ │ │ - mov r3, r0 │ │ │ │ │ + beq 1a60 │ │ │ │ │ + ldrh r7, [r6, #22] │ │ │ │ │ + ldr r3, [pc, #1148] @ 1b70 │ │ │ │ │ + lsr r7, r7, #4 │ │ │ │ │ + cmp r7, r3 │ │ │ │ │ + str r7, [sp, #24] │ │ │ │ │ + beq 1aac │ │ │ │ │ + ldrh r1, [r6, #18] │ │ │ │ │ + add r0, r7, r7, lsl #2 │ │ │ │ │ + ldrd r2, [r6, #16] │ │ │ │ │ + ldr r9, [r6, #16] │ │ │ │ │ lsr r1, r1, #7 │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ - ldr r1, [r7, #20] │ │ │ │ │ - and r3, r3, r2 │ │ │ │ │ + ldr r1, [r6, #20] │ │ │ │ │ + strd r2, [sp, #28] │ │ │ │ │ + ldr r2, [pc, #1092] @ 1b6c │ │ │ │ │ + ldrb r3, [r6, #18] │ │ │ │ │ + and r9, r9, r2 │ │ │ │ │ and r2, r1, r2 │ │ │ │ │ mov r1, #1 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldrb r3, [r7, #18] │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + lsr r3, r3, #4 │ │ │ │ │ str r1, [r4, #76] @ 0x4c │ │ │ │ │ ldr r1, [r4, #24] │ │ │ │ │ - add r0, fp, fp, lsl #2 │ │ │ │ │ + and r3, r3, #7 │ │ │ │ │ + ldrb r2, [r4, #166] @ 0xa6 │ │ │ │ │ ldr lr, [r1, r0, lsl #2] │ │ │ │ │ ldr r1, [r5] │ │ │ │ │ + lsr r2, r2, #4 │ │ │ │ │ ldr ip, [lr] │ │ │ │ │ ldr r0, [r1] │ │ │ │ │ ldr r1, [ip] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - ldrb r2, [r4, #166] @ 0xa6 │ │ │ │ │ - lsr r3, r3, #4 │ │ │ │ │ cmp r0, r1 │ │ │ │ │ - and r3, r3, #7 │ │ │ │ │ - lsr r2, r2, #4 │ │ │ │ │ - bne 166c │ │ │ │ │ + bne 1824 │ │ │ │ │ and r2, r2, #1 │ │ │ │ │ + ldr fp, [r4, #160] @ 0xa0 │ │ │ │ │ orr r1, r3, r2 │ │ │ │ │ + orr r2, r3, r2 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ - ldm r6, {r0, r1} │ │ │ │ │ - add r7, sp, #36 @ 0x24 │ │ │ │ │ - stm r7, {r0, r1} │ │ │ │ │ - ldr r1, [r4, #160] @ 0xa0 │ │ │ │ │ - str r1, [sp, #20] │ │ │ │ │ + ldrd r0, [r4, #164] @ 0xa4 │ │ │ │ │ + strd r0, [sp, #36] @ 0x24 │ │ │ │ │ + mov r0, lr │ │ │ │ │ ldrb r1, [sp, #30] │ │ │ │ │ - orr r2, r3, r2 │ │ │ │ │ bic r3, r1, #112 @ 0x70 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ │ strb r3, [sp, #30] │ │ │ │ │ - ldm sl, {r0, r1} │ │ │ │ │ - str r7, [sp, #8] │ │ │ │ │ - stm r6, {r0, r1} │ │ │ │ │ + ldrd r2, [sp, #28] │ │ │ │ │ + strd r2, [r4, #164] @ 0xa4 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ and r3, r3, #127 @ 0x7f │ │ │ │ │ strh r3, [r4, #166] @ 0xa6 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ ldr r3, [ip, #4] │ │ │ │ │ - mov r0, lr │ │ │ │ │ blx r3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - str r1, [r4, #160] @ 0xa0 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - ldm r3, {r0, r1} │ │ │ │ │ + ldrd r2, [sp, #36] @ 0x24 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str fp, [r4, #160] @ 0xa0 │ │ │ │ │ + ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ + strd r2, [r4, #164] @ 0xa4 │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ - stm r6, {r0, r1} │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ - beq 194c │ │ │ │ │ + beq 1b48 │ │ │ │ │ mov r1, r5 │ │ │ │ │ blx r3 │ │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ │ sub r0, r0, #2 │ │ │ │ │ clz r0, r0 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 1670 │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ - beq 166c │ │ │ │ │ - cmp r9, #1 │ │ │ │ │ - str r9, [r4, #76] @ 0x4c │ │ │ │ │ - bhi 1684 │ │ │ │ │ + bne 1828 │ │ │ │ │ + cmp r6, #0 │ │ │ │ │ + beq 1824 │ │ │ │ │ + cmp sl, #1 │ │ │ │ │ + str sl, [r4, #76] @ 0x4c │ │ │ │ │ + bhi 183c │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ lsl r3, r3, #12 │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ - b 17f8 │ │ │ │ │ - mov r7, #0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + b 19b8 │ │ │ │ │ + mov r6, #0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r3, #2 │ │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ │ - mov r7, #0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + mov r6, #0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ sub r0, r0, #2 │ │ │ │ │ clz r0, r0 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ - b 12cc │ │ │ │ │ - tst r6, #16 │ │ │ │ │ - beq 1968 │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + b 14ac │ │ │ │ │ + tst r7, #16 │ │ │ │ │ + beq 1b60 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r9, fp │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, fp, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ + cmp r0, #0 │ │ │ │ │ + bne 1b40 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + bic fp, r7, #2048 @ 0x800 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + bne 15ec │ │ │ │ │ + tst r7, #2048 @ 0x800 │ │ │ │ │ + beq 18f8 │ │ │ │ │ + ldr r9, [pc, #684] @ 1b74 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, sl │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str fp, [sp] │ │ │ │ │ - bl fcc │ │ │ │ │ - cmp r0, #0 │ │ │ │ │ - bne 1944 │ │ │ │ │ - mov r6, fp │ │ │ │ │ - bic fp, r6, #2048 @ 0x800 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - bne 1418 │ │ │ │ │ - tst r6, #2048 @ 0x800 │ │ │ │ │ - beq 1730 │ │ │ │ │ - ldr r3, [pc, #644] @ 1980 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - and r3, fp, r3 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + and r9, r9, fp │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, fp, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r3, sl │ │ │ │ │ - bl fcc │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 1944 │ │ │ │ │ - mov r6, fp │ │ │ │ │ - bic fp, r6, #8 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - bne 1424 │ │ │ │ │ - tst r6, #8 │ │ │ │ │ - beq 1784 │ │ │ │ │ - bic r3, fp, #-268435448 @ 0xf0000008 │ │ │ │ │ - bic r3, r3, #267386880 @ 0xff00000 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + bne 1b40 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + bic fp, r7, #8 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + bne 15f8 │ │ │ │ │ + tst r7, #8 │ │ │ │ │ + beq 1948 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + bic r9, fp, #-268435448 @ 0xf0000008 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + bic r9, r9, #267386880 @ 0xff00000 │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, fp, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ + cmp r0, #0 │ │ │ │ │ + bne 1b40 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + bic fp, r7, #65536 @ 0x10000 │ │ │ │ │ + bics r3, sl, fp │ │ │ │ │ + bne 1604 │ │ │ │ │ + tst r7, #65536 @ 0x10000 │ │ │ │ │ + beq 1998 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, sl │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl fcc │ │ │ │ │ - cmp r0, #0 │ │ │ │ │ - bne 1944 │ │ │ │ │ - mov r6, fp │ │ │ │ │ - bic fp, r6, #65536 @ 0x10000 │ │ │ │ │ - bics r3, r9, fp │ │ │ │ │ - bne 1430 │ │ │ │ │ - tst r6, #65536 @ 0x10000 │ │ │ │ │ - beq 17d8 │ │ │ │ │ - bic r3, fp, #-16777216 @ 0xff000000 │ │ │ │ │ - bic r3, r3, #15794176 @ 0xf10000 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + bic r9, fp, #-16777216 @ 0xff000000 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ + bic r9, r9, #15794176 @ 0xf10000 │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ orr r3, r3, fp, lsl #12 │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - mov r3, sl │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - bl fcc │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + bl 1188 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 1944 │ │ │ │ │ - mov r6, fp │ │ │ │ │ - b 1430 │ │ │ │ │ + bne 1b40 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + b 1604 │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - bhi 1684 │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ - beq 18f8 │ │ │ │ │ - ldr fp, [sp, #24] │ │ │ │ │ + bhi 183c │ │ │ │ │ + cmp r6, #0 │ │ │ │ │ + beq 1af8 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ tst r3, #1 │ │ │ │ │ addeq r0, r4, #120 @ 0x78 │ │ │ │ │ - bne 14d0 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + bne 16a4 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r1, r8 │ │ │ │ │ - orr r3, r3, r2, lsl #20 │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - orr r3, r3, r2, lsl #23 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ + orr r9, r9, r3, lsl #20 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + orr r9, r9, r3, lsl #23 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ + str r9, [sp, #28] │ │ │ │ │ orr r3, r2, r3, lsr #20 │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ ror r3, r3, #12 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - bl 3bc │ │ │ │ │ - ldr r6, [r4, #4] │ │ │ │ │ - cmp r6, #0 │ │ │ │ │ - beq 1684 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 44c │ │ │ │ │ + ldr r7, [r4, #4] │ │ │ │ │ + cmp r7, #0 │ │ │ │ │ + beq 183c │ │ │ │ │ mov r3, #1 │ │ │ │ │ mov r2, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - blx r6 │ │ │ │ │ - b 1684 │ │ │ │ │ + blx r7 │ │ │ │ │ + b 183c │ │ │ │ │ sub r3, r0, #2 │ │ │ │ │ clz r3, r3 │ │ │ │ │ lsr r3, r3, #5 │ │ │ │ │ - b 1490 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + b 1664 │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ mov r1, r8 │ │ │ │ │ add r0, r4, #120 @ 0x78 │ │ │ │ │ - bl 6c0 │ │ │ │ │ - subs r7, r0, #0 │ │ │ │ │ - bne 14f0 │ │ │ │ │ + bl 788 │ │ │ │ │ + subs r6, r0, #0 │ │ │ │ │ + bne 16c4 │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 18a8 │ │ │ │ │ + beq 1a64 │ │ │ │ │ mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ - ldr r9, [r4, #76] @ 0x4c │ │ │ │ │ - cmp r9, #1 │ │ │ │ │ - beq 166c │ │ │ │ │ - ldr r3, [pc, #192] @ 1978 │ │ │ │ │ - ldr r9, [r4, #164] @ 0xa4 │ │ │ │ │ + ldr sl, [r4, #76] @ 0x4c │ │ │ │ │ + cmp sl, #1 │ │ │ │ │ + beq 1824 │ │ │ │ │ + ldr sl, [r4, #164] @ 0xa4 │ │ │ │ │ ldr r2, [r4, #168] @ 0xa8 │ │ │ │ │ - and r9, r9, r3 │ │ │ │ │ + ldr r3, [pc, #240] @ 1b6c │ │ │ │ │ + and sl, sl, r3 │ │ │ │ │ and r3, r2, r3 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ ldrb r3, [r4, #166] @ 0xa6 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ and r3, r3, #7 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ lsr r3, r3, #7 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - b 1374 │ │ │ │ │ + ldrd r2, [r4, #164] @ 0xa4 │ │ │ │ │ + b 1558 │ │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - beq 1340 │ │ │ │ │ - b 1680 │ │ │ │ │ + bne 1838 │ │ │ │ │ + ldrb r3, [r4, #166] @ 0xa6 │ │ │ │ │ + ldr r2, [pc, #168] @ 1b6c │ │ │ │ │ + ldr sl, [r4, #164] @ 0xa4 │ │ │ │ │ + lsr r3, r3, #4 │ │ │ │ │ + and r3, r3, #7 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + and sl, sl, r2 │ │ │ │ │ + ldrh r3, [r4, #166] @ 0xa6 │ │ │ │ │ + lsr r3, r3, #7 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + ldr r3, [r4, #168] @ 0xa8 │ │ │ │ │ + and r3, r3, r2 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + ldrd r2, [r4, #164] @ 0xa4 │ │ │ │ │ + b 1558 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ tst r3, #1 │ │ │ │ │ addeq r0, r4, #120 @ 0x78 │ │ │ │ │ - streq r7, [sp, #12] │ │ │ │ │ - bne 1938 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + streq r6, [sp, #12] │ │ │ │ │ + bne 1b34 │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ mov r1, r8 │ │ │ │ │ - orr r3, r3, r2, lsl #20 │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - orr r3, r3, r2, lsl #23 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - ldr r3, [pc, #72] @ 197c │ │ │ │ │ - bl 3bc │ │ │ │ │ - b 1680 │ │ │ │ │ - str r7, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + orr r9, r9, r3, lsl #20 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + orr r9, r9, r3, lsl #23 │ │ │ │ │ + ldr r3, [pc, #68] @ 1b70 │ │ │ │ │ + str r9, [sp, #28] │ │ │ │ │ + bl 44c │ │ │ │ │ + b 1838 │ │ │ │ │ + str r6, [sp, #12] │ │ │ │ │ add r0, r4, #80 @ 0x50 │ │ │ │ │ - b 190c │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - b 1468 │ │ │ │ │ + b 1b0c │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + b 163c │ │ │ │ │ sub r0, r0, #2 │ │ │ │ │ clz r0, r0 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ - b 1640 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - b 1468 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r6, fp │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - b 140c │ │ │ │ │ + b 17f8 │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ + b 163c │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ + mov r7, fp │ │ │ │ │ + b 15e0 │ │ │ │ │ .word 0x000fffff │ │ │ │ │ .word 0x00000fff │ │ │ │ │ .word 0x000ff7ff │ │ │ │ │ │ │ │ │ │ -00001984 : │ │ │ │ │ +00001b78 : │ │ │ │ │ fftw_mkplanner(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ mov r0, #240 @ 0xf0 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + mov r5, #0 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - ldr r3, [pc, #240] @ 1a88 │ │ │ │ │ + ldr r3, [pc, #248] @ 1c90 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + add r0, r0, #80 @ 0x50 │ │ │ │ │ + str r5, [r0, #-76] @ 0xffffffb4 │ │ │ │ │ + str r5, [r0, #-72] @ 0xffffffb8 │ │ │ │ │ + str r5, [r0, #-68] @ 0xffffffbc │ │ │ │ │ + str r5, [r0, #-64] @ 0xffffffc0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - mov r5, #0 │ │ │ │ │ - str r3, [r0] │ │ │ │ │ + str r3, [r0, #-80] @ 0xffffffb0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - strd r2, [r0, #224] @ 0xe0 │ │ │ │ │ - strd r2, [r0, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [r0, #168] @ 0xa8 │ │ │ │ │ + str r5, [r0, #-60] @ 0xffffffc4 │ │ │ │ │ + str r5, [r0, #-56] @ 0xffffffc8 │ │ │ │ │ + strd r2, [r0, #136] @ 0x88 │ │ │ │ │ + strd r2, [r0, #144] @ 0x90 │ │ │ │ │ mov r2, #1 │ │ │ │ │ + ldr r3, [r0, #88] @ 0x58 │ │ │ │ │ + str r5, [r0, #-52] @ 0xffffffcc │ │ │ │ │ + str r2, [r0, #80] @ 0x50 │ │ │ │ │ + str r2, [r0, #124] @ 0x7c │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + str r5, [r0, #-48] @ 0xffffffd0 │ │ │ │ │ lsr r3, r3, #20 │ │ │ │ │ + str r5, [r0, #-44] @ 0xffffffd4 │ │ │ │ │ + str r5, [r0, #-4] │ │ │ │ │ lsl r3, r3, #20 │ │ │ │ │ - str r3, [r0, #168] @ 0xa8 │ │ │ │ │ - ldr r3, [pc, #192] @ 1a8c │ │ │ │ │ - str r2, [r0, #160] @ 0xa0 │ │ │ │ │ - str r2, [r0, #204] @ 0xcc │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - strd r2, [r0, #192] @ 0xc0 │ │ │ │ │ - str r5, [r0, #232] @ 0xe8 │ │ │ │ │ - str r5, [r0, #208] @ 0xd0 │ │ │ │ │ + str r5, [r0] │ │ │ │ │ str r5, [r0, #4] │ │ │ │ │ str r5, [r0, #8] │ │ │ │ │ str r5, [r0, #12] │ │ │ │ │ + str r3, [r0, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #128] @ 1c94 │ │ │ │ │ str r5, [r0, #16] │ │ │ │ │ str r5, [r0, #20] │ │ │ │ │ - str r5, [r0, #36] @ 0x24 │ │ │ │ │ - str r5, [r0, #76] @ 0x4c │ │ │ │ │ str r5, [r0, #24] │ │ │ │ │ - str r5, [r0, #32] │ │ │ │ │ str r5, [r0, #28] │ │ │ │ │ - str r5, [r0, #164] @ 0xa4 │ │ │ │ │ - str r5, [r0, #116] @ 0x74 │ │ │ │ │ - str r5, [r0, #100] @ 0x64 │ │ │ │ │ - str r5, [r0, #92] @ 0x5c │ │ │ │ │ - str r5, [r0, #96] @ 0x60 │ │ │ │ │ - str r5, [r0, #112] @ 0x70 │ │ │ │ │ - str r5, [r0, #108] @ 0x6c │ │ │ │ │ - str r5, [r0, #104] @ 0x68 │ │ │ │ │ - str r5, [r0, #80] @ 0x50 │ │ │ │ │ - str r5, [r0, #88] @ 0x58 │ │ │ │ │ + str r5, [r0, #32] │ │ │ │ │ + str r5, [r0, #36] @ 0x24 │ │ │ │ │ str r5, [r0, #84] @ 0x54 │ │ │ │ │ - add r0, r0, #80 @ 0x50 │ │ │ │ │ - bl 23c │ │ │ │ │ + strd r2, [r0, #112] @ 0x70 │ │ │ │ │ + str r5, [r0, #128] @ 0x80 │ │ │ │ │ + str r5, [r0, #152] @ 0x98 │ │ │ │ │ + bl 284 │ │ │ │ │ add r0, r4, #120 @ 0x78 │ │ │ │ │ - str r5, [r4, #156] @ 0x9c │ │ │ │ │ - str r5, [r4, #140] @ 0x8c │ │ │ │ │ + str r5, [r4, #120] @ 0x78 │ │ │ │ │ + str r5, [r4, #124] @ 0x7c │ │ │ │ │ + str r5, [r4, #128] @ 0x80 │ │ │ │ │ str r5, [r4, #132] @ 0x84 │ │ │ │ │ str r5, [r4, #136] @ 0x88 │ │ │ │ │ - str r5, [r4, #152] @ 0x98 │ │ │ │ │ - str r5, [r4, #148] @ 0x94 │ │ │ │ │ + str r5, [r4, #140] @ 0x8c │ │ │ │ │ str r5, [r4, #144] @ 0x90 │ │ │ │ │ - str r5, [r4, #120] @ 0x78 │ │ │ │ │ - str r5, [r4, #128] @ 0x80 │ │ │ │ │ - str r5, [r4, #124] @ 0x7c │ │ │ │ │ - bl 23c │ │ │ │ │ + str r5, [r4, #148] @ 0x94 │ │ │ │ │ + str r5, [r4, #152] @ 0x98 │ │ │ │ │ + str r5, [r4, #156] @ 0x9c │ │ │ │ │ + bl 284 │ │ │ │ │ + add r0, r4, #44 @ 0x2c │ │ │ │ │ mov r2, #32 │ │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ │ - add r0, r4, #44 @ 0x2c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0x000000e8 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x000000d8 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ .word 0xbff00000 │ │ │ │ │ │ │ │ │ │ -00001a90 : │ │ │ │ │ +00001c98 : │ │ │ │ │ fftw_planner_destroy(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r4, #0 │ │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ ldr r0, [r5, #120] @ 0x78 │ │ │ │ │ str r4, [r5, #80] @ 0x50 │ │ │ │ │ str r4, [r5, #88] @ 0x58 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ str r4, [r5, #120] @ 0x78 │ │ │ │ │ - cmp r3, r4 │ │ │ │ │ str r4, [r5, #128] @ 0x80 │ │ │ │ │ - beq 1aec │ │ │ │ │ + cmp r3, r4 │ │ │ │ │ + beq 1cfc │ │ │ │ │ mov r6, r4 │ │ │ │ │ ldr r3, [r5, #24] │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ ldr r0, [r3, r4] │ │ │ │ │ + add r4, r4, #20 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_destroy │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ - add r4, r4, #20 │ │ │ │ │ cmp r3, r6 │ │ │ │ │ - bhi 1acc │ │ │ │ │ + bhi 1cdc │ │ │ │ │ ldr r0, [r5, #24] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ │ │ │ │ │ -00001b00 : │ │ │ │ │ +00001d1c : │ │ │ │ │ fftw_mkplan_d(): │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r3, [r3, #4] │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + ldr r3, [r3, #4] │ │ │ │ │ blx r3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_problem_destroy │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00001b28 : │ │ │ │ │ +00001d58 : │ │ │ │ │ fftw_mkplan_f_d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - add r5, r0, #164 @ 0xa4 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ - mov lr, r1 │ │ │ │ │ - ldm r5, {r0, r1} │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ - ldr r6, [pc, #100] @ 1bb0 │ │ │ │ │ - ldr r1, [ip, #168] @ 0xa8 │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - and r7, r1, r6 │ │ │ │ │ - and r6, r6, r0 │ │ │ │ │ - bic r6, r6, r8 │ │ │ │ │ - orr r6, r6, r2 │ │ │ │ │ - bic r7, r7, r8 │ │ │ │ │ + ldr ip, [r0, #168] @ 0xa8 │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldr r5, [pc, #124] @ 1de8 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr lr, [r0, #164] @ 0xa4 │ │ │ │ │ + and r6, ip, r5 │ │ │ │ │ + lsr ip, ip, #20 │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [r0, #164] @ 0xa4 │ │ │ │ │ + and r5, r5, lr │ │ │ │ │ + lsr lr, lr, #20 │ │ │ │ │ + bic r5, r5, r7 │ │ │ │ │ + bic r6, r6, r7 │ │ │ │ │ + orr r5, r5, r2 │ │ │ │ │ orr r2, r2, r3 │ │ │ │ │ - orr r2, r2, r7 │ │ │ │ │ - lsr r0, r0, #20 │ │ │ │ │ - lsr r1, r1, #20 │ │ │ │ │ - orr r1, r1, r2, lsl #12 │ │ │ │ │ - orr r0, r0, r6, lsl #12 │ │ │ │ │ - ror r0, r0, #12 │ │ │ │ │ - ror r1, r1, #12 │ │ │ │ │ - str r0, [ip, #164] @ 0xa4 │ │ │ │ │ - str r1, [ip, #168] @ 0xa8 │ │ │ │ │ - mov r0, ip │ │ │ │ │ - mov r1, lr │ │ │ │ │ - bl 1b00 │ │ │ │ │ + orr r2, r2, r6 │ │ │ │ │ + orr lr, lr, r5, lsl #12 │ │ │ │ │ + strd r8, [sp] │ │ │ │ │ + orr ip, ip, r2, lsl #12 │ │ │ │ │ + ror lr, lr, #12 │ │ │ │ │ + ror ip, ip, #12 │ │ │ │ │ + str lr, [r0, #164] @ 0xa4 │ │ │ │ │ + str ip, [r0, #168] @ 0xa8 │ │ │ │ │ + bl 1d1c │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - ldrd r0, [sp] │ │ │ │ │ - stm r5, {r0, r1} │ │ │ │ │ - mov r0, r3 │ │ │ │ │ - add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r2, [sp] │ │ │ │ │ + strd r2, [r4, #164] @ 0xa4 │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x000fffff │ │ │ ├── primes.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2180 (bytes into file) │ │ │ │ │ + Start of section headers: 2360 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x884: │ │ │ │ │ +There are 11 section headers, starting at offset 0x938: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00047c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000754 0000d8 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0004b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0004b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata PROGBITS 00000000 0004b0 000010 00 A 0 0 4 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 0004c0 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0004c0 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 0004ec 000160 10 9 9 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 00064c 000106 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 00082c 000058 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000538 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000810 0000d0 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00056c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00056c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata PROGBITS 00000000 00056c 000010 00 A 0 0 4 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 00057c 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 00057c 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 0005a8 000160 10 9 9 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 000708 000106 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 0008e0 000058 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 22 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000070 196 FUNC LOCAL DEFAULT 1 fftw_power_mod.localalias │ │ │ │ │ - 3: 00000130 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000134 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000478 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000070 224 FUNC LOCAL DEFAULT 1 fftw_power_mod.localalias │ │ │ │ │ + 3: 0000014c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000150 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000534 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 16 OBJECT LOCAL DEFAULT 5 primes.0 │ │ │ │ │ 9: 00000000 112 FUNC GLOBAL DEFAULT 1 fftw_safe_mulmod │ │ │ │ │ - 10: 00000070 196 FUNC GLOBAL DEFAULT 1 fftw_power_mod │ │ │ │ │ + 10: 00000070 224 FUNC GLOBAL DEFAULT 1 fftw_power_mod │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idivmod │ │ │ │ │ - 12: 00000134 328 FUNC GLOBAL DEFAULT 1 fftw_find_generator │ │ │ │ │ + 12: 00000150 356 FUNC GLOBAL DEFAULT 1 fftw_find_generator │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ - 14: 0000027c 92 FUNC GLOBAL DEFAULT 1 fftw_first_divisor │ │ │ │ │ - 15: 000002d8 44 FUNC GLOBAL DEFAULT 1 fftw_is_prime │ │ │ │ │ - 16: 00000304 40 FUNC GLOBAL DEFAULT 1 fftw_next_prime │ │ │ │ │ - 17: 0000032c 104 FUNC GLOBAL DEFAULT 1 fftw_factors_into │ │ │ │ │ - 18: 00000394 60 FUNC GLOBAL DEFAULT 1 fftw_isqrt │ │ │ │ │ - 19: 000003d0 112 FUNC GLOBAL DEFAULT 1 fftw_choose_radix │ │ │ │ │ - 20: 00000440 44 FUNC GLOBAL DEFAULT 1 fftw_modulo │ │ │ │ │ - 21: 0000046c 16 FUNC GLOBAL DEFAULT 1 fftw_factors_into_small_primes │ │ │ │ │ + 14: 000002b4 112 FUNC GLOBAL DEFAULT 1 fftw_first_divisor │ │ │ │ │ + 15: 00000324 56 FUNC GLOBAL DEFAULT 1 fftw_is_prime │ │ │ │ │ + 16: 0000035c 52 FUNC GLOBAL DEFAULT 1 fftw_next_prime │ │ │ │ │ + 17: 00000390 124 FUNC GLOBAL DEFAULT 1 fftw_factors_into │ │ │ │ │ + 18: 0000040c 80 FUNC GLOBAL DEFAULT 1 fftw_isqrt │ │ │ │ │ + 19: 0000045c 140 FUNC GLOBAL DEFAULT 1 fftw_choose_radix │ │ │ │ │ + 20: 000004e8 64 FUNC GLOBAL DEFAULT 1 fftw_modulo │ │ │ │ │ + 21: 00000528 16 FUNC GLOBAL DEFAULT 1 fftw_factors_into_small_primes │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,30 +1,29 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x754 contains 27 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x810 contains 26 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000b0 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000000c8 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ -000000e8 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ -000000f4 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000108 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ +000000b8 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000000dc 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ +000000fc 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ 0000011c 0000091d R_ARM_JUMP24 00000000 fftw_safe_mulmod │ │ │ │ │ -0000012c 0000091d R_ARM_JUMP24 00000000 fftw_safe_mulmod │ │ │ │ │ -00000198 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000001b8 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -000001c4 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000224 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000234 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ -000002c0 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000002f0 00000e1c R_ARM_CALL 0000027c fftw_first_divisor │ │ │ │ │ -00000318 00000f1c R_ARM_CALL 000002d8 fftw_is_prime │ │ │ │ │ -0000034c 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000360 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -0000036c 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000003bc 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -000003e8 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000414 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000424 0000121c R_ARM_CALL 00000394 fftw_isqrt │ │ │ │ │ -0000043c 00000e1d R_ARM_JUMP24 0000027c fftw_first_divisor │ │ │ │ │ -0000044c 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000460 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000474 0000111d R_ARM_JUMP24 0000032c fftw_factors_into │ │ │ │ │ -00000478 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000128 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ +00000134 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000001c0 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000001e0 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000001ec 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +0000024c 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +0000025c 00000a1c R_ARM_CALL 00000070 fftw_power_mod │ │ │ │ │ +00000300 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000340 00000e1c R_ARM_CALL 000002b4 fftw_first_divisor │ │ │ │ │ +00000374 00000f1c R_ARM_CALL 00000324 fftw_is_prime │ │ │ │ │ +000003b8 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000003cc 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000003d8 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +0000043c 00000d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000478 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000004b4 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000004c4 0000121c R_ARM_CALL 0000040c fftw_isqrt │ │ │ │ │ +000004e4 00000e1d R_ARM_JUMP24 000002b4 fftw_first_divisor │ │ │ │ │ +000004f8 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000514 00000b1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000530 0000111d R_ARM_JUMP24 00000390 fftw_factors_into │ │ │ │ │ +00000534 00000603 R_ARM_REL32 00000000 .rodata │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -14,338 +14,384 @@ │ │ │ │ │ bgt 8 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ beq 68 │ │ │ │ │ mov r0, #0 │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ ands ip, r1, #1 │ │ │ │ │ mvnne ip, #0 │ │ │ │ │ + asr r1, r1, #1 │ │ │ │ │ and ip, ip, r3 │ │ │ │ │ sub lr, r2, ip │ │ │ │ │ cmp r0, lr │ │ │ │ │ subge ip, ip, r2 │ │ │ │ │ add r0, r0, ip │ │ │ │ │ sub ip, r2, r3 │ │ │ │ │ cmp r3, ip │ │ │ │ │ - asr r1, r1, #1 │ │ │ │ │ rsbge r3, r2, r3, lsl #1 │ │ │ │ │ lsllt r3, r3, #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ bne 2c │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r1 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ 00000070 : │ │ │ │ │ fftw_power_mod.localalias(): │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - beq 100 │ │ │ │ │ + beq 120 │ │ │ │ │ tst r1, #1 │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ - bne bc │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + bne d0 │ │ │ │ │ add r1, r1, r1, lsr #31 │ │ │ │ │ asr r1, r1, #1 │ │ │ │ │ bl 70 │ │ │ │ │ - ldr r2, [pc, #148] @ 130 │ │ │ │ │ + ldr r2, [pc, #168] @ 14c │ │ │ │ │ + mov r3, r0 │ │ │ │ │ sub r2, r2, r0 │ │ │ │ │ cmp r2, r0 │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - blt 120 │ │ │ │ │ + blt 140 │ │ │ │ │ mul r0, r3, r3 │ │ │ │ │ mov r1, r6 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ mov r0, r1 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ sub r4, r1, #1 │ │ │ │ │ - mov r1, r4 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ bl 70 │ │ │ │ │ R_ARM_CALL fftw_power_mod │ │ │ │ │ - ldr r3, [pc, #92] @ 130 │ │ │ │ │ + ldr r3, [pc, #100] @ 14c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r4 │ │ │ │ │ sub r3, r3, r0 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ cmp r5, r3 │ │ │ │ │ + ble 128 │ │ │ │ │ + bl 70 │ │ │ │ │ + R_ARM_CALL fftw_power_mod │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - bgt 108 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ + b 0 │ │ │ │ │ + R_ARM_JUMP24 fftw_safe_mulmod │ │ │ │ │ + mov r0, #1 │ │ │ │ │ + bx lr │ │ │ │ │ bl 70 │ │ │ │ │ R_ARM_CALL fftw_power_mod │ │ │ │ │ - mov r1, r6 │ │ │ │ │ mul r0, r5, r0 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ mov r0, r1 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - mov r0, #1 │ │ │ │ │ - bx lr │ │ │ │ │ - bl 70 │ │ │ │ │ - R_ARM_CALL fftw_power_mod │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_safe_mulmod │ │ │ │ │ + b c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_safe_mulmod │ │ │ │ │ + b 10c │ │ │ │ │ .word 0x00016a09 │ │ │ │ │ │ │ │ │ │ -00000134 : │ │ │ │ │ +00000150 : │ │ │ │ │ fftw_find_generator(): │ │ │ │ │ cmp r0, #2 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ moveq r6, #1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ │ - beq 24c │ │ │ │ │ + beq 274 │ │ │ │ │ sub r8, r0, #1 │ │ │ │ │ mov r3, #2 │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r4, r8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ asr r4, r4, #1 │ │ │ │ │ ands r6, r4, #1 │ │ │ │ │ - beq 15c │ │ │ │ │ + beq 184 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ - beq 264 │ │ │ │ │ + beq 29c │ │ │ │ │ cmp r4, #8 │ │ │ │ │ - ble 258 │ │ │ │ │ + ble 290 │ │ │ │ │ mov r5, #3 │ │ │ │ │ - b 190 │ │ │ │ │ + b 1b8 │ │ │ │ │ add r5, r5, #2 │ │ │ │ │ mul r3, r5, r5 │ │ │ │ │ cmp r3, r4 │ │ │ │ │ - bgt 1e4 │ │ │ │ │ + bgt 20c │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 180 │ │ │ │ │ + bne 1a8 │ │ │ │ │ add r9, r6, #1 │ │ │ │ │ add r6, sp, r6, lsl #2 │ │ │ │ │ str r5, [r6] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r4, r0 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - beq 1b0 │ │ │ │ │ + beq 1d8 │ │ │ │ │ add r5, r5, #2 │ │ │ │ │ - mul r3, r5, r5 │ │ │ │ │ mov r6, r9 │ │ │ │ │ + mul r3, r5, r5 │ │ │ │ │ cmp r3, r4 │ │ │ │ │ - ble 190 │ │ │ │ │ + ble 1b8 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ addne r5, r6, #1 │ │ │ │ │ lslne r6, r6, #2 │ │ │ │ │ - beq 270 │ │ │ │ │ + beq 2a8 │ │ │ │ │ add r6, sp, r6 │ │ │ │ │ str r4, [r6] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ mov r4, #0 │ │ │ │ │ mov r6, #2 │ │ │ │ │ - b 220 │ │ │ │ │ + b 248 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ cmp r5, r4 │ │ │ │ │ - ble 24c │ │ │ │ │ + ble 274 │ │ │ │ │ add r3, sp, r4, lsl #2 │ │ │ │ │ ldr r1, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ - mov r2, r7 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + mov r2, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 70 │ │ │ │ │ R_ARM_CALL fftw_power_mod │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - bne 20c │ │ │ │ │ + bne 234 │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ mov r4, #0 │ │ │ │ │ - b 218 │ │ │ │ │ + b 240 │ │ │ │ │ mov r0, r6 │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r6, #4 │ │ │ │ │ mov r5, #2 │ │ │ │ │ - b 1f4 │ │ │ │ │ + b 21c │ │ │ │ │ mov r5, r4 │ │ │ │ │ mov r1, #2 │ │ │ │ │ - b 200 │ │ │ │ │ + b 228 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ mov r5, r6 │ │ │ │ │ - b 200 │ │ │ │ │ + b 228 │ │ │ │ │ │ │ │ │ │ -0000027c : │ │ │ │ │ +000002b4 : │ │ │ │ │ fftw_first_divisor(): │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ - ble 2d0 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + ble 310 │ │ │ │ │ tst r0, #1 │ │ │ │ │ moveq r5, #2 │ │ │ │ │ - beq 2d0 │ │ │ │ │ + beq 310 │ │ │ │ │ cmp r5, #8 │ │ │ │ │ - ble 2d0 │ │ │ │ │ + ble 310 │ │ │ │ │ mov r4, #3 │ │ │ │ │ - b 2b8 │ │ │ │ │ + b 2f8 │ │ │ │ │ add r4, r4, #2 │ │ │ │ │ mul r3, r4, r4 │ │ │ │ │ cmp r5, r3 │ │ │ │ │ - blt 2d0 │ │ │ │ │ + blt 310 │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 2a8 │ │ │ │ │ + bne 2e8 │ │ │ │ │ mov r5, r4 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000002d8 : │ │ │ │ │ +00000324 : │ │ │ │ │ fftw_is_prime(): │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - bgt 2e8 │ │ │ │ │ + bgt 334 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - bl 27c │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + bl 2b4 │ │ │ │ │ R_ARM_CALL fftw_first_divisor │ │ │ │ │ sub r0, r0, r4 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ clz r0, r0 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000304 : │ │ │ │ │ +0000035c : │ │ │ │ │ fftw_next_prime(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - b 314 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + b 370 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl 2d8 │ │ │ │ │ + bl 324 │ │ │ │ │ R_ARM_CALL fftw_is_prime │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 310 │ │ │ │ │ + beq 36c │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000032c : │ │ │ │ │ +00000390 : │ │ │ │ │ fftw_factors_into(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r5, [r1] │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldr r5, [r1] │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ cmp r5, #0 │ │ │ │ │ movne r6, r1 │ │ │ │ │ - beq 384 │ │ │ │ │ + beq 3f0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 378 │ │ │ │ │ + bne 3e4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r4, r0 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - beq 358 │ │ │ │ │ + beq 3c4 │ │ │ │ │ ldr r5, [r6, #4]! │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - bne 344 │ │ │ │ │ + bne 3b0 │ │ │ │ │ sub r0, r4, #1 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ clz r0, r0 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ lsr r0, r0, #5 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000394 : │ │ │ │ │ +0000040c : │ │ │ │ │ fftw_isqrt(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ mov r4, r5 │ │ │ │ │ - beq 3c8 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + beq 448 │ │ │ │ │ mov r0, #1 │ │ │ │ │ add r4, r4, r0 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ add r4, r4, r4, lsr #31 │ │ │ │ │ asr r4, r4, #1 │ │ │ │ │ mov r1, r4 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ cmp r4, r0 │ │ │ │ │ - bgt 3a8 │ │ │ │ │ + bgt 428 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000003d0 : │ │ │ │ │ +0000045c : │ │ │ │ │ fftw_choose_radix(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - cmp r4, #0 │ │ │ │ │ mov r0, r1 │ │ │ │ │ - ble 3fc │ │ │ │ │ + cmp r4, #0 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + ble 494 │ │ │ │ │ mov r1, r4 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 40c │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - beq 438 │ │ │ │ │ + moveq r0, r4 │ │ │ │ │ + bne 4a4 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + beq 4d8 │ │ │ │ │ rsb r1, r4, #0 │ │ │ │ │ cmp r1, r0 │ │ │ │ │ - blt 414 │ │ │ │ │ + blt 4b4 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - bne 40c │ │ │ │ │ - bl 394 │ │ │ │ │ + bne 4a4 │ │ │ │ │ + bl 40c │ │ │ │ │ R_ARM_CALL fftw_isqrt │ │ │ │ │ mul r3, r0, r0 │ │ │ │ │ cmp r4, r3 │ │ │ │ │ - bne 40c │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ - b 27c │ │ │ │ │ + bne 4a4 │ │ │ │ │ + b 488 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + b 2b4 │ │ │ │ │ R_ARM_JUMP24 fftw_first_divisor │ │ │ │ │ │ │ │ │ │ -00000440 : │ │ │ │ │ +000004e8 : │ │ │ │ │ fftw_modulo(): │ │ │ │ │ subs r2, r0, #0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - blt 458 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + blt 50c │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ mov r0, r1 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mvn r0, r2 │ │ │ │ │ sub r4, r1, #1 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ sub r0, r4, r1 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000046c : │ │ │ │ │ +00000528 : │ │ │ │ │ fftw_factors_into_small_primes(): │ │ │ │ │ - ldr r1, [pc, #4] @ 478 │ │ │ │ │ + ldr r1, [pc, #4] @ 534 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - b 32c │ │ │ │ │ + b 390 │ │ │ │ │ R_ARM_JUMP24 fftw_factors_into │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ ├── print.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2112 (bytes into file) │ │ │ │ │ + Start of section headers: 2180 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 12 │ │ │ │ │ Section header string table index: 11 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ -There are 12 section headers, starting at offset 0x840: │ │ │ │ │ +There are 12 section headers, starting at offset 0x884: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000528 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000788 000050 08 I 9 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00055c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00055c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00055c 00001d 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000579 000051 00 A 0 0 1 │ │ │ │ │ - [ 7] .note.GNU-stack PROGBITS 00000000 0005ca 000000 00 0 0 1 │ │ │ │ │ - [ 8] .ARM.attributes ARM_ATTRIBUTES 00000000 0005ca 00002b 00 0 0 1 │ │ │ │ │ - [ 9] .symtab SYMTAB 00000000 0005f8 000120 10 10 13 4 │ │ │ │ │ - [10] .strtab STRTAB 00000000 000718 000070 00 0 0 1 │ │ │ │ │ - [11] .shstrtab STRTAB 00000000 0007d8 000067 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00056c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0007cc 000050 08 I 9 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0005a0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0005a0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0005a0 00001d 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0005bd 000051 00 A 0 0 1 │ │ │ │ │ + [ 7] .note.GNU-stack PROGBITS 00000000 00060e 000000 00 0 0 1 │ │ │ │ │ + [ 8] .ARM.attributes ARM_ATTRIBUTES 00000000 00060e 00002b 00 0 0 1 │ │ │ │ │ + [ 9] .symtab SYMTAB 00000000 00063c 000120 10 10 13 4 │ │ │ │ │ + [10] .strtab STRTAB 00000000 00075c 000070 00 0 0 1 │ │ │ │ │ + [11] .shstrtab STRTAB 00000000 00081c 000067 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -3,19 +3,19 @@ │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000004 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 4: 0000000c 0 NOTYPE LOCAL DEFAULT 5 .LC2 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 6: 00000000 1168 FUNC LOCAL DEFAULT 1 vprint │ │ │ │ │ + 6: 00000000 1204 FUNC LOCAL DEFAULT 1 vprint │ │ │ │ │ 7: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ - 8: 0000046c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 9: 00000490 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 10: 00000490 44 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 11: 000004fc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 00000504 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 00000490 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 9: 000004b4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 10: 000004b4 44 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 11: 00000534 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 0000053c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_print │ │ │ │ │ - 14: 000004bc 72 FUNC GLOBAL DEFAULT 1 fftw_mkprinter │ │ │ │ │ + 14: 000004e0 92 FUNC GLOBAL DEFAULT 1 fftw_mkprinter │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 16: 00000504 36 FUNC GLOBAL DEFAULT 1 fftw_printer_destroy │ │ │ │ │ + 16: 0000053c 48 FUNC GLOBAL DEFAULT 1 fftw_printer_destroy │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,13 +1,13 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x788 contains 10 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x7cc contains 10 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000001c4 00000d1c R_ARM_CALL 00000000 fftw_tensor_print │ │ │ │ │ -0000046c 00000703 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000470 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ -00000478 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ -0000047c 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ -00000484 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000488 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ -0000048c 00000303 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ -000004c8 00000f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000524 0000111d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +000001ec 00000d1c R_ARM_CALL 00000000 fftw_tensor_print │ │ │ │ │ +00000490 00000703 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000494 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ +0000049c 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ +000004a0 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ +000004a8 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000004ac 00000403 R_ARM_REL32 0000000c .LC2 │ │ │ │ │ +000004b0 00000303 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ +000004f4 00000f1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000568 0000111d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,299 +1,308 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ vprint(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r1 │ │ │ │ │ - ldrb r1, [r5], #1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ │ + ldrb r1, [r5], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - beq 9c │ │ │ │ │ - ldr r8, [pc, #1096] @ 46c │ │ │ │ │ + beq ac │ │ │ │ │ + ldr r8, [pc, #1116] @ 490 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r7, r2 │ │ │ │ │ add r8, pc, r8 │ │ │ │ │ - b 50 │ │ │ │ │ + b 60 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - blx r3 │ │ │ │ │ mov r6, r5 │ │ │ │ │ + blx r3 │ │ │ │ │ mov r5, r6 │ │ │ │ │ ldrb r1, [r5], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - beq 9c │ │ │ │ │ + beq ac │ │ │ │ │ cmp r1, #37 @ 0x25 │ │ │ │ │ - bne 30 │ │ │ │ │ + bne 40 │ │ │ │ │ ldrb r3, [r6, #1] │ │ │ │ │ add r5, r6, #2 │ │ │ │ │ sub r3, r3, #40 @ 0x28 │ │ │ │ │ cmp r3, #80 @ 0x50 │ │ │ │ │ - bhi 88 │ │ │ │ │ + bhi 98 │ │ │ │ │ ldrb r3, [r8, r3] │ │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ │ nop @ (mov r0, r0) │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #20] │ │ │ │ │ sub r3, r3, r2 │ │ │ │ │ str r3, [r4, #16] │ │ │ │ │ mov r6, r5 │ │ │ │ │ mov r5, r6 │ │ │ │ │ ldrb r1, [r5], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 50 │ │ │ │ │ + bne 60 │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr sl, [r7], #4 │ │ │ │ │ mov r6, r5 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - bge c8 │ │ │ │ │ + bge ec │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #45 @ 0x2d │ │ │ │ │ mov r0, r4 │ │ │ │ │ - blx r3 │ │ │ │ │ rsb sl, sl, #0 │ │ │ │ │ - ldr r1, [pc, #928] @ 470 │ │ │ │ │ - ldr r0, [pc, #928] @ 474 │ │ │ │ │ + blx r3 │ │ │ │ │ + ldr r1, [pc, #928] @ 494 │ │ │ │ │ mov r9, sp │ │ │ │ │ mov r5, sp │ │ │ │ │ + ldr r0, [pc, #920] @ 498 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ smull r3, r2, r0, sl │ │ │ │ │ asr r3, sl, #31 │ │ │ │ │ rsb r3, r3, r2, asr #2 │ │ │ │ │ add r2, r3, r3, lsl #2 │ │ │ │ │ sub r2, sl, r2, lsl #1 │ │ │ │ │ - ldrb r2, [r1, r2] │ │ │ │ │ subs sl, r3, #0 │ │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ │ strb r2, [r5], #1 │ │ │ │ │ - bne dc │ │ │ │ │ + bne 100 │ │ │ │ │ ldrb r1, [r5, #-1]! │ │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldr r3, [r4, #8] │ │ │ │ │ blx r3 │ │ │ │ │ cmp r5, r9 │ │ │ │ │ - bne 100 │ │ │ │ │ - b 40 │ │ │ │ │ - ldr r1, [pc, #852] @ 478 │ │ │ │ │ - ldr r3, [r7], #4 │ │ │ │ │ + bne 124 │ │ │ │ │ + b 50 │ │ │ │ │ + ldr r1, [pc, #852] @ 49c │ │ │ │ │ mov r9, sp │ │ │ │ │ mov r6, sp │ │ │ │ │ + ldr r3, [r7], #4 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ and r2, r3, #15 │ │ │ │ │ - ldrb r2, [r1, r2] │ │ │ │ │ cmp r3, #15 │ │ │ │ │ - strb r2, [r6], #1 │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ - bhi 130 │ │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ │ + strb r2, [r6], #1 │ │ │ │ │ + bhi 154 │ │ │ │ │ sub fp, r6, r9 │ │ │ │ │ cmp fp, #7 │ │ │ │ │ - bgt 174 │ │ │ │ │ + bgt 198 │ │ │ │ │ mov sl, #8 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ sub sl, sl, #1 │ │ │ │ │ blx r3 │ │ │ │ │ cmp fp, sl │ │ │ │ │ - bne 158 │ │ │ │ │ + bne 17c │ │ │ │ │ ldrb r1, [r6, #-1]! │ │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldr r3, [r4, #8] │ │ │ │ │ blx r3 │ │ │ │ │ cmp r6, r9 │ │ │ │ │ - bne 174 │ │ │ │ │ - b 88 │ │ │ │ │ + bne 198 │ │ │ │ │ + b 98 │ │ │ │ │ ldr r0, [r7], #4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 440 │ │ │ │ │ + beq 464 │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ mov r1, r4 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ blx r3 │ │ │ │ │ - mov r6, r5 │ │ │ │ │ - b 40 │ │ │ │ │ + b 50 │ │ │ │ │ ldr r0, [r7], #4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 440 │ │ │ │ │ + beq 464 │ │ │ │ │ mov r1, r4 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_print │ │ │ │ │ - mov r6, r5 │ │ │ │ │ - b 40 │ │ │ │ │ + b 50 │ │ │ │ │ ldr r1, [r7], #4 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ and r1, r1, #255 @ 0xff │ │ │ │ │ - mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ - mov r6, r5 │ │ │ │ │ - b 40 │ │ │ │ │ + b 50 │ │ │ │ │ ldr sl, [r7], #4 │ │ │ │ │ add r5, r6, #3 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - bne 3f4 │ │ │ │ │ + bne 418 │ │ │ │ │ ldrb r3, [r6, #2] │ │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ │ - beq 88 │ │ │ │ │ + beq 98 │ │ │ │ │ ldrb r3, [r5], #1 │ │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ │ - bne 208 │ │ │ │ │ - b 88 │ │ │ │ │ + bne 22c │ │ │ │ │ + b 98 │ │ │ │ │ ldr r0, [r7], #4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 440 │ │ │ │ │ + beq 464 │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ mov r1, r4 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ blx r3 │ │ │ │ │ - mov r6, r5 │ │ │ │ │ - b 40 │ │ │ │ │ + b 50 │ │ │ │ │ ldr r6, [r7], #4 │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - bne 258 │ │ │ │ │ - b 440 │ │ │ │ │ + bne 27c │ │ │ │ │ + b 464 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldrb r1, [r6], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 24c │ │ │ │ │ + bne 270 │ │ │ │ │ mov r6, r5 │ │ │ │ │ - b 8c │ │ │ │ │ - ldr r0, [pc, #520] @ 47c │ │ │ │ │ - ldr r2, [r7], #4 │ │ │ │ │ - ldr ip, [pc, #516] @ 480 │ │ │ │ │ + b 9c │ │ │ │ │ + ldr r0, [pc, #520] @ 4a0 │ │ │ │ │ mov r9, sp │ │ │ │ │ mov r6, sp │ │ │ │ │ + ldr r2, [r7], #4 │ │ │ │ │ + ldr ip, [pc, #508] @ 4a4 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ umull r1, r3, ip, r2 │ │ │ │ │ lsr r3, r3, #3 │ │ │ │ │ add r1, r3, r3, lsl #2 │ │ │ │ │ sub r1, r2, r1, lsl #1 │ │ │ │ │ ldrb r1, [r0, r1] │ │ │ │ │ strb r1, [r6], #1 │ │ │ │ │ mov r1, r2 │ │ │ │ │ - cmp r1, #9 │ │ │ │ │ mov r2, r3 │ │ │ │ │ - bhi 284 │ │ │ │ │ + cmp r1, #9 │ │ │ │ │ + bhi 2a8 │ │ │ │ │ subs fp, r6, r9 │ │ │ │ │ - bpl 2d4 │ │ │ │ │ + bpl 2f8 │ │ │ │ │ mov sl, #0 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ sub sl, sl, #1 │ │ │ │ │ blx r3 │ │ │ │ │ cmp sl, fp │ │ │ │ │ - bne 2b8 │ │ │ │ │ + bne 2dc │ │ │ │ │ ldrb r1, [r6, #-1]! │ │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldr r3, [r4, #8] │ │ │ │ │ blx r3 │ │ │ │ │ cmp r6, r9 │ │ │ │ │ - bne 2d4 │ │ │ │ │ - b 88 │ │ │ │ │ + bne 2f8 │ │ │ │ │ + b 98 │ │ │ │ │ ldr sl, [r7], #4 │ │ │ │ │ cmp sl, #1 │ │ │ │ │ - ble 88 │ │ │ │ │ - ldr r6, [pc, #384] @ 484 │ │ │ │ │ + ble 98 │ │ │ │ │ + ldr r6, [pc, #384] @ 4a8 │ │ │ │ │ mov r1, #45 @ 0x2d │ │ │ │ │ add r6, pc, r6 │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldrb r1, [r6], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 30c │ │ │ │ │ + bne 330 │ │ │ │ │ mov r6, r5 │ │ │ │ │ - b c8 │ │ │ │ │ - ldr r1, [pc, #340] @ 488 │ │ │ │ │ - ldr r3, [r7], #4 │ │ │ │ │ + b ec │ │ │ │ │ + ldr r1, [pc, #340] @ 4ac │ │ │ │ │ mov r9, sp │ │ │ │ │ mov r6, sp │ │ │ │ │ + ldr r3, [r7], #4 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ and r2, r3, #15 │ │ │ │ │ - ldrb r2, [r1, r2] │ │ │ │ │ cmp r3, #15 │ │ │ │ │ - strb r2, [r6], #1 │ │ │ │ │ lsr r3, r3, #4 │ │ │ │ │ - bhi 340 │ │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ │ + strb r2, [r6], #1 │ │ │ │ │ + bhi 364 │ │ │ │ │ subs fp, r6, r9 │ │ │ │ │ - bpl 380 │ │ │ │ │ + bpl 3a4 │ │ │ │ │ mov sl, #0 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ sub sl, sl, #1 │ │ │ │ │ blx r3 │ │ │ │ │ cmp sl, fp │ │ │ │ │ - bne 364 │ │ │ │ │ + bne 388 │ │ │ │ │ ldrb r1, [r6, #-1]! │ │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldr r3, [r4, #8] │ │ │ │ │ blx r3 │ │ │ │ │ cmp r6, r9 │ │ │ │ │ - bne 380 │ │ │ │ │ - b 88 │ │ │ │ │ + bne 3a4 │ │ │ │ │ + b 98 │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ │ mov r1, #10 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldr r2, [r4, #20] │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ str r3, [r4, #16] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ blx r3 │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 88 │ │ │ │ │ + ble 98 │ │ │ │ │ mov r6, #0 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #32 │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ cmp r6, r3 │ │ │ │ │ - blt 3cc │ │ │ │ │ + blt 3f0 │ │ │ │ │ mov r6, r5 │ │ │ │ │ - b 8c │ │ │ │ │ - mov r1, #47 @ 0x2f │ │ │ │ │ + b 9c │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ + mov r1, #47 @ 0x2f │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldrb r1, [r6, #2] │ │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ │ - beq 428 │ │ │ │ │ + beq 44c │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldrb r1, [r5], #1 │ │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ │ - bne 410 │ │ │ │ │ + bne 434 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r1, #61 @ 0x3d │ │ │ │ │ mov r0, r4 │ │ │ │ │ - blx r3 │ │ │ │ │ mov r6, r5 │ │ │ │ │ - b ac │ │ │ │ │ - ldr r6, [pc, #68] @ 48c │ │ │ │ │ + blx r3 │ │ │ │ │ + b d0 │ │ │ │ │ + ldr r6, [pc, #68] @ 4b0 │ │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ │ add r6, pc, r6 │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ ldrb r1, [r6], #1 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 450 │ │ │ │ │ - b 88 │ │ │ │ │ - .word 0x0000043c │ │ │ │ │ + bne 474 │ │ │ │ │ + b 98 │ │ │ │ │ + .word 0x00000450 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ .word 0x00000390 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x66666667 │ │ │ │ │ .word 0x00000344 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x000001f4 │ │ │ │ │ @@ -302,55 +311,63 @@ │ │ │ │ │ .word 0x00000178 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ .word 0x00000144 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x0000003c │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -00000490 : │ │ │ │ │ +000004b4 : │ │ │ │ │ print(): │ │ │ │ │ push {r1, r2, r3} │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - add r2, sp, #16 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + add r2, sp, #16 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -000004bc : │ │ │ │ │ +000004e0 : │ │ │ │ │ fftw_mkprinter(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r2 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - ldr r2, [pc, #40] @ 4fc │ │ │ │ │ + ldr r2, [pc, #52] @ 534 │ │ │ │ │ + str r4, [r0, #12] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ str r2, [r0] │ │ │ │ │ - ldr r2, [pc, #32] @ 500 │ │ │ │ │ - str r4, [r0, #12] │ │ │ │ │ + ldr r2, [pc, #36] @ 538 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ stmib r0, {r2, r5} │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ str r2, [r0, #16] │ │ │ │ │ mov r2, #2 │ │ │ │ │ str r2, [r0, #20] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0xffffffb8 │ │ │ │ │ - .word 0xfffffb18 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xffffffa8 │ │ │ │ │ + .word 0xfffffae8 │ │ │ │ │ │ │ │ │ │ -00000504 : │ │ │ │ │ +0000053c : │ │ │ │ │ fftw_printer_destroy(): │ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - beq 51c │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + beq 558 │ │ │ │ │ blx r3 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {} │ │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ Hex dump of section '.rodata': │ │ │ │ │ - 0x00000000 c9000404 04040404 04040404 04040404 ................ │ │ │ │ │ - 0x00000010 04040404 04040404 04040404 0b040404 ................ │ │ │ │ │ - 0x00000020 04040404 04290404 46040404 4f040404 .....)..F...O... │ │ │ │ │ - 0x00000030 04040404 04040404 04040456 0b040404 ...........V.... │ │ │ │ │ - 0x00000040 04040404 0404045d 68040471 047d9e04 .......]h..q.}.. │ │ │ │ │ - 0x00000050 ad . │ │ │ │ │ + 0x00000000 ce000404 04040404 04040404 04040404 ................ │ │ │ │ │ + 0x00000010 04040404 04040404 04040404 10040404 ................ │ │ │ │ │ + 0x00000020 04040404 042e0404 4b040404 54040404 ........K...T... │ │ │ │ │ + 0x00000030 04040404 04040404 0404045b 10040404 ...........[.... │ │ │ │ │ + 0x00000040 04040404 04040462 6d040476 0482a304 .......bm..v.... │ │ │ │ │ + 0x00000050 b2 . │ │ │ ├── problem.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1084 (bytes into file) │ │ │ │ │ + Start of section headers: 1100 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0x43c: │ │ │ │ │ +There are 15 section headers, starting at offset 0x44c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00006c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000360 000028 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0000a0 00001b 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.local PROGBITS 00000000 0000bb 000004 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.local REL 00000000 000388 000008 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 0000bf 000014 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000390 000020 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 0000d3 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0000d3 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 000100 000190 10 13 20 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 000290 0000ce 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 0003b0 00008a 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00007c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000370 000028 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0000b0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0000b0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0000b0 00001b 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.local PROGBITS 00000000 0000cb 000004 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.local REL 00000000 000398 000008 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 0000cf 000014 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 0003a0 000020 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 0000e3 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0000e3 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 000110 000190 10 13 20 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 0002a0 0000ce 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 0003c0 00008a 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -10,19 +10,19 @@ │ │ │ │ │ 6: 00000018 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 7: 00000010 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 8: 0000001c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 9: 0000001c 20 FUNC LOCAL DEFAULT 1 unsolvable_hash │ │ │ │ │ 10: 0000002c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 11: 00000030 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 12: 00000030 4 FUNC LOCAL DEFAULT 1 unsolvable_zero │ │ │ │ │ - 13: 00000068 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 13: 00000078 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.local │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 4 OBJECT LOCAL DEFAULT 6 the_unsolvable_problem │ │ │ │ │ 17: 00000000 20 OBJECT LOCAL DEFAULT 8 padt │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5puts │ │ │ │ │ - 21: 00000034 20 FUNC GLOBAL DEFAULT 1 fftw_mkproblem │ │ │ │ │ + 21: 00000034 32 FUNC GLOBAL DEFAULT 1 fftw_mkproblem │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 23: 00000048 20 FUNC GLOBAL DEFAULT 1 fftw_problem_destroy │ │ │ │ │ - 24: 0000005c 16 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_unsolvable │ │ │ │ │ + 23: 00000054 24 FUNC GLOBAL DEFAULT 1 fftw_problem_destroy │ │ │ │ │ + 24: 0000006c 16 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_unsolvable │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x360 contains 5 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x370 contains 5 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000018 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ 00000028 0000141d R_ARM_JUMP24 00000000 fftw_md5puts │ │ │ │ │ 0000002c 00000703 R_ARM_REL32 00000010 .LC1 │ │ │ │ │ -0000003c 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000068 00000e03 R_ARM_REL32 00000000 .data.rel.local │ │ │ │ │ +00000040 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000078 00000e03 R_ARM_REL32 00000000 .data.rel.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.local' at offset 0x388 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.local' at offset 0x398 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00001202 R_ARM_ABS32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x390 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x3a0 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000902 R_ARM_ABS32 0000001c unsolvable_hash │ │ │ │ │ 00000008 00000c02 R_ARM_ABS32 00000030 unsolvable_zero │ │ │ │ │ 0000000c 00000502 R_ARM_ABS32 00000004 unsolvable_print │ │ │ │ │ 00000010 00000202 R_ARM_ABS32 00000000 unsolvable_destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -29,29 +29,33 @@ │ │ │ │ │ │ │ │ │ │ 00000030 : │ │ │ │ │ unsolvable_zero(): │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ 00000034 : │ │ │ │ │ fftw_mkproblem(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ str r4, [r0] │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000048 : │ │ │ │ │ +00000054 : │ │ │ │ │ fftw_problem_destroy(): │ │ │ │ │ subs r3, r0, #0 │ │ │ │ │ - bxeq lr │ │ │ │ │ + beq 68 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ ldr r3, [r3, #16] │ │ │ │ │ bx r3 │ │ │ │ │ + bx lr │ │ │ │ │ │ │ │ │ │ -0000005c : │ │ │ │ │ +0000006c : │ │ │ │ │ fftw_mkproblem_unsolvable(): │ │ │ │ │ - ldr r0, [pc, #4] @ 68 │ │ │ │ │ + ldr r0, [pc, #4] @ 78 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bx lr │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_REL32 .data.rel.local │ │ │ ├── rader.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 664 (bytes into file) │ │ │ │ │ + Start of section headers: 720 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x298: │ │ │ │ │ +There are 10 section headers, starting at offset 0x2d0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000100 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000230 000018 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000134 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000134 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000134 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000134 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000160 000070 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0001d0 00005e 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000248 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000138 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000268 000018 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00016c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00016c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 00016c 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00016c 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000198 000070 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000208 00005e 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000280 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 7 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 72 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_insert │ │ │ │ │ + 2: 00000000 100 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_insert │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 4: 00000048 84 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_find │ │ │ │ │ - 5: 0000009c 100 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_delete │ │ │ │ │ + 4: 00000064 88 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_find │ │ │ │ │ + 5: 000000bc 124 FUNC GLOBAL DEFAULT 1 fftw_rader_tl_delete │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x230 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x268 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000001c 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -000000f0 0000061c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000000fc 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000028 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000120 0000061c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000134 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,80 +1,94 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_rader_tl_insert(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, #24 │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ - mov r4, r3 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r3, #1 │ │ │ │ │ - str r3, [r0, #16] │ │ │ │ │ - ldr r3, [r8] │ │ │ │ │ str r7, [r0] │ │ │ │ │ str r6, [r0, #4] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + str r3, [r0, #16] │ │ │ │ │ + ldr r3, [r8] │ │ │ │ │ str r5, [r0, #8] │ │ │ │ │ str r4, [r0, #12] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ str r3, [r0, #20] │ │ │ │ │ str r0, [r8] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000048 : │ │ │ │ │ +00000064 : │ │ │ │ │ fftw_rader_tl_find(): │ │ │ │ │ mov ip, r0 │ │ │ │ │ subs r0, r3, #0 │ │ │ │ │ - bne 64 │ │ │ │ │ - bx lr │ │ │ │ │ + bne 80 │ │ │ │ │ + b b8 │ │ │ │ │ ldr r0, [r0, #20] │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bxeq lr │ │ │ │ │ + beq b4 │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmp r3, ip │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 74 │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 74 │ │ │ │ │ ldr r3, [r0, #8] │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 74 │ │ │ │ │ ldr r3, [r0, #16] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r0, #16] │ │ │ │ │ ldr r0, [r0, #12] │ │ │ │ │ bx lr │ │ │ │ │ + bx lr │ │ │ │ │ │ │ │ │ │ -0000009c : │ │ │ │ │ +000000bc : │ │ │ │ │ fftw_rader_tl_delete(): │ │ │ │ │ cmp r0, #0 │ │ │ │ │ bxeq lr │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - bne c8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + bne ec │ │ │ │ │ + b 10c │ │ │ │ │ add r1, r4, #20 │ │ │ │ │ ldr r4, [r4, #20] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - popeq {r4, pc} │ │ │ │ │ + beq 10c │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ cmp r3, r0 │ │ │ │ │ - bne b8 │ │ │ │ │ + bne dc │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ str r3, [r4, #16] │ │ │ │ │ - popgt {r4, pc} │ │ │ │ │ + ble 118 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [r1] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ ├── scan.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1260 (bytes into file) │ │ │ │ │ + Start of section headers: 1344 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x4ec: │ │ │ │ │ +There are 10 section headers, starting at offset 0x540: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000324 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00048c 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000358 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000358 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000358 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000358 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000384 0000b0 10 8 7 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000434 000056 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 00049c 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000378 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0004e0 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0003ac 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0003ac 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 0003ac 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0003ac 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0003d8 0000b0 10 8 7 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000488 000056 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0004f0 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,14 +1,14 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 11 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 240 FUNC LOCAL DEFAULT 1 getlong │ │ │ │ │ - 3: 000000f0 460 FUNC LOCAL DEFAULT 1 vscan │ │ │ │ │ - 4: 000002bc 44 FUNC LOCAL DEFAULT 1 scan │ │ │ │ │ - 5: 00000318 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000320 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 000002e8 56 FUNC GLOBAL DEFAULT 1 fftw_mkscanner │ │ │ │ │ + 2: 00000000 276 FUNC LOCAL DEFAULT 1 getlong │ │ │ │ │ + 3: 00000114 496 FUNC LOCAL DEFAULT 1 vscan │ │ │ │ │ + 4: 00000304 44 FUNC LOCAL DEFAULT 1 scan │ │ │ │ │ + 5: 0000036c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000374 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000330 68 FUNC GLOBAL DEFAULT 1 fftw_mkscanner │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 9: 00000320 4 FUNC GLOBAL DEFAULT 1 fftw_scanner_destroy │ │ │ │ │ + 9: 00000374 4 FUNC GLOBAL DEFAULT 1 fftw_scanner_destroy │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x48c contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x4e0 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000002f0 0000081c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000320 00000a1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +0000033c 0000081c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000374 00000a1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,221 +2,242 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ getlong(): │ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - cmn r3, #1 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ - mvnne r2, #0 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r2 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + cmn r3, #1 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + mvnne r2, #0 │ │ │ │ │ strne r2, [r0, #12] │ │ │ │ │ - bne 30 │ │ │ │ │ + bne 40 │ │ │ │ │ ldr r3, [r0, #8] │ │ │ │ │ blx r3 │ │ │ │ │ mov r3, r0 │ │ │ │ │ sub r2, r3, #43 @ 0x2b │ │ │ │ │ bics r2, r2, #2 │ │ │ │ │ movne r8, #1 │ │ │ │ │ - bne 60 │ │ │ │ │ + bne 70 │ │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ movne r8, #1 │ │ │ │ │ mvneq r8, #0 │ │ │ │ │ cmn r3, #1 │ │ │ │ │ mvnne r2, #0 │ │ │ │ │ strne r2, [r4, #12] │ │ │ │ │ - beq dc │ │ │ │ │ + beq 100 │ │ │ │ │ mov sl, #0 │ │ │ │ │ - mov r9, sl │ │ │ │ │ mvn r6, #0 │ │ │ │ │ - b 9c │ │ │ │ │ + mov r9, sl │ │ │ │ │ + b ac │ │ │ │ │ sub ip, r3, #87 @ 0x57 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ mla sl, r5, sl, ip │ │ │ │ │ cmn r3, #1 │ │ │ │ │ strne r6, [r4, #12] │ │ │ │ │ - bne 98 │ │ │ │ │ + bne a8 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ mov r3, r0 │ │ │ │ │ add r9, r9, #1 │ │ │ │ │ sub ip, r3, #48 @ 0x30 │ │ │ │ │ cmp ip, #9 │ │ │ │ │ - bls 74 │ │ │ │ │ + bls 84 │ │ │ │ │ sub r2, r3, #65 @ 0x41 │ │ │ │ │ cmp r2, #25 │ │ │ │ │ subls ip, r3, #55 @ 0x37 │ │ │ │ │ - bls 74 │ │ │ │ │ + bls 84 │ │ │ │ │ sub r2, r3, #97 @ 0x61 │ │ │ │ │ cmp r2, #25 │ │ │ │ │ - bls 70 │ │ │ │ │ + bls 80 │ │ │ │ │ subs r9, r9, #0 │ │ │ │ │ + mul r0, sl, r8 │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ movne r9, #1 │ │ │ │ │ str r3, [r4, #12] │ │ │ │ │ - mul r0, sl, r8 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ str r9, [r7] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ mov r3, r0 │ │ │ │ │ - b 60 │ │ │ │ │ + b 70 │ │ │ │ │ │ │ │ │ │ -000000f0 : │ │ │ │ │ +00000114 : │ │ │ │ │ vscan(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrb r5, [r9], #1 │ │ │ │ │ mov r8, #0 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - cmp r5, r8 │ │ │ │ │ + ldrb r5, [r9], #1 │ │ │ │ │ str r8, [sp, #4] │ │ │ │ │ - beq 1d4 │ │ │ │ │ + cmp r5, r8 │ │ │ │ │ + beq 208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r7, r2 │ │ │ │ │ mvn r6, #0 │ │ │ │ │ - b 150 │ │ │ │ │ + b 184 │ │ │ │ │ ldr r0, [r4, #12] │ │ │ │ │ cmn r0, #1 │ │ │ │ │ - bne 18c │ │ │ │ │ + bne 1c0 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ cmp r5, r0 │ │ │ │ │ str r0, [sp, #4] │ │ │ │ │ - bne 19c │ │ │ │ │ + bne 1d0 │ │ │ │ │ ldrb r5, [r9], #1 │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - beq 1d4 │ │ │ │ │ + beq 208 │ │ │ │ │ cmp r5, #37 @ 0x25 │ │ │ │ │ - beq 1e0 │ │ │ │ │ + beq 228 │ │ │ │ │ sub r3, r5, #40 @ 0x28 │ │ │ │ │ cmp r5, #32 │ │ │ │ │ cmphi r3, #1 │ │ │ │ │ - bhi 120 │ │ │ │ │ + bhi 154 │ │ │ │ │ ldr r0, [r4, #12] │ │ │ │ │ cmn r0, #1 │ │ │ │ │ - beq 1a8 │ │ │ │ │ + beq 1dc │ │ │ │ │ cmp r0, #32 │ │ │ │ │ str r6, [r4, #12] │ │ │ │ │ - bls 168 │ │ │ │ │ + bls 19c │ │ │ │ │ cmp r5, #32 │ │ │ │ │ str r0, [r4, #12] │ │ │ │ │ - bls 144 │ │ │ │ │ + bls 178 │ │ │ │ │ cmp r5, r0 │ │ │ │ │ - str r6, [r4, #12] │ │ │ │ │ str r0, [sp, #4] │ │ │ │ │ - beq 144 │ │ │ │ │ + str r6, [r4, #12] │ │ │ │ │ + beq 178 │ │ │ │ │ str r0, [r4, #12] │ │ │ │ │ mov r0, #0 │ │ │ │ │ - b 1d8 │ │ │ │ │ + b 20c │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ cmp r0, #32 │ │ │ │ │ - bls 168 │ │ │ │ │ + bls 19c │ │ │ │ │ cmp r5, #32 │ │ │ │ │ str r0, [r4, #12] │ │ │ │ │ - bhi 124 │ │ │ │ │ + bhi 158 │ │ │ │ │ ldrb r5, [r9], #1 │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - bne 150 │ │ │ │ │ + bne 184 │ │ │ │ │ mov r0, #1 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov sl, #0 │ │ │ │ │ ldrb r3, [r9], #1 │ │ │ │ │ cmp r3, #100 @ 0x64 │ │ │ │ │ - beq 240 │ │ │ │ │ - bhi 22c │ │ │ │ │ + beq 288 │ │ │ │ │ + bhi 274 │ │ │ │ │ cmp r3, #42 @ 0x2a │ │ │ │ │ - beq 2ac │ │ │ │ │ + beq 2f4 │ │ │ │ │ cmp r3, #77 @ 0x4d │ │ │ │ │ - bne 144 │ │ │ │ │ + bne 178 │ │ │ │ │ ldr r5, [r7], #4 │ │ │ │ │ add r2, sp, #4 │ │ │ │ │ mov r1, #16 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ str r0, [r5] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 144 │ │ │ │ │ - b 1a0 │ │ │ │ │ + bne 178 │ │ │ │ │ + b 1d4 │ │ │ │ │ cmp r3, #115 @ 0x73 │ │ │ │ │ - beq 250 │ │ │ │ │ + beq 298 │ │ │ │ │ cmp r3, #120 @ 0x78 │ │ │ │ │ - beq 204 │ │ │ │ │ - b 144 │ │ │ │ │ + beq 24c │ │ │ │ │ + b 178 │ │ │ │ │ ldr r5, [r7], #4 │ │ │ │ │ add r2, sp, #4 │ │ │ │ │ mov r1, #10 │ │ │ │ │ - b 210 │ │ │ │ │ + b 258 │ │ │ │ │ ldr r5, [r7], #4 │ │ │ │ │ add sl, r5, sl │ │ │ │ │ - b 270 │ │ │ │ │ + b 2b8 │ │ │ │ │ cmp r0, #40 @ 0x28 │ │ │ │ │ - beq 2a0 │ │ │ │ │ + beq 2e8 │ │ │ │ │ cmp r5, sl │ │ │ │ │ - bcs 2a0 │ │ │ │ │ + bcs 2e8 │ │ │ │ │ strb r0, [r5], #1 │ │ │ │ │ ldr r0, [r4, #12] │ │ │ │ │ cmn r0, #1 │ │ │ │ │ strne r6, [r4, #12] │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 2dc │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ blx r3 │ │ │ │ │ cmn r0, #1 │ │ │ │ │ - beq 2a0 │ │ │ │ │ + beq 2e8 │ │ │ │ │ cmp r0, #41 @ 0x29 │ │ │ │ │ cmpne r0, #32 │ │ │ │ │ - bhi 25c │ │ │ │ │ + bhi 2a4 │ │ │ │ │ strb r8, [r5] │ │ │ │ │ str r0, [r4, #12] │ │ │ │ │ - b 144 │ │ │ │ │ + b 178 │ │ │ │ │ ldr sl, [r7], #4 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - bgt 1e4 │ │ │ │ │ - b 1a0 │ │ │ │ │ + bgt 22c │ │ │ │ │ + b 1d4 │ │ │ │ │ │ │ │ │ │ -000002bc : │ │ │ │ │ +00000304 : │ │ │ │ │ scan(): │ │ │ │ │ push {r1, r2, r3} │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - add r2, sp, #16 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + add r2, sp, #16 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - bl f0 │ │ │ │ │ + bl 114 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -000002e8 : │ │ │ │ │ +00000330 : │ │ │ │ │ fftw_mkscanner(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - ldr r2, [pc, #28] @ 318 │ │ │ │ │ + ldr r2, [pc, #36] @ 36c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ str r2, [r0] │ │ │ │ │ - ldr r2, [pc, #20] @ 31c │ │ │ │ │ + ldr r2, [pc, #28] @ 370 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ stmib r0, {r2, r4} │ │ │ │ │ mvn r2, #0 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ str r2, [r0, #12] │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0xffffffbc │ │ │ │ │ - .word 0xfffffde4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xffffffb8 │ │ │ │ │ + .word 0xfffffdbc │ │ │ │ │ │ │ │ │ │ -00000320 : │ │ │ │ │ +00000374 : │ │ │ │ │ fftw_scanner_destroy(): │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ ├── solver.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 540 (bytes into file) │ │ │ │ │ + Start of section headers: 564 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x21c: │ │ │ │ │ +There are 10 section headers, starting at offset 0x234: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000074 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0001bc 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000a8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000a8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0000a8 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000a8 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0000d4 000080 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000154 000068 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 0001cc 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00008c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0001d4 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0000c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0000c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 0000c0 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000c0 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0000ec 000080 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 00016c 000068 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0001e4 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,11 +1,11 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 8 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 28 FUNC GLOBAL DEFAULT 1 fftw_mksolver │ │ │ │ │ + 2: 00000000 40 FUNC GLOBAL DEFAULT 1 fftw_mksolver │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 4: 0000001c 16 FUNC GLOBAL DEFAULT 1 fftw_solver_use │ │ │ │ │ - 5: 0000002c 60 FUNC GLOBAL DEFAULT 1 fftw_solver_destroy │ │ │ │ │ + 4: 00000028 16 FUNC GLOBAL DEFAULT 1 fftw_solver_use │ │ │ │ │ + 5: 00000038 72 FUNC GLOBAL DEFAULT 1 fftw_solver_destroy │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ - 7: 00000068 12 FUNC GLOBAL DEFAULT 1 fftw_solver_register │ │ │ │ │ + 7: 00000080 12 FUNC GLOBAL DEFAULT 1 fftw_solver_register │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1bc contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1d4 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000008 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000064 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +0000000c 0000031c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +0000007c 0000061d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,47 +1,53 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mksolver(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r2, #0 │ │ │ │ │ str r4, [r0] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ str r2, [r0, #4] │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000001c : │ │ │ │ │ +00000028 : │ │ │ │ │ fftw_solver_use(): │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r0, #4] │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -0000002c : │ │ │ │ │ +00000038 : │ │ │ │ │ fftw_solver_destroy(): │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ str r3, [r0, #4] │ │ │ │ │ bxne lr │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 5c │ │ │ │ │ + beq 6c │ │ │ │ │ blx r3 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ │ │ │ │ │ -00000068 : │ │ │ │ │ +00000080 : │ │ │ │ │ fftw_solver_register(): │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ bx r3 │ │ │ ├── solvtab.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 320 (bytes into file) │ │ │ │ │ + Start of section headers: 340 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 9 │ │ │ │ │ Section header string table index: 8 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ -There are 9 section headers, starting at offset 0x140: │ │ │ │ │ +There are 9 section headers, starting at offset 0x154: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00004c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .data PROGBITS 00000000 000080 000000 00 WA 0 0 1 │ │ │ │ │ - [ 3] .bss NOBITS 00000000 000080 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .note.GNU-stack PROGBITS 00000000 000080 000000 00 0 0 1 │ │ │ │ │ - [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 000080 00002b 00 0 0 1 │ │ │ │ │ - [ 6] .symtab SYMTAB 00000000 0000ac 000030 10 7 2 4 │ │ │ │ │ - [ 7] .strtab STRTAB 00000000 0000dc 000016 00 0 0 1 │ │ │ │ │ - [ 8] .shstrtab STRTAB 00000000 0000f2 00004c 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000060 00 AX 0 0 4 │ │ │ │ │ + [ 2] .data PROGBITS 00000000 000094 000000 00 WA 0 0 1 │ │ │ │ │ + [ 3] .bss NOBITS 00000000 000094 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .note.GNU-stack PROGBITS 00000000 000094 000000 00 0 0 1 │ │ │ │ │ + [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 000094 00002b 00 0 0 1 │ │ │ │ │ + [ 6] .symtab SYMTAB 00000000 0000c0 000030 10 7 2 4 │ │ │ │ │ + [ 7] .strtab STRTAB 00000000 0000f0 000016 00 0 0 1 │ │ │ │ │ + [ 8] .shstrtab STRTAB 00000000 000106 00004c 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 3 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 76 FUNC GLOBAL DEFAULT 1 fftw_solvtab_exec │ │ │ │ │ + 2: 00000000 96 FUNC GLOBAL DEFAULT 1 fftw_solvtab_exec │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,25 +2,30 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_solvtab_exec(): │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ - beq 40 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + beq 48 │ │ │ │ │ add r4, r0, #8 │ │ │ │ │ mov r6, #0 │ │ │ │ │ - str r3, [r5, #36] @ 0x24 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - ldr r3, [r4, #-8] │ │ │ │ │ - str r6, [r5, #40] @ 0x28 │ │ │ │ │ add r4, r4, #8 │ │ │ │ │ + str r3, [r5, #36] @ 0x24 │ │ │ │ │ + ldr r3, [r4, #-16] │ │ │ │ │ + str r6, [r5, #40] @ 0x28 │ │ │ │ │ blx r3 │ │ │ │ │ ldr r3, [r4, #-4] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 1c │ │ │ │ │ + bne 24 │ │ │ │ │ mov r3, #0 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── tensor.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1424 (bytes into file) │ │ │ │ │ + Start of section headers: 1512 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x590: │ │ │ │ │ +There are 11 section headers, starting at offset 0x5e8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000244 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0004d0 000060 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000278 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000278 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000278 00002c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 0002a4 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0002a4 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 0002d0 000140 10 9 10 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 000410 0000c0 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 000530 00005f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000294 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000520 000068 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0002c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0002c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0002c8 00002c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 0002f4 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 0002f4 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 000320 000140 10 9 10 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 000460 0000c0 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 000588 00005f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -6,18 +6,18 @@ │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 4: 00000004 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 5: 00000008 0 NOTYPE LOCAL DEFAULT 5 .LC2 │ │ │ │ │ 6: 0000000c 0 NOTYPE LOCAL DEFAULT 5 .LC3 │ │ │ │ │ 7: 0000001c 0 NOTYPE LOCAL DEFAULT 5 .LC4 │ │ │ │ │ 8: 00000020 0 NOTYPE LOCAL DEFAULT 5 .LC5 │ │ │ │ │ - 9: 0000022c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000000 48 FUNC GLOBAL DEFAULT 1 fftw_mktensor │ │ │ │ │ + 9: 0000027c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00000000 84 FUNC GLOBAL DEFAULT 1 fftw_mktensor │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 12: 00000030 4 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy │ │ │ │ │ + 12: 00000054 4 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ - 14: 00000034 80 FUNC GLOBAL DEFAULT 1 fftw_tensor_sz │ │ │ │ │ - 15: 00000084 100 FUNC GLOBAL DEFAULT 1 fftw_tensor_md5 │ │ │ │ │ + 14: 00000058 80 FUNC GLOBAL DEFAULT 1 fftw_tensor_sz │ │ │ │ │ + 15: 000000a8 128 FUNC GLOBAL DEFAULT 1 fftw_tensor_md5 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5int │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5INT │ │ │ │ │ - 18: 000000e8 72 FUNC GLOBAL DEFAULT 1 fftw_tensor_tornk1 │ │ │ │ │ - 19: 00000130 276 FUNC GLOBAL DEFAULT 1 fftw_tensor_print │ │ │ │ │ + 18: 00000128 72 FUNC GLOBAL DEFAULT 1 fftw_tensor_tornk1 │ │ │ │ │ + 19: 00000170 292 FUNC GLOBAL DEFAULT 1 fftw_tensor_print │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,15 +1,16 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x4d0 contains 12 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x520 contains 13 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000024 00000b1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000030 00000d1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000094 0000101c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -000000b8 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ -000000c4 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ -000000d0 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ -0000022c 00000303 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000230 00000603 R_ARM_REL32 0000000c .LC3 │ │ │ │ │ -00000234 00000503 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ -00000238 00000703 R_ARM_REL32 0000001c .LC4 │ │ │ │ │ -0000023c 00000403 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ -00000240 00000803 R_ARM_REL32 00000020 .LC5 │ │ │ │ │ +00000028 00000b1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000040 00000b1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000054 00000d1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +000000c4 0000101c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +000000ec 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ +000000f8 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ +00000104 0000111c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ +0000027c 00000303 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000280 00000603 R_ARM_REL32 0000000c .LC3 │ │ │ │ │ +00000284 00000503 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ +00000288 00000703 R_ARM_REL32 0000001c .LC4 │ │ │ │ │ +0000028c 00000403 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ +00000290 00000803 R_ARM_REL32 00000020 .LC5 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,178 +2,199 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mktensor(): │ │ │ │ │ sub r3, r0, #2 │ │ │ │ │ - cmn r3, #-2147483644 @ 0x80000004 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - subls r0, r0, #1 │ │ │ │ │ - addls r0, r0, r0, lsl #1 │ │ │ │ │ - lslls r0, r0, #2 │ │ │ │ │ - addls r0, r0, #16 │ │ │ │ │ - movhi r0, #16 │ │ │ │ │ + cmn r3, #-2147483644 @ 0x80000004 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + bhi 3c │ │ │ │ │ + sub r0, r0, #1 │ │ │ │ │ + add r0, r0, r0, lsl #1 │ │ │ │ │ + lsl r0, r0, #2 │ │ │ │ │ + add r0, r0, #16 │ │ │ │ │ + bl 0 │ │ │ │ │ + R_ARM_CALL fftw_malloc_plain │ │ │ │ │ + str r4, [r0] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + mov r0, #16 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ str r4, [r0] │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000030 : │ │ │ │ │ +00000054 : │ │ │ │ │ fftw_tensor_destroy(): │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ │ │ │ │ │ -00000034 : │ │ │ │ │ +00000058 : │ │ │ │ │ fftw_tensor_sz(): │ │ │ │ │ ldr ip, [r0] │ │ │ │ │ mov r1, r0 │ │ │ │ │ cmn ip, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 74 │ │ │ │ │ + beq 98 │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - ble 7c │ │ │ │ │ + ble a0 │ │ │ │ │ add ip, ip, ip, lsl #1 │ │ │ │ │ mov r3, #0 │ │ │ │ │ mov r0, #1 │ │ │ │ │ add r1, r1, #4 │ │ │ │ │ ldr r2, [r1, r3, lsl #2] │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ cmp r3, ip │ │ │ │ │ mul r0, r2, r0 │ │ │ │ │ - bne 5c │ │ │ │ │ + bne 80 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, #1 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000084 : │ │ │ │ │ +000000a8 : │ │ │ │ │ fftw_tensor_md5(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r5, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ - mov r5, r0 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - pophi {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + bhi 114 │ │ │ │ │ mov r4, r7 │ │ │ │ │ mov r6, #0 │ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ │ mov r0, r5 │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5INT │ │ │ │ │ ldr r1, [r4, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5INT │ │ │ │ │ ldr r1, [r4, #12]! │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5INT │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ cmp r3, r6 │ │ │ │ │ - bgt b0 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + bgt e0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000000e8 : │ │ │ │ │ +00000128 : │ │ │ │ │ fftw_tensor_tornk1(): │ │ │ │ │ ldr ip, [r0] │ │ │ │ │ cmp ip, #1 │ │ │ │ │ - beq 110 │ │ │ │ │ + beq 150 │ │ │ │ │ mov r0, #1 │ │ │ │ │ str r0, [r1] │ │ │ │ │ mov r1, #0 │ │ │ │ │ - str r1, [r3] │ │ │ │ │ mov r0, #1 │ │ │ │ │ + str r1, [r3] │ │ │ │ │ str r1, [r2] │ │ │ │ │ bx lr │ │ │ │ │ ldr ip, [r0, #4] │ │ │ │ │ str ip, [r1] │ │ │ │ │ ldr r1, [r0, #8] │ │ │ │ │ str r1, [r2] │ │ │ │ │ ldr r2, [r0, #12] │ │ │ │ │ - str r2, [r3] │ │ │ │ │ mov r0, #1 │ │ │ │ │ + str r2, [r3] │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000130 : │ │ │ │ │ +00000170 : │ │ │ │ │ fftw_tensor_print(): │ │ │ │ │ ldr r2, [r0] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - cmn r2, #-2147483647 @ 0x80000001 │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r3, [r1] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + cmn r2, #-2147483647 @ 0x80000001 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - beq 214 │ │ │ │ │ - ldr r1, [pc, #216] @ 22c │ │ │ │ │ + beq 270 │ │ │ │ │ + ldr r1, [pc, #220] @ 27c │ │ │ │ │ mov r7, r0 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ blx r3 │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 1f8 │ │ │ │ │ - ldr r8, [pc, #188] @ 230 │ │ │ │ │ + ble 244 │ │ │ │ │ ldr r3, [r7, #12] │ │ │ │ │ - ldr r2, [pc, #184] @ 234 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + ldr r8, [pc, #184] @ 280 │ │ │ │ │ + ldr r2, [pc, #184] @ 284 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - add r8, pc, r8 │ │ │ │ │ ldr r3, [r7, #8] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + add r8, pc, r8 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ ldr r4, [r5] │ │ │ │ │ ldr r3, [r7, #4] │ │ │ │ │ - mov r1, r8 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r4 │ │ │ │ │ mov r4, r7 │ │ │ │ │ ldr r3, [r4], #12 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - ble 1f8 │ │ │ │ │ - ldr r9, [pc, #128] @ 238 │ │ │ │ │ + ble 244 │ │ │ │ │ + ldr r9, [pc, #132] @ 288 │ │ │ │ │ mov r6, #1 │ │ │ │ │ add r9, pc, r9 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r2, r9 │ │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ │ - ldr ip, [r5] │ │ │ │ │ mov r1, r8 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ + add r4, r4, #12 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldr r3, [r4, #-4] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + ldr r3, [r4, #-8] │ │ │ │ │ + ldr ip, [r5] │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ cmp r3, r6 │ │ │ │ │ - add r4, r4, #12 │ │ │ │ │ - bgt 1bc │ │ │ │ │ - ldr r1, [pc, #60] @ 23c │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + bgt 208 │ │ │ │ │ + ldr r1, [pc, #64] @ 28c │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ - add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - bx r3 │ │ │ │ │ - ldr r1, [pc, #36] @ 240 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ bx r3 │ │ │ │ │ + ldr r1, [pc, #24] @ 290 │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ + b 250 │ │ │ │ │ .word 0x000000d0 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x000000ac │ │ │ │ │ + .word 0x000000a8 │ │ │ │ │ R_ARM_REL32 .LC3 │ │ │ │ │ .word 0x000000a4 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ - .word 0x00000078 │ │ │ │ │ + .word 0x0000007c │ │ │ │ │ R_ARM_REL32 .LC4 │ │ │ │ │ - .word 0x00000034 │ │ │ │ │ + .word 0x00000038 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ - .word 0x0000001c │ │ │ │ │ + .word 0x00000014 │ │ │ │ │ R_ARM_REL32 .LC5 │ │ │ ├── tensor1.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 372 (bytes into file) │ │ │ │ │ + Start of section headers: 392 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x174: │ │ │ │ │ +There are 10 section headers, starting at offset 0x188: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000030 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000114 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000064 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000064 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000064 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000064 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000090 000050 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0000e0 000034 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000124 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000044 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000128 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000078 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000078 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000078 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000078 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0000a4 000050 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 0000f4 000034 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000138 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 5 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 2: 00000000 8 FUNC GLOBAL DEFAULT 1 fftw_mktensor_0d │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor │ │ │ │ │ - 4: 00000008 40 FUNC GLOBAL DEFAULT 1 fftw_mktensor_1d │ │ │ │ │ + 4: 00000008 60 FUNC GLOBAL DEFAULT 1 fftw_mktensor_1d │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x114 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x128 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 0000031d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ -0000001c 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000024 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -7,18 +7,23 @@ │ │ │ │ │ fftw_mktensor_0d(): │ │ │ │ │ mov r0, #0 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_mktensor │ │ │ │ │ │ │ │ │ │ 00000008 : │ │ │ │ │ fftw_mktensor_1d(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r0, #1 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r4, r2 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r0, #1 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ str r6, [r0, #4] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r5, [r0, #8] │ │ │ │ │ str r4, [r0, #12] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── tensor2.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 476 (bytes into file) │ │ │ │ │ + Start of section headers: 532 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x1dc: │ │ │ │ │ +There are 10 section headers, starting at offset 0x214: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000098 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00017c 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0000cc 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0000cc 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0000f8 000050 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000148 000034 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 00018c 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0000d0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0001b4 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000104 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000104 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000104 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000104 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000130 000050 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000180 000034 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0001c4 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 5 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 64 FUNC GLOBAL DEFAULT 1 fftw_mktensor_2d │ │ │ │ │ + 2: 00000000 92 FUNC GLOBAL DEFAULT 1 fftw_mktensor_2d │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor │ │ │ │ │ - 4: 00000040 88 FUNC GLOBAL DEFAULT 1 fftw_mktensor_3d │ │ │ │ │ + 4: 0000005c 116 FUNC GLOBAL DEFAULT 1 fftw_mktensor_3d │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x17c contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1b4 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000018 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -00000058 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000024 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000080 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,50 +1,64 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mktensor_2d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, #2 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - str r3, [r0, #20] │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ str r7, [r0, #4] │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ str r6, [r0, #8] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ str r5, [r0, #12] │ │ │ │ │ str r4, [r0, #16] │ │ │ │ │ + str r3, [r0, #20] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ str r3, [r0, #24] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000040 : │ │ │ │ │ +0000005c : │ │ │ │ │ fftw_mktensor_3d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, #3 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + str r7, [r0, #4] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ + str r6, [r0, #8] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + str r5, [r0, #12] │ │ │ │ │ + str r4, [r0, #16] │ │ │ │ │ str r3, [r0, #20] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ str r3, [r0, #24] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ str r3, [r0, #28] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r3, [r0, #32] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - str r7, [r0, #4] │ │ │ │ │ - str r6, [r0, #8] │ │ │ │ │ - str r5, [r0, #12] │ │ │ │ │ - str r4, [r0, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── tensor3.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 572 (bytes into file) │ │ │ │ │ + Start of section headers: 628 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x23c: │ │ │ │ │ +There are 10 section headers, starting at offset 0x274: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0000f8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0001dc 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00012c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00012c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 00012c 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00012c 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000158 000050 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0001a8 000034 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 0001ec 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000130 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000214 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000164 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000164 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000164 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000164 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000190 000050 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 0001e0 000034 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000224 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 5 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 112 FUNC GLOBAL DEFAULT 1 fftw_mktensor_4d │ │ │ │ │ + 2: 00000000 140 FUNC GLOBAL DEFAULT 1 fftw_mktensor_4d │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor │ │ │ │ │ - 4: 00000070 136 FUNC GLOBAL DEFAULT 1 fftw_mktensor_5d │ │ │ │ │ + 4: 0000008c 164 FUNC GLOBAL DEFAULT 1 fftw_mktensor_5d │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1dc contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x214 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000018 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -00000088 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000024 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +000000b0 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,56 +1,73 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mktensor_4d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, #4 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + str r7, [r0, #4] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ + str r6, [r0, #8] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + str r5, [r0, #12] │ │ │ │ │ + str r4, [r0, #16] │ │ │ │ │ str r3, [r0, #20] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ str r3, [r0, #24] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ str r3, [r0, #28] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r3, [r0, #32] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ str r3, [r0, #40] @ 0x28 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ str r3, [r0, #44] @ 0x2c │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - str r7, [r0, #4] │ │ │ │ │ - str r6, [r0, #8] │ │ │ │ │ - str r5, [r0, #12] │ │ │ │ │ - str r4, [r0, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ str r3, [r0, #48] @ 0x30 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000070 : │ │ │ │ │ +0000008c : │ │ │ │ │ fftw_mktensor_5d(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, #5 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + str r7, [r0, #4] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ + str r6, [r0, #8] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + str r5, [r0, #12] │ │ │ │ │ + str r4, [r0, #16] │ │ │ │ │ str r3, [r0, #20] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ str r3, [r0, #24] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ str r3, [r0, #28] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r3, [r0, #32] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ @@ -62,13 +79,10 @@ │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ str r3, [r0, #48] @ 0x30 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ str r3, [r0, #52] @ 0x34 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - str r7, [r0, #4] │ │ │ │ │ - str r6, [r0, #8] │ │ │ │ │ - str r5, [r0, #12] │ │ │ │ │ - str r4, [r0, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ str r3, [r0, #60] @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── tensor4.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1416 (bytes into file) │ │ │ │ │ + Start of section headers: 1540 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x588: │ │ │ │ │ +There are 10 section headers, starting at offset 0x604: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0002c0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0004b8 000080 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0002f4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0002f4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0002f4 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0002f4 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000320 0000c0 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0003e0 0000d5 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000538 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000344 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00053c 000078 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000378 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000378 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000378 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000378 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0003a4 0000c0 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000464 0000d5 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0005b4 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,15 +1,15 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 12 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 132 FUNC GLOBAL DEFAULT 1 fftw_tensor_max_index │ │ │ │ │ + 2: 00000000 156 FUNC GLOBAL DEFAULT 1 fftw_tensor_max_index │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_iabs │ │ │ │ │ 4: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imax │ │ │ │ │ - 5: 00000084 112 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_istride │ │ │ │ │ + 5: 0000009c 136 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_istride │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imin │ │ │ │ │ - 7: 000000f4 112 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_ostride │ │ │ │ │ - 8: 00000164 40 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_stride │ │ │ │ │ - 9: 0000018c 68 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_strides │ │ │ │ │ - 10: 000001d0 40 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_strides2 │ │ │ │ │ - 11: 000001f8 200 FUNC GLOBAL DEFAULT 1 fftw_tensor_strides_decrease │ │ │ │ │ + 7: 00000124 124 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_ostride │ │ │ │ │ + 8: 000001a0 60 FUNC GLOBAL DEFAULT 1 fftw_tensor_min_stride │ │ │ │ │ + 9: 000001dc 68 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_strides │ │ │ │ │ + 10: 00000220 64 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_strides2 │ │ │ │ │ + 11: 00000260 228 FUNC GLOBAL DEFAULT 1 fftw_tensor_strides_decrease │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,19 +1,18 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x4b8 contains 16 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x53c contains 15 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000002c 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000044 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000068 0000041d R_ARM_JUMP24 00000000 fftw_imax │ │ │ │ │ -00000080 0000041d R_ARM_JUMP24 00000000 fftw_imax │ │ │ │ │ -000000a4 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000000c4 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000000d8 0000061c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -00000114 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000134 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000144 0000061c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -0000016c 0000051c R_ARM_CALL 00000084 fftw_tensor_min_istride │ │ │ │ │ -00000178 0000071c R_ARM_CALL 000000f4 fftw_tensor_min_ostride │ │ │ │ │ -00000188 0000061d R_ARM_JUMP24 00000000 fftw_imin │ │ │ │ │ -000001d8 0000091c R_ARM_CALL 0000018c fftw_tensor_inplace_strides │ │ │ │ │ -000001e8 0000091c R_ARM_CALL 0000018c fftw_tensor_inplace_strides │ │ │ │ │ -00000258 0000091c R_ARM_CALL 0000018c fftw_tensor_inplace_strides │ │ │ │ │ +00000040 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000054 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000008c 0000041d R_ARM_JUMP24 00000000 fftw_imax │ │ │ │ │ +000000d8 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000100 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000010c 0000061c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +00000158 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000178 0000031c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000184 0000061c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +000001b0 0000051c R_ARM_CALL 0000009c fftw_tensor_min_istride │ │ │ │ │ +000001bc 0000071c R_ARM_CALL 00000124 fftw_tensor_min_ostride │ │ │ │ │ +000001d8 0000061d R_ARM_JUMP24 00000000 fftw_imin │ │ │ │ │ +0000022c 0000091c R_ARM_CALL 000001dc fftw_tensor_inplace_strides │ │ │ │ │ +00000248 0000091c R_ARM_CALL 000001dc fftw_tensor_inplace_strides │ │ │ │ │ +000002d8 0000091c R_ARM_CALL 000001dc fftw_tensor_inplace_strides │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,216 +2,248 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_tensor_max_index(): │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 6c │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + ble 90 │ │ │ │ │ mov r7, #0 │ │ │ │ │ mov r9, r0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r8, r7 │ │ │ │ │ mov r6, r7 │ │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ sub r5, r5, #1 │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ mla r8, r0, r5, r8 │ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ │ ldr r0, [r4, #12]! │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ ldr r3, [r9] │ │ │ │ │ sub r5, r5, #1 │ │ │ │ │ - cmp r3, r6 │ │ │ │ │ mla r7, r0, r5, r7 │ │ │ │ │ - bgt 24 │ │ │ │ │ + cmp r3, r6 │ │ │ │ │ + bgt 34 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_imax │ │ │ │ │ mov r7, #0 │ │ │ │ │ mov r8, r7 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_imax │ │ │ │ │ + b 6c │ │ │ │ │ │ │ │ │ │ -00000084 : │ │ │ │ │ +0000009c : │ │ │ │ │ fftw_tensor_min_istride(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ ldr r4, [r0] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - bne 9c │ │ │ │ │ + bne d0 │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r7, r0 │ │ │ │ │ ldr r0, [r0, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ - cmp r3, #1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ble 94 │ │ │ │ │ + cmp r3, #1 │ │ │ │ │ + ble b8 │ │ │ │ │ mov r6, r7 │ │ │ │ │ mov r5, #1 │ │ │ │ │ ldr r0, [r6, #20] │ │ │ │ │ - bl 0 │ │ │ │ │ - R_ARM_CALL fftw_iabs │ │ │ │ │ add r5, r5, #1 │ │ │ │ │ add r6, r6, #12 │ │ │ │ │ + bl 0 │ │ │ │ │ + R_ARM_CALL fftw_iabs │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imin │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ - cmp r5, r3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - blt c0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + cmp r5, r3 │ │ │ │ │ + blt f4 │ │ │ │ │ + b b8 │ │ │ │ │ │ │ │ │ │ -000000f4 : │ │ │ │ │ +00000124 : │ │ │ │ │ fftw_tensor_min_ostride(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ ldr r4, [r0] │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - bne 10c │ │ │ │ │ + bne 150 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - mov r7, r0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldr r0, [r0, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - ldr r3, [r7] │ │ │ │ │ - cmp r3, #1 │ │ │ │ │ + ldr r3, [r6] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ble 104 │ │ │ │ │ + cmp r3, #1 │ │ │ │ │ + ble 13c │ │ │ │ │ mov r5, #2 │ │ │ │ │ add r3, r5, r5, lsl #1 │ │ │ │ │ - ldr r0, [r7, r3, lsl #2] │ │ │ │ │ + ldr r0, [r6, r3, lsl #2] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - mov r6, r5 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imin │ │ │ │ │ - ldr r3, [r7] │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ + ldr r2, [r6] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - bgt 12c │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + cmp r2, r5 │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ + bgt 170 │ │ │ │ │ + b 13c │ │ │ │ │ │ │ │ │ │ -00000164 : │ │ │ │ │ +000001a0 : │ │ │ │ │ fftw_tensor_min_stride(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ - bl 84 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + bl 9c │ │ │ │ │ R_ARM_CALL fftw_tensor_min_istride │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - bl f4 │ │ │ │ │ + bl 124 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_ostride │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_imin │ │ │ │ │ │ │ │ │ │ -0000018c : │ │ │ │ │ +000001dc : │ │ │ │ │ fftw_tensor_inplace_strides(): │ │ │ │ │ ldr ip, [r0] │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - ble 1c8 │ │ │ │ │ + ble 218 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - b 1b0 │ │ │ │ │ + b 200 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - cmp r3, ip │ │ │ │ │ add r0, r0, #12 │ │ │ │ │ - beq 1c8 │ │ │ │ │ + cmp r3, ip │ │ │ │ │ + beq 218 │ │ │ │ │ ldr r1, [r0, #8] │ │ │ │ │ ldr r2, [r0, #12] │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - beq 1a0 │ │ │ │ │ + beq 1f0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, #1 │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -000001d0 : │ │ │ │ │ +00000220 : │ │ │ │ │ fftw_tensor_inplace_strides2(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ - bl 18c │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + bl 1dc │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - popeq {r4, pc} │ │ │ │ │ + bne 244 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl 18c │ │ │ │ │ + bl 1dc │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ subs r0, r0, #0 │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ movne r0, #1 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000001f8 : │ │ │ │ │ +00000260 : │ │ │ │ │ fftw_tensor_strides_decrease(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r1, [r0] │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ sub r3, r1, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - bhi 258 │ │ │ │ │ + bhi 2d8 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ + mov ip, r0 │ │ │ │ │ moveq r5, #1 │ │ │ │ │ mvnne r5, #0 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ mov lr, #0 │ │ │ │ │ - b 23c │ │ │ │ │ + b 2ac │ │ │ │ │ add lr, lr, #1 │ │ │ │ │ - cmp r1, lr │ │ │ │ │ add ip, ip, #12 │ │ │ │ │ - beq 258 │ │ │ │ │ - ldr r3, [ip, #12] │ │ │ │ │ + cmp r1, lr │ │ │ │ │ + beq 2d8 │ │ │ │ │ ldr r2, [ip, #8] │ │ │ │ │ + ldr r3, [ip, #12] │ │ │ │ │ sub r3, r3, r2 │ │ │ │ │ - muls r3, r5, r3 │ │ │ │ │ - bpl 22c │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + bge 29c │ │ │ │ │ mov r0, #1 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - bl 18c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + bl 1dc │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - popeq {r4, r5, r6, pc} │ │ │ │ │ + beq 2c8 │ │ │ │ │ ldr ip, [r4] │ │ │ │ │ cmn ip, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 2b8 │ │ │ │ │ + beq 33c │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - ble 2b8 │ │ │ │ │ + ble 33c │ │ │ │ │ cmp r6, #1 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ moveq lr, #1 │ │ │ │ │ mvnne lr, #0 │ │ │ │ │ - mov r1, r4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - b 2a0 │ │ │ │ │ + b 320 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - cmp ip, r2 │ │ │ │ │ add r1, r1, #12 │ │ │ │ │ - beq 2b8 │ │ │ │ │ - ldr r3, [r1, #12] │ │ │ │ │ + cmp ip, r2 │ │ │ │ │ + beq 33c │ │ │ │ │ ldr r0, [r1, #8] │ │ │ │ │ + ldr r3, [r1, #12] │ │ │ │ │ sub r3, r3, r0 │ │ │ │ │ - muls r3, lr, r3 │ │ │ │ │ - bpl 290 │ │ │ │ │ - b 250 │ │ │ │ │ + mul r3, lr, r3 │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + bge 310 │ │ │ │ │ + b 2c4 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + b 2c8 │ │ │ ├── tensor5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1176 (bytes into file) │ │ │ │ │ + Start of section headers: 1296 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x498: │ │ │ │ │ +There are 10 section headers, starting at offset 0x510: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0002b4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000410 000038 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0002e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0002e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0002e8 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0002e8 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000314 000080 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000394 00007c 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000448 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00032c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000488 000038 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000360 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000360 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000360 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000360 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 00038c 000080 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 00040c 00007c 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0004c0 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,11 +1,11 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 8 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 88 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy │ │ │ │ │ + 2: 00000000 108 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor │ │ │ │ │ - 4: 00000058 116 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_inplace │ │ │ │ │ - 5: 000000cc 176 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_except │ │ │ │ │ - 6: 0000017c 104 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_sub │ │ │ │ │ - 7: 000001e4 208 FUNC GLOBAL DEFAULT 1 fftw_tensor_append │ │ │ │ │ + 4: 0000006c 136 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_inplace │ │ │ │ │ + 5: 000000f4 208 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_except │ │ │ │ │ + 6: 000001c4 112 FUNC GLOBAL DEFAULT 1 fftw_tensor_copy_sub │ │ │ │ │ + 7: 00000234 248 FUNC GLOBAL DEFAULT 1 fftw_tensor_append │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x410 contains 7 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x488 contains 7 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000000c 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -00000060 0000021c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -000000e0 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -00000190 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -00000210 0000031d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ -00000218 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -000002b0 0000031d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ +00000014 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000078 0000021c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +00000114 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +000001e0 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +0000027c 0000031d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ +00000284 0000031c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000328 0000031d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,199 +1,229 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_tensor_copy(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + str r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0] │ │ │ │ │ + strd r6, [sp, #4] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - ldr lr, [r4] │ │ │ │ │ - sub r3, lr, #1 │ │ │ │ │ + ldr r2, [r4] │ │ │ │ │ + sub r3, r2, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - bhi 50 │ │ │ │ │ - add lr, lr, lr, lsl #1 │ │ │ │ │ - lsl lr, lr, #2 │ │ │ │ │ - add lr, lr, #4 │ │ │ │ │ + bhi 5c │ │ │ │ │ + add r2, r2, r2, lsl #1 │ │ │ │ │ mov r3, #4 │ │ │ │ │ - add r2, r4, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r5, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp lr, r3 │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 34 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + lsl r2, r2, #2 │ │ │ │ │ + add r2, r2, #4 │ │ │ │ │ + ldrd r6, [r4, r3] │ │ │ │ │ + add ip, r4, r3 │ │ │ │ │ + add r1, r0, r3 │ │ │ │ │ + strd r6, [r0, r3] │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ + ldr ip, [ip, #8] │ │ │ │ │ + cmp r2, r3 │ │ │ │ │ + str ip, [r1, #8] │ │ │ │ │ + bne 38 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #4] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000058 : │ │ │ │ │ +0000006c : │ │ │ │ │ fftw_tensor_copy_inplace(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ ldr ip, [r0] │ │ │ │ │ cmn ip, #-2147483647 @ 0x80000001 │ │ │ │ │ - popeq {r4, pc} │ │ │ │ │ + beq b4 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ - beq a0 │ │ │ │ │ + beq c0 │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - pople {r4, pc} │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ + movgt r2, r0 │ │ │ │ │ + movgt r3, #0 │ │ │ │ │ + ble b4 │ │ │ │ │ ldr r1, [r2, #8] │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ cmp ip, r3 │ │ │ │ │ str r1, [r2, #12]! │ │ │ │ │ - bne 88 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + bne a0 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - pople {r4, pc} │ │ │ │ │ + ble b4 │ │ │ │ │ mov r3, r0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - add r2, r2, #1 │ │ │ │ │ ldr r1, [r3, #12] │ │ │ │ │ - cmp ip, r2 │ │ │ │ │ - str r1, [r3, #8] │ │ │ │ │ + add r2, r2, #1 │ │ │ │ │ add r3, r3, #12 │ │ │ │ │ - bne b0 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + cmp ip, r2 │ │ │ │ │ + str r1, [r3, #-4] │ │ │ │ │ + bne d0 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000000cc : │ │ │ │ │ +000000f4 : │ │ │ │ │ fftw_tensor_copy_except(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - ldr r0, [r0] │ │ │ │ │ mov r4, r1 │ │ │ │ │ + ldr r0, [r0] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ sub r0, r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ cmn r4, #-2147483647 @ 0x80000001 │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - beq 138 │ │ │ │ │ + beq 170 │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - ble 124 │ │ │ │ │ - add r6, r4, r4, lsl #1 │ │ │ │ │ - lsl r6, r6, #2 │ │ │ │ │ - add r6, r6, #4 │ │ │ │ │ + ble 15c │ │ │ │ │ + add ip, r4, r4, lsl #1 │ │ │ │ │ mov r3, #4 │ │ │ │ │ - add r2, r5, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, lr, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp r6, r3 │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 108 │ │ │ │ │ - ldr r2, [lr] │ │ │ │ │ - sub r3, r2, r4 │ │ │ │ │ + lsl ip, ip, #2 │ │ │ │ │ + add ip, ip, #4 │ │ │ │ │ + ldrd r6, [r5, r3] │ │ │ │ │ + add r1, r5, r3 │ │ │ │ │ + add r2, r0, r3 │ │ │ │ │ + strd r6, [r0, r3] │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ + ldr r1, [r1, #8] │ │ │ │ │ + cmp ip, r3 │ │ │ │ │ + str r1, [r2, #8] │ │ │ │ │ + bne 138 │ │ │ │ │ + ldr lr, [r0] │ │ │ │ │ + sub r3, lr, r4 │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - bls 140 │ │ │ │ │ - mov r0, lr │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + bls 184 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ add r4, r4, r4, lsl #1 │ │ │ │ │ - add r2, r2, r2, lsl #1 │ │ │ │ │ - lsl r3, r4, #2 │ │ │ │ │ - add r6, lr, #4 │ │ │ │ │ - lsl r4, r2, #2 │ │ │ │ │ + add r3, r0, #4 │ │ │ │ │ add r5, r5, #16 │ │ │ │ │ - add r2, r5, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r6, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp r3, r4 │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 158 │ │ │ │ │ - mov r0, lr │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + add lr, lr, lr, lsl #1 │ │ │ │ │ + lsl r1, r4, #2 │ │ │ │ │ + lsl lr, lr, #2 │ │ │ │ │ + ldrd r6, [r5, r1] │ │ │ │ │ + add ip, r5, r1 │ │ │ │ │ + add r2, r3, r1 │ │ │ │ │ + strd r6, [r3, r1] │ │ │ │ │ + add r1, r1, #12 │ │ │ │ │ + ldr ip, [ip, #8] │ │ │ │ │ + cmp r1, lr │ │ │ │ │ + str ip, [r2, #8] │ │ │ │ │ + bne 19c │ │ │ │ │ + b 170 │ │ │ │ │ │ │ │ │ │ -0000017c : │ │ │ │ │ +000001c4 : │ │ │ │ │ fftw_tensor_copy_sub(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - mov r5, r0 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r0, r2 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - sub r3, r4, #1 │ │ │ │ │ + sub r3, r5, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - bhi 1dc │ │ │ │ │ - add r4, r4, r4, lsl #1 │ │ │ │ │ - add r7, r7, r7, lsl #1 │ │ │ │ │ - lsl lr, r4, #2 │ │ │ │ │ - add r4, r5, r7, lsl #2 │ │ │ │ │ - add r4, r4, #4 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - add r5, r0, #4 │ │ │ │ │ - add r2, r4, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r5, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp r3, lr │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 1c0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + bhi 224 │ │ │ │ │ + add r6, r6, r6, lsl #1 │ │ │ │ │ + mov r3, r0 │ │ │ │ │ + add r2, r5, r5, lsl #1 │ │ │ │ │ + add r1, r4, r6, lsl #2 │ │ │ │ │ + add r2, r0, r2, lsl #2 │ │ │ │ │ + ldrd r4, [r1, #4] │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ + add r1, r1, #12 │ │ │ │ │ + strd r4, [r3, #-8] │ │ │ │ │ + ldr ip, [r1] │ │ │ │ │ + str ip, [r3] │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 204 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000001e4 : │ │ │ │ │ +00000234 : │ │ │ │ │ fftw_tensor_append(): │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 2ac │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + beq 324 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - ldr r0, [r1] │ │ │ │ │ mov r4, r1 │ │ │ │ │ + ldr r0, [r1] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ cmn r0, #-2147483647 @ 0x80000001 │ │ │ │ │ - bne 214 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + bne 280 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mvn r0, #-2147483648 @ 0x80000000 │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_mktensor │ │ │ │ │ add r0, r3, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - ldr lr, [r5] │ │ │ │ │ - sub r3, lr, #1 │ │ │ │ │ + ldr r2, [r5] │ │ │ │ │ + sub r3, r2, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - bhi 25c │ │ │ │ │ - add r7, lr, lr, lsl #1 │ │ │ │ │ - lsl r7, r7, #2 │ │ │ │ │ - add r7, r7, #4 │ │ │ │ │ + bhi 2cc │ │ │ │ │ + add lr, r2, r2, lsl #1 │ │ │ │ │ mov r3, #4 │ │ │ │ │ - add r2, r5, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r6, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp r7, r3 │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 240 │ │ │ │ │ - ldr r5, [r4] │ │ │ │ │ - sub r3, r5, #1 │ │ │ │ │ - cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - bhi 2a4 │ │ │ │ │ - add lr, lr, lr, lsl #1 │ │ │ │ │ - add r5, r5, r5, lsl #1 │ │ │ │ │ - add lr, r6, lr, lsl #2 │ │ │ │ │ - lsl r5, r5, #2 │ │ │ │ │ + lsl lr, lr, #2 │ │ │ │ │ add lr, lr, #4 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - add r4, r4, #4 │ │ │ │ │ - add r2, r4, r3 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, lr, r3 │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ - stm ip, {r0, r1, r2} │ │ │ │ │ - bne 288 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r6, [r5, r3] │ │ │ │ │ + add ip, r5, r3 │ │ │ │ │ + add r1, r0, r3 │ │ │ │ │ + strd r6, [r0, r3] │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ + ldr ip, [ip, #8] │ │ │ │ │ + cmp r3, lr │ │ │ │ │ + str ip, [r1, #8] │ │ │ │ │ + bne 2a8 │ │ │ │ │ + ldr ip, [r4] │ │ │ │ │ + sub r3, ip, #1 │ │ │ │ │ + cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ + bhi 310 │ │ │ │ │ + add r2, r2, r2, lsl #1 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ + add ip, ip, ip, lsl #1 │ │ │ │ │ + add r3, r0, r2, lsl #2 │ │ │ │ │ + add ip, r4, ip, lsl #2 │ │ │ │ │ + ldrd r4, [r1, #4] │ │ │ │ │ + add r1, r1, #12 │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ + strd r4, [r3, #-8] │ │ │ │ │ + ldr r2, [r1] │ │ │ │ │ + cmp ip, r1 │ │ │ │ │ + str r2, [r3] │ │ │ │ │ + bne 2f0 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mvn r0, #-2147483648 @ 0x80000000 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_mktensor │ │ │ ├── tensor7.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2536 (bytes into file) │ │ │ │ │ + Start of section headers: 2756 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x9e8: │ │ │ │ │ +There are 10 section headers, starting at offset 0xac4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00056c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0008a0 0000f8 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0005a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0005a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0005a0 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0005a0 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0005cc 000180 10 8 7 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 00074c 000154 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000998 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000648 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00097c 0000f8 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00067c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00067c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 00067c 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00067c 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0006a8 000180 10 8 7 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000828 000154 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000a74 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 60 FUNC LOCAL DEFAULT 1 compare_by_istride │ │ │ │ │ - 3: 000001d8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 000001e0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000434 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000440 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 2: 00000000 76 FUNC LOCAL DEFAULT 1 compare_by_istride │ │ │ │ │ + 3: 00000230 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000238 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000004d0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 000004dc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 7: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_iabs │ │ │ │ │ - 8: 0000003c 200 FUNC GLOBAL DEFAULT 1 fftw_dimcmp │ │ │ │ │ + 8: 0000004c 232 FUNC GLOBAL DEFAULT 1 fftw_dimcmp │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imin │ │ │ │ │ - 10: 00000104 220 FUNC GLOBAL DEFAULT 1 fftw_tensor_compress │ │ │ │ │ + 10: 00000134 260 FUNC GLOBAL DEFAULT 1 fftw_tensor_compress │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND qsort │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ - 14: 000001e0 608 FUNC GLOBAL DEFAULT 1 fftw_tensor_compress_contiguous │ │ │ │ │ + 14: 00000238 676 FUNC GLOBAL DEFAULT 1 fftw_tensor_compress_contiguous │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_sz │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy │ │ │ │ │ - 17: 00000440 60 FUNC GLOBAL DEFAULT 1 fftw_tensor_split │ │ │ │ │ + 17: 000004dc 88 FUNC GLOBAL DEFAULT 1 fftw_tensor_split │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_copy_sub │ │ │ │ │ - 19: 0000047c 124 FUNC GLOBAL DEFAULT 1 fftw_tensor_equal │ │ │ │ │ - 20: 000004f8 116 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_locations │ │ │ │ │ + 19: 00000534 124 FUNC GLOBAL DEFAULT 1 fftw_tensor_equal │ │ │ │ │ + 20: 000005b0 152 FUNC GLOBAL DEFAULT 1 fftw_tensor_inplace_locations │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_append │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_copy_inplace │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy4 │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,34 +1,34 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x8a0 contains 31 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x97c contains 31 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000000c 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000018 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -0000004c 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000058 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000064 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000070 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000080 0000091c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -00000090 0000091c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -0000014c 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -000001c0 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ -000001d8 00000d19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -000001dc 0000081a R_ARM_GOT_BREL 0000003c fftw_dimcmp │ │ │ │ │ -000001ec 00000f1c R_ARM_CALL 00000000 fftw_tensor_sz │ │ │ │ │ -00000238 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -000002ac 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ -00000320 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ -000003e4 0000101c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ -00000408 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ -00000428 00000b1d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ -00000434 00000d19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -0000043c 0000081a R_ARM_GOT_BREL 0000003c fftw_dimcmp │ │ │ │ │ -00000458 0000121c R_ARM_CALL 00000000 fftw_tensor_copy_sub │ │ │ │ │ -00000470 0000121c R_ARM_CALL 00000000 fftw_tensor_copy_sub │ │ │ │ │ -000004fc 0000151c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -00000508 0000161c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000518 0000161c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000524 00000e1c R_ARM_CALL 000001e0 fftw_tensor_compress_contiguous │ │ │ │ │ -00000530 00000e1c R_ARM_CALL 000001e0 fftw_tensor_compress_contiguous │ │ │ │ │ -00000540 0000131c R_ARM_CALL 0000047c fftw_tensor_equal │ │ │ │ │ -0000054c 0000101c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ -00000560 0000171c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ │ +00000014 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000020 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000006c 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000078 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000084 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000090 0000071c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +000000a0 0000091c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +000000b0 0000091c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +00000188 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000208 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ +00000230 00000d19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000234 0000081a R_ARM_GOT_BREL 0000004c fftw_dimcmp │ │ │ │ │ +00000254 00000f1c R_ARM_CALL 00000000 fftw_tensor_sz │ │ │ │ │ +0000029c 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +0000031c 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ +00000390 00000b1c R_ARM_CALL 00000000 fftw_mktensor │ │ │ │ │ +00000460 0000101c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ +00000484 00000c1c R_ARM_CALL 00000000 qsort │ │ │ │ │ +000004c4 00000b1d R_ARM_JUMP24 00000000 fftw_mktensor │ │ │ │ │ +000004d0 00000d19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +000004d8 0000081a R_ARM_GOT_BREL 0000004c fftw_dimcmp │ │ │ │ │ +00000500 0000121c R_ARM_CALL 00000000 fftw_tensor_copy_sub │ │ │ │ │ +00000518 0000121c R_ARM_CALL 00000000 fftw_tensor_copy_sub │ │ │ │ │ +000005c4 0000151c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ +000005d0 0000161c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000005e0 0000161c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000005ec 00000e1c R_ARM_CALL 00000238 fftw_tensor_compress_contiguous │ │ │ │ │ +000005f8 00000e1c R_ARM_CALL 00000238 fftw_tensor_compress_contiguous │ │ │ │ │ +00000608 0000131c R_ARM_CALL 00000534 fftw_tensor_equal │ │ │ │ │ +00000614 0000101c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ +00000628 0000171c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,403 +1,458 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ compare_by_istride(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ ldr r0, [r0, #4] │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r5, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ sub r0, r0, r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - blt 34 │ │ │ │ │ + mvnlt r0, #0 │ │ │ │ │ + blt 3c │ │ │ │ │ movne r0, #1 │ │ │ │ │ moveq r0, #0 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - mvn r0, #0 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000003c : │ │ │ │ │ +0000004c : │ │ │ │ │ fftw_dimcmp(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ │ mov r4, r1 │ │ │ │ │ + ldr r0, [r0, #4] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ mov r7, r0 │ │ │ │ │ ldr r0, [r5, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ mov r9, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imin │ │ │ │ │ - mov r1, sl │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r1, sl │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imin │ │ │ │ │ cmp r8, r0 │ │ │ │ │ - beq ac │ │ │ │ │ + beq e0 │ │ │ │ │ cmp r0, r8 │ │ │ │ │ mvnlt r0, #0 │ │ │ │ │ movge r0, #1 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ cmp r6, r7 │ │ │ │ │ - beq c4 │ │ │ │ │ + beq f8 │ │ │ │ │ cmp r7, r6 │ │ │ │ │ mvnlt r0, #0 │ │ │ │ │ movge r0, #1 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b c8 │ │ │ │ │ cmp r9, sl │ │ │ │ │ - bne ec │ │ │ │ │ + bne 124 │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ ldr r2, [r4] │ │ │ │ │ sub r3, r3, r2 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - blt fc │ │ │ │ │ + mvnlt r0, #0 │ │ │ │ │ + blt c8 │ │ │ │ │ movne r0, #1 │ │ │ │ │ moveq r0, #0 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b c8 │ │ │ │ │ cmp sl, r9 │ │ │ │ │ mvnlt r0, #0 │ │ │ │ │ movge r0, #1 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - mvn r0, #0 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b c8 │ │ │ │ │ │ │ │ │ │ -00000104 : │ │ │ │ │ +00000134 : │ │ │ │ │ fftw_tensor_compress(): │ │ │ │ │ - ldr r1, [r0] │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - ldr r5, [pc, #196] @ 1d8 │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ - add r5, pc, r5 │ │ │ │ │ + ldr ip, [r0] │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + ldr r5, [pc, #236] @ 230 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + cmp ip, #0 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ble 1d0 │ │ │ │ │ + add r5, pc, r5 │ │ │ │ │ + ble 228 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ │ + add ip, ip, ip, lsl #1 │ │ │ │ │ + add r2, r6, #4 │ │ │ │ │ mov r0, r3 │ │ │ │ │ - add lr, r8, #4 │ │ │ │ │ - ldr r2, [lr, r3, lsl #2] │ │ │ │ │ + ldr r1, [r2, r3, lsl #2] │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ + cmp r1, #1 │ │ │ │ │ addne r0, r0, #1 │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ - bne 134 │ │ │ │ │ + cmp r3, ip │ │ │ │ │ + bne 170 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - ldr r7, [r8] │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ble 1a0 │ │ │ │ │ + ldr lr, [r6] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + ble 1e8 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - add r7, r7, r7, lsl #1 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ - add lr, r8, #4 │ │ │ │ │ - ldr r2, [lr, r3, lsl #2] │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - beq 194 │ │ │ │ │ - add r2, lr, r3, lsl #2 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r4, r4, lsl #1 │ │ │ │ │ - add ip, r6, ip, lsl #2 │ │ │ │ │ - add r4, r4, #1 │ │ │ │ │ - stmib ip, {r0, r1, r2} │ │ │ │ │ + add lr, lr, lr, lsl #1 │ │ │ │ │ + add r2, r6, #4 │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + ldr r1, [r2, r3, lsl #2] │ │ │ │ │ + cmp r1, #1 │ │ │ │ │ + beq 1dc │ │ │ │ │ + lsl r0, r3, #2 │ │ │ │ │ + add r1, ip, ip, lsl #1 │ │ │ │ │ + add ip, ip, #1 │ │ │ │ │ + ldrd r6, [r2, r0] │ │ │ │ │ + add r8, r2, r0 │ │ │ │ │ + add r1, r4, r1, lsl #2 │ │ │ │ │ + strd r6, [r1, #4] │ │ │ │ │ + ldr r0, [r8, #8] │ │ │ │ │ + str r0, [r1, #12] │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ - cmp r7, r3 │ │ │ │ │ - bne 170 │ │ │ │ │ - ldr r1, [r6] │ │ │ │ │ + cmp lr, r3 │ │ │ │ │ + bne 1ac │ │ │ │ │ + ldr r1, [r4] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - ble 1c4 │ │ │ │ │ - ldr r3, [pc, #40] @ 1dc │ │ │ │ │ + ble 20c │ │ │ │ │ + ldr r3, [pc, #56] @ 234 │ │ │ │ │ mov r2, #12 │ │ │ │ │ + add r0, r4, #4 │ │ │ │ │ ldr r3, [r5, r3] │ │ │ │ │ - add r0, r6, #4 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL qsort │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, #0 │ │ │ │ │ - b 14c │ │ │ │ │ - .word 0x000000bc │ │ │ │ │ + b 188 │ │ │ │ │ + .word 0x000000d0 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_dimcmp │ │ │ │ │ │ │ │ │ │ -000001e0 : │ │ │ │ │ +00000238 : │ │ │ │ │ fftw_tensor_compress_contiguous(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + ldr r4, [pc, #652] @ 4d0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_sz │ │ │ │ │ - ldr r4, [pc, #572] @ 434 │ │ │ │ │ - add r4, pc, r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 41c │ │ │ │ │ - ldr r1, [r8] │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ + add r4, pc, r4 │ │ │ │ │ + beq 4a8 │ │ │ │ │ + ldr ip, [r6] │ │ │ │ │ + cmp ip, #0 │ │ │ │ │ movle r0, #0 │ │ │ │ │ - ble 238 │ │ │ │ │ + ble 29c │ │ │ │ │ mov r3, #0 │ │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ │ + add ip, ip, ip, lsl #1 │ │ │ │ │ + add r2, r6, #4 │ │ │ │ │ mov r0, r3 │ │ │ │ │ - add lr, r8, #4 │ │ │ │ │ - ldr r2, [lr, r3, lsl #2] │ │ │ │ │ + ldr r1, [r2, r3, lsl #2] │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ + cmp r1, #1 │ │ │ │ │ addne r0, r0, #1 │ │ │ │ │ - cmp r1, r3 │ │ │ │ │ - bne 220 │ │ │ │ │ + cmp ip, r3 │ │ │ │ │ + bne 284 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ - ldr r7, [r8] │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ + ldr lr, [r6] │ │ │ │ │ mov r5, r0 │ │ │ │ │ - ble 28c │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + ble 2fc │ │ │ │ │ mov r3, #0 │ │ │ │ │ - add r7, r7, r7, lsl #1 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ - add lr, r8, #4 │ │ │ │ │ - ldr r2, [lr, r3, lsl #2] │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - beq 280 │ │ │ │ │ - add r2, lr, r3, lsl #2 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, r6, r6, lsl #1 │ │ │ │ │ - add ip, r5, ip, lsl #2 │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ - stmib ip, {r0, r1, r2} │ │ │ │ │ + add lr, lr, lr, lsl #1 │ │ │ │ │ + add r2, r6, #4 │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + ldr r1, [r2, r3, lsl #2] │ │ │ │ │ + cmp r1, #1 │ │ │ │ │ + beq 2f0 │ │ │ │ │ + lsl r0, r3, #2 │ │ │ │ │ + add r1, ip, ip, lsl #1 │ │ │ │ │ + add ip, ip, #1 │ │ │ │ │ + ldrd r6, [r2, r0] │ │ │ │ │ + add r8, r2, r0 │ │ │ │ │ + add r1, r5, r1, lsl #2 │ │ │ │ │ + strd r6, [r1, #4] │ │ │ │ │ + ldr r0, [r8, #8] │ │ │ │ │ + str r0, [r1, #12] │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ - cmp r7, r3 │ │ │ │ │ - bne 25c │ │ │ │ │ + cmp lr, r3 │ │ │ │ │ + bne 2c0 │ │ │ │ │ ldr r1, [r5] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - ble 410 │ │ │ │ │ - ldr r3, [pc, #408] @ 438 │ │ │ │ │ + ble 48c │ │ │ │ │ + ldr r3, [pc, #452] @ 4d4 │ │ │ │ │ add r8, r5, #4 │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ mov r2, #12 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL qsort │ │ │ │ │ ldr r1, [r5] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - ble 42c │ │ │ │ │ + ble 4c8 │ │ │ │ │ add r1, r1, r1, lsl #1 │ │ │ │ │ sub r6, r5, #12 │ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add r6, r6, r1, lsl #2 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - b 2e8 │ │ │ │ │ + add r6, r6, r1, lsl #2 │ │ │ │ │ + b 358 │ │ │ │ │ add r3, r3, #12 │ │ │ │ │ - cmp r3, r6 │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ - beq 320 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ + cmp r3, r6 │ │ │ │ │ + beq 390 │ │ │ │ │ ldr r1, [r3, #16] │ │ │ │ │ + mov ip, r2 │ │ │ │ │ ldr r2, [r3, #20] │ │ │ │ │ mul lr, r1, r2 │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 2d8 │ │ │ │ │ + bne 348 │ │ │ │ │ ldr ip, [r3, #24] │ │ │ │ │ mul r1, ip, r1 │ │ │ │ │ ldr ip, [r3, #12] │ │ │ │ │ cmp ip, r1 │ │ │ │ │ - bne 2d8 │ │ │ │ │ + bne 348 │ │ │ │ │ add r3, r3, #12 │ │ │ │ │ cmp r3, r6 │ │ │ │ │ - bne 2e8 │ │ │ │ │ + bne 358 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor │ │ │ │ │ + ldrd r2, [r5, #4] │ │ │ │ │ add r7, r0, #4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldm r8, {r0, r1, r2} │ │ │ │ │ - stm r7, {r0, r1, r2} │ │ │ │ │ + strd r2, [r0, #4] │ │ │ │ │ ldr r2, [r5] │ │ │ │ │ + ldr r3, [r8, #8] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - ble 3e0 │ │ │ │ │ - sub r8, r5, #12 │ │ │ │ │ + str r3, [r7, #8] │ │ │ │ │ + ble 45c │ │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ │ + sub lr, r5, #12 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add r8, r8, r2, lsl #2 │ │ │ │ │ - mov lr, #1 │ │ │ │ │ - b 37c │ │ │ │ │ - add r2, r3, #16 │ │ │ │ │ - ldm r2, {r0, r1, r2} │ │ │ │ │ - add ip, lr, lr, lsl #1 │ │ │ │ │ + mov ip, #1 │ │ │ │ │ + add lr, lr, r2, lsl #2 │ │ │ │ │ + b 3f8 │ │ │ │ │ + ldrd r0, [r3, #16] │ │ │ │ │ + add r2, ip, ip, lsl #1 │ │ │ │ │ add r3, r3, #12 │ │ │ │ │ - add ip, r6, ip, lsl #2 │ │ │ │ │ - cmp r8, r3 │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ - stmib ip, {r0, r1, r2} │ │ │ │ │ - beq 3e0 │ │ │ │ │ + add ip, ip, #1 │ │ │ │ │ + add r2, r6, r2, lsl #2 │ │ │ │ │ + strd r0, [r2, #4] │ │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ │ + cmp r3, lr │ │ │ │ │ + str r1, [r2, #12] │ │ │ │ │ + beq 45c │ │ │ │ │ + ldr r0, [r3, #8] │ │ │ │ │ ldr r1, [r3, #16] │ │ │ │ │ ldr r2, [r3, #20] │ │ │ │ │ - ldr r0, [r3, #8] │ │ │ │ │ mul r2, r1, r2 │ │ │ │ │ cmp r0, r2 │ │ │ │ │ - bne 358 │ │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ │ + bne 3d0 │ │ │ │ │ ldr r0, [r3, #12] │ │ │ │ │ + ldr r2, [r3, #24] │ │ │ │ │ mul r2, r1, r2 │ │ │ │ │ cmp r0, r2 │ │ │ │ │ - bne 358 │ │ │ │ │ - add r2, lr, lr, lsl #1 │ │ │ │ │ + bne 3d0 │ │ │ │ │ + add r2, ip, ip, lsl #1 │ │ │ │ │ + add r3, r3, #12 │ │ │ │ │ add r2, r6, r2, lsl #2 │ │ │ │ │ ldr r0, [r2, #-8] │ │ │ │ │ - add r3, r3, #12 │ │ │ │ │ mul r1, r0, r1 │ │ │ │ │ str r1, [r2, #-8] │ │ │ │ │ ldr r1, [r3, #8] │ │ │ │ │ str r1, [r2, #-4] │ │ │ │ │ - add r2, lr, lr, lsl #1 │ │ │ │ │ + add r2, ip, ip, lsl #1 │ │ │ │ │ ldr r1, [r3, #12] │ │ │ │ │ + cmp r3, lr │ │ │ │ │ add r2, r6, r2, lsl #2 │ │ │ │ │ - cmp r8, r3 │ │ │ │ │ str r1, [r2] │ │ │ │ │ - bne 37c │ │ │ │ │ + bne 3f8 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy │ │ │ │ │ ldr r1, [r6] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - ble 40c │ │ │ │ │ - ldr r3, [pc, #64] @ 43c │ │ │ │ │ + ble 488 │ │ │ │ │ + ldr r3, [pc, #96] @ 4d8 │ │ │ │ │ mov r2, #12 │ │ │ │ │ - ldr r3, [r4, r3] │ │ │ │ │ mov r0, r7 │ │ │ │ │ + ldr r3, [r4, r3] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL qsort │ │ │ │ │ mov r5, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mvn r0, #-2147483648 @ 0x80000000 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_mktensor │ │ │ │ │ mov r0, #1 │ │ │ │ │ - b 320 │ │ │ │ │ - .word 0x00000238 │ │ │ │ │ + b 390 │ │ │ │ │ + .word 0x0000026c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ - .word 0xfffffd58 │ │ │ │ │ + .word 0xfffffce0 │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_dimcmp │ │ │ │ │ │ │ │ │ │ -00000440 : │ │ │ │ │ +000004dc : │ │ │ │ │ fftw_tensor_split(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r6, r3 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_sub │ │ │ │ │ ldr r2, [r4] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - sub r2, r2, r5 │ │ │ │ │ str r0, [r7] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + sub r2, r2, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_sub │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ str r0, [r6] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000047c : │ │ │ │ │ +00000534 : │ │ │ │ │ fftw_tensor_equal(): │ │ │ │ │ ldr r3, [r1] │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ ldr lr, [r0] │ │ │ │ │ cmp lr, r3 │ │ │ │ │ - bne 4e8 │ │ │ │ │ + bne 5a0 │ │ │ │ │ sub r3, lr, #1 │ │ │ │ │ cmn r3, #-2147483645 @ 0x80000003 │ │ │ │ │ - bhi 4f0 │ │ │ │ │ + bhi 5a8 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - b 4d8 │ │ │ │ │ + b 590 │ │ │ │ │ ldr ip, [r0, #8] │ │ │ │ │ ldr r2, [r1, #8] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 4e8 │ │ │ │ │ + bne 5a0 │ │ │ │ │ ldr ip, [r0, #12] │ │ │ │ │ ldr r2, [r1, #12] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - bne 4e8 │ │ │ │ │ + bne 5a0 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - cmp lr, r3 │ │ │ │ │ add r0, r0, #12 │ │ │ │ │ + cmp lr, r3 │ │ │ │ │ add r1, r1, #12 │ │ │ │ │ - beq 4f0 │ │ │ │ │ + beq 5a8 │ │ │ │ │ ldr ip, [r0, #4] │ │ │ │ │ ldr r2, [r1, #4] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - beq 4a4 │ │ │ │ │ + beq 55c │ │ │ │ │ mov r0, #0 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, #1 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000004f8 : │ │ │ │ │ +000005b0 : │ │ │ │ │ fftw_tensor_inplace_locations(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ - mov r1, #1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r1, #1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - bl 1e0 │ │ │ │ │ + bl 238 │ │ │ │ │ R_ARM_CALL fftw_tensor_compress_contiguous │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - bl 1e0 │ │ │ │ │ + bl 238 │ │ │ │ │ R_ARM_CALL fftw_tensor_compress_contiguous │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - bl 47c │ │ │ │ │ + bl 534 │ │ │ │ │ R_ARM_CALL fftw_tensor_equal │ │ │ │ │ mov r9, r0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ mov r0, r9 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── tensor8.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 412 (bytes into file) │ │ │ │ │ + Start of section headers: 444 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x19c: │ │ │ │ │ +There are 10 section headers, starting at offset 0x1bc: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000038 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00012c 000020 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00006c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00006c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 00006c 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00006c 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000098 000050 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0000e8 000042 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 00014c 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000058 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00014c 000020 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 00008c 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00008c 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0000b8 000050 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000108 000042 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00016c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 5 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 24 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy2 │ │ │ │ │ + 2: 00000000 36 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy2 │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy │ │ │ │ │ - 4: 00000018 32 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy4 │ │ │ │ │ + 4: 00000024 52 FUNC GLOBAL DEFAULT 1 fftw_tensor_destroy4 │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x12c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x14c contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000008 0000031c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ -00000014 0000031d R_ARM_JUMP24 00000000 fftw_tensor_destroy │ │ │ │ │ -00000024 0000021c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ -00000034 0000021d R_ARM_JUMP24 00000000 fftw_tensor_destroy2 │ │ │ │ │ +0000000c 0000031c R_ARM_CALL 00000000 fftw_tensor_destroy │ │ │ │ │ +00000020 0000031d R_ARM_JUMP24 00000000 fftw_tensor_destroy │ │ │ │ │ +00000038 0000021c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ +00000054 0000021d R_ARM_JUMP24 00000000 fftw_tensor_destroy2 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,28 +1,36 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_tensor_destroy2(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_tensor_destroy │ │ │ │ │ │ │ │ │ │ -00000018 : │ │ │ │ │ +00000024 : │ │ │ │ │ fftw_tensor_destroy4(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r2 │ │ │ │ │ mov r5, r3 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy2 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_tensor_destroy2 │ │ │ ├── tile2d.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3316 (bytes into file) │ │ │ │ │ + Start of section headers: 3384 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0xcf4: │ │ │ │ │ +There are 10 section headers, starting at offset 0xd38: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000b70 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000c94 000010 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000ba4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000ba4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000ba4 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000ba4 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000bd0 000070 10 8 3 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000c40 000053 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000ca4 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000bb4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000cd8 000010 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000be8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000be8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000be8 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000be8 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000c14 000070 10 8 3 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000c84 000053 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000ce8 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 7 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2900 FUNC LOCAL DEFAULT 1 fftw_tile2d.localalias │ │ │ │ │ - 3: 00000000 2900 FUNC GLOBAL DEFAULT 1 fftw_tile2d │ │ │ │ │ - 4: 00000b54 28 FUNC GLOBAL DEFAULT 1 fftw_compute_tilesz │ │ │ │ │ + 2: 00000000 2956 FUNC LOCAL DEFAULT 1 fftw_tile2d.localalias │ │ │ │ │ + 3: 00000000 2956 FUNC GLOBAL DEFAULT 1 fftw_tile2d │ │ │ │ │ + 4: 00000b8c 40 FUNC GLOBAL DEFAULT 1 fftw_compute_tilesz │ │ │ │ │ 5: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_isqrt │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xc94 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xcd8 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000b64 0000051c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000b6c 0000061d R_ARM_JUMP24 00000000 fftw_isqrt │ │ │ │ │ +00000ba0 0000051c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000bb0 0000061d R_ARM_JUMP24 00000000 fftw_isqrt │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,744 +1,761 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_tile2d.localalias(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + sub r9, r1, r0 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + sub sl, r3, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ │ + mov r4, sl │ │ │ │ │ + ldr r8, [sp, #96] @ 0x60 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ ldr ip, [sp, #100] @ 0x64 │ │ │ │ │ - ldr sl, [sp, #96] @ 0x60 │ │ │ │ │ - sub r8, r1, r0 │ │ │ │ │ str ip, [sp, #20] │ │ │ │ │ - sub r7, r3, r2 │ │ │ │ │ ldr ip, [sp, #104] @ 0x68 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ │ + str r0, [sp, #44] @ 0x2c │ │ │ │ │ + str r9, [sp, #48] @ 0x30 │ │ │ │ │ str ip, [sp, #24] │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - cmp r3, r7 │ │ │ │ │ - cmpge r3, sl │ │ │ │ │ - bgt 4ac │ │ │ │ │ - cmp r7, sl │ │ │ │ │ - ble 90c │ │ │ │ │ + cmp r3, r4 │ │ │ │ │ + cmpge r3, r8 │ │ │ │ │ + bgt 4c8 │ │ │ │ │ + cmp r4, r8 │ │ │ │ │ + ble 930 │ │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - add r3, r4, r3 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ add r3, r3, r3, lsr #31 │ │ │ │ │ - asr r2, r3, #1 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - rsb r5, r4, r3, asr #1 │ │ │ │ │ - sub r2, r1, r2 │ │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ + sub r1, r0, r1 │ │ │ │ │ + asr r3, r3, #1 │ │ │ │ │ + sub r6, r3, r2 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - cmp r2, r5 │ │ │ │ │ + cmp r2, r6 │ │ │ │ │ mov r3, r2 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r2 │ │ │ │ │ + cmp r8, r2 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 274 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ - bge 46c │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + bne 290 │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ + bge 488 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - add r6, r3, r4 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + add r9, r3, r4 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr r8, r6, #1 │ │ │ │ │ - mov r7, r3 │ │ │ │ │ - sub r9, r2, r3 │ │ │ │ │ - rsb r6, r4, r6, asr #1 │ │ │ │ │ - cmp r9, r6 │ │ │ │ │ + add r9, r9, r9, lsr #31 │ │ │ │ │ + asr r9, r9, #1 │ │ │ │ │ + mov sl, r3 │ │ │ │ │ + sub fp, r2, r3 │ │ │ │ │ + sub r5, r9, r4 │ │ │ │ │ + cmp fp, r5 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ + cmp r8, fp │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 19c │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ - bge 244 │ │ │ │ │ + bne 1b8 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ + bge 260 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ - add r5, r8, r4 │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr fp, r5, #1 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - sub r6, r3, r7 │ │ │ │ │ - rsb r5, r4, r5, asr #1 │ │ │ │ │ - cmp r6, r5 │ │ │ │ │ + add r7, r9, r4 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ + sub r5, r3, sl │ │ │ │ │ + sub r6, r7, r4 │ │ │ │ │ + cmp r5, r6 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne b10 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ - bge 174 │ │ │ │ │ - add r5, fp, r4 │ │ │ │ │ + bne b48 │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ + bge 190 │ │ │ │ │ + add r6, r7, r4 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + add r6, r6, r6, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr r5, r5, #1 │ │ │ │ │ + asr r6, r6, #1 │ │ │ │ │ + mov r4, r6 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r6 │ │ │ │ │ + sub r6, r7, r6 │ │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ │ - mov r4, r5 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r5, fp, r5 │ │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ │ - b 10c │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + b 128 │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + sub r5, r9, r7 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ blx ip │ │ │ │ │ - mov r4, fp │ │ │ │ │ - sub r6, r8, fp │ │ │ │ │ - b cc │ │ │ │ │ + b e8 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r5, r3, r7 │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr fp, r5, #1 │ │ │ │ │ - sub r9, r8, r4 │ │ │ │ │ - rsb r5, r7, r5, asr #1 │ │ │ │ │ - cmp r5, r9 │ │ │ │ │ + sub r7, r9, r4 │ │ │ │ │ + add fp, r3, sl │ │ │ │ │ + add fp, fp, fp, lsr #31 │ │ │ │ │ + asr fp, fp, #1 │ │ │ │ │ + sub r6, fp, sl │ │ │ │ │ + cmp r6, r7 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne acc │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ - bge 218 │ │ │ │ │ - add r9, r8, r2 │ │ │ │ │ + bne b04 │ │ │ │ │ + cmp r8, r7 │ │ │ │ │ + bge 234 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r9, r9, r9, lsr #31 │ │ │ │ │ - asr r9, r9, #1 │ │ │ │ │ + add r7, r9, r2 │ │ │ │ │ + mov r1, fp │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 │ │ │ │ │ - mov r2, r9 │ │ │ │ │ - sub r9, r8, r9 │ │ │ │ │ - b 1b8 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + mov r2, r7 │ │ │ │ │ + sub r7, r9, r7 │ │ │ │ │ + b 1d4 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - mov r3, r8 │ │ │ │ │ mov r1, fp │ │ │ │ │ - blx ip │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r7, fp │ │ │ │ │ - sub r9, r3, fp │ │ │ │ │ - b cc │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov sl, fp │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ str r3, [sp] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + blx ip │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + sub fp, r3, fp │ │ │ │ │ + b e8 │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ - mov r3, r8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r4, r9 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r4, r8 │ │ │ │ │ - sub r5, r3, r8 │ │ │ │ │ - b 7c │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - mov r8, r4 │ │ │ │ │ - add r9, r2, r3 │ │ │ │ │ - add r9, r9, r9, lsr #31 │ │ │ │ │ - asr r2, r9, #1 │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ + sub r6, r3, r9 │ │ │ │ │ + b 98 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + mov sl, r4 │ │ │ │ │ str r4, [sp, #40] @ 0x28 │ │ │ │ │ - sub r7, r2, r4 │ │ │ │ │ - rsb r9, r3, r9, asr #1 │ │ │ │ │ - mov r4, r3 │ │ │ │ │ - cmp r9, r7 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + add r3, r3, r3, lsr #31 │ │ │ │ │ + asr r3, r3, #1 │ │ │ │ │ + sub fp, r3, r2 │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + sub r5, r3, r4 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ + cmp fp, r5 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ + cmp r8, fp │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 37c │ │ │ │ │ - cmp sl, r7 │ │ │ │ │ - bge 430 │ │ │ │ │ + bne 398 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ + bge 44c │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add r6, r3, r8 │ │ │ │ │ + add r9, r3, sl │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr fp, r6, #1 │ │ │ │ │ - sub r7, r3, r4 │ │ │ │ │ - rsb r6, r8, r6, asr #1 │ │ │ │ │ - cmp r7, r6 │ │ │ │ │ + add r9, r9, r9, lsr #31 │ │ │ │ │ + asr r9, r9, #1 │ │ │ │ │ + sub r5, r3, r4 │ │ │ │ │ + sub r7, r9, sl │ │ │ │ │ + cmp r5, r7 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r7 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne a44 │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ - bge 350 │ │ │ │ │ - add r6, fp, r8 │ │ │ │ │ + bne a7c │ │ │ │ │ + cmp r8, r7 │ │ │ │ │ + bge 36c │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr r6, r6, #1 │ │ │ │ │ + add r7, r9, sl │ │ │ │ │ + mov r2, sl │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov sl, r7 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - mov r3, r6 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + sub r7, r9, r7 │ │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ │ - mov r8, r6 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r6, fp, r6 │ │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ │ - b 2e8 │ │ │ │ │ + b 304 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov sl, r9 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r8, fp │ │ │ │ │ - sub r7, r3, fp │ │ │ │ │ - b 2a4 │ │ │ │ │ + sub r5, r3, r9 │ │ │ │ │ + b 2c0 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - add r6, r3, r4 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + add fp, r3, r4 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr fp, r6, #1 │ │ │ │ │ - sub r9, r3, r8 │ │ │ │ │ - rsb r6, r4, r6, asr #1 │ │ │ │ │ - cmp r6, r9 │ │ │ │ │ + add fp, fp, fp, lsr #31 │ │ │ │ │ + asr fp, fp, #1 │ │ │ │ │ + sub r9, r3, sl │ │ │ │ │ + sub r7, fp, r4 │ │ │ │ │ + cmp r7, r9 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ + cmp r8, r7 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne a88 │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ - bge 404 │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + bne ac0 │ │ │ │ │ + cmp r8, r9 │ │ │ │ │ + bge 420 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ add r9, r3, r2 │ │ │ │ │ add r9, r9, r9, lsr #31 │ │ │ │ │ asr r9, r9, #1 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, fp │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ mov r2, r9 │ │ │ │ │ sub r9, r3, r9 │ │ │ │ │ - b 39c │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + b 3b8 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r4, fp │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r1, fp │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r4, fp │ │ │ │ │ - sub r9, r3, fp │ │ │ │ │ - b 2a4 │ │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + sub fp, r3, fp │ │ │ │ │ + b 2c0 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ - str r6, [sp, #32] │ │ │ │ │ - sub r3, r3, r6 │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ + sub r3, r3, r5 │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ - b 7c │ │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + b 98 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ ldr r0, [sp, #32] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r4, r5 │ │ │ │ │ - sub r7, r3, r5 │ │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ │ + sub r4, r3, r5 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - cmp r3, r7 │ │ │ │ │ - cmpge r3, sl │ │ │ │ │ - ble 48 │ │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + cmp r3, r4 │ │ │ │ │ + cmpge r3, r8 │ │ │ │ │ + ble 5c │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ - mov fp, r4 │ │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + mov sl, r1 │ │ │ │ │ add r3, r2, r3 │ │ │ │ │ add r3, r3, r3, lsr #31 │ │ │ │ │ - asr r1, r3, #1 │ │ │ │ │ - rsb r3, r2, r3, asr #1 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ + asr r3, r3, #1 │ │ │ │ │ + sub r6, r3, r2 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - str r1, [sp, #28] │ │ │ │ │ - sub r5, r3, r4 │ │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ │ - str r7, [sp, #52] @ 0x34 │ │ │ │ │ + str r6, [sp, #32] │ │ │ │ │ + sub r5, r3, r1 │ │ │ │ │ + mov r4, r5 │ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ │ - cmp r2, r5 │ │ │ │ │ + cmp r2, r4 │ │ │ │ │ mov r3, r2 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r2 │ │ │ │ │ + cmp r8, r2 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 6d8 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ - bge 8cc │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + bne 6f8 │ │ │ │ │ + cmp r8, r4 │ │ │ │ │ + bge 8f4 │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ - add r5, r3, fp │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + add r7, r3, sl │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr r7, r5, #1 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ - sub r8, r2, r3 │ │ │ │ │ - rsb r5, fp, r5, asr #1 │ │ │ │ │ - cmp r8, r5 │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ + mov r9, r3 │ │ │ │ │ + sub fp, r2, r3 │ │ │ │ │ + sub r4, r7, sl │ │ │ │ │ + cmp fp, r4 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r8 │ │ │ │ │ + cmp r8, fp │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 600 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ - bge 6a8 │ │ │ │ │ + bne 620 │ │ │ │ │ + cmp r8, r4 │ │ │ │ │ + bge 6c8 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r4, r7, fp │ │ │ │ │ - add r4, r4, r4, lsr #31 │ │ │ │ │ - asr r9, r4, #1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - sub r5, r3, r6 │ │ │ │ │ - rsb r4, fp, r4, asr #1 │ │ │ │ │ - cmp r5, r4 │ │ │ │ │ + add r6, r7, sl │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + add r6, r6, r6, lsr #31 │ │ │ │ │ + asr r6, r6, #1 │ │ │ │ │ + sub r4, r3, r9 │ │ │ │ │ + sub r5, r6, sl │ │ │ │ │ + cmp r4, r5 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r5 │ │ │ │ │ + cmp r8, r4 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 978 │ │ │ │ │ - cmp sl, r4 │ │ │ │ │ - bge 5d8 │ │ │ │ │ - add r4, r9, fp │ │ │ │ │ + bne 9b0 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ + bge 5f8 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r4, r4, r4, lsr #31 │ │ │ │ │ - asr r4, r4, #1 │ │ │ │ │ + add r5, r6, sl │ │ │ │ │ + mov r2, sl │ │ │ │ │ + add r5, r5, r5, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ + asr r5, r5, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov sl, r5 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r2, fp │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ - mov r3, r4 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ │ - mov fp, r4 │ │ │ │ │ - bl 0 │ │ │ │ │ - sub r4, r9, r4 │ │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ │ - b 570 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + sub r5, r6, r5 │ │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ │ + bl 0 │ │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ │ + b 590 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + sub r4, r7, r6 │ │ │ │ │ + mov sl, r6 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, fp │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, r6 │ │ │ │ │ blx ip │ │ │ │ │ - mov fp, r9 │ │ │ │ │ - sub r5, r7, r9 │ │ │ │ │ - b 530 │ │ │ │ │ + b 550 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r2, fp │ │ │ │ │ - add r4, r3, r6 │ │ │ │ │ - add r4, r4, r4, lsr #31 │ │ │ │ │ - asr r9, r4, #1 │ │ │ │ │ - sub r8, r7, fp │ │ │ │ │ - rsb r4, r6, r4, asr #1 │ │ │ │ │ - cmp r4, r8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + sub r6, r7, sl │ │ │ │ │ + add r3, r3, r9 │ │ │ │ │ + add r3, r3, r3, lsr #31 │ │ │ │ │ + asr fp, r3, #1 │ │ │ │ │ + sub r5, fp, r9 │ │ │ │ │ + cmp r5, r6 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r4 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 934 │ │ │ │ │ - cmp sl, r8 │ │ │ │ │ - bge 67c │ │ │ │ │ - add r8, r7, r2 │ │ │ │ │ + bne 96c │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ + bge 69c │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r8, r8, r8, lsr #31 │ │ │ │ │ - asr r8, r8, #1 │ │ │ │ │ + add r6, r7, r2 │ │ │ │ │ + mov r1, fp │ │ │ │ │ + add r6, r6, r6, lsr #31 │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r6, r6, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r3, r8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r6 │ │ │ │ │ bl 0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - sub r8, r7, r8 │ │ │ │ │ - b 61c │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + sub r6, r7, r6 │ │ │ │ │ + b 63c │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r6, r9 │ │ │ │ │ - sub r8, r3, r9 │ │ │ │ │ - b 530 │ │ │ │ │ + sub fp, r3, fp │ │ │ │ │ + b 550 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + mov sl, r7 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, fp │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov fp, r7 │ │ │ │ │ - sub r5, r3, r7 │ │ │ │ │ - b 4e0 │ │ │ │ │ + sub r4, r3, r7 │ │ │ │ │ + b 500 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ - mov r7, fp │ │ │ │ │ - add r8, r3, r4 │ │ │ │ │ - add r8, r8, r8, lsr #31 │ │ │ │ │ - asr r3, r8, #1 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - rsb r8, r4, r8, asr #1 │ │ │ │ │ - sub r6, r3, fp │ │ │ │ │ - str fp, [sp, #40] @ 0x28 │ │ │ │ │ - cmp r8, r6 │ │ │ │ │ + mov r9, sl │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + add r3, r3, r3, lsr #31 │ │ │ │ │ + asr r1, r3, #1 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + sub r5, r1, r2 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ + sub r6, r2, sl │ │ │ │ │ + cmp r5, r6 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r8 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 7dc │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ - bge 890 │ │ │ │ │ + bne 804 │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ + bge 8b8 │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add r6, r3, r7 │ │ │ │ │ + add fp, r3, r9 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr fp, r6, #1 │ │ │ │ │ - sub r9, r3, r4 │ │ │ │ │ - rsb r6, r7, r6, asr #1 │ │ │ │ │ - cmp r9, r6 │ │ │ │ │ + add fp, fp, fp, lsr #31 │ │ │ │ │ + asr fp, fp, #1 │ │ │ │ │ + sub r6, r3, r4 │ │ │ │ │ + sub r7, fp, r9 │ │ │ │ │ + cmp r6, r7 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ + cmp r8, r6 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne a00 │ │ │ │ │ - cmp sl, r6 │ │ │ │ │ - bge 7b0 │ │ │ │ │ - add r6, fp, r7 │ │ │ │ │ + bne a38 │ │ │ │ │ + cmp r8, r7 │ │ │ │ │ + bge 7d8 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr r6, r6, #1 │ │ │ │ │ + add r7, fp, r9 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov r9, r7 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r2, r7 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - mov r3, r6 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ │ - mov r7, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + sub r7, fp, r7 │ │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r6, fp, r6 │ │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ - b 748 │ │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ │ + b 770 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r2, r9 │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, r7 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r7, fp │ │ │ │ │ sub r6, r3, fp │ │ │ │ │ - b 704 │ │ │ │ │ + b 72c │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r2, r7 │ │ │ │ │ - add r8, r3, r4 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ + add fp, r3, r4 │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - add r8, r8, r8, lsr #31 │ │ │ │ │ - asr fp, r8, #1 │ │ │ │ │ - sub r9, r3, r7 │ │ │ │ │ - rsb r8, r4, r8, asr #1 │ │ │ │ │ - cmp r8, r9 │ │ │ │ │ + add fp, fp, fp, lsr #31 │ │ │ │ │ + asr fp, fp, #1 │ │ │ │ │ + sub r7, r3, r9 │ │ │ │ │ + sub r5, fp, r4 │ │ │ │ │ + cmp r5, r7 │ │ │ │ │ movge r3, #1 │ │ │ │ │ movlt r3, #0 │ │ │ │ │ - cmp sl, r8 │ │ │ │ │ + cmp r8, r5 │ │ │ │ │ movge r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 9bc │ │ │ │ │ - cmp sl, r9 │ │ │ │ │ - bge 864 │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + bne 9f4 │ │ │ │ │ + cmp r8, r7 │ │ │ │ │ + bge 88c │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ - add r9, r3, r2 │ │ │ │ │ - add r9, r9, r9, lsr #31 │ │ │ │ │ - asr r9, r9, #1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r7, r3, r2 │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, fp │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r2, r9 │ │ │ │ │ - sub r9, r3, r9 │ │ │ │ │ - b 7fc │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + mov r2, r7 │ │ │ │ │ + sub r7, r3, r7 │ │ │ │ │ + b 824 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mov r4, fp │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r1, fp │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r4, fp │ │ │ │ │ - sub r8, r3, fp │ │ │ │ │ - b 704 │ │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ │ + sub r5, r3, fp │ │ │ │ │ + b 72c │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r2, r7 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ - ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ │ - sub r3, r3, r6 │ │ │ │ │ + str r5, [sp, #44] @ 0x2c │ │ │ │ │ + sub r3, r3, r5 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ - b 4e0 │ │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ │ + b 500 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + mov r2, sl │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ + str r3, [sp] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - mov r2, fp │ │ │ │ │ mov r1, r5 │ │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r7, [sp, #52] @ 0x34 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ │ sub r3, r3, r5 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ - b 38 │ │ │ │ │ + b 4c │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ bx ip │ │ │ │ │ - add r4, r9, r6 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r4, r4, r4, lsr #31 │ │ │ │ │ - asr r4, r4, #1 │ │ │ │ │ + add r5, fp, r9 │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + add r5, r5, r5, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r5, r5, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + sub r5, fp, r5 │ │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r4, r9, r4 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - b 61c │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + b 63c │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - add r5, r3, r0 │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr r5, r5, #1 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r4, r3, r0 │ │ │ │ │ + mov r3, r6 │ │ │ │ │ + add r4, r4, r4, lsr #31 │ │ │ │ │ + asr r4, r4, #1 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - mov r2, fp │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r1, r4 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - sub r5, r3, r5 │ │ │ │ │ - b 570 │ │ │ │ │ - add r8, fp, r4 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + sub r4, r3, r4 │ │ │ │ │ + b 590 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r8, r8, r8, lsr #31 │ │ │ │ │ - asr r8, r8, #1 │ │ │ │ │ + add r5, fp, r4 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + add r5, r5, r5, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r5, r5, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r4, r5 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r1, r8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + sub r5, fp, r5 │ │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ │ - mov r4, r8 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r8, fp, r8 │ │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ - b 7fc │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + b 824 │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - add r9, r3, r0 │ │ │ │ │ - add r9, r9, r9, lsr #31 │ │ │ │ │ - asr r9, r9, #1 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ + add r6, r3, r0 │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r6, r6, r6, lsr #31 │ │ │ │ │ + asr r6, r6, #1 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - mov r2, r7 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r0, r9 │ │ │ │ │ - sub r9, r3, r9 │ │ │ │ │ - b 748 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + sub r6, r3, r6 │ │ │ │ │ + b 770 │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - add r7, r3, r0 │ │ │ │ │ - add r7, r7, r7, lsr #31 │ │ │ │ │ - asr r7, r7, #1 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r5, r3, r0 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + add r5, r5, r5, lsr #31 │ │ │ │ │ + asr r5, r5, #1 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - sub r7, r3, r7 │ │ │ │ │ - b 2e8 │ │ │ │ │ - add r6, fp, r4 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + sub r5, r3, r5 │ │ │ │ │ + b 304 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr r6, r6, #1 │ │ │ │ │ + add r7, fp, r4 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + add r7, r7, r7, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r7, r7, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r1, r6 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + sub r7, fp, r7 │ │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ │ - mov r4, r6 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r6, fp, r6 │ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - b 39c │ │ │ │ │ - add r5, fp, r7 │ │ │ │ │ + b 3b8 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r5, r5, r5, lsr #31 │ │ │ │ │ - asr r5, r5, #1 │ │ │ │ │ + add r6, fp, sl │ │ │ │ │ + mov r0, sl │ │ │ │ │ + add r6, r6, r6, lsr #31 │ │ │ │ │ + str r8, [sp] │ │ │ │ │ + asr r6, r6, #1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + mov r1, r6 │ │ │ │ │ + mov sl, r6 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - mov r3, r8 │ │ │ │ │ + sub r6, fp, r6 │ │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 │ │ │ │ │ - sub r5, fp, r5 │ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - b 1b8 │ │ │ │ │ + b 1d4 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + str r8, [sp] │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - add r6, r3, r0 │ │ │ │ │ - add r6, r6, r6, lsr #31 │ │ │ │ │ - asr r6, r6, #1 │ │ │ │ │ + add r5, r3, r0 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + add r5, r5, r5, lsr #31 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r1, r6 │ │ │ │ │ + asr r5, r5, #1 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ mov r2, r4 │ │ │ │ │ bl 0 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - sub r6, r3, r6 │ │ │ │ │ - b 10c │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + sub r5, r3, r5 │ │ │ │ │ + b 128 │ │ │ │ │ │ │ │ │ │ -00000b54 : │ │ │ │ │ +00000b8c : │ │ │ │ │ fftw_compute_tilesz(): │ │ │ │ │ mul r1, r0, r1 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ mov r0, #8192 @ 0x2000 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_isqrt │ │ │ ├── timer.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 816 (bytes into file) │ │ │ │ │ + Start of section headers: 880 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x330: │ │ │ │ │ +There are 10 section headers, starting at offset 0x370: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00010c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0002b0 000030 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000140 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000140 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000140 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000140 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 00016c 0000c0 10 8 5 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 00022c 000081 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 0002e0 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00014c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0002f0 000030 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000180 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000180 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000180 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000180 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0001ac 0000c0 10 8 5 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 00026c 000081 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000320 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,15 +1,15 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 12 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 000000f4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 3: 000000fc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 00000108 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 5: 00000000 44 FUNC GLOBAL DEFAULT 1 fftw_get_crude_time │ │ │ │ │ + 2: 00000134 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 3: 0000013c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 4: 00000148 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 00000000 64 FUNC GLOBAL DEFAULT 1 fftw_get_crude_time │ │ │ │ │ 6: 00000000 0 NOTYPE GLOBAL DEFAULT UND __gettimeofday64 │ │ │ │ │ - 7: 0000002c 208 FUNC GLOBAL DEFAULT 1 fftw_elapsed_since │ │ │ │ │ + 7: 00000040 252 FUNC GLOBAL DEFAULT 1 fftw_elapsed_since │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_l2d │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 11: 000000fc 16 FUNC GLOBAL DEFAULT 1 fftw_measure_execution_time │ │ │ │ │ + 11: 0000013c 16 FUNC GLOBAL DEFAULT 1 fftw_measure_execution_time │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2b0 contains 6 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2f0 contains 6 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000014 0000061c R_ARM_CALL 00000000 __gettimeofday64 │ │ │ │ │ -0000005c 0000061c R_ARM_CALL 00000000 __gettimeofday64 │ │ │ │ │ -00000070 0000081c R_ARM_CALL 00000000 __aeabi_l2d │ │ │ │ │ -0000007c 0000091c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000098 0000081c R_ARM_CALL 00000000 __aeabi_l2d │ │ │ │ │ -000000ac 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000018 0000061c R_ARM_CALL 00000000 __gettimeofday64 │ │ │ │ │ +0000007c 0000061c R_ARM_CALL 00000000 __gettimeofday64 │ │ │ │ │ +00000090 0000081c R_ARM_CALL 00000000 __aeabi_l2d │ │ │ │ │ +0000009c 0000091c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000b8 0000081c R_ARM_CALL 00000000 __aeabi_l2d │ │ │ │ │ +000000cc 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,86 +1,102 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_get_crude_time(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r1, #0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ mov r0, sp │ │ │ │ │ bl 0 <__gettimeofday64> │ │ │ │ │ R_ARM_CALL __gettimeofday64 │ │ │ │ │ - ldm sp, {r0, r1, r2, r3} │ │ │ │ │ - stm r4, {r0, r1, r2, r3} │ │ │ │ │ + ldrd r2, [sp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r2, [r4] │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ + strd r2, [r4, #8] │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000002c : │ │ │ │ │ +00000040 : │ │ │ │ │ fftw_elapsed_since(): │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #44 @ 0x2c │ │ │ │ │ - stmib r1, {r2, r3} │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - mov r0, sp │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r9, r2 │ │ │ │ │ mov r8, r3 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ + add r1, sp, #44 @ 0x2c │ │ │ │ │ + mov r0, sp │ │ │ │ │ + ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + stmib r1, {r2, r3} │ │ │ │ │ + mov r1, #0 │ │ │ │ │ bl 0 <__gettimeofday64> │ │ │ │ │ R_ARM_CALL __gettimeofday64 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ subs r0, r3, r6 │ │ │ │ │ sbc r1, r1, r7 │ │ │ │ │ bl 0 <__aeabi_l2d> │ │ │ │ │ R_ARM_CALL __aeabi_l2d │ │ │ │ │ - ldr r2, [pc, #120] @ f4 │ │ │ │ │ - ldr r3, [pc, #120] @ f8 │ │ │ │ │ + ldr r2, [pc, #152] @ 134 │ │ │ │ │ + ldr r3, [pc, #152] @ 138 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ subs r0, r3, r9 │ │ │ │ │ sbc r1, r1, r8 │ │ │ │ │ bl 0 <__aeabi_l2d> │ │ │ │ │ R_ARM_CALL __aeabi_l2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [r4, #8] │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - beq e4 │ │ │ │ │ + beq 114 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r1, #1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ │ mov r1, lr │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ bx r1 │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ bx lr │ │ │ │ │ .word 0xa0b5ed8d │ │ │ │ │ .word 0x3eb0c6f7 │ │ │ │ │ │ │ │ │ │ -000000fc : │ │ │ │ │ +0000013c : │ │ │ │ │ fftw_measure_execution_time(): │ │ │ │ │ - ldr r1, [pc, #4] @ 108 │ │ │ │ │ + ldr r1, [pc, #4] @ 148 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ .word 0xbff00000 │ │ │ ├── transpose.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3824 (bytes into file) │ │ │ │ │ + Start of section headers: 3880 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0xef0: │ │ │ │ │ +There are 10 section headers, starting at offset 0xf28: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000c28 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000e18 000088 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000c5c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000c5c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000c5c 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000c5c 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000c88 0000f0 10 8 8 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000d78 00009f 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000ea0 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000c60 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000e50 000088 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000c94 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000c94 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000c94 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000c94 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000cc0 0000f0 10 8 8 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000db0 00009f 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000ed8 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 15 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 784 FUNC LOCAL DEFAULT 1 dotile │ │ │ │ │ - 3: 00000310 264 FUNC LOCAL DEFAULT 1 dotile_buf │ │ │ │ │ - 4: 00000418 1108 FUNC LOCAL DEFAULT 1 transpose_rec │ │ │ │ │ - 5: 00000b5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000b60 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000c24 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 680 FUNC LOCAL DEFAULT 1 dotile │ │ │ │ │ + 3: 000002a8 292 FUNC LOCAL DEFAULT 1 dotile_buf │ │ │ │ │ + 4: 000003cc 1144 FUNC LOCAL DEFAULT 1 transpose_rec │ │ │ │ │ + 5: 00000b74 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000b78 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000c5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_ci │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_co │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tile2d │ │ │ │ │ - 11: 0000086c 580 FUNC GLOBAL DEFAULT 1 fftw_transpose │ │ │ │ │ - 12: 00000ab0 176 FUNC GLOBAL DEFAULT 1 fftw_transpose_tiled │ │ │ │ │ + 11: 00000844 612 FUNC GLOBAL DEFAULT 1 fftw_transpose │ │ │ │ │ + 12: 00000aa8 208 FUNC GLOBAL DEFAULT 1 fftw_transpose_tiled │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_compute_tilesz │ │ │ │ │ - 14: 00000b60 200 FUNC GLOBAL DEFAULT 1 fftw_transpose_tiledbuf │ │ │ │ │ + 14: 00000b78 232 FUNC GLOBAL DEFAULT 1 fftw_transpose_tiledbuf │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xe18 contains 17 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xe50 contains 17 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000360 0000081c R_ARM_CALL 00000000 fftw_cpy2d_ci │ │ │ │ │ -00000398 0000081c R_ARM_CALL 00000000 fftw_cpy2d_ci │ │ │ │ │ -000003d4 0000091c R_ARM_CALL 00000000 fftw_cpy2d_co │ │ │ │ │ -0000040c 0000091c R_ARM_CALL 00000000 fftw_cpy2d_co │ │ │ │ │ -00000460 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -000004a8 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000500 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000548 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +00000304 0000081c R_ARM_CALL 00000000 fftw_cpy2d_ci │ │ │ │ │ +0000033c 0000081c R_ARM_CALL 00000000 fftw_cpy2d_ci │ │ │ │ │ +00000378 0000091c R_ARM_CALL 00000000 fftw_cpy2d_co │ │ │ │ │ +000003b0 0000091c R_ARM_CALL 00000000 fftw_cpy2d_co │ │ │ │ │ +00000424 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +0000046c 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +000004c4 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +0000050c 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +00000558 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ 00000594 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -000005d0 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000620 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000668 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -000006a0 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000ad4 00000d1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ -00000b18 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ -00000b90 00000d1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ -00000bdc 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +000005e4 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +0000062c 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +00000664 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +00000ad8 00000d1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ +00000b20 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ │ +00000bb8 00000d1c R_ARM_CALL 00000000 fftw_compute_tilesz │ │ │ │ │ +00000c04 00000a1c R_ARM_CALL 00000000 fftw_tile2d │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,817 +1,831 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ dotile(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + mov lr, r1 │ │ │ │ │ mov r1, r3 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ - ldm r3, {r7, sl, fp} │ │ │ │ │ - ldr r3, [r3, #12] │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - cmp r3, #1 │ │ │ │ │ - beq 210 │ │ │ │ │ - cmp r3, #2 │ │ │ │ │ - beq 124 │ │ │ │ │ - cmp ip, r1 │ │ │ │ │ - mov r0, ip │ │ │ │ │ - bge 11c │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - cmp ip, r6 │ │ │ │ │ - bge 11c │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ - ble 11c │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mul r2, sl, r2 │ │ │ │ │ - mov r1, ip │ │ │ │ │ - mla r1, fp, r1, r2 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mul r2, fp, r2 │ │ │ │ │ - add r3, r7, r3, lsl #3 │ │ │ │ │ - mla ip, sl, ip, r2 │ │ │ │ │ - lsl r9, sl, #3 │ │ │ │ │ - mov r2, ip │ │ │ │ │ - sub r8, r7, #8 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ - str r7, [sp, #8] │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - add ip, r3, r2, lsl #3 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ + ldr sl, [r3] │ │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ │ + ldr r5, [r3, #4] │ │ │ │ │ + ldr r4, [r3, #8] │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ + beq 1fc │ │ │ │ │ + cmp r2, #2 │ │ │ │ │ + beq 134 │ │ │ │ │ + cmp fp, r1 │ │ │ │ │ + bge 118 │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + bge 118 │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ + ble 118 │ │ │ │ │ + mul r3, r5, fp │ │ │ │ │ str r0, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r2, r8, r4, lsl #3 │ │ │ │ │ - add r3, r3, r5, lsl #3 │ │ │ │ │ - mov r7, fp │ │ │ │ │ - ldrd sl, [r2, #8]! │ │ │ │ │ - ldrd r0, [r3] │ │ │ │ │ - strd sl, [r3], #8 │ │ │ │ │ - cmp ip, r3 │ │ │ │ │ - strd r0, [r2] │ │ │ │ │ - bne c0 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ - cmp r6, lr │ │ │ │ │ - mov fp, r7 │ │ │ │ │ - add r4, r4, r7 │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ - add ip, ip, r9 │ │ │ │ │ - bne b0 │ │ │ │ │ + mul r1, fp, r4 │ │ │ │ │ + add r2, sl, r2, lsl #3 │ │ │ │ │ + mla r3, r0, r4, r3 │ │ │ │ │ + mla r1, r0, r5, r1 │ │ │ │ │ + lsl r9, r4, #3 │ │ │ │ │ + str r2, [sp, #24] │ │ │ │ │ + mov r2, r3 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + mov r5, fp │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ │ - add r1, r1, r3 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - add r0, r0, #1 │ │ │ │ │ - cmp r3, r0 │ │ │ │ │ - add r2, r2, r7 │ │ │ │ │ - bne 90 │ │ │ │ │ - add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp r2, r1 │ │ │ │ │ - mov lr, r2 │ │ │ │ │ - bge 11c │ │ │ │ │ - cmp r0, r6 │ │ │ │ │ - bge 11c │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - mul r3, sl, r3 │ │ │ │ │ - mul lr, sl, lr │ │ │ │ │ - mul r0, fp, r0 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - add r3, r7, r3, lsl #3 │ │ │ │ │ - mul r5, fp, r5 │ │ │ │ │ - mov r4, lr │ │ │ │ │ - mov lr, r2 │ │ │ │ │ - add r2, r7, r0, lsl #3 │ │ │ │ │ - add r0, r3, #8 │ │ │ │ │ - add r2, r2, #8 │ │ │ │ │ - lsl r9, fp, #3 │ │ │ │ │ - lsl r8, sl, #3 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - str sl, [sp, #32] │ │ │ │ │ - str fp, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - add r2, r3, r4, lsl #3 │ │ │ │ │ - add r3, r7, r5, lsl #3 │ │ │ │ │ - str r4, [sp, #8] │ │ │ │ │ + mov fp, r6 │ │ │ │ │ + mov r8, r2 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ str r5, [sp, #20] │ │ │ │ │ - str r6, [sp, #4] │ │ │ │ │ - str r7, [sp, #24] │ │ │ │ │ - ldrd r0, [r3] │ │ │ │ │ - ldrd sl, [r2] │ │ │ │ │ - ldrd r6, [r2, #-8] │ │ │ │ │ + mov r5, r6 │ │ │ │ │ + add r0, r1, r2, lsl #3 │ │ │ │ │ + add r2, sl, r8, lsl #3 │ │ │ │ │ + stmib sp, {r4, r5} │ │ │ │ │ + add r1, sl, fp, lsl #3 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldrd r4, [r2] │ │ │ │ │ + strd r4, [r1], #8 │ │ │ │ │ + strd r6, [r2], #8 │ │ │ │ │ + cmp r0, r2 │ │ │ │ │ + bne c0 │ │ │ │ │ + ldmib sp, {r4, r5} │ │ │ │ │ + add ip, ip, #1 │ │ │ │ │ + add fp, fp, r3 │ │ │ │ │ + cmp lr, ip │ │ │ │ │ + add r0, r0, r9 │ │ │ │ │ + add r8, r8, r4 │ │ │ │ │ + bne b4 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + add r6, r6, r4 │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ + cmp r1, r5 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + bne 94 │ │ │ │ │ + add sp, sp, #44 @ 0x2c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + cmp fp, r1 │ │ │ │ │ + bge 118 │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + bge 118 │ │ │ │ │ + mul r2, r0, r4 │ │ │ │ │ + str r5, [sp, #28] │ │ │ │ │ + mul r3, r0, r5 │ │ │ │ │ + str r4, [sp, #32] │ │ │ │ │ + mul r6, fp, r5 │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ + add r2, sl, r2, lsl #3 │ │ │ │ │ + add r3, sl, r3, lsl #3 │ │ │ │ │ + mul r7, fp, r4 │ │ │ │ │ + add sl, r2, #8 │ │ │ │ │ + lsl r9, r4, #3 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + lsl r8, r5, #3 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + add r2, sl, r6, lsl #3 │ │ │ │ │ + stmib sp, {r6, r7} │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ + str fp, [sp, #16] │ │ │ │ │ + str sl, [sp, #20] │ │ │ │ │ + add r3, r3, r7, lsl #3 │ │ │ │ │ ldrd r4, [r3, #-8] │ │ │ │ │ - strd sl, [r3] │ │ │ │ │ - strd r6, [r3, #-8] │ │ │ │ │ - strd r0, [r2] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp r1, ip │ │ │ │ │ - strd r4, [r2, #-8] │ │ │ │ │ + cmp lr, ip │ │ │ │ │ + ldrd sl, [r2, #-8] │ │ │ │ │ + ldrd r6, [r2] │ │ │ │ │ + ldrd r0, [r3] │ │ │ │ │ + strd sl, [r3, #-8] │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ add r3, r3, r8 │ │ │ │ │ + strd r4, [r2, #-8] │ │ │ │ │ + strd r0, [r2] │ │ │ │ │ add r2, r2, r9 │ │ │ │ │ - bne 1a0 │ │ │ │ │ + bne 198 │ │ │ │ │ + ldmib sp, {r6, r7} │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr sl, [sp, #20] │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - add r4, r4, r3 │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - add lr, lr, #1 │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - cmp r3, lr │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - bne 180 │ │ │ │ │ - add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp ip, r1 │ │ │ │ │ - bge 11c │ │ │ │ │ - cmp r0, r6 │ │ │ │ │ - bge 11c │ │ │ │ │ - cmp sl, #1 │ │ │ │ │ - cmpeq fp, #1 │ │ │ │ │ - bne 270 │ │ │ │ │ - mov r2, ip │ │ │ │ │ - sub lr, r0, r6 │ │ │ │ │ - add ip, ip, r6 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ - add ip, r7, ip, lsl #3 │ │ │ │ │ - lsl lr, lr, #3 │ │ │ │ │ - add r3, ip, lr │ │ │ │ │ - ldrd r0, [r3] │ │ │ │ │ - strd r0, [r3], #8 │ │ │ │ │ - cmp ip, r3 │ │ │ │ │ - bne 248 │ │ │ │ │ - add r2, r2, #1 │ │ │ │ │ - cmp r4, r2 │ │ │ │ │ - add ip, ip, #8 │ │ │ │ │ - bne 244 │ │ │ │ │ - add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - mul r3, fp, r3 │ │ │ │ │ - mov r2, ip │ │ │ │ │ - mul r2, sl, r2 │ │ │ │ │ - add r9, r7, r3, lsl #3 │ │ │ │ │ + add r7, r7, r3 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + cmp r3, fp │ │ │ │ │ + bne 17c │ │ │ │ │ + b 118 │ │ │ │ │ + cmp fp, r1 │ │ │ │ │ + bge 118 │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + bge 118 │ │ │ │ │ + cmp r5, #1 │ │ │ │ │ + cmpeq r4, #1 │ │ │ │ │ + beq 118 │ │ │ │ │ + mul r2, r0, r4 │ │ │ │ │ + mul r3, fp, r4 │ │ │ │ │ + mul r8, fp, r5 │ │ │ │ │ + add r2, sl, r2, lsl #3 │ │ │ │ │ + lsl r7, r4, #3 │ │ │ │ │ + mov r9, r3 │ │ │ │ │ mov r3, r0 │ │ │ │ │ - mov r8, ip │ │ │ │ │ - mul r3, sl, r3 │ │ │ │ │ - mul r8, fp, r8 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - lsl r4, fp, #3 │ │ │ │ │ - mov r2, ip │ │ │ │ │ - add r3, r7, r3, lsl #3 │ │ │ │ │ - lsl lr, sl, #3 │ │ │ │ │ + lsl r6, r5, #3 │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ + mul r2, r0, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov ip, r5 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - add r2, r9, ip, lsl #3 │ │ │ │ │ - add r3, r3, r8, lsl #3 │ │ │ │ │ - stmib sp, {r8, r9} │ │ │ │ │ - ldrd r4, [r3] │ │ │ │ │ - ldrd r8, [r2] │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - cmp r6, r1 │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ - strd r4, [r2] │ │ │ │ │ - add r3, r3, lr │ │ │ │ │ - add r2, r2, r0 │ │ │ │ │ - bne 2cc │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldmib sp, {r8, r9} │ │ │ │ │ - add r7, r7, #1 │ │ │ │ │ - cmp r3, r7 │ │ │ │ │ - add ip, ip, sl │ │ │ │ │ - add r8, r8, fp │ │ │ │ │ - bne 2b8 │ │ │ │ │ - b 11c │ │ │ │ │ + add sl, sl, r2, lsl #3 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + stmib sp, {r5, r8} │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ + add r1, r2, r8, lsl #3 │ │ │ │ │ + add r2, sl, r9, lsl #3 │ │ │ │ │ + ldrd r4, [r2] │ │ │ │ │ + add ip, ip, #1 │ │ │ │ │ + cmp lr, ip │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + strd r8, [r2] │ │ │ │ │ + add r2, r2, r6 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ + add r1, r1, r7 │ │ │ │ │ + bne 260 │ │ │ │ │ + ldmib sp, {r5, r8} │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ + add r8, r8, r5 │ │ │ │ │ + cmp r2, fp │ │ │ │ │ + add r9, r9, r0 │ │ │ │ │ + bne 248 │ │ │ │ │ + b 118 │ │ │ │ │ │ │ │ │ │ -00000310 : │ │ │ │ │ +000002a8 : │ │ │ │ │ dotile_buf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - sub sp, sp, #24 │ │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ - mov r8, r3 │ │ │ │ │ - ldmib r4, {r3, ip} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ sub r6, r1, r0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ - mul r0, r5, ip │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + mov r8, r3 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #24 │ │ │ │ │ + sub r8, r8, r5 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [r4] │ │ │ │ │ + ldmib r4, {r3, ip} │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mla r0, r7, r3, r0 │ │ │ │ │ + mul r0, r5, ip │ │ │ │ │ mul r1, r2, r6 │ │ │ │ │ - ldr lr, [r4] │ │ │ │ │ - sub r8, r8, r5 │ │ │ │ │ stm sp, {r2, r8, ip} │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ + mla r0, r7, r3, r0 │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ add r0, lr, r0, lsl #3 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ ldr r1, [r4, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_ci │ │ │ │ │ + ldr ip, [r4] │ │ │ │ │ ldmib r4, {r1, r3} │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ mul r0, r5, r1 │ │ │ │ │ mul lr, r2, r6 │ │ │ │ │ + stm sp, {r2, r8} │ │ │ │ │ mla r0, r7, r3, r0 │ │ │ │ │ - ldr ip, [r4] │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ str lr, [sp, #12] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - stm sp, {r2, r8} │ │ │ │ │ add r0, ip, r0, lsl #3 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ ldr r1, [r4, #24] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_ci │ │ │ │ │ + ldr ip, [r4] │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ │ - mul r1, r5, r0 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ - ldr ip, [r4] │ │ │ │ │ + mul r1, r5, r0 │ │ │ │ │ + stm sp, {r2, r8} │ │ │ │ │ mla r1, r7, r2, r1 │ │ │ │ │ str r0, [sp, #12] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mul r0, r3, r6 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ - stm sp, {r2, r8} │ │ │ │ │ add r1, ip, r1, lsl #3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ str r0, [sp, #8] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_co │ │ │ │ │ + ldr r1, [r4] │ │ │ │ │ ldr ip, [r4, #4] │ │ │ │ │ + ldr r3, [r4, #12] │ │ │ │ │ ldr r2, [r4, #8] │ │ │ │ │ mul r5, ip, r5 │ │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ │ - ldr r1, [r4] │ │ │ │ │ - mla r5, r7, r2, r5 │ │ │ │ │ str ip, [sp, #12] │ │ │ │ │ mul ip, r3, r6 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + mla r5, r7, r2, r5 │ │ │ │ │ stm sp, {r2, r8, ip} │ │ │ │ │ + mov r2, r6 │ │ │ │ │ add r1, r1, r5, lsl #3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r0, [r4, #20] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_co │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000418 : │ │ │ │ │ +000003cc : │ │ │ │ │ transpose_rec(): │ │ │ │ │ cmp r1, #1 │ │ │ │ │ bxle lr │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - mov r9, r0 │ │ │ │ │ - sub sp, sp, #108 @ 0x6c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, r0 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r2 │ │ │ │ │ mov sl, r3 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #108 @ 0x6c │ │ │ │ │ str r9, [sl] │ │ │ │ │ asr r4, r7, #1 │ │ │ │ │ - str sl, [sp, #8] │ │ │ │ │ + mov r0, #0 │ │ │ │ │ str fp, [sp, #4] │ │ │ │ │ + str sl, [sp, #8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ ldr r3, [sl, #16] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp r4, #1 │ │ │ │ │ - beq 860 │ │ │ │ │ + beq 838 │ │ │ │ │ mov r8, r9 │ │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ │ str r9, [sp, #60] @ 0x3c │ │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ str r8, [sl] │ │ │ │ │ - asr r1, r2, #1 │ │ │ │ │ - str sl, [sp, #8] │ │ │ │ │ str fp, [sp, #4] │ │ │ │ │ + str sl, [sp, #8] │ │ │ │ │ ldr r3, [sl, #16] │ │ │ │ │ + asr r1, r2, #1 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, #0 │ │ │ │ │ mov r3, r2 │ │ │ │ │ mov r2, r1 │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - beq 854 │ │ │ │ │ + beq 82c │ │ │ │ │ mov r3, sl │ │ │ │ │ mov r7, r1 │ │ │ │ │ + str r8, [sp, #40] @ 0x28 │ │ │ │ │ mov sl, fp │ │ │ │ │ mov fp, r3 │ │ │ │ │ str r4, [sp, #68] @ 0x44 │ │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ │ str r8, [sp, #76] @ 0x4c │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ asr r5, r7, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ str r9, [fp] │ │ │ │ │ stmib sp, {sl, fp} │ │ │ │ │ ldr r3, [fp, #16] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r2, r5 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp r5, #1 │ │ │ │ │ - beq 848 │ │ │ │ │ + beq 820 │ │ │ │ │ mov r3, fp │ │ │ │ │ mov fp, sl │ │ │ │ │ - mov sl, r3 │ │ │ │ │ str r5, [sp, #80] @ 0x50 │ │ │ │ │ + mov sl, r3 │ │ │ │ │ str r7, [sp, #84] @ 0x54 │ │ │ │ │ str r9, [sl] │ │ │ │ │ asr r7, r5, #1 │ │ │ │ │ - str sl, [sp, #8] │ │ │ │ │ + mov r0, #0 │ │ │ │ │ str fp, [sp, #4] │ │ │ │ │ + str sl, [sp, #8] │ │ │ │ │ + mov r2, r7 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldr r3, [sl, #16] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r2, r7 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp r7, #1 │ │ │ │ │ - beq 83c │ │ │ │ │ + beq 814 │ │ │ │ │ mov r8, r9 │ │ │ │ │ mov r6, r7 │ │ │ │ │ str r7, [sp, #88] @ 0x58 │ │ │ │ │ - str r9, [sp, #92] @ 0x5c │ │ │ │ │ mov r7, fp │ │ │ │ │ + str r9, [sp, #92] @ 0x5c │ │ │ │ │ mov r9, sl │ │ │ │ │ str r5, [sp, #96] @ 0x60 │ │ │ │ │ - asr r5, r6, #1 │ │ │ │ │ str r8, [r9] │ │ │ │ │ + asr r5, r6, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ stmib sp, {r7, r9} │ │ │ │ │ ldr r3, [r9, #16] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r2, r5 │ │ │ │ │ - mov r3, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp r5, #1 │ │ │ │ │ - beq 830 │ │ │ │ │ + beq 808 │ │ │ │ │ mov sl, r8 │ │ │ │ │ mov fp, r5 │ │ │ │ │ mov r4, r8 │ │ │ │ │ - asr r8, fp, #1 │ │ │ │ │ str sl, [r9] │ │ │ │ │ + asr r8, fp, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ stmib sp, {r7, r9} │ │ │ │ │ ldr r3, [r9, #16] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r1, r8 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp r8, #1 │ │ │ │ │ - beq 80c │ │ │ │ │ + beq 7e4 │ │ │ │ │ str r5, [sp, #20] │ │ │ │ │ - str fp, [sp, #24] │ │ │ │ │ mov r5, r4 │ │ │ │ │ + str fp, [sp, #24] │ │ │ │ │ mov fp, r8 │ │ │ │ │ str sl, [sp, #28] │ │ │ │ │ str r8, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ ldr r4, [sp, #28] │ │ │ │ │ - asr r1, r2, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ str r4, [r9] │ │ │ │ │ stmib sp, {r7, r9} │ │ │ │ │ ldr r3, [r9, #16] │ │ │ │ │ + asr r1, r2, #1 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, #0 │ │ │ │ │ mov r3, r2 │ │ │ │ │ mov r2, r1 │ │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - beq 818 │ │ │ │ │ + beq 7f0 │ │ │ │ │ mov r8, r1 │ │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ │ str r6, [sp, #48] @ 0x30 │ │ │ │ │ str sl, [sp, #52] @ 0x34 │ │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ │ - asr sl, r8, #1 │ │ │ │ │ str r4, [r9] │ │ │ │ │ + asr sl, r8, #1 │ │ │ │ │ + mov r3, r8 │ │ │ │ │ stmib sp, {r7, r9} │ │ │ │ │ + mov r0, #0 │ │ │ │ │ ldr r1, [r9, #16] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - mov r3, r8 │ │ │ │ │ mov r2, sl │ │ │ │ │ + str r1, [sp] │ │ │ │ │ mov r1, sl │ │ │ │ │ - mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ cmp sl, #1 │ │ │ │ │ - beq 824 │ │ │ │ │ + beq 7fc │ │ │ │ │ mov r6, r4 │ │ │ │ │ mov r5, sl │ │ │ │ │ - asr r1, r5, #1 │ │ │ │ │ str r6, [r9] │ │ │ │ │ + asr r1, r5, #1 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ stmib sp, {r7, r9} │ │ │ │ │ ldr r3, [r9, #16] │ │ │ │ │ mov r2, r1 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ - mov r0, r6 │ │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r7 │ │ │ │ │ - bl 418 │ │ │ │ │ + bl 3cc │ │ │ │ │ ldmib r9, {r0, r3} │ │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ add r0, r0, r3 │ │ │ │ │ mul r3, r0, r1 │ │ │ │ │ sub r5, r5, r1 │ │ │ │ │ cmp r5, #1 │ │ │ │ │ add r6, r6, r3, lsl #3 │ │ │ │ │ - bgt 67c │ │ │ │ │ + bgt 640 │ │ │ │ │ mul r1, r0, sl │ │ │ │ │ sub r8, r8, sl │ │ │ │ │ cmp r8, #1 │ │ │ │ │ add r4, r4, r1, lsl #3 │ │ │ │ │ - bgt 644 │ │ │ │ │ + bgt 608 │ │ │ │ │ add r5, sp, #44 @ 0x2c │ │ │ │ │ - ldm r5, {r5, r6, sl} │ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + ldm r5, {r5, r6, sl} │ │ │ │ │ mul r3, r2, r1 │ │ │ │ │ ldr r0, [sp, #28] │ │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ sub r3, r3, r1 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ - bgt 5f4 │ │ │ │ │ + bgt 5b8 │ │ │ │ │ mov r4, r5 │ │ │ │ │ - mov r8, fp │ │ │ │ │ ldr r5, [sp, #20] │ │ │ │ │ + mov r8, fp │ │ │ │ │ ldr fp, [sp, #24] │ │ │ │ │ mul r3, r2, r8 │ │ │ │ │ sub fp, fp, r8 │ │ │ │ │ cmp fp, #1 │ │ │ │ │ add sl, sl, r3, lsl #3 │ │ │ │ │ - bgt 5ac │ │ │ │ │ + bgt 570 │ │ │ │ │ mov r8, r4 │ │ │ │ │ mul r3, r2, r5 │ │ │ │ │ sub r6, r6, r5 │ │ │ │ │ cmp r6, #1 │ │ │ │ │ add r8, r8, r3, lsl #3 │ │ │ │ │ - bgt 570 │ │ │ │ │ + bgt 534 │ │ │ │ │ + ldr r5, [sp, #96] @ 0x60 │ │ │ │ │ mov fp, r7 │ │ │ │ │ mov sl, r9 │ │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ ldr r9, [sp, #92] @ 0x5c │ │ │ │ │ mul r3, r2, r7 │ │ │ │ │ sub r5, r5, r7 │ │ │ │ │ cmp r5, #1 │ │ │ │ │ add r9, r9, r3, lsl #3 │ │ │ │ │ - bgt 520 │ │ │ │ │ - mov r3, sl │ │ │ │ │ + bgt 4e4 │ │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r7, [sp, #84] @ 0x54 │ │ │ │ │ + mov r3, sl │ │ │ │ │ mov sl, fp │ │ │ │ │ mov fp, r3 │ │ │ │ │ + ldr r7, [sp, #84] @ 0x54 │ │ │ │ │ mul r3, r2, r5 │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ sub r7, r7, r5 │ │ │ │ │ - add r3, r1, r3, lsl #3 │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ cmp r7, #1 │ │ │ │ │ + add r3, r1, r3, lsl #3 │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ - bgt 4d8 │ │ │ │ │ - mov r3, fp │ │ │ │ │ + bgt 49c │ │ │ │ │ ldr r4, [sp, #68] @ 0x44 │ │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r8, [sp, #76] @ 0x4c │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov fp, sl │ │ │ │ │ mov sl, r3 │ │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r8, [sp, #76] @ 0x4c │ │ │ │ │ mul r3, r2, r1 │ │ │ │ │ add r8, r8, r3, lsl #3 │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ sub r3, r3, r1 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ - bgt 47c │ │ │ │ │ + bgt 440 │ │ │ │ │ ldr r9, [sp, #60] @ 0x3c │ │ │ │ │ ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ mul r2, r4, r2 │ │ │ │ │ sub r7, r7, r4 │ │ │ │ │ cmp r7, #1 │ │ │ │ │ add r9, r9, r2, lsl #3 │ │ │ │ │ - bgt 438 │ │ │ │ │ + bgt 3fc │ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldmib r9, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 730 │ │ │ │ │ + b 6f4 │ │ │ │ │ ldmib r9, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 6fc │ │ │ │ │ + b 6c0 │ │ │ │ │ ldmib r9, {r0, r1} │ │ │ │ │ add r0, r0, r1 │ │ │ │ │ - b 6d8 │ │ │ │ │ + b 69c │ │ │ │ │ ldmib r9, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 748 │ │ │ │ │ + b 70c │ │ │ │ │ ldmib sl, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 770 │ │ │ │ │ + b 734 │ │ │ │ │ ldmib fp, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 798 │ │ │ │ │ + b 75c │ │ │ │ │ ldmib sl, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 7cc │ │ │ │ │ + b 790 │ │ │ │ │ ldmib sl, {r2, r3} │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - b 7f0 │ │ │ │ │ + b 7b4 │ │ │ │ │ │ │ │ │ │ -0000086c : │ │ │ │ │ +00000844 : │ │ │ │ │ fftw_transpose(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #36 @ 0x24 │ │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ - mov ip, r3 │ │ │ │ │ - cmp r4, #1 │ │ │ │ │ - str r0, [sp, #24] │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - beq a20 │ │ │ │ │ - cmp r4, #2 │ │ │ │ │ - beq 964 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r2 │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #28 │ │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - ble 95c │ │ │ │ │ - cmp r4, #0 │ │ │ │ │ - ble 95c │ │ │ │ │ - lsl r9, r2, #3 │ │ │ │ │ - add r5, r0, r4, lsl #3 │ │ │ │ │ - mov sl, r9 │ │ │ │ │ - mov fp, r0 │ │ │ │ │ - mov r1, ip │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - mov r7, #1 │ │ │ │ │ - sub r8, r0, #8 │ │ │ │ │ - mov r9, ip │ │ │ │ │ - str r5, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - add r0, r3, r1, lsl #3 │ │ │ │ │ - mov lr, r4 │ │ │ │ │ - mov ip, #0 │ │ │ │ │ - str r7, [sp, #8] │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - str r4, [sp, #20] │ │ │ │ │ - str ip, [sp] │ │ │ │ │ - add r1, r8, lr, lsl #3 │ │ │ │ │ - add r3, fp, r6, lsl #3 │ │ │ │ │ - mov ip, r6 │ │ │ │ │ - ldrd r6, [r1, #8]! │ │ │ │ │ - ldrd r4, [r3] │ │ │ │ │ - strd r6, [r3], #8 │ │ │ │ │ - cmp r0, r3 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - bne 900 │ │ │ │ │ - mov r6, ip │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add ip, ip, #1 │ │ │ │ │ - cmp ip, r3 │ │ │ │ │ - add lr, lr, r9 │ │ │ │ │ - add r6, r6, r2 │ │ │ │ │ - add r0, r0, sl │ │ │ │ │ - bne 8f0 │ │ │ │ │ - add r7, r3, #1 │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ + beq 9f8 │ │ │ │ │ + cmp r1, #2 │ │ │ │ │ + beq 944 │ │ │ │ │ + cmp fp, #1 │ │ │ │ │ + ble 928 │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + ble 928 │ │ │ │ │ + add r5, r0, r1, lsl #3 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + mov r9, #1 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + mov r2, fp │ │ │ │ │ + str r5, [sp, #16] │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ │ - cmp r3, r7 │ │ │ │ │ - add r4, r4, r2 │ │ │ │ │ - add r1, r1, r9 │ │ │ │ │ - bne 8d0 │ │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp r1, #1 │ │ │ │ │ - ble 95c │ │ │ │ │ - lsl r9, r2, #3 │ │ │ │ │ - add r3, r9, #8 │ │ │ │ │ - add r6, r0, #8 │ │ │ │ │ - add r4, r0, r3 │ │ │ │ │ - lsl sl, ip, #3 │ │ │ │ │ - mov r5, ip │ │ │ │ │ - mov fp, #1 │ │ │ │ │ - str r6, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - sub lr, r4, #8 │ │ │ │ │ - add ip, r3, r5, lsl #3 │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ - mov r8, #0 │ │ │ │ │ - add r2, r3, r5, lsl #3 │ │ │ │ │ - mov r3, r4 │ │ │ │ │ + mov fp, r4 │ │ │ │ │ + mov r8, r3 │ │ │ │ │ + mov lr, #0 │ │ │ │ │ str r4, [sp, #8] │ │ │ │ │ - str r5, [sp, #16] │ │ │ │ │ - ldrd r0, [ip, #8] │ │ │ │ │ - ldrd r6, [lr, #8] │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ - ldrd r0, [r3, #-8] │ │ │ │ │ - ldrd r4, [r2, #-8] │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - strd r0, [r2, #-8] │ │ │ │ │ - ldrd r0, [sp] │ │ │ │ │ - cmp r8, fp │ │ │ │ │ - strd r6, [ip, #8] │ │ │ │ │ - add r2, r2, r9 │ │ │ │ │ - strd r4, [r3, #-8] │ │ │ │ │ - add ip, ip, r9 │ │ │ │ │ - strd r0, [lr, #8] │ │ │ │ │ - add r3, r3, sl │ │ │ │ │ - add lr, lr, sl │ │ │ │ │ - bne 9b0 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add ip, r1, r3, lsl #3 │ │ │ │ │ + add r3, r0, r8, lsl #3 │ │ │ │ │ + str r7, [sp] │ │ │ │ │ + add r1, r0, fp, lsl #3 │ │ │ │ │ + str r6, [sp, #4] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + strd r6, [r1], #8 │ │ │ │ │ + strd r4, [r3], #8 │ │ │ │ │ + cmp ip, r3 │ │ │ │ │ + bne 8d4 │ │ │ │ │ + ldr r7, [sp] │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ + add ip, ip, sl │ │ │ │ │ + cmp lr, r9 │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ + add fp, fp, r7 │ │ │ │ │ + add r8, r8, r6 │ │ │ │ │ + bne 8c4 │ │ │ │ │ ldr r4, [sp, #8] │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ + add r9, r9, #1 │ │ │ │ │ + cmp r2, r9 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - add fp, fp, #1 │ │ │ │ │ - cmp r3, fp │ │ │ │ │ - add r4, r4, r9 │ │ │ │ │ - bne 98c │ │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp r1, #1 │ │ │ │ │ - ble 95c │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - cmpeq ip, #1 │ │ │ │ │ - beq 95c │ │ │ │ │ - lsl r5, r2, #3 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - mov sl, ip │ │ │ │ │ - lsl r6, ip, #3 │ │ │ │ │ - mov r8, ip │ │ │ │ │ - mov r9, r0 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ - mov lr, r5 │ │ │ │ │ - mov ip, r4 │ │ │ │ │ - add r1, r9, r7, lsl #3 │ │ │ │ │ - add r3, r9, r8, lsl #3 │ │ │ │ │ + add r4, r4, r6 │ │ │ │ │ + add r3, r3, r7 │ │ │ │ │ + bne 8a8 │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + cmp fp, #1 │ │ │ │ │ + ble 928 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ + mov r8, r6 │ │ │ │ │ + mov r9, r2 │ │ │ │ │ + lsl r3, r2, #3 │ │ │ │ │ + mov lr, #1 │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + str fp, [sp, #20] │ │ │ │ │ + add r1, ip, r9, lsl #3 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - str r8, [sp] │ │ │ │ │ - str r9, [sp, #8] │ │ │ │ │ - ldrd r4, [r3] │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + str sl, [sp] │ │ │ │ │ + add r2, ip, r8, lsl #3 │ │ │ │ │ + str ip, [sp, #12] │ │ │ │ │ + mov ip, r7 │ │ │ │ │ + str r9, [sp, #4] │ │ │ │ │ + str r8, [sp, #8] │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ - cmp r0, ip │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - add r3, r3, lr │ │ │ │ │ - add r1, r1, r6 │ │ │ │ │ - bne a6c │ │ │ │ │ - ldr r8, [sp] │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ + ldrd r4, [r2, #8] │ │ │ │ │ + ldrd r8, [r2] │ │ │ │ │ + strd sl, [r2] │ │ │ │ │ + strd r6, [r2, #8] │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + strd r4, [r1, #8] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + strd r8, [r1] │ │ │ │ │ + add r1, r1, r4 │ │ │ │ │ + bne 98c │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ + mov r7, ip │ │ │ │ │ + mov sl, r4 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + add r9, r9, r7 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + cmp r2, lr │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ + add r8, r8, r6 │ │ │ │ │ + bne 968 │ │ │ │ │ + b 928 │ │ │ │ │ + cmp fp, #1 │ │ │ │ │ + ble 928 │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ + cmpeq r3, #1 │ │ │ │ │ + addeq lr, r0, #8 │ │ │ │ │ + addeq r0, r0, #16 │ │ │ │ │ + bne a40 │ │ │ │ │ + mov r3, lr │ │ │ │ │ + ldrd r4, [r3] │ │ │ │ │ + strd r4, [r3], #8 │ │ │ │ │ + cmp r0, r3 │ │ │ │ │ + bne a18 │ │ │ │ │ + add r1, r1, #1 │ │ │ │ │ + add lr, lr, #8 │ │ │ │ │ + cmp fp, r1 │ │ │ │ │ + add r0, r0, #16 │ │ │ │ │ + bne a14 │ │ │ │ │ + b 928 │ │ │ │ │ + lsl r8, r3, #3 │ │ │ │ │ + mov sl, r3 │ │ │ │ │ + mov r9, r2 │ │ │ │ │ + lsl lr, r2, #3 │ │ │ │ │ + add r2, r0, r9, lsl #3 │ │ │ │ │ + mov ip, #0 │ │ │ │ │ + str r7, [sp] │ │ │ │ │ + add r3, r0, sl, lsl #3 │ │ │ │ │ + str r6, [sp, #4] │ │ │ │ │ + ldrd r4, [r3] │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp fp, ip │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - add r7, r7, r2 │ │ │ │ │ - add r8, r8, sl │ │ │ │ │ - bne a58 │ │ │ │ │ - b 95c │ │ │ │ │ + cmp ip, r1 │ │ │ │ │ + ldrd r6, [r2] │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ + add r3, r3, lr │ │ │ │ │ + strd r4, [r2] │ │ │ │ │ + add r2, r2, r8 │ │ │ │ │ + bne a64 │ │ │ │ │ + ldr r7, [sp] │ │ │ │ │ + add r1, r1, #1 │ │ │ │ │ + cmp fp, r1 │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ + add r9, r9, r7 │ │ │ │ │ + add sl, sl, r6 │ │ │ │ │ + bne a50 │ │ │ │ │ + b 928 │ │ │ │ │ │ │ │ │ │ -00000ab0 : │ │ │ │ │ +00000aa8 : │ │ │ │ │ fftw_transpose_tiled(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - sub sp, sp, #48 @ 0x30 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r1 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r1, #2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #48 @ 0x30 │ │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ str r0, [sp, #32] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_compute_tilesz │ │ │ │ │ mov r3, #0 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ │ - ble b54 │ │ │ │ │ - ldr r7, [pc, #100] @ b5c │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ │ + ble b5c │ │ │ │ │ + ldr r7, [pc, #120] @ b74 │ │ │ │ │ add r8, sp, #20 │ │ │ │ │ add r7, pc, r7 │ │ │ │ │ asr r5, r4, #1 │ │ │ │ │ mov r3, r4 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ stm sp, {r0, r7, r8} │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ str r6, [sp, #20] │ │ │ │ │ + sub r4, r4, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ mov r3, r8 │ │ │ │ │ mov r2, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 418 │ │ │ │ │ + bl 3cc │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ + cmp r4, #1 │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ - sub r4, r4, r5 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ mul r3, r5, r3 │ │ │ │ │ - cmp r4, #1 │ │ │ │ │ add r6, r6, r3, lsl #3 │ │ │ │ │ - ldrgt r0, [sp, #36] @ 0x24 │ │ │ │ │ - bgt afc │ │ │ │ │ + ble b5c │ │ │ │ │ + ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ + b b00 │ │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0xfffff500 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffff4fc │ │ │ │ │ │ │ │ │ │ -00000b60 : │ │ │ │ │ +00000b78 : │ │ │ │ │ fftw_transpose_tiledbuf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r4, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r0 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #8192 @ 0x2000 │ │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ add r1, sp, #8256 @ 0x2040 │ │ │ │ │ + add r5, sp, #48 @ 0x30 │ │ │ │ │ + ldr r0, [r1, #16] │ │ │ │ │ add r1, r1, #16 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - ldr r0, [r1] │ │ │ │ │ mov r1, #2 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str r0, [sp, #32] │ │ │ │ │ + str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ │ + str r3, [r5, #-20] @ 0xffffffec │ │ │ │ │ + str r0, [r5, #-16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_compute_tilesz │ │ │ │ │ add r3, sp, #4096 @ 0x1000 │ │ │ │ │ - add r5, sp, #48 @ 0x30 │ │ │ │ │ - add r3, r3, #48 @ 0x30 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ + str r0, [r5, #-12] │ │ │ │ │ + add r3, r3, #48 @ 0x30 │ │ │ │ │ str r5, [r5, #-8] │ │ │ │ │ str r3, [r5, #-4] │ │ │ │ │ - str r0, [r5, #-12] │ │ │ │ │ - ble c18 │ │ │ │ │ - ldr r8, [pc, #104] @ c24 │ │ │ │ │ + ble c40 │ │ │ │ │ + ldr r8, [pc, #124] @ c5c │ │ │ │ │ add r9, sp, #20 │ │ │ │ │ add r8, pc, r8 │ │ │ │ │ asr r6, r4, #1 │ │ │ │ │ mov r3, r4 │ │ │ │ │ str r7, [r5, #-28] @ 0xffffffe4 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ stm sp, {r0, r8, r9} │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ + sub r4, r4, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tile2d │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, r7 │ │ │ │ │ mov r1, r6 │ │ │ │ │ - bl 418 │ │ │ │ │ + bl 3cc │ │ │ │ │ ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ │ + cmp r4, #1 │ │ │ │ │ ldr r2, [r5, #-20] @ 0xffffffec │ │ │ │ │ - sub r4, r4, r6 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ mul r3, r6, r3 │ │ │ │ │ - cmp r4, #1 │ │ │ │ │ add r7, r7, r3, lsl #3 │ │ │ │ │ - ldrgt r0, [r5, #-12] │ │ │ │ │ - bgt bc0 │ │ │ │ │ + ble c40 │ │ │ │ │ + ldr r0, [r5, #-12] │ │ │ │ │ + b be4 │ │ │ │ │ add sp, sp, #8192 @ 0x2000 │ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ - .word 0xfffff74c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffff6c0 │ │ │ ├── trig.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3176 (bytes into file) │ │ │ │ │ + Start of section headers: 3416 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0xc68: │ │ │ │ │ +There are 10 section headers, starting at offset 0xd58: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00076c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000a80 000198 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0007a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0007a0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 0007a0 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 0007a0 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0007cc 0001b0 10 8 15 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 00097c 000101 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000c18 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00085c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000b70 000198 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000890 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000890 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000890 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000890 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0008bc 0001b0 10 8 15 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000a6c 000101 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000d08 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,30 +1,30 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 27 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 224 FUNC LOCAL DEFAULT 1 cexpl_sqrtn_table │ │ │ │ │ - 3: 000000e0 380 FUNC LOCAL DEFAULT 1 rotate_sqrtn_table │ │ │ │ │ - 4: 0000025c 20 FUNC LOCAL DEFAULT 1 cexp_zero │ │ │ │ │ - 5: 00000270 176 FUNC LOCAL DEFAULT 1 rotate_generic │ │ │ │ │ - 6: 00000320 284 FUNC LOCAL DEFAULT 1 real_cexp │ │ │ │ │ - 7: 00000434 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 0000043c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 0000043c 20 FUNC LOCAL DEFAULT 1 cexpl_zero │ │ │ │ │ - 10: 00000450 284 FUNC LOCAL DEFAULT 1 cexpl_sincos │ │ │ │ │ - 11: 00000564 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 0000056c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 00000730 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 14: 00000748 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 2: 00000000 260 FUNC LOCAL DEFAULT 1 cexpl_sqrtn_table │ │ │ │ │ + 3: 00000104 416 FUNC LOCAL DEFAULT 1 rotate_sqrtn_table │ │ │ │ │ + 4: 000002a4 20 FUNC LOCAL DEFAULT 1 cexp_zero │ │ │ │ │ + 5: 000002b8 212 FUNC LOCAL DEFAULT 1 rotate_generic │ │ │ │ │ + 6: 0000038c 328 FUNC LOCAL DEFAULT 1 real_cexp │ │ │ │ │ + 7: 000004cc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000004d4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 000004d4 20 FUNC LOCAL DEFAULT 1 cexpl_zero │ │ │ │ │ + 10: 000004e8 328 FUNC LOCAL DEFAULT 1 cexpl_sincos │ │ │ │ │ + 11: 00000628 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00000630 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 00000814 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 14: 0000082c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_ddiv │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND sincos │ │ │ │ │ - 21: 0000056c 476 FUNC GLOBAL DEFAULT 1 fftw_mktriggen │ │ │ │ │ + 21: 00000630 508 FUNC GLOBAL DEFAULT 1 fftw_mktriggen │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ - 24: 00000748 36 FUNC GLOBAL DEFAULT 1 fftw_triggen_destroy │ │ │ │ │ + 24: 0000082c 48 FUNC GLOBAL DEFAULT 1 fftw_triggen_destroy │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree0 │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,54 +1,54 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xa80 contains 51 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xb70 contains 51 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000064 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000007c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000090 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000d0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000148 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000160 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000174 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000190 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000200 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000218 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000234 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000248 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002cc 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000310 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000036c 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000384 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000390 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000039c 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -000003a8 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ -000003fc 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000408 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000414 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000420 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ -0000049c 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000004b4 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000004c0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004cc 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -000004d8 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ -0000052c 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000538 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000544 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000550 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ -0000057c 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000624 0000171c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000634 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000640 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000710 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000720 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000754 0000191c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -0000075c 0000191c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00000768 00001a1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000074 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000008c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000a0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000e0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000017c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000194 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001ec 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000208 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000220 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000024c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000268 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000027c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000300 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000314 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000324 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000033c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000354 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000368 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ec 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000408 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000418 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000424 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000430 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ +00000498 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000004a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b0 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +000004bc 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ +00000548 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000564 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000574 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000580 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +0000058c 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ +000005f4 0000121c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000600 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000060c 0000131c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000618 0000141c R_ARM_CALL 00000000 sincos │ │ │ │ │ +00000650 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +0000070c 0000171c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +0000071c 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000728 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000007f8 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000804 0000161c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +0000083c 0000191c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000844 0000191c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000858 00001a1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,46 +1,50 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ cexpl_sqrtn_table(): │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ ldr r3, [r0, #32] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ movge r3, #0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ mov sl, r2 │ │ │ │ │ ldr r2, [r0, #20] │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ - and r2, r2, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldr r1, [r0, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #16 │ │ │ │ │ + and r2, r2, r3 │ │ │ │ │ lsl r2, r2, #4 │ │ │ │ │ ldrd r6, [r1, r2]! │ │ │ │ │ ldr r2, [r0, #12] │ │ │ │ │ ldrd r4, [r1, #8] │ │ │ │ │ asr r3, r3, r2 │ │ │ │ │ ldr r2, [r0, #28] │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ + strd r4, [sp] │ │ │ │ │ ldrd r0, [r2, r3]! │ │ │ │ │ - sub sp, sp, #16 │ │ │ │ │ ldrd r8, [r2, #8] │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -62,63 +66,72 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sl, #8] │ │ │ │ │ add sp, sp, #16 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000000e0 : │ │ │ │ │ +00000104 : │ │ │ │ │ rotate_sqrtn_table(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ cmp r1, #0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - ldr r3, [r0, #32] │ │ │ │ │ mov sl, r2 │ │ │ │ │ - movge r3, #0 │ │ │ │ │ ldr r2, [r0, #20] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + ldr r3, [r0, #32] │ │ │ │ │ + movge r3, #0 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ - and r2, r2, r3 │ │ │ │ │ ldr r1, [r0, #24] │ │ │ │ │ + and r2, r2, r3 │ │ │ │ │ lsl r2, r2, #4 │ │ │ │ │ ldrd r4, [r1, r2]! │ │ │ │ │ ldr r2, [r0, #12] │ │ │ │ │ ldrd r6, [r1, #8] │ │ │ │ │ asr r3, r3, r2 │ │ │ │ │ ldr r2, [r0, #28] │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ + strd r6, [sp] │ │ │ │ │ ldrd r0, [r2, r3]! │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ ldrd r8, [r2, #8] │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r6, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -127,18 +140,18 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -150,64 +163,73 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3, #8] │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000025c : │ │ │ │ │ +000002a4 : │ │ │ │ │ cexp_zero(): │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ strd r0, [r2] │ │ │ │ │ strd r0, [r2, #8] │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000270 : │ │ │ │ │ +000002b8 : │ │ │ │ │ rotate_generic(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - sub sp, sp, #24 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r4, r2 │ │ │ │ │ mov r5, r3 │ │ │ │ │ - add r2, sp, #8 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #24 │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ + add r2, sp, #8 │ │ │ │ │ ldr sl, [sp, #64] @ 0x40 │ │ │ │ │ blx r3 │ │ │ │ │ ldrd r8, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r6, [sp, #16] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #16] │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -233,325 +255,363 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sl, #8] │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000320 : │ │ │ │ │ +0000038c : │ │ │ │ │ real_cexp(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ - lsls r3, r3, #2 │ │ │ │ │ lsl r0, r1, #2 │ │ │ │ │ - addmi r3, r3, r0 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + lsls r3, r3, #2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + addmi r3, r3, r0 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ sub r2, r0, r3 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #16 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - movge r2, r3 │ │ │ │ │ - sub r5, r2, r1 │ │ │ │ │ - movge r7, #2 │ │ │ │ │ - movge sl, #0 │ │ │ │ │ movlt r7, #6 │ │ │ │ │ movlt sl, #4 │ │ │ │ │ + blt 3d8 │ │ │ │ │ + mov r2, r3 │ │ │ │ │ + mov r7, #2 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + sub r5, r2, r1 │ │ │ │ │ cmp r5, #0 │ │ │ │ │ movle r5, r2 │ │ │ │ │ - sub sp, sp, #16 │ │ │ │ │ movle r7, sl │ │ │ │ │ sub r4, r1, r5 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ cmp r4, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - bge 3f8 │ │ │ │ │ + bge 490 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + orr r5, r7, #1 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - ldr r2, [pc, #164] @ 434 │ │ │ │ │ - ldr r3, [pc, #164] @ 438 │ │ │ │ │ + ldr r2, [pc, #184] @ 4cc │ │ │ │ │ + and sl, r7, #4 │ │ │ │ │ + ldr r3, [pc, #180] @ 4d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ mov r3, sp │ │ │ │ │ add r2, sp, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL sincos │ │ │ │ │ ldrd r2, [sp] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ - orr r5, r7, #1 │ │ │ │ │ - and sl, r7, #4 │ │ │ │ │ tst r5, #2 │ │ │ │ │ - beq 3dc │ │ │ │ │ + beq 45c │ │ │ │ │ mov r4, r2 │ │ │ │ │ add r5, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - addne r5, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ - movne r3, r5 │ │ │ │ │ + beq 46c │ │ │ │ │ + add r5, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ strd r0, [r6] │ │ │ │ │ strd r2, [r6, #8] │ │ │ │ │ add sp, sp, #16 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r5 │ │ │ │ │ + mov r5, r7 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - ldr r2, [pc, #44] @ 434 │ │ │ │ │ - ldr r3, [pc, #44] @ 438 │ │ │ │ │ + ldr r2, [pc, #40] @ 4cc │ │ │ │ │ + ldr r3, [pc, #40] @ 4d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ mov r3, sp │ │ │ │ │ add r2, sp, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL sincos │ │ │ │ │ - mov r5, r7 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - b 3bc │ │ │ │ │ + b 43c │ │ │ │ │ .word 0x54442d18 │ │ │ │ │ .word 0x401921fb │ │ │ │ │ │ │ │ │ │ -0000043c : │ │ │ │ │ +000004d4 : │ │ │ │ │ cexpl_zero(): │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ strd r0, [r2] │ │ │ │ │ strd r0, [r2, #8] │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000450 : │ │ │ │ │ +000004e8 : │ │ │ │ │ cexpl_sincos(): │ │ │ │ │ ldr ip, [r0, #32] │ │ │ │ │ lsls r1, r1, #2 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ lsl r0, ip, #2 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #16 │ │ │ │ │ addmi r1, r1, r0 │ │ │ │ │ sub r3, r0, r1 │ │ │ │ │ cmp r1, r3 │ │ │ │ │ - movle r3, r1 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - sub r4, r3, ip │ │ │ │ │ - movle r6, #2 │ │ │ │ │ - movle r7, #0 │ │ │ │ │ movgt r6, #6 │ │ │ │ │ movgt r7, #4 │ │ │ │ │ + bgt 534 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r6, #2 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + sub r4, r3, ip │ │ │ │ │ cmp r4, #0 │ │ │ │ │ movle r4, r3 │ │ │ │ │ - sub sp, sp, #16 │ │ │ │ │ movle r6, r7 │ │ │ │ │ sub sl, ip, r4 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ cmp r4, sl │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ble 528 │ │ │ │ │ + ble 5ec │ │ │ │ │ mov r0, sl │ │ │ │ │ + orr r4, r6, #1 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - ldr r2, [pc, #164] @ 564 │ │ │ │ │ - ldr r3, [pc, #164] @ 568 │ │ │ │ │ + ldr r2, [pc, #184] @ 628 │ │ │ │ │ + and r7, r6, #4 │ │ │ │ │ + ldr r3, [pc, #180] @ 62c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ mov r3, sp │ │ │ │ │ add r2, sp, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL sincos │ │ │ │ │ ldrd r2, [sp] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ - orr r4, r6, #1 │ │ │ │ │ - and r7, r6, #4 │ │ │ │ │ tst r4, #2 │ │ │ │ │ - beq 50c │ │ │ │ │ + beq 5b8 │ │ │ │ │ mov r8, r2 │ │ │ │ │ add r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ cmp r7, #0 │ │ │ │ │ - addne r7, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ - movne r3, r7 │ │ │ │ │ + beq 5c8 │ │ │ │ │ + add r7, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ strd r2, [r5, #8] │ │ │ │ │ add sp, sp, #16 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r4, r6 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - ldr r2, [pc, #44] @ 564 │ │ │ │ │ - ldr r3, [pc, #44] @ 568 │ │ │ │ │ + ldr r2, [pc, #40] @ 628 │ │ │ │ │ + ldr r3, [pc, #40] @ 62c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ mov r3, sp │ │ │ │ │ add r2, sp, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL sincos │ │ │ │ │ - mov r4, r6 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - b 4ec │ │ │ │ │ + b 598 │ │ │ │ │ .word 0x54442d18 │ │ │ │ │ .word 0x401921fb │ │ │ │ │ │ │ │ │ │ -0000056c : │ │ │ │ │ +00000630 : │ │ │ │ │ fftw_mktriggen(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r3, #0 │ │ │ │ │ cmp r5, #2 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - str r6, [r0, #32] │ │ │ │ │ - str r3, [r0, #28] │ │ │ │ │ - str r3, [r0, #24] │ │ │ │ │ str r3, [r0] │ │ │ │ │ str r3, [r0, #8] │ │ │ │ │ - beq 5e4 │ │ │ │ │ + str r3, [r0, #24] │ │ │ │ │ + str r3, [r0, #28] │ │ │ │ │ + str r6, [r0, #32] │ │ │ │ │ + beq 6cc │ │ │ │ │ cmp r5, #3 │ │ │ │ │ - beq 5c0 │ │ │ │ │ + beq 694 │ │ │ │ │ cmp r5, #1 │ │ │ │ │ - beq 6e0 │ │ │ │ │ + beq 7c4 │ │ │ │ │ ldr r3, [r0, #4] │ │ │ │ │ str r3, [r0] │ │ │ │ │ - b 5d0 │ │ │ │ │ - ldr r3, [pc, #360] @ 730 │ │ │ │ │ + b 6a4 │ │ │ │ │ + ldr r3, [pc, #376] @ 814 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str r3, [r0, #4] │ │ │ │ │ str r3, [r0] │ │ │ │ │ - ldr r3, [pc, #348] @ 734 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + str r3, [r0, #4] │ │ │ │ │ + ldr r3, [pc, #364] @ 818 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [r4, #8] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - ble 6fc │ │ │ │ │ + ble 7e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r5, r3 │ │ │ │ │ asrs r2, r2, #2 │ │ │ │ │ add r5, r5, #1 │ │ │ │ │ - bne 5f4 │ │ │ │ │ + bne 6dc │ │ │ │ │ mov sl, #1 │ │ │ │ │ + str r5, [r4, #12] │ │ │ │ │ lsl sl, sl, r5 │ │ │ │ │ sub r3, sl, #1 │ │ │ │ │ add r0, r6, sl │ │ │ │ │ mov r1, sl │ │ │ │ │ - str r3, [r4, #20] │ │ │ │ │ sub r0, r0, #1 │ │ │ │ │ - str r5, [r4, #12] │ │ │ │ │ str sl, [r4, #16] │ │ │ │ │ + str r3, [r4, #20] │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r9, r0 │ │ │ │ │ mov r0, #16 │ │ │ │ │ lsl r0, r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ str r0, [r4, #24] │ │ │ │ │ lsl r0, r9, #4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ cmp sl, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ str r0, [r4, #28] │ │ │ │ │ - ble 67c │ │ │ │ │ + ble 764 │ │ │ │ │ ldr r7, [r4, #24] │ │ │ │ │ mov r5, #0 │ │ │ │ │ mov r2, r7 │ │ │ │ │ mov r0, r5 │ │ │ │ │ mov r1, r6 │ │ │ │ │ add r5, r5, #1 │ │ │ │ │ - bl 320 │ │ │ │ │ + bl 38c │ │ │ │ │ cmp sl, r5 │ │ │ │ │ add r7, r7, #16 │ │ │ │ │ - bne 65c │ │ │ │ │ + bne 744 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - ble 6b4 │ │ │ │ │ - mov r5, #0 │ │ │ │ │ + ble 79c │ │ │ │ │ ldr sl, [r4, #16] │ │ │ │ │ + mov r5, #0 │ │ │ │ │ mov r7, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, r5 │ │ │ │ │ mov r1, r6 │ │ │ │ │ add r7, r7, #1 │ │ │ │ │ - bl 320 │ │ │ │ │ + bl 38c │ │ │ │ │ cmp r9, r7 │ │ │ │ │ add r5, r5, sl │ │ │ │ │ add r8, r8, #16 │ │ │ │ │ - bne 690 │ │ │ │ │ - ldr r2, [pc, #124] @ 738 │ │ │ │ │ - ldr r3, [pc, #124] @ 73c │ │ │ │ │ + bne 778 │ │ │ │ │ + ldr r2, [pc, #120] @ 81c │ │ │ │ │ + ldr r3, [pc, #120] @ 820 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ str r2, [r4, #8] │ │ │ │ │ - ldr r2, [r4] │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - cmp r2, #0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r2, [r4] │ │ │ │ │ str r3, [r4, #4] │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ streq r3, [r4] │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - ldr r3, [pc, #88] @ 740 │ │ │ │ │ + b 6b0 │ │ │ │ │ + ldr r3, [pc, #88] @ 824 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [r0] │ │ │ │ │ - ldr r3, [pc, #80] @ 744 │ │ │ │ │ + ldr r3, [pc, #80] @ 828 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [r0, #4] │ │ │ │ │ - b 5d0 │ │ │ │ │ + b 6a4 │ │ │ │ │ mov sl, #1 │ │ │ │ │ str r3, [r0, #12] │ │ │ │ │ - str r3, [r0, #20] │ │ │ │ │ + mov r9, r6 │ │ │ │ │ str sl, [r0, #16] │ │ │ │ │ + str r3, [r0, #20] │ │ │ │ │ mov r0, #16 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - mov r9, r6 │ │ │ │ │ str r0, [r4, #24] │ │ │ │ │ lsl r0, r6, #4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r8, r0 │ │ │ │ │ str r0, [r4, #28] │ │ │ │ │ - b 654 │ │ │ │ │ - .word 0xfffffe84 │ │ │ │ │ - .word 0xfffffc90 │ │ │ │ │ - .word 0xfffffa1c │ │ │ │ │ - .word 0xfffff930 │ │ │ │ │ - .word 0xfffffb70 │ │ │ │ │ - .word 0xfffffd44 │ │ │ │ │ + b 73c │ │ │ │ │ + .word 0xfffffe48 │ │ │ │ │ + .word 0xfffffc08 │ │ │ │ │ + .word 0xfffff958 │ │ │ │ │ + .word 0xfffff84c │ │ │ │ │ + .word 0xfffffad4 │ │ │ │ │ + .word 0xfffffcf8 │ │ │ │ │ │ │ │ │ │ -00000748 : │ │ │ │ │ +0000082c : │ │ │ │ │ fftw_triggen_destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #24] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ ldr r0, [r4, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ ├── twiddle.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2268 (bytes into file) │ │ │ │ │ + Start of section headers: 2292 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 11 │ │ │ │ │ Section header string table index: 10 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ -There are 11 section headers, starting at offset 0x8dc: │ │ │ │ │ +There are 11 section headers, starting at offset 0x8f4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0005d4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00080c 000078 08 I 8 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000608 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000608 0001b4 00 WA 0 0 4 │ │ │ │ │ - [ 5] .rodata PROGBITS 00000000 000608 000012 00 A 0 0 1 │ │ │ │ │ - [ 6] .note.GNU-stack PROGBITS 00000000 00061a 000000 00 0 0 1 │ │ │ │ │ - [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 00061a 00002b 00 0 0 1 │ │ │ │ │ - [ 8] .symtab SYMTAB 00000000 000648 000120 10 9 9 4 │ │ │ │ │ - [ 9] .strtab STRTAB 00000000 000768 0000a4 00 0 0 1 │ │ │ │ │ - [10] .shstrtab STRTAB 00000000 000884 000058 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0005ec 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000824 000078 08 I 8 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000620 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000620 0001b4 00 WA 0 0 4 │ │ │ │ │ + [ 5] .rodata PROGBITS 00000000 000620 000012 00 A 0 0 1 │ │ │ │ │ + [ 6] .note.GNU-stack PROGBITS 00000000 000632 000000 00 0 0 1 │ │ │ │ │ + [ 7] .ARM.attributes ARM_ATTRIBUTES 00000000 000632 00002b 00 0 0 1 │ │ │ │ │ + [ 8] .symtab SYMTAB 00000000 000660 000120 10 9 9 4 │ │ │ │ │ + [ 9] .strtab STRTAB 00000000 000780 0000a4 00 0 0 1 │ │ │ │ │ + [10] .shstrtab STRTAB 00000000 00089c 000058 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -3,19 +3,19 @@ │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 SECTION LOCAL DEFAULT 4 .bss │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 3: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata │ │ │ │ │ 4: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 5: 00000070 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 6: 000005b8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 000005d0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 4 $d │ │ │ │ │ 8: 00000000 436 OBJECT LOCAL DEFAULT 4 twlist │ │ │ │ │ 9: 00000000 112 FUNC GLOBAL DEFAULT 1 fftw_twiddle_length │ │ │ │ │ - 10: 00000070 1380 FUNC GLOBAL DEFAULT 1 fftw_twiddle_awake │ │ │ │ │ + 10: 00000070 1404 FUNC GLOBAL DEFAULT 1 fftw_twiddle_awake │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktriggen │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idivmod │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_safe_mulmod │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_triggen_destroy │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x80c contains 15 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x824 contains 15 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 0000006c 00000303 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -0000011c 00000b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000124 00000b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000190 00000c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -000001c0 00000d1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ -000002cc 00000e1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -000002d8 00000c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -0000038c 00000f1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000003d4 0000101c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ -00000438 0000111c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ -000005bc 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ -000005c0 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ -000005c4 00000303 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -000005c8 00000303 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -000005d0 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +00000128 00000b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000130 00000b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +000001ac 00000c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000001dc 00000d1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ +000002e8 00000e1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000002f4 00000c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000003a8 00000f1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000003f0 0000101c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ +00000454 0000111c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ +000005d4 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +000005d8 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +000005dc 00000303 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000005e0 00000303 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000005e8 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -6,16 +6,16 @@ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_twiddle_length(): │ │ │ │ │ ldrb r3, [r1] │ │ │ │ │ cmp r3, #3 │ │ │ │ │ beq 64 │ │ │ │ │ ldr r2, [pc, #88] @ 6c │ │ │ │ │ sub ip, r0, #1 │ │ │ │ │ - push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ mov r0, #0 │ │ │ │ │ + push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ lsl lr, ip, #1 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ cmp r3, #5 │ │ │ │ │ bhi 3c │ │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ │ nop @ (mov r0, r0) │ │ │ │ │ @@ -33,366 +33,372 @@ │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ .word 0x00000044 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ │ │ │ │ │ 00000070 : │ │ │ │ │ fftw_twiddle_awake(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ │ ldr r9, [sp, #104] @ 0x68 │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ - bne 13c │ │ │ │ │ + bne 15c │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ str r3, [r4, #16] │ │ │ │ │ - bne 134 │ │ │ │ │ + bne 140 │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ ldr r2, [r4, #8] │ │ │ │ │ add r3, r3, r3, lsl #4 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ + ldr r2, [pc, #1288] @ 5d0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ldr r1, [pc, #1276] @ 5b8 │ │ │ │ │ rsblt r3, r3, #0 │ │ │ │ │ - smull r2, r1, r3, r1 │ │ │ │ │ - asr r2, r3, #31 │ │ │ │ │ - add r1, r1, r3 │ │ │ │ │ - rsb r2, r2, r1, asr #6 │ │ │ │ │ - add r1, r2, r2, lsl #1 │ │ │ │ │ - add r1, r1, r1, lsl #3 │ │ │ │ │ - add r2, r2, r1, lsl #2 │ │ │ │ │ - sub r2, r3, r2 │ │ │ │ │ - ldr r3, [pc, #1240] @ 5bc │ │ │ │ │ + smull r1, r2, r3, r2 │ │ │ │ │ + asr r1, r3, #31 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + rsb r1, r1, r2, asr #6 │ │ │ │ │ + mov r2, #109 @ 0x6d │ │ │ │ │ + mul r1, r2, r1 │ │ │ │ │ + sub r1, r3, r1 │ │ │ │ │ + ldr r3, [pc, #1252] @ 5d4 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - add r1, r3, r2, lsl #2 │ │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ │ + add r2, r3, r1, lsl #2 │ │ │ │ │ + ldr r3, [r3, r1, lsl #2] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 108 │ │ │ │ │ - b 134 │ │ │ │ │ - add r1, r3, #24 │ │ │ │ │ + bne 114 │ │ │ │ │ + b 140 │ │ │ │ │ + add r2, r3, #24 │ │ │ │ │ ldr r3, [r3, #24] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 134 │ │ │ │ │ + beq 140 │ │ │ │ │ cmp r4, r3 │ │ │ │ │ - bne f8 │ │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ │ - str r3, [r1] │ │ │ │ │ + bne 104 │ │ │ │ │ ldr r0, [r4] │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ + str r3, [r2] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [r2] │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r7, r2 │ │ │ │ │ add r2, r3, r3, lsl #4 │ │ │ │ │ + ldr r1, [pc, #1124] @ 5d0 │ │ │ │ │ add r2, r2, r9 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - ldr r1, [pc, #1124] @ 5b8 │ │ │ │ │ rsblt r2, r2, #0 │ │ │ │ │ smull r0, r1, r2, r1 │ │ │ │ │ asr r0, r2, #31 │ │ │ │ │ add r1, r1, r2 │ │ │ │ │ rsb r6, r0, r1, asr #6 │ │ │ │ │ - add r1, r6, r6, lsl #1 │ │ │ │ │ - add r1, r1, r1, lsl #3 │ │ │ │ │ - add r1, r6, r1, lsl #2 │ │ │ │ │ + mov r1, #109 @ 0x6d │ │ │ │ │ + mul r1, r6, r1 │ │ │ │ │ sub r6, r2, r1 │ │ │ │ │ - ldr r2, [pc, #1092] @ 5c0 │ │ │ │ │ + ldr r2, [pc, #1088] @ 5d8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ ldr r4, [r2, r6, lsl #2] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - bne 21c │ │ │ │ │ + bne 238 │ │ │ │ │ mov r0, #32 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ mov r1, r3 │ │ │ │ │ + stmib r0, {r3, r9} │ │ │ │ │ + str r7, [r0, #20] │ │ │ │ │ str r2, [r0, #12] │ │ │ │ │ mov r2, #1 │ │ │ │ │ - stmib r0, {r3, r9} │ │ │ │ │ - str r2, [r0, #16] │ │ │ │ │ str r5, [r0, #28] │ │ │ │ │ - str r7, [r0, #20] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + str r2, [r0, #16] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktriggen │ │ │ │ │ ldrb r2, [r7] │ │ │ │ │ + mov r5, r0 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ cmp r2, #3 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - beq 5ac │ │ │ │ │ - ldr r0, [pc, #996] @ 5c4 │ │ │ │ │ + beq 5c4 │ │ │ │ │ + ldr r0, [pc, #992] @ 5dc │ │ │ │ │ sub ip, r9, #1 │ │ │ │ │ - lsl lr, ip, #1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl lr, ip, #1 │ │ │ │ │ mov r8, #0 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ cmp r2, #5 │ │ │ │ │ - bhi 2ac │ │ │ │ │ + bhi 2c8 │ │ │ │ │ ldrb r2, [r0, r2] │ │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ │ nop @ (mov r0, r0) │ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - beq 22c │ │ │ │ │ + beq 248 │ │ │ │ │ ldr r4, [r4, #24] │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - beq 188 │ │ │ │ │ + beq 1a4 │ │ │ │ │ ldr r2, [r4, #28] │ │ │ │ │ cmp r5, r2 │ │ │ │ │ - bne 210 │ │ │ │ │ - b 204 │ │ │ │ │ + bne 22c │ │ │ │ │ + b 220 │ │ │ │ │ ldr r2, [r4, #8] │ │ │ │ │ cmp r9, r2 │ │ │ │ │ - bne 210 │ │ │ │ │ + bne 22c │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - bgt 210 │ │ │ │ │ + bgt 22c │ │ │ │ │ ldr r1, [r4, #20] │ │ │ │ │ cmp r7, r1 │ │ │ │ │ - beq 524 │ │ │ │ │ + beq 53c │ │ │ │ │ ldrb r2, [r1] │ │ │ │ │ ldrb r0, [r7] │ │ │ │ │ cmp r0, r2 │ │ │ │ │ - bne 210 │ │ │ │ │ + bne 22c │ │ │ │ │ mov r0, r7 │ │ │ │ │ cmp r2, #3 │ │ │ │ │ ldrsb lr, [r1, #1] │ │ │ │ │ - ldrsb ip, [r0, #1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - beq 51c │ │ │ │ │ + ldrsb ip, [r0, #1] │ │ │ │ │ + beq 534 │ │ │ │ │ sub r2, r2, #4 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bhi 590 │ │ │ │ │ + bhi 5a8 │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 210 │ │ │ │ │ + bne 22c │ │ │ │ │ ldrb r2, [r1, #4]! │ │ │ │ │ - ldrb ip, [r8, #4] │ │ │ │ │ add r0, r0, #4 │ │ │ │ │ + ldrb ip, [r8, #4] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - beq 268 │ │ │ │ │ - b 210 │ │ │ │ │ + beq 284 │ │ │ │ │ + b 22c │ │ │ │ │ add r8, r8, #1 │ │ │ │ │ ldrb r2, [r1, #4]! │ │ │ │ │ cmp r2, #3 │ │ │ │ │ - bne 1f0 │ │ │ │ │ + bne 20c │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldrsb r3, [r1, #1] │ │ │ │ │ ldr r0, [sp, #108] @ 0x6c │ │ │ │ │ mov r1, r3 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mul r0, r8, r0 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ + mov fp, r0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov fp, r0 │ │ │ │ │ - ble 434 │ │ │ │ │ + ble 450 │ │ │ │ │ + ldr r1, [pc, #716] @ 5e0 │ │ │ │ │ sub ip, r9, #3 │ │ │ │ │ - lsr ip, ip, #1 │ │ │ │ │ - ldr r1, [pc, #712] @ 5c8 │ │ │ │ │ - add r2, ip, #2 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + lsr ip, ip, #1 │ │ │ │ │ mov sl, #0 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r2, ip, #2 │ │ │ │ │ mov fp, r2 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ + str ip, [sp, #28] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ str r6, [sp, #36] @ 0x24 │ │ │ │ │ str r4, [sp, #40] @ 0x28 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ │ - str ip, [sp, #28] │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ ldrb r3, [r7] │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - beq 558 │ │ │ │ │ + beq 570 │ │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ │ mov r6, r7 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ str r7, [sp, #24] │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ cmp r3, #5 │ │ │ │ │ - bhi 404 │ │ │ │ │ + bhi 420 │ │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ │ nop @ (mov r0, r0) │ │ │ │ │ cmp r9, #2 │ │ │ │ │ - ble 404 │ │ │ │ │ + ble 420 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r7, r8 │ │ │ │ │ - mov r9, fp │ │ │ │ │ str r8, [sp, #16] │ │ │ │ │ + mov r9, fp │ │ │ │ │ mov r4, #1 │ │ │ │ │ mov r8, r6 │ │ │ │ │ mov fp, r3 │ │ │ │ │ - b 3ac │ │ │ │ │ - mul r0, r4, r0 │ │ │ │ │ + b 3c8 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ + mul r0, r4, r0 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ mov r2, r7 │ │ │ │ │ mov r0, r5 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ + add r7, r7, #16 │ │ │ │ │ blx r6 │ │ │ │ │ cmp r4, r9 │ │ │ │ │ - add r7, r7, #16 │ │ │ │ │ - beq 534 │ │ │ │ │ + beq 54c │ │ │ │ │ ldrsb r0, [r8, #1] │ │ │ │ │ - ldr r2, [pc, #532] @ 5cc │ │ │ │ │ + ldr r2, [pc, #528] @ 5e4 │ │ │ │ │ + ldr r6, [r5] │ │ │ │ │ add r0, r0, sl │ │ │ │ │ sub r2, r2, r0 │ │ │ │ │ cmp r2, r4 │ │ │ │ │ - ldr r6, [r5] │ │ │ │ │ - bge 384 │ │ │ │ │ - mov r1, r0 │ │ │ │ │ + bge 3a0 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_safe_mulmod │ │ │ │ │ mov r1, r0 │ │ │ │ │ - b 390 │ │ │ │ │ + b 3ac │ │ │ │ │ ldrsb r1, [r6, #1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + add r8, r8, #16 │ │ │ │ │ ldrsh ip, [r6, #2] │ │ │ │ │ + ldr r3, [r5] │ │ │ │ │ add r1, r1, sl │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mul r1, ip, r1 │ │ │ │ │ - ldr r3, [r5] │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ - add r8, r8, #16 │ │ │ │ │ ldrb r3, [r6, #4]! │ │ │ │ │ cmp r3, #3 │ │ │ │ │ - bne 344 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ + bne 360 │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ cmp r3, sl │ │ │ │ │ - bgt 328 │ │ │ │ │ + bgt 344 │ │ │ │ │ ldr r6, [sp, #36] @ 0x24 │ │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_triggen_destroy │ │ │ │ │ - ldr r3, [pc, #396] @ 5d0 │ │ │ │ │ + ldr r3, [pc, #392] @ 5e8 │ │ │ │ │ str fp, [r4] │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ ldr r2, [r3, r6, lsl #2] │ │ │ │ │ str r2, [r4, #24] │ │ │ │ │ str r4, [r3, r6, lsl #2] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ str r4, [r3] │ │ │ │ │ - add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 140 │ │ │ │ │ ldrsb r1, [r6, #1] │ │ │ │ │ + mov r0, r5 │ │ │ │ │ ldrsh ip, [r6, #2] │ │ │ │ │ - add r1, r1, sl │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ + add r1, r1, sl │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ mul r1, ip, r1 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r2, [r8], #8 │ │ │ │ │ - b 404 │ │ │ │ │ + b 420 │ │ │ │ │ cmp r9, #1 │ │ │ │ │ - ble 404 │ │ │ │ │ + ble 420 │ │ │ │ │ mov r7, r8 │ │ │ │ │ mov r4, #1 │ │ │ │ │ ldrsb r1, [r6, #1] │ │ │ │ │ mov r2, r7 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + add r7, r7, #16 │ │ │ │ │ + ldr r3, [r5] │ │ │ │ │ add r1, r1, sl │ │ │ │ │ mul r1, r4, r1 │ │ │ │ │ - ldr r3, [r5] │ │ │ │ │ - mov r0, r5 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ blx r3 │ │ │ │ │ cmp r9, r4 │ │ │ │ │ - add r7, r7, #16 │ │ │ │ │ - bne 4a0 │ │ │ │ │ + bne 4b8 │ │ │ │ │ add r8, r8, r9, lsl #4 │ │ │ │ │ sub r8, r8, #16 │ │ │ │ │ - b 404 │ │ │ │ │ + b 420 │ │ │ │ │ ldrsb r1, [r6, #1] │ │ │ │ │ + mov r0, r5 │ │ │ │ │ ldrsh ip, [r6, #2] │ │ │ │ │ - add r1, r1, sl │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ + add r1, r1, sl │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ mul r1, ip, r1 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r2, [r8], #8 │ │ │ │ │ - b 404 │ │ │ │ │ + b 420 │ │ │ │ │ add r8, r8, ip │ │ │ │ │ - b 2ac │ │ │ │ │ + b 2c8 │ │ │ │ │ add r8, r8, lr │ │ │ │ │ - b 2ac │ │ │ │ │ + b 2c8 │ │ │ │ │ add r8, r8, #2 │ │ │ │ │ - b 2ac │ │ │ │ │ + b 2c8 │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 210 │ │ │ │ │ + bne 22c │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [r4, #16] │ │ │ │ │ - b 454 │ │ │ │ │ + b 470 │ │ │ │ │ mov r3, fp │ │ │ │ │ mov fp, r9 │ │ │ │ │ mov r9, r3 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ mov r6, r8 │ │ │ │ │ ldr r8, [sp, #16] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ add r8, r8, r3, lsl #4 │ │ │ │ │ - b 404 │ │ │ │ │ + b 420 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldr r6, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ add r2, r3, sl │ │ │ │ │ + ldr fp, [sp, #44] @ 0x2c │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - movgt r1, r3 │ │ │ │ │ - ldr fp, [sp, #44] @ 0x2c │ │ │ │ │ - ldrgt r3, [sp, #32] │ │ │ │ │ - ble 434 │ │ │ │ │ + ble 450 │ │ │ │ │ + mov r1, r3 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - bgt 580 │ │ │ │ │ - b 434 │ │ │ │ │ + bgt 598 │ │ │ │ │ + b 450 │ │ │ │ │ cmp lr, ip │ │ │ │ │ - bne 210 │ │ │ │ │ + bne 22c │ │ │ │ │ ldrsh ip, [r1, #2] │ │ │ │ │ ldrsh r2, [r0, #2] │ │ │ │ │ cmp ip, r2 │ │ │ │ │ - beq 290 │ │ │ │ │ - b 210 │ │ │ │ │ + beq 2ac │ │ │ │ │ + b 22c │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r8, #0 │ │ │ │ │ - b 2b8 │ │ │ │ │ + b 2d4 │ │ │ │ │ .word 0x964fda6d │ │ │ │ │ - .word 0x000004d4 │ │ │ │ │ + .word 0x000004e0 │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ │ - .word 0x00000440 │ │ │ │ │ + .word 0x0000043c │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ │ - .word 0x000003d6 │ │ │ │ │ + .word 0x000003d2 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x000002cc │ │ │ │ │ + .word 0x000002b4 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ .word 0x00016a09 │ │ │ │ │ - .word 0x00000184 │ │ │ │ │ + .word 0x00000180 │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {} │ │ │ │ │ @@ -1,5 +1,5 @@ │ │ │ │ │ │ │ │ │ │ Hex dump of section '.rodata': │ │ │ │ │ - 0x00000000 00000901 07052929 c42ac2c0 425f212a ......)).*..B_!* │ │ │ │ │ - 0x00000010 4d00 M. │ │ │ │ │ + 0x00000000 00000901 07052929 c32ac1bf 415e212a ......)).*..A^!* │ │ │ │ │ + 0x00000010 4c00 L. │ │ │ ├── bluestein.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4796 (bytes into file) │ │ │ │ │ + Start of section headers: 4896 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0x12bc: │ │ │ │ │ +There are 15 section headers, starting at offset 0x1320: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000ad0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000fcc 000240 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000b04 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000b04 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000b04 00001c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000b20 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 00120c 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 000b30 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 00122c 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 000b3c 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000b3c 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 000b68 0002b0 10 13 20 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 000e18 0001b3 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 001234 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000b3c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001038 000238 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000b70 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000b70 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000b70 00001c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000b8c 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001270 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 000b9c 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 001290 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 000ba8 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000ba8 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 000bd4 0002b0 10 13 20 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 000e84 0001b3 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 001298 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 43 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 00000000 56 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 5: 00000034 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000038 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000038 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 8: 00000040 1584 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 9: 00000670 584 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 10: 000008b8 492 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 11: 00000a9c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 00000aa4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 00000acc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000000 68 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 5: 00000040 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000044 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000044 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 8: 0000004c 1604 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 9: 00000690 616 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 10: 000008f8 524 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 11: 00000afc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00000b04 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 00000b38 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 19: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ @@ -36,11 +36,11 @@ │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_is_prime │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_factors_into_small_primes │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor_1d │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem_dft_d │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_f_d │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ - 39: 00000aa4 44 FUNC GLOBAL DEFAULT 1 fftw_dft_bluestein_register │ │ │ │ │ + 39: 00000b04 56 FUNC GLOBAL DEFAULT 1 fftw_dft_bluestein_register │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,86 +1,85 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xfcc contains 72 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1038 contains 71 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000034 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -0000003c 0000141d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000088 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000120 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000040 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000048 0000141d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000000a4 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ 00000138 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000014c 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000168 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000017c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000190 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000248 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000268 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000278 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000290 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b8 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000354 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000036c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000037c 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000394 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003bc 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003dc 0000191d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000454 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000046c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000480 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000049c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c4 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000055c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000574 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000588 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005cc 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f8 0000191d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000684 00001a1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -00000694 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -000006a0 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -000006c4 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000006dc 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000700 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000714 00001d1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ -00000784 00001e1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ -000007cc 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -000007e4 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000818 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -0000083c 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000874 00001e1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ -00000894 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -000008ac 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -000008f8 0000201c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ -00000948 0000211c R_ARM_CALL 00000000 fftw_factors_into_small_primes │ │ │ │ │ -00000958 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -0000096c 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000980 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -0000099c 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000009b8 0000241c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -000009c8 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000009e0 0000251c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000a20 0000261c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -00000a28 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a38 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a44 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a5c 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a68 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a78 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a8c 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00000a94 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000aa0 00000e03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000ab8 0000281c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000ac8 0000291d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -00000acc 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000150 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000164 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000180 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000194 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a8 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000026c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000290 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d0 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000370 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000384 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000394 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d4 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000408 0000191d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000480 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000498 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000588 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b4 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f8 0000181c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006b4 00001a1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +000006c4 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +000006d0 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000708 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000720 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000744 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000758 00001d1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ +000007c8 00001e1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ +00000810 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000828 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +0000085c 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000880 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +000008b4 00001e1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ +000008d4 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +000008ec 00001f1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +0000095c 0000201c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ +000009ac 0000211c R_ARM_CALL 00000000 fftw_factors_into_small_primes │ │ │ │ │ +000009bc 0000151c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000009d0 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000009e4 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000a04 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000a1c 0000241c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +00000a2c 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000a44 0000251c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000a84 0000261c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +00000a8c 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000a9c 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aac 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000ac0 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000acc 00001c1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000adc 0000171c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aec 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000af4 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000b00 00000e03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000b1c 0000281c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +00000b34 0000291d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000b38 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x120c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1270 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002a02 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000902 R_ARM_ABS32 00000670 awake │ │ │ │ │ +00000004 00000902 R_ARM_ABS32 00000690 awake │ │ │ │ │ 00000008 00000402 R_ARM_ABS32 00000000 print │ │ │ │ │ -0000000c 00000702 R_ARM_ABS32 00000038 destroy │ │ │ │ │ +0000000c 00000702 R_ARM_ABS32 00000044 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x122c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x1290 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000a02 R_ARM_ABS32 000008b8 mkplan │ │ │ │ │ +00000004 00000a02 R_ARM_ABS32 000008f8 mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,89 +2,95 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ print(): │ │ │ │ │ mov r2, r0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + mov r0, r1 │ │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, r1 │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ - ldr r1, [pc, #16] @ 34 │ │ │ │ │ + ldr r1, [pc, #24] @ 40 │ │ │ │ │ ldrd r2, [r2, #64] @ 0x40 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000008 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -00000038 : │ │ │ │ │ +00000044 : │ │ │ │ │ destroy(): │ │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000040 : │ │ │ │ │ +0000004c : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr r9, [r0, #68] @ 0x44 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ │ + ldr r6, [r0, #64] @ 0x40 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ │ - lsl sl, r9, #4 │ │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r6, [r0, #64] @ 0x40 │ │ │ │ │ - ldr r5, [r0, #84] @ 0x54 │ │ │ │ │ - ldr r8, [r0, #88] @ 0x58 │ │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r9, [r0, #68] @ 0x44 │ │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ │ ldr fp, [r0, #76] @ 0x4c │ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ │ + lsl sl, r9, #4 │ │ │ │ │ + ldr r5, [r0, #84] @ 0x54 │ │ │ │ │ + ldr r8, [r0, #88] @ 0x58 │ │ │ │ │ mov r0, sl │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ cmp r6, #0 │ │ │ │ │ str r0, [sp, #28] │ │ │ │ │ - ble 5fc │ │ │ │ │ + ble 61c │ │ │ │ │ cmp r5, #1 │ │ │ │ │ - bne 3e0 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ + bne 40c │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ mov r6, #0 │ │ │ │ │ - sub r7, r3, #8 │ │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ str sl, [sp, #68] @ 0x44 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + str r9, [sp, #72] @ 0x48 │ │ │ │ │ + str r8, [sp, #76] @ 0x4c │ │ │ │ │ + str fp, [sp, #80] @ 0x50 │ │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ │ sub r3, r3, #8 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - str r9, [sp, #72] @ 0x48 │ │ │ │ │ add r3, r7, r3, lsl #3 │ │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - str fp, [sp, #80] @ 0x50 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ │ - ldrd r2, [r7, #8]! │ │ │ │ │ + ldrd r2, [r7], #8 │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldrd sl, [r3, #8]! │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [r3, r6] │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [r3, r6] │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ @@ -119,63 +125,63 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ add r6, r6, #16 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ cmp r7, r3 │ │ │ │ │ - bne f0 │ │ │ │ │ + bne 108 │ │ │ │ │ ldr sl, [sp, #68] @ 0x44 │ │ │ │ │ ldr r9, [sp, #72] @ 0x48 │ │ │ │ │ ldr r8, [sp, #76] @ 0x4c │ │ │ │ │ ldr fp, [sp, #80] @ 0x50 │ │ │ │ │ ldr r4, [sp, #84] @ 0x54 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ cmp r3, r9 │ │ │ │ │ - bge 638 │ │ │ │ │ + bge 658 │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ add r3, r2, r3, lsl #4 │ │ │ │ │ add r2, r2, sl │ │ │ │ │ mov r9, r2 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ strd r0, [r3, #8] │ │ │ │ │ strd r0, [r3], #16 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 1e4 │ │ │ │ │ - ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ + bne 1fc │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ - str r2, [sp] │ │ │ │ │ + ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ mov r1, r3 │ │ │ │ │ - ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ blx r5 │ │ │ │ │ ldr r5, [sp, #28] │ │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ │ add r7, fp, #8 │ │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r9 │ │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ │ str r8, [sp, #44] @ 0x2c │ │ │ │ │ ldrd sl, [r7, #-8] │ │ │ │ │ + add r5, r5, #16 │ │ │ │ │ + add r6, r6, #16 │ │ │ │ │ ldrd r2, [r7], #16 │ │ │ │ │ - ldrd r0, [r5, #8] │ │ │ │ │ + ldrd r0, [r5, #-8] │ │ │ │ │ + ldrd r8, [r6, #-24] @ 0xffffffe8 │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r6, #-8] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - add r5, r5, #16 │ │ │ │ │ - add r6, r6, #16 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -199,29 +205,29 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [r5, #-8] │ │ │ │ │ cmp r4, r5 │ │ │ │ │ - bne 22c │ │ │ │ │ + bne 244 │ │ │ │ │ ldr r8, [sp, #44] @ 0x2c │ │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ mov r1, r3 │ │ │ │ │ str r2, [sp] │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ blx r4 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 3d0 │ │ │ │ │ + ble 3e8 │ │ │ │ │ cmp r8, #1 │ │ │ │ │ - bne 500 │ │ │ │ │ + bne 52c │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ mov r4, #0 │ │ │ │ │ sub sl, r3, #8 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ sub r5, r3, #8 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ @@ -231,22 +237,22 @@ │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ ldrd r0, [fp, r4] │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r2, [r3, r4] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + add r4, r4, #16 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - add r4, r4, #16 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -269,39 +275,44 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - cmp r3, r4 │ │ │ │ │ strd r0, [r5, #8]! │ │ │ │ │ - bne 328 │ │ │ │ │ + cmp r3, r4 │ │ │ │ │ + bne 340 │ │ │ │ │ ldr r0, [sp, #28] │ │ │ │ │ add sp, sp, #100 @ 0x64 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ lsl r3, r5, #3 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + mov r6, r7 │ │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - mov r7, #0 │ │ │ │ │ + str sl, [sp, #76] @ 0x4c │ │ │ │ │ + str r9, [sp, #80] @ 0x50 │ │ │ │ │ + str r8, [sp, #84] @ 0x54 │ │ │ │ │ + str fp, [sp, #88] @ 0x58 │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - mov r6, r7 │ │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ add r3, r0, #8 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ - str sl, [sp, #76] @ 0x4c │ │ │ │ │ - str r9, [sp, #80] @ 0x50 │ │ │ │ │ - str r8, [sp, #84] @ 0x54 │ │ │ │ │ - str fp, [sp, #88] @ 0x58 │ │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldrd r0, [r3, r7] │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r8, [r3, r7] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ ldrd sl, [r3, r6] │ │ │ │ │ @@ -343,34 +354,34 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ add r6, r6, #16 │ │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ add r7, r7, r3 │ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ cmp r6, r3 │ │ │ │ │ - bne 424 │ │ │ │ │ + bne 450 │ │ │ │ │ ldr sl, [sp, #76] @ 0x4c │ │ │ │ │ ldr r9, [sp, #80] @ 0x50 │ │ │ │ │ ldr r8, [sp, #84] @ 0x54 │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ ldr r4, [sp, #92] @ 0x5c │ │ │ │ │ - b 1c0 │ │ │ │ │ + b 1d8 │ │ │ │ │ lsl r3, r8, #3 │ │ │ │ │ + mov r5, #0 │ │ │ │ │ + mov r4, r5 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - mov r5, #0 │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - mov r4, r5 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ ldrd r0, [r3, r4] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ @@ -419,368 +430,383 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3, r5] │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ add r5, r5, r3 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ cmp r3, r4 │ │ │ │ │ - bne 528 │ │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ │ - add sp, sp, #100 @ 0x64 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_ifree │ │ │ │ │ + bne 554 │ │ │ │ │ + b 3e8 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ movgt r2, r0 │ │ │ │ │ - addgt r2, r2, #8 │ │ │ │ │ movgt r3, #0 │ │ │ │ │ + addgt r2, r2, #8 │ │ │ │ │ strgt r2, [sp, #44] @ 0x2c │ │ │ │ │ - bgt 1cc │ │ │ │ │ + bgt 1e4 │ │ │ │ │ mov r3, r0 │ │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ add r2, r3, #8 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ mov r1, r3 │ │ │ │ │ - ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ blx r5 │ │ │ │ │ - b 2d0 │ │ │ │ │ - ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ + b 2e8 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ - str r2, [sp] │ │ │ │ │ + ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ mov r1, r3 │ │ │ │ │ - ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ blx r5 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - ble 2d0 │ │ │ │ │ + ble 2e8 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ add r3, r3, sl │ │ │ │ │ mov r9, r3 │ │ │ │ │ - b 214 │ │ │ │ │ + b 22c │ │ │ │ │ │ │ │ │ │ -00000670 : │ │ │ │ │ +00000690 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r1 │ │ │ │ │ - sub sp, sp, #44 @ 0x2c │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #44 @ 0x2c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - bne 6b0 │ │ │ │ │ + bne 6f4 │ │ │ │ │ ldr r0, [r8, #72] @ 0x48 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ ldr r0, [r8, #76] @ 0x4c │ │ │ │ │ str r6, [r8, #72] @ 0x48 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ str r6, [r8, #76] @ 0x4c │ │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - ldr r5, [r8, #68] @ 0x44 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r4, [r8, #64] @ 0x40 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + ldr r5, [r8, #68] @ 0x44 │ │ │ │ │ str r4, [sp, #20] │ │ │ │ │ + mov r0, r5 │ │ │ │ │ str r5, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ lsl r3, r4, #4 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - mov r0, r3 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r0, r3 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ lsl r3, r5, #4 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ + mov r9, r0 │ │ │ │ │ mov r5, r4 │ │ │ │ │ lsl r4, r4, #1 │ │ │ │ │ - str r0, [sp, #16] │ │ │ │ │ str r0, [r8, #72] @ 0x48 │ │ │ │ │ - mov r9, r0 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + str r0, [sp, #16] │ │ │ │ │ mov r0, r3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r1, r4 │ │ │ │ │ str r0, [sp, #8] │ │ │ │ │ str r0, [r8, #76] @ 0x4c │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktriggen │ │ │ │ │ cmp r5, #0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ - ble 874 │ │ │ │ │ + ble 8b4 │ │ │ │ │ add r3, r4, #1 │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ mov r6, #1 │ │ │ │ │ - mov fp, r8 │ │ │ │ │ + strd sl, [sp, #32] │ │ │ │ │ mov r5, #0 │ │ │ │ │ + mov fp, r8 │ │ │ │ │ mov r8, r3 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r9 │ │ │ │ │ mov r0, r7 │ │ │ │ │ add r5, r5, r6 │ │ │ │ │ blx r3 │ │ │ │ │ cmp r4, r5 │ │ │ │ │ - bge 768 │ │ │ │ │ + bge 7ac │ │ │ │ │ sub r5, r5, r4 │ │ │ │ │ cmp r4, r5 │ │ │ │ │ - blt 75c │ │ │ │ │ + blt 7a0 │ │ │ │ │ add r6, r6, #2 │ │ │ │ │ - cmp r6, r8 │ │ │ │ │ add r9, r9, #16 │ │ │ │ │ - bne 73c │ │ │ │ │ + cmp r6, r8 │ │ │ │ │ + bne 780 │ │ │ │ │ mov r0, r7 │ │ │ │ │ mov r8, fp │ │ │ │ │ ldrd sl, [sp, #32] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_triggen_destroy │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 7bc │ │ │ │ │ + ble 800 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ + mov r0, #0 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ mov r3, r2 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ add r2, r1, r2 │ │ │ │ │ mov r1, #0 │ │ │ │ │ strd r0, [r3, #8] │ │ │ │ │ strd r0, [r3], #16 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 7ac │ │ │ │ │ + bne 7f0 │ │ │ │ │ ldr r5, [sp, #16] │ │ │ │ │ mov r2, sl │ │ │ │ │ - ldrd r0, [r5] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [r5] │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ ldr r4, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r4] │ │ │ │ │ ldrd r0, [r5, #8] │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ strd r0, [r4, #8] │ │ │ │ │ - ble 850 │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ + ble 894 │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ - sub r7, r3, #16 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ add r6, r2, r4 │ │ │ │ │ + sub r7, r3, #16 │ │ │ │ │ add r7, r5, r7 │ │ │ │ │ ldrd r0, [r5, #16] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ + add r5, r5, #16 │ │ │ │ │ mov r2, sl │ │ │ │ │ + strd r0, [r6, #-16] │ │ │ │ │ mov r3, fp │ │ │ │ │ - add r5, r5, #16 │ │ │ │ │ + strd r0, [r4, #16] │ │ │ │ │ sub r6, r6, #16 │ │ │ │ │ - add r4, r4, #16 │ │ │ │ │ - strd r0, [r6] │ │ │ │ │ - strd r0, [r4] │ │ │ │ │ ldrd r0, [r5, #8] │ │ │ │ │ + add r4, r4, #16 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ cmp r7, r5 │ │ │ │ │ strd r0, [r6, #8] │ │ │ │ │ strd r0, [r4, #8] │ │ │ │ │ - bne 80c │ │ │ │ │ + bne 850 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ ldr r0, [r8, #80] @ 0x50 │ │ │ │ │ add r2, r3, #8 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ mov r1, r3 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ blx r4 │ │ │ │ │ - add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 6d8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_triggen_destroy │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bgt 794 │ │ │ │ │ + bgt 7d8 │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ mov r2, sl │ │ │ │ │ - ldrd r0, [r4] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [r4] │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ ldr r5, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [r4, #8] │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ strd r0, [r5, #8] │ │ │ │ │ - b 850 │ │ │ │ │ + b 894 │ │ │ │ │ │ │ │ │ │ -000008b8 : │ │ │ │ │ +000008f8 : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - beq 8e0 │ │ │ │ │ + beq 944 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r2, [r1, #8] │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - bne 8d4 │ │ │ │ │ + bne 924 │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_is_prime │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 8d4 │ │ │ │ │ + beq 924 │ │ │ │ │ ldr r3, [r9, #4] │ │ │ │ │ ldr r7, [r3, #4] │ │ │ │ │ cmp r7, #16 │ │ │ │ │ - ble 8d4 │ │ │ │ │ + ble 924 │ │ │ │ │ ldr r3, [r6, #164] @ 0xa4 │ │ │ │ │ lsr r3, r3, #3 │ │ │ │ │ and r3, r3, #1 │ │ │ │ │ eor r3, r3, #1 │ │ │ │ │ cmp r7, #24 │ │ │ │ │ orrgt r3, r3, #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 8d4 │ │ │ │ │ + beq 924 │ │ │ │ │ lsl r8, r7, #1 │ │ │ │ │ sub r4, r8, #1 │ │ │ │ │ - b 944 │ │ │ │ │ + b 9a8 │ │ │ │ │ add r4, r4, #1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_factors_into_small_primes │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 940 │ │ │ │ │ + beq 9a4 │ │ │ │ │ lsl r0, r4, #4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r2, #2 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r1, r2 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov r1, r2 │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ add r3, r5, #8 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str r5, [sp] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + str r5, [sp] │ │ │ │ │ + mov r2, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ - mov sl, #0 │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r3, sl │ │ │ │ │ - mov r2, #8 │ │ │ │ │ str sl, [sp] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r2, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ subs r6, r0, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - beq a8c │ │ │ │ │ + beq aec │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - ldr r2, [pc, #200] @ a9c │ │ │ │ │ - ldr r1, [pc, #200] @ aa0 │ │ │ │ │ + ldr r2, [pc, #196] @ afc │ │ │ │ │ + mov r0, #96 @ 0x60 │ │ │ │ │ + ldr r1, [pc, #192] @ b00 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #96 @ 0x60 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ ldr r3, [r9, #4] │ │ │ │ │ add r1, r6, #8 │ │ │ │ │ + mov r5, r0 │ │ │ │ │ str r7, [r0, #64] @ 0x40 │ │ │ │ │ str r4, [r0, #68] @ 0x44 │ │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ │ - ldr r3, [r3, #12] │ │ │ │ │ - mov r5, r0 │ │ │ │ │ add r4, r8, r4 │ │ │ │ │ - str r3, [r0, #88] @ 0x58 │ │ │ │ │ str sl, [r0, #72] @ 0x48 │ │ │ │ │ str sl, [r0, #76] @ 0x4c │ │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ │ str r6, [r0, #80] @ 0x50 │ │ │ │ │ + ldr r3, [r3, #12] │ │ │ │ │ str r2, [r0, #84] @ 0x54 │ │ │ │ │ add r2, r0, #8 │ │ │ │ │ + str r3, [r0, #88] @ 0x58 │ │ │ │ │ mov r0, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ lsl r0, r4, #1 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r5, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r5, #8] │ │ │ │ │ lsl r0, r4, #2 │ │ │ │ │ + sub r4, r4, r7 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - sub r4, r4, r7 │ │ │ │ │ - add r4, r4, r4, lsl #1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r5, #16] │ │ │ │ │ + add r4, r4, r4, lsl #1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r5, #16] │ │ │ │ │ lsl r0, r4, #1 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r5, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r5, #32] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b 928 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - b 8d4 │ │ │ │ │ - .word 0xfffff664 │ │ │ │ │ - .word 0x000000c0 │ │ │ │ │ + b 924 │ │ │ │ │ + .word 0xfffff608 │ │ │ │ │ + .word 0x000000b8 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -00000aa4 : │ │ │ │ │ +00000b04 : │ │ │ │ │ fftw_dft_bluestein_register(): │ │ │ │ │ - ldr r1, [pc, #32] @ acc │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ b38 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, #8 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ .word 0x00000018 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── lt1-buffered.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3808 (bytes into file) │ │ │ │ │ + Start of section headers: 3956 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 16 │ │ │ │ │ Section header string table index: 15 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ -There are 16 section headers, starting at offset 0xee0: │ │ │ │ │ +There are 16 section headers, starting at offset 0xf74: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000694 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000c88 0001a0 08 I 13 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0006c8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0006c8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0006c8 00002c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0006f4 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0006fc 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000e28 000020 08 I 13 7 4 │ │ │ │ │ - [ 9] .data.rel.ro.local PROGBITS 00000000 00070c 00000c 00 WA 0 0 4 │ │ │ │ │ - [10] .rel.data.rel.ro.local REL 00000000 000e48 000008 08 I 13 9 4 │ │ │ │ │ - [11] .note.GNU-stack PROGBITS 00000000 000718 000000 00 0 0 1 │ │ │ │ │ - [12] .ARM.attributes ARM_ATTRIBUTES 00000000 000718 00002b 00 0 0 1 │ │ │ │ │ - [13] .symtab SYMTAB 00000000 000744 000330 10 14 23 4 │ │ │ │ │ - [14] .strtab STRTAB 00000000 000a74 000214 00 0 0 1 │ │ │ │ │ - [15] .shstrtab STRTAB 00000000 000e50 00008f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000728 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000d1c 0001a0 08 I 13 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00075c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00075c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00075c 00002c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000788 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000790 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000ebc 000020 08 I 13 7 4 │ │ │ │ │ + [ 9] .data.rel.ro.local PROGBITS 00000000 0007a0 00000c 00 WA 0 0 4 │ │ │ │ │ + [10] .rel.data.rel.ro.local REL 00000000 000edc 000008 08 I 13 9 4 │ │ │ │ │ + [11] .note.GNU-stack PROGBITS 00000000 0007ac 000000 00 0 0 1 │ │ │ │ │ + [12] .ARM.attributes ARM_ATTRIBUTES 00000000 0007ac 00002b 00 0 0 1 │ │ │ │ │ + [13] .symtab SYMTAB 00000000 0007d8 000330 10 14 23 4 │ │ │ │ │ + [14] .strtab STRTAB 00000000 000b08 000214 00 0 0 1 │ │ │ │ │ + [15] .shstrtab STRTAB 00000000 000ee4 00008f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 51 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 00000000 112 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 5: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000070 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000070 292 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 8: 00000194 36 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 9: 000001b8 1108 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 10: 000005fc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 11: 0000060c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 0000060c 48 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 00000690 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000000 132 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 5: 00000080 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000084 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000084 328 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 8: 000001cc 48 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 9: 000001fc 1148 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 10: 00000668 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 11: 00000678 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 00000678 68 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 00000724 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 8 OBJECT LOCAL DEFAULT 6 maxnbufs │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 19: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.0 │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 9 .data.rel.ro.local │ │ │ │ │ @@ -44,11 +44,11 @@ │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_copy │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 43: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ 44: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_madd │ │ │ │ │ 45: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_inplace_strides2 │ │ │ │ │ 46: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ - 47: 0000063c 88 FUNC GLOBAL DEFAULT 1 fftw_dft_buffered_register │ │ │ │ │ + 47: 000006bc 108 FUNC GLOBAL DEFAULT 1 fftw_dft_buffered_register │ │ │ │ │ 48: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 49: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 50: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,66 +1,66 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xc88 contains 52 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xd1c contains 52 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000038 0000171c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -0000006c 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000000a4 0000181c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000164 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000001a0 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001a8 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001b4 00001a1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001dc 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000040 0000171c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000080 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000000c8 0000181c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000188 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +000001dc 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ 000001e4 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001ec 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001f4 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000248 00001c1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -00000254 00001d1c R_ARM_CALL 00000000 fftw_toobig │ │ │ │ │ -0000028c 00001e1c R_ARM_CALL 00000000 fftw_nbuf_redundant │ │ │ │ │ -000002c4 00001f1c R_ARM_CALL 00000000 fftw_tensor_sz │ │ │ │ │ -000002dc 00001c1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -000002f8 0000201c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ -00000308 0000211c R_ARM_CALL 00000000 fftw_bufdist │ │ │ │ │ -00000344 0000181c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -0000035c 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000378 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000398 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000003c8 0000241c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -000003d4 0000251c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ -00000400 0000261c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ -00000424 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000430 0000271c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000440 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -0000044c 0000281c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000468 0000291c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -00000478 0000171c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000488 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -000004bc 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000004c8 0000271c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -000004e8 00002a1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000548 00002b1c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -0000055c 0000281c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -0000056c 00002c1c R_ARM_CALL 00000000 fftw_ops_madd │ │ │ │ │ -00000588 00002d1c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -000005b4 0000201c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ -000005ec 00001d1c R_ARM_CALL 00000000 fftw_toobig │ │ │ │ │ -000005fc 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000600 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000608 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -0000061c 00002e1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -00000628 00002e1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -00000638 00002e1d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -00000654 0000301c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000668 0000311c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000674 0000301c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -0000068c 0000311d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -00000690 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000001f8 00001a1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000230 00001b1c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000238 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000240 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000248 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000002b0 00001c1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +000002bc 00001d1c R_ARM_CALL 00000000 fftw_toobig │ │ │ │ │ +000002f4 00001e1c R_ARM_CALL 00000000 fftw_nbuf_redundant │ │ │ │ │ +0000032c 00001f1c R_ARM_CALL 00000000 fftw_tensor_sz │ │ │ │ │ +00000344 00001c1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +00000360 0000201c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ +00000370 0000211c R_ARM_CALL 00000000 fftw_bufdist │ │ │ │ │ +000003ac 0000181c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000003c4 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000003e0 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000400 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000430 0000241c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +0000043c 0000251c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ +00000468 0000261c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ +0000048c 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000498 0000271c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +000004a8 0000191c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +000004b4 0000281c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000004d0 0000291c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +000004e8 0000171c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000004f8 0000221c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +0000052c 0000231c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000538 0000271c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000558 00002a1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000005c0 00002b1c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +000005cc 0000281c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000005dc 00002c1c R_ARM_CALL 00000000 fftw_ops_madd │ │ │ │ │ +000005f4 00002d1c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +00000620 0000201c R_ARM_CALL 00000000 fftw_nbuf │ │ │ │ │ +00000658 00001d1c R_ARM_CALL 00000000 fftw_toobig │ │ │ │ │ +00000668 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +0000066c 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000674 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000690 00002e1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +0000069c 00002e1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +000006b8 00002e1d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +000006dc 0000301c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000006f0 0000311c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +000006fc 0000301c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +00000720 0000311d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000724 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xe28 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xebc contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00003202 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 0000060c awake │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 00000678 awake │ │ │ │ │ 00000008 00000402 R_ARM_ABS32 00000000 print │ │ │ │ │ -0000000c 00000802 R_ARM_ABS32 00000194 destroy │ │ │ │ │ +0000000c 00000802 R_ARM_ABS32 000001cc destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xe48 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xedc contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000902 R_ARM_ABS32 000001b8 mkplan │ │ │ │ │ +00000004 00000902 R_ARM_ABS32 000001fc mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,145 +1,166 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ print(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ sub sp, sp, #28 │ │ │ │ │ ldr r6, [r0, #76] @ 0x4c │ │ │ │ │ ldr r7, [r0, #84] @ 0x54 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - ldr r1, [pc, #28] @ 6c │ │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ │ + ldr r1, [pc, #36] @ 80 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ - ldr r4, [r5] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r4, [r5] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #28 │ │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ │ - .word 0x00000010 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000014 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -00000070 : │ │ │ │ │ +00000084 : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #44 @ 0x2c │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - str r0, [sp, #32] │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r5, r2 │ │ │ │ │ + mov r4, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #44 @ 0x2c │ │ │ │ │ ldr r2, [r0, #84] @ 0x54 │ │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ + str r0, [sp, #32] │ │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ mul r0, r2, r0 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ lsl r0, r0, #4 │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - ldr r1, [r8, #80] @ 0x50 │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ mov r3, r8 │ │ │ │ │ - cmp r2, r1 │ │ │ │ │ ldrd sl, [r8, #64] @ 0x40 │ │ │ │ │ + ldr r1, [r8, #80] @ 0x50 │ │ │ │ │ ldr lr, [r8, #92] @ 0x5c │ │ │ │ │ ldr ip, [r8, #96] @ 0x60 │ │ │ │ │ - ldr r9, [r3, #104] @ 0x68 │ │ │ │ │ + cmp r2, r1 │ │ │ │ │ ldr r8, [r8, #100] @ 0x64 │ │ │ │ │ - bgt 164 │ │ │ │ │ + ldr r9, [r3, #104] @ 0x68 │ │ │ │ │ + bgt 188 │ │ │ │ │ add r3, r0, r8, lsl #3 │ │ │ │ │ + mov r8, r2 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ add r3, r0, r9, lsl #3 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ lsl r9, ip, #3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ lsl r3, lr, #3 │ │ │ │ │ - mov r8, r2 │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ │ str r1, [sp, #28] │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ mov r2, r5 │ │ │ │ │ mov r1, r4 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r0, sl │ │ │ │ │ + str r3, [sp] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldr ip, [sl, #56] @ 0x38 │ │ │ │ │ blx ip │ │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ │ str r7, [sp] │ │ │ │ │ mov r3, r6 │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ + add r7, r7, r9 │ │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ │ + add r6, r6, r9 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldr ip, [fp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ add r4, r4, r0 │ │ │ │ │ add r5, r5, r0 │ │ │ │ │ + ldr ip, [fp, #56] @ 0x38 │ │ │ │ │ mov r0, fp │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r6, r6, r9 │ │ │ │ │ add r8, r8, r3 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r7, r7, r9 │ │ │ │ │ cmp r3, r8 │ │ │ │ │ - bge fc │ │ │ │ │ + bge 120 │ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ mov r2, r5 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ │ + mov r3, r6 │ │ │ │ │ str r7, [sp, #80] @ 0x50 │ │ │ │ │ ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ - mov r3, r6 │ │ │ │ │ - mov r1, r4 │ │ │ │ │ mov ip, lr │ │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -00000194 : │ │ │ │ │ +000001cc : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #72] @ 0x48 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -000001b8 : │ │ │ │ │ +000001fc : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r2, #164] @ 0xa4 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ tst r3, #1024 @ 0x400 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ │ - beq 204 │ │ │ │ │ + beq 26c │ │ │ │ │ mov r5, #0 │ │ │ │ │ mov r9, r5 │ │ │ │ │ mov r8, r5 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ @@ -149,347 +170,363 @@ │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r5, r0 │ │ │ │ │ ldr r0, [r1, #8] │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bgt 1cc │ │ │ │ │ + bgt 220 │ │ │ │ │ ldr r9, [r1, #4] │ │ │ │ │ ldr r3, [r9] │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bne 1cc │ │ │ │ │ + bne 220 │ │ │ │ │ + add r3, sp, #48 @ 0x30 │ │ │ │ │ add r8, sp, #44 @ 0x2c │ │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ mov r7, r2 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ mov r2, r8 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_toobig │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 26c │ │ │ │ │ + beq 2d4 │ │ │ │ │ ldr r3, [r7, #164] @ 0xa4 │ │ │ │ │ tst r3, #16384 @ 0x4000 │ │ │ │ │ - bne 1cc │ │ │ │ │ - ldr sl, [pc, #904] @ 5fc │ │ │ │ │ + bne 220 │ │ │ │ │ + ldr sl, [pc, #908] @ 668 │ │ │ │ │ mov r3, #2 │ │ │ │ │ - add sl, pc, sl │ │ │ │ │ ldr r0, [r9, #4] │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r3, sl │ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ │ + add sl, pc, sl │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_nbuf_redundant │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 1cc │ │ │ │ │ + bne 220 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 584 │ │ │ │ │ + beq 5f0 │ │ │ │ │ ldr r3, [r9, #12] │ │ │ │ │ cmp r3, #2 │ │ │ │ │ - ble 1cc │ │ │ │ │ + ble 220 │ │ │ │ │ ldr r3, [r7, #164] @ 0xa4 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - bne 1cc │ │ │ │ │ + bne 220 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_sz │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ │ mov r3, r8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r1, sp, #36 @ 0x24 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ - ldr r3, [pc, #792] @ 600 │ │ │ │ │ + ldr r3, [pc, #796] @ 66c │ │ │ │ │ + mov r0, sl │ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_nbuf │ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_bufdist │ │ │ │ │ - ldr r2, [r4, #16] │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ + mov r9, r0 │ │ │ │ │ + str r0, [sp, #24] │ │ │ │ │ + mul r0, r6, r0 │ │ │ │ │ + ldr r2, [r4, #16] │ │ │ │ │ + lsl r0, r0, #4 │ │ │ │ │ sub r3, r3, r2 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ movgt fp, #1 │ │ │ │ │ movle fp, #0 │ │ │ │ │ movle r3, #1 │ │ │ │ │ movgt r3, #0 │ │ │ │ │ - str fp, [sp, #20] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - mov r9, r0 │ │ │ │ │ - str r0, [sp, #24] │ │ │ │ │ - mul r0, r6, r0 │ │ │ │ │ - lsl r0, r0, #4 │ │ │ │ │ + str fp, [sp, #20] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ - mov r2, #2 │ │ │ │ │ - ldr r1, [r3, #8] │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r2, #2 │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldr r1, [r3, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ lsl r2, r9, #1 │ │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ - add r9, r5, fp, lsl #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + add r9, r5, fp, lsl #3 │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ add fp, r5, r3, lsl #3 │ │ │ │ │ stm sp, {r9, fp} │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + ldr r2, [r4, #20] │ │ │ │ │ sub r3, r3, r2 │ │ │ │ │ clz r3, r3 │ │ │ │ │ lsr r3, r3, #5 │ │ │ │ │ lsl r3, r3, #12 │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, #0 │ │ │ │ │ mov r2, r3 │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ subs r8, r0, #0 │ │ │ │ │ - beq 57c │ │ │ │ │ + beq 5e8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_0d │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ + str r0, [sp, #16] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ mov r3, #2 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, sl │ │ │ │ │ - str r0, [sp, #16] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_2d │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ - mov r2, r9 │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r9, r0, #0 │ │ │ │ │ - beq 1d8 │ │ │ │ │ + beq 22c │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - mov r1, r6 │ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ + ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ + mul r5, r6, r0 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - mul fp, r6, r0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ - mul r5, fp, r5 │ │ │ │ │ - mul fp, r3, fp │ │ │ │ │ + mul fp, r5, fp │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ mov r1, r6 │ │ │ │ │ str r0, [sp, #12] │ │ │ │ │ + lsl fp, fp, #3 │ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ mov r0, r1 │ │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ - ldr r2, [r4, #12] │ │ │ │ │ - add r3, r3, r5, lsl #3 │ │ │ │ │ - add r2, r2, r5, lsl #3 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + ldr r2, [r4, #12] │ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ │ - add r0, r0, fp, lsl #3 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ + add r2, r2, fp │ │ │ │ │ + add r0, r0, r5 │ │ │ │ │ str r0, [sp, #4] │ │ │ │ │ - ldr ip, [r4, #20] │ │ │ │ │ + add r3, r3, fp │ │ │ │ │ + ldr r0, [r4, #20] │ │ │ │ │ + add r5, r0, r5 │ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ │ - add ip, ip, fp, lsl #3 │ │ │ │ │ - str ip, [sp] │ │ │ │ │ + str r5, [sp] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ - beq 1d8 │ │ │ │ │ - ldr r2, [pc, #296] @ 604 │ │ │ │ │ - ldr r1, [pc, #296] @ 608 │ │ │ │ │ + beq 22c │ │ │ │ │ + ldr r2, [pc, #292] @ 670 │ │ │ │ │ + mov r0, #112 @ 0x70 │ │ │ │ │ + ldr r1, [pc, #288] @ 674 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #112 @ 0x70 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ add r1, r9, #8 │ │ │ │ │ + strd r8, [r0, #64] @ 0x40 │ │ │ │ │ + add r7, r4, #8 │ │ │ │ │ str sl, [r0, #76] @ 0x4c │ │ │ │ │ + ldr sl, [sp, #28] │ │ │ │ │ + str r5, [r0, #72] @ 0x48 │ │ │ │ │ + add r5, r5, #8 │ │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldr sl, [sp, #28] │ │ │ │ │ + mov r2, sl │ │ │ │ │ mul r3, r6, r3 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ str r3, [r0, #92] @ 0x5c │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mov r2, sl │ │ │ │ │ + str r6, [r0, #84] @ 0x54 │ │ │ │ │ mul r3, r6, r3 │ │ │ │ │ - strd r8, [r0, #64] @ 0x40 │ │ │ │ │ str r3, [r0, #96] @ 0x60 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ str r3, [r0, #100] @ 0x64 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ str r3, [r0, #104] @ 0x68 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ str r3, [r0, #88] @ 0x58 │ │ │ │ │ - str r5, [r0, #72] @ 0x48 │ │ │ │ │ - str r6, [r0, #84] @ 0x54 │ │ │ │ │ add r0, r8, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ - add r7, r4, #8 │ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ mov r1, r6 │ │ │ │ │ - add r5, r5, #8 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r5 │ │ │ │ │ mov r1, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #84 @ 0x54 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 250 │ │ │ │ │ mov r9, r8 │ │ │ │ │ - b 1d8 │ │ │ │ │ + b 22c │ │ │ │ │ ldmib r4, {r0, r1} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 5c8 │ │ │ │ │ + bne 634 │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - beq 5c8 │ │ │ │ │ + beq 634 │ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ │ ldr r1, [r3, #4] │ │ │ │ │ - ldr r2, [sl, r2, lsl #2] │ │ │ │ │ ldr r0, [r9, #4] │ │ │ │ │ + ldr r2, [sl, r2, lsl #2] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_nbuf │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ cmp r0, r3 │ │ │ │ │ - bne 1cc │ │ │ │ │ + bne 220 │ │ │ │ │ ldr r3, [r7, #164] @ 0xa4 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - beq 2c0 │ │ │ │ │ + beq 328 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 1cc │ │ │ │ │ + bne 220 │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_toobig │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 2c0 │ │ │ │ │ - b 1cc │ │ │ │ │ - .word 0x00000380 │ │ │ │ │ + beq 328 │ │ │ │ │ + b 220 │ │ │ │ │ + .word 0x00000378 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x00000310 │ │ │ │ │ + .word 0x0000030c │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0xfffffb8c │ │ │ │ │ - .word 0x00000120 │ │ │ │ │ + .word 0xfffffb2c │ │ │ │ │ + .word 0x00000118 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -0000060c : │ │ │ │ │ +00000678 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r0, [r4, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldr r0, [r4, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -0000063c : │ │ │ │ │ +000006bc : │ │ │ │ │ fftw_dft_buffered_register(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r5, [pc, #72] @ 690 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r0, #12 │ │ │ │ │ + ldr r5, [pc, #84] @ 724 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ add r5, pc, r5 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r3, [r0, #8] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + str r3, [r0, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mov r3, #1 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ str r3, [r0, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ - .word 0x00000040 │ │ │ │ │ + .word 0x00000048 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── conf.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1684 (bytes into file) │ │ │ │ │ + Start of section headers: 1696 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x694: │ │ │ │ │ +There are 13 section headers, starting at offset 0x6a0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000050 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00054c 000028 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000084 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000084 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000084 00013c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0001c0 000060 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000574 0000b0 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000220 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000220 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 00024c 000170 10 11 8 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 0003bc 00018f 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 000624 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00005c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000558 000028 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000090 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000090 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000090 00013c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0001cc 000060 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000580 0000b0 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 00022c 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00022c 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000258 000170 10 11 8 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0003c8 00018f 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000630 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 23 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000044 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000050 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 3: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 5: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 7: 00000000 96 OBJECT LOCAL DEFAULT 6 s │ │ │ │ │ - 8: 00000000 80 FUNC GLOBAL DEFAULT 1 fftw_dft_conf_standard │ │ │ │ │ + 8: 00000000 92 FUNC GLOBAL DEFAULT 1 fftw_dft_conf_standard │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solvtab_exec │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solvtab_dft_standard │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_indirect_register │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_indirect_transpose_register │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_rank_geq2_register │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_vrank_geq1_register │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x54c contains 5 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x558 contains 5 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000018 0000091c R_ARM_CALL 00000000 fftw_solvtab_exec │ │ │ │ │ -00000040 0000091d R_ARM_JUMP24 00000000 fftw_solvtab_exec │ │ │ │ │ -00000044 00000503 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000048 00000a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -0000004c 00000b1a R_ARM_GOT_BREL 00000000 fftw_solvtab_dft_standard │ │ │ │ │ +00000020 0000091c R_ARM_CALL 00000000 fftw_solvtab_exec │ │ │ │ │ +0000004c 0000091d R_ARM_JUMP24 00000000 fftw_solvtab_exec │ │ │ │ │ +00000050 00000503 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000054 00000a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000058 00000b1a R_ARM_GOT_BREL 00000000 fftw_solvtab_dft_standard │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x574 contains 22 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x580 contains 22 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00000c02 R_ARM_ABS32 00000000 fftw_dft_indirect_register │ │ │ │ │ 00000004 00000302 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000d02 R_ARM_ABS32 00000000 fftw_dft_indirect_transpose_register │ │ │ │ │ 0000000c 00000302 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000010 00000e02 R_ARM_ABS32 00000000 fftw_dft_rank_geq2_register │ │ │ │ │ 00000014 00000302 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,32 +1,35 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_dft_conf_standard(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ mov r1, r0 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldr r0, [pc, #48] @ 44 │ │ │ │ │ + ldr r0, [pc, #60] @ 50 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + ldr r5, [pc, #52] @ 54 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solvtab_exec │ │ │ │ │ - ldr r5, [pc, #36] @ 48 │ │ │ │ │ - ldr r3, [pc, #36] @ 4c │ │ │ │ │ + ldr r3, [pc, #44] @ 58 │ │ │ │ │ add r5, pc, r5 │ │ │ │ │ - ldr r3, [r5, r3] │ │ │ │ │ mov r1, r4 │ │ │ │ │ + ldr r3, [r5, r3] │ │ │ │ │ mov r0, r3 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solvtab_exec │ │ │ │ │ - .word 0x00000028 │ │ │ │ │ + .word 0x0000002c │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0x0000001c │ │ │ │ │ + .word 0x00000024 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_solvtab_dft_standard │ │ │ ├── lt2-ct.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3096 (bytes into file) │ │ │ │ │ + Start of section headers: 3272 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0xc18: │ │ │ │ │ +There are 15 section headers, starting at offset 0xcc8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0005ac 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000a78 0000f0 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0005e0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0005e0 000004 00 WA 0 0 4 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0005e0 000023 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000603 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000b68 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 000613 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000b88 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 00061f 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 00061f 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 00064c 0002b0 10 13 25 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 0008fc 000179 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 000b90 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00065c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000b28 0000f0 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000690 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000690 000004 00 WA 0 0 4 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000690 000023 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0006b3 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000c18 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 0006c3 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 000c38 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 0006cf 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0006cf 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 0006fc 0002b0 10 13 25 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 0009ac 000179 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 000c40 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,46 +1,46 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 43 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 64 FUNC LOCAL DEFAULT 1 apply_dit │ │ │ │ │ - 3: 00000040 72 FUNC LOCAL DEFAULT 1 apply_dif │ │ │ │ │ + 2: 00000000 84 FUNC LOCAL DEFAULT 1 apply_dit │ │ │ │ │ + 3: 00000054 100 FUNC LOCAL DEFAULT 1 apply_dif │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 6: 00000004 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 7: 00000008 0 NOTYPE LOCAL DEFAULT 5 .LC2 │ │ │ │ │ - 8: 00000088 116 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 9: 000000ec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 000000fc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 000000fc 28 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 12: 00000118 36 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 0000021c 836 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 14: 00000550 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 15: 00000560 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 16: 00000594 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 17: 00000598 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 000000b8 128 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 9: 00000128 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00000138 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 00000138 40 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 12: 00000160 56 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 0000028c 868 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 14: 000005e0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 15: 000005f0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 16: 00000638 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 17: 0000063c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 4 $d │ │ │ │ │ 19: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 20: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 21: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 22: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 23: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 24: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ - 27: 0000013c 224 FUNC GLOBAL DEFAULT 1 fftw_ct_applicable │ │ │ │ │ + 27: 00000198 244 FUNC GLOBAL DEFAULT 1 fftw_ct_applicable │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_choose_radix │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_tornk1 │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor_1d │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor_2d │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem_dft_d │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_d │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ - 37: 00000560 56 FUNC GLOBAL DEFAULT 1 fftw_mksolver_ct │ │ │ │ │ + 37: 000005f0 76 FUNC GLOBAL DEFAULT 1 fftw_mksolver_ct │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ - 39: 00000598 20 FUNC GLOBAL DEFAULT 1 fftw_mkplan_dftw │ │ │ │ │ + 39: 0000063c 32 FUNC GLOBAL DEFAULT 1 fftw_mkplan_dftw │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan │ │ │ │ │ 41: 00000000 4 OBJECT GLOBAL DEFAULT 4 fftw_mksolver_ct_hook │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,44 +1,44 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xa78 contains 30 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xb28 contains 30 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000f0 00000603 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ -000000f4 00000703 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ -000000f8 00000503 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000108 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000114 0000191d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000128 00001a1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -00000138 00001a1d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -000001b0 00001c1c R_ARM_CALL 00000000 fftw_choose_radix │ │ │ │ │ -00000254 00001b1c R_ARM_CALL 0000013c fftw_ct_applicable │ │ │ │ │ -00000270 00001c1c R_ARM_CALL 00000000 fftw_choose_radix │ │ │ │ │ -00000280 00001d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000298 00001e1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -00000318 00001f1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000344 0000201c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ -00000368 0000211c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000374 0000221c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000394 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -000003b4 0000241c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -00000454 00001f1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000478 0000201c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ -0000049c 0000211c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000004a8 0000221c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -000004c8 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -000004e4 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000004ec 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000554 00001303 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -0000055c 00001303 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000578 0000261c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000594 00001603 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -000005a0 0000281c R_ARM_CALL 00000000 fftw_mkplan │ │ │ │ │ +0000012c 00000603 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ +00000130 00000703 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ +00000134 00000503 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000148 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +0000015c 0000191d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000178 00001a1c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000194 00001a1d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +00000220 00001c1c R_ARM_CALL 00000000 fftw_choose_radix │ │ │ │ │ +000002d4 00001b1c R_ARM_CALL 00000198 fftw_ct_applicable │ │ │ │ │ +000002f0 00001c1c R_ARM_CALL 00000000 fftw_choose_radix │ │ │ │ │ +00000300 00001d1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000318 00001e1c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +00000398 00001f1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000003c4 0000201c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ +000003e8 0000211c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +000003f4 0000221c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000414 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000434 0000241c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +000004d0 00001f1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000004f4 0000201c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ +00000518 0000211c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000524 0000221c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000544 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000560 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000568 0000191c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000005e4 00001303 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000005ec 00001303 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000610 0000261c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +00000638 00001603 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000648 0000281c R_ARM_CALL 00000000 fftw_mkplan │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xb68 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xc18 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002a02 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 00000118 awake │ │ │ │ │ -00000008 00000802 R_ARM_ABS32 00000088 print │ │ │ │ │ -0000000c 00000b02 R_ARM_ABS32 000000fc destroy │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 00000160 awake │ │ │ │ │ +00000008 00000802 R_ARM_ABS32 000000b8 print │ │ │ │ │ +0000000c 00000b02 R_ARM_ABS32 00000138 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xb88 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xc38 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000d02 R_ARM_ABS32 0000021c mkplan │ │ │ │ │ +00000004 00000d02 R_ARM_ABS32 0000028c mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,424 +1,468 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply_dit(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ ldr r6, [sp, #32] │ │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ str r6, [sp] │ │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ │ - mov r5, r3 │ │ │ │ │ blx r7 │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ bx r3 │ │ │ │ │ │ │ │ │ │ -00000040 : │ │ │ │ │ +00000054 : │ │ │ │ │ apply_dif(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r3 │ │ │ │ │ - ldr r3, [r0, #56] @ 0x38 │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r6, r2 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + ldr r3, [r0, #56] @ 0x38 │ │ │ │ │ blx r3 │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - str r8, [sp, #24] │ │ │ │ │ - ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + str r8, [sp, #24] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ mov ip, lr │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -00000088 : │ │ │ │ │ +000000b8 : │ │ │ │ │ print(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ - ldr r2, [pc, #88] @ ec │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + ldr r2, [pc, #100] @ 128 │ │ │ │ │ mov r0, r1 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ - beq e0 │ │ │ │ │ - ldr r2, [pc, #56] @ f0 │ │ │ │ │ + beq 11c │ │ │ │ │ + ldr r2, [pc, #64] @ 12c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ │ str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #36] @ f4 │ │ │ │ │ + ldr r1, [pc, #44] @ 130 │ │ │ │ │ ldr r3, [r3, #72] @ 0x48 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - ldr r2, [pc, #16] @ f8 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #16] @ 134 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b b8 │ │ │ │ │ - .word 0xffffff58 │ │ │ │ │ - .word 0x00000034 │ │ │ │ │ + b ec │ │ │ │ │ + .word 0xffffff20 │ │ │ │ │ + .word 0x0000003c │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ - .word 0x0000001c │ │ │ │ │ + .word 0x00000024 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x0000000c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -000000fc : │ │ │ │ │ +00000138 : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000118 : │ │ │ │ │ +00000160 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -0000013c : │ │ │ │ │ +00000198 : │ │ │ │ │ fftw_ct_applicable(): │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r5, [r3] │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ + ldr r5, [r3] │ │ │ │ │ cmp r5, #1 │ │ │ │ │ - beq 164 │ │ │ │ │ + beq 1d4 │ │ │ │ │ mov r5, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r1, [r1, #8] │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - bgt 154 │ │ │ │ │ + bgt 1b8 │ │ │ │ │ ldr r1, [r0, #12] │ │ │ │ │ mov r6, r0 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - beq 1a4 │ │ │ │ │ + beq 214 │ │ │ │ │ ldr r0, [r4, #12] │ │ │ │ │ ldr r1, [r4, #20] │ │ │ │ │ cmp r0, r1 │ │ │ │ │ - beq 1a4 │ │ │ │ │ + beq 214 │ │ │ │ │ ldr r1, [r2, #164] @ 0xa4 │ │ │ │ │ tst r1, #4096 @ 0x1000 │ │ │ │ │ - bne 154 │ │ │ │ │ + bne 1b8 │ │ │ │ │ ldr r1, [r3, #4] │ │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_choose_radix │ │ │ │ │ cmp r0, #1 │ │ │ │ │ - ble 154 │ │ │ │ │ + ble 1b8 │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ cmp r0, r3 │ │ │ │ │ - bge 154 │ │ │ │ │ + bge 1b8 │ │ │ │ │ ldr r3, [r6, #12] │ │ │ │ │ cmp r3, #2 │ │ │ │ │ - beq 158 │ │ │ │ │ + beq 1bc │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 158 │ │ │ │ │ + beq 1bc │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ ldr r3, [r2, #164] @ 0xa4 │ │ │ │ │ tst r3, #16 │ │ │ │ │ - beq 158 │ │ │ │ │ + beq 1bc │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 154 │ │ │ │ │ + beq 1b8 │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ blx r3 │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ movne r5, #1 │ │ │ │ │ - b 158 │ │ │ │ │ + b 1bc │ │ │ │ │ │ │ │ │ │ -0000021c : │ │ │ │ │ +0000028c : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r2, #164] @ 0xa4 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - tst r3, #512 @ 0x200 │ │ │ │ │ - sub sp, sp, #60 @ 0x3c │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r4, r1 │ │ │ │ │ mov r5, r2 │ │ │ │ │ - beq 248 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + tst r3, #512 @ 0x200 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #60 @ 0x3c │ │ │ │ │ + beq 2c8 │ │ │ │ │ ldr r3, [r2, #160] @ 0xa0 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bgt 4f0 │ │ │ │ │ + bgt 56c │ │ │ │ │ mov r2, r5 │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - bl 13c │ │ │ │ │ + bl 198 │ │ │ │ │ R_ARM_CALL fftw_ct_applicable │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 4f0 │ │ │ │ │ + beq 56c │ │ │ │ │ ldr r9, [r4, #4] │ │ │ │ │ ldr r0, [r6, #8] │ │ │ │ │ ldr r8, [r9, #4] │ │ │ │ │ mov r1, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_choose_radix │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ ldr r3, [r6, #12] │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bne 3cc │ │ │ │ │ + bne 448 │ │ │ │ │ ldr r2, [r9, #12] │ │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ │ - mul r3, r8, r2 │ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + mul r3, r8, r2 │ │ │ │ │ str r0, [sp, #32] │ │ │ │ │ ldr r0, [r4, #20] │ │ │ │ │ - str r0, [sp, #28] │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ + str r8, [sp] │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ - mov r0, #0 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ │ - str r0, [sp, #20] │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ + mov r2, r3 │ │ │ │ │ + str r0, [sp, #28] │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + str r0, [sp, #20] │ │ │ │ │ mov r0, r6 │ │ │ │ │ str r8, [sp, #24] │ │ │ │ │ - str r8, [sp] │ │ │ │ │ - mov r2, r3 │ │ │ │ │ ldr sl, [r6, #16] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ blx sl │ │ │ │ │ subs r6, r0, #0 │ │ │ │ │ - beq 4dc │ │ │ │ │ + beq 558 │ │ │ │ │ ldr r1, [r9, #8] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ ldr r2, [r9, #12] │ │ │ │ │ mul r1, r7, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - ldr r2, [r9, #12] │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ ldr r1, [r9, #8] │ │ │ │ │ + ldr r2, [r9, #12] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ mul r2, r8, r2 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_2d │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ - beq 4e0 │ │ │ │ │ - ldr r2, [pc, #456] @ 550 │ │ │ │ │ - ldr r1, [pc, #456] @ 554 │ │ │ │ │ + beq 55c │ │ │ │ │ + ldr r2, [pc, #472] @ 5e0 │ │ │ │ │ + mov r0, #80 @ 0x50 │ │ │ │ │ + ldr r1, [pc, #468] @ 5e4 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #80 @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ mov r4, r0 │ │ │ │ │ add r0, r5, #8 │ │ │ │ │ add r2, r4, #8 │ │ │ │ │ - add r1, r6, #8 │ │ │ │ │ str r5, [r4, #64] @ 0x40 │ │ │ │ │ + add r1, r6, #8 │ │ │ │ │ str r6, [r4, #68] @ 0x44 │ │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ ldr r3, [r6, #52] @ 0x34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ │ - add sp, sp, #60 @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 570 │ │ │ │ │ bics r2, r3, #2 │ │ │ │ │ - bne 544 │ │ │ │ │ + bne 5d4 │ │ │ │ │ ldr r1, [r9, #8] │ │ │ │ │ cmp r3, #2 │ │ │ │ │ - mul r2, r1, r8 │ │ │ │ │ ldr ip, [sp, #44] @ 0x2c │ │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ │ - beq 4d4 │ │ │ │ │ + mul r2, r1, r8 │ │ │ │ │ + beq 550 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r2 │ │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ │ ldr lr, [r4, #16] │ │ │ │ │ + str r8, [sp] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ mov r3, #0 │ │ │ │ │ stmib sp, {r1, ip} │ │ │ │ │ + mov r1, r7 │ │ │ │ │ str r0, [sp, #12] │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ - str r8, [sp, #24] │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ str sl, [sp, #16] │ │ │ │ │ - str r8, [sp] │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ + str r8, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ ldr r3, [r6, #16] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov ip, r3 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r3, fp │ │ │ │ │ blx ip │ │ │ │ │ subs r6, r0, #0 │ │ │ │ │ - beq 4dc │ │ │ │ │ - ldr r2, [r9, #12] │ │ │ │ │ + beq 558 │ │ │ │ │ ldr r1, [r9, #8] │ │ │ │ │ - mul r2, r7, r2 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r2, [r9, #12] │ │ │ │ │ + mul r2, r7, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r2, [r9, #12] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + ldr r2, [r9, #12] │ │ │ │ │ str sl, [sp] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_2d │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ - beq 4e0 │ │ │ │ │ - ldr r2, [pc, #156] @ 558 │ │ │ │ │ - ldr r1, [pc, #156] @ 55c │ │ │ │ │ + beq 55c │ │ │ │ │ + ldr r2, [pc, #176] @ 5e8 │ │ │ │ │ + mov r0, #80 @ 0x50 │ │ │ │ │ + ldr r1, [pc, #172] @ 5ec │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #80 @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ mov r4, r0 │ │ │ │ │ - b 39c │ │ │ │ │ + b 41c │ │ │ │ │ cmp r7, ip │ │ │ │ │ - beq 4fc │ │ │ │ │ + beq 58c │ │ │ │ │ mov r6, #0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mul r3, r7, r0 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - bne 4dc │ │ │ │ │ + bne 558 │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ ldr lr, [r4, #20] │ │ │ │ │ cmp r3, lr │ │ │ │ │ - bne 4dc │ │ │ │ │ + bne 558 │ │ │ │ │ ldr lr, [r9, #12] │ │ │ │ │ mul sl, r7, lr │ │ │ │ │ cmp lr, r0 │ │ │ │ │ cmpeq sl, r1 │ │ │ │ │ - bne 4dc │ │ │ │ │ + bne 558 │ │ │ │ │ ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ cmp lr, r2 │ │ │ │ │ - bne 4dc │ │ │ │ │ + bne 558 │ │ │ │ │ mov sl, r2 │ │ │ │ │ mov fp, r0 │ │ │ │ │ - b 3f8 │ │ │ │ │ + b 474 │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [r3, #64] @ 0x40 │ │ │ │ │ udf #0 │ │ │ │ │ - .word 0xfffffc70 │ │ │ │ │ - .word 0x000001c0 │ │ │ │ │ + .word 0xfffffbec │ │ │ │ │ + .word 0x000001cc │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffb7c │ │ │ │ │ - .word 0x00000094 │ │ │ │ │ + .word 0xfffffb10 │ │ │ │ │ + .word 0x000000a4 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -00000560 : │ │ │ │ │ +000005f0 : │ │ │ │ │ fftw_mksolver_ct(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - ldr r1, [pc, #36] @ 594 │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r3 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ mov r5, r2 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ 638 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ str r6, [r0, #8] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r5, [r0, #12] │ │ │ │ │ str r4, [r0, #16] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ str r3, [r0, #20] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0x0000001c │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000024 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -00000598 : │ │ │ │ │ +0000063c : │ │ │ │ │ fftw_mkplan_dftw(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r2 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan │ │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── dftw-direct.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4280 (bytes into file) │ │ │ │ │ + Start of section headers: 4512 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x10b8: │ │ │ │ │ +There are 13 section headers, starting at offset 0x11a0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000aa8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000f40 0000e8 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000adc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000adc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000adc 00003f 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro.local PROGBITS 00000000 000b1b 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro.local REL 00000000 001028 000018 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000b2b 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000b2b 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000b58 000260 10 11 20 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000db8 000186 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 001040 000076 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000b90 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001028 0000e8 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000bc4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000bc4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000bc4 00003f 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro.local PROGBITS 00000000 000c03 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro.local REL 00000000 001110 000018 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000c13 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000c13 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000c40 000260 10 11 20 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000ea0 000186 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001128 000076 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 38 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 128 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 3: 00000080 216 FUNC LOCAL DEFAULT 1 apply_extra_iter │ │ │ │ │ - 4: 00000158 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 2: 00000000 156 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 3: 0000009c 256 FUNC LOCAL DEFAULT 1 apply_extra_iter │ │ │ │ │ + 4: 0000019c 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 7: 00000024 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ - 8: 0000015c 176 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 9: 00000204 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 0000020c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 0000020c 72 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 12: 00000254 1116 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ - 13: 0000069c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 14: 000006b0 700 FUNC LOCAL DEFAULT 1 apply_buf │ │ │ │ │ - 15: 000006b0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 16: 00000a98 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000001a0 200 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 9: 00000260 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00000268 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 00000268 72 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 12: 000002b0 1148 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ + 13: 00000718 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 14: 0000072c 752 FUNC LOCAL DEFAULT 1 apply_buf │ │ │ │ │ + 15: 0000072c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 16: 00000b80 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro.local │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 19: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_length │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_awake │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ct_uglyp │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dftw │ │ │ │ │ @@ -30,12 +30,12 @@ │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_madd2 │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_pair_ci │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_pair_co │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 33: 0000096c 316 FUNC GLOBAL DEFAULT 1 fftw_regsolver_ct_directw │ │ │ │ │ + 33: 00000a1c 372 FUNC GLOBAL DEFAULT 1 fftw_regsolver_ct_directw │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct_hook │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,38 +1,38 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xf40 contains 29 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1028 contains 29 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000190 0000141c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ -000001d0 0000141c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ -00000204 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000208 00000703 R_ARM_REL32 00000024 .LC1 │ │ │ │ │ -00000248 0000151c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ -00000524 0000161c R_ARM_CALL 00000000 fftw_ct_uglyp │ │ │ │ │ -00000570 0000171c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ -000005dc 0000181c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -000005ec 0000191c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -00000600 00001a1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -00000620 00001b1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000630 00001c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000684 0000171c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ -000006a0 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -000006a8 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -000007b4 00001d1c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ -00000814 00001e1c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ -00000880 00001d1c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ -000008e0 00001e1c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ -00000934 00001f1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -0000094c 0000201c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -000009a4 0000221c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -000009c4 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000a08 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000a2c 0000221c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -00000a48 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000a8c 0000231d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -00000a9c 00002419 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000aa0 0000251a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ +000001e4 0000141c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ +00000230 0000141c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ +00000260 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000264 00000703 R_ARM_REL32 00000024 .LC1 │ │ │ │ │ +000002a4 0000151c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ +000005a4 0000161c R_ARM_CALL 00000000 fftw_ct_uglyp │ │ │ │ │ +000005f0 0000171c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ +00000660 0000181c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +00000670 0000191c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000680 00001a1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +000006a0 00001b1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000006b0 00001c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000700 0000171c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ +0000071c 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000724 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +0000083c 00001d1c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ +000008a0 00001e1c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ +0000090c 00001d1c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ +0000096c 00001e1c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ +000009e8 00001f1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +000009fc 0000201c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000a68 0000221c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +00000a84 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000ac8 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000af0 0000221c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +00000b08 0000231c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000b60 0000231d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000b84 00002419 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000b88 0000251a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x1028 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x1110 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000b02 R_ARM_ABS32 0000020c awake │ │ │ │ │ -00000008 00000802 R_ARM_ABS32 0000015c print │ │ │ │ │ -0000000c 00000402 R_ARM_ABS32 00000158 destroy │ │ │ │ │ +00000004 00000b02 R_ARM_ABS32 00000268 awake │ │ │ │ │ +00000008 00000802 R_ARM_ABS32 000001a0 print │ │ │ │ │ +0000000c 00000402 R_ARM_ABS32 0000019c destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -4,736 +4,794 @@ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply(): │ │ │ │ │ ldr r3, [r0, #84] @ 0x54 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ bxle lr │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r0 │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ mov r7, #0 │ │ │ │ │ - ldr r3, [r4, #92] @ 0x5c │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ │ mul r0, r1, r3 │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ + lsl r0, r0, #3 │ │ │ │ │ ldr r1, [r4, #96] @ 0x60 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - add r1, r6, r0, lsl #3 │ │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ - add r0, r5, r0, lsl #3 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + add r1, r6, r0 │ │ │ │ │ + add r0, r5, r0 │ │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ - add r7, r7, #1 │ │ │ │ │ - add r5, r5, r3, lsl #3 │ │ │ │ │ - add r6, r6, r3, lsl #3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r5, r5, r3 │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ │ cmp r3, r7 │ │ │ │ │ - bgt 24 │ │ │ │ │ + bgt 2c │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000080 : │ │ │ │ │ +0000009c : │ │ │ │ │ apply_extra_iter(): │ │ │ │ │ ldr ip, [r0, #84] @ 0x54 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldr r3, [r0, #92] @ 0x5c │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ cmp ip, #0 │ │ │ │ │ ldr r9, [r0, #88] @ 0x58 │ │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ ldr sl, [r0, #96] @ 0x60 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ │ - ble 150 │ │ │ │ │ + ble 180 │ │ │ │ │ sub fp, sl, #1 │ │ │ │ │ - mul r7, r0, fp │ │ │ │ │ mul r8, r0, r3 │ │ │ │ │ - add r6, r1, r7, lsl #3 │ │ │ │ │ - sub r8, r8, r7 │ │ │ │ │ - add r5, r2, r7, lsl #3 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ add sl, sl, #1 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r7, #0 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ str ip, [sp, #20] │ │ │ │ │ + mul r7, r0, fp │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ str r0, [sp, #28] │ │ │ │ │ + lsl r5, r7, #3 │ │ │ │ │ + sub r8, r8, r7 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + add r6, r1, r5 │ │ │ │ │ + add r5, r2, r5 │ │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ │ add r1, r5, r8 │ │ │ │ │ + add r0, r6, r8 │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ + str fp, [sp, #4] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - add r0, r6, r8 │ │ │ │ │ - str fp, [sp, #4] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + add r5, r5, r9 │ │ │ │ │ + add r6, r6, r9 │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ str fp, [sp] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ + str sl, [sp, #4] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ - add r7, r7, #1 │ │ │ │ │ cmp r3, r7 │ │ │ │ │ - add r6, r6, r9 │ │ │ │ │ - add r5, r5, r9 │ │ │ │ │ - bne dc │ │ │ │ │ + bne 10c │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000158 : │ │ │ │ │ +0000019c : │ │ │ │ │ destroy(): │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -0000015c : │ │ │ │ │ +000001a0 : │ │ │ │ │ print(): │ │ │ │ │ ldr r3, [r0, #112] @ 0x70 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + ldr r6, [r0, #68] @ 0x44 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldr r7, [r3, #24] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + sub sp, sp, #20 │ │ │ │ │ ldr r3, [r3, #28] │ │ │ │ │ ldr r8, [r1] │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r6, [r0, #68] @ 0x44 │ │ │ │ │ ldr r1, [r7, #8] │ │ │ │ │ - sub sp, sp, #20 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - beq 1cc │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + beq 22c │ │ │ │ │ mov r0, r6 │ │ │ │ │ + add r9, r6, #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_length │ │ │ │ │ ldr r3, [r7, #4] │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - add r9, r6, #3 │ │ │ │ │ - ldr r3, [r4, #84] @ 0x54 │ │ │ │ │ - ldr r1, [pc, #88] @ 204 │ │ │ │ │ bic r2, r9, #3 │ │ │ │ │ add r2, r2, #2 │ │ │ │ │ + ldr r1, [pc, #100] @ 260 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ stm sp, {r0, r3} │ │ │ │ │ mov r3, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ blx r8 │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_length │ │ │ │ │ ldr r2, [r7, #4] │ │ │ │ │ - ldr r1, [pc, #40] @ 208 │ │ │ │ │ + mov r3, r0 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + ldr r1, [pc, #28] @ 264 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [r4, #84] @ 0x54 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r8 │ │ │ │ │ - add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ - .word 0x0000004c │ │ │ │ │ + b 214 │ │ │ │ │ + .word 0x00000058 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x00000018 │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -0000020c : │ │ │ │ │ +00000268 : │ │ │ │ │ awake(): │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r2, [ip, #112] @ 0x70 │ │ │ │ │ - push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ mov r0, r1 │ │ │ │ │ + push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ + ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r2, [ip, #112] @ 0x70 │ │ │ │ │ ldr lr, [ip, #76] @ 0x4c │ │ │ │ │ ldr r1, [ip, #100] @ 0x64 │ │ │ │ │ - ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ ldr r2, [r2, #24] │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ add r1, lr, r1 │ │ │ │ │ ldr r2, [r2, #8] │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - add r1, ip, #108 @ 0x6c │ │ │ │ │ mul r3, lr, r3 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + add r1, ip, #108 @ 0x6c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_awake │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000254 : │ │ │ │ │ +000002b0 : │ │ │ │ │ mkcldw(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r5, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + mov r7, r2 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ ldr r9, [r0, #28] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ │ ldr r8, [r0, #24] │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ + ldr sl, [sp, #80] @ 0x50 │ │ │ │ │ cmp r9, #0 │ │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ │ add fp, r2, r1 │ │ │ │ │ - ldr sl, [sp, #80] @ 0x50 │ │ │ │ │ ldr r2, [r8] │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - beq 2a0 │ │ │ │ │ + beq 320 │ │ │ │ │ cmp r6, r2 │ │ │ │ │ - beq 430 │ │ │ │ │ + beq 4b0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ cmp r6, r2 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 300 │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ │ cmp r7, r3 │ │ │ │ │ cmpeq r2, r1 │ │ │ │ │ - bne 294 │ │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ + bne 300 │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + str fp, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - str fp, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ ldr r4, [r3] │ │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ blx r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 648 │ │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ + bne 6c4 │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ cmp r3, #0 │ │ │ │ │ cmpeq fp, r2 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 300 │ │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ sub r4, r3, #1 │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ + str r9, [sp, #8] │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - str r4, [sp, #12] │ │ │ │ │ - str r9, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ ldr r9, [r3] │ │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ blx r9 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 294 │ │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ + beq 300 │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + str r4, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ │ - str r4, [sp, #8] │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ ldr r9, [r3] │ │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ blx r9 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ movne r9, #1 │ │ │ │ │ - beq 294 │ │ │ │ │ + beq 300 │ │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ │ + ldr r0, [sp, #100] @ 0x64 │ │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ + lsl r1, r3, #3 │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ │ str r2, [sp] │ │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r0, [sp, #84] @ 0x54 │ │ │ │ │ - add r2, r2, r1, lsl #3 │ │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ │ - str r4, [sp, #12] │ │ │ │ │ - add r1, r1, r0, lsl #3 │ │ │ │ │ ldr r4, [r3] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + add r2, r2, r1 │ │ │ │ │ + add r1, r0, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ blx r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 294 │ │ │ │ │ - b 4f0 │ │ │ │ │ + beq 300 │ │ │ │ │ + b 570 │ │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ │ cmp r7, r3 │ │ │ │ │ cmpeq r2, r1 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 300 │ │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ │ add r2, r6, #3 │ │ │ │ │ - ldr r0, [r8, #12] │ │ │ │ │ + mov r9, #0 │ │ │ │ │ bic r2, r2, #3 │ │ │ │ │ - str r1, [sp, #20] │ │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ │ + mov r4, #2 │ │ │ │ │ + ldr r0, [r8, #12] │ │ │ │ │ add r2, r2, #2 │ │ │ │ │ lsl r3, r2, #1 │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + str r4, [sp, #16] │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #92] @ 0x5c │ │ │ │ │ add r2, r1, r2 │ │ │ │ │ - mov r9, #0 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ - mov r4, #2 │ │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str r4, [sp, #16] │ │ │ │ │ - str r9, [sp] │ │ │ │ │ mov r2, #8 │ │ │ │ │ ldr ip, [r0] │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ blx ip │ │ │ │ │ cmp r0, r9 │ │ │ │ │ - beq 294 │ │ │ │ │ + beq 300 │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ ldr r2, [r8, #12] │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + str fp, [sp, #12] │ │ │ │ │ + str r4, [sp, #16] │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - str r4, [sp, #16] │ │ │ │ │ - str fp, [sp, #12] │ │ │ │ │ - str r9, [sp] │ │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ │ ldr r4, [r2] │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r2, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ blx r4 │ │ │ │ │ cmp r0, r9 │ │ │ │ │ - beq 294 │ │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ + beq 300 │ │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ mul r4, r6, r4 │ │ │ │ │ + ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - beq 530 │ │ │ │ │ + beq 5b0 │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + mov r1, sl │ │ │ │ │ cmp r3, #0 │ │ │ │ │ + mov r3, r6 │ │ │ │ │ moveq r0, #16 │ │ │ │ │ movne r0, #512 @ 0x200 │ │ │ │ │ - mov r3, r6 │ │ │ │ │ - mov r1, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ct_uglyp │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 300 │ │ │ │ │ cmp r4, #262144 @ 0x40000 │ │ │ │ │ - ble 548 │ │ │ │ │ + ble 5c8 │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ tst r3, #2048 @ 0x800 │ │ │ │ │ - bne 294 │ │ │ │ │ + bne 300 │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 670 │ │ │ │ │ + bne 6ec │ │ │ │ │ cmp r9, #0 │ │ │ │ │ - beq 690 │ │ │ │ │ - ldr r2, [pc, #312] @ 69c │ │ │ │ │ + beq 70c │ │ │ │ │ + ldr r2, [pc, #308] @ 718 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - ldr r1, [pc, #308] @ 6a0 │ │ │ │ │ + ldr r1, [pc, #304] @ 71c │ │ │ │ │ mov r0, #120 @ 0x78 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dftw │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r3, [r5, #32] │ │ │ │ │ + str r7, [r4, #72] @ 0x48 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + str fp, [r4, #96] @ 0x60 │ │ │ │ │ + add fp, r4, #8 │ │ │ │ │ + mov r0, fp │ │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + str r6, [r4, #68] @ 0x44 │ │ │ │ │ + str sl, [r4, #84] @ 0x54 │ │ │ │ │ + str r9, [r4, #100] @ 0x64 │ │ │ │ │ + add r9, r8, #16 │ │ │ │ │ + str r5, [r4, #112] @ 0x70 │ │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ + str r7, [r4, #108] @ 0x6c │ │ │ │ │ str r3, [r4, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ │ add r3, r6, #3 │ │ │ │ │ bic r3, r3, #3 │ │ │ │ │ add r3, r3, #2 │ │ │ │ │ lsl r3, r3, #1 │ │ │ │ │ - str r7, [r4, #72] @ 0x48 │ │ │ │ │ - str fp, [r4, #96] @ 0x60 │ │ │ │ │ - mov r7, #0 │ │ │ │ │ - add fp, r4, #8 │ │ │ │ │ - mov r0, fp │ │ │ │ │ str r3, [r4, #104] @ 0x68 │ │ │ │ │ - str r9, [r4, #100] @ 0x64 │ │ │ │ │ - str r7, [r4, #108] @ 0x6c │ │ │ │ │ - str r6, [r4, #68] @ 0x44 │ │ │ │ │ - str sl, [r4, #84] @ 0x54 │ │ │ │ │ - str r5, [r4, #112] @ 0x70 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ │ ldr r1, [r3, #4] │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ - add r9, r8, #16 │ │ │ │ │ + mul r0, sl, r0 │ │ │ │ │ mov r2, fp │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mul r0, sl, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ cmp r3, r7 │ │ │ │ │ - beq 650 │ │ │ │ │ + beq 6cc │ │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ │ mul r0, r6, r0 │ │ │ │ │ mul r0, sl, r0 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r4, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ str r7, [r4, #52] @ 0x34 │ │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 304 │ │ │ │ │ mov r4, fp │ │ │ │ │ - b 3cc │ │ │ │ │ - sub r7, r6, #5 │ │ │ │ │ + b 44c │ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + sub r7, r6, #5 │ │ │ │ │ cmp r7, #58 @ 0x3a │ │ │ │ │ movhi r7, #0 │ │ │ │ │ movls r7, #1 │ │ │ │ │ cmp r6, r3 │ │ │ │ │ movgt r7, #0 │ │ │ │ │ - b 638 │ │ │ │ │ - ldr r2, [pc, #44] @ 6a4 │ │ │ │ │ - ldr r1, [pc, #44] @ 6a8 │ │ │ │ │ + b 6b8 │ │ │ │ │ + ldr r2, [pc, #44] @ 720 │ │ │ │ │ + mov r0, #120 @ 0x78 │ │ │ │ │ + ldr r1, [pc, #40] @ 724 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #120 @ 0x78 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dftw │ │ │ │ │ mov r4, r0 │ │ │ │ │ - b 578 │ │ │ │ │ - ldr r2, [pc, #20] @ 6ac │ │ │ │ │ + b 5f8 │ │ │ │ │ + ldr r2, [pc, #20] @ 728 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b 564 │ │ │ │ │ - .word 0xfffffb18 │ │ │ │ │ - .word 0x0000012c │ │ │ │ │ + b 5e4 │ │ │ │ │ + .word 0xfffffab4 │ │ │ │ │ + .word 0x00000128 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ - .word 0x00000030 │ │ │ │ │ - .word 0x00000024 │ │ │ │ │ + .word 0x0000002c │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ - .word 0xfffff964 │ │ │ │ │ + .word 0xfffff8e8 │ │ │ │ │ │ │ │ │ │ -000006b0 : │ │ │ │ │ +0000072c : │ │ │ │ │ apply_buf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ add fp, sp, #32 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ │ str r2, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ ldr r2, [r0, #68] @ 0x44 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + str r1, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + ldr r1, [r0, #84] @ 0x54 │ │ │ │ │ add r3, r2, #3 │ │ │ │ │ bic r3, r3, #3 │ │ │ │ │ add sl, r3, #2 │ │ │ │ │ - mul r6, sl, r2 │ │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ │ - lsl r5, r6, #4 │ │ │ │ │ - str r1, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - cmp r5, #65536 @ 0x10000 │ │ │ │ │ - ldr r1, [r0, #84] @ 0x54 │ │ │ │ │ + mul r6, sl, r2 │ │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ + lsl r4, r6, #4 │ │ │ │ │ + cmp r4, #65536 @ 0x10000 │ │ │ │ │ str r0, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ - bcs 940 │ │ │ │ │ - sub sp, sp, r5 │ │ │ │ │ - add r0, sp, #24 │ │ │ │ │ + bcs 9f0 │ │ │ │ │ + sub sp, sp, r4 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ + add r0, sp, #24 │ │ │ │ │ str r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - ble 928 │ │ │ │ │ + ble 9bc │ │ │ │ │ add r0, r3, sl │ │ │ │ │ + mov r7, #2 │ │ │ │ │ + str r4, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ + mov r6, sl │ │ │ │ │ + mov r5, r8 │ │ │ │ │ + str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + str r1, [fp, #-84] @ 0xffffffac │ │ │ │ │ str r0, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r7, #2 │ │ │ │ │ add r0, r0, #8 │ │ │ │ │ str r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - mov r6, sl │ │ │ │ │ mov r0, #0 │ │ │ │ │ - mov r4, r8 │ │ │ │ │ str r0, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ - str r1, [fp, #-84] @ 0xffffffac │ │ │ │ │ - str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ - str r5, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ - ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ ldr r1, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - ldrle r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ - strle r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - ble 82c │ │ │ │ │ - mov r8, r1 │ │ │ │ │ - ldr r9, [r4, #80] @ 0x50 │ │ │ │ │ + movgt r8, r1 │ │ │ │ │ + ble 9d8 │ │ │ │ │ sub sl, r8, r6 │ │ │ │ │ - mul r5, sl, r9 │ │ │ │ │ ldr ip, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ - ldr r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - ldr r3, [r4, #104] @ 0x68 │ │ │ │ │ - ldr r1, [r4, #72] @ 0x48 │ │ │ │ │ str r8, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - add r0, r0, r5, lsl #3 │ │ │ │ │ - str r7, [sp, #20] │ │ │ │ │ - str r9, [sp, #16] │ │ │ │ │ + ldr r9, [r5, #80] @ 0x50 │ │ │ │ │ + ldr r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + ldr r1, [r5, #72] @ 0x48 │ │ │ │ │ + mul r4, sl, r9 │ │ │ │ │ + ldr r3, [r5, #104] @ 0x68 │ │ │ │ │ str r6, [sp, #12] │ │ │ │ │ - add r5, ip, r5, lsl #3 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ + str r7, [sp, #20] │ │ │ │ │ + add r0, r0, r4 │ │ │ │ │ + add r4, ip, r4 │ │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ str r1, [fp, #-52] @ 0xffffffcc │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ str r2, [sp] │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + mov r1, r4 │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ str r0, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ + ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_ci │ │ │ │ │ - ldr r3, [r4, #108] @ 0x6c │ │ │ │ │ + ldr r3, [r5, #108] @ 0x6c │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ + str sl, [sp] │ │ │ │ │ str r8, [sp, #4] │ │ │ │ │ + add r8, r8, r6 │ │ │ │ │ str r7, [sp, #8] │ │ │ │ │ - str sl, [sp] │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - ldr r3, [r4, #104] @ 0x68 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - ldr sl, [r4, #64] @ 0x40 │ │ │ │ │ + ldr sl, [r5, #64] @ 0x40 │ │ │ │ │ + ldr r3, [r5, #104] @ 0x68 │ │ │ │ │ blx sl │ │ │ │ │ - str r9, [sp, #20] │ │ │ │ │ - str r7, [sp, #16] │ │ │ │ │ str r6, [sp, #12] │ │ │ │ │ + str r7, [sp, #16] │ │ │ │ │ + str r9, [sp, #20] │ │ │ │ │ ldr ip, [fp, #-52] @ 0xffffffcc │ │ │ │ │ str ip, [sp, #8] │ │ │ │ │ ldr r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r3, [r5, #68] @ 0x44 │ │ │ │ │ str r3, [sp] │ │ │ │ │ + mov r3, r4 │ │ │ │ │ ldr r2, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_co │ │ │ │ │ ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ - add r8, r8, r6 │ │ │ │ │ + ldr r2, [r5, #68] @ 0x44 │ │ │ │ │ cmp r3, r8 │ │ │ │ │ - ldr r2, [r4, #68] @ 0x44 │ │ │ │ │ - bgt 75c │ │ │ │ │ + bgt 7e0 │ │ │ │ │ + ldr ip, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ ldr r1, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - ldr r9, [r4, #80] @ 0x50 │ │ │ │ │ + ldr r9, [r5, #80] @ 0x50 │ │ │ │ │ + ldr r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ mov r3, r1 │ │ │ │ │ + ldr r8, [r5, #72] @ 0x48 │ │ │ │ │ mul r3, r9, r3 │ │ │ │ │ - ldr r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - ldr ip, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ - add r0, r0, r3, lsl #3 │ │ │ │ │ - add ip, ip, r3, lsl #3 │ │ │ │ │ + ldr sl, [r5, #104] @ 0x68 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add ip, ip, r3 │ │ │ │ │ + add r0, r0, r3 │ │ │ │ │ ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ - ldr sl, [r4, #104] @ 0x68 │ │ │ │ │ - ldr r8, [r4, #72] @ 0x48 │ │ │ │ │ - sub r5, r3, r1 │ │ │ │ │ - str r7, [sp, #20] │ │ │ │ │ - str r9, [sp, #16] │ │ │ │ │ - str r5, [sp, #12] │ │ │ │ │ stm sp, {r2, r8, sl} │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ + sub r4, r3, r1 │ │ │ │ │ + str r7, [sp, #20] │ │ │ │ │ mov r1, ip │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ str ip, [fp, #-52] @ 0xffffffcc │ │ │ │ │ + ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ str r0, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_ci │ │ │ │ │ - ldr r3, [r4, #108] @ 0x6c │ │ │ │ │ + ldr r3, [r5, #108] @ 0x6c │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ str r7, [sp, #8] │ │ │ │ │ ldr lr, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ str lr, [sp, #4] │ │ │ │ │ ldr r1, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ str r1, [sp] │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - ldr ip, [r4, #64] @ 0x40 │ │ │ │ │ - ldr r3, [r4, #104] @ 0x68 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ + ldr ip, [r5, #64] @ 0x40 │ │ │ │ │ + ldr r3, [r5, #104] @ 0x68 │ │ │ │ │ blx ip │ │ │ │ │ - str r9, [sp, #20] │ │ │ │ │ - str r7, [sp, #16] │ │ │ │ │ - str r5, [sp, #12] │ │ │ │ │ - str r8, [sp, #8] │ │ │ │ │ str sl, [sp, #4] │ │ │ │ │ - ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ + str r8, [sp, #8] │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ + str r7, [sp, #16] │ │ │ │ │ + str r9, [sp, #20] │ │ │ │ │ + ldr r3, [r5, #68] @ 0x44 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [fp, #-52] @ 0xffffffcc │ │ │ │ │ ldr r2, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_co │ │ │ │ │ ldr r3, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ + ldr ip, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ ldr r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ add r2, r3, #1 │ │ │ │ │ - ldr ip, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ - ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ + ldr r3, [r5, #88] @ 0x58 │ │ │ │ │ str r2, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ - add r1, r0, r3, lsl #3 │ │ │ │ │ - add r3, ip, r3, lsl #3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r1, r0, r3 │ │ │ │ │ + add r3, ip, r3 │ │ │ │ │ str r3, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ ldr r3, [fp, #-84] @ 0xffffffac │ │ │ │ │ str r1, [fp, #-68] @ 0xffffffbc │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - ldrgt r2, [r4, #68] @ 0x44 │ │ │ │ │ - bgt 740 │ │ │ │ │ - ldr r5, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ - cmp r5, #65536 @ 0x10000 │ │ │ │ │ - bcs 930 │ │ │ │ │ + ble 9b0 │ │ │ │ │ + ldr r2, [r5, #68] @ 0x44 │ │ │ │ │ + b 7cc │ │ │ │ │ + ldr r4, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ + cmp r4, #65536 @ 0x10000 │ │ │ │ │ + bcs 9e4 │ │ │ │ │ sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + str r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ + b 8b4 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + b 9bc │ │ │ │ │ + mov r0, r4 │ │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ + str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ str r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - ble 930 │ │ │ │ │ - ldr r2, [r8, #68] @ 0x44 │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + ble 9e4 │ │ │ │ │ ldr r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ - b 70c │ │ │ │ │ + ldr r2, [r8, #68] @ 0x44 │ │ │ │ │ + b 798 │ │ │ │ │ │ │ │ │ │ -0000096c : │ │ │ │ │ +00000a1c : │ │ │ │ │ fftw_regsolver_ct_directw(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr sl, [pc, #288] @ a98 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r4, r2 │ │ │ │ │ - mov r9, #0 │ │ │ │ │ - mov r7, r3 │ │ │ │ │ - add sl, pc, sl │ │ │ │ │ - mov r3, sl │ │ │ │ │ mov r5, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov r2, r7 │ │ │ │ │ - str r9, [sp] │ │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ │ + ldr sl, [pc, #312] @ b80 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r8, [pc, #296] @ b84 │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + add sl, pc, sl │ │ │ │ │ ldr r1, [r4] │ │ │ │ │ + mov r3, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ - ldr r8, [pc, #236] @ a9c │ │ │ │ │ - add r8, pc, r8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #32] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ + add r8, pc, r8 │ │ │ │ │ str r9, [r0, #28] │ │ │ │ │ + str r6, [r0, #32] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - ldr r3, [pc, #208] @ aa0 │ │ │ │ │ + ldr r3, [pc, #248] @ b88 │ │ │ │ │ ldr r8, [r8, r3] │ │ │ │ │ ldr fp, [r8] │ │ │ │ │ cmp fp, r9 │ │ │ │ │ - beq a0c │ │ │ │ │ - str r9, [sp] │ │ │ │ │ + beq acc │ │ │ │ │ mov r3, sl │ │ │ │ │ - ldr r1, [r4] │ │ │ │ │ mov r2, r7 │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + ldr r1, [r4] │ │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ │ blx fp │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #32] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ str r9, [r0, #28] │ │ │ │ │ + str r6, [r0, #32] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - ldr fp, [pc, #144] @ aa4 │ │ │ │ │ + ldr fp, [pc, #184] @ b8c │ │ │ │ │ mov sl, #0 │ │ │ │ │ - add fp, pc, fp │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r2, r7 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ │ + mov r9, #1 │ │ │ │ │ + str sl, [sp] │ │ │ │ │ ldr r1, [r4] │ │ │ │ │ + add fp, pc, fp │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ - mov r9, #1 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #32] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ str r9, [r0, #28] │ │ │ │ │ + str r6, [r0, #32] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ ldr r8, [r8] │ │ │ │ │ cmp r8, sl │ │ │ │ │ - beq a90 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ + beq b64 │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldr r1, [r4] │ │ │ │ │ mov r2, r7 │ │ │ │ │ + str sl, [sp] │ │ │ │ │ + ldr r1, [r4] │ │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ │ blx r8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #32] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ str r9, [r0, #28] │ │ │ │ │ + str r6, [r0, #32] │ │ │ │ │ mov r0, r5 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0xfffff8c8 │ │ │ │ │ - .word 0x000000e8 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffff84c │ │ │ │ │ + .word 0x00000108 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_mksolver_ct_hook │ │ │ │ │ - .word 0xfffff838 │ │ │ │ │ + .word 0xfffff7c0 │ │ │ ├── dftw-directsq.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1864 (bytes into file) │ │ │ │ │ + Start of section headers: 1992 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x748: │ │ │ │ │ +There are 13 section headers, starting at offset 0x7c8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000304 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000650 000068 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000338 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000338 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000338 00001d 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro.local PROGBITS 00000000 000355 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro.local REL 00000000 0006b8 000018 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000365 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000365 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000390 0001c0 10 11 17 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000550 0000fe 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0006d0 000076 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000384 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0006d0 000068 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0003b8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0003b8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0003b8 00001d 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro.local PROGBITS 00000000 0003d5 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro.local REL 00000000 000738 000018 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 0003e5 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0003e5 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000410 0001c0 10 11 17 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0005d0 0000fe 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000750 000076 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,31 +1,31 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 28 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 84 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 3: 00000054 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 4: 00000058 344 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ - 5: 000001a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 100 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 3: 00000064 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 4: 00000068 372 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ + 5: 000001d4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 8: 000001b0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 000001b0 96 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 10: 0000020c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 11: 00000210 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 00000210 64 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 000002f8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000001dc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 000001dc 124 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 10: 00000254 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 11: 00000258 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 00000258 64 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 00000378 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro.local │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dftw │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_zero │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_madd2 │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_length │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_awake │ │ │ │ │ - 23: 00000250 180 FUNC GLOBAL DEFAULT 1 fftw_regsolver_ct_directwsq │ │ │ │ │ + 23: 00000298 236 FUNC GLOBAL DEFAULT 1 fftw_regsolver_ct_directwsq │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct_hook │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x650 contains 13 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x6d0 contains 13 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000124 0000111c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ -0000017c 0000121c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -00000190 0000131c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -0000019c 0000141c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -000001ac 00000e03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -000001d8 0000151c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ -0000020c 00000703 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000244 0000161c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ -00000288 0000181c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -000002a4 0000191c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -000002ec 0000191d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -000002fc 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000300 00001b1a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ +00000150 0000111c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ +000001ac 0000121c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +000001bc 0000131c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +000001c8 0000141c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +000001d8 00000e03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000210 0000151c R_ARM_CALL 00000000 fftw_twiddle_length │ │ │ │ │ +00000254 00000703 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +0000028c 0000161c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ +000002e4 0000181c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +000002fc 0000191c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000358 0000191d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +0000037c 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000380 00001b1a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x6b8 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x738 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 00000210 awake │ │ │ │ │ -00000008 00000902 R_ARM_ABS32 000001b0 print │ │ │ │ │ -0000000c 00000302 R_ARM_ABS32 00000054 destroy │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 00000258 awake │ │ │ │ │ +00000008 00000902 R_ARM_ABS32 000001dc print │ │ │ │ │ +0000000c 00000302 R_ARM_ABS32 00000064 destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,228 +1,260 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ │ - ldr lr, [r0, #84] @ 0x54 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r1, r2 │ │ │ │ │ ldr r2, [r0, #100] @ 0x64 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ sub sp, sp, #20 │ │ │ │ │ - mul ip, lr, r3 │ │ │ │ │ + ldr lr, [r0, #84] @ 0x54 │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ + mul ip, lr, r3 │ │ │ │ │ str lr, [sp, #12] │ │ │ │ │ ldr lr, [r0, #96] @ 0x60 │ │ │ │ │ - add r1, r1, ip, lsl #3 │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ + add r1, r1, ip │ │ │ │ │ stmib sp, {r3, lr} │ │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ │ - add r0, r5, ip, lsl #3 │ │ │ │ │ + add r0, r5, ip │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000054 : │ │ │ │ │ +00000064 : │ │ │ │ │ destroy(): │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -00000058 : │ │ │ │ │ +00000068 : │ │ │ │ │ mkcldw(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - ldr r8, [r0, #24] │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ - ldr r2, [r8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + ldr r8, [r0, #24] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #28 │ │ │ │ │ + ldr r2, [r8] │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - beq 80 │ │ │ │ │ + beq ac │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #28 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ cmp r4, r2 │ │ │ │ │ cmpeq r6, r1 │ │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ │ moveq r2, #1 │ │ │ │ │ movne r2, #0 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ movne r2, #0 │ │ │ │ │ andeq r2, r2, #1 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - beq 74 │ │ │ │ │ + beq 90 │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ add r9, r3, r2 │ │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ + str r1, [sp] │ │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ │ + str r9, [sp, #12] │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - str r9, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ ldr r7, [r3] │ │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ │ mov r3, r6 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ blx r7 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 74 │ │ │ │ │ - ldr r2, [pc, #144] @ 1a8 │ │ │ │ │ - ldr r1, [pc, #144] @ 1ac │ │ │ │ │ + beq 90 │ │ │ │ │ + ldr r2, [pc, #144] @ 1d4 │ │ │ │ │ + mov r0, #112 @ 0x70 │ │ │ │ │ + ldr r1, [pc, #140] @ 1d8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #112 @ 0x70 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dftw │ │ │ │ │ ldr r3, [r5, #28] │ │ │ │ │ + mov r7, r0 │ │ │ │ │ str r3, [r0, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ + str r4, [r0, #68] @ 0x44 │ │ │ │ │ + add r4, r0, #8 │ │ │ │ │ + str r6, [r0, #72] @ 0x48 │ │ │ │ │ + str r9, [r0, #96] @ 0x60 │ │ │ │ │ + str r5, [r0, #104] @ 0x68 │ │ │ │ │ + add r5, r8, #16 │ │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ │ mov r3, #0 │ │ │ │ │ str r3, [r0, #100] @ 0x64 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ str r3, [r0, #84] @ 0x54 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - str r4, [r0, #68] @ 0x44 │ │ │ │ │ str r3, [r0, #88] @ 0x58 │ │ │ │ │ - add r4, r0, #8 │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ str r3, [r0, #92] @ 0x5c │ │ │ │ │ - str r5, [r0, #104] @ 0x68 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - str r6, [r0, #72] @ 0x48 │ │ │ │ │ - str r9, [r0, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ ldr r3, [r8, #12] │ │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ │ ldr r1, [r3, #4] │ │ │ │ │ - add r5, r8, #16 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ mov r0, r7 │ │ │ │ │ - b 78 │ │ │ │ │ - .word 0xfffffee0 │ │ │ │ │ - .word 0x00000088 │ │ │ │ │ + b 94 │ │ │ │ │ + .word 0xfffffeb0 │ │ │ │ │ + .word 0x00000084 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -000001b0 : │ │ │ │ │ +000001dc : │ │ │ │ │ print(): │ │ │ │ │ ldr r3, [r0, #104] @ 0x68 │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - ldr r7, [r3, #24] │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ ldr r6, [r0, #68] @ 0x44 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + ldr r7, [r3, #24] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ ldr r8, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ ldr r1, [r7, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_length │ │ │ │ │ ldr r2, [r7, #4] │ │ │ │ │ - ldr r1, [pc, #36] @ 20c │ │ │ │ │ + mov r3, r0 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + ldr r1, [pc, #44] @ 254 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r8 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0x00000014 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -00000210 : │ │ │ │ │ +00000258 : │ │ │ │ │ awake(): │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r2, [ip, #104] @ 0x68 │ │ │ │ │ - ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ - ldr r2, [r2, #24] │ │ │ │ │ mov r0, r1 │ │ │ │ │ - ldr r1, [ip, #80] @ 0x50 │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ + ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + ldr r2, [ip, #104] @ 0x68 │ │ │ │ │ + ldr r1, [ip, #80] @ 0x50 │ │ │ │ │ + ldr r2, [r2, #24] │ │ │ │ │ ldr r2, [r2, #8] │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ str r3, [sp] │ │ │ │ │ mul r3, r1, r3 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ add r1, ip, #100 @ 0x64 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_awake │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000250 : │ │ │ │ │ +00000298 : │ │ │ │ │ fftw_regsolver_ct_directwsq(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - ldr sl, [pc, #156] @ 2f8 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r4, r2 │ │ │ │ │ - add r7, r3, #2 │ │ │ │ │ - mov r9, #0 │ │ │ │ │ - add sl, pc, sl │ │ │ │ │ - mov r3, sl │ │ │ │ │ mov r5, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + add r7, r3, #2 │ │ │ │ │ mov r6, r1 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ mov r2, r7 │ │ │ │ │ - str r9, [sp] │ │ │ │ │ mov r0, #32 │ │ │ │ │ + ldr sl, [pc, #180] @ 378 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r8, [pc, #164] @ 37c │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + add sl, pc, sl │ │ │ │ │ ldr r1, [r4] │ │ │ │ │ + mov r3, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ - ldr r8, [pc, #104] @ 2fc │ │ │ │ │ - add r8, pc, r8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #28] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ + add r8, pc, r8 │ │ │ │ │ + str r6, [r0, #28] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - ldr r3, [pc, #80] @ 300 │ │ │ │ │ + ldr r3, [pc, #120] @ 380 │ │ │ │ │ ldr r3, [r8, r3] │ │ │ │ │ ldr r8, [r3] │ │ │ │ │ cmp r8, r9 │ │ │ │ │ - beq 2f0 │ │ │ │ │ - str r9, [sp] │ │ │ │ │ + beq 35c │ │ │ │ │ mov r3, sl │ │ │ │ │ - ldr r1, [r4] │ │ │ │ │ mov r2, r7 │ │ │ │ │ + str r9, [sp] │ │ │ │ │ + ldr r1, [r4] │ │ │ │ │ mov r0, #32 │ │ │ │ │ blx r8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - str r6, [r0, #28] │ │ │ │ │ str r4, [r0, #24] │ │ │ │ │ + str r6, [r0, #28] │ │ │ │ │ mov r0, r5 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - .word 0xfffffde8 │ │ │ │ │ - .word 0x00000064 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffffd88 │ │ │ │ │ + .word 0x00000084 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_mksolver_ct_hook │ │ │ ├── dftw-generic.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3720 (bytes into file) │ │ │ │ │ + Start of section headers: 3908 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xe88: │ │ │ │ │ +There are 14 section headers, starting at offset 0xf44: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0007d8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000cb0 000140 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00080c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00080c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00080c 000028 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000834 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro.local PROGBITS 00000000 00083c 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro.local REL 00000000 000df0 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00084c 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00084c 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000878 0002b0 10 12 26 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000b28 000187 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000e08 00007e 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000894 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000d6c 000140 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0008c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0008c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0008c8 000028 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0008f0 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro.local PROGBITS 00000000 0008f8 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro.local REL 00000000 000eac 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000908 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000908 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000934 0002b0 10 12 26 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 000be4 000187 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000ec4 00007e 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,30 +1,30 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 43 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 896 FUNC LOCAL DEFAULT 1 bytwiddle │ │ │ │ │ - 3: 00000380 72 FUNC LOCAL DEFAULT 1 apply_dit │ │ │ │ │ - 4: 000003c8 84 FUNC LOCAL DEFAULT 1 apply_dif │ │ │ │ │ + 2: 00000000 940 FUNC LOCAL DEFAULT 1 bytwiddle │ │ │ │ │ + 3: 000003ac 96 FUNC LOCAL DEFAULT 1 apply_dit │ │ │ │ │ + 4: 0000040c 108 FUNC LOCAL DEFAULT 1 apply_dif │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 7: 00000004 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 8: 00000008 0 NOTYPE LOCAL DEFAULT 5 .LC2 │ │ │ │ │ - 9: 0000041c 112 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 10: 00000480 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 11: 0000048c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 0000048c 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 13: 00000494 512 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ - 14: 00000680 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 15: 00000694 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 16: 00000694 72 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 17: 000006d8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 18: 000006dc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 19: 000007c8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 9: 00000478 124 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 10: 000004e8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 11: 000004f4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 000004f4 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 13: 000004fc 540 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ + 14: 00000704 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 15: 00000718 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 16: 00000718 84 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 17: 00000768 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 18: 0000076c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 19: 00000884 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 21: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 22: 00000000 8 OBJECT LOCAL DEFAULT 6 tw.0 │ │ │ │ │ 23: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro.local │ │ │ │ │ 24: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 25: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.1 │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ @@ -35,12 +35,12 @@ │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor_2d │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem_dft_d │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_d │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dftw │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_awake │ │ │ │ │ - 38: 000006dc 252 FUNC GLOBAL DEFAULT 1 fftw_ct_generic_register │ │ │ │ │ + 38: 0000076c 296 FUNC GLOBAL DEFAULT 1 fftw_ct_generic_register │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct_hook │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,49 +1,49 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xcb0 contains 40 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xd6c contains 40 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000110 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000012c 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000013c 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000154 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000168 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000017c 00001c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000290 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ac 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c0 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000134 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000148 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000158 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000170 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000184 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000198 00001c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c4 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000002dc 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f0 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000304 00001c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000480 00000703 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ -00000484 00000803 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ -00000488 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000490 00001d1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000004d4 00001e1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -000004f4 00001f1c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ -00000520 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -0000052c 0000211c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000558 0000221c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ -000005c8 0000231c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000005fc 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000614 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000062c 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000063c 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000650 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000664 00001d1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000684 00001703 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -000006a8 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000006cc 0000251c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ -000006d8 00001403 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -00000708 0000271c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -0000071c 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000754 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000778 0000271c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -00000784 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -000007bc 0000281d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -000007cc 00002919 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -000007d0 00002a1a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ +000002f0 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000030c 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000320 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000334 00001c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e8 00000703 R_ARM_REL32 00000004 .LC1 │ │ │ │ │ +000004ec 00000803 R_ARM_REL32 00000008 .LC2 │ │ │ │ │ +000004f0 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000004f8 00001d1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000548 00001e1c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000568 00001f1c R_ARM_CALL 00000000 fftw_mktensor_2d │ │ │ │ │ +00000598 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +000005a4 0000211c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +000005d0 0000221c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ +00000640 0000231c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000674 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000068c 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006a4 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b4 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c8 00001b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d8 00001d1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000708 00001703 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000730 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000754 0000251c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ +00000768 00001403 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000007a8 0000271c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +000007b4 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +000007f0 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000814 0000271c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +00000820 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000868 0000281d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000888 00002919 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000088c 00002a1a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xdf0 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xeac contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00001002 R_ARM_ABS32 00000694 awake │ │ │ │ │ -00000008 00000902 R_ARM_ABS32 0000041c print │ │ │ │ │ -0000000c 00000c02 R_ARM_ABS32 0000048c destroy │ │ │ │ │ +00000004 00001002 R_ARM_ABS32 00000718 awake │ │ │ │ │ +00000008 00000902 R_ARM_ABS32 00000478 print │ │ │ │ │ +0000000c 00000c02 R_ARM_ABS32 000004f4 destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,100 +1,107 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ bytwiddle(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #84 @ 0x54 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #84 @ 0x54 │ │ │ │ │ mov lr, r1 │ │ │ │ │ + ldr r1, [r0, #76] @ 0x4c │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ - ldr r1, [r0, #64] @ 0x40 │ │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ │ + ldr r2, [r0, #64] @ 0x40 │ │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ │ - cmp r2, #0 │ │ │ │ │ - addeq r2, r2, #1 │ │ │ │ │ - cmp r0, #0 │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + addeq r1, r1, #1 │ │ │ │ │ ldr r3, [ip, #92] @ 0x5c │ │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ │ + cmp r0, #0 │ │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ │ - ble 1e8 │ │ │ │ │ - cmp r1, #1 │ │ │ │ │ + ble 204 │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - ble 1e8 │ │ │ │ │ + ble 204 │ │ │ │ │ ldr r4, [ip, #80] @ 0x50 │ │ │ │ │ - cmp r4, r2 │ │ │ │ │ - ble 1e8 │ │ │ │ │ - ldr r0, [ip, #84] @ 0x54 │ │ │ │ │ + cmp r4, r1 │ │ │ │ │ + ble 204 │ │ │ │ │ ldr r6, [ip, #68] @ 0x44 │ │ │ │ │ - ldr r1, [ip, #72] @ 0x48 │ │ │ │ │ + ldr r2, [ip, #84] @ 0x54 │ │ │ │ │ + ldr r0, [ip, #72] @ 0x48 │ │ │ │ │ ldr ip, [ip, #100] @ 0x64 │ │ │ │ │ - cmp r0, #1 │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ ldr ip, [ip] │ │ │ │ │ - bne 1f0 │ │ │ │ │ - add r4, r4, r6 │ │ │ │ │ - lsl r0, r4, #3 │ │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r0, r6, r2 │ │ │ │ │ - add r2, ip, r2, lsl #4 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - sub r8, r1, #1 │ │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ │ + bne 220 │ │ │ │ │ + add r2, r4, r6 │ │ │ │ │ + sub r4, r6, #-536870911 @ 0xe0000001 │ │ │ │ │ lsl r7, r6, #3 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + add r4, r4, r1 │ │ │ │ │ + sub r8, r0, #1 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov fp, #0 │ │ │ │ │ - mov r2, lr │ │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ │ + sub r2, r2, #8 │ │ │ │ │ + add r1, ip, r1, lsl #4 │ │ │ │ │ str r8, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ │ - add r9, r1, r2 │ │ │ │ │ + str r2, [sp, #76] @ 0x4c │ │ │ │ │ + mov r2, lr │ │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ │ mov r6, #1 │ │ │ │ │ - mov ip, r9 │ │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp, #76] @ 0x4c │ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ str fp, [sp, #64] @ 0x40 │ │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ │ + add r9, r2, r1 │ │ │ │ │ + mov ip, r9 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - mov fp, ip │ │ │ │ │ + str r6, [sp, #28] │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ + str r7, [sp, #36] @ 0x24 │ │ │ │ │ + mov r7, ip │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ add r9, r3, r4 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - str r6, [sp, #28] │ │ │ │ │ add sl, r3, r4 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ + mov r6, sl │ │ │ │ │ add r8, r3, r5, lsl #4 │ │ │ │ │ - str r7, [sp, #36] @ 0x24 │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [sl] │ │ │ │ │ - ldrd r2, [r9] │ │ │ │ │ - ldrd r0, [r8, #-8] │ │ │ │ │ + ldrd r2, [r9, #8]! │ │ │ │ │ + add r8, r8, #16 │ │ │ │ │ + ldrd sl, [r6, #8]! │ │ │ │ │ + ldrd r4, [r8, #-32] @ 0xffffffe0 │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r0, [r8, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ strd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [r8, #-16] │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - add r8, r8, #16 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9], #8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + strd r0, [r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -103,86 +110,91 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - cmp r9, fp │ │ │ │ │ - strd r0, [sl], #8 │ │ │ │ │ - bne f4 │ │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ + cmp r9, r7 │ │ │ │ │ + strd r0, [r6] │ │ │ │ │ + bne 110 │ │ │ │ │ ldr r6, [sp, #28] │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + add r6, r6, #1 │ │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ - cmp r3, r6 │ │ │ │ │ + add r5, r5, r3 │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ add ip, r9, r7 │ │ │ │ │ add r4, r4, r7 │ │ │ │ │ - bne c8 │ │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ + cmp r3, r6 │ │ │ │ │ + bne e0 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ add r1, r1, r3 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ str r1, [sp, #24] │ │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ add fp, fp, #1 │ │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ │ cmp r1, fp │ │ │ │ │ - add r2, r2, r3 │ │ │ │ │ - bne a4 │ │ │ │ │ + bne bc │ │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - sub r5, r1, #1 │ │ │ │ │ - add r1, r1, r4 │ │ │ │ │ - mul r9, r2, r0 │ │ │ │ │ - sub r1, r1, #1 │ │ │ │ │ - add r1, ip, r1, lsl #4 │ │ │ │ │ - sub r4, r2, r4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + sub r5, r0, #1 │ │ │ │ │ + add r0, r0, r4 │ │ │ │ │ + mul r9, r1, r2 │ │ │ │ │ + sub r0, r0, #1 │ │ │ │ │ + sub r4, r1, r4 │ │ │ │ │ lsl r7, r5, #4 │ │ │ │ │ - lsl r8, r4, #4 │ │ │ │ │ - str r1, [sp, #76] @ 0x4c │ │ │ │ │ + add r0, ip, r0, lsl #4 │ │ │ │ │ mov fp, #0 │ │ │ │ │ - lsl r1, r0, #3 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ + lsl r8, r4, #4 │ │ │ │ │ str r9, [sp, #52] @ 0x34 │ │ │ │ │ str r7, [sp, #56] @ 0x38 │ │ │ │ │ + str r0, [sp, #76] @ 0x4c │ │ │ │ │ + lsl r0, r2, #3 │ │ │ │ │ + str r0, [sp, #32] │ │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ │ ldr ip, [sp, #76] @ 0x4c │ │ │ │ │ mov r4, r6 │ │ │ │ │ mov r5, #1 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ str r6, [sp, #48] @ 0x30 │ │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ │ str fp, [sp, #72] @ 0x48 │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ + str ip, [sp, #28] │ │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ add sl, ip, r3 │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ add r3, r3, r4 │ │ │ │ │ lsl fp, r3, #3 │ │ │ │ │ - str ip, [sp, #28] │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + add sl, sl, #16 │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - ldrd r8, [sl, #-16] │ │ │ │ │ - ldrd r6, [r2, fp] │ │ │ │ │ + ldrd r8, [sl, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ │ - ldrd r2, [sl, #-8] │ │ │ │ │ + ldrd r6, [r2, fp] │ │ │ │ │ + ldrd r2, [sl, #-24] @ 0xffffffe8 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - add sl, sl, #16 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -207,238 +219,256 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ strd r0, [r2, fp] │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ cmp sl, r3 │ │ │ │ │ - bne 268 │ │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + bne 298 │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ add r4, r4, r3 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ add ip, sl, r3 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ cmp r3, r5 │ │ │ │ │ - bne 248 │ │ │ │ │ + bne 278 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ + add lr, lr, r3 │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ add fp, fp, #1 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ cmp r2, fp │ │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ │ - add lr, lr, r3 │ │ │ │ │ - bne 22c │ │ │ │ │ - add sp, sp, #84 @ 0x54 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 25c │ │ │ │ │ + b 204 │ │ │ │ │ │ │ │ │ │ -00000380 : │ │ │ │ │ +000003ac : │ │ │ │ │ apply_dit(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ │ - ldr r7, [r0, #84] @ 0x54 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - mul r7, r3, r7 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r2 │ │ │ │ │ + ldr r5, [r0, #84] @ 0x54 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r7, r0 │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ bl 0 │ │ │ │ │ - ldr r0, [r6, #96] @ 0x60 │ │ │ │ │ - add r2, r4, r7, lsl #3 │ │ │ │ │ - add r3, r5, r7, lsl #3 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ + ldr r0, [r7, #96] @ 0x60 │ │ │ │ │ + lsl r2, r5, #3 │ │ │ │ │ + add r3, r6, r2 │ │ │ │ │ + add r2, r4, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000003c8 : │ │ │ │ │ +0000040c : │ │ │ │ │ apply_dif(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r2 │ │ │ │ │ ldr ip, [r4, #84] @ 0x54 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ mul ip, r3, ip │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - mov r6, r2 │ │ │ │ │ - add r3, r1, ip, lsl #3 │ │ │ │ │ - add r2, r2, ip, lsl #3 │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ + add r2, r2, ip │ │ │ │ │ + add r3, r1, ip │ │ │ │ │ + mov r1, r3 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ │ - mov r1, r3 │ │ │ │ │ blx r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ b 0 │ │ │ │ │ │ │ │ │ │ -0000041c : │ │ │ │ │ +00000478 : │ │ │ │ │ print(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r2, [r3, #108] @ 0x6c │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - ldr r4, [r1] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ sub sp, sp, #16 │ │ │ │ │ - mov r0, r1 │ │ │ │ │ - beq 474 │ │ │ │ │ - ldr r2, [pc, #60] @ 480 │ │ │ │ │ + ldr r4, [r1] │ │ │ │ │ + cmp r2, #1 │ │ │ │ │ + beq 4dc │ │ │ │ │ + ldr r2, [pc, #68] @ 4e8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ ldr r1, [r3, #96] @ 0x60 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ ldr r1, [r3, #88] @ 0x58 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ ldr r1, [r3, #72] @ 0x48 │ │ │ │ │ str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #32] @ 484 │ │ │ │ │ + ldr r1, [pc, #40] @ 4ec │ │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #16 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - ldr r2, [pc, #12] @ 488 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #12] @ 4f0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b 444 │ │ │ │ │ - .word 0x00000038 │ │ │ │ │ + b 4a4 │ │ │ │ │ + .word 0x00000040 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ - .word 0x00000018 │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .LC2 │ │ │ │ │ .word 0x00000008 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -0000048c : │ │ │ │ │ +000004f4 : │ │ │ │ │ destroy(): │ │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000494 : │ │ │ │ │ +000004fc : │ │ │ │ │ mkcldw(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ ldr r7, [sp, #52] @ 0x34 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ cmpeq r7, r1 │ │ │ │ │ - bne 668 │ │ │ │ │ + bne 6dc │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ tst r3, #8 │ │ │ │ │ - bne 668 │ │ │ │ │ + bne 6dc │ │ │ │ │ mov r1, r2 │ │ │ │ │ mov r9, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ mov r6, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + str r7, [sp] │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ str r7, [sp, #4] │ │ │ │ │ - str r7, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r1, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_2d │ │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mul r3, r2, r3 │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - add r2, r2, r3, lsl #3 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, r0, r3, lsl #3 │ │ │ │ │ - stm sp, {r2, r3} │ │ │ │ │ + mul r3, r2, r3 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + add r3, r0, r3 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + stm sp, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r8, r0, #0 │ │ │ │ │ - beq 664 │ │ │ │ │ + beq 6d8 │ │ │ │ │ ldr r3, [r9, #12] │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - beq 674 │ │ │ │ │ - ldr r2, [pc, #308] @ 680 │ │ │ │ │ + beq 6f8 │ │ │ │ │ + ldr r2, [pc, #320] @ 704 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - ldr r1, [pc, #304] @ 684 │ │ │ │ │ + ldr r1, [pc, #316] @ 708 │ │ │ │ │ mov r0, #112 @ 0x70 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dftw │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + str r5, [r0, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + str r6, [r0, #68] @ 0x44 │ │ │ │ │ str r3, [r0, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + str r7, [r0, #92] @ 0x5c │ │ │ │ │ + str r8, [r0, #96] @ 0x60 │ │ │ │ │ + str r9, [r0, #104] @ 0x68 │ │ │ │ │ str r3, [r0, #84] @ 0x54 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ str r3, [r0, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ │ ldr r3, [r9, #12] │ │ │ │ │ str r3, [r0, #108] @ 0x6c │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r5, [r0, #64] @ 0x40 │ │ │ │ │ str r3, [r0, #100] @ 0x64 │ │ │ │ │ - sub r5, r5, #1 │ │ │ │ │ sub r3, r2, #1 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - str r9, [r0, #104] @ 0x68 │ │ │ │ │ - str r8, [r0, #96] @ 0x60 │ │ │ │ │ - str r6, [r0, #68] @ 0x44 │ │ │ │ │ - str r7, [r0, #92] @ 0x5c │ │ │ │ │ - mul r0, r3, r5 │ │ │ │ │ + sub r0, r5, #1 │ │ │ │ │ + mul r0, r3, r0 │ │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ mul r3, r0, r3 │ │ │ │ │ mov r0, r3 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - add ip, r8, #8 │ │ │ │ │ - add lr, r4, #8 │ │ │ │ │ + ldrd r2, [r8, #8] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldm ip!, {r0, r1, r2, r3} │ │ │ │ │ - stmia lr!, {r0, r1, r2, r3} │ │ │ │ │ - ldm ip, {r0, r1, r2, r3} │ │ │ │ │ - stm lr, {r0, r1, r2, r3} │ │ │ │ │ - ldr r3, [pc, #148] @ 688 │ │ │ │ │ + strd r2, [r4, #8] │ │ │ │ │ + ldrd r2, [r8, #16] │ │ │ │ │ + strd r2, [r4, #16] │ │ │ │ │ + ldrd r2, [r8, #24] │ │ │ │ │ + strd r2, [r4, #24] │ │ │ │ │ + ldrd r2, [r8, #32] │ │ │ │ │ + strd r2, [r4, #32] │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #148] @ 70c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [r4, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #108] @ 68c │ │ │ │ │ + ldr r3, [pc, #120] @ 710 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r4, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -450,121 +480,138 @@ │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r4, #8] │ │ │ │ │ ldrd r0, [r4, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ + b 6e0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ - ldr r2, [pc, #20] @ 690 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r2, [pc, #20] @ 714 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b 54c │ │ │ │ │ - .word 0xfffffe78 │ │ │ │ │ - .word 0x00000128 │ │ │ │ │ + b 5c4 │ │ │ │ │ + .word 0xfffffe44 │ │ │ │ │ + .word 0x00000134 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ .word 0x40200000 │ │ │ │ │ .word 0x40100000 │ │ │ │ │ - .word 0xfffffd00 │ │ │ │ │ + .word 0xfffffca8 │ │ │ │ │ │ │ │ │ │ -00000694 : │ │ │ │ │ +00000718 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r2, [r4, #72] @ 0x48 │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ add r1, r4, #100 @ 0x64 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ + ldr r2, [r4, #72] @ 0x48 │ │ │ │ │ stm sp, {r2, r3} │ │ │ │ │ mul r3, r2, r3 │ │ │ │ │ - ldr r2, [pc, #16] @ 6d8 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + ldr r2, [pc, #20] @ 768 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_awake │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, pc} │ │ │ │ │ - .word 0x00000008 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ │ │ │ │ │ -000006dc : │ │ │ │ │ +0000076c : │ │ │ │ │ fftw_ct_generic_register(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - ldr r8, [pc, #224] @ 7c8 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r5, #0 │ │ │ │ │ - add r8, pc, r8 │ │ │ │ │ - mov r3, r8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r2, #1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ mov r0, #24 │ │ │ │ │ + ldr r8, [pc, #240] @ 884 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r6, [pc, #232] @ 888 │ │ │ │ │ str r5, [sp] │ │ │ │ │ + add r8, pc, r8 │ │ │ │ │ + mov r3, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ - ldr r6, [pc, #184] @ 7cc │ │ │ │ │ - add r6, pc, r6 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - ldr r3, [pc, #168] @ 7d0 │ │ │ │ │ + ldr r3, [pc, #204] @ 88c │ │ │ │ │ + add r6, pc, r6 │ │ │ │ │ ldr r6, [r6, r3] │ │ │ │ │ ldr r7, [r6] │ │ │ │ │ cmp r7, r5 │ │ │ │ │ - beq 758 │ │ │ │ │ + beq 7f4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r3, r8 │ │ │ │ │ + str r5, [sp] │ │ │ │ │ mov r2, #1 │ │ │ │ │ mov r0, #24 │ │ │ │ │ - str r5, [sp] │ │ │ │ │ blx r7 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - ldr r7, [pc, #116] @ 7d4 │ │ │ │ │ + ldr r7, [pc, #148] @ 890 │ │ │ │ │ mov r5, #0 │ │ │ │ │ - add r7, pc, r7 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r0, #24 │ │ │ │ │ mov r2, r5 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, #24 │ │ │ │ │ str r5, [sp] │ │ │ │ │ + add r7, pc, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ ldr r6, [r6] │ │ │ │ │ cmp r6, r5 │ │ │ │ │ - beq 7c0 │ │ │ │ │ + beq 86c │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ str r5, [sp] │ │ │ │ │ + mov r2, r5 │ │ │ │ │ mov r0, #24 │ │ │ │ │ blx r6 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0xfffffda0 │ │ │ │ │ - .word 0x000000b4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xfffffd54 │ │ │ │ │ + .word 0x000000c4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_mksolver_ct_hook │ │ │ │ │ - .word 0xfffffd2c │ │ │ │ │ + .word 0xfffffce8 │ │ │ ├── dftw-genericbuf.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3156 (bytes into file) │ │ │ │ │ + Start of section headers: 3288 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xc54: │ │ │ │ │ +There are 14 section headers, starting at offset 0xcd8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0005d4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000acc 0000f0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000608 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000608 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000608 000021 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000629 000030 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro.local PROGBITS 00000000 000659 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro.local REL 00000000 000bbc 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000669 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000669 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000694 000290 10 12 21 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000924 0001a5 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000bd4 00007e 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000658 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000b50 0000f0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00068c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00068c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00068c 000021 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0006ad 000030 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro.local PROGBITS 00000000 0006dd 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro.local REL 00000000 000c40 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 0006ed 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0006ed 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000718 000290 10 12 21 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0009a8 0001a5 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000c58 00007e 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 41 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 4: 00000000 68 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 5: 00000040 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00000044 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000044 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 8: 0000004c 552 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ - 9: 00000264 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000274 552 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 11: 00000274 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 0000049c 76 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 000005c4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000000 80 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 5: 0000004c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000050 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00000050 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 8: 00000058 580 FUNC LOCAL DEFAULT 1 mkcldw │ │ │ │ │ + 9: 0000028c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 0000029c 592 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 11: 0000029c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 000004ec 92 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 00000648 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 28 OBJECT LOCAL DEFAULT 6 radices.2 │ │ │ │ │ 17: 0000001c 20 OBJECT LOCAL DEFAULT 6 batchsizes.1 │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro.local │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 20: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.0 │ │ │ │ │ @@ -33,12 +33,12 @@ │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_pair_co │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_triggen_destroy │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktriggen │ │ │ │ │ - 36: 000004e8 236 FUNC GLOBAL DEFAULT 1 fftw_ct_genericbuf_register │ │ │ │ │ + 36: 00000548 272 FUNC GLOBAL DEFAULT 1 fftw_ct_genericbuf_register │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_ct_hook │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,39 +1,39 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xacc contains 30 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xb50 contains 30 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000040 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000048 0000151d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000094 0000161c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000000ec 0000171c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000100 0000181c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000114 0000181c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000130 0000191c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -0000013c 00001a1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000148 00001b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000168 00001c1c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ -000001c0 00001d1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000001f4 00001e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000020c 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000224 00001e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000004c 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000054 0000151d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000000bc 0000161c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000114 0000171c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000128 0000181c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +0000013c 0000181c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000158 0000191c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000164 00001a1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000170 00001b1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000190 00001c1c R_ARM_CALL 00000000 fftw_mkplan_dftw │ │ │ │ │ +000001e8 00001d1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +0000021c 00001e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000234 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000248 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000025c 0000151c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000268 00001203 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -0000029c 0000171c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000458 0000201c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ -0000048c 00001b1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -000004ac 0000211c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000004bc 0000221c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ -000004d8 0000231c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ -00000554 0000251c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ -00000564 0000261c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -0000059c 0000261c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -000005c4 00002719 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -000005c8 0000281a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ -000005cc 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +0000024c 00001e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000025c 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000270 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000284 0000151c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000290 00001203 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000002d4 0000171c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000494 0000201c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ +000004dc 00001b1d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000504 0000211c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000514 0000221c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ +0000053c 0000231c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ +000005c4 0000251c R_ARM_CALL 00000000 fftw_mksolver_ct │ │ │ │ │ +000005d4 0000261c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +0000060c 0000261c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000648 00002719 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000064c 0000281a R_ARM_GOT_BREL 00000000 fftw_mksolver_ct_hook │ │ │ │ │ +00000650 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xbbc contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xc40 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 0000049c awake │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 000004ec awake │ │ │ │ │ 00000008 00000402 R_ARM_ABS32 00000000 print │ │ │ │ │ -0000000c 00000702 R_ARM_ABS32 00000044 destroy │ │ │ │ │ +0000000c 00000702 R_ARM_ABS32 00000050 destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,424 +2,457 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ print(): │ │ │ │ │ mov r2, r0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + mov r0, r1 │ │ │ │ │ ldr r3, [r2, #100] @ 0x64 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r2, #72] @ 0x48 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, r1 │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ - ldr r1, [pc, #20] @ 40 │ │ │ │ │ + ldr r1, [pc, #28] @ 4c │ │ │ │ │ ldr r3, [r2, #64] @ 0x40 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x0000000c │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -00000044 : │ │ │ │ │ +00000050 : │ │ │ │ │ destroy(): │ │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -0000004c : │ │ │ │ │ +00000058 : │ │ │ │ │ mkcldw(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ mov r4, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ cmpeq r4, r3 │ │ │ │ │ - bne 7c │ │ │ │ │ - ldr r5, [r0, #24] │ │ │ │ │ + bne 94 │ │ │ │ │ + ldr r7, [r0, #24] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ - bge 88 │ │ │ │ │ + cmp r3, r7 │ │ │ │ │ + bge b0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ - mov r6, r1 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r0, r3 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - bne 7c │ │ │ │ │ + bne 94 │ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - cmp r6, #63 @ 0x3f │ │ │ │ │ + cmp r5, #63 @ 0x3f │ │ │ │ │ movgt r3, #1 │ │ │ │ │ movle r3, #0 │ │ │ │ │ - cmp r6, r2 │ │ │ │ │ + cmp r5, r2 │ │ │ │ │ movgt r3, #0 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 7c │ │ │ │ │ + beq 94 │ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - beq e0 │ │ │ │ │ + beq 108 │ │ │ │ │ mov r3, r2 │ │ │ │ │ - mul r3, r6, r3 │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ cmp r3, #65536 @ 0x10000 │ │ │ │ │ - blt 7c │ │ │ │ │ - add r8, r6, #16 │ │ │ │ │ - mul r0, r5, r8 │ │ │ │ │ + blt 94 │ │ │ │ │ + add r8, r5, #16 │ │ │ │ │ + mul r0, r7, r8 │ │ │ │ │ lsl r0, r0, #4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r2, #2 │ │ │ │ │ + mov r7, r0 │ │ │ │ │ mov r1, r2 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ lsl r2, r8, #1 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ mov r9, r0 │ │ │ │ │ - ldr r0, [r7, #24] │ │ │ │ │ + ldr r0, [r6, #24] │ │ │ │ │ + mov r1, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - add r3, r5, #8 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str r5, [sp] │ │ │ │ │ + add r3, r7, #8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + str r7, [sp] │ │ │ │ │ + mov r2, r7 │ │ │ │ │ mov r0, r9 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ cmp r8, #0 │ │ │ │ │ - beq 258 │ │ │ │ │ - ldr r2, [pc, #264] @ 264 │ │ │ │ │ - ldr r1, [pc, #264] @ 268 │ │ │ │ │ + beq 280 │ │ │ │ │ + ldr r2, [pc, #264] @ 28c │ │ │ │ │ + mov r0, #112 @ 0x70 │ │ │ │ │ + ldr r1, [pc, #260] @ 290 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #112 @ 0x70 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dftw │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ + mov r7, r0 │ │ │ │ │ + str r5, [r0, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ + str r4, [r0, #68] @ 0x44 │ │ │ │ │ str r3, [r0, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + str r8, [r0, #100] @ 0x64 │ │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ │ - ldr r3, [r7, #24] │ │ │ │ │ + ldr r3, [r6, #24] │ │ │ │ │ str r3, [r0, #96] @ 0x60 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ str r3, [r0, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ str r3, [r0, #92] @ 0x5c │ │ │ │ │ + sub r0, r5, #1 │ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - str r7, [r0, #108] @ 0x6c │ │ │ │ │ sub r3, r3, #1 │ │ │ │ │ - str r8, [r0, #100] @ 0x64 │ │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ │ - str r4, [r0, #68] @ 0x44 │ │ │ │ │ - sub r0, r6, #1 │ │ │ │ │ mul r0, r3, r0 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - add ip, r8, #8 │ │ │ │ │ - add lr, r5, #8 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldm ip!, {r0, r1, r2, r3} │ │ │ │ │ - stmia lr!, {r0, r1, r2, r3} │ │ │ │ │ - ldm ip, {r0, r1, r2, r3} │ │ │ │ │ - stm lr, {r0, r1, r2, r3} │ │ │ │ │ - ldr r3, [pc, #128] @ 26c │ │ │ │ │ + ldrd r2, [r8, #8] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r2, [r7, #8] │ │ │ │ │ + ldrd r2, [r8, #16] │ │ │ │ │ + strd r2, [r7, #16] │ │ │ │ │ + ldrd r2, [r8, #24] │ │ │ │ │ + strd r2, [r7, #24] │ │ │ │ │ + ldrd r2, [r8, #32] │ │ │ │ │ + strd r2, [r7, #32] │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #116] @ 294 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [r5, #16] │ │ │ │ │ + ldrd r0, [r7, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #88] @ 270 │ │ │ │ │ + ldr r3, [pc, #88] @ 298 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, #16] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [r7, #16] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [r5, #8] │ │ │ │ │ + ldrd r0, [r7, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, #8] │ │ │ │ │ - ldrd r0, [r5, #32] │ │ │ │ │ + strd r0, [r7, #8] │ │ │ │ │ + ldrd r0, [r7, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [r5, #32] │ │ │ │ │ - mov r0, r5 │ │ │ │ │ - b 80 │ │ │ │ │ + strd r0, [r7, #32] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + b 98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - b 7c │ │ │ │ │ - .word 0x00000110 │ │ │ │ │ - .word 0x00000100 │ │ │ │ │ + b 94 │ │ │ │ │ + .word 0x0000010c │ │ │ │ │ + .word 0x000000fc │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ .word 0x40200000 │ │ │ │ │ .word 0x40100000 │ │ │ │ │ │ │ │ │ │ -00000274 : │ │ │ │ │ +0000029c : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov sl, r2 │ │ │ │ │ add r0, r0, #16 │ │ │ │ │ - mul r0, r3, r0 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ │ + mul r0, r3, r0 │ │ │ │ │ lsl r0, r0, #4 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov sl, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, r0 │ │ │ │ │ mov r1, r2 │ │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ │ ldr r2, [r4, #92] @ 0x5c │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - bge 480 │ │ │ │ │ + bge 4bc │ │ │ │ │ ldr r7, [r4, #96] @ 0x60 │ │ │ │ │ add r2, r0, #8 │ │ │ │ │ mov r6, r4 │ │ │ │ │ mov r9, r5 │ │ │ │ │ - mov r4, r7 │ │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ ldr ip, [r6, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - cmp ip, #0 │ │ │ │ │ ldr r5, [r6, #76] @ 0x4c │ │ │ │ │ + cmp ip, #0 │ │ │ │ │ add r1, r3, r4 │ │ │ │ │ - ble 490 │ │ │ │ │ + ble 4e0 │ │ │ │ │ cmp r1, r3 │ │ │ │ │ - ble 490 │ │ │ │ │ + ble 4e0 │ │ │ │ │ ldr r3, [r6, #68] @ 0x44 │ │ │ │ │ add r8, ip, #16 │ │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ │ + ldr fp, [r6, #104] @ 0x68 │ │ │ │ │ + ldr lr, [sp, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ │ lsl r3, r8, #4 │ │ │ │ │ + mov r8, fp │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ lsl r3, r5, #3 │ │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldr fp, [r6, #104] @ 0x68 │ │ │ │ │ + str r5, [sp, #76] @ 0x4c │ │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ │ mul r3, r5, r3 │ │ │ │ │ - ldr lr, [sp, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov r8, fp │ │ │ │ │ mov r2, r3 │ │ │ │ │ mov fp, r3 │ │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ │ - str r5, [sp, #76] @ 0x4c │ │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - add r4, r1, r3 │ │ │ │ │ mov r7, r8 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r6, lr │ │ │ │ │ mov r8, r2 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ str lr, [sp, #48] @ 0x30 │ │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ │ + add r4, r1, r3 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ ldrd r2, [r9, r4] │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ str r6, [sp, #8] │ │ │ │ │ ldrd r0, [sl, r4] │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ mov r1, r8 │ │ │ │ │ - ldr ip, [r7, #8] │ │ │ │ │ mov r0, r7 │ │ │ │ │ + ldr ip, [r7, #8] │ │ │ │ │ + add r8, r8, fp │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - add r8, r8, fp │ │ │ │ │ add r6, r6, r3 │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ add r4, r4, r3 │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ cmp r3, r5 │ │ │ │ │ - bne 374 │ │ │ │ │ + bne 3ac │ │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + mov r8, r7 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ add r2, r2, r1 │ │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + add lr, lr, #16 │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ - add fp, fp, #1 │ │ │ │ │ cmp r1, fp │ │ │ │ │ - mov r8, r7 │ │ │ │ │ - add lr, lr, #16 │ │ │ │ │ - bne 34c │ │ │ │ │ + bne 384 │ │ │ │ │ add r4, sp, #72 @ 0x48 │ │ │ │ │ ldm r4, {r4, r5, r6} │ │ │ │ │ - ldr r0, [r6, #100] @ 0x64 │ │ │ │ │ - ldr r8, [sp, #84] @ 0x54 │ │ │ │ │ ldr fp, [sp, #68] @ 0x44 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r8, [sp, #84] @ 0x54 │ │ │ │ │ + ldr r0, [r6, #100] @ 0x64 │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ str r8, [sp] │ │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ │ blx r7 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, fp │ │ │ │ │ + ldr r1, [r6, #68] @ 0x44 │ │ │ │ │ + lsl r2, r3, #3 │ │ │ │ │ ldr r3, [r6, #64] @ 0x40 │ │ │ │ │ - ldr r2, [r6, #68] @ 0x44 │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - mov r2, #2 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ + str r4, [sp] │ │ │ │ │ + str r5, [sp, #8] │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ + mov r1, #2 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ add r3, r3, #16 │ │ │ │ │ lsl r3, r3, #1 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - str r4, [sp] │ │ │ │ │ - add r3, sl, r2, lsl #3 │ │ │ │ │ + add r3, sl, r2 │ │ │ │ │ + add r2, r9, r2 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ mov r1, r8 │ │ │ │ │ - add r2, r9, r2, lsl #3 │ │ │ │ │ - mov r0, fp │ │ │ │ │ - str r5, [sp, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_co │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ ldr r4, [r6, #96] @ 0x60 │ │ │ │ │ add r3, r3, r4 │ │ │ │ │ mov r2, r3 │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ ldr r3, [r6, #92] @ 0x5c │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bgt 2d8 │ │ │ │ │ + bgt 310 │ │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ mov r0, r3 │ │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ mul r3, r5, r3 │ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ │ - b 3f4 │ │ │ │ │ + b 42c │ │ │ │ │ │ │ │ │ │ -0000049c : │ │ │ │ │ +000004ec : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ mov r5, r0 │ │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ cmp r4, #0 │ │ │ │ │ - bne 4c8 │ │ │ │ │ + bne 52c │ │ │ │ │ ldr r0, [r5, #104] @ 0x68 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_triggen_destroy │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r4, [r5, #104] @ 0x68 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ │ - ldr r1, [r5, #72] @ 0x48 │ │ │ │ │ mov r0, #2 │ │ │ │ │ + ldr r1, [r5, #72] @ 0x48 │ │ │ │ │ mul r1, r3, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktriggen │ │ │ │ │ mov r4, r0 │ │ │ │ │ - str r4, [r5, #104] @ 0x68 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + b 518 │ │ │ │ │ │ │ │ │ │ -000004e8 : │ │ │ │ │ +00000548 : │ │ │ │ │ fftw_ct_genericbuf_register(): │ │ │ │ │ - ldr r2, [pc, #212] @ 5c4 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr r1, [pc, #208] @ 5c8 │ │ │ │ │ - ldr fp, [pc, #208] @ 5cc │ │ │ │ │ + ldr r2, [pc, #248] @ 648 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + ldr r1, [pc, #244] @ 64c │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - ldr sl, [pc, #204] @ 5d0 │ │ │ │ │ - ldr r3, [r2, r1] │ │ │ │ │ + ldr fp, [pc, #232] @ 650 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, r0 │ │ │ │ │ + ldr sl, [pc, #224] @ 654 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #28 │ │ │ │ │ + ldr r3, [r2, r1] │ │ │ │ │ add fp, pc, fp │ │ │ │ │ add r6, fp, #28 │ │ │ │ │ + add sl, pc, sl │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - mov r9, r0 │ │ │ │ │ add r3, fp, #48 @ 0x30 │ │ │ │ │ - add sl, pc, sl │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ str r6, [sp, #16] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ str fp, [sp, #20] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ mov r8, #0 │ │ │ │ │ add r4, r3, #28 │ │ │ │ │ ldr r7, [fp] │ │ │ │ │ - ldr r5, [r4], #4 │ │ │ │ │ mov r3, sl │ │ │ │ │ mov r2, #1 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, #28 │ │ │ │ │ + ldr r5, [r4], #4 │ │ │ │ │ str r8, [sp] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_ct │ │ │ │ │ mov r1, r0 │ │ │ │ │ str r5, [r0, #24] │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldr r6, [r3] │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - beq 5a0 │ │ │ │ │ + beq 610 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r3, sl │ │ │ │ │ + str r8, [sp] │ │ │ │ │ mov r2, #1 │ │ │ │ │ mov r0, #28 │ │ │ │ │ - str r8, [sp] │ │ │ │ │ blx r6 │ │ │ │ │ mov r1, r0 │ │ │ │ │ str r5, [r0, #24] │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ cmp r4, r3 │ │ │ │ │ - bne 538 │ │ │ │ │ + bne 5a8 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ add fp, fp, #4 │ │ │ │ │ cmp fp, r3 │ │ │ │ │ - bne 52c │ │ │ │ │ + bne 59c │ │ │ │ │ add sp, sp, #28 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x000000c4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x000000e4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_mksolver_ct_hook │ │ │ │ │ - .word 0x000000bc │ │ │ │ │ + .word 0x000000cc │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0xfffffb28 │ │ │ │ │ + .word 0xfffffacc │ │ │ ├── direct.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4060 (bytes into file) │ │ │ │ │ + Start of section headers: 4240 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0xfdc: │ │ │ │ │ +There are 15 section headers, starting at offset 0x1090: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000940 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000e3c 0000f0 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000974 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000974 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000974 000037 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0009ab 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000f2c 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 0009bb 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000f4c 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 0009c7 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0009c7 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 0009f4 0002b0 10 13 24 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 000ca4 000197 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 000f54 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0009f4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000ef0 0000f0 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000a28 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000a28 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000a28 000037 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000a5f 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000fe0 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 000a6f 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 001000 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 000a7b 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000a7b 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 000aa8 0002b0 10 13 24 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 000d58 000197 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 001008 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,28 +1,28 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 43 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 84 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 3: 00000054 180 FUNC LOCAL DEFAULT 1 apply_extra_iter │ │ │ │ │ - 4: 00000108 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 2: 00000000 96 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 3: 00000060 216 FUNC LOCAL DEFAULT 1 apply_extra_iter │ │ │ │ │ + 4: 00000138 4 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 7: 00000020 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ - 8: 0000010c 124 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 9: 00000180 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000188 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 00000188 1128 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 12: 000005dc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 13: 000005f0 744 FUNC LOCAL DEFAULT 1 apply_buf │ │ │ │ │ - 14: 000005f0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 15: 00000908 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 16: 0000090c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 17: 0000093c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 0000013c 144 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 9: 000001c4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 000001cc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 000001cc 1160 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 12: 00000640 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 13: 00000654 784 FUNC LOCAL DEFAULT 1 apply_buf │ │ │ │ │ + 14: 00000654 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 15: 000009a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 16: 000009ac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 17: 000009f0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 20: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 21: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 22: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 23: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_tornk1 │ │ │ │ │ @@ -35,12 +35,12 @@ │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idivmod │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_iabs │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_inplace_strides2 │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_pair_ci │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_cpy2d_pair_co │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ - 38: 000008d8 52 FUNC GLOBAL DEFAULT 1 fftw_mksolver_dft_direct │ │ │ │ │ + 38: 00000964 72 FUNC GLOBAL DEFAULT 1 fftw_mksolver_dft_direct │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ - 40: 0000090c 52 FUNC GLOBAL DEFAULT 1 fftw_mksolver_dft_directbuf │ │ │ │ │ + 40: 000009ac 72 FUNC GLOBAL DEFAULT 1 fftw_mksolver_dft_directbuf │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_null_awake │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,44 +1,44 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xe3c contains 30 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xef0 contains 30 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000180 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000184 00000703 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ -000001fc 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -00000334 0000191c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000388 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -00000394 00001a1c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -000003a8 00001b1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ -000003b4 00001c1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -000003d4 00001d1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -000003e4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ -000004d4 00001f1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000538 0000191c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000560 0000201c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -0000056c 0000201c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -0000058c 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -000005ac 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -000005c0 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -000005e0 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -000005e8 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000700 0000221c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ -00000788 0000231c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ -000007d4 0000221c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ -000008a0 0000231c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ -000008b4 0000241c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000008c4 0000251c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -000008f0 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000908 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -00000924 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -0000093c 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000001c4 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000001c8 00000703 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ +00000264 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +0000039c 0000191c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000003f4 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +00000400 00001a1c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +00000410 00001b1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +0000041c 00001c1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +0000043c 00001d1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +0000044c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000494 0000181c R_ARM_CALL 00000000 fftw_tensor_tornk1 │ │ │ │ │ +00000538 00001f1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +0000059c 0000191c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000005c4 0000201c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +000005d0 0000201c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +000005f0 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +00000610 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +00000624 0000211c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +00000644 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000064c 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000077c 0000221c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ +00000804 0000231c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ +00000850 0000221c R_ARM_CALL 00000000 fftw_cpy2d_pair_ci │ │ │ │ │ +00000930 0000231c R_ARM_CALL 00000000 fftw_cpy2d_pair_co │ │ │ │ │ +00000944 0000241c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000950 0000251c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000984 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000009a8 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000009cc 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000009f0 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xf2c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xfe0 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002902 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ 00000004 00002a02 R_ARM_ABS32 00000000 fftw_null_awake │ │ │ │ │ -00000008 00000802 R_ARM_ABS32 0000010c print │ │ │ │ │ -0000000c 00000402 R_ARM_ABS32 00000108 destroy │ │ │ │ │ +00000008 00000802 R_ARM_ABS32 0000013c print │ │ │ │ │ +0000000c 00000402 R_ARM_ABS32 00000138 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xf4c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x1000 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000b02 R_ARM_ABS32 00000188 mkplan │ │ │ │ │ +00000004 00000b02 R_ARM_ABS32 000001cc mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,649 +2,694 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply(): │ │ │ │ │ mov ip, r0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ mov r0, r1 │ │ │ │ │ - sub sp, sp, #24 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r1, r2 │ │ │ │ │ mov r2, r3 │ │ │ │ │ ldr r3, [ip, #88] @ 0x58 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #24 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ ldr r3, [ip, #84] @ 0x54 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldr r3, [ip, #80] @ 0x50 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [ip, #64] @ 0x40 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldr r4, [ip, #92] @ 0x5c │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000054 : │ │ │ │ │ +00000060 : │ │ │ │ │ apply_extra_iter(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldr r5, [r0, #80] @ 0x50 │ │ │ │ │ - sub sp, sp, #28 │ │ │ │ │ - mov r8, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, r3 │ │ │ │ │ ldr r3, [r0, #88] @ 0x58 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + mov r7, r2 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + sub sp, sp, #28 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ sub r5, r5, #1 │ │ │ │ │ + ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [r0, #84] @ 0x54 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ str r5, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #56] @ 0x38 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + mov r3, r8 │ │ │ │ │ ldr ip, [r4, #92] @ 0x5c │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ blx ip │ │ │ │ │ + ldr ip, [r4, #84] @ 0x54 │ │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ │ - mul r0, r5, r0 │ │ │ │ │ + mul ip, r5, ip │ │ │ │ │ mul r5, r3, r5 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ mov r3, #1 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + add r1, r7, ip │ │ │ │ │ + add r0, r6, ip │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + add r2, r9, r5 │ │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - add r1, r7, r0, lsl #3 │ │ │ │ │ + add r3, r8, r5 │ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ │ - add r3, r9, r5, lsl #3 │ │ │ │ │ - add r2, r8, r5, lsl #3 │ │ │ │ │ - add r0, r6, r0, lsl #3 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #28 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000108 : │ │ │ │ │ +00000138 : │ │ │ │ │ destroy(): │ │ │ │ │ bx lr │ │ │ │ │ │ │ │ │ │ -0000010c : │ │ │ │ │ +0000013c : │ │ │ │ │ print(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ mov r0, r1 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r1, [r3, #96] @ 0x60 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r4, [r0] │ │ │ │ │ + ldr r3, [r3, #80] @ 0x50 │ │ │ │ │ ldr ip, [r1, #8] │ │ │ │ │ ldr r1, [r1, #16] │ │ │ │ │ ldr r2, [ip] │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - ldr r4, [r0] │ │ │ │ │ - ldr r3, [r3, #80] @ 0x50 │ │ │ │ │ ldr ip, [ip, #4] │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ - beq 168 │ │ │ │ │ + beq 1a4 │ │ │ │ │ add r1, r2, #3 │ │ │ │ │ - bic r1, r1, #3 │ │ │ │ │ stm sp, {r3, ip} │ │ │ │ │ mov r3, r2 │ │ │ │ │ + bic r1, r1, #3 │ │ │ │ │ add r2, r1, #2 │ │ │ │ │ - ldr r1, [pc, #36] @ 180 │ │ │ │ │ + ldr r1, [pc, #52] @ 1c4 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - ldr r1, [pc, #20] @ 184 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr r1, [pc, #28] @ 1c8 │ │ │ │ │ str ip, [sp] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000020 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000030 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x0000000c │ │ │ │ │ + .word 0x00000014 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -00000188 : │ │ │ │ │ +000001cc : │ │ │ │ │ mkplan(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr r7, [r0, #8] │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + ldr r7, [r0, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldr r0, [r0, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ - cmp r0, #0 │ │ │ │ │ - mov r6, r1 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ │ + cmp r0, #0 │ │ │ │ │ ldr r1, [r3] │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - beq 1c8 │ │ │ │ │ + beq 230 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - beq 404 │ │ │ │ │ + beq 468 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - bne 1bc │ │ │ │ │ + bne 210 │ │ │ │ │ ldr r0, [r6, #8] │ │ │ │ │ ldr r2, [r0] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bgt 1bc │ │ │ │ │ + bgt 210 │ │ │ │ │ ldr r2, [r3, #4] │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 1bc │ │ │ │ │ + bne 210 │ │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ ldr r3, [r6, #4] │ │ │ │ │ ldr r2, [r7, #40] @ 0x28 │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ str r1, [sp, #16] │ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ │ str r4, [sp, #24] │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ ldr r1, [r3, #12] │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ + add r1, r6, #12 │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - add r1, r6, #12 │ │ │ │ │ ldr r3, [r6, #24] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ ldr r8, [r2] │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ blx r8 │ │ │ │ │ + subs r8, r0, #0 │ │ │ │ │ ldr r1, [r6, #12] │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ - subs r8, r0, #0 │ │ │ │ │ - bne 544 │ │ │ │ │ + bne 5a8 │ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ ldr r0, [r6, #4] │ │ │ │ │ ldr ip, [r7, #40] @ 0x28 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ str r4, [sp, #24] │ │ │ │ │ sub r2, r2, #1 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ ldr r2, [r0, #12] │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [r0, #8] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ ldr r2, [r6, #24] │ │ │ │ │ str r2, [sp] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ ldr r9, [ip] │ │ │ │ │ ldr r2, [r6, #16] │ │ │ │ │ blx r9 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r3, [r6, #4] │ │ │ │ │ mov r1, #2 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ ldr r2, [r7, #40] @ 0x28 │ │ │ │ │ - str r4, [sp, #24] │ │ │ │ │ - str r8, [sp, #20] │ │ │ │ │ - str r8, [sp, #16] │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str r8, [sp, #20] │ │ │ │ │ + str r4, [sp, #24] │ │ │ │ │ ldr r1, [r3, #12] │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ + add r1, r6, #12 │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - add r1, r6, #12 │ │ │ │ │ ldr r3, [r6, #24] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ ldr r4, [r2] │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ blx r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r2, [r6, #12] │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 59c │ │ │ │ │ - ldr r2, [pc, #692] @ 5dc │ │ │ │ │ + beq 600 │ │ │ │ │ + ldr r2, [pc, #688] @ 640 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - ldr r1, [pc, #688] @ 5e0 │ │ │ │ │ + ldr r1, [pc, #684] @ 644 │ │ │ │ │ mov r0, #104 @ 0x68 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r2, [r6, #4] │ │ │ │ │ + add r8, r7, #8 │ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ │ + add r6, r4, #8 │ │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ │ ldr r3, [r2, #4] │ │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ │ add r3, r3, #3 │ │ │ │ │ + ldr r1, [r2, #8] │ │ │ │ │ bic r3, r3, #3 │ │ │ │ │ add r3, r3, #2 │ │ │ │ │ - ldr r1, [r2, #8] │ │ │ │ │ - lsl r3, r3, #1 │ │ │ │ │ ldr r2, [r2, #12] │ │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ │ + lsl r3, r3, #1 │ │ │ │ │ str r1, [r4, #64] @ 0x40 │ │ │ │ │ - add r6, r4, #8 │ │ │ │ │ add r1, r4, #80 @ 0x50 │ │ │ │ │ str r2, [r4, #68] @ 0x44 │ │ │ │ │ - str r3, [r4, #72] @ 0x48 │ │ │ │ │ add r2, r4, #84 @ 0x54 │ │ │ │ │ + str r3, [r4, #72] @ 0x48 │ │ │ │ │ add r3, r4, #88 @ 0x58 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ str r5, [r4, #96] @ 0x60 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ ldr r1, [r3, #4] │ │ │ │ │ - add r8, r7, #8 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ ldr r5, [r5, #16] │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - beq 3ec │ │ │ │ │ - ldr r3, [r4, #80] @ 0x50 │ │ │ │ │ + beq 454 │ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ │ mul r0, r3, r0 │ │ │ │ │ lsl r0, r0, #2 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r4, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #32] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ clz r3, r5 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ lsr r3, r3, #5 │ │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ │ - add sp, sp, #60 @ 0x3c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 214 │ │ │ │ │ ldr r0, [r6, #8] │ │ │ │ │ ldr r2, [r0] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bne 1bc │ │ │ │ │ + bne 210 │ │ │ │ │ ldr r2, [r3, #4] │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 1bc │ │ │ │ │ + bne 210 │ │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_tornk1 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r3, [r4, #164] @ 0xa4 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - bne 558 │ │ │ │ │ + bne 5bc │ │ │ │ │ ldr r8, [r7] │ │ │ │ │ + mov sl, #2 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ │ add r8, r8, #3 │ │ │ │ │ + str sl, [sp, #16] │ │ │ │ │ bic r8, r8, #3 │ │ │ │ │ add r8, r8, #2 │ │ │ │ │ - mov sl, #2 │ │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ │ - str r4, [sp, #24] │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - str sl, [sp, #16] │ │ │ │ │ + lsl r9, r8, #1 │ │ │ │ │ str r8, [sp, #12] │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ + str r4, [sp, #24] │ │ │ │ │ ldr r2, [r6, #4] │ │ │ │ │ - lsl r9, r8, #1 │ │ │ │ │ ldr r2, [r2, #12] │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ str r9, [sp, #4] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ ldr r2, [r6, #24] │ │ │ │ │ str r2, [sp] │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - ldr fp, [r3] │ │ │ │ │ mov r2, #8 │ │ │ │ │ + ldr fp, [r3] │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ - mov r0, r7 │ │ │ │ │ blx fp │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ mov r1, r8 │ │ │ │ │ - ldr fp, [r7, #40] @ 0x28 │ │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ - str r4, [sp, #24] │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ + ldr fp, [r7, #40] @ 0x28 │ │ │ │ │ str sl, [sp, #16] │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ + str r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ - ldr r2, [r6, #4] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ mov r1, #0 │ │ │ │ │ + ldr r2, [r6, #4] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ ldr r2, [r2, #12] │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ str r9, [sp, #4] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ ldr r2, [r6, #24] │ │ │ │ │ str r2, [sp] │ │ │ │ │ - ldr r4, [fp] │ │ │ │ │ mov r2, #8 │ │ │ │ │ + ldr r4, [fp] │ │ │ │ │ blx r4 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r2, [r6, #12] │ │ │ │ │ ldr r3, [r6, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 5bc │ │ │ │ │ - ldr r2, [pc, #184] @ 5e4 │ │ │ │ │ - ldr r1, [pc, #184] @ 5e8 │ │ │ │ │ + beq 620 │ │ │ │ │ + ldr r2, [pc, #184] @ 648 │ │ │ │ │ + mov r0, #104 @ 0x68 │ │ │ │ │ + ldr r1, [pc, #180] @ 64c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #104 @ 0x68 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ mov r4, r0 │ │ │ │ │ - b 33c │ │ │ │ │ + b 3a4 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - beq 57c │ │ │ │ │ - ldr r2, [pc, #152] @ 5ec │ │ │ │ │ + beq 5e0 │ │ │ │ │ + ldr r2, [pc, #152] @ 650 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - b 328 │ │ │ │ │ + b 390 │ │ │ │ │ ldr r3, [r6, #4] │ │ │ │ │ ldr r0, [r3, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ cmp r8, r0 │ │ │ │ │ - ble 1bc │ │ │ │ │ - b 448 │ │ │ │ │ + ble 210 │ │ │ │ │ + b 4ac │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - beq 54c │ │ │ │ │ + beq 5b0 │ │ │ │ │ ldmib r6, {r0, r1} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1bc │ │ │ │ │ - b 54c │ │ │ │ │ + beq 210 │ │ │ │ │ + b 5b0 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - beq 320 │ │ │ │ │ + beq 388 │ │ │ │ │ ldmib r6, {r0, r1} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 320 │ │ │ │ │ - b 1bc │ │ │ │ │ + bne 388 │ │ │ │ │ + b 210 │ │ │ │ │ ldmib r6, {r0, r1} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 524 │ │ │ │ │ + bne 588 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ cmp r8, r3 │ │ │ │ │ - blt 1bc │ │ │ │ │ - b 524 │ │ │ │ │ - .word 0xfffffd28 │ │ │ │ │ - .word 0x000002a8 │ │ │ │ │ + blt 210 │ │ │ │ │ + b 588 │ │ │ │ │ + .word 0xfffffccc │ │ │ │ │ + .word 0x000002a4 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0x000000bc │ │ │ │ │ - .word 0x000000b0 │ │ │ │ │ + .word 0x000000b8 │ │ │ │ │ + .word 0x000000ac │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffaa8 │ │ │ │ │ + .word 0xfffffa44 │ │ │ │ │ │ │ │ │ │ -000005f0 : │ │ │ │ │ +00000654 : │ │ │ │ │ apply_buf(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r8, r3 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ add fp, sp, #32 │ │ │ │ │ - sub sp, sp, #52 @ 0x34 │ │ │ │ │ mov sl, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #52 @ 0x34 │ │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ │ - mov r8, r3 │ │ │ │ │ + ldr r3, [r0, #80] @ 0x50 │ │ │ │ │ add r5, r2, #3 │ │ │ │ │ bic r5, r5, #3 │ │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ │ add r5, r5, #2 │ │ │ │ │ str r3, [fp, #-52] @ 0xffffffcc │ │ │ │ │ mul r3, r5, r2 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ lsl r3, r3, #4 │ │ │ │ │ cmp r3, #65536 @ 0x10000 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ str r3, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ - bcs 8c0 │ │ │ │ │ + bcs 94c │ │ │ │ │ sub sp, sp, r3 │ │ │ │ │ add r3, sp, #24 │ │ │ │ │ mov r1, r3 │ │ │ │ │ str r3, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ ldr r3, [fp, #-52] @ 0xffffffcc │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ - sub r3, r3, r5 │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r1, [r4, #84] @ 0x54 │ │ │ │ │ - ble 79c │ │ │ │ │ + sub r3, r3, r5 │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ + ble 818 │ │ │ │ │ mov r7, #0 │ │ │ │ │ mov r6, #2 │ │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ - b 6d4 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ + b 750 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - stmib sp, {r2, r5, r6} │ │ │ │ │ mov ip, lr │ │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ │ + stmib sp, {r2, r5, r6} │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ │ blx ip │ │ │ │ │ ldr r1, [r4, #84] @ 0x54 │ │ │ │ │ + add r7, r7, r5 │ │ │ │ │ ldr r2, [fp, #4] │ │ │ │ │ mul r3, r5, r1 │ │ │ │ │ - add r7, r7, r5 │ │ │ │ │ - add r9, r9, r3, lsl #3 │ │ │ │ │ - add sl, sl, r3, lsl #3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r9, r9, r3 │ │ │ │ │ + add sl, sl, r3 │ │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ mul r3, r5, r3 │ │ │ │ │ - add r8, r8, r3, lsl #3 │ │ │ │ │ - add r3, r2, r3, lsl #3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r8, r8, r3 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + ldr r2, [r4, #76] @ 0x4c │ │ │ │ │ str r3, [fp, #4] │ │ │ │ │ ldr r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ - ldr r2, [r4, #76] @ 0x4c │ │ │ │ │ cmp r7, r3 │ │ │ │ │ - bge 790 │ │ │ │ │ + bge 80c │ │ │ │ │ + str r5, [sp, #12] │ │ │ │ │ + mov r0, r9 │ │ │ │ │ str r1, [sp, #16] │ │ │ │ │ + mov r1, sl │ │ │ │ │ str r6, [sp, #20] │ │ │ │ │ - str r5, [sp, #12] │ │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ - mov r1, sl │ │ │ │ │ stm sp, {r2, r3} │ │ │ │ │ - mov r0, r9 │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_ci │ │ │ │ │ ldr r2, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ ldr r1, [r4, #88] @ 0x58 │ │ │ │ │ eor ip, r2, r2, asr #31 │ │ │ │ │ - eor r0, r1, r1, asr #31 │ │ │ │ │ + ldr lr, [r4, #92] @ 0x5c │ │ │ │ │ sub ip, ip, r2, asr #31 │ │ │ │ │ + eor r0, r1, r1, asr #31 │ │ │ │ │ sub r0, r0, r1, asr #31 │ │ │ │ │ cmp ip, r0 │ │ │ │ │ - ldr lr, [r4, #92] @ 0x5c │ │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ - blt 674 │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ + blt 6e8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ + mov ip, lr │ │ │ │ │ stmib sp, {r3, r5, r6} │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r2, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r0, r2 │ │ │ │ │ - mov ip, lr │ │ │ │ │ blx ip │ │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ str r5, [sp, #12] │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ │ ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_co │ │ │ │ │ - b 698 │ │ │ │ │ + b 70c │ │ │ │ │ ldr r3, [fp, #-52] @ 0xffffffcc │ │ │ │ │ sub r3, r3, r7 │ │ │ │ │ str r3, [fp, #-52] @ 0xffffffcc │ │ │ │ │ mov r5, #2 │ │ │ │ │ str r1, [sp, #16] │ │ │ │ │ + mov r0, r9 │ │ │ │ │ + mov r1, sl │ │ │ │ │ str r5, [sp, #20] │ │ │ │ │ ldr r6, [fp, #-52] @ 0xffffffcc │ │ │ │ │ str r6, [sp, #12] │ │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ - mov r0, r9 │ │ │ │ │ stm sp, {r2, r3} │ │ │ │ │ - ldr r7, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + ldr r7, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r7 │ │ │ │ │ - mov r1, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_ci │ │ │ │ │ ldr r2, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ ldr r1, [r4, #88] @ 0x58 │ │ │ │ │ eor ip, r2, r2, asr #31 │ │ │ │ │ - eor r0, r1, r1, asr #31 │ │ │ │ │ + ldr r9, [r4, #92] @ 0x5c │ │ │ │ │ sub ip, ip, r2, asr #31 │ │ │ │ │ + eor r0, r1, r1, asr #31 │ │ │ │ │ sub r0, r0, r1, asr #31 │ │ │ │ │ cmp ip, r0 │ │ │ │ │ - ldr r9, [r4, #92] @ 0x5c │ │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ - bge 838 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - str r5, [sp, #12] │ │ │ │ │ + bge 8c8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - stmib sp, {r2, r6} │ │ │ │ │ mov r0, r7 │ │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ │ - ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + stmib sp, {r2, r6} │ │ │ │ │ mov r2, r8 │ │ │ │ │ + str r5, [sp, #12] │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + ldr r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ │ blx r9 │ │ │ │ │ ldr r3, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ cmp r3, #65536 @ 0x10000 │ │ │ │ │ - bcs 8b0 │ │ │ │ │ + bcs 940 │ │ │ │ │ sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - str r5, [sp, #16] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ str r5, [sp, #12] │ │ │ │ │ + str r5, [sp, #16] │ │ │ │ │ ldr sl, [fp, #-52] @ 0xffffffcc │ │ │ │ │ str r3, [sp] │ │ │ │ │ stmib sp, {r3, sl} │ │ │ │ │ ldr r7, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldr r6, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r6 │ │ │ │ │ blx r9 │ │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - str r5, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ str sl, [sp, #12] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + str r5, [sp, #16] │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [fp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_cpy2d_pair_co │ │ │ │ │ ldr r3, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ cmp r3, #65536 @ 0x10000 │ │ │ │ │ - bcc 830 │ │ │ │ │ + bcc 8ac │ │ │ │ │ ldr r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 8ac │ │ │ │ │ mov r0, r3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ │ mov r1, r0 │ │ │ │ │ str r0, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - b 648 │ │ │ │ │ + b 6bc │ │ │ │ │ │ │ │ │ │ -000008d8 : │ │ │ │ │ +00000964 : │ │ │ │ │ fftw_mksolver_dft_direct(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ - ldr r1, [pc, #32] @ 908 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #48] @ 9a8 │ │ │ │ │ mov r0, #20 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mov r2, #0 │ │ │ │ │ - str r5, [r0, #12] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r4, [r0, #8] │ │ │ │ │ + str r5, [r0, #12] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ str r2, [r0, #16] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0x00000018 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -0000090c : │ │ │ │ │ +000009ac : │ │ │ │ │ fftw_mksolver_dft_directbuf(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r1 │ │ │ │ │ - ldr r1, [pc, #32] @ 93c │ │ │ │ │ mov r5, r0 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #48] @ 9f0 │ │ │ │ │ mov r0, #20 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mov r2, #1 │ │ │ │ │ - str r5, [r0, #12] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ str r4, [r0, #8] │ │ │ │ │ + str r5, [r0, #12] │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ str r2, [r0, #16] │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0x00000018 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── generic.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2984 (bytes into file) │ │ │ │ │ + Start of section headers: 3052 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 16 │ │ │ │ │ Section header string table index: 15 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ -There are 16 section headers, starting at offset 0xba8: │ │ │ │ │ +There are 16 section headers, starting at offset 0xbec: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0005b8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0009c8 000128 08 I 13 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0005ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0005ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0005ec 000011 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0005fd 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000605 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000af0 000020 08 I 13 7 4 │ │ │ │ │ - [ 9] .data.rel.ro.local PROGBITS 00000000 000615 00000c 00 WA 0 0 4 │ │ │ │ │ - [10] .rel.data.rel.ro.local REL 00000000 000b10 000008 08 I 13 9 4 │ │ │ │ │ - [11] .note.GNU-stack PROGBITS 00000000 000621 000000 00 0 0 1 │ │ │ │ │ - [12] .ARM.attributes ARM_ATTRIBUTES 00000000 000621 00002b 00 0 0 1 │ │ │ │ │ - [13] .symtab SYMTAB 00000000 00064c 000260 10 14 24 4 │ │ │ │ │ - [14] .strtab STRTAB 00000000 0008ac 00011b 00 0 0 1 │ │ │ │ │ - [15] .shstrtab STRTAB 00000000 000b18 00008f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0005fc 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000a0c 000128 08 I 13 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000630 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000630 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000630 000011 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000641 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000649 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000b34 000020 08 I 13 7 4 │ │ │ │ │ + [ 9] .data.rel.ro.local PROGBITS 00000000 000659 00000c 00 WA 0 0 4 │ │ │ │ │ + [10] .rel.data.rel.ro.local REL 00000000 000b54 000008 08 I 13 9 4 │ │ │ │ │ + [11] .note.GNU-stack PROGBITS 00000000 000665 000000 00 0 0 1 │ │ │ │ │ + [12] .ARM.attributes ARM_ATTRIBUTES 00000000 000665 00002b 00 0 0 1 │ │ │ │ │ + [13] .symtab SYMTAB 00000000 000690 000260 10 14 24 4 │ │ │ │ │ + [14] .strtab STRTAB 00000000 0008f0 00011b 00 0 0 1 │ │ │ │ │ + [15] .shstrtab STRTAB 00000000 000b5c 00008f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -4,22 +4,22 @@ │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 4: 00000000 32 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ 5: 0000001c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000020 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00000020 1052 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 8: 0000043c 68 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 9: 0000047c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000480 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 00000480 268 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 12: 00000584 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 13: 0000058c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 14: 000005b4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 00000020 1088 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 8: 00000460 68 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 9: 000004a0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 000004a4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 000004a4 288 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 12: 000005bc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 13: 000005c4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 14: 000005f8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 17: 00000000 8 OBJECT LOCAL DEFAULT 6 half_tw.0 │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 20: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.1 │ │ │ │ │ 21: 00000000 0 SECTION LOCAL DEFAULT 9 .data.rel.ro.local │ │ │ │ │ @@ -30,12 +30,12 @@ │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_malloc_plain │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_twiddle_awake │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_is_prime │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ - 33: 0000058c 44 FUNC GLOBAL DEFAULT 1 fftw_dft_generic_register │ │ │ │ │ + 33: 000005c4 56 FUNC GLOBAL DEFAULT 1 fftw_dft_generic_register │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_null_destroy │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,51 +1,51 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x9c8 contains 37 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xa0c contains 37 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 0000001c 00000203 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000000cc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000000e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000108 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000118 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000128 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e0 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001fc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000210 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000238 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000248 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000025c 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000026c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000288 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b0 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000011c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000012c 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000013c 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000200 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000210 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000024c 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000025c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000270 00001a1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000002c4 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002d8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 00001b1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -0000033c 00001c1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000390 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002d8 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002ec 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000034c 00001b1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +00000364 00001c1c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ 000003bc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000003d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003e0 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f0 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 00001d1c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ -0000047c 00000f03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -0000050c 00001e1c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ -0000052c 00001f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -0000055c 0000201c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000574 0000201c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000588 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -000005a0 0000221c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -000005b0 0000231d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -000005b4 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000003e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000404 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000041c 0000191c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 00001d1c R_ARM_CALL 00000000 fftw_twiddle_awake │ │ │ │ │ +000004a0 00000f03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000544 00001e1c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ +00000564 00001f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000594 0000201c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000005ac 0000201c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000005c0 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000005dc 0000221c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000005f4 0000231d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +000005f8 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xaf0 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xb34 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002402 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000802 R_ARM_ABS32 0000043c awake │ │ │ │ │ +00000004 00000802 R_ARM_ABS32 00000460 awake │ │ │ │ │ 00000008 00000402 R_ARM_ABS32 00000000 print │ │ │ │ │ 0000000c 00002502 R_ARM_ABS32 00000000 fftw_plan_null_destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xb10 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xb54 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000b02 R_ARM_ABS32 00000480 mkplan │ │ │ │ │ +00000004 00000b02 R_ARM_ABS32 000004a4 mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,149 +1,154 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ print(): │ │ │ │ │ - mov r2, r0 │ │ │ │ │ ldr r3, [r1] │ │ │ │ │ + mov r2, r0 │ │ │ │ │ mov r0, r1 │ │ │ │ │ ldr r1, [pc, #8] @ 1c │ │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bx r3 │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ 00000020 : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, r2 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ add fp, sp, #32 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ │ - mov r9, r2 │ │ │ │ │ ldr r2, [r0, #64] @ 0x40 │ │ │ │ │ + str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ ldr sl, [r0, #68] @ 0x44 │ │ │ │ │ + ldr r4, [r0, #72] @ 0x48 │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ + ldr r3, [r0, #76] @ 0x4c │ │ │ │ │ str r2, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ lsl r2, sl, #4 │ │ │ │ │ cmp r2, #65536 @ 0x10000 │ │ │ │ │ - str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ - ldr r4, [r0, #72] @ 0x48 │ │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ │ - mov r5, r1 │ │ │ │ │ str r2, [fp, #-104] @ 0xffffff98 │ │ │ │ │ - bcs 31c │ │ │ │ │ + bcs 344 │ │ │ │ │ sub sp, sp, r2 │ │ │ │ │ mov r2, sp │ │ │ │ │ str sp, [fp, #-84] @ 0xffffffac │ │ │ │ │ ldrd r0, [r5] │ │ │ │ │ cmp sl, #2 │ │ │ │ │ strd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ strd r0, [r2] │ │ │ │ │ ldrd r0, [r9] │ │ │ │ │ strd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ strd r0, [r2, #8] │ │ │ │ │ - ble 420 │ │ │ │ │ + ble 444 │ │ │ │ │ add r2, r2, #48 @ 0x30 │ │ │ │ │ cmp r4, #1 │ │ │ │ │ str r2, [fp, #-100] @ 0xffffff9c │ │ │ │ │ - bne 348 │ │ │ │ │ + bne 36c │ │ │ │ │ sub ip, sl, #3 │ │ │ │ │ mov r4, r2 │ │ │ │ │ - add r8, r5, #8 │ │ │ │ │ + lsl r6, sl, #3 │ │ │ │ │ lsr r2, ip, #1 │ │ │ │ │ - add r7, r5, sl, lsl #3 │ │ │ │ │ - add r6, r9, sl, lsl #3 │ │ │ │ │ + add r8, r5, #8 │ │ │ │ │ + str r3, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + add r7, r5, r6 │ │ │ │ │ + add r6, r9, r6 │ │ │ │ │ str sl, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ add r8, r8, r2, lsl #3 │ │ │ │ │ mov sl, ip │ │ │ │ │ - str r3, [fp, #-68] @ 0xffffffbc │ │ │ │ │ ldrd r2, [r5, #8]! │ │ │ │ │ + add r4, r4, #32 │ │ │ │ │ ldrd r0, [r7, #-8]! │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r4, r4, #32 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [r4, #-64] @ 0xffffffc0 │ │ │ │ │ ldrd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ + strd r2, [r4, #-64] @ 0xffffffc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r9, #8]! │ │ │ │ │ strd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ ldrd r0, [r6, #-8]! │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [r4, #-56] @ 0xffffffc8 │ │ │ │ │ ldrd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + strd r2, [r4, #-56] @ 0xffffffc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r7] │ │ │ │ │ strd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldrd r0, [r5] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [r4, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r2, [r6] │ │ │ │ │ ldrd r0, [r9] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ cmp r5, r8 │ │ │ │ │ strd r0, [r4, #-40] @ 0xffffffd8 │ │ │ │ │ - bne c4 │ │ │ │ │ + bne d8 │ │ │ │ │ mov ip, sl │ │ │ │ │ - ldr sl, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ ldr r3, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + ldr sl, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ sub lr, sl, #1 │ │ │ │ │ ldr r2, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ - ldrd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ lsl r6, r3, #3 │ │ │ │ │ + sub sl, sl, #-536870911 @ 0xe0000001 │ │ │ │ │ + lsr ip, ip, #1 │ │ │ │ │ + mov r7, #1 │ │ │ │ │ + ldrd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ + add r9, ip, #2 │ │ │ │ │ + str r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ strd r0, [r2] │ │ │ │ │ - ldr r2, [fp, #4] │ │ │ │ │ ldrd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ - sub sl, sl, #-536870911 @ 0xe0000001 │ │ │ │ │ + ldr r2, [fp, #4] │ │ │ │ │ strd r0, [r2] │ │ │ │ │ mul r0, r3, lr │ │ │ │ │ - lsl r2, sl, #3 │ │ │ │ │ mov r3, r6 │ │ │ │ │ + lsl r2, sl, #3 │ │ │ │ │ lsl sl, r0, #3 │ │ │ │ │ - lsr ip, ip, #1 │ │ │ │ │ - str r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ - add r9, ip, #2 │ │ │ │ │ + str r2, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ mov r6, sl │ │ │ │ │ - mov r7, #1 │ │ │ │ │ mov sl, r3 │ │ │ │ │ - str r2, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ - ldr r1, [fp, #-84] @ 0xffffffac │ │ │ │ │ ldr r4, [fp, #-100] @ 0xffffff9c │ │ │ │ │ - ldrd r2, [r1] │ │ │ │ │ mov r8, #1 │ │ │ │ │ + str r6, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldr r1, [fp, #-84] @ 0xffffffac │ │ │ │ │ + str r7, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ + ldrd r2, [r1] │ │ │ │ │ strd r2, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldrd r2, [r1, #8] │ │ │ │ │ - str r7, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ strd r2, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - ldr r3, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ add r5, r3, #16 │ │ │ │ │ mov r3, #0 │ │ │ │ │ strd r2, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ strd r2, [fp, #-52] @ 0xffffffcc │ │ │ │ │ - str r6, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd r6, [r5, #-16] │ │ │ │ │ - ldrd r2, [r4, #-32] @ 0xffffffe0 │ │ │ │ │ + add r8, r8, #1 │ │ │ │ │ + add r4, r4, #32 │ │ │ │ │ + add r5, r5, #16 │ │ │ │ │ + ldrd r2, [r4, #-64] @ 0xffffffc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - add r4, r4, #32 │ │ │ │ │ - add r5, r5, #16 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r4, #-56] @ 0xffffffc8 │ │ │ │ │ strd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ @@ -153,16 +158,16 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [r5, #-24] @ 0xffffffe8 │ │ │ │ │ - ldrd r2, [r4, #-48] @ 0xffffffd0 │ │ │ │ │ strd r0, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + ldrd r2, [r4, #-48] @ 0xffffffd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ @@ -177,27 +182,27 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ cmp r8, r9 │ │ │ │ │ strd r0, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - bne 1d0 │ │ │ │ │ + bne 1e4 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + ldr r6, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r4, [fp, #-68] @ 0xffffffbc │ │ │ │ │ ldr r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ - ldrd r2, [fp, #-52] @ 0xffffffcc │ │ │ │ │ - ldr r6, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ ldr r7, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ - add r7, r7, #1 │ │ │ │ │ + ldrd r4, [fp, #-68] @ 0xffffffbc │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ + ldrd r2, [fp, #-52] @ 0xffffffcc │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [fp, #4] │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ ldrd r2, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ @@ -206,217 +211,229 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [fp, #-52] @ 0xffffffcc │ │ │ │ │ strd r0, [r8, r6] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ │ ldr r2, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ cmp r7, r9 │ │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ ldr r3, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ str r3, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ ldr r3, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ sub r6, r6, r3 │ │ │ │ │ - bne 194 │ │ │ │ │ + bne 1a8 │ │ │ │ │ ldr r3, [fp, #-104] @ 0xffffff98 │ │ │ │ │ cmp r3, #65536 @ 0x10000 │ │ │ │ │ - bcs 338 │ │ │ │ │ + bcs 360 │ │ │ │ │ sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r0, r2 │ │ │ │ │ str r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ ldr r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ mov r2, r0 │ │ │ │ │ str r0, [fp, #-84] @ 0xffffffac │ │ │ │ │ - b 6c │ │ │ │ │ + b 7c │ │ │ │ │ ldr r0, [fp, #-84] @ 0xffffffac │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - sub sp, fp, #32 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 328 │ │ │ │ │ sub lr, sl, #1 │ │ │ │ │ lsl r1, r4, #3 │ │ │ │ │ - mul r4, lr, r4 │ │ │ │ │ sub ip, sl, #3 │ │ │ │ │ mov r7, r2 │ │ │ │ │ lsr r2, ip, #1 │ │ │ │ │ + mov r8, #1 │ │ │ │ │ + mul r4, lr, r4 │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + str lr, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ add r2, r2, #2 │ │ │ │ │ str sl, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - mov r8, #1 │ │ │ │ │ mov sl, r1 │ │ │ │ │ - str r2, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - str r3, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ str ip, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ - str lr, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + str r3, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ + str r2, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ ldrd r2, [r5, r4] │ │ │ │ │ + add r8, r8, #1 │ │ │ │ │ + add r7, r7, #32 │ │ │ │ │ ldrd r0, [r5, r6] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - add r7, r7, #32 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [r7, #-64] @ 0xffffffc0 │ │ │ │ │ ldrd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ + strd r2, [r7, #-64] @ 0xffffffc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r9, r4] │ │ │ │ │ strd r0, [fp, #-52] @ 0xffffffcc │ │ │ │ │ ldrd r0, [r9, r6] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ ldrd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + strd r2, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [r5, r4] │ │ │ │ │ strd r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ ldrd r0, [r5, r6] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [r7, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r2, [r9, r4] │ │ │ │ │ + sub r4, r4, sl │ │ │ │ │ ldrd r0, [r9, r6] │ │ │ │ │ + add r6, r6, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ │ - add r6, r6, sl │ │ │ │ │ - cmp r8, r3 │ │ │ │ │ - sub r4, r4, sl │ │ │ │ │ strd r0, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ - bne 388 │ │ │ │ │ - ldr sl, [fp, #-68] @ 0xffffffbc │ │ │ │ │ - ldr r3, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ - ldr ip, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + cmp r8, r3 │ │ │ │ │ + bne 3ac │ │ │ │ │ ldr lr, [fp, #-92] @ 0xffffffa4 │ │ │ │ │ - b 148 │ │ │ │ │ + ldr ip, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldr r3, [fp, #-76] @ 0xffffffb4 │ │ │ │ │ + ldr sl, [fp, #-68] @ 0xffffffbc │ │ │ │ │ + b 15c │ │ │ │ │ ldr r1, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ ldrd r2, [fp, #-52] @ 0xffffffcc │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - ldr r1, [fp, #4] │ │ │ │ │ ldrd r2, [fp, #-44] @ 0xffffffd4 │ │ │ │ │ + ldr r1, [fp, #4] │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - b 308 │ │ │ │ │ + b 31c │ │ │ │ │ │ │ │ │ │ -0000043c : │ │ │ │ │ +00000460 : │ │ │ │ │ awake(): │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r3, [ip, #68] @ 0x44 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ + add r1, ip, #64 @ 0x40 │ │ │ │ │ sub r2, r3, #1 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ add r2, r2, r2, lsr #31 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ asr r2, r2, #1 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - ldr r2, [pc, #24] @ 47c │ │ │ │ │ - mov r0, r1 │ │ │ │ │ + ldr r2, [pc, #12] @ 4a0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - add r1, ip, #64 @ 0x40 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_twiddle_awake │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ - .word 0x00000010 │ │ │ │ │ + .word 0x00000008 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ │ │ │ │ │ -00000480 : │ │ │ │ │ +000004a4 : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ ldr r1, [r3] │ │ │ │ │ cmp r1, #1 │ │ │ │ │ - beq 4a0 │ │ │ │ │ + beq 4d8 │ │ │ │ │ mov r0, #0 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r1, [r5, #8] │ │ │ │ │ ldr r6, [r1] │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - bne 498 │ │ │ │ │ + bne 4c4 │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ cmp r0, #0 │ │ │ │ │ and r3, r0, #1 │ │ │ │ │ rsblt r3, r3, #0 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bne 498 │ │ │ │ │ + bne 4c4 │ │ │ │ │ ldr r3, [r2, #164] @ 0xa4 │ │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ │ lsr r2, r3, #6 │ │ │ │ │ and r2, r2, #1 │ │ │ │ │ eor r2, r2, #1 │ │ │ │ │ cmp r0, #172 @ 0xac │ │ │ │ │ orrle r2, r2, #1 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - beq 498 │ │ │ │ │ + beq 4c4 │ │ │ │ │ lsr r3, r3, #3 │ │ │ │ │ and r3, r3, #1 │ │ │ │ │ eor r3, r3, #1 │ │ │ │ │ cmp r0, #16 │ │ │ │ │ orrgt r3, r3, #1 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - beq 498 │ │ │ │ │ + beq 4c4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_is_prime │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 498 │ │ │ │ │ - ldr r2, [pc, #100] @ 584 │ │ │ │ │ - ldr r1, [pc, #100] @ 588 │ │ │ │ │ + beq 4c4 │ │ │ │ │ + ldr r2, [pc, #100] @ 5bc │ │ │ │ │ + mov r0, #80 @ 0x50 │ │ │ │ │ + ldr r1, [pc, #96] @ 5c0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #80 @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ ldr r3, [r5, #4] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldr r5, [r3, #4] │ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ + str r6, [r0, #64] @ 0x40 │ │ │ │ │ str r5, [r0, #68] @ 0x44 │ │ │ │ │ sub r5, r5, #1 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ str r2, [r0, #72] @ 0x48 │ │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ │ add r0, r5, r5, lsl #2 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - strd r2, [r4, #16] │ │ │ │ │ strd r0, [r4, #8] │ │ │ │ │ mul r0, r5, r5 │ │ │ │ │ + strd r2, [r4, #16] │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ strd r0, [r4, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ - .word 0xfffffaf8 │ │ │ │ │ - .word 0x0000005c │ │ │ │ │ + b 4c8 │ │ │ │ │ + .word 0xfffffabc │ │ │ │ │ + .word 0x00000058 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -0000058c : │ │ │ │ │ +000005c4 : │ │ │ │ │ fftw_dft_generic_register(): │ │ │ │ │ - ldr r1, [pc, #32] @ 5b4 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ 5f8 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, #8 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ .word 0x00000018 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── indirect-transpose.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3444 (bytes into file) │ │ │ │ │ + Start of section headers: 3580 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0xd74: │ │ │ │ │ +There are 15 section headers, starting at offset 0xdfc: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0006c8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000b7c 000148 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0006fc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0006fc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0006fc 000029 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000725 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000cc4 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 000735 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000ce4 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 000741 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000741 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 00076c 000270 10 13 20 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 0009dc 0001a0 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 000cec 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000750 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000c04 000148 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000784 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000784 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000784 000029 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0007ad 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000d4c 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 0007bd 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 000d6c 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 0007c9 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0007c9 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 0007f4 000270 10 13 20 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 000a64 0001a0 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 000d74 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 39 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 300 FUNC LOCAL DEFAULT 1 apply_op │ │ │ │ │ + 2: 00000000 336 FUNC LOCAL DEFAULT 1 apply_op │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 5: 0000012c 68 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 6: 0000016c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 7: 00000170 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 8: 00000170 36 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 9: 00000194 48 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 10: 000001c4 1240 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 11: 00000694 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 0000069c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 000006c4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 00000150 80 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 6: 0000019c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 000001a0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 000001a0 48 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 9: 000001d0 68 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 10: 00000214 1284 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 11: 00000710 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00000718 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 0000074c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 19: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ @@ -32,11 +32,11 @@ │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_d │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy2 │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_copy │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_idiv │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_cpy │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_madd2 │ │ │ │ │ - 35: 0000069c 44 FUNC GLOBAL DEFAULT 1 fftw_dft_indirect_transpose_register │ │ │ │ │ + 35: 00000718 56 FUNC GLOBAL DEFAULT 1 fftw_dft_indirect_transpose_register │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,55 +1,55 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xb7c contains 41 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xc04 contains 41 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000016c 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -0000017c 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000184 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000190 0000141d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000001a4 0000151c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000001b0 0000151c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000001c0 0000151d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -00000200 0000161c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -0000025c 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000270 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000298 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000002a4 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000002f8 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000310 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -00000454 0000181c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000474 0000181c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000498 0000191c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ -000004a8 00001a1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -000004c8 00001b1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000004d4 00001c1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -000004e4 00001d1c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ -000004f4 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -00000510 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +0000019c 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000001b0 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000001b8 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000001cc 0000141d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000001e8 0000151c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +000001f4 0000151c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000210 0000151d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +00000274 0000161c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +000002d0 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +000002e4 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000030c 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000318 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000036c 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000384 0000171c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +000004cc 0000181c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000004ec 0000181c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +00000510 0000191c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ +00000520 00001a1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ 00000540 00001b1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ 0000054c 00001c1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000564 00001f1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +0000055c 00001d1c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ +0000056c 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ 00000588 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -000005b8 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -000005ec 00001b1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000005f8 00001c1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000618 0000201c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000644 0000211c R_ARM_CALL 00000000 fftw_ops_cpy │ │ │ │ │ -00000654 0000221c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -00000664 0000221c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -0000067c 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000684 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -0000068c 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000698 00000e03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -000006b0 0000241c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -000006c0 0000251d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -000006c4 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000005b8 00001b1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +000005c4 00001c1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +000005dc 00001f1c R_ARM_CALL 00000000 __aeabi_idiv │ │ │ │ │ +00000600 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +0000062c 00001e1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +0000066c 00001b1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000678 00001c1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000698 0000201c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000006c4 0000211c R_ARM_CALL 00000000 fftw_ops_cpy │ │ │ │ │ +000006d4 0000221c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +000006e4 0000221c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +000006f8 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000700 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000708 0000141c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000714 00000e03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000730 0000241c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +00000748 0000251d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +0000074c 00001103 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xcc4 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xd4c contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002602 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000902 R_ARM_ABS32 00000194 awake │ │ │ │ │ -00000008 00000502 R_ARM_ABS32 0000012c print │ │ │ │ │ -0000000c 00000802 R_ARM_ABS32 00000170 destroy │ │ │ │ │ +00000004 00000902 R_ARM_ABS32 000001d0 awake │ │ │ │ │ +00000008 00000502 R_ARM_ABS32 00000150 print │ │ │ │ │ +0000000c 00000802 R_ARM_ABS32 000001a0 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xce4 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xd6c contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000a02 R_ARM_ABS32 000001c4 mkplan │ │ │ │ │ +00000004 00000a02 R_ARM_ABS32 00000214 mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,497 +1,531 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply_op(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ mov lr, r2 │ │ │ │ │ add r2, r0, #64 @ 0x40 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldm r2, {r2, r8, r9} │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ │ - cmp r2, #0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov r1, r3 │ │ │ │ │ - ble 104 │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ + ble 114 │ │ │ │ │ lsl r3, r8, #3 │ │ │ │ │ mov r6, fp │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ mov r4, ip │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ mov r7, lr │ │ │ │ │ mov r5, #0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + str fp, [sp, #16] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ str lr, [sp, #20] │ │ │ │ │ str r1, [sp, #24] │ │ │ │ │ str ip, [sp, #28] │ │ │ │ │ ldr r0, [sl, #76] @ 0x4c │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, r7 │ │ │ │ │ mov r1, r6 │ │ │ │ │ str r4, [sp] │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ ldr r8, [r0, #56] @ 0x38 │ │ │ │ │ blx r8 │ │ │ │ │ ldr r0, [sl, #80] @ 0x50 │ │ │ │ │ mov r3, fp │ │ │ │ │ - str r4, [sp] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, fp │ │ │ │ │ + str r4, [sp] │ │ │ │ │ + add fp, fp, r9 │ │ │ │ │ + add r4, r4, r9 │ │ │ │ │ ldr r8, [r0, #56] @ 0x38 │ │ │ │ │ blx r8 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ add r6, r6, r3 │ │ │ │ │ add r7, r7, r3 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - add fp, fp, r9 │ │ │ │ │ cmp r3, r5 │ │ │ │ │ - add r4, r4, r9 │ │ │ │ │ - bne 60 │ │ │ │ │ + bne 70 │ │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ │ sub r2, r3, #1 │ │ │ │ │ - mul r3, r2, r9 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + mul r3, r2, r9 │ │ │ │ │ ldr ip, [sp, #28] │ │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ add ip, ip, r9 │ │ │ │ │ add r9, r1, r9 │ │ │ │ │ add ip, ip, r3 │ │ │ │ │ add r1, r9, r3 │ │ │ │ │ mov r3, r0 │ │ │ │ │ + add r8, fp, r0 │ │ │ │ │ mul r3, r2, r3 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ mov r2, r3 │ │ │ │ │ - add r8, fp, r0 │ │ │ │ │ add r3, lr, r0 │ │ │ │ │ add lr, r3, r2 │ │ │ │ │ add fp, r8, r2 │ │ │ │ │ ldr r0, [sl, #84] @ 0x54 │ │ │ │ │ - str ip, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r2, lr │ │ │ │ │ + str ip, [sp, #72] @ 0x48 │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ mov ip, r4 │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -0000012c : │ │ │ │ │ +00000150 : │ │ │ │ │ print(): │ │ │ │ │ mov r2, r0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + mov r0, r1 │ │ │ │ │ ldr r3, [r2, #84] @ 0x54 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r0, r1 │ │ │ │ │ ldr r4, [r1] │ │ │ │ │ - ldr r1, [pc, #20] @ 16c │ │ │ │ │ + ldr r1, [pc, #28] @ 19c │ │ │ │ │ ldr r3, [r2, #76] @ 0x4c │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ ldr r2, [r2, #64] @ 0x40 │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x0000000c │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -00000170 : │ │ │ │ │ +000001a0 : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #84] @ 0x54 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000194 : │ │ │ │ │ +000001d0 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldr r0, [r4, #84] @ 0x54 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -000001c4 : │ │ │ │ │ +00000214 : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r0, [r1, #8] │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 2d4 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + beq 348 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r1, [r1, #4] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ │ ldr r3, [r1] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ - bne 1fc │ │ │ │ │ + bne 270 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - mov r5, r2 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + mov r7, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1f0 │ │ │ │ │ + beq 250 │ │ │ │ │ ldmib r4, {fp, ip} │ │ │ │ │ ldr r3, [ip] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 1f0 │ │ │ │ │ + ble 250 │ │ │ │ │ ldr r2, [fp] │ │ │ │ │ mvn r3, #0 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str r4, [sp, #16] │ │ │ │ │ mov r9, #0 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ mov sl, ip │ │ │ │ │ - mov r3, r2 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + str r4, [sp, #16] │ │ │ │ │ mov r4, ip │ │ │ │ │ - str r5, [sp, #20] │ │ │ │ │ + str r7, [sp, #20] │ │ │ │ │ + mov r3, r2 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 328 │ │ │ │ │ - mov r8, fp │ │ │ │ │ - mov r5, #0 │ │ │ │ │ - b 290 │ │ │ │ │ + ble 3a0 │ │ │ │ │ + mov r6, fp │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + b 304 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - mov r7, r0 │ │ │ │ │ - add r0, r6, r6, lsl #1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + add r0, r5, r5, lsl #1 │ │ │ │ │ add r0, sl, r0, lsl #2 │ │ │ │ │ ldr r0, [r0, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - cmp r7, r0 │ │ │ │ │ - ble 2f4 │ │ │ │ │ + cmp r8, r0 │ │ │ │ │ + ble 368 │ │ │ │ │ ldr r3, [fp] │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ - cmp r5, r3 │ │ │ │ │ - add r8, r8, #12 │ │ │ │ │ - bge 2dc │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ + add r6, r6, #12 │ │ │ │ │ + cmp r7, r3 │ │ │ │ │ + bge 350 │ │ │ │ │ + ldr r8, [r4, #4] │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ - ldr r7, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - mul r7, r0, r7 │ │ │ │ │ - ldr r0, [r8, #8] │ │ │ │ │ + mul r8, r0, r8 │ │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ - cmp r7, r0 │ │ │ │ │ - bgt 27c │ │ │ │ │ + cmp r8, r0 │ │ │ │ │ + bgt 2f0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ - ldr r3, [r8, #4] │ │ │ │ │ + ldr r3, [r6, #4] │ │ │ │ │ cmp r0, r3 │ │ │ │ │ - blt 27c │ │ │ │ │ - cmn r6, #1 │ │ │ │ │ - bne 258 │ │ │ │ │ - mov r6, r9 │ │ │ │ │ - str r5, [sp, #8] │ │ │ │ │ - b 27c │ │ │ │ │ + blt 2f0 │ │ │ │ │ + cmn r5, #1 │ │ │ │ │ + bne 2cc │ │ │ │ │ + mov r5, r9 │ │ │ │ │ + str r7, [sp, #8] │ │ │ │ │ + b 2f0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ ldr r1, [sl] │ │ │ │ │ add r9, r9, #1 │ │ │ │ │ cmp r9, r1 │ │ │ │ │ - bge 328 │ │ │ │ │ + bge 3a0 │ │ │ │ │ add r4, r4, #12 │ │ │ │ │ - b 244 │ │ │ │ │ - ldr r0, [r8, #8] │ │ │ │ │ + b 2b8 │ │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ str r0, [sp, #12] │ │ │ │ │ add r0, r3, r3, lsl #1 │ │ │ │ │ add r0, fp, r0, lsl #2 │ │ │ │ │ ldr r0, [r0, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ cmp r3, r0 │ │ │ │ │ - movge r6, r9 │ │ │ │ │ - strge r5, [sp, #8] │ │ │ │ │ - b 27c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + blt 2f0 │ │ │ │ │ + mov r5, r9 │ │ │ │ │ + str r7, [sp, #8] │ │ │ │ │ + b 2f0 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ - cmn r3, #1 │ │ │ │ │ - cmnne r6, #1 │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - beq 1f0 │ │ │ │ │ - ldmib r4, {r0, ip} │ │ │ │ │ - add r9, r6, r6, lsl #1 │ │ │ │ │ - lsl r1, r3, #1 │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - lsl r2, r9, #2 │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ + cmn r2, #1 │ │ │ │ │ + cmnne r5, #1 │ │ │ │ │ + beq 250 │ │ │ │ │ + lsl fp, r5, #1 │ │ │ │ │ + ldmib r4, {r0, r1} │ │ │ │ │ + lsl r6, r2, #1 │ │ │ │ │ + add r3, fp, r5 │ │ │ │ │ + lsl r3, r3, #2 │ │ │ │ │ + add r9, r1, r3 │ │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ │ + add r3, r6, r2 │ │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ │ - add r9, ip, r9, lsl #2 │ │ │ │ │ + ldr ip, [r9, #8] │ │ │ │ │ ldr r3, [r3, #12] │ │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r2, [r9, #8] │ │ │ │ │ - lsl fp, r6, #1 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - beq 1f0 │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ + str ip, [sp, #32] │ │ │ │ │ + cmp r3, ip │ │ │ │ │ + beq 250 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - add lr, r3, #8 │ │ │ │ │ - cmp r2, lr │ │ │ │ │ - moveq r8, #2 │ │ │ │ │ - beq 3a0 │ │ │ │ │ - add r8, r2, #8 │ │ │ │ │ - cmp r3, r8 │ │ │ │ │ - moveq r8, #2 │ │ │ │ │ - movne r8, #1 │ │ │ │ │ - ldr sl, [r5, #164] @ 0xa4 │ │ │ │ │ - bic lr, sl, #-16777216 @ 0xff000000 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ + add ip, r3, #8 │ │ │ │ │ + cmp r2, ip │ │ │ │ │ + moveq lr, #2 │ │ │ │ │ + beq 418 │ │ │ │ │ + add lr, r2, #8 │ │ │ │ │ + cmp r3, lr │ │ │ │ │ + moveq lr, #2 │ │ │ │ │ + movne lr, #1 │ │ │ │ │ + ldr sl, [r7, #164] @ 0xa4 │ │ │ │ │ + bic ip, sl, #-16777216 @ 0xff000000 │ │ │ │ │ tst sl, #65536 @ 0x10000 │ │ │ │ │ - bic lr, lr, #15728640 @ 0xf00000 │ │ │ │ │ - beq 3f8 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - cmp r8, r7 │ │ │ │ │ - beq 3f8 │ │ │ │ │ - ldr sl, [ip] │ │ │ │ │ + bic ip, ip, #15728640 @ 0xf00000 │ │ │ │ │ + beq 470 │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ + cmp lr, r8 │ │ │ │ │ + beq 470 │ │ │ │ │ + ldr sl, [r1] │ │ │ │ │ cmp sl, #2 │ │ │ │ │ - bne 1f0 │ │ │ │ │ - rsb sl, r6, #1 │ │ │ │ │ + bne 250 │ │ │ │ │ + rsb sl, r5, #1 │ │ │ │ │ add sl, sl, sl, lsl #1 │ │ │ │ │ - add sl, ip, sl, lsl #2 │ │ │ │ │ - ldr r7, [sl, #8] │ │ │ │ │ - cmp r8, r7 │ │ │ │ │ - bne 1f0 │ │ │ │ │ + add sl, r1, sl, lsl #2 │ │ │ │ │ + ldr r8, [sl, #8] │ │ │ │ │ + cmp lr, r8 │ │ │ │ │ + bne 250 │ │ │ │ │ ldr sl, [sl, #4] │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - mul r8, sl, r8 │ │ │ │ │ - cmp r8, r7 │ │ │ │ │ - bne 1f0 │ │ │ │ │ - ldr r7, [r4, #20] │ │ │ │ │ - tst lr, #32 │ │ │ │ │ - str r7, [sp, #12] │ │ │ │ │ - beq 410 │ │ │ │ │ - cmp r2, r7 │ │ │ │ │ - bne 1f0 │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ + mul lr, sl, lr │ │ │ │ │ + cmp lr, r8 │ │ │ │ │ + bne 250 │ │ │ │ │ + ldr lr, [r4, #20] │ │ │ │ │ + tst ip, #32 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + beq 488 │ │ │ │ │ + cmp r2, lr │ │ │ │ │ + bne 250 │ │ │ │ │ + add r5, fp, r5 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ + lsl r5, r5, #2 │ │ │ │ │ ldr r3, [r9, #4] │ │ │ │ │ + add r1, r1, r5 │ │ │ │ │ + ldr r2, [r1, #12] │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + ldr fp, [r4, #24] │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - add r1, r1, r3 │ │ │ │ │ - lsl r7, r1, #2 │ │ │ │ │ - add r1, r0, r1, lsl #2 │ │ │ │ │ - ldr r9, [r1, #4] │ │ │ │ │ - add r1, fp, r6 │ │ │ │ │ - add ip, ip, r1, lsl #2 │ │ │ │ │ - ldr r2, [ip, #12] │ │ │ │ │ - lsl r6, r1, #2 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ str r2, [sp, #28] │ │ │ │ │ - ldr fp, [r4, #24] │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ + lsl r6, r6, #2 │ │ │ │ │ + add ip, r0, r6 │ │ │ │ │ + ldr r9, [ip, #4] │ │ │ │ │ str r9, [sp, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ - add r1, r8, r7 │ │ │ │ │ - add ip, r0, r6 │ │ │ │ │ + add r1, r8, r6 │ │ │ │ │ + add ip, r0, r5 │ │ │ │ │ ldr ip, [ip, #8] │ │ │ │ │ str ip, [r1, #12] │ │ │ │ │ mov r1, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ │ - add r1, r1, r7 │ │ │ │ │ - ldr ip, [r1, #8] │ │ │ │ │ mov r9, r0 │ │ │ │ │ - add r0, r0, r6 │ │ │ │ │ + add r0, r0, r5 │ │ │ │ │ + add r1, r1, r6 │ │ │ │ │ + ldr ip, [r1, #8] │ │ │ │ │ str ip, [r0, #12] │ │ │ │ │ ldr r1, [r1, #4] │ │ │ │ │ str r1, [r0, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_0d │ │ │ │ │ - mov r1, r8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ str r2, [sp] │ │ │ │ │ - str fp, [sp, #4] │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + str fp, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy2 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - beq 674 │ │ │ │ │ + beq 6f0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ - add r3, r0, r6 │ │ │ │ │ + add r3, r0, r5 │ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ │ - add r3, r8, r7 │ │ │ │ │ + add r3, r8, r6 │ │ │ │ │ str r2, [r3, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ - add r3, r3, r7 │ │ │ │ │ - ldmib r3, {r2, r3} │ │ │ │ │ - add r6, r0, r6 │ │ │ │ │ - stmib r6, {r2, r3} │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ + add r5, r0, r5 │ │ │ │ │ mov r1, r0 │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ + add r3, r3, r6 │ │ │ │ │ + ldmib r3, {r2, r3} │ │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ │ + mov r3, fp │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ str r2, [sp] │ │ │ │ │ str fp, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r8, r0, #0 │ │ │ │ │ - beq 674 │ │ │ │ │ + beq 6f0 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_idiv> │ │ │ │ │ R_ARM_CALL __aeabi_idiv │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mul r3, r2, r3 │ │ │ │ │ + mov r5, r0 │ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ │ - mov fp, r3 │ │ │ │ │ - mul r9, r1, r9 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ + mul r3, r2, r3 │ │ │ │ │ + mul r9, r1, r9 │ │ │ │ │ + mov fp, r3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ str r0, [sp, #8] │ │ │ │ │ add r2, r0, r3 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ ldr r3, [r2, #4] │ │ │ │ │ - add r7, r0, r7 │ │ │ │ │ - ldr ip, [r7, #4] │ │ │ │ │ - mul r7, fp, r6 │ │ │ │ │ - mul ip, r6, ip │ │ │ │ │ + add r6, r0, r6 │ │ │ │ │ + ldr ip, [r6, #4] │ │ │ │ │ + mul ip, r5, ip │ │ │ │ │ sub r3, r3, ip │ │ │ │ │ str r3, [r2, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ - ldr ip, [r4, #24] │ │ │ │ │ + mul ip, fp, r5 │ │ │ │ │ ldr lr, [r4, #12] │ │ │ │ │ - add ip, ip, r7, lsl #3 │ │ │ │ │ + mul r2, r9, r5 │ │ │ │ │ + ldr r6, [r4, #24] │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ │ - mul r2, r9, r6 │ │ │ │ │ - str ip, [sp, #4] │ │ │ │ │ - ldr ip, [r4, #20] │ │ │ │ │ - add r3, r3, r2, lsl #3 │ │ │ │ │ - add ip, ip, r7, lsl #3 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - add r2, lr, r2, lsl #3 │ │ │ │ │ + add r6, r6, ip │ │ │ │ │ + str r6, [sp, #4] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + add r2, lr, r2 │ │ │ │ │ + ldr r4, [r4, #20] │ │ │ │ │ + add ip, r4, ip │ │ │ │ │ str ip, [sp] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ - subs r5, r0, #0 │ │ │ │ │ - beq 678 │ │ │ │ │ - ldr r2, [pc, #136] @ 694 │ │ │ │ │ - ldr r1, [pc, #136] @ 698 │ │ │ │ │ + subs r6, r0, #0 │ │ │ │ │ + beq 6f4 │ │ │ │ │ + ldr r2, [pc, #132] @ 710 │ │ │ │ │ + mov r0, #88 @ 0x58 │ │ │ │ │ + ldr r1, [pc, #128] @ 714 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #88 @ 0x58 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ add r7, r0, #8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + str r5, [r0, #64] @ 0x40 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - str sl, [r0, #76] @ 0x4c │ │ │ │ │ - str r8, [r0, #80] @ 0x50 │ │ │ │ │ - str r5, [r0, #84] @ 0x54 │ │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ │ str r9, [r0, #68] @ 0x44 │ │ │ │ │ str fp, [r0, #72] @ 0x48 │ │ │ │ │ - add r0, r5, #8 │ │ │ │ │ + str sl, [r0, #76] @ 0x4c │ │ │ │ │ + str r8, [r0, #80] @ 0x50 │ │ │ │ │ + str r6, [r0, #84] @ 0x54 │ │ │ │ │ + add r0, r6, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_cpy │ │ │ │ │ mov r2, r7 │ │ │ │ │ add r1, r8, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ mov r2, r7 │ │ │ │ │ add r1, sl, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #44 @ 0x2c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 254 │ │ │ │ │ mov r8, #0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - b 1f0 │ │ │ │ │ - .word 0xfffff9ec │ │ │ │ │ - .word 0x00000080 │ │ │ │ │ + b 250 │ │ │ │ │ + .word 0xfffff968 │ │ │ │ │ + .word 0x00000078 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -0000069c : │ │ │ │ │ +00000718 : │ │ │ │ │ fftw_dft_indirect_transpose_register(): │ │ │ │ │ - ldr r1, [pc, #32] @ 6c4 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ 74c │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, #8 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ .word 0x00000018 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── indirect.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2968 (bytes into file) │ │ │ │ │ + Start of section headers: 3120 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0xb98: │ │ │ │ │ +There are 15 section headers, starting at offset 0xc30: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000440 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0009b8 000100 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000474 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000474 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000474 00003c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0004b0 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000ab8 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 0004c0 000024 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000ad8 000038 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 0004e4 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 0004e4 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 000510 0002c0 10 13 26 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 0007d0 0001e5 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 000b10 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0004d8 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000a50 000100 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00050c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00050c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00050c 00003c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000548 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000b50 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 000558 000024 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 000b70 000038 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 00057c 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 00057c 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 0005a8 0002c0 10 13 26 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 000868 0001e5 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 000ba8 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,28 +1,28 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 44 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 76 FUNC LOCAL DEFAULT 1 apply_before │ │ │ │ │ - 3: 0000004c 88 FUNC LOCAL DEFAULT 1 apply_after │ │ │ │ │ + 2: 00000000 96 FUNC LOCAL DEFAULT 1 apply_before │ │ │ │ │ + 3: 00000060 116 FUNC LOCAL DEFAULT 1 apply_after │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 7: 000000a4 68 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 8: 000000e4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 9: 000000e8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 10: 000000e8 28 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 11: 00000104 560 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 12: 00000324 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 13: 00000334 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 14: 00000334 36 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 15: 00000358 72 FUNC LOCAL DEFAULT 1 mkcld_after │ │ │ │ │ - 16: 000003a0 72 FUNC LOCAL DEFAULT 1 mkcld_before │ │ │ │ │ - 17: 0000043c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 000000d4 80 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 8: 00000120 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 9: 00000124 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 10: 00000124 40 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 11: 0000014c 576 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 12: 0000037c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 13: 0000038c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 14: 0000038c 56 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 15: 000003c4 84 FUNC LOCAL DEFAULT 1 mkcld_after │ │ │ │ │ + 16: 00000418 84 FUNC LOCAL DEFAULT 1 mkcld_before │ │ │ │ │ + 17: 000004d4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 20: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 21: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 22: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 23: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 24: 0000000c 12 OBJECT LOCAL DEFAULT 8 adt_before │ │ │ │ │ @@ -37,11 +37,11 @@ │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_d │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_f_d │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_strides_decrease │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_copy_inplace │ │ │ │ │ - 40: 000003e8 88 FUNC GLOBAL DEFAULT 1 fftw_dft_indirect_register │ │ │ │ │ + 40: 0000046c 108 FUNC GLOBAL DEFAULT 1 fftw_dft_indirect_register │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 42: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 43: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,52 +1,52 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x9b8 contains 32 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xa50 contains 32 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000e4 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000000f4 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000100 00001a1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -0000018c 00001b1c R_ARM_CALL 00000000 fftw_tensor_min_istride │ │ │ │ │ -000001b4 00001c1c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ -000001d8 00001d1c R_ARM_CALL 00000000 fftw_tensor_min_ostride │ │ │ │ │ +00000120 00000603 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000134 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000148 00001a1d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ 000001e8 00001b1c R_ARM_CALL 00000000 fftw_tensor_min_istride │ │ │ │ │ -00000210 00001e1c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ -00000220 00001f1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -00000244 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000250 0000211c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000280 0000221c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -000002a0 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -000002c0 0000241c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -000002ec 0000251c R_ARM_CALL 00000000 fftw_tensor_strides_decrease │ │ │ │ │ -00000300 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000308 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000314 00001d1c R_ARM_CALL 00000000 fftw_tensor_min_ostride │ │ │ │ │ -0000032c 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000344 0000261c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -00000354 0000261d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -0000036c 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -0000037c 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000394 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000003b4 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -000003c4 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -000003dc 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000400 0000291c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000414 00002a1c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000420 0000291c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000438 00002a1d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -0000043c 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000210 00001c1c R_ARM_CALL 00000000 fftw_tensor_inplace_strides2 │ │ │ │ │ +00000234 00001d1c R_ARM_CALL 00000000 fftw_tensor_min_ostride │ │ │ │ │ +00000244 00001b1c R_ARM_CALL 00000000 fftw_tensor_min_istride │ │ │ │ │ +0000026c 00001e1c R_ARM_CALL 00000000 fftw_mktensor_0d │ │ │ │ │ +0000027c 00001f1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ +000002a0 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +000002ac 0000211c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +000002dc 0000221c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +000002fc 0000231c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +0000031c 0000241c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +00000344 0000251c R_ARM_CALL 00000000 fftw_tensor_strides_decrease │ │ │ │ │ +00000358 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000360 00001a1c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +0000036c 00001d1c R_ARM_CALL 00000000 fftw_tensor_min_ostride │ │ │ │ │ +00000384 00001203 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000003a4 0000261c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +000003c0 0000261d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +000003dc 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000003ec 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +00000404 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000430 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +00000440 0000271c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +00000458 0000201c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +0000048c 0000291c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000004a0 00002a1c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +000004b0 0000291c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000004d0 00002a1d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +000004d4 00001503 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xab8 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xb50 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002b02 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000e02 R_ARM_ABS32 00000334 awake │ │ │ │ │ -00000008 00000702 R_ARM_ABS32 000000a4 print │ │ │ │ │ -0000000c 00000a02 R_ARM_ABS32 000000e8 destroy │ │ │ │ │ +00000004 00000e02 R_ARM_ABS32 0000038c awake │ │ │ │ │ +00000008 00000702 R_ARM_ABS32 000000d4 print │ │ │ │ │ +0000000c 00000a02 R_ARM_ABS32 00000124 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0xad8 contains 7 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0xb70 contains 7 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000b02 R_ARM_ABS32 00000104 mkplan │ │ │ │ │ +00000004 00000b02 R_ARM_ABS32 0000014c mkplan │ │ │ │ │ 0000000c 00000202 R_ARM_ABS32 00000000 apply_before │ │ │ │ │ -00000010 00001002 R_ARM_ABS32 000003a0 mkcld_before │ │ │ │ │ +00000010 00001002 R_ARM_ABS32 00000418 mkcld_before │ │ │ │ │ 00000014 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ -00000018 00000302 R_ARM_ABS32 0000004c apply_after │ │ │ │ │ -0000001c 00000f02 R_ARM_ABS32 00000358 mkcld_after │ │ │ │ │ +00000018 00000302 R_ARM_ABS32 00000060 apply_after │ │ │ │ │ +0000001c 00000f02 R_ARM_ABS32 000003c4 mkcld_after │ │ │ │ │ 00000020 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,335 +1,373 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply_before(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ ldr r5, [sp, #32] │ │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ str r5, [sp] │ │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ blx r7 │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ - ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov r3, r6 │ │ │ │ │ mov r2, r5 │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ mov r1, r6 │ │ │ │ │ + ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov ip, lr │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -0000004c : │ │ │ │ │ +00000060 : │ │ │ │ │ apply_after(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + strd r4, [sp, #-28]! @ 0xffffffe4 │ │ │ │ │ + mov r4, r1 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r7, r3 │ │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - mov r7, r3 │ │ │ │ │ ldr r9, [r0, #56] @ 0x38 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ blx r9 │ │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ - ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r5 │ │ │ │ │ + str r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r1, r4 │ │ │ │ │ + ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov ip, lr │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -000000a4 : │ │ │ │ │ +000000d4 : │ │ │ │ │ print(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ mov r0, r1 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r2, [r3, #72] @ 0x48 │ │ │ │ │ + ldr r4, [r0] │ │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ │ ldr r2, [r2, #8] │ │ │ │ │ str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #20] @ e4 │ │ │ │ │ - ldr r4, [r0] │ │ │ │ │ + ldr r1, [pc, #24] @ 120 │ │ │ │ │ ldr r3, [r3, #68] @ 0x44 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000008 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -000000e8 : │ │ │ │ │ +00000124 : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000104 : │ │ │ │ │ +0000014c : │ │ │ │ │ mkplan(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r1, [r1, #8] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ ldr r3, [r1] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 170 │ │ │ │ │ + beq 1c0 │ │ │ │ │ mov r5, r0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 170 │ │ │ │ │ + ble 1c0 │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ mov r6, r2 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 1b4 │ │ │ │ │ + beq 210 │ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ │ - ldr r2, [pc, #464] @ 324 │ │ │ │ │ + ldr r2, [pc, #472] @ 37c │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - beq 17c │ │ │ │ │ - ldr r2, [pc, #448] @ 328 │ │ │ │ │ + beq 1d8 │ │ │ │ │ + ldr r2, [pc, #456] @ 380 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - beq 1d4 │ │ │ │ │ + beq 230 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r3, [r6, #164] @ 0xa4 │ │ │ │ │ tst r3, #4096 @ 0x1000 │ │ │ │ │ - bne 170 │ │ │ │ │ + bne 1c0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_istride │ │ │ │ │ cmp r0, #2 │ │ │ │ │ - ble 310 │ │ │ │ │ + ble 368 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 170 │ │ │ │ │ + beq 1c0 │ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - b 160 │ │ │ │ │ + b 1b0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides2 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 2d0 │ │ │ │ │ + beq 328 │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 170 │ │ │ │ │ - b 148 │ │ │ │ │ + beq 1c0 │ │ │ │ │ + b 198 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_ostride │ │ │ │ │ cmp r0, #2 │ │ │ │ │ - bgt 170 │ │ │ │ │ + bgt 1c0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_istride │ │ │ │ │ cmp r0, #2 │ │ │ │ │ - ble 170 │ │ │ │ │ + ble 1c0 │ │ │ │ │ ldr r3, [r6, #164] @ 0xa4 │ │ │ │ │ tst r3, #32 │ │ │ │ │ - beq 210 │ │ │ │ │ + beq 26c │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 170 │ │ │ │ │ + bne 1c0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_0d │ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ │ mov r7, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r7, r0, #0 │ │ │ │ │ - beq 2fc │ │ │ │ │ + beq 354 │ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ blx r3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov r2, #1024 @ 0x400 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + mov r2, #1024 @ 0x400 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ subs r6, r0, #0 │ │ │ │ │ - beq 2fc │ │ │ │ │ + beq 354 │ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ │ - ldr r1, [pc, #148] @ 32c │ │ │ │ │ + mov r0, #80 @ 0x50 │ │ │ │ │ + ldr r1, [pc, #140] @ 384 │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #80 @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ - add r1, r7, #8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ add r2, r0, #8 │ │ │ │ │ - str r6, [r0, #68] @ 0x44 │ │ │ │ │ str r7, [r0, #64] @ 0x40 │ │ │ │ │ + add r1, r7, #8 │ │ │ │ │ + str r6, [r0, #68] @ 0x44 │ │ │ │ │ str r5, [r0, #72] @ 0x48 │ │ │ │ │ add r0, r6, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ │ + b 1c4 │ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ │ ldmib r4, {r0, r1} │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ - ldr r3, [pc, #76] @ 330 │ │ │ │ │ + ldr r3, [pc, #76] @ 388 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ subs r2, r2, r3 │ │ │ │ │ movne r2, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_strides_decrease │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 1c0 │ │ │ │ │ - b 1f4 │ │ │ │ │ + beq 21c │ │ │ │ │ + b 250 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - b 170 │ │ │ │ │ + b 1c0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_ostride │ │ │ │ │ cmp r0, #2 │ │ │ │ │ - bgt 1f4 │ │ │ │ │ - b 198 │ │ │ │ │ - .word 0xfffffef0 │ │ │ │ │ - .word 0xfffffe94 │ │ │ │ │ - .word 0x0000008c │ │ │ │ │ + bgt 250 │ │ │ │ │ + b 1f4 │ │ │ │ │ + .word 0xfffffeb4 │ │ │ │ │ + .word 0xfffffe44 │ │ │ │ │ + .word 0x00000084 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffd64 │ │ │ │ │ + .word 0xfffffd20 │ │ │ │ │ │ │ │ │ │ -00000334 : │ │ │ │ │ +0000038c : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -00000358 : │ │ │ │ │ +000003c4 : │ │ │ │ │ mkcld_after(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ mov r1, #0 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #4] │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ - mov r1, #0 │ │ │ │ │ mov r5, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ + mov r1, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ - stm sp, {r2, r3} │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ + stm sp, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000003a0 : │ │ │ │ │ +00000418 : │ │ │ │ │ mkcld_before(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ mov r1, #1 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #4] │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ - mov r1, #1 │ │ │ │ │ mov r5, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ + mov r1, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ ldr r2, [r4, #20] │ │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ │ - stm sp, {r2, r3} │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ + stm sp, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000003e8 : │ │ │ │ │ +0000046c : │ │ │ │ │ fftw_dft_indirect_register(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ - ldr r4, [pc, #72] @ 43c │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r0, #12 │ │ │ │ │ + ldr r4, [pc, #84] @ 4d4 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ add r4, pc, r4 │ │ │ │ │ mov r1, r4 │ │ │ │ │ - mov r0, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ add r3, r4, #12 │ │ │ │ │ mov r1, r0 │ │ │ │ │ str r3, [r0, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ mov r1, r4 │ │ │ │ │ mov r0, #12 │ │ │ │ │ + add r4, r4, #24 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ - add r4, r4, #24 │ │ │ │ │ - str r4, [r0, #8] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + str r4, [r0, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ - .word 0x00000040 │ │ │ │ │ + .word 0x00000048 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── kdft.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 472 (bytes into file) │ │ │ │ │ + Start of section headers: 492 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x1d8: │ │ │ │ │ +There are 10 section headers, starting at offset 0x1ec: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000044 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000168 000020 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000078 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000078 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000078 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000078 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 0000a4 000060 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000104 000061 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000188 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000058 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00017c 000020 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00008c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 00008c 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 00008c 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 0000b8 000060 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000118 000061 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 00019c 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 6 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 68 FUNC GLOBAL DEFAULT 1 fftw_kdft_register │ │ │ │ │ + 2: 00000000 88 FUNC GLOBAL DEFAULT 1 fftw_kdft_register │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_dft_direct │ │ │ │ │ 4: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 5: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver_dft_directbuf │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x168 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x17c contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000018 0000031c R_ARM_CALL 00000000 fftw_mksolver_dft_direct │ │ │ │ │ -00000024 0000041c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000030 0000051c R_ARM_CALL 00000000 fftw_mksolver_dft_directbuf │ │ │ │ │ -00000040 0000041d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000020 0000031c R_ARM_CALL 00000000 fftw_mksolver_dft_direct │ │ │ │ │ +0000002c 0000041c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +00000038 0000051c R_ARM_CALL 00000000 fftw_mksolver_dft_directbuf │ │ │ │ │ +00000054 0000041d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,28 +1,33 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_kdft_register(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r1, r2 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ mov r6, r2 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_dft_direct │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ mov r1, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver_dft_directbuf │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ ├── nop.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1220 (bytes into file) │ │ │ │ │ + Start of section headers: 1252 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0x4c4: │ │ │ │ │ +There are 15 section headers, starting at offset 0x4e4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0000c4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0003d4 000040 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0000f8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0000f8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0000f8 00000a 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000102 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000414 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 000112 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 000434 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 00011e 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 00011e 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 00014c 0001b0 10 13 18 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 0002fc 0000d6 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 00043c 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0000e4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0003f4 000040 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000118 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000118 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000118 00000a 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000122 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000434 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 000132 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 000454 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 00013e 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 00013e 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 00016c 0001b0 10 13 18 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 00031c 0000d6 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 00045c 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -5,26 +5,26 @@ │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 2: 00000000 4 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 5: 00000004 24 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ 6: 00000018 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 7: 0000001c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 8: 0000001c 124 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 9: 00000090 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000098 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 000000c0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 0000001c 144 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 9: 000000a4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 000000ac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 000000e0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 12: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 13: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 14: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ 17: 00000000 12 OBJECT LOCAL DEFAULT 8 sadt.1 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_inplace_strides │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_zero │ │ │ │ │ - 21: 00000098 44 FUNC GLOBAL DEFAULT 1 fftw_dft_nop_register │ │ │ │ │ + 21: 000000ac 56 FUNC GLOBAL DEFAULT 1 fftw_dft_nop_register │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_null_awake │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_null_destroy │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x3d4 contains 8 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x3f4 contains 8 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000018 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000058 0000121c R_ARM_CALL 00000000 fftw_tensor_inplace_strides │ │ │ │ │ -00000078 0000131c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000084 0000141c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -00000094 00000c03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -000000ac 0000161c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -000000bc 0000171d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -000000c0 00000f03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000064 0000121c R_ARM_CALL 00000000 fftw_tensor_inplace_strides │ │ │ │ │ +00000084 0000131c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000090 0000141c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +000000a8 00000c03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000000c4 0000161c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000000dc 0000171d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +000000e0 00000f03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x414 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x434 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00001802 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ 00000004 00001902 R_ARM_ABS32 00000000 fftw_null_awake │ │ │ │ │ 00000008 00000502 R_ARM_ABS32 00000004 print │ │ │ │ │ 0000000c 00001a02 R_ARM_ABS32 00000000 fftw_plan_null_destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x434 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x454 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 0000001c mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -16,58 +16,66 @@ │ │ │ │ │ bx r3 │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ 0000001c : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r0, [r1, #8] │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq 64 │ │ │ │ │ + beq 70 │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bne 50 │ │ │ │ │ - ldr r2, [r1, #20] │ │ │ │ │ + beq 54 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r3, [r1, #12] │ │ │ │ │ + ldr r2, [r1, #20] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 58 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + bne 44 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_strides │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 50 │ │ │ │ │ - ldr r2, [pc, #36] @ 90 │ │ │ │ │ - ldr r1, [pc, #36] @ 94 │ │ │ │ │ + beq 44 │ │ │ │ │ + ldr r2, [pc, #44] @ a4 │ │ │ │ │ + mov r0, #64 @ 0x40 │ │ │ │ │ + ldr r1, [pc, #40] @ a8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #64 @ 0x40 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ mov r4, r0 │ │ │ │ │ add r0, r0, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0xffffff8c │ │ │ │ │ - .word 0x0000001c │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0xffffff7c │ │ │ │ │ + .word 0x00000020 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -00000098 : │ │ │ │ │ +000000ac : │ │ │ │ │ fftw_dft_nop_register(): │ │ │ │ │ - ldr r1, [pc, #32] @ c0 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ e0 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, #8 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ .word 0x00000018 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── lt3-plan.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 300 (bytes into file) │ │ │ │ │ + Start of section headers: 312 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0x12c: │ │ │ │ │ +There are 10 section headers, starting at offset 0x138: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000014 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0000d4 000008 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000048 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000048 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000048 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000048 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000074 000040 10 8 2 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 0000b4 000020 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 0000dc 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000020 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0000e0 000008 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000054 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000054 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000054 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000054 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000080 000040 10 8 2 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 0000c0 000020 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 0000e8 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 4 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 20 FUNC GLOBAL DEFAULT 1 fftw_mkplan_dft │ │ │ │ │ + 2: 00000000 32 FUNC GLOBAL DEFAULT 1 fftw_mkplan_dft │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xd4 contains 1 entry: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xe0 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000008 0000031c R_ARM_CALL 00000000 fftw_mkplan │ │ │ │ │ +0000000c 0000031c R_ARM_CALL 00000000 fftw_mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,13 +1,16 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_mkplan_dft(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r2 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan │ │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── lt4-problem.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2124 (bytes into file) │ │ │ │ │ + Start of section headers: 2280 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x84c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x8e8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00028c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0006bc 0000f8 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0002c0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0002c0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0002c0 000020 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro.local PROGBITS 00000000 0002e0 000014 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro.local REL 00000000 0007b4 000020 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 0002f4 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0002f4 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000320 000230 10 11 18 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000550 00016b 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0007d4 000076 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000328 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000758 0000f8 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00035c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00035c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00035c 000020 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro.local PROGBITS 00000000 00037c 000014 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro.local REL 00000000 000850 000020 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000390 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000390 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 0003bc 000230 10 11 18 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0005ec 00016b 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000870 000076 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,38 +1,38 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 35 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 32 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 2: 00000000 44 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 5: 00000020 148 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 6: 000000b0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 7: 000000b4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 8: 000000b4 48 FUNC LOCAL DEFAULT 1 zero │ │ │ │ │ + 5: 0000002c 176 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 6: 000000d8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 000000dc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 000000dc 68 FUNC LOCAL DEFAULT 1 zero │ │ │ │ │ 9: 0000001c 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ - 10: 000000e4 216 FUNC LOCAL DEFAULT 1 hash │ │ │ │ │ - 11: 000001b8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 000001bc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 00000248 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 14: 0000024c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 10: 00000120 236 FUNC LOCAL DEFAULT 1 hash │ │ │ │ │ + 11: 00000208 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 0000020c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 000002d0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 14: 000002d4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro.local │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 17: 00000000 20 OBJECT LOCAL DEFAULT 6 padt │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy2 │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ialignment_of │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_append │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_zerotens │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5puts │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5int │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_md5INT │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_md5 │ │ │ │ │ - 28: 000001bc 144 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_dft │ │ │ │ │ + 28: 0000020c 200 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_dft │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_inplace_locations │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_compress │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_compress_contiguous │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem_unsolvable │ │ │ │ │ - 34: 0000024c 64 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_dft_d │ │ │ │ │ + 34: 000002d4 84 FUNC GLOBAL DEFAULT 1 fftw_mkproblem_dft_d │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,41 +1,41 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x6bc contains 31 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x758 contains 31 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000010 0000121c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ -0000001c 0000131d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000040 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ -00000054 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ -000000b0 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000000c4 0000151c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -000000d4 0000161c R_ARM_CALL 00000000 fftw_dft_zerotens │ │ │ │ │ -000000e0 0000171d R_ARM_JUMP24 00000000 fftw_tensor_destroy │ │ │ │ │ -000000fc 0000181c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ -00000118 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -00000130 00001a1c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ -00000148 00001a1c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ -00000150 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +00000014 0000121c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ +00000028 0000131d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000058 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +00000068 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +000000d8 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000000f4 0000151c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ +00000104 0000161c R_ARM_CALL 00000000 fftw_dft_zerotens │ │ │ │ │ +0000011c 0000171d R_ARM_JUMP24 00000000 fftw_tensor_destroy │ │ │ │ │ +00000140 0000181c R_ARM_CALL 00000000 fftw_md5puts │ │ │ │ │ 0000015c 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -00000164 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ -00000170 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -00000178 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ -00000184 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -0000018c 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ -00000198 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ -000001a4 00001b1c R_ARM_CALL 00000000 fftw_tensor_md5 │ │ │ │ │ -000001b4 00001b1d R_ARM_JUMP24 00000000 fftw_tensor_md5 │ │ │ │ │ -000001b8 00000903 R_ARM_REL32 0000001c .LC1 │ │ │ │ │ -000001f0 00001d1c R_ARM_CALL 00000000 fftw_tensor_inplace_locations │ │ │ │ │ -00000208 00001e1c R_ARM_CALL 00000000 fftw_mkproblem │ │ │ │ │ -00000214 00001f1c R_ARM_CALL 00000000 fftw_tensor_compress │ │ │ │ │ -00000220 0000201c R_ARM_CALL 00000000 fftw_tensor_compress_contiguous │ │ │ │ │ -00000244 0000211d R_ARM_JUMP24 00000000 fftw_mkproblem_unsolvable │ │ │ │ │ -00000248 00000f03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -0000026c 00001c1c R_ARM_CALL 000001bc fftw_mkproblem_dft │ │ │ │ │ -0000027c 0000121c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ +00000174 00001a1c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ +0000018c 00001a1c R_ARM_CALL 00000000 fftw_md5INT │ │ │ │ │ +00000194 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +000001a0 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +000001a8 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +000001b4 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +000001bc 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +000001c8 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +000001d0 0000141c R_ARM_CALL 00000000 fftw_ialignment_of │ │ │ │ │ +000001dc 0000191c R_ARM_CALL 00000000 fftw_md5int │ │ │ │ │ +000001e8 00001b1c R_ARM_CALL 00000000 fftw_tensor_md5 │ │ │ │ │ +00000204 00001b1d R_ARM_JUMP24 00000000 fftw_tensor_md5 │ │ │ │ │ +00000208 00000903 R_ARM_REL32 0000001c .LC1 │ │ │ │ │ +00000250 00001d1c R_ARM_CALL 00000000 fftw_tensor_inplace_locations │ │ │ │ │ +00000268 00001e1c R_ARM_CALL 00000000 fftw_mkproblem │ │ │ │ │ +00000274 00001f1c R_ARM_CALL 00000000 fftw_tensor_compress │ │ │ │ │ +00000280 0000201c R_ARM_CALL 00000000 fftw_tensor_compress_contiguous │ │ │ │ │ +000002cc 0000211d R_ARM_JUMP24 00000000 fftw_mkproblem_unsolvable │ │ │ │ │ +000002d0 00000f03 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000002fc 00001c1c R_ARM_CALL 0000020c fftw_mkproblem_dft │ │ │ │ │ +0000030c 0000121c R_ARM_CALL 00000000 fftw_tensor_destroy2 │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x7b4 contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x850 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000a02 R_ARM_ABS32 000000e4 hash │ │ │ │ │ -00000008 00000802 R_ARM_ABS32 000000b4 zero │ │ │ │ │ -0000000c 00000502 R_ARM_ABS32 00000020 print │ │ │ │ │ +00000004 00000a02 R_ARM_ABS32 00000120 hash │ │ │ │ │ +00000008 00000802 R_ARM_ABS32 000000dc zero │ │ │ │ │ +0000000c 00000502 R_ARM_ABS32 0000002c print │ │ │ │ │ 00000010 00000202 R_ARM_ABS32 00000000 destroy │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,114 +1,131 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ ldr r1, [r0, #4] │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #8] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy2 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ │ │ │ │ │ -00000020 : │ │ │ │ │ +0000002c : │ │ │ │ │ print(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldr r6, [r4, #20] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r0, [r0, #12] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + ldr r6, [r4, #20] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ sub sp, sp, #24 │ │ │ │ │ ldr r7, [r1] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ sub r6, r6, r0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ialignment_of │ │ │ │ │ - clz r6, r6 │ │ │ │ │ - lsr r6, r6, #5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [r4, #20] │ │ │ │ │ + clz r6, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ialignment_of │ │ │ │ │ ldr r3, [r4, #8] │ │ │ │ │ + lsr r6, r6, #5 │ │ │ │ │ + ldr r1, [pc, #92] @ d8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ ldr ip, [r4, #24] │ │ │ │ │ - ldr r1, [pc, #56] @ b0 │ │ │ │ │ sub ip, ip, r3 │ │ │ │ │ asr ip, ip, #3 │ │ │ │ │ str ip, [sp, #8] │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ ldr ip, [r4, #16] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ sub ip, ip, r3 │ │ │ │ │ - asr ip, ip, #3 │ │ │ │ │ mov r3, r8 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + asr ip, ip, #3 │ │ │ │ │ stm sp, {r0, ip} │ │ │ │ │ mov r0, r5 │ │ │ │ │ blx r7 │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, pc} │ │ │ │ │ - .word 0x00000010 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x0000004c │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -000000b4 : │ │ │ │ │ +000000dc : │ │ │ │ │ zero(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ ldr r1, [r0, #4] │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #8] │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ - ldr r2, [r4, #16] │ │ │ │ │ ldr r1, [r4, #12] │ │ │ │ │ mov r5, r0 │ │ │ │ │ + ldr r2, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_dft_zerotens │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_tensor_destroy │ │ │ │ │ │ │ │ │ │ -000000e4 : │ │ │ │ │ +00000120 : │ │ │ │ │ hash(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldr r1, [pc, #196] @ 1b8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #212] @ 208 │ │ │ │ │ mov r0, r5 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5puts │ │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ │ ldr r1, [r4, #12] │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ │ sub r1, r1, r3 │ │ │ │ │ clz r1, r1 │ │ │ │ │ lsr r1, r1, #5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ │ - ldr r1, [r4, #16] │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r1, [r4, #16] │ │ │ │ │ sub r1, r1, r3 │ │ │ │ │ asr r1, r1, #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5INT │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ - ldr r1, [r4, #24] │ │ │ │ │ mov r0, r5 │ │ │ │ │ + ldr r1, [r4, #24] │ │ │ │ │ sub r1, r1, r3 │ │ │ │ │ asr r1, r1, #3 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_md5INT │ │ │ │ │ ldr r0, [r4, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ialignment_of │ │ │ │ │ @@ -139,78 +156,100 @@ │ │ │ │ │ R_ARM_CALL fftw_md5int │ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_md5 │ │ │ │ │ ldr r1, [r4, #8] │ │ │ │ │ mov r0, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_tensor_md5 │ │ │ │ │ - .word 0x000000bc │ │ │ │ │ + .word 0x000000c4 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -000001bc : │ │ │ │ │ +0000020c : │ │ │ │ │ fftw_mkproblem_dft(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ ldr r7, [sp, #32] │ │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ mov r9, r0 │ │ │ │ │ - cmp r3, r6 │ │ │ │ │ - cmpne r2, r7 │ │ │ │ │ mov r8, r1 │ │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ mov sl, r2 │ │ │ │ │ - mov r5, r3 │ │ │ │ │ - bne 1fc │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + cmp r3, r6 │ │ │ │ │ + cmpne r2, r7 │ │ │ │ │ + bne 25c │ │ │ │ │ cmp r3, r6 │ │ │ │ │ cmpeq r2, r7 │ │ │ │ │ - bne 240 │ │ │ │ │ + bne 2b4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_inplace_locations │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 240 │ │ │ │ │ - ldr r1, [pc, #68] @ 248 │ │ │ │ │ + beq 2b4 │ │ │ │ │ + ldr r1, [pc, #108] @ 2d0 │ │ │ │ │ mov r0, #28 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_compress │ │ │ │ │ str r0, [r4, #4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_compress_contiguous │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + str r0, [r4, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ str sl, [r4, #12] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ str r5, [r4, #16] │ │ │ │ │ str r7, [r4, #20] │ │ │ │ │ str r6, [r4, #24] │ │ │ │ │ - str r0, [r4, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_mkproblem_unsolvable │ │ │ │ │ - .word 0x0000003c │ │ │ │ │ + .word 0x00000064 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -0000024c : │ │ │ │ │ +000002d4 : │ │ │ │ │ fftw_mkproblem_dft_d(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ sub sp, sp, #8 │ │ │ │ │ ldr ip, [sp, #28] │ │ │ │ │ str ip, [sp, #4] │ │ │ │ │ ldr ip, [sp, #24] │ │ │ │ │ str ip, [sp] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - bl 1bc │ │ │ │ │ + bl 20c │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft │ │ │ │ │ - mov r1, r6 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r1, r6 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy2 │ │ │ │ │ mov r0, r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── lt5-rader.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 5308 (bytes into file) │ │ │ │ │ + Start of section headers: 5424 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 15 │ │ │ │ │ Section header string table index: 14 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ -There are 15 section headers, starting at offset 0x14bc: │ │ │ │ │ +There are 15 section headers, starting at offset 0x1530: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000adc 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00115c 0002b0 08 I 12 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000b10 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000b10 000004 00 WA 0 0 4 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000b10 000027 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000b37 000010 00 WA 0 0 4 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 00140c 000020 08 I 12 6 4 │ │ │ │ │ - [ 8] .data.rel.ro.local PROGBITS 00000000 000b47 00000c 00 WA 0 0 4 │ │ │ │ │ - [ 9] .rel.data.rel.ro.local REL 00000000 00142c 000008 08 I 12 8 4 │ │ │ │ │ - [10] .note.GNU-stack PROGBITS 00000000 000b53 000000 00 0 0 1 │ │ │ │ │ - [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000b53 00002b 00 0 0 1 │ │ │ │ │ - [12] .symtab SYMTAB 00000000 000b80 0003a0 10 13 28 4 │ │ │ │ │ - [13] .strtab STRTAB 00000000 000f20 00023c 00 0 0 1 │ │ │ │ │ - [14] .shstrtab STRTAB 00000000 001434 000087 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000b58 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0011d8 0002a8 08 I 12 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000b8c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000b8c 000004 00 WA 0 0 4 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000b8c 000027 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000bb3 000010 00 WA 0 0 4 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001480 000020 08 I 12 6 4 │ │ │ │ │ + [ 8] .data.rel.ro.local PROGBITS 00000000 000bc3 00000c 00 WA 0 0 4 │ │ │ │ │ + [ 9] .rel.data.rel.ro.local REL 00000000 0014a0 000008 08 I 12 8 4 │ │ │ │ │ + [10] .note.GNU-stack PROGBITS 00000000 000bcf 000000 00 0 0 1 │ │ │ │ │ + [11] .ARM.attributes ARM_ATTRIBUTES 00000000 000bcf 00002b 00 0 0 1 │ │ │ │ │ + [12] .symtab SYMTAB 00000000 000bfc 0003a0 10 13 28 4 │ │ │ │ │ + [13] .strtab STRTAB 00000000 000f9c 00023c 00 0 0 1 │ │ │ │ │ + [14] .shstrtab STRTAB 00000000 0014a8 000087 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -3,28 +3,28 @@ │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 SECTION LOCAL DEFAULT 4 .bss │ │ │ │ │ 2: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ 4: 00000020 0 NOTYPE LOCAL DEFAULT 5 .LC1 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 6: 00000000 180 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 7: 000000a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 000000b4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 000000b4 1236 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ - 10: 00000584 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 11: 00000588 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 00000588 36 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 13: 000005ac 536 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 14: 000007b0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 15: 000007c4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 16: 000007c4 748 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 17: 00000aa8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 18: 00000ab0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 19: 00000ad8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00000000 192 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 7: 000000b4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000000c0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 000000c0 1256 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 10: 000005a4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 11: 000005a8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 000005a8 48 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 13: 000005d8 564 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 14: 000007f8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 15: 0000080c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 16: 0000080c 788 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 17: 00000b18 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 18: 00000b20 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 19: 00000b54 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 20: 00000000 0 NOTYPE LOCAL DEFAULT 4 $d │ │ │ │ │ 21: 00000000 4 OBJECT LOCAL DEFAULT 4 omegas │ │ │ │ │ 22: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 23: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 24: 00000000 16 OBJECT LOCAL DEFAULT 6 padt.0 │ │ │ │ │ 25: 00000000 0 SECTION LOCAL DEFAULT 8 .data.rel.ro.local │ │ │ │ │ 26: 00000000 0 NOTYPE LOCAL DEFAULT 8 $d │ │ │ │ │ @@ -51,11 +51,11 @@ │ │ │ │ │ 47: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 48: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mktensor_1d │ │ │ │ │ 49: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkproblem_dft_d │ │ │ │ │ 50: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_f_d │ │ │ │ │ 51: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ 52: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ifree0 │ │ │ │ │ 53: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_factors_into_small_primes │ │ │ │ │ - 54: 00000ab0 44 FUNC GLOBAL DEFAULT 1 fftw_dft_rader_register │ │ │ │ │ + 54: 00000b20 56 FUNC GLOBAL DEFAULT 1 fftw_dft_rader_register │ │ │ │ │ 55: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 56: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 57: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,100 +1,99 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x115c contains 86 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x11d8 contains 85 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000a8 00000303 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -000000ac 00000403 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ -000000b0 00000403 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ -00000114 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000180 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000001c8 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ -00000214 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000228 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a0 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b0 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c8 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002dc 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f0 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000318 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000330 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000037c 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -000003cc 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ -000003ec 0000221d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000434 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000450 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000464 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000480 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000494 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a8 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000508 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000524 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000538 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000054c 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000580 0000221d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ -00000594 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -0000059c 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000005a8 0000231d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000005c0 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000005cc 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000005d8 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000005f0 0000251c R_ARM_CALL 00000000 fftw_rader_tl_delete │ │ │ │ │ -00000608 0000261c R_ARM_CALL 00000000 fftw_find_generator │ │ │ │ │ -00000618 0000271c R_ARM_CALL 00000000 fftw_power_mod │ │ │ │ │ -00000648 0000281c R_ARM_CALL 00000000 fftw_rader_tl_find │ │ │ │ │ -00000660 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -0000066c 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000678 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000688 00002a1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ -000006d0 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ -00000700 00002b1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000728 00002b1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ -00000744 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ -00000764 00002c1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ -000007a0 00002d1c R_ARM_CALL 00000000 fftw_rader_tl_insert │ │ │ │ │ -000007b0 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ -000007b4 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ -000007c0 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ -0000081c 00002e1c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ -00000860 00002f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000880 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ -00000894 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -000008a8 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -000008c4 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000008e0 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -000008fc 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000910 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000930 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000948 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -00000960 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000974 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ -00000990 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000009a8 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ -000009b8 0000221c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -000009ec 0000331c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -000009fc 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a0c 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a1c 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a2c 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a38 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000a48 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a64 0000341c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ -00000a6c 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000a74 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000a7c 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000a84 0000221c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ -00000a98 0000351c R_ARM_CALL 00000000 fftw_factors_into_small_primes │ │ │ │ │ -00000aa8 00001603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000ac4 0000371c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000ad4 0000381d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -00000ad8 00001903 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000000b4 00000303 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000000b8 00000403 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ +000000bc 00000403 R_ARM_REL32 00000020 .LC1 │ │ │ │ │ +00000130 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000001a0 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000001e8 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ +00000230 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000244 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a4 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b8 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002e0 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002f4 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000308 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000334 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000348 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +000003e8 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ +00000418 0000221d R_ARM_JUMP24 00000000 fftw_ifree │ │ │ │ │ +00000464 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000047c 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000490 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ac 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c0 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d4 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000534 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000550 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000564 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000578 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b8 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000005c0 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000005d4 0000231d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000005fc 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000608 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000614 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +00000630 0000251c R_ARM_CALL 00000000 fftw_rader_tl_delete │ │ │ │ │ +00000658 0000261c R_ARM_CALL 00000000 fftw_find_generator │ │ │ │ │ +00000668 0000271c R_ARM_CALL 00000000 fftw_power_mod │ │ │ │ │ +00000698 0000281c R_ARM_CALL 00000000 fftw_rader_tl_find │ │ │ │ │ +000006b0 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000006bc 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000006c8 0000211c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d8 00002a1c R_ARM_CALL 00000000 fftw_mktriggen │ │ │ │ │ +00000724 00001d1c R_ARM_CALL 00000000 __aeabi_idivmod │ │ │ │ │ +00000754 00002b1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000778 00002b1c R_ARM_CALL 00000000 __aeabi_ddiv │ │ │ │ │ +00000798 00001e1c R_ARM_CALL 00000000 fftw_safe_mulmod │ │ │ │ │ +000007b4 00002c1c R_ARM_CALL 00000000 fftw_triggen_destroy │ │ │ │ │ +000007f0 00002d1c R_ARM_CALL 00000000 fftw_rader_tl_insert │ │ │ │ │ +000007f8 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +000007fc 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +00000808 00000103 R_ARM_REL32 00000000 .bss │ │ │ │ │ +00000884 00002e1c R_ARM_CALL 00000000 fftw_is_prime │ │ │ │ │ +000008cc 00002f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000008e0 00001c1c R_ARM_CALL 00000000 fftw_malloc_plain │ │ │ │ │ +000008f4 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000908 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000938 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000950 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +0000096c 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000980 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000009a0 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +000009b8 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +000009d0 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +000009e4 0000301c R_ARM_CALL 00000000 fftw_mktensor_1d │ │ │ │ │ +00000a00 0000311c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000a18 0000321c R_ARM_CALL 00000000 fftw_mkplan_f_d │ │ │ │ │ +00000a28 0000221c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000a60 0000331c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +00000a70 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000a80 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a90 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000aa0 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aac 0000291c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +00000abc 00001f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad4 0000341c R_ARM_CALL 00000000 fftw_ifree0 │ │ │ │ │ +00000adc 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000ae4 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000aec 0000231c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000af4 0000221c R_ARM_CALL 00000000 fftw_ifree │ │ │ │ │ +00000b08 0000351c R_ARM_CALL 00000000 fftw_factors_into_small_primes │ │ │ │ │ +00000b18 00001603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000b38 0000371c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +00000b50 0000381d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +00000b54 00001903 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x140c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1480 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00003902 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000d02 R_ARM_ABS32 000005ac awake │ │ │ │ │ +00000004 00000d02 R_ARM_ABS32 000005d8 awake │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 print │ │ │ │ │ -0000000c 00000c02 R_ARM_ABS32 00000588 destroy │ │ │ │ │ +0000000c 00000c02 R_ARM_ABS32 000005a8 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x142c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x14a0 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00001002 R_ARM_ABS32 000007c4 mkplan │ │ │ │ │ +00000004 00001002 R_ARM_ABS32 0000080c mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,204 +1,210 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ print(): │ │ │ │ │ - push {r4, r5, lr} │ │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ + strd r4, [sp, #-12]! │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldr r1, [pc, #144] @ a8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r1, [pc, #148] @ b4 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ │ ldr ip, [r5] │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r2, [r0, #76] @ 0x4c │ │ │ │ │ + ldr r3, [r0, #88] @ 0x58 │ │ │ │ │ mov r0, r5 │ │ │ │ │ blx ip │ │ │ │ │ - ldr r2, [r4, #68] @ 0x44 │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ + ldr r2, [r4, #68] @ 0x44 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 64 │ │ │ │ │ - ldr r1, [pc, #88] @ ac │ │ │ │ │ + beq 68 │ │ │ │ │ + ldr r1, [pc, #96] @ b8 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 90 │ │ │ │ │ + beq 94 │ │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - beq 90 │ │ │ │ │ - ldr r1, [pc, #44] @ b0 │ │ │ │ │ + beq 94 │ │ │ │ │ + ldr r1, [pc, #52] @ bc │ │ │ │ │ + mov r0, r5 │ │ │ │ │ ldr r3, [r5] │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ blx r3 │ │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ │ mov r1, #41 @ 0x29 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ bx r3 │ │ │ │ │ - .word 0x00000070 │ │ │ │ │ + .word 0x00000088 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ - .word 0x00000050 │ │ │ │ │ + .word 0x00000054 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ - .word 0x00000024 │ │ │ │ │ + .word 0x00000028 │ │ │ │ │ R_ARM_REL32 .LC1 │ │ │ │ │ │ │ │ │ │ -000000b4 : │ │ │ │ │ +000000c0 : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #108 @ 0x6c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r7, r2 │ │ │ │ │ + mov r6, r1 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r3 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #108 @ 0x6c │ │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - ldr r4, [r0, #92] @ 0x5c │ │ │ │ │ + ldr sl, [r0, #92] @ 0x5c │ │ │ │ │ + ldr r9, [r0, #88] @ 0x58 │ │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ │ strd r2, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r2, [r7] │ │ │ │ │ - ldr sl, [sp, #144] @ 0x90 │ │ │ │ │ + str sl, [sp, #40] @ 0x28 │ │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ │ strd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ │ ldr r3, [r0, #80] @ 0x50 │ │ │ │ │ - sub r5, r2, #1 │ │ │ │ │ - lsl r8, r5, #4 │ │ │ │ │ - ldr r9, [r0, #88] @ 0x58 │ │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ │ + sub r4, r2, #1 │ │ │ │ │ + lsl r8, r4, #4 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ mov r0, r8 │ │ │ │ │ - mov r6, r1 │ │ │ │ │ - str sl, [sp, #48] @ 0x30 │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str r5, [sp, #28] │ │ │ │ │ + str r4, [sp, #28] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - cmp r5, #0 │ │ │ │ │ add r1, r0, #8 │ │ │ │ │ + lsl r3, sl, #3 │ │ │ │ │ + cmp r4, #0 │ │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ │ - add r1, fp, r4, lsl #3 │ │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ │ - add r1, sl, r4, lsl #3 │ │ │ │ │ + add r1, fp, r3 │ │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, r5, r3 │ │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ │ - ble 4d4 │ │ │ │ │ + ble 500 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr sl, [pc, #1076] @ 584 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r5, r0 │ │ │ │ │ mov r4, r7 │ │ │ │ │ - sub sl, sl, r3 │ │ │ │ │ mov r0, #1 │ │ │ │ │ + str r9, [sp, #8] │ │ │ │ │ + ldr sl, [pc, #1060] @ 5a4 │ │ │ │ │ mov fp, #0 │ │ │ │ │ - mov r7, r3 │ │ │ │ │ str r8, [sp, #16] │ │ │ │ │ - str r9, [sp, #8] │ │ │ │ │ str r2, [sp, #32] │ │ │ │ │ - b 198 │ │ │ │ │ - mul r0, r7, r0 │ │ │ │ │ + mov r7, r3 │ │ │ │ │ + sub sl, sl, r3 │ │ │ │ │ + b 1b4 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + mul r0, r7, r0 │ │ │ │ │ + add r5, r5, #16 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r5, r5, #16 │ │ │ │ │ - cmp r3, fp │ │ │ │ │ mov r0, r1 │ │ │ │ │ - beq 1dc │ │ │ │ │ + cmp r3, fp │ │ │ │ │ + beq 1f8 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ cmp r0, sl │ │ │ │ │ - mul r2, r0, r2 │ │ │ │ │ add fp, fp, #1 │ │ │ │ │ + mul r2, r0, r2 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ ldrd r8, [r6, r2] │ │ │ │ │ ldrd r2, [r2, r4] │ │ │ │ │ strd r8, [r5] │ │ │ │ │ strd r2, [r5, #8] │ │ │ │ │ - ble 178 │ │ │ │ │ + ble 194 │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ mov r1, r7 │ │ │ │ │ + add r5, r5, #16 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_safe_mulmod │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r5, r5, #16 │ │ │ │ │ cmp r3, fp │ │ │ │ │ - bne 198 │ │ │ │ │ + bne 1b4 │ │ │ │ │ + add r1, sp, #56 @ 0x38 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ │ - add r1, sp, #56 @ 0x38 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ - ldr r8, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ blx r5 │ │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ ldr r7, [sp, #52] @ 0x34 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [r5, r7] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [r5, r7] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r5] │ │ │ │ │ ldr r3, [r6, #72] @ 0x48 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - strd r0, [r5] │ │ │ │ │ - bne 3f0 │ │ │ │ │ - mov sl, r3 │ │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + bne 41c │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ + mov sl, r3 │ │ │ │ │ mov fp, r5 │ │ │ │ │ - mov r5, r3 │ │ │ │ │ - sub r3, r3, #8 │ │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + add r5, r3, #8 │ │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ │ - mov r9, r3 │ │ │ │ │ mov r8, r5 │ │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ │ - ldrd r4, [r8, #8]! │ │ │ │ │ + mov r9, r3 │ │ │ │ │ + ldrd r4, [r8] │ │ │ │ │ + add sl, sl, #16 │ │ │ │ │ ldrd r0, [fp, #8]! │ │ │ │ │ - ldrd r2, [sl] │ │ │ │ │ + ldrd r2, [sl, #-16] │ │ │ │ │ + ldrd r6, [sl, #-8] │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sl, #8] │ │ │ │ │ - add sl, sl, #16 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8] │ │ │ │ │ + strd r0, [r8], #8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -207,107 +213,112 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - cmp r9, r8 │ │ │ │ │ add r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ │ + cmp r9, r8 │ │ │ │ │ str r0, [fp] │ │ │ │ │ str r3, [fp, #4] │ │ │ │ │ - bne 268 │ │ │ │ │ - ldr r5, [sp, #52] @ 0x34 │ │ │ │ │ + bne 280 │ │ │ │ │ ldr sl, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r5, [sp, #52] @ 0x34 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r4, [sp, #92] @ 0x5c │ │ │ │ │ ldrd r0, [sl, r5] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [fp, r5] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ - ldr r0, [r6, #68] @ 0x44 │ │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + ldr r0, [r6, #68] @ 0x44 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ blx r5 │ │ │ │ │ ldr r7, [r6, #84] @ 0x54 │ │ │ │ │ - ldr r6, [pc, #540] @ 584 │ │ │ │ │ mov r0, #1 │ │ │ │ │ - sub r6, r6, r7 │ │ │ │ │ mov r5, #0 │ │ │ │ │ - b 394 │ │ │ │ │ - mul r0, r7, r0 │ │ │ │ │ + ldr r6, [pc, #540] @ 5a4 │ │ │ │ │ + sub r6, r6, r7 │ │ │ │ │ + b 3ac │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + mul r0, r7, r0 │ │ │ │ │ + add r4, r4, #16 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r4, r4, #16 │ │ │ │ │ - cmp r3, r5 │ │ │ │ │ mov r0, r1 │ │ │ │ │ - beq 3e0 │ │ │ │ │ + cmp r3, r5 │ │ │ │ │ + beq 3f8 │ │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + cmp r0, r6 │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ ldrd r2, [r4] │ │ │ │ │ mul r1, r0, r1 │ │ │ │ │ - cmp r0, r6 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ strd r2, [sl, r1] │ │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ │ ldr r8, [r4, #8] │ │ │ │ │ + ldr r3, [r4, #12] │ │ │ │ │ add r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ strd r8, [fp, r1] │ │ │ │ │ - ble 374 │ │ │ │ │ + ble 38c │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ mov r1, r7 │ │ │ │ │ + add r4, r4, #16 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_safe_mulmod │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - add r4, r4, #16 │ │ │ │ │ cmp r3, r5 │ │ │ │ │ - bne 394 │ │ │ │ │ + bne 3ac │ │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_ifree │ │ │ │ │ mov fp, r3 │ │ │ │ │ mov sl, r7 │ │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ │ add r3, r8, r3 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ │ - ldrd r2, [fp, #8] │ │ │ │ │ - ldrd r6, [fp] │ │ │ │ │ + ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + add fp, fp, #16 │ │ │ │ │ + ldrd r6, [fp, #-16] │ │ │ │ │ + ldrd r2, [fp, #-8] │ │ │ │ │ + ldrd r8, [lr, sl] │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [r3, sl] │ │ │ │ │ - ldrd r8, [lr, sl] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - add fp, fp, #16 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -336,409 +347,426 @@ │ │ │ │ │ add r2, r1, #-2147483648 @ 0x80000000 │ │ │ │ │ str r0, [r3, sl]! │ │ │ │ │ str r2, [r3, #4] │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ cmp r3, fp │ │ │ │ │ - bne 404 │ │ │ │ │ - b 308 │ │ │ │ │ + bne 430 │ │ │ │ │ + b 320 │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ ldr r0, [fp, #64] @ 0x40 │ │ │ │ │ str r1, [sp] │ │ │ │ │ add r1, sp, #56 @ 0x38 │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ blx r4 │ │ │ │ │ + ldr r9, [sp, #44] @ 0x2c │ │ │ │ │ ldr r8, [sp, #52] @ 0x34 │ │ │ │ │ ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r9, [sp, #44] @ 0x2c │ │ │ │ │ - mov r2, r6 │ │ │ │ │ ldrd r0, [r9, r8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r4, [sp, #80] @ 0x50 │ │ │ │ │ ldr sl, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ strd r0, [r9] │ │ │ │ │ + ldrd r4, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sl, r8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl] │ │ │ │ │ ldrd r0, [r9, r8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ ldrd r0, [sl, r8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ + ldr ip, [sp, #60] @ 0x3c │ │ │ │ │ ldr r0, [fp, #68] @ 0x44 │ │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ str ip, [sp] │ │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ blx r4 │ │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ │ - add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - b 0 │ │ │ │ │ - R_ARM_JUMP24 fftw_ifree │ │ │ │ │ + b 3f8 │ │ │ │ │ .word 0x00016a09 │ │ │ │ │ │ │ │ │ │ -00000588 : │ │ │ │ │ +000005a8 : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -000005ac : │ │ │ │ │ +000005d8 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r5, r1 │ │ │ │ │ - sub sp, sp, #68 @ 0x44 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #68 @ 0x44 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ cmp r5, #0 │ │ │ │ │ - bne 604 │ │ │ │ │ - ldr r1, [pc, #452] @ 7b0 │ │ │ │ │ + bne 654 │ │ │ │ │ + ldr r1, [pc, #464] @ 7f8 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_rader_tl_delete │ │ │ │ │ - mov r7, r5 │ │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_find_generator │ │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ │ - sub r1, r2, #2 │ │ │ │ │ str r0, [r4, #80] @ 0x50 │ │ │ │ │ + sub r1, r2, #2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_power_mod │ │ │ │ │ - ldr r3, [r4, #96] @ 0x60 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ - ldr r3, [pc, #392] @ 7b4 │ │ │ │ │ ldr sl, [r4, #76] @ 0x4c │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ - ldr r3, [r3] │ │ │ │ │ - mov r1, sl │ │ │ │ │ mov r2, r0 │ │ │ │ │ - str r0, [r4, #84] @ 0x54 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + str r0, [r4, #84] @ 0x54 │ │ │ │ │ + ldr r3, [r4, #96] @ 0x60 │ │ │ │ │ + mov r1, sl │ │ │ │ │ mov r0, sl │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + ldr r3, [pc, #360] @ 7fc │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ + ldr r3, [r3] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_rader_tl_find │ │ │ │ │ subs r7, r0, #0 │ │ │ │ │ - bne 5f8 │ │ │ │ │ + bne 634 │ │ │ │ │ sub r6, sl, #1 │ │ │ │ │ lsl r0, r6, #4 │ │ │ │ │ str r6, [sp, #36] @ 0x24 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ mov r7, r0 │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ - ldr r3, [pc, #320] @ 7b8 │ │ │ │ │ + ldr r3, [pc, #312] @ 800 │ │ │ │ │ mov r2, #0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r1, sl │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktriggen │ │ │ │ │ cmp r6, #0 │ │ │ │ │ mov fp, r0 │ │ │ │ │ - ble 760 │ │ │ │ │ - ldr ip, [pc, #284] @ 7bc │ │ │ │ │ + ble 7b0 │ │ │ │ │ + ldr ip, [pc, #276] @ 804 │ │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ │ - sub ip, ip, r8 │ │ │ │ │ mov r6, r7 │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + mov r5, #1 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ str r7, [sp, #40] @ 0x28 │ │ │ │ │ str r4, [sp, #44] @ 0x2c │ │ │ │ │ - mov r9, #0 │ │ │ │ │ + sub ip, ip, r8 │ │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ - mov r5, #1 │ │ │ │ │ mov r7, ip │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ - b 6e4 │ │ │ │ │ + b 734 │ │ │ │ │ mul r0, r5, r8 │ │ │ │ │ mov r1, sl │ │ │ │ │ + add r6, r6, #16 │ │ │ │ │ bl 0 <__aeabi_idivmod> │ │ │ │ │ R_ARM_CALL __aeabi_idivmod │ │ │ │ │ cmp r4, r9 │ │ │ │ │ - add r6, r6, #16 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - beq 758 │ │ │ │ │ + beq 7a8 │ │ │ │ │ ldr r3, [fp, #4] │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, fp │ │ │ │ │ + add r9, r9, #1 │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ blx r3 │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ - add r9, r9, #1 │ │ │ │ │ strd r0, [r6] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ add r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_ddiv> │ │ │ │ │ R_ARM_CALL __aeabi_ddiv │ │ │ │ │ cmp r7, r5 │ │ │ │ │ strd r0, [r6, #8] │ │ │ │ │ - bge 6c8 │ │ │ │ │ + bge 718 │ │ │ │ │ mov r0, r5 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r1, r8 │ │ │ │ │ + add r6, r6, #16 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_safe_mulmod │ │ │ │ │ cmp r4, r9 │ │ │ │ │ - add r6, r6, #16 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - bne 6e4 │ │ │ │ │ + bne 734 │ │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ mov r0, fp │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_triggen_destroy │ │ │ │ │ ldr r0, [sp, #32] │ │ │ │ │ add r2, r7, #8 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ + ldr r5, [r0, #56] @ 0x38 │ │ │ │ │ blx r5 │ │ │ │ │ - ldr r3, [pc, #52] @ 7c0 │ │ │ │ │ + ldr r3, [pc, #44] @ 808 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r1, sl │ │ │ │ │ + mov r0, sl │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - mov r1, sl │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_rader_tl_insert │ │ │ │ │ - str r7, [r4, #72] @ 0x48 │ │ │ │ │ - add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x000001bc │ │ │ │ │ + b 634 │ │ │ │ │ + .word 0x000001c4 │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ │ - .word 0x00000180 │ │ │ │ │ + .word 0x00000164 │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ │ .word 0x3ff00000 │ │ │ │ │ .word 0x00016a09 │ │ │ │ │ - .word 0x0000002c │ │ │ │ │ + .word 0x0000001c │ │ │ │ │ R_ARM_REL32 .bss │ │ │ │ │ │ │ │ │ │ -000007c4 : │ │ │ │ │ +0000080c : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r1, #4] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #36 @ 0x24 │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r8, r2 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #36 @ 0x24 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - beq 7ec │ │ │ │ │ + beq 858 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r2, [r1, #8] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - bne 7e0 │ │ │ │ │ + bne 838 │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ + ldr r3, [r8, #164] @ 0xa4 │ │ │ │ │ tst r3, #8 │ │ │ │ │ - beq 81c │ │ │ │ │ + beq 884 │ │ │ │ │ cmp r0, #32 │ │ │ │ │ - ble 7e0 │ │ │ │ │ + ble 838 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_is_prime │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 7e0 │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - ldr r3, [r3, #164] @ 0xa4 │ │ │ │ │ + beq 838 │ │ │ │ │ + ldr r3, [r8, #164] @ 0xa4 │ │ │ │ │ tst r3, #8 │ │ │ │ │ - bne a8c │ │ │ │ │ + bne afc │ │ │ │ │ ldr r3, [r5, #4] │ │ │ │ │ - ldr r1, [pc, #612] @ aa8 │ │ │ │ │ + mov r0, #104 @ 0x68 │ │ │ │ │ + ldr r1, [pc, #620] @ b18 │ │ │ │ │ + ldr r6, [r3, #4] │ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - ldr r2, [pc, #604] @ aac │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ + ldr fp, [r3, #12] │ │ │ │ │ + sub r7, r6, #1 │ │ │ │ │ + str r6, [sp, #20] │ │ │ │ │ + str r2, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #592] @ b1c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ - mov r0, #104 @ 0x68 │ │ │ │ │ - ldr r8, [r3, #12] │ │ │ │ │ - ldr fp, [r3, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ - sub r7, fp, #1 │ │ │ │ │ - ldr r9, [r5, #20] │ │ │ │ │ - ldr sl, [r5, #24] │ │ │ │ │ - add r9, r9, r8, lsl #3 │ │ │ │ │ - add sl, sl, r8, lsl #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ lsl r0, r7, #4 │ │ │ │ │ + ldr r9, [r5, #20] │ │ │ │ │ + ldr sl, [r5, #24] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_malloc_plain │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r1, #2 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + mov r2, fp │ │ │ │ │ + mov r1, #2 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r1, r2 │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - add r3, r5, #8 │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - stm sp, {r9, sl} │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ + lsl r3, fp, #3 │ │ │ │ │ + add r2, r5, #8 │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r6, #0 │ │ │ │ │ + add r9, r9, r3 │ │ │ │ │ + add sl, sl, r3 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + stm sp, {r9, sl} │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + mov r2, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ - mov r6, #0 │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r3, r6 │ │ │ │ │ - mov r2, #8 │ │ │ │ │ str r6, [sp] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ │ + mov r2, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ subs r3, r0, #0 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ - beq a5c │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + beq acc │ │ │ │ │ mov r2, #2 │ │ │ │ │ - mov r1, r8 │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r6 │ │ │ │ │ str r0, [sp, #28] │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r2, r9 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ str r5, [sp] │ │ │ │ │ - mov r3, sl │ │ │ │ │ - mov r1, r0 │ │ │ │ │ ldr r0, [sp, #28] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + mov r3, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r3, r6 │ │ │ │ │ - mov r2, #8 │ │ │ │ │ str r6, [sp] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ │ + mov r2, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ subs r9, r0, #0 │ │ │ │ │ - beq a5c │ │ │ │ │ + beq acc │ │ │ │ │ mov r2, #2 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ mov r0, r7 │ │ │ │ │ + mov r1, r2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ + mov sl, r0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r1, r6 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ mov r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mktensor_1d │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str r5, [sp] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + str r5, [sp] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ + mov r1, r0 │ │ │ │ │ mov r3, #2 │ │ │ │ │ - mov r2, #8 │ │ │ │ │ str r6, [sp] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r2, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_f_d │ │ │ │ │ - subs sl, r0, #0 │ │ │ │ │ - beq a60 │ │ │ │ │ + subs r8, r0, #0 │ │ │ │ │ + beq ad0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + add r1, r9, #8 │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ add r0, r3, #8 │ │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ │ - add r1, r9, #8 │ │ │ │ │ - str r2, [r4, #88] @ 0x58 │ │ │ │ │ str r9, [r4, #68] @ 0x44 │ │ │ │ │ - add r2, r4, #8 │ │ │ │ │ - str sl, [r4, #96] @ 0x60 │ │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ │ - str fp, [r4, #76] @ 0x4c │ │ │ │ │ - str r8, [r4, #92] @ 0x5c │ │ │ │ │ + str r5, [r4, #76] @ 0x4c │ │ │ │ │ + str r2, [r4, #88] @ 0x58 │ │ │ │ │ + add r2, r4, #8 │ │ │ │ │ + str fp, [r4, #92] @ 0x5c │ │ │ │ │ + str r8, [r4, #96] @ 0x60 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ rsb r0, r7, r7, lsl #3 │ │ │ │ │ lsl r0, r0, #1 │ │ │ │ │ add r0, r0, #6 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r4, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #32] │ │ │ │ │ - add r0, fp, #1 │ │ │ │ │ + add r0, r5, #1 │ │ │ │ │ lsl r0, r0, #1 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r4, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -750,54 +778,56 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [r4, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r4, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b 83c │ │ │ │ │ mov r9, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree0 │ │ │ │ │ mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r9 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ifree │ │ │ │ │ - b 7e0 │ │ │ │ │ + b 838 │ │ │ │ │ ldr r3, [r5, #4] │ │ │ │ │ ldr r0, [r3, #4] │ │ │ │ │ sub r0, r0, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_factors_into_small_primes │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - bne 838 │ │ │ │ │ - b 7e0 │ │ │ │ │ - .word 0x00000254 │ │ │ │ │ + bne 89c │ │ │ │ │ + b 838 │ │ │ │ │ + .word 0x00000260 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff85c │ │ │ │ │ + .word 0xfffff7f0 │ │ │ │ │ │ │ │ │ │ -00000ab0 : │ │ │ │ │ +00000b20 : │ │ │ │ │ fftw_dft_rader_register(): │ │ │ │ │ - ldr r1, [pc, #32] @ ad8 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ - add r1, pc, r1 │ │ │ │ │ + ldr r1, [pc, #44] @ b54 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r0, #8 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + add r1, pc, r1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ .word 0x00000018 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── rank-geq2.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2516 (bytes into file) │ │ │ │ │ + Start of section headers: 2652 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 16 │ │ │ │ │ Section header string table index: 15 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ -There are 16 section headers, starting at offset 0x9d4: │ │ │ │ │ +There are 16 section headers, starting at offset 0xa5c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000360 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00082c 0000f0 08 I 13 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000394 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000394 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000394 00001d 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0003b1 00000c 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0003bd 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 00091c 000020 08 I 13 7 4 │ │ │ │ │ - [ 9] .data.rel.ro.local PROGBITS 00000000 0003cd 00000c 00 WA 0 0 4 │ │ │ │ │ - [10] .rel.data.rel.ro.local REL 00000000 00093c 000008 08 I 13 9 4 │ │ │ │ │ - [11] .note.GNU-stack PROGBITS 00000000 0003d9 000000 00 0 0 1 │ │ │ │ │ - [12] .ARM.attributes ARM_ATTRIBUTES 00000000 0003d9 00002b 00 0 0 1 │ │ │ │ │ - [13] .symtab SYMTAB 00000000 000404 000290 10 14 23 4 │ │ │ │ │ - [14] .strtab STRTAB 00000000 000694 000196 00 0 0 1 │ │ │ │ │ - [15] .shstrtab STRTAB 00000000 000944 00008f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0003e8 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0008b4 0000f0 08 I 13 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00041c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00041c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00041c 00001d 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000439 00000c 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000445 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0009a4 000020 08 I 13 7 4 │ │ │ │ │ + [ 9] .data.rel.ro.local PROGBITS 00000000 000455 00000c 00 WA 0 0 4 │ │ │ │ │ + [10] .rel.data.rel.ro.local REL 00000000 0009c4 000008 08 I 13 9 4 │ │ │ │ │ + [11] .note.GNU-stack PROGBITS 00000000 000461 000000 00 0 0 1 │ │ │ │ │ + [12] .ARM.attributes ARM_ATTRIBUTES 00000000 000461 00002b 00 0 0 1 │ │ │ │ │ + [13] .symtab SYMTAB 00000000 00048c 000290 10 14 23 4 │ │ │ │ │ + [14] .strtab STRTAB 00000000 00071c 000196 00 0 0 1 │ │ │ │ │ + [15] .shstrtab STRTAB 00000000 0009cc 00008f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 41 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 76 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 2: 00000000 96 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 5: 0000004c 64 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 6: 00000088 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 7: 0000008c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 8: 0000008c 28 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 9: 000000a8 564 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 10: 000002d4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 11: 000002dc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 12: 000002dc 36 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 00000358 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 00000060 76 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 6: 000000a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 000000ac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 000000ac 40 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 9: 000000d4 596 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 10: 00000320 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 11: 00000328 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 12: 00000328 56 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 000003e0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 12 OBJECT LOCAL DEFAULT 6 buddies.2 │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 19: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.0 │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 9 .data.rel.ro.local │ │ │ │ │ @@ -34,11 +34,11 @@ │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_d │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mkplan_dft │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_ops_add │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_destroy4 │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_min_stride │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_max_index │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ - 37: 00000300 96 FUNC GLOBAL DEFAULT 1 fftw_dft_rank_geq2_register │ │ │ │ │ + 37: 00000360 136 FUNC GLOBAL DEFAULT 1 fftw_dft_rank_geq2_register │ │ │ │ │ 38: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,44 +1,44 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x82c contains 30 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x8b4 contains 30 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000088 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000098 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000000a4 0000171d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000108 0000181c R_ARM_CALL 00000000 fftw_pickdim │ │ │ │ │ -00000178 0000191c R_ARM_CALL 00000000 fftw_tensor_split │ │ │ │ │ -00000184 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000194 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -000001a0 00001b1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -000001b0 00001c1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -000001d4 00001d1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000001e0 00001e1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -000001f4 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ -00000204 00001c1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ -0000021c 00001d1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -00000228 00001e1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000248 00001f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -00000268 0000201c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ -0000027c 0000211c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ │ -00000290 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -00000298 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ -000002ac 0000211c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ │ -000002b4 0000221c R_ARM_CALL 00000000 fftw_tensor_min_stride │ │ │ │ │ -000002c0 0000231c R_ARM_CALL 00000000 fftw_tensor_max_index │ │ │ │ │ -000002d8 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -000002ec 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ -000002fc 0000241d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -0000032c 0000261c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000348 0000271c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -00000358 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ -0000035c 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +000000a8 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +000000bc 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000000d0 0000171d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +00000158 0000181c R_ARM_CALL 00000000 fftw_pickdim │ │ │ │ │ +000001c8 0000191c R_ARM_CALL 00000000 fftw_tensor_split │ │ │ │ │ +000001d4 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000001e4 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +000001f0 00001b1c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +00000200 00001c1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ +00000224 00001d1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000230 00001e1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000244 00001a1c R_ARM_CALL 00000000 fftw_tensor_copy_inplace │ │ │ │ │ +00000254 00001c1c R_ARM_CALL 00000000 fftw_tensor_append │ │ │ │ │ +0000026c 00001d1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000278 00001e1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000298 00001f1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +000002b8 0000201c R_ARM_CALL 00000000 fftw_ops_add │ │ │ │ │ +000002cc 0000211c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ │ +000002dc 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000002e4 0000171c R_ARM_CALL 00000000 fftw_plan_destroy_internal │ │ │ │ │ +000002f8 0000211c R_ARM_CALL 00000000 fftw_tensor_destroy4 │ │ │ │ │ +00000300 0000221c R_ARM_CALL 00000000 fftw_tensor_min_stride │ │ │ │ │ +0000030c 0000231c R_ARM_CALL 00000000 fftw_tensor_max_index │ │ │ │ │ +00000324 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000340 0000241c R_ARM_CALL 00000000 fftw_plan_awake │ │ │ │ │ +0000035c 0000241d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +0000039c 0000261c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000003bc 0000271c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +000003e0 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +000003e4 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x91c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x9a4 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002802 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 000002dc awake │ │ │ │ │ -00000008 00000502 R_ARM_ABS32 0000004c print │ │ │ │ │ -0000000c 00000802 R_ARM_ABS32 0000008c destroy │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 00000328 awake │ │ │ │ │ +00000008 00000502 R_ARM_ABS32 00000060 print │ │ │ │ │ +0000000c 00000802 R_ARM_ABS32 000000ac destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x93c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x9c4 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000902 R_ARM_ABS32 000000a8 mkplan │ │ │ │ │ +00000004 00000902 R_ARM_ABS32 000000d4 mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,268 +1,302 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply(): │ │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ │ + strd r4, [sp, #-20]! @ 0xffffffec │ │ │ │ │ mov r4, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ ldr r5, [sp, #32] │ │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ str r5, [sp] │ │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ blx r7 │ │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ - ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov r3, r6 │ │ │ │ │ mov r2, r5 │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ mov r1, r6 │ │ │ │ │ + ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ mov ip, lr │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + add sp, sp, #20 │ │ │ │ │ bx ip │ │ │ │ │ │ │ │ │ │ -0000004c : │ │ │ │ │ +00000060 : │ │ │ │ │ print(): │ │ │ │ │ mov r3, r0 │ │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ mov r0, r1 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r2, [r3, #72] @ 0x48 │ │ │ │ │ + ldr r4, [r0] │ │ │ │ │ ldr r2, [r2, #8] │ │ │ │ │ str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #20] @ 88 │ │ │ │ │ - ldr r4, [r0] │ │ │ │ │ + ldr r1, [pc, #24] @ a8 │ │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000008 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -0000008c : │ │ │ │ │ +000000ac : │ │ │ │ │ destroy(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ │ - pop {r4, lr} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #8 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -000000a8 : │ │ │ │ │ +000000d4 : │ │ │ │ │ mkplan(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - ldr r7, [r1, #4] │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r5, r2 │ │ │ │ │ - ldr r2, [r7] │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + ldr r7, [r1, #4] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ sub sp, sp, #24 │ │ │ │ │ + ldr r2, [r7] │ │ │ │ │ cmn r2, #-2147483647 @ 0x80000001 │ │ │ │ │ - beq dc │ │ │ │ │ + beq 118 │ │ │ │ │ ldr r3, [r1, #8] │ │ │ │ │ mov r4, r1 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ cmn r3, #-2147483647 @ 0x80000001 │ │ │ │ │ cmpne r2, #1 │ │ │ │ │ - bgt e8 │ │ │ │ │ + bgt 138 │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ add r3, sp, #20 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r3, #1 │ │ │ │ │ add r0, r0, #8 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + mov r3, #1 │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldm r0, {r0, r1, r2} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_pickdim │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq dc │ │ │ │ │ + beq 118 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ ldr r3, [r7] │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ - bge dc │ │ │ │ │ + bge 118 │ │ │ │ │ ldr r1, [r5, #164] @ 0xa4 │ │ │ │ │ bic r3, r1, #-16777216 @ 0xff000000 │ │ │ │ │ tst r1, #128 @ 0x80 │ │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ │ - beq 154 │ │ │ │ │ - ldr r1, [r6, #12] │ │ │ │ │ + beq 1a4 │ │ │ │ │ ldr r0, [r6, #8] │ │ │ │ │ + ldr r1, [r6, #12] │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ cmp r0, r1 │ │ │ │ │ - bne dc │ │ │ │ │ + bne 118 │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - beq 16c │ │ │ │ │ + beq 1bc │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ ldr r3, [r0] │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - bgt 2b4 │ │ │ │ │ - add r3, sp, #16 │ │ │ │ │ + bgt 300 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ + add r3, sp, #16 │ │ │ │ │ add r1, sp, #12 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_split │ │ │ │ │ - mov r1, #1 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ + mov r1, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ - mov r1, #1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldr r0, [sp, #16] │ │ │ │ │ + mov r1, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ mov r9, r0 │ │ │ │ │ ldr r0, [sp, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ mov r7, r0 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r7, r0, #0 │ │ │ │ │ - beq 28c │ │ │ │ │ - mov r1, #1 │ │ │ │ │ + beq 2d8 │ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ │ + mov r1, #1 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_inplace │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_append │ │ │ │ │ ldr r2, [r4, #20] │ │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ │ - stm sp, {r2, r3} │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ │ + stm sp, {r2, r3} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r5, r0, #0 │ │ │ │ │ - beq 28c │ │ │ │ │ - ldr r2, [pc, #152] @ 2d4 │ │ │ │ │ - ldr r1, [pc, #152] @ 2d8 │ │ │ │ │ + beq 2d8 │ │ │ │ │ + ldr r2, [pc, #148] @ 320 │ │ │ │ │ + mov r0, #80 @ 0x50 │ │ │ │ │ + ldr r1, [pc, #144] @ 324 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #80 @ 0x50 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ - add r1, r5, #8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ add r2, r0, #8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ str r7, [r0, #64] @ 0x40 │ │ │ │ │ + add r1, r5, #8 │ │ │ │ │ str r5, [r0, #68] @ 0x44 │ │ │ │ │ str r6, [r0, #72] @ 0x48 │ │ │ │ │ add r0, r7, #8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_add │ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sp, sp, #24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b 11c │ │ │ │ │ mov r0, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_destroy_internal │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_destroy4 │ │ │ │ │ - b dc │ │ │ │ │ + b 118 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_min_stride │ │ │ │ │ mov r7, r0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_max_index │ │ │ │ │ cmp r7, r0 │ │ │ │ │ - bgt dc │ │ │ │ │ + bgt 118 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - b 16c │ │ │ │ │ - .word 0xfffffdbc │ │ │ │ │ - .word 0x00000090 │ │ │ │ │ + b 1bc │ │ │ │ │ + .word 0xfffffd68 │ │ │ │ │ + .word 0x00000088 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -000002dc : │ │ │ │ │ +00000328 : │ │ │ │ │ awake(): │ │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ │ + strd r4, [sp, #-16]! │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_plan_awake │ │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - pop {r4, r5, r6, lr} │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldr r0, [r4, #68] @ 0x44 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #16 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -00000300 : │ │ │ │ │ +00000360 : │ │ │ │ │ fftw_dft_rank_geq2_register(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - ldr r4, [pc, #76] @ 358 │ │ │ │ │ - ldr r7, [pc, #76] @ 35c │ │ │ │ │ - add r4, pc, r4 │ │ │ │ │ - mov r5, r0 │ │ │ │ │ - add r8, r4, #12 │ │ │ │ │ - add r7, pc, r7 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ + mov r4, #0 │ │ │ │ │ + ldr r5, [pc, #112] @ 3e0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + ldr r8, [pc, #100] @ 3e4 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + add r5, pc, r5 │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + mov r7, r5 │ │ │ │ │ + add r8, pc, r8 │ │ │ │ │ + ldr r9, [r5], #4 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ mov r0, #20 │ │ │ │ │ - ldr r9, [r4], #4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mov r3, #3 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + add r4, r4, #1 │ │ │ │ │ str r9, [r0, #8] │ │ │ │ │ - str r6, [r0, #12] │ │ │ │ │ + str r7, [r0, #12] │ │ │ │ │ str r3, [r0, #16] │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ - cmp r4, r8 │ │ │ │ │ - bne 320 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ - .word 0x00000044 │ │ │ │ │ + cmp r4, #3 │ │ │ │ │ + bne 390 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000058 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ │ │ - .word 0x0000003c │ │ │ │ │ + .word 0x00000050 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ ├── solve.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 280 (bytes into file) │ │ │ │ │ + Start of section headers: 292 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 9 │ │ │ │ │ Section header string table index: 8 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ -There are 9 section headers, starting at offset 0x118: │ │ │ │ │ +There are 9 section headers, starting at offset 0x124: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000028 00 AX 0 0 4 │ │ │ │ │ - [ 2] .data PROGBITS 00000000 00005c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 3] .bss NOBITS 00000000 00005c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .note.GNU-stack PROGBITS 00000000 00005c 000000 00 0 0 1 │ │ │ │ │ - [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 00005c 00002b 00 0 0 1 │ │ │ │ │ - [ 6] .symtab SYMTAB 00000000 000088 000030 10 7 2 4 │ │ │ │ │ - [ 7] .strtab STRTAB 00000000 0000b8 000013 00 0 0 1 │ │ │ │ │ - [ 8] .shstrtab STRTAB 00000000 0000cb 00004c 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000034 00 AX 0 0 4 │ │ │ │ │ + [ 2] .data PROGBITS 00000000 000068 000000 00 WA 0 0 1 │ │ │ │ │ + [ 3] .bss NOBITS 00000000 000068 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .note.GNU-stack PROGBITS 00000000 000068 000000 00 0 0 1 │ │ │ │ │ + [ 5] .ARM.attributes ARM_ATTRIBUTES 00000000 000068 00002b 00 0 0 1 │ │ │ │ │ + [ 6] .symtab SYMTAB 00000000 000094 000030 10 7 2 4 │ │ │ │ │ + [ 7] .strtab STRTAB 00000000 0000c4 000013 00 0 0 1 │ │ │ │ │ + [ 8] .shstrtab STRTAB 00000000 0000d7 00004c 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,6 +1,6 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 3 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 40 FUNC GLOBAL DEFAULT 1 fftw_dft_solve │ │ │ │ │ + 2: 00000000 52 FUNC GLOBAL DEFAULT 1 fftw_dft_solve │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,17 +1,20 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ fftw_dft_solve(): │ │ │ │ │ - push {r4, lr} │ │ │ │ │ ldr r3, [r1, #24] │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ add r1, r1, #12 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ ├── vrank-geq1.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2516 (bytes into file) │ │ │ │ │ + Start of section headers: 2624 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 16 │ │ │ │ │ Section header string table index: 15 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ -There are 16 section headers, starting at offset 0x9d4: │ │ │ │ │ +There are 16 section headers, starting at offset 0xa40: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000398 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00085c 0000c0 08 I 13 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0003cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0003cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0003cc 00001c 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0003e8 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0003f0 000010 00 WA 0 0 4 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 00091c 000020 08 I 13 7 4 │ │ │ │ │ - [ 9] .data.rel.ro.local PROGBITS 00000000 000400 00000c 00 WA 0 0 4 │ │ │ │ │ - [10] .rel.data.rel.ro.local REL 00000000 00093c 000008 08 I 13 9 4 │ │ │ │ │ - [11] .note.GNU-stack PROGBITS 00000000 00040c 000000 00 0 0 1 │ │ │ │ │ - [12] .ARM.attributes ARM_ATTRIBUTES 00000000 00040c 00002b 00 0 0 1 │ │ │ │ │ - [13] .symtab SYMTAB 00000000 000438 0002a0 10 14 23 4 │ │ │ │ │ - [14] .strtab STRTAB 00000000 0006d8 000182 00 0 0 1 │ │ │ │ │ - [15] .shstrtab STRTAB 00000000 000944 00008f 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000404 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0008c8 0000c0 08 I 13 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000438 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000438 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000438 00001c 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000454 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00045c 000010 00 WA 0 0 4 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000988 000020 08 I 13 7 4 │ │ │ │ │ + [ 9] .data.rel.ro.local PROGBITS 00000000 00046c 00000c 00 WA 0 0 4 │ │ │ │ │ + [10] .rel.data.rel.ro.local REL 00000000 0009a8 000008 08 I 13 9 4 │ │ │ │ │ + [11] .note.GNU-stack PROGBITS 00000000 000478 000000 00 0 0 1 │ │ │ │ │ + [12] .ARM.attributes ARM_ATTRIBUTES 00000000 000478 00002b 00 0 0 1 │ │ │ │ │ + [13] .symtab SYMTAB 00000000 0004a4 0002a0 10 14 23 4 │ │ │ │ │ + [14] .strtab STRTAB 00000000 000744 000182 00 0 0 1 │ │ │ │ │ + [15] .shstrtab STRTAB 00000000 0009b0 00008f 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 42 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 152 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ + 2: 00000000 188 FUNC LOCAL DEFAULT 1 apply │ │ │ │ │ 3: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 4: 00000000 0 NOTYPE LOCAL DEFAULT 5 .LC0 │ │ │ │ │ - 5: 00000098 64 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ - 6: 000000d4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 7: 000000d8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 8: 000000d8 568 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ - 9: 00000300 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00000310 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 00000310 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ - 12: 00000318 8 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ - 13: 00000390 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 000000bc 76 FUNC LOCAL DEFAULT 1 print │ │ │ │ │ + 6: 00000104 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 00000108 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 8: 00000108 600 FUNC LOCAL DEFAULT 1 mkplan │ │ │ │ │ + 9: 00000350 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00000360 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 00000360 8 FUNC LOCAL DEFAULT 1 destroy │ │ │ │ │ + 12: 00000368 8 FUNC LOCAL DEFAULT 1 awake │ │ │ │ │ + 13: 000003fc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 8 OBJECT LOCAL DEFAULT 6 buddies.2 │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 19: 00000000 16 OBJECT LOCAL DEFAULT 7 padt.0 │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 9 .data.rel.ro.local │ │ │ │ │ @@ -35,11 +35,11 @@ │ │ │ │ │ 31: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_i2d │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_iabs │ │ │ │ │ 34: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_imin │ │ │ │ │ 35: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_tensor_max_index │ │ │ │ │ 36: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_destroy_internal │ │ │ │ │ 37: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_plan_awake │ │ │ │ │ - 38: 00000320 120 FUNC GLOBAL DEFAULT 1 fftw_dft_vrank_geq1_register │ │ │ │ │ + 38: 00000370 148 FUNC GLOBAL DEFAULT 1 fftw_dft_vrank_geq1_register │ │ │ │ │ 39: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_mksolver │ │ │ │ │ 40: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_solver_register │ │ │ │ │ 41: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_solve │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,38 +1,38 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x85c contains 24 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x8c8 contains 24 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000d4 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ -00000140 0000171c R_ARM_CALL 00000000 fftw_pickdim │ │ │ │ │ -000001b0 0000181c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ -000001c0 0000191c R_ARM_CALL 00000000 fftw_tensor_copy_except │ │ │ │ │ -000001e4 00001a1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ -000001f0 00001b1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ -00000210 00001c1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ -0000023c 00001d1c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ -00000258 00001e1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ -00000270 00001f1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ -00000278 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c0 0000211c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000002cc 0000211c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ -000002d8 0000221c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ -000002e4 0000231c R_ARM_CALL 00000000 fftw_tensor_max_index │ │ │ │ │ -00000304 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ -00000314 0000241d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ -0000031c 0000251d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ -00000338 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -00000360 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ -0000036c 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ -0000038c 0000281d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ -00000390 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ -00000394 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ +00000104 00000403 R_ARM_REL32 00000000 .LC0 │ │ │ │ │ +00000194 0000171c R_ARM_CALL 00000000 fftw_pickdim │ │ │ │ │ +000001fc 0000181c R_ARM_CALL 00000000 fftw_tensor_copy │ │ │ │ │ +00000214 0000191c R_ARM_CALL 00000000 fftw_tensor_copy_except │ │ │ │ │ +00000238 00001a1c R_ARM_CALL 00000000 fftw_mkproblem_dft_d │ │ │ │ │ +00000244 00001b1c R_ARM_CALL 00000000 fftw_mkplan_d │ │ │ │ │ +00000264 00001c1c R_ARM_CALL 00000000 fftw_mkplan_dft │ │ │ │ │ +00000290 00001d1c R_ARM_CALL 00000000 fftw_ops_zero │ │ │ │ │ +000002ac 00001e1c R_ARM_CALL 00000000 fftw_ops_madd2 │ │ │ │ │ +000002c4 00001f1c R_ARM_CALL 00000000 __aeabi_i2d │ │ │ │ │ +000002cc 0000201c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000310 0000211c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +0000031c 0000211c R_ARM_CALL 00000000 fftw_iabs │ │ │ │ │ +00000328 0000221c R_ARM_CALL 00000000 fftw_imin │ │ │ │ │ +00000334 0000231c R_ARM_CALL 00000000 fftw_tensor_max_index │ │ │ │ │ +00000354 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000364 0000241d R_ARM_JUMP24 00000000 fftw_plan_destroy_internal │ │ │ │ │ +0000036c 0000251d R_ARM_JUMP24 00000000 fftw_plan_awake │ │ │ │ │ +0000039c 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000003bc 0000281c R_ARM_CALL 00000000 fftw_solver_register │ │ │ │ │ +000003c8 0000271c R_ARM_CALL 00000000 fftw_mksolver │ │ │ │ │ +000003f8 0000281d R_ARM_JUMP24 00000000 fftw_solver_register │ │ │ │ │ +000003fc 00001403 R_ARM_REL32 00000000 .data.rel.ro.local │ │ │ │ │ +00000400 00000e03 R_ARM_REL32 00000000 .rodata │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x91c contains 4 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x988 contains 4 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000000 00002902 R_ARM_ABS32 00000000 fftw_dft_solve │ │ │ │ │ -00000004 00000c02 R_ARM_ABS32 00000318 awake │ │ │ │ │ -00000008 00000502 R_ARM_ABS32 00000098 print │ │ │ │ │ -0000000c 00000b02 R_ARM_ABS32 00000310 destroy │ │ │ │ │ +00000004 00000c02 R_ARM_ABS32 00000368 awake │ │ │ │ │ +00000008 00000502 R_ARM_ABS32 000000bc print │ │ │ │ │ +0000000c 00000b02 R_ARM_ABS32 00000360 destroy │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro.local' at offset 0x93c contains 1 entry: │ │ │ │ │ +Relocation section '.rel.data.rel.ro.local' at offset 0x9a8 contains 1 entry: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000004 00000802 R_ARM_ABS32 000000d8 mkplan │ │ │ │ │ +00000004 00000802 R_ARM_ABS32 00000108 mkplan │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -2,201 +2,221 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ apply(): │ │ │ │ │ ldr ip, [r0, #68] @ 0x44 │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr sl, [r0, #72] @ 0x48 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ ldr r9, [r0, #76] @ 0x4c │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r0 │ │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ cmp ip, #0 │ │ │ │ │ - ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ + ldr sl, [r0, #72] @ 0x48 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #20 │ │ │ │ │ - ble 90 │ │ │ │ │ - str fp, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ + ldr lr, [r0, #56] @ 0x38 │ │ │ │ │ + ble a0 │ │ │ │ │ lsl sl, sl, #3 │ │ │ │ │ mov r6, r1 │ │ │ │ │ mov r5, r2 │ │ │ │ │ + ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ lsl r9, r9, #3 │ │ │ │ │ mov r4, r3 │ │ │ │ │ mov r7, #0 │ │ │ │ │ - mov fp, ip │ │ │ │ │ str lr, [sp, #8] │ │ │ │ │ - b 5c │ │ │ │ │ + str fp, [sp, #12] │ │ │ │ │ + mov fp, ip │ │ │ │ │ + b 6c │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ │ mov r3, r4 │ │ │ │ │ mov r2, r5 │ │ │ │ │ - mov r1, r6 │ │ │ │ │ str r8, [sp] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + mov r1, r6 │ │ │ │ │ add r7, r7, #1 │ │ │ │ │ blx ip │ │ │ │ │ cmp fp, r7 │ │ │ │ │ add r6, r6, sl │ │ │ │ │ add r5, r5, sl │ │ │ │ │ add r4, r4, r9 │ │ │ │ │ add r8, r8, r9 │ │ │ │ │ - bne 54 │ │ │ │ │ + bne 64 │ │ │ │ │ add sp, sp, #20 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00000098 : │ │ │ │ │ +000000bc : │ │ │ │ │ print(): │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldr r3, [r2, #80] @ 0x50 │ │ │ │ │ - push {r4, lr} │ │ │ │ │ mov r0, r1 │ │ │ │ │ - sub sp, sp, #8 │ │ │ │ │ + str r4, [sp, #-8]! │ │ │ │ │ ldr r1, [r2, #64] @ 0x40 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + sub sp, sp, #8 │ │ │ │ │ + ldr r3, [r2, #80] @ 0x50 │ │ │ │ │ + ldr r4, [r0] │ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ │ str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #20] @ d4 │ │ │ │ │ - ldr r4, [r0] │ │ │ │ │ + ldr r1, [pc, #24] @ 104 │ │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ blx r4 │ │ │ │ │ add sp, sp, #8 │ │ │ │ │ - pop {r4, pc} │ │ │ │ │ - .word 0x00000008 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000010 │ │ │ │ │ R_ARM_REL32 .LC0 │ │ │ │ │ │ │ │ │ │ -000000d8 : │ │ │ │ │ +00000108 : │ │ │ │ │ mkplan(): │ │ │ │ │ ldr r3, [r1, #8] │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - ldr r2, [r3] │ │ │ │ │ - sub sp, sp, #16 │ │ │ │ │ - sub r2, r2, #1 │ │ │ │ │ - cmn r2, #-2147483645 @ 0x80000003 │ │ │ │ │ - bhi 10c │ │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ │ + strd r4, [sp, #-32]! @ 0xffffffe0 │ │ │ │ │ mov r4, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ + ldr r1, [r3] │ │ │ │ │ + str lr, [sp, #28] │ │ │ │ │ + sub sp, sp, #16 │ │ │ │ │ + sub r1, r1, #1 │ │ │ │ │ + cmn r1, #-2147483645 @ 0x80000003 │ │ │ │ │ + bhi 14c │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + ldr r2, [r4, #4] │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ - bgt 118 │ │ │ │ │ + bgt 16c │ │ │ │ │ mov r0, #0 │ │ │ │ │ add sp, sp, #16 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + add sp, sp, #28 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ add r2, sp, #12 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - ldr r2, [r1, #12] │ │ │ │ │ - ldr r1, [r1, #20] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + add r0, r0, #8 │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ + ldr r2, [r4, #12] │ │ │ │ │ + ldr r1, [r4, #20] │ │ │ │ │ subs r2, r2, r1 │ │ │ │ │ movne r2, #1 │ │ │ │ │ - add r0, r0, #8 │ │ │ │ │ str r2, [sp] │ │ │ │ │ ldm r0, {r0, r1, r2} │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_pickdim │ │ │ │ │ cmp r0, #0 │ │ │ │ │ - beq 10c │ │ │ │ │ + beq 14c │ │ │ │ │ ldr r2, [r5, #164] @ 0xa4 │ │ │ │ │ bic r3, r2, #-16777216 @ 0xff000000 │ │ │ │ │ tst r2, #256 @ 0x100 │ │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ │ - beq 174 │ │ │ │ │ - ldr r2, [r8, #12] │ │ │ │ │ + beq 1c8 │ │ │ │ │ ldr r1, [r8, #8] │ │ │ │ │ + ldr r2, [r8, #12] │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ cmp r1, r2 │ │ │ │ │ - bne 10c │ │ │ │ │ + bne 14c │ │ │ │ │ tst r3, #65536 @ 0x10000 │ │ │ │ │ - beq 194 │ │ │ │ │ + beq 1e8 │ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ │ ldr r2, [r2] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bgt 2ac │ │ │ │ │ + bgt 2fc │ │ │ │ │ tst r3, #512 @ 0x200 │ │ │ │ │ - bne 29c │ │ │ │ │ - ldr r9, [r4, #8] │ │ │ │ │ + bne 2ec │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ + ldr r9, [r4, #8] │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ - add r9, r9, #4 │ │ │ │ │ - lsl sl, r3, #2 │ │ │ │ │ - add r7, r9, r3, lsl #2 │ │ │ │ │ + lsl r7, r3, #2 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + add r9, r9, #4 │ │ │ │ │ + add sl, r9, r7 │ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_copy_except │ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ │ + mov r1, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ │ ldr r2, [r4, #12] │ │ │ │ │ - mov r1, r0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkproblem_dft_d │ │ │ │ │ mov r1, r0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_d │ │ │ │ │ subs r6, r0, #0 │ │ │ │ │ - beq 10c │ │ │ │ │ - ldr r2, [pc, #252] @ 300 │ │ │ │ │ - ldr r1, [pc, #252] @ 304 │ │ │ │ │ + beq 14c │ │ │ │ │ + ldr r2, [pc, #248] @ 350 │ │ │ │ │ + mov r0, #88 @ 0x58 │ │ │ │ │ + ldr r1, [pc, #244] @ 354 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - mov r0, #88 @ 0x58 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mkplan_dft │ │ │ │ │ - ldmib r7, {r2, r3} │ │ │ │ │ - ldr r1, [r9, sl] │ │ │ │ │ + ldr r1, [r9, r7] │ │ │ │ │ add r7, r0, #8 │ │ │ │ │ mov r5, r0 │ │ │ │ │ + str r6, [r0, #64] @ 0x40 │ │ │ │ │ + ldmib sl, {r2, r3} │ │ │ │ │ str r1, [r0, #68] @ 0x44 │ │ │ │ │ + str r8, [r0, #80] @ 0x50 │ │ │ │ │ str r2, [r0, #72] @ 0x48 │ │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ │ - str r8, [r0, #80] @ 0x50 │ │ │ │ │ mov r0, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_zero │ │ │ │ │ - ldr r3, [pc, #192] @ 308 │ │ │ │ │ - ldr r2, [pc, #192] @ 30c │ │ │ │ │ + ldr r3, [pc, #188] @ 358 │ │ │ │ │ + add r1, r6, #8 │ │ │ │ │ + ldr r2, [pc, #184] @ 35c │ │ │ │ │ ldr r0, [r5, #68] @ 0x44 │ │ │ │ │ strd r2, [r5, #32] │ │ │ │ │ - add r1, r6, #8 │ │ │ │ │ mov r2, r7 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_ops_madd2 │ │ │ │ │ ldr r3, [r4, #4] │ │ │ │ │ ldr r2, [r3] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - beq 28c │ │ │ │ │ + beq 2dc │ │ │ │ │ ldr r0, [r5, #68] @ 0x44 │ │ │ │ │ bl 0 <__aeabi_i2d> │ │ │ │ │ R_ARM_CALL __aeabi_i2d │ │ │ │ │ ldrd r2, [r6, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ strd r0, [r5, #40] @ 0x28 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - add sp, sp, #16 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ │ + b 150 │ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ │ cmp r3, #64 @ 0x40 │ │ │ │ │ - ble 280 │ │ │ │ │ - b 26c │ │ │ │ │ + ble 2d4 │ │ │ │ │ + b 2c0 │ │ │ │ │ ldr r3, [r5, #160] @ 0xa0 │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - ble 194 │ │ │ │ │ - b 10c │ │ │ │ │ + ble 1e8 │ │ │ │ │ + b 14c │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldr r6, [r4, #8] │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ add r6, r6, r3, lsl #2 │ │ │ │ │ ldr r0, [r6, #8] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_iabs │ │ │ │ │ @@ -209,68 +229,75 @@ │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_imin │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_tensor_max_index │ │ │ │ │ cmp r6, r0 │ │ │ │ │ - blt 10c │ │ │ │ │ + blt 14c │ │ │ │ │ ldr r3, [r5, #164] @ 0xa4 │ │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ │ - b 18c │ │ │ │ │ - .word 0xfffffdf4 │ │ │ │ │ - .word 0x000000f4 │ │ │ │ │ + b 1e0 │ │ │ │ │ + .word 0xfffffd9c │ │ │ │ │ + .word 0x000000ec │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ .word 0x400921f9 │ │ │ │ │ .word 0xf01b866e │ │ │ │ │ │ │ │ │ │ -00000310 : │ │ │ │ │ +00000360 : │ │ │ │ │ destroy(): │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_destroy_internal │ │ │ │ │ │ │ │ │ │ -00000318 : │ │ │ │ │ +00000368 : │ │ │ │ │ awake(): │ │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_plan_awake │ │ │ │ │ │ │ │ │ │ -00000320 : │ │ │ │ │ +00000370 : │ │ │ │ │ fftw_dft_vrank_geq1_register(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, lr} │ │ │ │ │ - ldr r7, [pc, #100] @ 390 │ │ │ │ │ + strd r4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r0, #20 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r5, #2 │ │ │ │ │ + ldr r7, [pc, #112] @ 3fc │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + ldr r6, [pc, #108] @ 400 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ add r7, pc, r7 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, #20 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ - ldr r6, [pc, #80] @ 394 │ │ │ │ │ - mov r3, #1 │ │ │ │ │ add r6, pc, r6 │ │ │ │ │ - mov r5, #2 │ │ │ │ │ - str r3, [r0, #8] │ │ │ │ │ + mov r3, #1 │ │ │ │ │ mov r1, r0 │ │ │ │ │ + str r3, [r0, #8] │ │ │ │ │ str r6, [r0, #12] │ │ │ │ │ str r5, [r0, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_solver_register │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, #20 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL fftw_mksolver │ │ │ │ │ mvn r3, #0 │ │ │ │ │ - str r6, [r0, #12] │ │ │ │ │ - str r5, [r0, #16] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ mov r1, r0 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ str r3, [r0, #8] │ │ │ │ │ + str r6, [r0, #12] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + str r5, [r0, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, lr} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + add sp, sp, #24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_solver_register │ │ │ │ │ - .word 0x0000005c │ │ │ │ │ + .word 0x00000060 │ │ │ │ │ R_ARM_REL32 .data.rel.ro.local │ │ │ │ │ - .word 0x00000048 │ │ │ │ │ + .word 0x00000058 │ │ │ │ │ R_ARM_REL32 .rodata │ │ │ ├── zero.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3636 (bytes into file) │ │ │ │ │ + Start of section headers: 4124 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 10 │ │ │ │ │ Section header string table index: 9 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ -There are 10 section headers, starting at offset 0xe34: │ │ │ │ │ +There are 10 section headers, starting at offset 0x101c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000c80 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000d54 000090 08 I 7 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000cb4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000cb4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .note.GNU-stack PROGBITS 00000000 000cb4 000000 00 0 0 1 │ │ │ │ │ - [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000cb4 00002b 00 0 0 1 │ │ │ │ │ - [ 7] .symtab SYMTAB 00000000 000ce0 000050 10 8 3 4 │ │ │ │ │ - [ 8] .strtab STRTAB 00000000 000d30 000023 00 0 0 1 │ │ │ │ │ - [ 9] .shstrtab STRTAB 00000000 000de4 000050 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000e68 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000f3c 000090 08 I 7 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000e9c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000e9c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .note.GNU-stack PROGBITS 00000000 000e9c 000000 00 0 0 1 │ │ │ │ │ + [ 6] .ARM.attributes ARM_ATTRIBUTES 00000000 000e9c 00002b 00 0 0 1 │ │ │ │ │ + [ 7] .symtab SYMTAB 00000000 000ec8 000050 10 8 3 4 │ │ │ │ │ + [ 8] .strtab STRTAB 00000000 000f18 000023 00 0 0 1 │ │ │ │ │ + [ 9] .shstrtab STRTAB 00000000 000fcc 000050 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 5 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 1404 FUNC LOCAL DEFAULT 1 recur │ │ │ │ │ + 2: 00000000 1872 FUNC LOCAL DEFAULT 1 recur │ │ │ │ │ 3: 00000000 0 NOTYPE GLOBAL DEFAULT UND memset │ │ │ │ │ - 4: 0000057c 1796 FUNC GLOBAL DEFAULT 1 fftw_dft_zerotens │ │ │ │ │ + 4: 00000750 1816 FUNC GLOBAL DEFAULT 1 fftw_dft_zerotens │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xd54 contains 18 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xf3c contains 18 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000002cc 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000002e4 0000031d R_ARM_JUMP24 00000000 memset │ │ │ │ │ -00000328 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000338 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000398 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000003a8 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000003f4 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000404 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000008d0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000008e8 0000031d R_ARM_JUMP24 00000000 memset │ │ │ │ │ -00000938 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000948 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -0000099c 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -000009ac 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000a08 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000a18 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000a68 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ -00000a78 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000002d0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000002fc 0000031d R_ARM_JUMP24 00000000 memset │ │ │ │ │ +000003a0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000003b0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +0000049c 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000004ac 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000005b0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +000005c0 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000ab8 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000ae4 0000031d R_ARM_JUMP24 00000000 memset │ │ │ │ │ +00000b38 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000b48 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000ba4 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000bb4 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000c08 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000c18 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000c74 0000031c R_ARM_CALL 00000000 memset │ │ │ │ │ +00000c84 0000031c R_ARM_CALL 00000000 memset │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,828 +1,950 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ recur(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ cmn r1, #-2147483647 @ 0x80000001 │ │ │ │ │ - sub sp, sp, #116 @ 0x74 │ │ │ │ │ - mov r4, r1 │ │ │ │ │ - str r0, [sp, #16] │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - beq 274 │ │ │ │ │ - cmp r4, #0 │ │ │ │ │ - mov r1, r2 │ │ │ │ │ - mov lr, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #100 @ 0x64 │ │ │ │ │ + mov lr, r1 │ │ │ │ │ + stm sp, {r2, r3} │ │ │ │ │ beq 27c │ │ │ │ │ - ble 274 │ │ │ │ │ - ldr r3, [r0, #4] │ │ │ │ │ - cmp r4, #1 │ │ │ │ │ - ldr sl, [r0] │ │ │ │ │ + cmp lr, #0 │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + mov r1, r3 │ │ │ │ │ + mov r0, r2 │ │ │ │ │ + beq 26c │ │ │ │ │ + ble 27c │ │ │ │ │ + cmp lr, #1 │ │ │ │ │ + ldr r9, [ip] │ │ │ │ │ + ldr r3, [ip, #4] │ │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ │ - beq 294 │ │ │ │ │ - cmp sl, #0 │ │ │ │ │ - ble 274 │ │ │ │ │ - mov r8, r2 │ │ │ │ │ - ldr r2, [r0, #12] │ │ │ │ │ - ldr r1, [r0, #16] │ │ │ │ │ - mov r3, r0 │ │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ │ - lsl fp, r2, #3 │ │ │ │ │ - mov r7, #0 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - add r3, r3, #48 @ 0x30 │ │ │ │ │ - mov r9, sl │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - mov r6, r7 │ │ │ │ │ - lsl r2, r1, #3 │ │ │ │ │ - mov sl, fp │ │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ │ - str fp, [sp, #108] @ 0x6c │ │ │ │ │ - str r4, [sp] │ │ │ │ │ - str lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - lsl r3, r7, #3 │ │ │ │ │ - cmp r2, #2 │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ - beq 3b0 │ │ │ │ │ - cmp r2, #0 │ │ │ │ │ - ble 254 │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - mov r5, r8 │ │ │ │ │ - ldr r1, [r2, #24] │ │ │ │ │ - ldr lr, [r2, #28] │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - lsl fp, lr, #3 │ │ │ │ │ - sub r2, r2, #8 │ │ │ │ │ - add r3, r2, r3 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - add r3, r1, r7 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - mov r3, #0 │ │ │ │ │ + beq 298 │ │ │ │ │ + cmp r9, #0 │ │ │ │ │ + ble 27c │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + ldr r3, [ip, #12] │ │ │ │ │ + mov r6, #0 │ │ │ │ │ + mov r4, r6 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - mov r4, r7 │ │ │ │ │ - sub r3, r3, #4 │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ + ldr r3, [ip, #16] │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ │ - str r9, [sp, #92] @ 0x5c │ │ │ │ │ - str lr, [sp, #84] @ 0x54 │ │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ │ - str r8, [sp, #100] @ 0x64 │ │ │ │ │ - str sl, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, ip, #48 @ 0x30 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + mov r3, lr │ │ │ │ │ + mov lr, ip │ │ │ │ │ + mov ip, r3 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - cmp r3, #3 │ │ │ │ │ + lsl r2, r6, #3 │ │ │ │ │ + cmp ip, #2 │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + mov r0, r3 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + beq 550 │ │ │ │ │ + sub r2, ip, #4 │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ + mov r2, ip │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ + ble 240 │ │ │ │ │ + ldr r2, [lr, #24] │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + mov fp, r3 │ │ │ │ │ + str r6, [sp, #8] │ │ │ │ │ + ldr sl, [lr, #28] │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ + add r2, r6, r2 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + lsl r8, sl, #3 │ │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ │ + mov r6, ip │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + str sl, [sp, #72] @ 0x48 │ │ │ │ │ + mov sl, r1 │ │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ │ + str r9, [sp, #60] @ 0x3c │ │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ │ + cmp fp, #3 │ │ │ │ │ + beq 300 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - beq 344 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 204 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [r3, #40] @ 0x28 │ │ │ │ │ - ldr r6, [r3, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ - add r1, r1, r4, lsl #3 │ │ │ │ │ - add r3, r3, r4, lsl #3 │ │ │ │ │ - lsl sl, r2, #3 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - mov r9, #0 │ │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - add r4, r8, #8 │ │ │ │ │ - cmp r2, #4 │ │ │ │ │ - beq 2e8 │ │ │ │ │ + ble 500 │ │ │ │ │ + cmp fp, #4 │ │ │ │ │ + ldr r4, [lr, #36] @ 0x24 │ │ │ │ │ + ldr r2, [lr, #40] @ 0x28 │ │ │ │ │ + lsl r5, r2, #3 │ │ │ │ │ + beq 418 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + str sl, [sp, #44] @ 0x2c │ │ │ │ │ + mov sl, r2 │ │ │ │ │ + str ip, [sp, #48] @ 0x30 │ │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ │ + mov r6, r4 │ │ │ │ │ + str lr, [sp, #80] @ 0x50 │ │ │ │ │ + mov lr, r1 │ │ │ │ │ + str fp, [sp, #84] @ 0x54 │ │ │ │ │ + mov fp, r8 │ │ │ │ │ + mov r8, ip │ │ │ │ │ cmp r6, #0 │ │ │ │ │ - ble 1d4 │ │ │ │ │ - mov r2, r7 │ │ │ │ │ - str r7, [sp, #60] @ 0x3c │ │ │ │ │ - mov r5, #0 │ │ │ │ │ - mov r7, r4 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ble 1c4 │ │ │ │ │ + mov r9, r8 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ + str r8, [sp, #40] @ 0x28 │ │ │ │ │ + mov r4, r9 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + mov r9, lr │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ + mov r3, r8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ - add r5, r5, #1 │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ + add r4, r4, r5 │ │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ │ + add r8, r8, r5 │ │ │ │ │ bl 0 │ │ │ │ │ - cmp r5, r6 │ │ │ │ │ - add r4, r4, sl │ │ │ │ │ - add r7, r7, sl │ │ │ │ │ - bne 1a4 │ │ │ │ │ - ldr r7, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - add r9, r9, #1 │ │ │ │ │ - add r2, r2, fp │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - add r7, r7, fp │ │ │ │ │ - cmp r2, r9 │ │ │ │ │ + cmp r7, r6 │ │ │ │ │ + bne 194 │ │ │ │ │ + ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ + mov lr, r9 │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ add r8, r8, fp │ │ │ │ │ - add r3, r3, fp │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + add sl, sl, fp │ │ │ │ │ + cmp r3, lr │ │ │ │ │ bne 174 │ │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ + ldr sl, [sp, #44] @ 0x2c │ │ │ │ │ + mov r8, fp │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r6, [sp, #76] @ 0x4c │ │ │ │ │ + ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ + ldr fp, [sp, #84] @ 0x54 │ │ │ │ │ + add sl, sl, #1 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + add ip, ip, r3 │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - add r2, r3, #1 │ │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - add r4, r4, r3 │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, r1, r3 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ - add r3, r1, r3 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - bne 120 │ │ │ │ │ - add r7, sp, #96 @ 0x60 │ │ │ │ │ - ldm r7, {r7, r8, sl} │ │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r9, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - add r6, r6, #1 │ │ │ │ │ - add r7, r7, r3 │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ - cmp r9, r6 │ │ │ │ │ - add r8, r8, r3 │ │ │ │ │ - add sl, sl, r3 │ │ │ │ │ - bne a0 │ │ │ │ │ - add sp, sp, #116 @ 0x74 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + cmp r3, sl │ │ │ │ │ + bne 11c │ │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r3, fp │ │ │ │ │ + ldr r9, [sp, #60] @ 0x3c │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ │ + add r4, r4, #1 │ │ │ │ │ + add r6, r6, r5 │ │ │ │ │ + cmp r9, r4 │ │ │ │ │ + beq 27c │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl r2, r6, #3 │ │ │ │ │ + add r1, r1, r2 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + add ip, r2, r1 │ │ │ │ │ + b c8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - strd r2, [lr] │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - add sp, sp, #116 @ 0x74 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - cmp sl, #0 │ │ │ │ │ - ble 274 │ │ │ │ │ + strd r2, [r0] │ │ │ │ │ + add sp, sp, #100 @ 0x64 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + cmp r9, #0 │ │ │ │ │ + ble 27c │ │ │ │ │ cmp r3, #1 │ │ │ │ │ - bne 4f0 │ │ │ │ │ - mov r5, r2 │ │ │ │ │ - add r3, r1, sl, lsl #3 │ │ │ │ │ - add r2, lr, sl, lsl #3 │ │ │ │ │ - cmp lr, r3 │ │ │ │ │ - cmpcc r1, r2 │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ - bcc 554 │ │ │ │ │ + bne 6d0 │ │ │ │ │ + ldr r5, [sp] │ │ │ │ │ + lsl r4, r9, #3 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ + add r3, r1, r4 │ │ │ │ │ + add r2, r5, r4 │ │ │ │ │ + cmp r1, r2 │ │ │ │ │ + cmpcc r5, r3 │ │ │ │ │ + bcc 72c │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, lr │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - add sp, sp, #116 @ 0x74 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + add sp, sp, #100 @ 0x64 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 memset │ │ │ │ │ - cmp r6, #0 │ │ │ │ │ - ble 1d4 │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - cmp r2, #1 │ │ │ │ │ - bne 40c │ │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ │ - add r1, r3, r6, lsl #3 │ │ │ │ │ - add r2, r0, r6, lsl #3 │ │ │ │ │ - cmp r1, r0 │ │ │ │ │ - cmphi r2, r3 │ │ │ │ │ - lsl r5, r6, #3 │ │ │ │ │ - bhi 49c │ │ │ │ │ - mov r2, r5 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + mov r3, r6 │ │ │ │ │ + mov r2, ip │ │ │ │ │ + str sl, [sp, #12] │ │ │ │ │ + mov ip, fp │ │ │ │ │ + mov fp, lr │ │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ + str r8, [sp, #20] │ │ │ │ │ + ldr r9, [sp, #60] @ 0x3c │ │ │ │ │ + lsl r8, r7, #3 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + mov r4, r3 │ │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ │ + str r9, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #72] @ 0x48 │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + mov r6, r2 │ │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ │ + mov r5, sl │ │ │ │ │ + mov sl, ip │ │ │ │ │ + cmp r7, #0 │ │ │ │ │ + ble 3b4 │ │ │ │ │ + cmp r5, #1 │ │ │ │ │ + bne 61c │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + lsl r2, r3, #3 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + add ip, r1, r2 │ │ │ │ │ + add r1, r1, r9 │ │ │ │ │ + add r0, r3, r9 │ │ │ │ │ + add r2, r3, r2 │ │ │ │ │ + cmp r1, r2 │ │ │ │ │ + cmphi r0, ip │ │ │ │ │ + bhi 6a8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - mov r2, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ - b 1d4 │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ - ble 204 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r0, r3, #8 │ │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ │ - cmp r3, #1 │ │ │ │ │ - bne 438 │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - add r1, ip, r3 │ │ │ │ │ - add r2, lr, r4, lsl #3 │ │ │ │ │ - add r3, lr, r3 │ │ │ │ │ - add ip, ip, r4, lsl #3 │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - cmphi r1, r2 │ │ │ │ │ - bhi 4c4 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ │ + add r2, r3, #1 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ + add r3, r3, r1 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ + add r4, r4, r3 │ │ │ │ │ + add r9, r9, r3 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 358 │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ + mov lr, fp │ │ │ │ │ + mov ip, sl │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r9, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ + add r4, r4, #1 │ │ │ │ │ + add r6, r6, r5 │ │ │ │ │ + cmp r9, r4 │ │ │ │ │ + bne 94 │ │ │ │ │ + b 27c │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + mov r9, #0 │ │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ │ + str r9, [sp, #48] @ 0x30 │ │ │ │ │ + lsl r9, r4, #3 │ │ │ │ │ + str sl, [sp, #76] @ 0x4c │ │ │ │ │ + lsl r7, r3, #3 │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ │ + str lr, [sp, #88] @ 0x58 │ │ │ │ │ + str fp, [sp, #92] @ 0x5c │ │ │ │ │ + mov fp, r2 │ │ │ │ │ + add r1, r3, r7 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov sl, r1 │ │ │ │ │ + add r7, r3, r7 │ │ │ │ │ + mov r3, ip │ │ │ │ │ + mov ip, r6 │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + cmp r4, #0 │ │ │ │ │ + ble 4b0 │ │ │ │ │ + cmp fp, #1 │ │ │ │ │ + bne 5f0 │ │ │ │ │ + add r2, r7, r9 │ │ │ │ │ + add r1, sl, r9 │ │ │ │ │ + cmp r1, r7 │ │ │ │ │ + cmphi r2, sl │ │ │ │ │ + bhi 67c │ │ │ │ │ + mov r2, r9 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - lsl r6, r3, #3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + mov r0, ip │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + mov r2, r9 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - b 204 │ │ │ │ │ - cmp r2, #0 │ │ │ │ │ - ble 254 │ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - add r0, r2, r3 │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + add sl, sl, r8 │ │ │ │ │ + add r7, r7, r8 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + add r6, r2, r8 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ │ + add ip, r2, r8 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + str ip, [sp, #44] @ 0x2c │ │ │ │ │ + cmp r2, r3 │ │ │ │ │ + bne 46c │ │ │ │ │ + ldr sl, [sp, #76] @ 0x4c │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r6, [sp, #84] @ 0x54 │ │ │ │ │ + ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ + ldr fp, [sp, #92] @ 0x5c │ │ │ │ │ + b 1f4 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + add sl, sl, #1 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + add ip, ip, r3 │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + cmp r3, sl │ │ │ │ │ + bne 124 │ │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov ip, fp │ │ │ │ │ + ldr r9, [sp, #60] @ 0x3c │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ │ + b 404 │ │ │ │ │ + mov r7, r3 │ │ │ │ │ + mov r1, r4 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ + mov r5, r0 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + mov sl, r1 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + cmp r8, #0 │ │ │ │ │ + lsl r4, r8, #3 │ │ │ │ │ + ble 5c4 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bne 468 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r2, sl, r2 │ │ │ │ │ - add r1, r1, sl │ │ │ │ │ - cmp r0, r1 │ │ │ │ │ - cmpcc r8, r2 │ │ │ │ │ - bcc 524 │ │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ │ - mov r1, #0 │ │ │ │ │ + bne 64c │ │ │ │ │ + add r2, r6, r8 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + add r1, r7, r2 │ │ │ │ │ + add r2, fp, r2 │ │ │ │ │ + cmp r5, r1 │ │ │ │ │ + cmpcc r0, r2 │ │ │ │ │ + bcc 708 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - b 254 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + add sl, sl, #1 │ │ │ │ │ + cmp r9, sl │ │ │ │ │ + add r6, r6, r3 │ │ │ │ │ + beq 27c │ │ │ │ │ + lsl r3, r6, #3 │ │ │ │ │ + cmp r8, #0 │ │ │ │ │ + add r5, fp, r3 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + bgt 580 │ │ │ │ │ + b 5c4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov lr, r2 │ │ │ │ │ + mov r1, #0 │ │ │ │ │ + add lr, lr, #1 │ │ │ │ │ + strd r0, [ip, r2] │ │ │ │ │ + cmp lr, r4 │ │ │ │ │ + strd r0, [r6, r2] │ │ │ │ │ + add r2, r2, r5 │ │ │ │ │ + bne 600 │ │ │ │ │ + b 4b0 │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ + mov ip, r2 │ │ │ │ │ mov r1, #0 │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp ip, r6 │ │ │ │ │ strd r0, [r4, r2] │ │ │ │ │ - strd r0, [r7, r2] │ │ │ │ │ - add r2, r2, sl │ │ │ │ │ - bne 41c │ │ │ │ │ - b 1d4 │ │ │ │ │ + cmp ip, r7 │ │ │ │ │ + strd r0, [r6, r2] │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + bne 630 │ │ │ │ │ + b 3b4 │ │ │ │ │ + ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - mov ip, r1 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - add ip, ip, #1 │ │ │ │ │ - cmp ip, lr │ │ │ │ │ - strd r2, [r0, r1] │ │ │ │ │ - strd r2, [r5, r1] │ │ │ │ │ - add r1, r1, fp │ │ │ │ │ - bne 44c │ │ │ │ │ - b 204 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ mov ip, r1 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ add ip, ip, #1 │ │ │ │ │ - cmp ip, lr │ │ │ │ │ strd r2, [r0, r1] │ │ │ │ │ - strd r2, [r8, r1] │ │ │ │ │ - add r1, r1, r4 │ │ │ │ │ - bne 480 │ │ │ │ │ - b 254 │ │ │ │ │ - sub r2, r7, #8 │ │ │ │ │ - add r5, r8, r5 │ │ │ │ │ - mov ip, r8 │ │ │ │ │ + cmp ip, r8 │ │ │ │ │ + strd r2, [r5, r1] │ │ │ │ │ + add r1, r1, lr │ │ │ │ │ + bne 660 │ │ │ │ │ + b 5c4 │ │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + sub ip, r3, #8 │ │ │ │ │ + add lr, r2, r9 │ │ │ │ │ + strd r0, [r2], #8 │ │ │ │ │ + cmp r2, lr │ │ │ │ │ strd r0, [ip, #8]! │ │ │ │ │ - cmp ip, r5 │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne 4b0 │ │ │ │ │ - b 1d4 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - sub r2, r5, #8 │ │ │ │ │ - add ip, r3, r1, lsl #3 │ │ │ │ │ + bne 694 │ │ │ │ │ + b 4b0 │ │ │ │ │ + add lr, r4, r7, lsl #3 │ │ │ │ │ + sub ip, r6, #8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne 4dc │ │ │ │ │ - b 204 │ │ │ │ │ + strd r0, [r2], #8 │ │ │ │ │ + cmp r2, lr │ │ │ │ │ + strd r0, [ip, #8]! │ │ │ │ │ + bne 6bc │ │ │ │ │ + b 3b4 │ │ │ │ │ lsl ip, r3, #3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ + mov lr, r2 │ │ │ │ │ + mov r4, r1 │ │ │ │ │ mov r2, r3 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - cmp sl, r2 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ + cmp r9, r2 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ add r3, r3, ip │ │ │ │ │ - bne 508 │ │ │ │ │ - b 274 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ - sub ip, r2, #8 │ │ │ │ │ - add r3, ip, r3 │ │ │ │ │ - sub r2, r8, #8 │ │ │ │ │ - add ip, ip, sl │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne 540 │ │ │ │ │ - b 254 │ │ │ │ │ - sub r3, lr, #8 │ │ │ │ │ - sub r2, r1, #8 │ │ │ │ │ - add r4, r3, r4 │ │ │ │ │ + bne 6ec │ │ │ │ │ + b 27c │ │ │ │ │ + sub ip, fp, #8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + add ip, ip, r3 │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + strd r2, [r0], #8 │ │ │ │ │ + cmp r0, r1 │ │ │ │ │ + strd r2, [ip, #8]! │ │ │ │ │ + bne 718 │ │ │ │ │ + b 5c4 │ │ │ │ │ + mov r2, r1 │ │ │ │ │ + sub ip, r5, #8 │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r4, r3 │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne 568 │ │ │ │ │ - b 274 │ │ │ │ │ + strd r0, [r2], #8 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + strd r0, [ip, #8]! │ │ │ │ │ + bne 73c │ │ │ │ │ + b 27c │ │ │ │ │ │ │ │ │ │ -0000057c : │ │ │ │ │ +00000750 : │ │ │ │ │ fftw_dft_zerotens(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - ldr r7, [r0] │ │ │ │ │ - sub sp, sp, #140 @ 0x8c │ │ │ │ │ - cmn r7, #-2147483647 @ 0x80000001 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - beq 878 │ │ │ │ │ - cmp r7, #0 │ │ │ │ │ + ldr fp, [r0] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #132 @ 0x84 │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ + cmn fp, #-2147483647 @ 0x80000001 │ │ │ │ │ + str r1, [sp, #28] │ │ │ │ │ + beq a50 │ │ │ │ │ + cmp fp, #0 │ │ │ │ │ mov r0, r2 │ │ │ │ │ - beq 880 │ │ │ │ │ - ble 878 │ │ │ │ │ + beq a6c │ │ │ │ │ + ble a50 │ │ │ │ │ ldr r3, [sl, #4] │ │ │ │ │ + cmp fp, #1 │ │ │ │ │ ldr r2, [sl, #8] │ │ │ │ │ - cmp r7, #1 │ │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ │ - str r2, [sp, #76] @ 0x4c │ │ │ │ │ - beq 898 │ │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ │ + beq a80 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 878 │ │ │ │ │ - lsl r3, r2, #3 │ │ │ │ │ - mvn fp, #7 │ │ │ │ │ - mov r5, #0 │ │ │ │ │ - add r2, sl, #64 @ 0x40 │ │ │ │ │ - str r7, [sp] │ │ │ │ │ - str fp, [sp, #60] @ 0x3c │ │ │ │ │ - mov r4, r5 │ │ │ │ │ - mov r8, r5 │ │ │ │ │ + ble a50 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + mov r4, #0 │ │ │ │ │ + mov r7, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + str fp, [sp] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - mov r7, sl │ │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ + str r2, [sp, #92] @ 0x5c │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ │ + add r2, sl, #64 @ 0x40 │ │ │ │ │ + str r2, [sp, #32] │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ - add r6, r4, r3 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ + ldr r3, [sl, #16] │ │ │ │ │ + ldr lr, [sl, #20] │ │ │ │ │ cmp r2, #2 │ │ │ │ │ - add r9, r4, r3 │ │ │ │ │ - ldr r3, [r7, #16] │ │ │ │ │ - ldr sl, [r7, #20] │ │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ │ - beq a24 │ │ │ │ │ + beq c20 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 850 │ │ │ │ │ - lsl r3, sl, #3 │ │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ │ - str fp, [sp, #128] @ 0x80 │ │ │ │ │ + ble a28 │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov sl, r4 │ │ │ │ │ - mov fp, r7 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ - str r8, [sp, #120] @ 0x78 │ │ │ │ │ + mov r8, r4 │ │ │ │ │ + mov r9, r3 │ │ │ │ │ + str fp, [sp, #112] @ 0x70 │ │ │ │ │ + mov fp, sl │ │ │ │ │ + mov sl, lr │ │ │ │ │ + str r5, [sp, #116] @ 0x74 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ │ str r4, [sp, #124] @ 0x7c │ │ │ │ │ - str r5, [sp, #132] @ 0x84 │ │ │ │ │ + sub r2, r2, r7 │ │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + lsl r3, r8, #3 │ │ │ │ │ + ldr lr, [fp, #28] │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + str r2, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + add r7, r2, r3 │ │ │ │ │ ldr r2, [fp, #32] │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ - ldr lr, [fp, #28] │ │ │ │ │ cmp r2, #3 │ │ │ │ │ - beq 9b4 │ │ │ │ │ + beq bbc │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - ble 80c │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - lsl r4, r2, #3 │ │ │ │ │ - sub r2, r6, sl │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - sub r2, r9, sl │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r7, r2 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - mov r8, r9 │ │ │ │ │ - sub r2, r2, #5 │ │ │ │ │ - str r9, [sp, #108] @ 0x6c │ │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ │ - mov r9, r6 │ │ │ │ │ - mov r6, r7 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ │ + ble 9fc │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ str lr, [sp, #56] @ 0x38 │ │ │ │ │ - str sl, [sp, #116] @ 0x74 │ │ │ │ │ + str r8, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ + str r5, [sp, #108] @ 0x6c │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + str r9, [sp, #96] @ 0x60 │ │ │ │ │ + str sl, [sp, #100] @ 0x64 │ │ │ │ │ + sub r3, r3, #5 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ ldr sl, [fp, #40] @ 0x28 │ │ │ │ │ - cmp r3, #4 │ │ │ │ │ ldr ip, [fp, #44] @ 0x2c │ │ │ │ │ - beq 954 │ │ │ │ │ + cmp r3, #4 │ │ │ │ │ + beq b54 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - ble 7b8 │ │ │ │ │ - ldmib sp, {r1, r2} │ │ │ │ │ + ble 9a8 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ mov r3, #0 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ + str sl, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + str r8, [sp, #88] @ 0x58 │ │ │ │ │ + mov r8, r3 │ │ │ │ │ + mov r3, ip │ │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ │ + str r4, [sp, #76] @ 0x4c │ │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ │ sub r1, r1, r2 │ │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - str r9, [sp, #100] @ 0x64 │ │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + str r7, [sp, #84] @ 0x54 │ │ │ │ │ sub r2, r1, r2 │ │ │ │ │ - mov r9, r3 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - mov r3, ip │ │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ │ - str r6, [sp, #84] @ 0x54 │ │ │ │ │ - str sl, [sp, #48] @ 0x30 │ │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ │ - str r8, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + lsl r1, r9, #3 │ │ │ │ │ ldr sl, [fp, #52] @ 0x34 │ │ │ │ │ - add r5, r2, r7, lsl #3 │ │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ ldr r6, [fp, #56] @ 0x38 │ │ │ │ │ - add r4, r2, r7, lsl #3 │ │ │ │ │ + add r5, r2, r1 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + add r4, r2, r1 │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ cmp r2, #5 │ │ │ │ │ - beq 8ec │ │ │ │ │ + beq ae8 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - ble 798 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r4 │ │ │ │ │ + ble 988 │ │ │ │ │ lsl r6, r6, #3 │ │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ │ + mov r3, r4 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ mov r4, r5 │ │ │ │ │ - mov r8, #0 │ │ │ │ │ mov r5, r3 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - bl 0 │ │ │ │ │ - cmp sl, r8 │ │ │ │ │ + add r7, r7, #1 │ │ │ │ │ add r4, r4, r6 │ │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ │ add r5, r5, r6 │ │ │ │ │ - bne 76c │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ - add r9, r9, #1 │ │ │ │ │ - cmp r2, r9 │ │ │ │ │ - add r7, r7, r3 │ │ │ │ │ - bne 724 │ │ │ │ │ - add r4, sp, #88 @ 0x58 │ │ │ │ │ - ldm r4, {r4, r5, r8, r9} │ │ │ │ │ - ldr r6, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + bl 0 │ │ │ │ │ + cmp sl, r7 │ │ │ │ │ + bne 95c │ │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ + add r8, r8, #1 │ │ │ │ │ + add r9, r9, r3 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + cmp r2, r8 │ │ │ │ │ + bne 914 │ │ │ │ │ + add r4, sp, #76 @ 0x4c │ │ │ │ │ + ldr r6, [sp, #72] @ 0x48 │ │ │ │ │ + ldm r4, {r4, r5, r7, r8} │ │ │ │ │ add r6, r6, #1 │ │ │ │ │ - add r3, r3, r4 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + add r7, r7, r4 │ │ │ │ │ add r8, r8, r4 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ add r3, r3, r4 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - add r9, r9, r4 │ │ │ │ │ add r3, r3, r4 │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + add r3, r3, r4 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ add r5, r5, r3 │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ cmp r3, r6 │ │ │ │ │ - bne 6c8 │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r9, [sp, #108] @ 0x6c │ │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ │ - ldr sl, [sp, #116] @ 0x74 │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - add r2, r2, r1 │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - add r9, r9, r2 │ │ │ │ │ - add r6, r6, r2 │ │ │ │ │ - add sl, sl, r2 │ │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - cmp r2, r3 │ │ │ │ │ - bne 654 │ │ │ │ │ - mov r7, fp │ │ │ │ │ - ldr r8, [sp, #120] @ 0x78 │ │ │ │ │ + bne 8b4 │ │ │ │ │ + ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ + ldr sl, [sp, #100] @ 0x64 │ │ │ │ │ + ldr r8, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r5, [sp, #108] @ 0x6c │ │ │ │ │ + add r9, r9, #1 │ │ │ │ │ + add r8, r8, sl │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + add r5, r5, sl │ │ │ │ │ + cmp r3, r9 │ │ │ │ │ + bne 830 │ │ │ │ │ + ldr r5, [sp, #116] @ 0x74 │ │ │ │ │ + mov sl, fp │ │ │ │ │ + ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ ldr r4, [sp, #124] @ 0x7c │ │ │ │ │ - ldr r5, [sp, #132] @ 0x84 │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - add r8, r8, #1 │ │ │ │ │ - add r5, r5, r3 │ │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ + add r5, r5, #1 │ │ │ │ │ add r4, r4, fp │ │ │ │ │ - add r3, r3, fp │ │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ - cmp r3, r8 │ │ │ │ │ - bne 5f8 │ │ │ │ │ - add sp, sp, #140 @ 0x8c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ + add r7, r7, r3 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ + cmp r3, r5 │ │ │ │ │ + bne 7dc │ │ │ │ │ + add sp, sp, #132 @ 0x84 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r3, #0 │ │ │ │ │ strd r2, [r0] │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - add sp, sp, #140 @ 0x8c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + b a50 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 878 │ │ │ │ │ + ble a50 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bne be4 │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ │ - add r2, r0, r3, lsl #3 │ │ │ │ │ + bne de0 │ │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ lsl r4, r3, #3 │ │ │ │ │ - add r3, r5, r3, lsl #3 │ │ │ │ │ - cmp r0, r3 │ │ │ │ │ - cmpcc r5, r2 │ │ │ │ │ - bcc c58 │ │ │ │ │ + add r3, r0, r4 │ │ │ │ │ + add r2, r1, r4 │ │ │ │ │ + cmp r0, r2 │ │ │ │ │ + cmpcc r1, r3 │ │ │ │ │ + bcc e44 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ - add sp, sp, #140 @ 0x8c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + add sp, sp, #132 @ 0x84 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 memset │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - ble 798 │ │ │ │ │ + ble 988 │ │ │ │ │ cmp r6, #1 │ │ │ │ │ - bne a80 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - add r0, sl, r7 │ │ │ │ │ - add r6, r2, r0, lsl #3 │ │ │ │ │ + bne c8c │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + add r0, sl, r9 │ │ │ │ │ + lsl r0, r0, #3 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add r6, r2, r0 │ │ │ │ │ add ip, lr, r1 │ │ │ │ │ - add r0, lr, r0, lsl #3 │ │ │ │ │ + add r0, lr, r0 │ │ │ │ │ add lr, r2, r1 │ │ │ │ │ cmp r0, lr │ │ │ │ │ cmphi r6, ip │ │ │ │ │ - bhi b10 │ │ │ │ │ + bhi d20 │ │ │ │ │ lsl sl, sl, #3 │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ │ + mov r2, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r1, #0 │ │ │ │ │ mov r0, r5 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - b 798 │ │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ + b 988 │ │ │ │ │ cmp sl, #0 │ │ │ │ │ - ble 7b8 │ │ │ │ │ + ble 9a8 │ │ │ │ │ cmp ip, #1 │ │ │ │ │ - bne ab0 │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - add r3, sl, r5 │ │ │ │ │ - add r0, r1, r3, lsl #3 │ │ │ │ │ - add r2, ip, r5, lsl #3 │ │ │ │ │ - add r3, ip, r3, lsl #3 │ │ │ │ │ - add r1, r1, r5, lsl #3 │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ - cmphi r0, r2 │ │ │ │ │ - bhi b8c │ │ │ │ │ + bne cbc │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + add r2, sl, r5 │ │ │ │ │ + lsl r3, r5, #3 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + add r1, lr, r3 │ │ │ │ │ + add r2, lr, r2 │ │ │ │ │ + add r3, ip, r3 │ │ │ │ │ + cmp r2, r3 │ │ │ │ │ + cmphi r0, r1 │ │ │ │ │ + bhi d8c │ │ │ │ │ lsl sl, sl, #3 │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - b 7b8 │ │ │ │ │ + b 9a8 │ │ │ │ │ cmp lr, #0 │ │ │ │ │ - ble 80c │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ + ble 9fc │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ cmp r2, #1 │ │ │ │ │ - bne ae0 │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ - add r2, lr, r2 │ │ │ │ │ - add ip, r0, r2, lsl #3 │ │ │ │ │ - add r1, r4, sl │ │ │ │ │ - add r2, r4, r2, lsl #3 │ │ │ │ │ - add r0, r0, sl │ │ │ │ │ - cmp r2, r0 │ │ │ │ │ - cmphi ip, r1 │ │ │ │ │ - bhi bb8 │ │ │ │ │ + bne cec │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + add r2, lr, r8 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ │ + add r1, r1, r2 │ │ │ │ │ + add r3, r0, r3 │ │ │ │ │ + add r2, r0, r2 │ │ │ │ │ + cmp r2, r7 │ │ │ │ │ + cmphi r1, r3 │ │ │ │ │ + bhi db4 │ │ │ │ │ lsl r4, lr, #3 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r9 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ + mov r0, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ + ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - b 80c │ │ │ │ │ + b 9fc │ │ │ │ │ cmp r3, #0 │ │ │ │ │ - ble 850 │ │ │ │ │ - cmp sl, #1 │ │ │ │ │ - bne b58 │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ │ - mov r1, r3 │ │ │ │ │ - add r3, r3, r5 │ │ │ │ │ - add r2, r2, r3, lsl #3 │ │ │ │ │ - add r3, r0, r3, lsl #3 │ │ │ │ │ - cmp r9, r3 │ │ │ │ │ - cmpcc r6, r2 │ │ │ │ │ - bcc c20 │ │ │ │ │ - lsl sl, r1, #3 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + ble a28 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + cmp lr, #1 │ │ │ │ │ + add ip, r7, r3 │ │ │ │ │ + mov r0, ip │ │ │ │ │ + bne d54 │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + mov r2, r3 │ │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, r1, r4 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + add r3, ip, r3 │ │ │ │ │ + cmp r0, r3 │ │ │ │ │ + cmpcc r8, r2 │ │ │ │ │ + bcc e1c │ │ │ │ │ + lsl r6, r1, #3 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - mov r2, sl │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 │ │ │ │ │ R_ARM_CALL memset │ │ │ │ │ - b 850 │ │ │ │ │ + b a28 │ │ │ │ │ mov ip, #0 │ │ │ │ │ lsl r6, r6, #3 │ │ │ │ │ - mov lr, ip │ │ │ │ │ mov r0, #0 │ │ │ │ │ + mov lr, ip │ │ │ │ │ mov r1, #0 │ │ │ │ │ add lr, lr, #1 │ │ │ │ │ - cmp sl, lr │ │ │ │ │ strd r0, [r4, ip] │ │ │ │ │ + cmp sl, lr │ │ │ │ │ strd r0, [r5, ip] │ │ │ │ │ add ip, ip, r6 │ │ │ │ │ - bne a94 │ │ │ │ │ - b 798 │ │ │ │ │ + bne ca0 │ │ │ │ │ + b 988 │ │ │ │ │ mov r1, #0 │ │ │ │ │ lsl ip, ip, #3 │ │ │ │ │ - mov r0, r1 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ mov r3, #0 │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ + strd r2, [r7, r1] │ │ │ │ │ cmp sl, r0 │ │ │ │ │ strd r2, [r8, r1] │ │ │ │ │ - strd r2, [r9, r1] │ │ │ │ │ add r1, r1, ip │ │ │ │ │ - bne ac4 │ │ │ │ │ - b 7b8 │ │ │ │ │ - lsl r4, r2, #3 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ + bne cd0 │ │ │ │ │ + b 9a8 │ │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - add ip, ip, #1 │ │ │ │ │ - cmp lr, ip │ │ │ │ │ - strd r0, [r9, r2] │ │ │ │ │ - strd r0, [r6, r2] │ │ │ │ │ - add r2, r2, r4 │ │ │ │ │ - bne af4 │ │ │ │ │ - b 80c │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + lsl ip, r2, #3 │ │ │ │ │ + mov r0, r1 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + add r0, r0, #1 │ │ │ │ │ + strd r2, [r7, r1] │ │ │ │ │ + cmp lr, r0 │ │ │ │ │ + strd r2, [r4, r1] │ │ │ │ │ + add r1, r1, ip │ │ │ │ │ + bne d04 │ │ │ │ │ + b 9fc │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + mov r6, #0 │ │ │ │ │ + mov r7, #0 │ │ │ │ │ sub r0, r2, #8 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - sub ip, ip, #8 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ sub r0, r0, r2 │ │ │ │ │ - sub ip, ip, r2 │ │ │ │ │ add r2, r4, sl, lsl #3 │ │ │ │ │ - add r0, r0, r1 │ │ │ │ │ - sub r2, r2, #8 │ │ │ │ │ - add r1, ip, r1 │ │ │ │ │ - mov r4, #0 │ │ │ │ │ - mov r5, #0 │ │ │ │ │ - strd r4, [r0, #8]! │ │ │ │ │ - cmp r0, r2 │ │ │ │ │ - strd r4, [r1, #8]! │ │ │ │ │ - bne b44 │ │ │ │ │ - b 798 │ │ │ │ │ + add r1, r0, r1 │ │ │ │ │ + strd r6, [r4], #8 │ │ │ │ │ + cmp r4, r2 │ │ │ │ │ + strd r6, [r1, #8]! │ │ │ │ │ + bne d40 │ │ │ │ │ + b 988 │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - mov lr, r3 │ │ │ │ │ - lsl ip, sl, #3 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ mov r0, r1 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r6, [sp, #52] @ 0x34 │ │ │ │ │ mov r3, #0 │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ - cmp lr, r0 │ │ │ │ │ - strd r2, [r9, r1] │ │ │ │ │ - strd r2, [r6, r1] │ │ │ │ │ - add r1, r1, ip │ │ │ │ │ - bne b70 │ │ │ │ │ - b 850 │ │ │ │ │ - add ip, r8, sl, lsl #3 │ │ │ │ │ - sub r3, r8, #8 │ │ │ │ │ - sub r2, r9, #8 │ │ │ │ │ - sub ip, ip, #8 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne ba4 │ │ │ │ │ - b 7b8 │ │ │ │ │ - add lr, r9, lr, lsl #3 │ │ │ │ │ - sub r2, r9, #8 │ │ │ │ │ - sub ip, r6, #8 │ │ │ │ │ - sub lr, lr, #8 │ │ │ │ │ + strd r2, [ip, r1] │ │ │ │ │ + cmp r6, r0 │ │ │ │ │ + strd r2, [r8, r1] │ │ │ │ │ + add r1, r1, lr │ │ │ │ │ + bne d70 │ │ │ │ │ + b a28 │ │ │ │ │ + add sl, r7, sl, lsl #3 │ │ │ │ │ + sub r2, r8, #8 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ + strd r0, [r3], #8 │ │ │ │ │ + cmp r3, sl │ │ │ │ │ strd r0, [r2, #8]! │ │ │ │ │ - cmp r2, lr │ │ │ │ │ - strd r0, [ip, #8]! │ │ │ │ │ - bne bd0 │ │ │ │ │ - b 80c │ │ │ │ │ + bne da0 │ │ │ │ │ + b 9a8 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + add r0, r7, lr, lsl #3 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + sub r1, r3, #8 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, r1, r5, lsl #3 │ │ │ │ │ + strd r2, [r7], #8 │ │ │ │ │ + cmp r0, r7 │ │ │ │ │ + strd r2, [r1, #8]! │ │ │ │ │ + bne dcc │ │ │ │ │ + b 9fc │ │ │ │ │ + ldr lr, [sp, #68] @ 0x44 │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + lsl ip, r2, #3 │ │ │ │ │ mov r4, r1 │ │ │ │ │ mov r5, r0 │ │ │ │ │ - lsl ip, r2, #3 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ mov r2, r3 │ │ │ │ │ + mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - cmp lr, r2 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ + cmp lr, r2 │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ add r3, r3, ip │ │ │ │ │ - bne c04 │ │ │ │ │ - b 878 │ │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - add ip, r9, r1, lsl #3 │ │ │ │ │ - add r3, r2, r3 │ │ │ │ │ - sub ip, ip, #8 │ │ │ │ │ - add r2, r2, r0 │ │ │ │ │ - mov r1, #0 │ │ │ │ │ - mov r0, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r3, ip │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne c44 │ │ │ │ │ - b 850 │ │ │ │ │ - sub r3, r0, #8 │ │ │ │ │ - sub r2, r5, #8 │ │ │ │ │ - add r4, r3, r4 │ │ │ │ │ + bne e00 │ │ │ │ │ + b a50 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + sub r1, r8, #8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + add ip, r0, r3, lsl #3 │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + strd r2, [r0], #8 │ │ │ │ │ + cmp ip, r0 │ │ │ │ │ + strd r2, [r1, #8]! │ │ │ │ │ + bne e30 │ │ │ │ │ + b a28 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + sub ip, r1, #8 │ │ │ │ │ mov r0, #0 │ │ │ │ │ mov r1, #0 │ │ │ │ │ - strd r0, [r3, #8]! │ │ │ │ │ - cmp r4, r3 │ │ │ │ │ - strd r0, [r2, #8]! │ │ │ │ │ - bne c6c │ │ │ │ │ - b 878 │ │ │ │ │ + strd r0, [r2], #8 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + strd r0, [ip, #8]! │ │ │ │ │ + bne e54 │ │ │ │ │ + b a50 │ │ │ ├── n.o │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,37 +1,37 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ okp(): │ │ │ │ │ - ldr r3, [r0, #44] @ 0x2c │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ + ldr r3, [r0, #44] @ 0x2c │ │ │ │ │ cmp r3, r2 │ │ │ │ │ cmpne r3, #0 │ │ │ │ │ moveq r3, #1 │ │ │ │ │ movne r3, #0 │ │ │ │ │ bne 70 │ │ │ │ │ - ldr r3, [r0, #48] @ 0x30 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ + ldr r3, [r0, #48] @ 0x30 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ cmpne r3, r2 │ │ │ │ │ moveq r3, #1 │ │ │ │ │ movne r3, #0 │ │ │ │ │ bne 70 │ │ │ │ │ - ldr r3, [r0, #52] @ 0x34 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ + ldr r3, [r0, #52] @ 0x34 │ │ │ │ │ cmp r3, #0 │ │ │ │ │ cmpne r3, r2 │ │ │ │ │ moveq r3, #1 │ │ │ │ │ movne r3, #0 │ │ │ │ │ bne 70 │ │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ cmpne r3, r0 │ │ │ │ │ moveq r0, #1 │ │ │ │ │ movne r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, r3 │ │ │ │ │ bx lr │ │ │ ├── t.o │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -7,23 +7,23 @@ │ │ │ │ │ okp(): │ │ │ │ │ ldr r2, [r0, #48] @ 0x30 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ cmpne r2, #0 │ │ │ │ │ moveq r2, #1 │ │ │ │ │ movne r2, #0 │ │ │ │ │ bne 50 │ │ │ │ │ - ldr r2, [r0, #52] @ 0x34 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + ldr r2, [r0, #52] @ 0x34 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ cmpne r2, r3 │ │ │ │ │ moveq r2, #1 │ │ │ │ │ movne r2, #0 │ │ │ │ │ bne 50 │ │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ cmpne r3, r0 │ │ │ │ │ moveq r0, #1 │ │ │ │ │ movne r0, #0 │ │ │ │ │ bx lr │ │ │ │ │ mov r0, r2 │ │ │ │ │ bx lr │ │ │ ├── n1_10.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4668 (bytes into file) │ │ │ │ │ + Start of section headers: 4692 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x123c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1254: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000bc0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000e3c 000380 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000bf4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000bf4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000bf4 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000bfa 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0011bc 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000c3a 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000c3a 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000c68 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000d98 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0011cc 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000bd8 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000e54 000380 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000c0c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000c0c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000c0c 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000c12 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0011d4 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000c52 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000c52 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000c80 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000db0 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0011e4 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2980 FUNC LOCAL DEFAULT 1 n1_10 │ │ │ │ │ - 3: 00000b80 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000ba4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000bb8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 3004 FUNC LOCAL DEFAULT 1 n1_10 │ │ │ │ │ + 3: 00000b98 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000bbc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000bd0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00000ba4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_10 │ │ │ │ │ + 16: 00000bbc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_10 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,120 +1,120 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xe3c contains 112 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xe54 contains 112 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000080 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000098 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000bc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000104 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000011c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000160 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000178 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001ac 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000020c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000220 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000230 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000248 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000025c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000270 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000288 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000088 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000a0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000dc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000108 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000120 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000164 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000017c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000210 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000234 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000024c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000260 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000274 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000028c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002cc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000310 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000328 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000354 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000036c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000398 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003dc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000408 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000418 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000430 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000444 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000458 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000470 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000494 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000504 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000394 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003ac 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000404 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000414 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000042c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000440 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000454 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000046c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000490 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004ec 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000500 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000514 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000052c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000548 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000564 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000578 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000590 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000005ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000005c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000005d0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000005dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000005f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000604 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000620 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000660 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000063c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000664 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000688 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000700 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000714 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000072c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000758 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000768 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000774 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000078c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000079c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007ec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000800 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000069c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000070c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000724 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000073c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000750 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000760 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000076c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000784 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000794 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007b4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007cc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007fc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000818 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000082c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000084c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000086c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000880 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000898 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000900 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000090c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000928 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000948 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000848 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000868 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000087c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000894 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008e8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008fc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000908 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000924 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000940 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000960 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000988 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009bc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a08 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a20 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a4c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a60 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a70 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a84 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ad8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b08 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000980 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000099c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a00 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a18 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a44 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a58 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a68 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a7c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a88 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ab8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b04 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000b1c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b80 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000b84 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000bb4 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000bb8 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000b98 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000b9c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000bcc 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000bd0 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x11bc contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x11d4 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,874 +1,880 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_10(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #220 @ 0xdc │ │ │ │ │ - str r0, [sp, #4] │ │ │ │ │ + stm sp, {r0, r1} │ │ │ │ │ ldr r0, [sp, #264] @ 0x108 │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #2916] @ b80 │ │ │ │ │ + ldr r1, [pc, #2928] @ b98 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - ble b78 │ │ │ │ │ + ble b7c │ │ │ │ │ ldr r0, [sp, #268] @ 0x10c │ │ │ │ │ - ldr sl, [sp, #260] @ 0x104 │ │ │ │ │ + mov fp, r2 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ │ ldr r0, [sp, #272] @ 0x110 │ │ │ │ │ - mov fp, r3 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r0, [pc, #2872] @ b84 │ │ │ │ │ + ldr r0, [pc, #2888] @ b9c │ │ │ │ │ ldr r1, [r1, r0] │ │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ str r1, [sp, #212] @ 0xd4 │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r4, r3, r3, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldrd r8, [r5, r4] │ │ │ │ │ - ldrd r6, [r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r4, [r8] │ │ │ │ │ + add r3, r3, r3, lsl #2 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [r8, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, r4] │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + lsl r5, r3, #4 │ │ │ │ │ + add r3, r8, r5 │ │ │ │ │ + ldrd r6, [r8, r5] │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ - lsl r2, r3, #4 │ │ │ │ │ - add r3, r5, r3, lsl #4 │ │ │ │ │ - ldrd r6, [r5, r2] │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ │ + ldr ip, [sp, #256] @ 0x100 │ │ │ │ │ + add r4, r2, r2, lsl #1 │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ + lsl r2, r4, #4 │ │ │ │ │ + ldrd r8, [r3, ip] │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldr lr, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r9, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - add r5, lr, lr, lsl #1 │ │ │ │ │ - lsl lr, r5, #4 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ + lsl lr, lr, #6 │ │ │ │ │ ldrd r6, [r3, lr] │ │ │ │ │ - str r9, [sp, #16] │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - str lr, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - lsl r6, r6, #6 │ │ │ │ │ - ldrd r8, [r3, r5] │ │ │ │ │ - str r6, [sp, #24] │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ │ + lsl r4, r6, #5 │ │ │ │ │ + add r3, r2, r4 │ │ │ │ │ + ldrd r6, [r2, r4] │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - lsl r5, r7, #5 │ │ │ │ │ - add r3, r2, r7, lsl #5 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r6, [r2, r5] │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r3, r1, ip │ │ │ │ │ - ldrd r6, [r1, ip] │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + add r3, r1, r5 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r5, ip] │ │ │ │ │ + ldrd r6, [r5, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [r5, lr] │ │ │ │ │ + ldrd r8, [r5, r1] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - ldrd r8, [r1, ip] │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + add r3, r5, r4 │ │ │ │ │ + add r5, r4, r5 │ │ │ │ │ + ldrd r4, [r5] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - add r3, r1, r5 │ │ │ │ │ - ldrd r8, [r1, r5] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r4, [sp, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r4, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - add r4, sl, sl, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + strd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp, #260] @ 0x104 │ │ │ │ │ + add r4, r1, r1, lsl #2 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldr sl, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ strd r6, [sp, #16] │ │ │ │ │ - strd r0, [r5] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r2, [pc, #1612] @ b88 │ │ │ │ │ - ldr r3, [pc, #1612] @ b8c │ │ │ │ │ - strd r0, [fp] │ │ │ │ │ + strd r0, [sl] │ │ │ │ │ + ldr r2, [pc, #1632] @ ba0 │ │ │ │ │ + ldr r3, [pc, #1632] @ ba4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1596] @ b90 │ │ │ │ │ - ldr r3, [pc, #1596] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1612] @ ba8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1604] @ bac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1540] @ b88 │ │ │ │ │ - ldr r3, [pc, #1540] @ b8c │ │ │ │ │ + ldr r2, [pc, #1564] @ ba0 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1552] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1524] @ b90 │ │ │ │ │ - ldr r3, [pc, #1524] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1540] @ ba8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1532] @ bac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1468] @ b98 │ │ │ │ │ - ldr r3, [pc, #1468] @ b9c │ │ │ │ │ + ldr r2, [pc, #1492] @ bb0 │ │ │ │ │ + ldr r3, [pc, #1492] @ bb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1464] @ ba0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1472] @ bb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - lsl r8, sl, #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sl, sl, lsl #3 │ │ │ │ │ - lsl r9, r3, #3 │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r1, [sp, #260] @ 0x104 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + lsl sl, r1, #3 │ │ │ │ │ + add r3, sl, r1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl r9, r3, #3 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add lr, sl, sl, lsl #1 │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - lsl r3, lr, #3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldr r1, [sp, #260] @ 0x104 │ │ │ │ │ + add r1, r1, r1, lsl #1 │ │ │ │ │ + lsl r8, r1, #3 │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ - sub r3, r8, sl │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r4, ip │ │ │ │ │ - strd r0, [r5, r8] │ │ │ │ │ + ldr lr, [sp, #260] @ 0x104 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + sub r3, sl, lr │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r4, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1204] @ b88 │ │ │ │ │ - ldr r3, [pc, #1204] @ b8c │ │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #1236] @ ba0 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #1224] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r2, [pc, #1184] @ b90 │ │ │ │ │ - ldr r3, [pc, #1184] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1208] @ ba8 │ │ │ │ │ + ldr r3, [pc, #1208] @ bac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1128] @ b88 │ │ │ │ │ - ldr r3, [pc, #1128] @ b8c │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1160] @ ba0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1148] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1112] @ b90 │ │ │ │ │ - ldr r3, [pc, #1112] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1132] @ ba8 │ │ │ │ │ + ldr r3, [pc, #1132] @ bac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1060] @ b98 │ │ │ │ │ - ldr r3, [pc, #1060] @ b9c │ │ │ │ │ + ldr r2, [pc, #1092] @ bb0 │ │ │ │ │ + ldr r3, [pc, #1092] @ bb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1056] @ ba0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1072] @ bb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r4, [sp, #8] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r4, [sp, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr sl, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r2, [pc, #840] @ b88 │ │ │ │ │ - strd r0, [fp, r3] │ │ │ │ │ - ldr r3, [pc, #836] @ b8c │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ + ldr r2, [pc, #864] @ ba0 │ │ │ │ │ + ldr r3, [pc, #864] @ ba4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r2, [pc, #820] @ b90 │ │ │ │ │ - ldr r3, [pc, #820] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #840] @ ba8 │ │ │ │ │ + ldr r3, [pc, #840] @ bac │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #764] @ b88 │ │ │ │ │ - ldr r3, [pc, #764] @ b8c │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #792] @ ba0 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #780] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #748] @ b90 │ │ │ │ │ - ldr r3, [pc, #748] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #768] @ ba8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #760] @ bac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #716] @ ba0 │ │ │ │ │ + ldr r3, [pc, #744] @ bb8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #652] @ b98 │ │ │ │ │ - ldr r3, [pc, #652] @ b9c │ │ │ │ │ + ldr r2, [pc, #680] @ bb0 │ │ │ │ │ + ldr r3, [pc, #680] @ bb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - lsl r9, sl, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr lr, [sp, #260] @ 0x104 │ │ │ │ │ + lsl r8, lr, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - lsl lr, lr, #4 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r9, [sp, #8] │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - mov r9, lr │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + str r8, [sp, #8] │ │ │ │ │ + lsl r9, r1, #4 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str r9, [sp, #32] │ │ │ │ │ - mov r5, r8 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldr r1, [sp, #260] @ 0x104 │ │ │ │ │ + lsl r8, r1, #6 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r9, sl, #6 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #260] @ 0x104 │ │ │ │ │ + lsl sl, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r8, sl, #5 │ │ │ │ │ - ldr r2, [pc, #444] @ b88 │ │ │ │ │ - ldr r3, [pc, #444] @ b8c │ │ │ │ │ - strd r0, [r5, r8] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #476] @ ba0 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [pc, #468] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r2, [pc, #428] @ b90 │ │ │ │ │ - ldr r3, [pc, #428] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #452] @ ba8 │ │ │ │ │ + ldr r3, [pc, #452] @ bac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #372] @ b88 │ │ │ │ │ - ldr r3, [pc, #372] @ b8c │ │ │ │ │ + ldr r2, [pc, #404] @ ba0 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #392] @ ba4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #356] @ b90 │ │ │ │ │ - ldr r3, [pc, #356] @ b94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #376] @ ba8 │ │ │ │ │ + ldr r3, [pc, #376] @ bac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #328] @ ba0 │ │ │ │ │ + ldr r3, [pc, #360] @ bb8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #264] @ b98 │ │ │ │ │ - ldr r3, [pc, #264] @ b9c │ │ │ │ │ + ldr r2, [pc, #296] @ bb0 │ │ │ │ │ + ldr r3, [pc, #296] @ bb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r4, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r4, r8] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ add r2, r2, r3 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r3, r1, r3 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + add r3, r5, r3 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - add r2, r5, r3 │ │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ │ + add r3, r4, r3 │ │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #256] @ 0x100 │ │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ │ + eor r3, r3, r2 │ │ │ │ │ + str r3, [sp, #260] @ 0x104 │ │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ - eor sl, sl, r2 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #264] @ 0x108 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 60 │ │ │ │ │ add sp, sp, #220 @ 0xdc │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x00000b5c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000b68 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ │ │ │ │ │ -00000ba4 : │ │ │ │ │ +00000bbc : │ │ │ │ │ fftw_codelet_n1_10(): │ │ │ │ │ - ldr r2, [pc, #12] @ bb8 │ │ │ │ │ - ldr r1, [pc, #12] @ bbc │ │ │ │ │ + ldr r2, [pc, #12] @ bd0 │ │ │ │ │ + ldr r1, [pc, #12] @ bd4 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff448 │ │ │ │ │ + .word 0xfffff430 │ │ │ ├── n1_11.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 8516 (bytes into file) │ │ │ │ │ + Start of section headers: 8540 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x2144: │ │ │ │ │ +There are 13 section headers, starting at offset 0x215c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0016a8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001924 0007a0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0016dc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0016dc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0016dc 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0016e2 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0020c4 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 001722 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001722 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 001750 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 001880 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0020d4 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0016c0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00193c 0007a0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0016f4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0016f4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0016f4 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0016fa 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0020dc 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 00173a 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00173a 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001768 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001898 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0020ec 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 5772 FUNC LOCAL DEFAULT 1 n1_11 │ │ │ │ │ - 3: 00000e0c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000e64 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000016a0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 5796 FUNC LOCAL DEFAULT 1 n1_11 │ │ │ │ │ + 3: 00000e10 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000e68 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000016b8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 0000168c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_11 │ │ │ │ │ + 16: 000016a4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_11 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,209 +1,209 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1924 contains 244 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x193c contains 244 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000098 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000011c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000134 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000158 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000170 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000022c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000244 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000274 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000028c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000320 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000328 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000330 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000338 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000340 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000130 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000148 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000016c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000184 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000020c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000240 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000258 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000280 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000298 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000314 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000033c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000344 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000034c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000354 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000035c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000036c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000037c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000394 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000404 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000418 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000444 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000045c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000474 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000488 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000504 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000544 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000056c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000580 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000598 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000604 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000061c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000630 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000648 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000660 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000674 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000068c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000694 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000700 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000071c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000734 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000074c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000764 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000778 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000790 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000814 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000082c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000840 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000858 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000860 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000874 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000088c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000914 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000092c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000944 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000958 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000970 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000988 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000099c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a20 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a54 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a84 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a98 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000adc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b08 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b1c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b4c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b74 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b8c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bb8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bd0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bfc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c04 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c18 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c48 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c5c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c70 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c90 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ccc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d28 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d3c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d50 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dc0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000de0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000df4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e0c 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000e10 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000e68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e80 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e94 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ec4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000368 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000370 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000378 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000380 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000410 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000424 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000043c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000450 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000468 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000480 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000494 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000500 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000514 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000574 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000060c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000624 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000638 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000650 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000668 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000067c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000694 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000069c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000708 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000724 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000740 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000075c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000774 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000788 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000080c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000824 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000868 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000870 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000884 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000089c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000900 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000924 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000938 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000950 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000964 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000097c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000994 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a00 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a18 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a2c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a4c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a8c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a9c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ab0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ae0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000af4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b20 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bbc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bd4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c08 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c1c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c4c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c74 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cbc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cd0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cfc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d14 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d2c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d54 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d98 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000db0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dc4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ddc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000df8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e10 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000e14 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000e6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e84 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e98 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ec8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ee4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f24 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f3c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fc0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001004 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000100c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001020 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001038 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001050 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001064 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001078 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000108c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001114 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000112c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001140 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001154 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000116c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001180 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001194 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000120c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001224 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001238 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000124c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001264 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000efc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f14 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f28 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f40 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f58 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f98 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fc4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fdc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ff0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001008 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001010 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001024 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000103c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001054 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001068 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000107c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001090 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001100 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001118 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001130 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001144 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001158 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001170 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001184 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001198 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001210 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001228 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000123c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001250 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001268 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001284 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001298 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001308 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ @@ -214,39 +214,39 @@ │ │ │ │ │ 00001378 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000138c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000013ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000013f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001404 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001420 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000143c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001408 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000141c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001440 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001458 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000146c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001484 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001498 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001508 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000151c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001534 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000154c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001560 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001578 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001580 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001594 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001600 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000161c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000169c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -000016a0 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001470 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001488 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000149c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000150c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001520 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001538 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001550 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001564 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000157c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001584 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001598 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001604 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001620 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016b4 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +000016b8 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x20c4 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x20dc contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,100 +1,105 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_11(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #228 @ 0xe4 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #228 @ 0xe4 │ │ │ │ │ mov lr, r3 │ │ │ │ │ - ldr r3, [pc, #3568] @ e0c │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ + stm sp, {r0, r1} │ │ │ │ │ + ldr r3, [pc, #3552] @ e10 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - stmib sp, {r0, r1} │ │ │ │ │ - ble 1684 │ │ │ │ │ + ble 1688 │ │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #212] @ 0xd4 │ │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r2, [pc, #3528] @ e10 │ │ │ │ │ + ldr r2, [pc, #3516] @ e14 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ - str ip, [sp, #200] @ 0xc8 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + str ip, [sp, #192] @ 0xc0 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd r2, [fp] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ + ldrd r2, [fp] │ │ │ │ │ strd r8, [sp, #16] │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ add sl, r3, r3, lsl #2 │ │ │ │ │ lsl r4, r3, #3 │ │ │ │ │ lsl r5, sl, #4 │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ ldrd r8, [r1, r4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [fp, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldr lr, [sp, #264] @ 0x108 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ add r5, r4, lr │ │ │ │ │ lsl fp, lr, #4 │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ ldrd r6, [ip, fp] │ │ │ │ │ ldrd r8, [ip, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ ldrd r8, [r1, r5] │ │ │ │ │ ldrd r6, [r1, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -102,275 +107,274 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldr lr, [sp, #264] @ 0x108 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ add fp, lr, lr, lsl #1 │ │ │ │ │ lsl r5, lr, #6 │ │ │ │ │ lsl fp, fp, #3 │ │ │ │ │ - ldrd r8, [r3, fp] │ │ │ │ │ ldrd r6, [r3, r5] │ │ │ │ │ + ldrd r8, [r3, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r6, [ip, fp] │ │ │ │ │ ldrd r8, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldr lr, [sp, #264] @ 0x108 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ sub r5, r4, lr │ │ │ │ │ lsl fp, lr, #5 │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ ldrd r6, [r3, r5] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r6, [ip, fp] │ │ │ │ │ - ldrd r8, [ip, r5] │ │ │ │ │ mov fp, ip │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - lsl r5, sl, #3 │ │ │ │ │ - add sl, fp, sl, lsl #3 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r8, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ - ldrd r8, [sl, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, fp, sl │ │ │ │ │ + ldrd r6, [fp, sl] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - add r3, r1, r5 │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + add r3, r1, sl │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #16] │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [ip] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd sl, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #2704] @ e1c │ │ │ │ │ - ldr r3, [pc, #2704] @ e20 │ │ │ │ │ - strd r0, [fp] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldr r2, [pc, #2696] @ e20 │ │ │ │ │ + ldr r3, [pc, #2696] @ e24 │ │ │ │ │ + strd r0, [lr] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2708] @ e34 │ │ │ │ │ - ldr r3, [pc, #2708] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #2688] @ e38 │ │ │ │ │ + ldr r3, [pc, #2688] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2632] @ e14 │ │ │ │ │ - ldr r3, [pc, #2632] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #2612] @ e18 │ │ │ │ │ + ldr r3, [pc, #2612] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2632] @ e2c │ │ │ │ │ - ldr r3, [pc, #2632] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #2612] @ e30 │ │ │ │ │ + ldr r3, [pc, #2612] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2560] @ e24 │ │ │ │ │ - ldr r3, [pc, #2560] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #2540] @ e28 │ │ │ │ │ + ldr r3, [pc, #2540] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2540] @ e3c │ │ │ │ │ - ldr r3, [pc, #2540] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #2520] @ e40 │ │ │ │ │ + ldr r3, [pc, #2520] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2548] @ e5c │ │ │ │ │ - ldr r3, [pc, #2548] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #2528] @ e60 │ │ │ │ │ + ldr r3, [pc, #2528] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2488] @ e4c │ │ │ │ │ - ldr r3, [pc, #2488] @ e50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #2468] @ e50 │ │ │ │ │ + ldr r3, [pc, #2468] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2424] @ e44 │ │ │ │ │ - ldr r3, [pc, #2424] @ e48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #2404] @ e48 │ │ │ │ │ + ldr r3, [pc, #2404] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2416] @ e54 │ │ │ │ │ - ldr r3, [pc, #2416] @ e58 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #2400] @ e58 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2392] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -378,142 +382,140 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ - ldr lr, [sp, #268] @ 0x10c │ │ │ │ │ - rsb r3, r3, r3, lsl #3 │ │ │ │ │ - lsl lr, lr, #3 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str lr, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl fp, r3, #3 │ │ │ │ │ + sub r3, fp, r3 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ + ldr r9, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str sl, [sp, #204] @ 0xcc │ │ │ │ │ + str sl, [sp, #196] @ 0xc4 │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ - lsl sl, r3, #5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl sl, r3, #5 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2212] @ e1c │ │ │ │ │ - ldr r3, [pc, #2212] @ e20 │ │ │ │ │ + ldr r2, [pc, #2208] @ e20 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [pc, #2200] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2216] @ e34 │ │ │ │ │ - ldr r3, [pc, #2216] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #2200] @ e38 │ │ │ │ │ + ldr r3, [pc, #2200] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2140] @ e14 │ │ │ │ │ - ldr r3, [pc, #2140] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #2124] @ e18 │ │ │ │ │ + ldr r3, [pc, #2124] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2140] @ e2c │ │ │ │ │ - ldr r3, [pc, #2140] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #2124] @ e30 │ │ │ │ │ + ldr r3, [pc, #2124] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2068] @ e24 │ │ │ │ │ - ldr r3, [pc, #2068] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #2052] @ e28 │ │ │ │ │ + ldr r3, [pc, #2052] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2048] @ e3c │ │ │ │ │ - ldr r3, [pc, #2048] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #2032] @ e40 │ │ │ │ │ + ldr r3, [pc, #2032] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2056] @ e5c │ │ │ │ │ - ldr r3, [pc, #2056] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #2040] @ e60 │ │ │ │ │ + ldr r3, [pc, #2040] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1996] @ e4c │ │ │ │ │ - ldr r3, [pc, #1996] @ e50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1980] @ e50 │ │ │ │ │ + ldr r3, [pc, #1980] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1936] @ e44 │ │ │ │ │ - ldr r3, [pc, #1936] @ e48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1920] @ e48 │ │ │ │ │ + ldr r3, [pc, #1920] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1928] @ e54 │ │ │ │ │ - ldr r3, [pc, #1928] @ e58 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #1912] @ e58 │ │ │ │ │ + ldr r3, [pc, #1912] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -528,128 +530,130 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #204] @ 0xcc │ │ │ │ │ - ldr r2, [pc, #1768] @ e2c │ │ │ │ │ - ldr r3, [pc, #1768] @ e30 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr lr, [sp, #196] @ 0xc4 │ │ │ │ │ + mov sl, r8 │ │ │ │ │ + ldr r2, [pc, #1756] @ e30 │ │ │ │ │ + ldr r3, [pc, #1756] @ e34 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1732] @ e1c │ │ │ │ │ - ldr r3, [pc, #1732] @ e20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #1708] @ e20 │ │ │ │ │ + ldr r3, [pc, #1708] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1712] @ e34 │ │ │ │ │ - ldr r3, [pc, #1712] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #1688] @ e38 │ │ │ │ │ + ldr r3, [pc, #1688] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1672] @ e24 │ │ │ │ │ - ldr r3, [pc, #1672] @ e28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #1648] @ e28 │ │ │ │ │ + ldr r3, [pc, #1648] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1592] @ e14 │ │ │ │ │ - ldr r3, [pc, #1592] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #1568] @ e18 │ │ │ │ │ + ldr r3, [pc, #1568] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1604] @ e4c │ │ │ │ │ - ldr r3, [pc, #1604] @ e50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #1580] @ e50 │ │ │ │ │ + ldr r3, [pc, #1580] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1572] @ e44 │ │ │ │ │ - ldr r3, [pc, #1572] @ e48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #1548] @ e48 │ │ │ │ │ + ldr r3, [pc, #1548] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1520] @ e3c │ │ │ │ │ - ldr r3, [pc, #1520] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #1496] @ e40 │ │ │ │ │ + ldr r3, [pc, #1496] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1500] @ e5c │ │ │ │ │ - ldr r3, [pc, #1500] @ e60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1476] @ e60 │ │ │ │ │ + ldr r3, [pc, #1476] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1468] @ e54 │ │ │ │ │ - ldr r3, [pc, #1468] @ e58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1444] @ e58 │ │ │ │ │ + ldr r3, [pc, #1444] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -659,406 +663,403 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldr r0, [sp, #268] @ 0x10c │ │ │ │ │ mov r7, r1 │ │ │ │ │ - lsl r5, r0, #4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r5, r0, #4 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldr r0, [sp, #268] @ 0x10c │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r1, r7 │ │ │ │ │ - add r4, lr, r0 │ │ │ │ │ + ldr r0, [sp, #268] @ 0x10c │ │ │ │ │ + add r4, fp, r0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldr r2, [pc, #1288] @ e2c │ │ │ │ │ - ldr r3, [pc, #1288] @ e30 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + ldr r2, [pc, #1280] @ e30 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #1272] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1252] @ e1c │ │ │ │ │ - ldr r3, [pc, #1252] @ e20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #1232] @ e20 │ │ │ │ │ + ldr r3, [pc, #1232] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1232] @ e34 │ │ │ │ │ - ldr r3, [pc, #1232] @ e38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #1212] @ e38 │ │ │ │ │ + ldr r3, [pc, #1212] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1192] @ e24 │ │ │ │ │ - ldr r3, [pc, #1192] @ e28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #1172] @ e28 │ │ │ │ │ + ldr r3, [pc, #1172] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1112] @ e14 │ │ │ │ │ - ldr r3, [pc, #1112] @ e18 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #1092] @ e18 │ │ │ │ │ + ldr r3, [pc, #1092] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1124] @ e4c │ │ │ │ │ - ldr r3, [pc, #1124] @ e50 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1104] @ e50 │ │ │ │ │ + ldr r3, [pc, #1104] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1092] @ e44 │ │ │ │ │ - ldr r3, [pc, #1092] @ e48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1072] @ e48 │ │ │ │ │ + ldr r3, [pc, #1072] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1040] @ e3c │ │ │ │ │ - ldr r3, [pc, #1040] @ e40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #1020] @ e40 │ │ │ │ │ + ldr r3, [pc, #1020] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1020] @ e5c │ │ │ │ │ - ldr r3, [pc, #1020] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1000] @ e60 │ │ │ │ │ + ldr r3, [pc, #1000] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #988] @ e54 │ │ │ │ │ - ldr r3, [pc, #988] @ e58 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #980] @ e58 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #972] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr sl, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #844] @ e34 │ │ │ │ │ - ldr r3, [pc, #844] @ e38 │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ + ldr r2, [pc, #844] @ e38 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #836] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #816] @ e2c │ │ │ │ │ - ldr r3, [pc, #816] @ e30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #804] @ e30 │ │ │ │ │ + ldr r3, [pc, #804] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #764] @ e24 │ │ │ │ │ - ldr r3, [pc, #764] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #752] @ e28 │ │ │ │ │ + ldr r3, [pc, #752] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #732] @ e1c │ │ │ │ │ - ldr r3, [pc, #732] @ e20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #720] @ e20 │ │ │ │ │ + ldr r3, [pc, #720] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #660] @ e14 │ │ │ │ │ - ldr r3, [pc, #660] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #648] @ e18 │ │ │ │ │ + ldr r3, [pc, #648] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #656] @ e3c │ │ │ │ │ - ldr r3, [pc, #656] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #644] @ e40 │ │ │ │ │ + ldr r3, [pc, #644] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #664] @ e5c │ │ │ │ │ - ldr r3, [pc, #664] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #652] @ e60 │ │ │ │ │ + ldr r3, [pc, #652] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #604] @ e4c │ │ │ │ │ - ldr r3, [pc, #604] @ e50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #592] @ e50 │ │ │ │ │ + ldr r3, [pc, #592] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #560] @ e54 │ │ │ │ │ - ldr r3, [pc, #560] @ e58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #548] @ e58 │ │ │ │ │ + ldr r3, [pc, #548] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #520] @ e44 │ │ │ │ │ - ldr r3, [pc, #520] @ e48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #508] @ e48 │ │ │ │ │ + ldr r3, [pc, #508] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - add fp, r2, r2, lsl #2 │ │ │ │ │ + ldr ip, [sp, #268] @ 0x10c │ │ │ │ │ mov r2, r4 │ │ │ │ │ - lsl sl, fp, #4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add ip, ip, ip, lsl #2 │ │ │ │ │ + lsl sl, ip, #4 │ │ │ │ │ + str ip, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r8, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r9, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add lr, r9, r8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str lr, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + add r0, r9, fp │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #368] @ e34 │ │ │ │ │ - ldr r3, [pc, #368] @ e38 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ + ldr r2, [pc, #368] @ e38 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [pc, #360] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #340] @ e2c │ │ │ │ │ - ldr r3, [pc, #340] @ e30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #328] @ e30 │ │ │ │ │ + ldr r3, [pc, #328] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #288] @ e24 │ │ │ │ │ - ldr r3, [pc, #288] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #276] @ e28 │ │ │ │ │ + ldr r3, [pc, #276] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #256] @ e1c │ │ │ │ │ - ldr r3, [pc, #256] @ e20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #244] @ e20 │ │ │ │ │ + ldr r3, [pc, #244] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #184] @ e14 │ │ │ │ │ - ldr r3, [pc, #184] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #172] @ e18 │ │ │ │ │ + ldr r3, [pc, #172] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #180] @ e3c │ │ │ │ │ - ldr r3, [pc, #180] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #168] @ e40 │ │ │ │ │ + ldr r3, [pc, #168] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #188] @ e5c │ │ │ │ │ - ldr r3, [pc, #188] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #176] @ e60 │ │ │ │ │ + ldr r3, [pc, #176] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #128] @ e4c │ │ │ │ │ - ldr r3, [pc, #128] @ e50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #116] @ e50 │ │ │ │ │ + ldr r3, [pc, #116] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #84] @ e54 │ │ │ │ │ - ldr r3, [pc, #84] @ e58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - b e64 │ │ │ │ │ - .word 0x00000de8 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #72] @ e58 │ │ │ │ │ + b e68 │ │ │ │ │ + .word 0x00000dd8 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xfd768dbf │ │ │ │ │ .word 0x3fd207e7 │ │ │ │ │ .word 0xbb3a28a1 │ │ │ │ │ .word 0x3fe82f19 │ │ │ │ │ @@ -1074,22 +1075,22 @@ │ │ │ │ │ .word 0x3fc2375f │ │ │ │ │ .word 0x8764f0ba │ │ │ │ │ .word 0x3feaeb8c │ │ │ │ │ .word 0x7f775887 │ │ │ │ │ .word 0x3fe4f49e │ │ │ │ │ .word 0x9bcd5057 │ │ │ │ │ .word 0x3feeb42a │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #-20] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-48] @ e44 │ │ │ │ │ - ldr r3, [pc, #-48] @ e48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-60] @ e48 │ │ │ │ │ + ldr r3, [pc, #-60] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1104,129 +1105,129 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r8, [sp, #12] │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r8, ip] │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-204] @ e24 │ │ │ │ │ - ldr r3, [pc, #-204] @ e28 │ │ │ │ │ + ldr r2, [pc, #-200] @ e28 │ │ │ │ │ + mov fp, r8 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #-212] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-208] @ e34 │ │ │ │ │ - ldr r3, [pc, #-208] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #-220] @ e38 │ │ │ │ │ + ldr r3, [pc, #-220] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-276] @ e1c │ │ │ │ │ - ldr r3, [pc, #-276] @ e20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-288] @ e20 │ │ │ │ │ + ldr r3, [pc, #-288] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-284] @ e2c │ │ │ │ │ - ldr r3, [pc, #-284] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #-296] @ e30 │ │ │ │ │ + ldr r3, [pc, #-296] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-372] @ e14 │ │ │ │ │ - ldr r3, [pc, #-372] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #-384] @ e18 │ │ │ │ │ + ldr r3, [pc, #-384] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-360] @ e4c │ │ │ │ │ - ldr r3, [pc, #-360] @ e50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #-372] @ e50 │ │ │ │ │ + ldr r3, [pc, #-372] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-376] @ e54 │ │ │ │ │ - ldr r3, [pc, #-376] @ e58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-388] @ e58 │ │ │ │ │ + ldr r3, [pc, #-388] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-444] @ e3c │ │ │ │ │ - ldr r3, [pc, #-444] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-456] @ e40 │ │ │ │ │ + ldr r3, [pc, #-456] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-464] @ e5c │ │ │ │ │ - ldr r3, [pc, #-464] @ e60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-476] @ e60 │ │ │ │ │ + ldr r3, [pc, #-476] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-512] @ e44 │ │ │ │ │ - ldr r3, [pc, #-512] @ e48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-524] @ e48 │ │ │ │ │ + ldr r3, [pc, #-524] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1239,132 +1240,132 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr ip, [sp, #204] @ 0xcc │ │ │ │ │ + ldr lr, [sp, #196] @ 0xc4 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ - ldr ip, [sp, #268] @ 0x10c │ │ │ │ │ + ldr r8, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - add sl, ip, ip, lsl #1 │ │ │ │ │ + ldr lr, [sp, #268] @ 0x10c │ │ │ │ │ + add sl, lr, lr, lsl #1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ │ lsl r8, sl, #3 │ │ │ │ │ - ldr r2, [pc, #-676] @ e24 │ │ │ │ │ - ldr r3, [pc, #-676] @ e28 │ │ │ │ │ + ldr r2, [pc, #-676] @ e28 │ │ │ │ │ + ldr r3, [pc, #-676] @ e2c │ │ │ │ │ strd r0, [r6, r8] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-680] @ e34 │ │ │ │ │ - ldr r3, [pc, #-680] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #-692] @ e38 │ │ │ │ │ + ldr r3, [pc, #-692] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-748] @ e1c │ │ │ │ │ - ldr r3, [pc, #-748] @ e20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-760] @ e20 │ │ │ │ │ + ldr r3, [pc, #-760] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-756] @ e2c │ │ │ │ │ - ldr r3, [pc, #-756] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #-768] @ e30 │ │ │ │ │ + ldr r3, [pc, #-768] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-844] @ e14 │ │ │ │ │ - ldr r3, [pc, #-844] @ e18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #-856] @ e18 │ │ │ │ │ + ldr r3, [pc, #-856] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-832] @ e4c │ │ │ │ │ - ldr r3, [pc, #-832] @ e50 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #-832] @ e50 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #-840] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-844] @ e54 │ │ │ │ │ - ldr r3, [pc, #-844] @ e58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-856] @ e58 │ │ │ │ │ + ldr r3, [pc, #-856] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-912] @ e3c │ │ │ │ │ - ldr r3, [pc, #-912] @ e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-924] @ e40 │ │ │ │ │ + ldr r3, [pc, #-924] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-932] @ e5c │ │ │ │ │ - ldr r3, [pc, #-932] @ e60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #-944] @ e60 │ │ │ │ │ + ldr r3, [pc, #-944] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-980] @ e44 │ │ │ │ │ - ldr r3, [pc, #-980] @ e48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-992] @ e48 │ │ │ │ │ + ldr r3, [pc, #-992] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1375,270 +1376,270 @@ │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #268] @ 0x10c │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - lsl r6, ip, #6 │ │ │ │ │ - strd r0, [r7, r8] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr lr, [sp, #268] @ 0x10c │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ + lsl r6, lr, #6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1148] @ e14 │ │ │ │ │ - ldr r3, [pc, #-1148] @ e18 │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ + ldr r2, [pc, #-1144] @ e18 │ │ │ │ │ + strd r0, [fp, r6] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [pc, #-1152] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1160] @ e1c │ │ │ │ │ - ldr r3, [pc, #-1160] @ e20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #-1168] @ e20 │ │ │ │ │ + ldr r3, [pc, #-1168] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1196] @ e24 │ │ │ │ │ - ldr r3, [pc, #-1196] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-1204] @ e28 │ │ │ │ │ + ldr r3, [pc, #-1204] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1212] @ e2c │ │ │ │ │ - ldr r3, [pc, #-1212] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #-1220] @ e30 │ │ │ │ │ + ldr r3, [pc, #-1220] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1268] @ e34 │ │ │ │ │ - ldr r3, [pc, #-1268] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #-1276] @ e38 │ │ │ │ │ + ldr r3, [pc, #-1276] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1304] @ e3c │ │ │ │ │ - ldr r3, [pc, #-1304] @ e40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-1312] @ e40 │ │ │ │ │ + ldr r3, [pc, #-1312] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1320] @ e44 │ │ │ │ │ - ldr r3, [pc, #-1320] @ e48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-1328] @ e48 │ │ │ │ │ + ldr r3, [pc, #-1328] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1356] @ e4c │ │ │ │ │ - ldr r3, [pc, #-1356] @ e50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #-1364] @ e50 │ │ │ │ │ + ldr r3, [pc, #-1364] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1400] @ e54 │ │ │ │ │ - ldr r3, [pc, #-1400] @ e58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1408] @ e58 │ │ │ │ │ + ldr r3, [pc, #-1408] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1416] @ e5c │ │ │ │ │ - ldr r3, [pc, #-1416] @ e60 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-1424] @ e60 │ │ │ │ │ + ldr r3, [pc, #-1424] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r8, sl, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r9, fp, #3 │ │ │ │ │ - lsl r8, sl, #4 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r9, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1616] @ e14 │ │ │ │ │ - ldr r3, [pc, #-1616] @ e18 │ │ │ │ │ + ldr r2, [pc, #-1612] @ e18 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ + ldr r3, [pc, #-1624] @ e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1628] @ e1c │ │ │ │ │ - ldr r3, [pc, #-1628] @ e20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #-1640] @ e20 │ │ │ │ │ + ldr r3, [pc, #-1640] @ e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1664] @ e24 │ │ │ │ │ - ldr r3, [pc, #-1664] @ e28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-1676] @ e28 │ │ │ │ │ + ldr r3, [pc, #-1676] @ e2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1680] @ e2c │ │ │ │ │ - ldr r3, [pc, #-1680] @ e30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #-1692] @ e30 │ │ │ │ │ + ldr r3, [pc, #-1692] @ e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1736] @ e34 │ │ │ │ │ - ldr r3, [pc, #-1736] @ e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #-1748] @ e38 │ │ │ │ │ + ldr r3, [pc, #-1748] @ e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1772] @ e3c │ │ │ │ │ - ldr r3, [pc, #-1772] @ e40 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #-1784] @ e40 │ │ │ │ │ + ldr r3, [pc, #-1784] @ e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1788] @ e44 │ │ │ │ │ - ldr r3, [pc, #-1788] @ e48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1800] @ e48 │ │ │ │ │ + ldr r3, [pc, #-1800] @ e4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1824] @ e4c │ │ │ │ │ - ldr r3, [pc, #-1824] @ e50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1836] @ e50 │ │ │ │ │ + ldr r3, [pc, #-1836] @ e54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1868] @ e54 │ │ │ │ │ - ldr r3, [pc, #-1868] @ e58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-1880] @ e58 │ │ │ │ │ + ldr r3, [pc, #-1880] @ e5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1884] @ e5c │ │ │ │ │ - ldr r3, [pc, #-1884] @ e60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldr r2, [pc, #-1888] @ e60 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r3, [pc, #-1896] @ e64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1651,54 +1652,59 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r6, r8] │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ strd r0, [r6, r9] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ add r1, r1, r3 │ │ │ │ │ add r3, fp, r3 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + str r1, [sp] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ add r2, r6, r3 │ │ │ │ │ add r3, fp, r3 │ │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #264] @ 0x108 │ │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #268] @ 0x10c │ │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #272] @ 0x110 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 68 │ │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000168c : │ │ │ │ │ +000016a4 : │ │ │ │ │ fftw_codelet_n1_11(): │ │ │ │ │ - ldr r2, [pc, #12] @ 16a0 │ │ │ │ │ - ldr r1, [pc, #12] @ 16a4 │ │ │ │ │ + ldr r2, [pc, #12] @ 16b8 │ │ │ │ │ + ldr r1, [pc, #12] @ 16bc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffe960 │ │ │ │ │ + .word 0xffffe948 │ │ │ ├── n1_12.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4668 (bytes into file) │ │ │ │ │ + Start of section headers: 4664 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x123c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1238: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000ba0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000e1c 0003a0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000bd4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000bd4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000bd4 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000bda 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0011bc 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000c1a 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000c1a 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000c48 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000d78 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0011cc 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000b9c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000e18 0003a0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000bd0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000bd0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000bd0 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000bd6 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0011b8 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000c16 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000c16 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000c44 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000d74 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0011c8 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2948 FUNC LOCAL DEFAULT 1 n1_12 │ │ │ │ │ - 3: 00000b70 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000b84 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000b98 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2944 FUNC LOCAL DEFAULT 1 n1_12 │ │ │ │ │ + 3: 00000b6c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000b80 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000b94 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00000b84 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_12 │ │ │ │ │ + 16: 00000b80 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_12 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,124 +1,124 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xe1c contains 116 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xe18 contains 116 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000078 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000094 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000ac 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000c0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000008c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000000d4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000110 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000128 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000140 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000014c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000164 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000174 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001fc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000020c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000218 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000248 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000e8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000f4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000124 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000013c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000154 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000160 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000178 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000188 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000200 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000214 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000224 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000230 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000260 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000278 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000284 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000278 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000290 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000029c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000310 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000031c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000330 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000340 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000374 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000390 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000039c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000428 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000043c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000454 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000460 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000474 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000484 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004dc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000510 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000524 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000534 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000548 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000570 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000058c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000059c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000314 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000328 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000034c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000035c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000390 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ac 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ec 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000400 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000440 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000046c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000478 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000048c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000049c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000510 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000560 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000584 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000005b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000600 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000600 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000614 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000630 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000648 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000658 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000066c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000690 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000628 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000644 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000660 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000674 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000688 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006a4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000006cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000700 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006fc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000714 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000728 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000744 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000724 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000738 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000754 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000076c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000780 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000079c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000077c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000790 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007ac 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000007c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000830 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000084c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000860 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000874 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000890 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008b0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000804 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000081c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000083c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000858 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000868 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000087c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000894 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008b4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000008cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008f8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000910 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000092c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000944 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000954 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000968 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000984 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000099c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009ac 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009dc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a04 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a18 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a34 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a50 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a6c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008f0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000904 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000920 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000938 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000095c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000978 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000990 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009b4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a0c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a28 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a40 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a5c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a70 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000a80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a90 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aa4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a94 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aac 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000acc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000adc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000af0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b04 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b70 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000b74 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000b94 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000b98 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000b6c 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000b70 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000b90 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000b94 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x11bc contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x11b8 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,758 +1,755 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_12(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #236 @ 0xec │ │ │ │ │ - stmib sp, {r0, r1} │ │ │ │ │ - ldr r0, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r1, [pc, #2904] @ b70 │ │ │ │ │ - cmp r0, #0 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #228 @ 0xe4 │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ + str r0, [sp, #4] │ │ │ │ │ + str r1, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r1, [pc, #2876] @ b6c │ │ │ │ │ + cmp r2, #0 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - ble b68 │ │ │ │ │ - ldr r0, [sp, #284] @ 0x11c │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r0, [sp, #220] @ 0xdc │ │ │ │ │ - ldr r0, [sp, #288] @ 0x120 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r0, [pc, #2868] @ b74 │ │ │ │ │ + ble b50 │ │ │ │ │ + ldr r2, [sp, #276] @ 0x114 │ │ │ │ │ + ldr r0, [pc, #2860] @ b70 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + str r2, [sp, #212] @ 0xd4 │ │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldr r1, [r1, r0] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - ldr r1, [r1] │ │ │ │ │ - str r1, [sp, #228] @ 0xe4 │ │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r2, [r1] │ │ │ │ │ + str r2, [sp, #220] @ 0xdc │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ + ldrd r6, [r2] │ │ │ │ │ lsl sl, r3, #5 │ │ │ │ │ ldrd r8, [r2, sl] │ │ │ │ │ - add r3, r2, r3, lsl #5 │ │ │ │ │ - ldrd r6, [r2] │ │ │ │ │ + add r3, r2, sl │ │ │ │ │ ldrd r2, [r3, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ + strd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2776] @ b78 │ │ │ │ │ + ldr r3, [pc, #2752] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2716] @ b7c │ │ │ │ │ - ldr r3, [pc, #2716] @ b80 │ │ │ │ │ + ldr r2, [pc, #2692] @ b78 │ │ │ │ │ + ldr r3, [pc, #2692] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r2, [ip] │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ + strd r2, [sp, #16] │ │ │ │ │ add r3, ip, sl │ │ │ │ │ ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2608] @ b7c │ │ │ │ │ - ldr r3, [pc, #2608] @ b80 │ │ │ │ │ + ldr r2, [pc, #2584] @ b78 │ │ │ │ │ + ldr r3, [pc, #2584] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2592] @ b78 │ │ │ │ │ + ldr r3, [pc, #2568] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ - add fp, r3, r3, lsl #1 │ │ │ │ │ - add r3, r2, fp, lsl #4 │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ - lsl r7, fp, #4 │ │ │ │ │ - lsl r6, r3, #4 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ │ + add r3, r3, r3, lsl #1 │ │ │ │ │ + lsl r7, r3, #4 │ │ │ │ │ + lsl r6, r1, #4 │ │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, r2, r7 │ │ │ │ │ ldrd r8, [r2, r7] │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ ldrd r2, [r2, r6] │ │ │ │ │ - strd r2, [sp, #32] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2460] @ b78 │ │ │ │ │ + ldr r3, [pc, #2432] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2404] @ b7c │ │ │ │ │ - ldr r3, [pc, #2404] @ b80 │ │ │ │ │ + ldr r2, [pc, #2376] @ b78 │ │ │ │ │ + ldr r3, [pc, #2376] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r4, [ip, r7] │ │ │ │ │ add r3, ip, r7 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ ldrd r6, [r6, ip] │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ ldrd r4, [r3, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2296] @ b7c │ │ │ │ │ - ldr r3, [pc, #2296] @ b80 │ │ │ │ │ + ldr r2, [pc, #2268] @ b78 │ │ │ │ │ + ldr r3, [pc, #2268] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2280] @ b78 │ │ │ │ │ + ldr r3, [pc, #2252] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - lsl r8, fp, #3 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ - add fp, r2, fp, lsl #3 │ │ │ │ │ - ldrd r2, [r2, r8] │ │ │ │ │ - ldrd r6, [fp, sl] │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ - add r3, fp, sl │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + ldrd r6, [r2, r4] │ │ │ │ │ + add r3, r2, r4 │ │ │ │ │ + add r2, r3, sl │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ + ldrd r2, [r2, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ - strd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2144] @ b7c │ │ │ │ │ - ldr r3, [pc, #2144] @ b80 │ │ │ │ │ + ldr r2, [pc, #2116] @ b78 │ │ │ │ │ + ldr r3, [pc, #2116] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2128] @ b78 │ │ │ │ │ + ldr r3, [pc, #2100] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - add r3, fp, r8 │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + add r3, ip, r4 │ │ │ │ │ + ldrd r4, [r4, ip] │ │ │ │ │ add r2, r3, sl │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ - strd r4, [sp, #8] │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ ldrd r4, [r3, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2016] @ b7c │ │ │ │ │ - ldr r3, [pc, #2016] @ b80 │ │ │ │ │ + ldr r2, [pc, #1984] @ b78 │ │ │ │ │ + ldr r3, [pc, #1984] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [sp, #8] │ │ │ │ │ + ldrd r4, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1972] @ b78 │ │ │ │ │ + ldr r3, [pc, #1940] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ - add r8, r3, r3, lsl #3 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - lsl r9, r3, #3 │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - ldrd r2, [r1, r8] │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ - strd r2, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ + lsl r8, r3, #3 │ │ │ │ │ + add r9, r8, r3 │ │ │ │ │ + ldrd r6, [r1, r8] │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ + ldrd r2, [r1, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - add r3, r1, r3, lsl #3 │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ + strd r2, [sp, #16] │ │ │ │ │ + add r3, r1, r8 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ strd r2, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1820] @ b7c │ │ │ │ │ - ldr r3, [pc, #1820] @ b80 │ │ │ │ │ + ldr r2, [pc, #1792] @ b78 │ │ │ │ │ + ldr r3, [pc, #1792] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1804] @ b78 │ │ │ │ │ + ldr r3, [pc, #1776] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [fp, r8] │ │ │ │ │ - add r3, fp, r9 │ │ │ │ │ - strd r6, [sp, #200] @ 0xc8 │ │ │ │ │ - str fp, [sp, #8] │ │ │ │ │ - ldrd r6, [fp, r9] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + add r3, ip, r8 │ │ │ │ │ + strd r6, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r6, [ip, r8] │ │ │ │ │ ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1696] @ b7c │ │ │ │ │ - ldr r3, [pc, #1696] @ b80 │ │ │ │ │ + ldr r2, [pc, #1668] @ b78 │ │ │ │ │ + ldr r3, [pc, #1668] @ b7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r6, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1652] @ b78 │ │ │ │ │ + ldr r3, [pc, #1624] @ b74 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ │ - add r4, r3, r3, lsl #1 │ │ │ │ │ - lsl fp, r4, #4 │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + add r4, r3, r3, lsl #1 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [sl] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - lsl sl, r4, #3 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add r4, r5, r4, lsl #3 │ │ │ │ │ - strd r0, [r5, fp] │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [r5] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sl] │ │ │ │ │ + add sl, sl, r4 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + add sl, fp, r4 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ - add r8, r9, sl │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr lr, [sp, #268] @ 0x10c │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - lsl r6, ip, #3 │ │ │ │ │ - add sl, r7, ip, lsl #3 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ - add r7, r3, r6 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + add r9, sl, r4 │ │ │ │ │ + add r8, fp, r4 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - strd r0, [r3, r6] │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [r9, r5] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - add r4, ip, ip, lsl #2 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ - strd r0, [r7, fp] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ + strd r0, [r8, r5] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + add r4, r3, r3, lsl #2 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ + lsl r6, r4, #4 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + ldrd r8, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [fp, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ - lsl r5, ip, #5 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + lsl r6, r3, #5 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [fp, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - lsl r5, r4, #3 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -760,111 +757,113 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add r8, sl, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ - add r4, r9, r4, lsl #3 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + add r9, sl, r4 │ │ │ │ │ + add r8, fp, r4 │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ + strd r0, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ │ - mov r7, r9 │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ + strd r0, [r8, r5] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ lsl r4, r3, #4 │ │ │ │ │ - add r6, sl, r3, lsl #4 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - add r5, r9, r4 │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + add r7, fp, r4 │ │ │ │ │ + add r6, sl, r4 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r6, fp] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + strd r0, [r7, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ │ - strd r0, [r5, fp] │ │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ + strd r0, [r6, r5] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ add r2, r1, r3 │ │ │ │ │ - add r3, fp, r3 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - add r2, sl, r3 │ │ │ │ │ - add r3, r7, r3 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r2, [sp, #228] @ 0xe4 │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ + add r3, ip, r3 │ │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ + add fp, fp, r3 │ │ │ │ │ + add r3, sl, r3 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #276] @ 0x114 │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + str r3, [sp, #268] @ 0x10c │ │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ │ - bne 50 │ │ │ │ │ - add sp, sp, #236 @ 0xec │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x00000b50 │ │ │ │ │ + str r3, [sp, #272] @ 0x110 │ │ │ │ │ + bne 64 │ │ │ │ │ + add sp, sp, #228 @ 0xe4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000b34 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ │ │ │ │ │ -00000b84 : │ │ │ │ │ +00000b80 : │ │ │ │ │ fftw_codelet_n1_12(): │ │ │ │ │ - ldr r2, [pc, #12] @ b98 │ │ │ │ │ - ldr r1, [pc, #12] @ b9c │ │ │ │ │ + ldr r2, [pc, #12] @ b94 │ │ │ │ │ + ldr r1, [pc, #12] @ b98 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff468 │ │ │ │ │ + .word 0xfffff46c │ │ │ ├── n1_13.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 9300 (bytes into file) │ │ │ │ │ + Start of section headers: 9296 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x2454: │ │ │ │ │ +There are 13 section headers, starting at offset 0x2450: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001998 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001c14 0007c0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0019cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0019cc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0019cc 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0019d2 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0023d4 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 001a12 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001a12 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 001a40 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 001b70 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0023e4 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001994 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001c10 0007c0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0019c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0019c8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0019c8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0019ce 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0023d0 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 001a0e 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001a0e 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001a3c 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001b6c 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0023e0 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 6524 FUNC LOCAL DEFAULT 1 n1_13 │ │ │ │ │ - 3: 00000da0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000e30 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001990 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 6520 FUNC LOCAL DEFAULT 1 n1_13 │ │ │ │ │ + 3: 00000d9c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000e2c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 0000198c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 0000197c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_13 │ │ │ │ │ + 16: 00001978 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_13 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,256 +1,256 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1c14 contains 248 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1c10 contains 248 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000110 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000128 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000140 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000015c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000016c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000200 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000210 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000024c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000264 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000118 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000130 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000148 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000160 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000170 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000020c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000021c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000250 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000268 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000002c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000030c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000338 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000354 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000370 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000388 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000404 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000410 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000428 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000438 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000454 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000046c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000048c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000510 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000520 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000053c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000554 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000580 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000598 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000060c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000624 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000658 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000066c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000680 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000698 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000720 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000073c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000758 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000774 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000788 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000814 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000824 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000840 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000084c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000868 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000884 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000898 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000910 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000092c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000960 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000970 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000984 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000990 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000308 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000320 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000350 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000036c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000384 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000390 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000408 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000420 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000430 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000044c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000464 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000047c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000490 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000049c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000050c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000528 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000540 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000056c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000584 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000060c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000654 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000668 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000680 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000698 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000708 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000724 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000740 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000075c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000770 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000788 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000798 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000828 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000834 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000086c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000880 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000894 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008bc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000914 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000930 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000958 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000096c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000978 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000994 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a04 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a1c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a30 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a18 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a98 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ab0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000ac8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ae0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000adc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000af4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000b0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b20 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000b50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b80 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b9c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000bb4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bcc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bd4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000bec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c04 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c18 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c18 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000c30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c48 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c5c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c44 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000c74 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c8c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cbc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cd4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d28 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c88 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ca4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cbc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d24 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000d3c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d54 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d80 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d94 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000da0 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000da4 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000e40 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e50 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e64 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e88 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d7c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d9c 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000da0 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000e38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e68 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e70 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000e9c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eb4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ec0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ed8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000eec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ea8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ed4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000edc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ef4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f0c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f30 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f60 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f80 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fc4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f1c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f50 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f84 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fdc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000ff0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001004 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001024 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000104c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001074 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001090 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001110 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000112c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001150 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000117c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001198 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001200 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001010 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001038 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001060 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000107c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001090 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001114 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001138 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001164 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000117c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001190 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001200 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001218 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001230 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001244 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000122c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001244 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000125c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001274 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001288 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001270 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000128c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001314 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001330 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001344 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001318 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000132c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001348 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001360 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001378 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000138c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001374 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001390 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001404 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000141c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001430 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001448 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001464 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001478 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001490 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001500 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001518 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001524 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001418 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001430 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000144c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001460 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001478 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001494 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001500 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000150c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001520 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001538 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001550 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000154c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001564 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000157c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001578 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001590 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001614 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000161c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001634 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000164c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015bc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001604 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000161c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001634 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001640 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001658 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001670 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001688 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001710 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000172c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000174c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000176c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001784 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000178c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001818 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001690 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001714 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001734 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001754 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000176c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001774 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001790 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001800 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001820 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001838 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001850 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000186c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001888 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001908 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000198c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00001990 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001854 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001870 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001890 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001988 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +0000198c 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x23d4 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x23d0 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,82 +1,84 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_13(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #300 @ 0x12c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #300 @ 0x12c │ │ │ │ │ mov lr, r3 │ │ │ │ │ - ldr r3, [pc, #3460] @ da0 │ │ │ │ │ + ldr r2, [sp, #344] @ 0x158 │ │ │ │ │ + ldr r3, [pc, #3440] @ d9c │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ble 1974 │ │ │ │ │ + ble 195c │ │ │ │ │ ldr r2, [sp, #348] @ 0x15c │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #284] @ 0x11c │ │ │ │ │ ldr r2, [sp, #352] @ 0x160 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r2, [pc, #3416] @ da4 │ │ │ │ │ + ldr r2, [pc, #3404] @ da0 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ str ip, [sp, #280] @ 0x118 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #292] @ 0x124 │ │ │ │ │ - str lr, [sp, #4] │ │ │ │ │ - ldr r8, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #336] @ 0x150 │ │ │ │ │ - ldrd r2, [r8] │ │ │ │ │ - add fp, ip, ip, lsl #2 │ │ │ │ │ - strd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl ip, fp, #3 │ │ │ │ │ - ldrd r0, [r3] │ │ │ │ │ - ldrd r6, [r8, ip] │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ + ldrd r0, [r8] │ │ │ │ │ + ldrd r2, [r5] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldr r1, [sp, #336] @ 0x150 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - lsl r1, r1, #6 │ │ │ │ │ - ldrd r4, [r8, r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ + add r4, r1, r1, lsl #2 │ │ │ │ │ + lsl r3, r3, #6 │ │ │ │ │ + lsl r1, r4, #3 │ │ │ │ │ + ldrd r6, [r5, r3] │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + ldrd r8, [r5, r1] │ │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r9, [sp, #336] @ 0x150 │ │ │ │ │ - add sl, lr, lr, lsl #1 │ │ │ │ │ - lsl lr, sl, #5 │ │ │ │ │ - ldrd r4, [r8, lr] │ │ │ │ │ - lsl r9, r9, #5 │ │ │ │ │ - strd r4, [sp, #16] │ │ │ │ │ - lsl r5, fp, #4 │ │ │ │ │ - ldrd r6, [r8, r5] │ │ │ │ │ - str r9, [sp, #32] │ │ │ │ │ - add r9, r9, r8 │ │ │ │ │ - ldrd r8, [r9] │ │ │ │ │ - str lr, [sp, #88] @ 0x58 │ │ │ │ │ + ldr ip, [sp, #336] @ 0x150 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add sl, ip, ip, lsl #1 │ │ │ │ │ + lsl ip, r4, #4 │ │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ │ + lsl fp, sl, #5 │ │ │ │ │ + ldrd r6, [r5, fp] │ │ │ │ │ + lsl r4, r4, #5 │ │ │ │ │ + ldrd r8, [r5, r4] │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ + ldrd r6, [r5, ip] │ │ │ │ │ + str r4, [sp, #32] │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -87,349 +89,341 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #3164] @ da8 │ │ │ │ │ + ldr r3, [pc, #3152] @ da4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - lsl r6, sl, #3 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r7, [sp, #336] @ 0x150 │ │ │ │ │ - lsl ip, r4, #3 │ │ │ │ │ - add r3, ip, r7 │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r6, [sp, #336] @ 0x150 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldrd r8, [r1, r6] │ │ │ │ │ + lsl r3, r6, #3 │ │ │ │ │ + ldrd r4, [r1, r3] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + add r3, r3, r6 │ │ │ │ │ + lsl r6, r3, #3 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ + lsl r5, sl, #3 │ │ │ │ │ + lsl sl, sl, #4 │ │ │ │ │ + ldrd r8, [r1, r5] │ │ │ │ │ + str r6, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #2996] @ da8 │ │ │ │ │ + ldr r3, [pc, #2984] @ da4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r7, #88 @ 0x58 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #336] @ 0x150 │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ - add fp, r2, fp, lsl #1 │ │ │ │ │ - lsl fp, fp, #3 │ │ │ │ │ - lsl r2, sl, #4 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r2] │ │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + str sl, [sp, #152] @ 0x98 │ │ │ │ │ + ldr ip, [sp, #336] @ 0x150 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mul ip, r7, ip │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str fp, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r8, [sp, #336] @ 0x150 │ │ │ │ │ - sub r3, ip, r4 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - lsl r8, r8, #4 │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ │ + ldr r7, [sp, #336] @ 0x150 │ │ │ │ │ + sub r3, r3, r2 │ │ │ │ │ + lsl r2, r3, #3 │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + ldrd r4, [r9, r2] │ │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ - strd r4, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r4, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r4, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r4, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #104] @ 0x68 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2584] @ dac │ │ │ │ │ - ldr r3, [pc, #2584] @ db0 │ │ │ │ │ + ldr r2, [pc, #2584] @ da8 │ │ │ │ │ + ldr r3, [pc, #2584] @ dac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2544] @ e00 │ │ │ │ │ - ldr r3, [pc, #2464] @ db4 │ │ │ │ │ + ldr r2, [pc, #2548] @ dfc │ │ │ │ │ + ldr r3, [pc, #2468] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2444] @ da8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2432] @ da4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2388] @ e00 │ │ │ │ │ - ldr r3, [pc, #2308] @ db4 │ │ │ │ │ + ldr r2, [pc, #2400] @ dfc │ │ │ │ │ + ldr r3, [pc, #2320] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2212] @ da8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2212] @ da4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [r8, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - ldrd r4, [r8, r1] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [r8, lr] │ │ │ │ │ + ldrd r6, [r8, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ mov r3, r8 │ │ │ │ │ - ldrd sl, [r3, r5] │ │ │ │ │ - ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r8, [r8, lr] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r3, r1] │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [r8, fp] │ │ │ │ │ + ldrd r6, [r3, r4] │ │ │ │ │ + ldrd sl, [r3, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2000] @ da8 │ │ │ │ │ + ldr r3, [pc, #2020] @ da4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -442,34 +436,34 @@ │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r8, [r3, ip] │ │ │ │ │ - ldrd sl, [r3, r6] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r3, r1] │ │ │ │ │ + ldrd sl, [r3, r5] │ │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldrd r6, [r6, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1860] @ da8 │ │ │ │ │ + ldr r3, [pc, #1880] @ da4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -482,98 +476,98 @@ │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldr sl, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r4, [r8, ip] │ │ │ │ │ + ldrd r6, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [r8, r4] │ │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r6, [r8, r3] │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r8, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r6, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r6, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1516] @ da8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #1528] @ da4 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -594,24 +588,24 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1460] @ e00 │ │ │ │ │ - ldr r3, [pc, #1380] @ db4 │ │ │ │ │ + ldr r2, [pc, #1480] @ dfc │ │ │ │ │ + ldr r3, [pc, #1400] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -624,16 +618,16 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -642,135 +636,135 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1240] @ dac │ │ │ │ │ - ldr r3, [pc, #1240] @ db0 │ │ │ │ │ + ldr r2, [pc, #1260] @ da8 │ │ │ │ │ + ldr r3, [pc, #1260] @ dac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1108] @ da8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1112] @ da4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1136] @ e00 │ │ │ │ │ - ldr r3, [pc, #1056] @ db4 │ │ │ │ │ + ldr r2, [pc, #1156] @ dfc │ │ │ │ │ + ldr r3, [pc, #1076] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ │ - ldr r2, [pc, #960] @ db8 │ │ │ │ │ - ldr r3, [pc, #960] @ dbc │ │ │ │ │ - strd r0, [r4] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldr r2, [pc, #980] @ db4 │ │ │ │ │ + ldr r3, [pc, #980] @ db8 │ │ │ │ │ + strd r0, [ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1024] @ e10 │ │ │ │ │ - ldr r3, [pc, #940] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r2, [pc, #1032] @ e0c │ │ │ │ │ + ldr r3, [pc, #948] @ dbc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #904] @ dc4 │ │ │ │ │ - ldr r3, [pc, #904] @ dc8 │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #916] @ dc0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #32] │ │ │ │ │ + ldr r3, [pc, #904] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #956] @ e18 │ │ │ │ │ - ldr r3, [pc, #876] @ dcc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #964] @ e14 │ │ │ │ │ + ldr r3, [pc, #884] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -781,71 +775,71 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr r2, [pc, #792] @ dd8 │ │ │ │ │ + ldr r2, [pc, #812] @ dd4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #788] @ ddc │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r3, [pc, #804] @ dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #764] @ dd0 │ │ │ │ │ - ldr r3, [pc, #764] @ dd4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #772] @ dcc │ │ │ │ │ + ldr r3, [pc, #772] @ dd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #736] @ de0 │ │ │ │ │ - ldr r3, [pc, #736] @ de4 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #744] @ ddc │ │ │ │ │ + ldr r3, [pc, #744] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #720] @ de8 │ │ │ │ │ - ldr r3, [pc, #720] @ dec │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #728] @ de4 │ │ │ │ │ + ldr r3, [pc, #728] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #692] @ df8 │ │ │ │ │ - ldr r3, [pc, #692] @ dfc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #700] @ df4 │ │ │ │ │ + ldr r3, [pc, #700] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #660] @ df0 │ │ │ │ │ - ldr r3, [pc, #660] @ df4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #668] @ dec │ │ │ │ │ + ldr r3, [pc, #668] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -854,84 +848,84 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd sl, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - strd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #552] @ e00 │ │ │ │ │ - ldr r3, [pc, #552] @ e04 │ │ │ │ │ + ldr r2, [pc, #572] @ dfc │ │ │ │ │ + ldr r3, [pc, #572] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #500] @ dd8 │ │ │ │ │ - ldr r3, [pc, #500] @ ddc │ │ │ │ │ + ldr r2, [pc, #520] @ dd4 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [pc, #512] @ dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #472] @ dd0 │ │ │ │ │ - ldr r3, [pc, #472] @ dd4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #480] @ dcc │ │ │ │ │ + ldr r3, [pc, #480] @ dd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #468] @ df8 │ │ │ │ │ - ldr r3, [pc, #468] @ dfc │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #476] @ df4 │ │ │ │ │ + ldr r3, [pc, #476] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #436] @ df0 │ │ │ │ │ - ldr r3, [pc, #436] @ df4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #444] @ dec │ │ │ │ │ + ldr r3, [pc, #444] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #376] @ de0 │ │ │ │ │ - ldr r3, [pc, #376] @ de4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #384] @ ddc │ │ │ │ │ + ldr r3, [pc, #384] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #360] @ de8 │ │ │ │ │ - ldr r3, [pc, #360] @ dec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #368] @ de4 │ │ │ │ │ + ldr r3, [pc, #368] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -947,37 +941,37 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #288] @ e00 │ │ │ │ │ - ldr r3, [pc, #288] @ e04 │ │ │ │ │ + ldr r2, [pc, #308] @ dfc │ │ │ │ │ + ldr r3, [pc, #308] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd sl, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #260] @ e08 │ │ │ │ │ - ldr r3, [pc, #260] @ e0c │ │ │ │ │ + ldr r2, [pc, #280] @ e04 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r3, [pc, #272] @ e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #248] @ e10 │ │ │ │ │ - ldr r3, [pc, #248] @ e14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #260] @ e0c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #252] @ e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -985,36 +979,42 @@ │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #192] @ e20 │ │ │ │ │ - ldr r3, [pc, #192] @ e24 │ │ │ │ │ + ldr r2, [pc, #212] @ e1c │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r3, [pc, #204] @ e20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #164] @ e18 │ │ │ │ │ - ldr r3, [pc, #164] @ e1c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #172] @ e14 │ │ │ │ │ + ldr r3, [pc, #172] @ e18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #136] @ e28 │ │ │ │ │ - b e30 │ │ │ │ │ - .word 0x00000d7c │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #144] @ e24 │ │ │ │ │ + ldr r3, [pc, #144] @ e28 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + b e2c │ │ │ │ │ + .word 0x00000d68 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0x82eb914d │ │ │ │ │ .word 0x3fd33ac7 │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ @@ -1044,35 +1044,29 @@ │ │ │ │ │ .word 0x3fc10597 │ │ │ │ │ .word 0xb20f3131 │ │ │ │ │ .word 0x3fd01cf9 │ │ │ │ │ .word 0xcab2d064 │ │ │ │ │ .word 0x3fb36e60 │ │ │ │ │ .word 0x55555555 │ │ │ │ │ .word 0x3fb55555 │ │ │ │ │ - ldr r3, [pc, #-12] @ e2c │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -1080,15 +1074,15 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1102,268 +1096,268 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - lsl r5, r1, #3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #340] @ 0x154 │ │ │ │ │ - str r5, [sp, #16] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ - add r5, ip, ip, lsl #1 │ │ │ │ │ - lsl ip, r5, #5 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - str ip, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r8, [sp, #4] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + add r9, r1, r1, lsl #1 │ │ │ │ │ + lsl r1, r9, #5 │ │ │ │ │ + lsl r4, r9, #5 │ │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [r4, ip] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #340] @ 0x154 │ │ │ │ │ - add r4, lr, lr, lsl #2 │ │ │ │ │ - lsl lr, r4, #3 │ │ │ │ │ - mov sl, lr │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + add r8, r1, r1, lsl #2 │ │ │ │ │ + lsl r1, r8, #3 │ │ │ │ │ + mov sl, r1 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #340] @ 0x154 │ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ │ - lsl r2, r2, #6 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str sl, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + str sl, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - mov sl, r2 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + lsl r1, r1, #6 │ │ │ │ │ + mov sl, r1 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - str sl, [sp, #24] │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + str sl, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ lsl r1, r1, #5 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ str r1, [sp, #32] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ - lsl r1, r4, #4 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + lsl r1, r8, #4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r7, r4, #4 │ │ │ │ │ + ldr r8, [sp, #4] │ │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + strd r0, [r8, r6] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r2, r5, #3 │ │ │ │ │ - mov sl, r2 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #340] @ 0x154 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str sl, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + lsl r1, r9, #3 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov sl, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - add r3, r1, lr │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + str sl, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov sl, r1 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - str sl, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + str sl, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + lsl r1, r9, #4 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - lsl r1, r5, #4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r8, r5 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ + mov ip, #88 @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - add r4, r1, r4, lsl #1 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + str r9, [sp, #144] @ 0x90 │ │ │ │ │ + mul r1, ip, r1 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + str r9, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #340] @ 0x154 │ │ │ │ │ - lsl fp, fp, #4 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r1, r1, #4 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #340] @ 0x154 │ │ │ │ │ - str fp, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - sub r3, r1, r2 │ │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + str fp, [sp, #48] @ 0x30 │ │ │ │ │ + sub r3, lr, r1 │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1108] @ db8 │ │ │ │ │ - ldr r3, [pc, #-1108] @ dbc │ │ │ │ │ - str fp, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-1088] @ db4 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + str fp, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #-1100] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1044] @ e10 │ │ │ │ │ - ldr r3, [pc, #-1128] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #-1036] @ e0c │ │ │ │ │ + ldr r3, [pc, #-1120] @ dbc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1164] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-1164] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #-1156] @ dc0 │ │ │ │ │ + ldr r3, [pc, #-1156] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1104] @ e18 │ │ │ │ │ - ldr r3, [pc, #-1184] @ dcc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1096] @ e14 │ │ │ │ │ + ldr r3, [pc, #-1176] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1379,67 +1373,67 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1264] @ dd8 │ │ │ │ │ - ldr r3, [pc, #-1264] @ ddc │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-1244] @ dd4 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #-1252] @ dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1292] @ dd0 │ │ │ │ │ - ldr r3, [pc, #-1292] @ dd4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #-1284] @ dcc │ │ │ │ │ + ldr r3, [pc, #-1284] @ dd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1296] @ df8 │ │ │ │ │ - ldr r3, [pc, #-1296] @ dfc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-1288] @ df4 │ │ │ │ │ + ldr r3, [pc, #-1288] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1328] @ df0 │ │ │ │ │ - ldr r3, [pc, #-1328] @ df4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-1316] @ dec │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1324] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1392] @ de0 │ │ │ │ │ - ldr r3, [pc, #-1392] @ de4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #-1380] @ ddc │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1388] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1412] @ de8 │ │ │ │ │ - ldr r3, [pc, #-1412] @ dec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1404] @ de4 │ │ │ │ │ + ldr r3, [pc, #-1404] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1448,88 +1442,88 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1488] @ e00 │ │ │ │ │ - ldr r3, [pc, #-1488] @ e04 │ │ │ │ │ + ldr r2, [pc, #-1468] @ dfc │ │ │ │ │ + ldr r3, [pc, #-1468] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd sl, [sp, #160] @ 0xa0 │ │ │ │ │ strd r8, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd sl, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1580] @ dd0 │ │ │ │ │ - ldr r3, [pc, #-1580] @ dd4 │ │ │ │ │ + ldr r2, [pc, #-1560] @ dcc │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #-1568] @ dd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1592] @ dd8 │ │ │ │ │ - ldr r3, [pc, #-1592] @ ddc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #-1584] @ dd4 │ │ │ │ │ + ldr r3, [pc, #-1584] @ dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1628] @ de0 │ │ │ │ │ - ldr r3, [pc, #-1628] @ de4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1620] @ ddc │ │ │ │ │ + ldr r3, [pc, #-1620] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1644] @ de8 │ │ │ │ │ - ldr r3, [pc, #-1644] @ dec │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #-1632] @ de4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1640] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1684] @ df0 │ │ │ │ │ - ldr r3, [pc, #-1684] @ df4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-1676] @ dec │ │ │ │ │ + ldr r3, [pc, #-1676] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1700] @ df8 │ │ │ │ │ - ldr r3, [pc, #-1700] @ dfc │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-1688] @ df4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1696] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1538,202 +1532,202 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd sl, [sp, #88] @ 0x58 │ │ │ │ │ + strd sl, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1828] @ e00 │ │ │ │ │ - ldr r3, [pc, #-1828] @ e04 │ │ │ │ │ + ldr r2, [pc, #-1808] @ dfc │ │ │ │ │ + ldr r3, [pc, #-1808] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1832] @ e08 │ │ │ │ │ - ldr r3, [pc, #-1832] @ e0c │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1812] @ e04 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r3, [pc, #-1820] @ e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1844] @ e10 │ │ │ │ │ - ldr r3, [pc, #-1844] @ e14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #-1836] @ e0c │ │ │ │ │ + ldr r3, [pc, #-1836] @ e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1904] @ e18 │ │ │ │ │ - ldr r3, [pc, #-1904] @ e1c │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1884] @ e14 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r3, [pc, #-1892] @ e18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1916] @ e20 │ │ │ │ │ - ldr r3, [pc, #-1916] @ e24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1908] @ e1c │ │ │ │ │ + ldr r3, [pc, #-1908] @ e20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1952] @ e28 │ │ │ │ │ - ldr r3, [pc, #-1952] @ e2c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #-1944] @ e24 │ │ │ │ │ + ldr r3, [pc, #-1944] @ e28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #32] │ │ │ │ │ - ldr r9, [sp, #280] @ 0x118 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r9, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r9, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1749,148 +1743,153 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r9, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [r9, r5] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ + ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ + ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [sl, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #280] @ 0x118 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sl, r3] │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ + strd r0, [sl, fp] │ │ │ │ │ add r1, r9, r2 │ │ │ │ │ add r2, r8, r2 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ ldr r2, [sp, #288] @ 0x120 │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ add r3, sl, r2 │ │ │ │ │ ldr sl, [sp, #4] │ │ │ │ │ str r3, [sp, #280] @ 0x118 │ │ │ │ │ add r3, sl, r2 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ ldr r2, [sp, #292] @ 0x124 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #336] @ 0x150 │ │ │ │ │ ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #340] @ 0x154 │ │ │ │ │ ldr r3, [sp, #344] @ 0x158 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #344] @ 0x158 │ │ │ │ │ - bne 5c │ │ │ │ │ + bne 6c │ │ │ │ │ add sp, sp, #300 @ 0x12c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000197c : │ │ │ │ │ +00001978 : │ │ │ │ │ fftw_codelet_n1_13(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1990 │ │ │ │ │ - ldr r1, [pc, #12] @ 1994 │ │ │ │ │ + ldr r2, [pc, #12] @ 198c │ │ │ │ │ + ldr r1, [pc, #12] @ 1990 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffe670 │ │ │ │ │ + .word 0xffffe674 │ │ │ ├── n1_14.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 7984 (bytes into file) │ │ │ │ │ + Start of section headers: 8024 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1f30: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1f58: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001534 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0017b0 000700 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001568 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001568 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001568 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 00156e 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 001eb0 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 0015ae 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0015ae 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 0015dc 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 00170c 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 001ec0 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00155c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0017d8 000700 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001590 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001590 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001590 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 001596 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001ed8 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 0015d6 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0015d6 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001604 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001734 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001ee8 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 5400 FUNC LOCAL DEFAULT 1 n1_14 │ │ │ │ │ - 3: 00000d80 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000db8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 0000152c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 5440 FUNC LOCAL DEFAULT 1 n1_14 │ │ │ │ │ + 3: 00000d94 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000dcc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001554 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00001518 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_14 │ │ │ │ │ + 16: 00001540 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_14 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,232 +1,232 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x17b0 contains 224 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x17d8 contains 224 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000090 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000cc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000110 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000128 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000164 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000017c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000dc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000f4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000120 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000138 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000178 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000190 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001ac 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001fc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000214 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000238 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000254 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000026c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000288 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000029c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002fc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000032c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000344 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000210 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000228 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000024c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000268 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000280 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000029c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000310 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000340 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000358 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000038c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000039c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003dc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000400 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000041c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000434 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000450 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000464 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000047c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004ac 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000508 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000036c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000414 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000430 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000448 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000464 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000478 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000490 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000504 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000051c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000538 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000550 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000560 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000588 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005cc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000604 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000530 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000564 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000574 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000059c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005fc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000618 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000630 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000648 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000066c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000674 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000067c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000062c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000644 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000065c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000680 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000688 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000690 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000698 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ac 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000006bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006cc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006dc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000708 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000720 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000734 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000074c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000760 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000778 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000780 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000798 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007fc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000081c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000834 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000084c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000860 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000878 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000088c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ac 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000708 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000071c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000734 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000748 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000760 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000774 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000078c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000794 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007ec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000810 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000834 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000848 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000860 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000874 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000008d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008fc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008fc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000910 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000092c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000940 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000958 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000096c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000984 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000998 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009fc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a10 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a3c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a58 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a84 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a98 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000adc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ae4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000afc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b14 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b28 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b3c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b58 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b74 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b88 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bb4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bcc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bf8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c00 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c18 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c44 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c58 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c7c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ca0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ccc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cf8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d0c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d2c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d70 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d80 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000d84 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000dc0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ddc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dfc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e28 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e3c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e68 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e80 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e88 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ecc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ee0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000efc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f1c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f48 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f5c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f74 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f88 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fa0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fec 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001000 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000924 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000940 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000954 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000980 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000998 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ac 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009cc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a10 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a24 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a48 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a64 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000abc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ad0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b20 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b34 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b48 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b64 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b80 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c04 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c0c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c3c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c50 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c64 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c88 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cb4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d20 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d38 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d40 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d58 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d70 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d84 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d94 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000d98 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000dd4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000df0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e0c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e3c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e50 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e7c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e9c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eb4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ecc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ee0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f10 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f30 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f70 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f88 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f9c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fbc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fd4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001000 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001014 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001030 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001044 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000105c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001070 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001088 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000109c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001100 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001114 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001130 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001154 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001168 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001180 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001194 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001210 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001224 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001238 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001028 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001044 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001058 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001070 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001084 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000109c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010b0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010d0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001100 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001114 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001128 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001144 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001168 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000117c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001194 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011f4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000120c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001224 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001238 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000124c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001268 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000127c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001294 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012f4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000130c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001324 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001338 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000134c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001370 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001394 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001400 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001418 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001420 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001438 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001450 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001464 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001478 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001260 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000127c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001290 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001300 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001308 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001320 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001338 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000134c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001360 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001384 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013a8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013bc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001400 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001414 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000142c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001434 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000144c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001464 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001478 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000148c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001528 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -0000152c 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000014a0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001550 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00001554 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1eb0 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1ed8 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,109 +1,114 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_14(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #268 @ 0x10c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ - ldr r2, [sp, #312] @ 0x138 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #268 @ 0x10c │ │ │ │ │ mov lr, r3 │ │ │ │ │ - ldr r3, [pc, #3428] @ d80 │ │ │ │ │ + ldr r2, [sp, #312] @ 0x138 │ │ │ │ │ + str r1, [sp] │ │ │ │ │ + ldr r3, [pc, #3428] @ d94 │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - ble 1510 │ │ │ │ │ + ble 1524 │ │ │ │ │ ldr r2, [sp, #316] @ 0x13c │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #252] @ 0xfc │ │ │ │ │ ldr r2, [sp, #320] @ 0x140 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r2, [pc, #3384] @ d84 │ │ │ │ │ + ldr r2, [pc, #3388] @ d98 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ str ip, [sp, #8] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #260] @ 0x104 │ │ │ │ │ - str lr, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ - ldr r2, [sp, #304] @ 0x130 │ │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - ldr r9, [sp, #12] │ │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ │ - rsb r3, r2, r2, lsl #3 │ │ │ │ │ + sub r3, r3, r1 │ │ │ │ │ lsl fp, r3, #3 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ ldrd r4, [r2] │ │ │ │ │ ldrd r6, [r2, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #304] @ 0x130 │ │ │ │ │ - lsl sl, ip, #4 │ │ │ │ │ - add r3, r9, ip, lsl #4 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ │ + lsl sl, r1, #4 │ │ │ │ │ + add r3, r9, sl │ │ │ │ │ ldrd r4, [r9, sl] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #304] @ 0x130 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, ip, ip, lsl #1 │ │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ │ add ip, ip, ip, lsl #2 │ │ │ │ │ + add r1, r1, r1, lsl #1 │ │ │ │ │ lsl r4, ip, #3 │ │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ │ lsl r5, r1, #5 │ │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r6, [r9, r5] │ │ │ │ │ ldrd r8, [r9, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - str ip, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -112,125 +117,125 @@ │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ add r3, r2, sl │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r6, [r2, r5] │ │ │ │ │ ldrd r8, [r2, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ lsl sl, lr, #5 │ │ │ │ │ - add r3, r9, lr, lsl #5 │ │ │ │ │ + add r3, r9, sl │ │ │ │ │ ldrd r4, [r9, sl] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r5, ip, #4 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + lsl r5, ip, #4 │ │ │ │ │ lsl r4, r1, #3 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ ldrd r8, [r9, r4] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ @@ -241,138 +246,138 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ add r3, r2, sl │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r6, [r2, r5] │ │ │ │ │ ldrd r8, [r2, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #12] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ lsl r4, r1, #4 │ │ │ │ │ - add r3, sl, r1, lsl #4 │ │ │ │ │ + add r3, sl, r4 │ │ │ │ │ ldrd r6, [sl, r4] │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #304] @ 0x130 │ │ │ │ │ - lsl r5, ip, #6 │ │ │ │ │ - ldrd r6, [sl, r5] │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ │ + lsl r5, r1, #6 │ │ │ │ │ + ldrd r6, [sl, r5] │ │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - ldrd r8, [sl, r1] │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r8, [sl, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ @@ -380,97 +385,97 @@ │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ add r3, r2, r4 │ │ │ │ │ ldrd r6, [r2, r4] │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r6, [r3, r5] │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [r3, r5] │ │ │ │ │ + ldrd r8, [r3, r2] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - ldrd r8, [r3, r1] │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #308] @ 0x134 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ lsl fp, r2, #3 │ │ │ │ │ - rsb r4, r2, r2, lsl #3 │ │ │ │ │ + sub r4, fp, r2 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ @@ -511,68 +516,68 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1672] @ d88 │ │ │ │ │ - ldr r3, [pc, #1672] @ d8c │ │ │ │ │ + ldr r2, [pc, #1672] @ d9c │ │ │ │ │ strd r0, [r9] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [pc, #1664] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1668] @ d98 │ │ │ │ │ - ldr r3, [pc, #1668] @ d9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r2, [pc, #1656] @ dac │ │ │ │ │ + ldr r3, [pc, #1656] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1616] @ d90 │ │ │ │ │ - ldr r3, [pc, #1616] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #1604] @ da4 │ │ │ │ │ + ldr r3, [pc, #1604] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1588] @ da0 │ │ │ │ │ - ldr r3, [pc, #1588] @ da4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1576] @ db4 │ │ │ │ │ + ldr r3, [pc, #1576] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1564] @ da8 │ │ │ │ │ - ldr r3, [pc, #1564] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1552] @ dbc │ │ │ │ │ + ldr r3, [pc, #1552] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1548] @ db0 │ │ │ │ │ - ldr r3, [pc, #1548] @ db4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1536] @ dc4 │ │ │ │ │ + ldr r3, [pc, #1536] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -581,90 +586,90 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #308] @ 0x134 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r2, r2, r2, lsl #2 │ │ │ │ │ lsl r5, r2, #3 │ │ │ │ │ str r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ ldr r1, [sp, #308] @ 0x134 │ │ │ │ │ mov r0, r8 │ │ │ │ │ add r4, fp, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldr r2, [pc, #1372] @ d88 │ │ │ │ │ - ldr r3, [pc, #1372] @ d8c │ │ │ │ │ + ldr r2, [pc, #1372] @ d9c │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [pc, #1364] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1368] @ d98 │ │ │ │ │ - ldr r3, [pc, #1368] @ d9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #1356] @ dac │ │ │ │ │ + ldr r3, [pc, #1356] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1316] @ d90 │ │ │ │ │ - ldr r3, [pc, #1316] @ d94 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #1304] @ da4 │ │ │ │ │ + ldr r3, [pc, #1304] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1288] @ da0 │ │ │ │ │ - ldr r3, [pc, #1288] @ da4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #1276] @ db4 │ │ │ │ │ + ldr r3, [pc, #1276] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1264] @ da8 │ │ │ │ │ - ldr r3, [pc, #1264] @ dac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #1252] @ dbc │ │ │ │ │ + ldr r3, [pc, #1252] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1248] @ db0 │ │ │ │ │ - ldr r3, [pc, #1248] @ db4 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #1248] @ dc4 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [pc, #1240] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -679,156 +684,154 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1120] @ d98 │ │ │ │ │ - ldr r3, [pc, #1120] @ d9c │ │ │ │ │ + ldr r2, [pc, #1120] @ dac │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [pc, #1112] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1084] @ d88 │ │ │ │ │ - ldr r3, [pc, #1084] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #1072] @ d9c │ │ │ │ │ + ldr r3, [pc, #1072] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1048] @ d90 │ │ │ │ │ - ldr r3, [pc, #1048] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r2, [pc, #1036] @ da4 │ │ │ │ │ + ldr r3, [pc, #1036] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1020] @ da0 │ │ │ │ │ - ldr r3, [pc, #1020] @ da4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1008] @ db4 │ │ │ │ │ + ldr r3, [pc, #1008] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #996] @ da8 │ │ │ │ │ - ldr r3, [pc, #996] @ dac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #984] @ dbc │ │ │ │ │ + ldr r3, [pc, #984] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #980] @ db0 │ │ │ │ │ - ldr r3, [pc, #980] @ db4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #968] @ dc4 │ │ │ │ │ + ldr r3, [pc, #968] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #308] @ 0x134 │ │ │ │ │ ldr lr, [sp, #308] @ 0x134 │ │ │ │ │ - add ip, ip, ip, lsl #1 │ │ │ │ │ + mov ip, #104 @ 0x68 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add sl, lr, ip, lsl #2 │ │ │ │ │ - str ip, [sp, #144] @ 0x90 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mul lr, ip, lr │ │ │ │ │ + mov sl, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #820] @ d98 │ │ │ │ │ - ldr r3, [pc, #820] @ d9c │ │ │ │ │ + ldr r2, [pc, #828] @ dac │ │ │ │ │ strd r0, [r9, fp] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [pc, #820] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #784] @ d88 │ │ │ │ │ - ldr r3, [pc, #784] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #780] @ d9c │ │ │ │ │ + ldr r3, [pc, #780] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #748] @ d90 │ │ │ │ │ - ldr r3, [pc, #748] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #744] @ da4 │ │ │ │ │ + ldr r3, [pc, #744] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #720] @ da0 │ │ │ │ │ - ldr r3, [pc, #720] @ da4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #716] @ db4 │ │ │ │ │ + ldr r3, [pc, #716] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #696] @ da8 │ │ │ │ │ - ldr r3, [pc, #696] @ dac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #692] @ dbc │ │ │ │ │ + ldr r3, [pc, #692] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #680] @ db0 │ │ │ │ │ - ldr r3, [pc, #680] @ db4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #676] @ dc4 │ │ │ │ │ + ldr r3, [pc, #676] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -851,168 +854,170 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #528] @ d90 │ │ │ │ │ - ldr r3, [pc, #528] @ d94 │ │ │ │ │ + ldr r2, [pc, #536] @ da4 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [pc, #528] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #500] @ d88 │ │ │ │ │ - ldr r3, [pc, #500] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r2, [pc, #496] @ d9c │ │ │ │ │ + ldr r3, [pc, #496] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #472] @ d98 │ │ │ │ │ - ldr r3, [pc, #472] @ d9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #468] @ dac │ │ │ │ │ + ldr r3, [pc, #468] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #436] @ da0 │ │ │ │ │ - ldr r3, [pc, #436] @ da4 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #432] @ db4 │ │ │ │ │ + ldr r3, [pc, #432] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #420] @ db0 │ │ │ │ │ - ldr r3, [pc, #420] @ db4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #416] @ dc4 │ │ │ │ │ + ldr r3, [pc, #416] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #388] @ da8 │ │ │ │ │ - ldr r3, [pc, #388] @ dac │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #384] @ dbc │ │ │ │ │ + ldr r3, [pc, #384] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r4, [sp, #308] @ 0x134 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - add r4, r4, lr, lsl #1 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + ldr lr, [sp, #308] @ 0x134 │ │ │ │ │ + mov ip, #88 @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mul lr, ip, lr │ │ │ │ │ + mov r8, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - lsl r5, ip, #3 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #308] @ 0x134 │ │ │ │ │ + add r1, r1, r1, lsl #1 │ │ │ │ │ + lsl r9, r1, #3 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #228] @ d90 │ │ │ │ │ - ldr r3, [pc, #228] @ d94 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #228] @ da4 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [pc, #220] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #200] @ d88 │ │ │ │ │ - ldr r3, [pc, #200] @ d8c │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #188] @ d9c │ │ │ │ │ + ldr r3, [pc, #188] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #172] @ d98 │ │ │ │ │ - ldr r3, [pc, #172] @ d9c │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #160] @ dac │ │ │ │ │ + ldr r3, [pc, #160] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #136] @ da0 │ │ │ │ │ - ldr r3, [pc, #136] @ da4 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #124] @ db4 │ │ │ │ │ + ldr r3, [pc, #124] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #120] @ db0 │ │ │ │ │ - ldr r3, [pc, #120] @ db4 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #108] @ dc4 │ │ │ │ │ + ldr r3, [pc, #108] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #88] @ da8 │ │ │ │ │ - ldr r3, [pc, #88] @ dac │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #76] @ dbc │ │ │ │ │ + ldr r3, [pc, #76] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - b db8 │ │ │ │ │ - .word 0x00000d5c │ │ │ │ │ + b dcc │ │ │ │ │ + .word 0x00000d58 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x0558e969 │ │ │ │ │ .word 0x3fef329c │ │ │ │ │ .word 0x4d71abc1 │ │ │ │ │ .word 0x3fdbc4c0 │ │ │ │ │ @@ -1020,174 +1025,174 @@ │ │ │ │ │ .word 0x3fe904c3 │ │ │ │ │ .word 0xe28bedd1 │ │ │ │ │ .word 0x3fe3f3a0 │ │ │ │ │ .word 0xa9cb5c71 │ │ │ │ │ .word 0x3fecd4bc │ │ │ │ │ .word 0xe3024582 │ │ │ │ │ .word 0x3fcc7b90 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov fp, r8 │ │ │ │ │ - strd r0, [r8, r5] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [r6, r9] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-112] @ d98 │ │ │ │ │ - ldr r3, [pc, #-112] @ d9c │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #-108] @ dac │ │ │ │ │ + mov fp, r6 │ │ │ │ │ + strd r0, [r6, r8] │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [pc, #-120] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-140] @ d90 │ │ │ │ │ - ldr r3, [pc, #-140] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #-152] @ da4 │ │ │ │ │ + ldr r3, [pc, #-152] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-192] @ d88 │ │ │ │ │ - ldr r3, [pc, #-192] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-204] @ d9c │ │ │ │ │ + ldr r3, [pc, #-204] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-212] @ da0 │ │ │ │ │ - ldr r3, [pc, #-212] @ da4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-224] @ db4 │ │ │ │ │ + ldr r3, [pc, #-224] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-236] @ da8 │ │ │ │ │ - ldr r3, [pc, #-236] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #-248] @ dbc │ │ │ │ │ + ldr r3, [pc, #-248] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-252] @ db0 │ │ │ │ │ - ldr r3, [pc, #-252] @ db4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-264] @ dc4 │ │ │ │ │ + ldr r3, [pc, #-264] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - lsl r9, ip, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + lsl r9, r2, #4 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr lr, [sp, #308] @ 0x134 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ - ldr r1, [sp, #308] @ 0x134 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - lsl r8, r1, #6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r8, lr, #6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-400] @ d98 │ │ │ │ │ - ldr r3, [pc, #-400] @ d9c │ │ │ │ │ + ldr r2, [pc, #-400] @ dac │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #-408] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-428] @ d90 │ │ │ │ │ - ldr r3, [pc, #-428] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #-440] @ da4 │ │ │ │ │ + ldr r3, [pc, #-440] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-480] @ d88 │ │ │ │ │ - ldr r3, [pc, #-480] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-492] @ d9c │ │ │ │ │ + ldr r3, [pc, #-492] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-500] @ da0 │ │ │ │ │ - ldr r3, [pc, #-500] @ da4 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-512] @ db4 │ │ │ │ │ + ldr r3, [pc, #-512] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-524] @ da8 │ │ │ │ │ - ldr r3, [pc, #-524] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-536] @ dbc │ │ │ │ │ + ldr r3, [pc, #-536] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-540] @ db0 │ │ │ │ │ - ldr r3, [pc, #-540] @ db4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-552] @ dc4 │ │ │ │ │ + ldr r3, [pc, #-552] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1208,154 +1213,154 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-684] @ d90 │ │ │ │ │ - ldr r3, [pc, #-684] @ d94 │ │ │ │ │ + ldr r2, [pc, #-684] @ da4 │ │ │ │ │ strd r0, [r7, r8] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [pc, #-692] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-696] @ d98 │ │ │ │ │ - ldr r3, [pc, #-696] @ d9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-708] @ dac │ │ │ │ │ + ldr r3, [pc, #-708] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-756] @ d88 │ │ │ │ │ - ldr r3, [pc, #-756] @ d8c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #-768] @ d9c │ │ │ │ │ + ldr r3, [pc, #-768] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-776] @ da0 │ │ │ │ │ - ldr r3, [pc, #-776] @ da4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-788] @ db4 │ │ │ │ │ + ldr r3, [pc, #-788] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-792] @ db0 │ │ │ │ │ - ldr r3, [pc, #-792] @ db4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #-804] @ dc4 │ │ │ │ │ + ldr r3, [pc, #-804] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-824] @ da8 │ │ │ │ │ - ldr r3, [pc, #-824] @ dac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-836] @ dbc │ │ │ │ │ + ldr r3, [pc, #-836] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr lr, [sp, #308] @ 0x134 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldr r4, [sp, #308] @ 0x134 │ │ │ │ │ - lsl r5, r4, #5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl r5, lr, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - lsl r4, lr, #4 │ │ │ │ │ + ldr ip, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r4, ip, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-976] @ d90 │ │ │ │ │ - ldr r3, [pc, #-976] @ d94 │ │ │ │ │ + ldr r2, [pc, #-976] @ da4 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #-984] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-988] @ d98 │ │ │ │ │ - ldr r3, [pc, #-988] @ d9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-1000] @ dac │ │ │ │ │ + ldr r3, [pc, #-1000] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1048] @ d88 │ │ │ │ │ - ldr r3, [pc, #-1048] @ d8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #-1060] @ d9c │ │ │ │ │ + ldr r3, [pc, #-1060] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1068] @ da0 │ │ │ │ │ - ldr r3, [pc, #-1068] @ da4 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-1080] @ db4 │ │ │ │ │ + ldr r3, [pc, #-1080] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1084] @ db0 │ │ │ │ │ - ldr r3, [pc, #-1084] @ db4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-1096] @ dc4 │ │ │ │ │ + ldr r3, [pc, #-1096] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1116] @ da8 │ │ │ │ │ - ldr r3, [pc, #-1116] @ dac │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1128] @ dbc │ │ │ │ │ + ldr r3, [pc, #-1128] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1376,156 +1381,156 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r8, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1260] @ d88 │ │ │ │ │ - ldr r3, [pc, #-1260] @ d8c │ │ │ │ │ + ldr r2, [pc, #-1260] @ d9c │ │ │ │ │ strd r0, [r8, r4] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [pc, #-1268] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1272] @ d90 │ │ │ │ │ - ldr r3, [pc, #-1272] @ d94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-1284] @ da4 │ │ │ │ │ + ldr r3, [pc, #-1284] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1308] @ d98 │ │ │ │ │ - ldr r3, [pc, #-1308] @ d9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #-1320] @ dac │ │ │ │ │ + ldr r3, [pc, #-1320] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1344] @ da0 │ │ │ │ │ - ldr r3, [pc, #-1344] @ da4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #-1356] @ db4 │ │ │ │ │ + ldr r3, [pc, #-1356] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1368] @ da8 │ │ │ │ │ - ldr r3, [pc, #-1368] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1380] @ dbc │ │ │ │ │ + ldr r3, [pc, #-1380] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1384] @ db0 │ │ │ │ │ - ldr r3, [pc, #-1384] @ db4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1396] @ dc4 │ │ │ │ │ + ldr r3, [pc, #-1396] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #308] @ 0x134 │ │ │ │ │ + ldr ip, [sp, #308] @ 0x134 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - lsl r5, r1, #4 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r5, ip, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r4, ip, #5 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + lsl r4, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1560] @ d88 │ │ │ │ │ - ldr r3, [pc, #-1560] @ d8c │ │ │ │ │ + ldr r2, [pc, #-1560] @ d9c │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #-1568] @ da0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1572] @ d90 │ │ │ │ │ - ldr r3, [pc, #-1572] @ d94 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-1584] @ da4 │ │ │ │ │ + ldr r3, [pc, #-1584] @ da8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1608] @ d98 │ │ │ │ │ - ldr r3, [pc, #-1608] @ d9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #-1620] @ dac │ │ │ │ │ + ldr r3, [pc, #-1620] @ db0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1644] @ da0 │ │ │ │ │ - ldr r3, [pc, #-1644] @ da4 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-1656] @ db4 │ │ │ │ │ + ldr r3, [pc, #-1656] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1668] @ da8 │ │ │ │ │ - ldr r3, [pc, #-1668] @ dac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-1680] @ dbc │ │ │ │ │ + ldr r3, [pc, #-1680] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1684] @ db0 │ │ │ │ │ - ldr r3, [pc, #-1684] @ db4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldr r2, [pc, #-1688] @ dc4 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #-1696] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1547,45 +1552,50 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r8, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #12] │ │ │ │ │ strd r0, [r8, r5] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ ldr r1, [sp, #252] @ 0xfc │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ add r0, sl, r1 │ │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ add r2, r8, r3 │ │ │ │ │ add r3, fp, r3 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #260] @ 0x104 │ │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #260] @ 0x104 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #304] @ 0x130 │ │ │ │ │ ldr r3, [sp, #308] @ 0x134 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #308] @ 0x134 │ │ │ │ │ ldr r3, [sp, #312] @ 0x138 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #312] @ 0x138 │ │ │ │ │ - bne 5c │ │ │ │ │ + bne 6c │ │ │ │ │ add sp, sp, #268 @ 0x10c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00001518 : │ │ │ │ │ +00001540 : │ │ │ │ │ fftw_codelet_n1_14(): │ │ │ │ │ - ldr r2, [pc, #12] @ 152c │ │ │ │ │ - ldr r1, [pc, #12] @ 1530 │ │ │ │ │ + ldr r2, [pc, #12] @ 1554 │ │ │ │ │ + ldr r1, [pc, #12] @ 1558 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffead4 │ │ │ │ │ + .word 0xffffeaac │ │ │ ├── n1_15.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 8048 (bytes into file) │ │ │ │ │ + Start of section headers: 8076 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1f70: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1f8c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0015b4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001830 0006c0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0015e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0015e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0015e8 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0015ee 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 001ef0 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 00162e 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00162e 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 00165c 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 00178c 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 001f00 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0015d0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00184c 0006c0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001604 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001604 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001604 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 00160a 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001f0c 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 00164a 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00164a 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001678 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0017a8 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001f1c 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 5528 FUNC LOCAL DEFAULT 1 n1_15 │ │ │ │ │ - 3: 00000cf8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000d28 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000015ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 5556 FUNC LOCAL DEFAULT 1 n1_15 │ │ │ │ │ + 3: 00000d00 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000d30 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000015c8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00001598 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_15 │ │ │ │ │ + 16: 000015b4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_15 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,224 +1,224 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1830 contains 216 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x184c contains 216 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000009c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000010c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000128 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000013c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000150 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000164 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000178 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000190 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000238 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000250 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000260 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000278 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000284 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000033c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000354 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000364 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000037c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000388 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000100 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000138 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000014c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000160 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000174 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000188 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000200 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000248 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000260 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000270 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000288 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000294 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000030c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000350 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000368 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000378 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000390 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000039c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000003f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000408 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000041c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000042c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000440 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000454 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000468 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000047c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000490 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000504 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000534 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000548 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000410 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000420 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000434 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000444 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000458 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000046c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000480 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000508 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000051c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000530 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000560 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000584 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000578 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000059c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000600 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000060c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000658 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000664 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000678 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000688 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000700 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000070c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000738 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000754 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000760 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000778 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000078c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000800 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000828 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000083c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000854 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000086c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000880 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000898 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000618 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000624 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000658 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000670 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000067c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000690 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000708 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000720 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000072c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000075c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000778 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000784 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000079c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000808 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000081c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000830 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000850 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000864 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000087c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000894 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000910 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000920 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000934 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000958 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000097c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000988 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000948 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000095c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000980 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a10 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000a2c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a40 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a48 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a5c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000a78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a8c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aa0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b1c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b70 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bbc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bf4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c0c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c28 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c74 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ccc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cf8 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000cfc 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000d34 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d60 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dc4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ddc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dfc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e14 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e4c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e60 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e7c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e98 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ed8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ee8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000efc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f24 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f3c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fa0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fc4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fdc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ffc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001018 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001034 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001050 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001064 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000107c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001098 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ac0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b04 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b34 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b50 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b64 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c18 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c64 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c80 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c9c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cd8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d00 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000d04 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000d40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dd0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000de8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000df8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e0c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e24 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e40 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e70 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e88 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000eb8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ee0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f0c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f38 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f50 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fe8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ff8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001008 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001024 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001040 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001058 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001068 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001080 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000109c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000010c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000111c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001130 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001150 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001168 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001190 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000119c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001200 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000121c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001238 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000124c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001264 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001280 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001298 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001134 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001154 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000116c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001198 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001208 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001224 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001240 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001254 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000126c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001288 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000129c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000012b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000012ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001304 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001314 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001318 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001330 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001354 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001378 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001384 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000139c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000013c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001404 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001420 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001434 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000144c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001468 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000147c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001490 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000150c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001524 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015a8 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -000015ac 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000141c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000142c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001444 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001460 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001474 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001488 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001510 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000152c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015c4 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +000015c8 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1ef0 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1f0c contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,103 +1,107 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_15(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #380 @ 0x17c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #388 @ 0x184 │ │ │ │ │ mov lr, r3 │ │ │ │ │ - ldr r3, [pc, #3292] @ cf8 │ │ │ │ │ + ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ │ + str r1, [sp] │ │ │ │ │ + ldr r3, [pc, #3280] @ d00 │ │ │ │ │ + str r0, [sp, #8] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - ble 1590 │ │ │ │ │ - ldr r2, [sp, #428] @ 0x1ac │ │ │ │ │ + ble 1598 │ │ │ │ │ + ldr r2, [sp, #436] @ 0x1b4 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ │ - ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ │ + str r2, [sp, #372] @ 0x174 │ │ │ │ │ + ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #368] @ 0x170 │ │ │ │ │ - ldr r2, [pc, #3248] @ cfc │ │ │ │ │ + str r2, [sp, #376] @ 0x178 │ │ │ │ │ + ldr r2, [pc, #3240] @ d04 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ str ip, [sp, #4] │ │ │ │ │ + str lr, [sp, #368] @ 0x170 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - str r3, [sp, #372] @ 0x174 │ │ │ │ │ - str lr, [sp, #360] @ 0x168 │ │ │ │ │ + str r3, [sp, #380] @ 0x17c │ │ │ │ │ ldr sl, [sp] │ │ │ │ │ ldr r5, [sp, #8] │ │ │ │ │ ldrd r2, [sl] │ │ │ │ │ ldrd r6, [r5] │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ strd r6, [sp, #24] │ │ │ │ │ - add r3, r3, r3, lsl #2 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - add r3, r5, r3, lsl #3 │ │ │ │ │ + add r4, r3, r3, lsl #2 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + add r3, r5, r4 │ │ │ │ │ ldrd r8, [r5, r4] │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3136] @ d00 │ │ │ │ │ - ldr r3, [pc, #3136] @ d04 │ │ │ │ │ + ldr r2, [pc, #3128] @ d08 │ │ │ │ │ + ldr r3, [pc, #3128] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sl, r4 │ │ │ │ │ ldrd r6, [sl, r4] │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3088] @ d00 │ │ │ │ │ - ldr r3, [pc, #3088] @ d04 │ │ │ │ │ + ldr r2, [pc, #3080] @ d08 │ │ │ │ │ + ldr r3, [pc, #3080] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #24] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd r6, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #3008] @ d08 │ │ │ │ │ + ldr r3, [pc, #3000] @ d10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -114,15 +118,15 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2924] @ d08 │ │ │ │ │ + ldr r3, [pc, #2916] @ d10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -142,161 +146,163 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r5 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ - add sl, r3, r3, lsl #1 │ │ │ │ │ - add r3, r5, sl, lsl #4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + add fp, r3, r3, lsl #1 │ │ │ │ │ + lsl sl, fp, #4 │ │ │ │ │ + add r3, r5, sl │ │ │ │ │ + ldrd r6, [r5, sl] │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ - lsl fp, sl, #4 │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldrd r6, [r5, fp] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ strd r6, [sp, #16] │ │ │ │ │ - ldrd r6, [r2, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r3, [pc, #2744] @ d08 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2732] @ d10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2684] @ d00 │ │ │ │ │ - ldr r3, [pc, #2684] @ d04 │ │ │ │ │ + ldr r2, [pc, #2676] @ d08 │ │ │ │ │ + ldr r3, [pc, #2676] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, fp] │ │ │ │ │ - add r3, r1, fp │ │ │ │ │ + ldrd r8, [ip, sl] │ │ │ │ │ + add r3, ip, sl │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ strd r8, [sp, #24] │ │ │ │ │ - ldrd r8, [r1, r5] │ │ │ │ │ + ldrd r8, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2600] @ d00 │ │ │ │ │ - ldr r3, [pc, #2600] @ d04 │ │ │ │ │ + ldr r2, [pc, #2592] @ d08 │ │ │ │ │ + ldr r3, [pc, #2592] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2596] @ d08 │ │ │ │ │ + ldr r3, [pc, #2588] @ d10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r5, r5, ip │ │ │ │ │ - lsl fp, r5, #3 │ │ │ │ │ - ldrd r6, [r3, fp] │ │ │ │ │ - add r5, r3, r5, lsl #3 │ │ │ │ │ - ldrd r8, [r5, r4] │ │ │ │ │ - lsl r5, ip, #5 │ │ │ │ │ - strd r6, [sp, #32] │ │ │ │ │ - ldrd r6, [r3, r5] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + add r5, r5, r3 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + add r3, r1, r5 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ + strd r6, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + lsl sl, r3, #5 │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r3, [pc, #2484] @ d08 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2468] @ d10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2424] @ d00 │ │ │ │ │ - ldr r3, [pc, #2424] @ d04 │ │ │ │ │ + ldr r2, [pc, #2412] @ d08 │ │ │ │ │ + ldr r3, [pc, #2412] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, fp] │ │ │ │ │ - add r3, r1, fp │ │ │ │ │ + ldrd r8, [ip, r5] │ │ │ │ │ + add r3, ip, r5 │ │ │ │ │ + lsl r5, fp, #3 │ │ │ │ │ + lsl fp, fp, #5 │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ strd r8, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r8, [r1, r5] │ │ │ │ │ + ldrd r8, [ip, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r5, sl, #3 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2336] @ d00 │ │ │ │ │ - ldr r3, [pc, #2336] @ d04 │ │ │ │ │ + ldr r2, [pc, #2320] @ d08 │ │ │ │ │ + ldr r3, [pc, #2320] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2332] @ d08 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2300] @ d10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -315,16 +321,16 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ strd r2, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -333,16 +339,16 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ strd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -368,16 +374,16 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ strd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -388,241 +394,245 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ strd r6, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + strd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r8, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, fp, sl, lsl #3 │ │ │ │ │ + ldrd r6, [sl, r5] │ │ │ │ │ + add r3, sl, r5 │ │ │ │ │ add r2, r3, r4 │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ ldrd r6, [r2, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl sl, sl, #5 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #256 @ 0x100 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r3, [pc, #1840] @ d08 │ │ │ │ │ + strd r2, [ip] │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1820] @ d10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1780] @ d00 │ │ │ │ │ - ldr r3, [pc, #1780] @ d04 │ │ │ │ │ + ldr r2, [pc, #1764] @ d08 │ │ │ │ │ + ldr r3, [pc, #1764] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, r5] │ │ │ │ │ - add r3, r1, r5 │ │ │ │ │ + ldrd r8, [ip, r5] │ │ │ │ │ + add r3, ip, r5 │ │ │ │ │ add r2, r3, r4 │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ strd r8, [sp, #24] │ │ │ │ │ ldrd r8, [r2, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1692] @ d00 │ │ │ │ │ - ldr r3, [pc, #1692] @ d04 │ │ │ │ │ + ldr r2, [pc, #1676] @ d08 │ │ │ │ │ + ldr r3, [pc, #1676] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1688] @ d08 │ │ │ │ │ + ldr r3, [pc, #1672] @ d10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldrd r6, [fp, sl] │ │ │ │ │ - lsl r5, r3, #4 │ │ │ │ │ - add r3, fp, r3, lsl #4 │ │ │ │ │ - ldrd r8, [fp, r5] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r3, sl │ │ │ │ │ + ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ │ + ldrd r6, [sl, fp] │ │ │ │ │ + lsl sl, r1, #4 │ │ │ │ │ + mov r1, r3 │ │ │ │ │ + add r3, r3, sl │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ strd r6, [sp, #32] │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #1584] @ d08 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1556] @ d10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1524] @ d00 │ │ │ │ │ - ldr r3, [pc, #1524] @ d04 │ │ │ │ │ + ldr r2, [pc, #1500] @ d08 │ │ │ │ │ + ldr r3, [pc, #1500] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r3, r1, r5 │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ + add r3, ip, sl │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ - ldrd sl, [sl, r1] │ │ │ │ │ + strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1440] @ d00 │ │ │ │ │ - ldr r3, [pc, #1440] @ d04 │ │ │ │ │ + ldr r2, [pc, #1412] @ d08 │ │ │ │ │ + ldr r3, [pc, #1412] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1436] @ d08 │ │ │ │ │ + ldr r3, [pc, #1408] @ d10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #248] @ 0xf8 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ @@ -637,360 +647,353 @@ │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - strd sl, [r3] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + strd r2, [r1] │ │ │ │ │ + ldrd r2, [r1] │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r8, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r8, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - ldrd r8, [sp, #32] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + ldrd r4, [r3] │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #900] @ d0c │ │ │ │ │ - ldr r3, [pc, #900] @ d10 │ │ │ │ │ + ldr r2, [pc, #872] @ d14 │ │ │ │ │ + ldr r3, [pc, #872] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ - ldr r3, [pc, #860] @ d14 │ │ │ │ │ + ldr r3, [pc, #844] @ d1c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #792] @ d18 │ │ │ │ │ - ldr r3, [pc, #792] @ d1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #764] @ d20 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #756] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #772] @ d20 │ │ │ │ │ - ldr r3, [pc, #772] @ d24 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #744] @ d28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #736] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #716] @ d18 │ │ │ │ │ - ldr r3, [pc, #716] @ d1c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #688] @ d20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #680] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #696] @ d20 │ │ │ │ │ - ldr r3, [pc, #696] @ d24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #668] @ d28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #660] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldr ip, [sp, #420] @ 0x1a4 │ │ │ │ │ - add r3, lr, lr, lsl #3 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ - lsl ip, ip, #3 │ │ │ │ │ + ldr lr, [sp, #428] @ 0x1ac │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str ip, [sp, #32] │ │ │ │ │ - str lr, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + add r3, lr, r3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ + mov sl, r3 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - add ip, ip, ip, lsl #1 │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - lsl ip, ip, #4 │ │ │ │ │ - str ip, [sp, #24] │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str sl, [sp, #32] │ │ │ │ │ + add sl, r3, r3, lsl #1 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + lsl lr, sl, #4 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ │ + lsl lr, sl, #4 │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [r7, ip] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [fp, lr] │ │ │ │ │ + lsl fp, sl, #5 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ - lsl fp, sl, #5 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #360] @ d0c │ │ │ │ │ - ldr r3, [pc, #360] @ d10 │ │ │ │ │ + ldr r2, [pc, #356] @ d14 │ │ │ │ │ + ldr r3, [pc, #356] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r3, [pc, #320] @ d14 │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #312] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #256] @ d18 │ │ │ │ │ - ldr r3, [pc, #256] @ d1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #244] @ d20 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #236] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #236] @ d20 │ │ │ │ │ - ldr r3, [pc, #236] @ d24 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #224] @ d28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #216] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #180] @ d18 │ │ │ │ │ - ldr r3, [pc, #180] @ d1c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #168] @ d20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #160] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #160] @ d20 │ │ │ │ │ - ldr r3, [pc, #160] @ d24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #148] @ d28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #140] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - b d28 │ │ │ │ │ - .word 0x00000cd4 │ │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ │ + b d30 │ │ │ │ │ + .word 0x00000cc4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r7, [sp, #360] @ 0x168 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [r7, lr] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r7, [sp, #368] @ 0x170 │ │ │ │ │ + strd r0, [r7, r5] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1001,330 +1004,329 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-160] @ d0c │ │ │ │ │ - ldr r3, [pc, #-160] @ d10 │ │ │ │ │ + ldr r2, [pc, #-164] @ d14 │ │ │ │ │ + ldr r3, [pc, #-164] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r3, [pc, #-200] @ d14 │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-208] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-264] @ d18 │ │ │ │ │ - ldr r3, [pc, #-264] @ d1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-280] @ d20 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-288] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-284] @ d20 │ │ │ │ │ - ldr r3, [pc, #-284] @ d24 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-300] @ d28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-308] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-340] @ d18 │ │ │ │ │ - ldr r3, [pc, #-340] @ d1c │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-348] @ d20 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-360] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-360] @ d20 │ │ │ │ │ - ldr r3, [pc, #-360] @ d24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-372] @ d28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-380] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - add lr, r9, r9, lsl #2 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - lsl r7, lr, #3 │ │ │ │ │ - add r6, r9, lr, lsl #3 │ │ │ │ │ - str lr, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r9, [sp, #428] @ 0x1ac │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + add r9, r9, r9, lsl #2 │ │ │ │ │ + lsl r8, r9, #3 │ │ │ │ │ + str r9, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + strd r0, [r7, r8] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r9, r7, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r6, r3] │ │ │ │ │ - ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r9, r3] │ │ │ │ │ + mov r9, #88 @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add r6, r3, lr, lsl #1 │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mul r3, r9, r3 │ │ │ │ │ + mov r9, r3 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r7, r9] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - lsl r6, r3, #4 │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + lsl sl, r3, #4 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - lsl r8, r3, #6 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + lsl r6, r3, #6 │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-672] @ d0c │ │ │ │ │ - ldr r3, [pc, #-672] @ d10 │ │ │ │ │ + ldr r2, [pc, #-676] @ d14 │ │ │ │ │ + ldr r3, [pc, #-676] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r3, [pc, #-712] @ d14 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-720] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-780] @ d18 │ │ │ │ │ - ldr r3, [pc, #-780] @ d1c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r2, [pc, #-792] @ d20 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-800] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-800] @ d20 │ │ │ │ │ - ldr r3, [pc, #-800] @ d24 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-804] @ d28 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-816] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-856] @ d18 │ │ │ │ │ - ldr r3, [pc, #-856] @ d1c │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-852] @ d20 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-864] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-872] @ d20 │ │ │ │ │ - ldr r3, [pc, #-872] @ d24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r2, [pc, #-876] @ d28 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-884] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldr fp, [sp, #360] @ 0x168 │ │ │ │ │ - add sl, fp, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr fp, [sp, #368] @ 0x170 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + add r4, fp, r8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + strd r0, [r4, lr] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ + sub r4, r5, r3 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add r8, fp, r6 │ │ │ │ │ - mov r9, fp │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldr r1, [sp, #420] @ 0x1a4 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - sub r7, r7, r1 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl sl, r7, #4 │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + add r5, fp, sl │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + strd r0, [r5, lr] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1168] @ d0c │ │ │ │ │ - ldr r3, [pc, #-1168] @ d10 │ │ │ │ │ + ldr r2, [pc, #-1168] @ d14 │ │ │ │ │ + ldr r3, [pc, #-1168] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #-1208] @ d14 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1212] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1335,281 +1337,286 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1268] @ d18 │ │ │ │ │ - ldr r3, [pc, #-1268] @ d1c │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1276] @ d20 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1284] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1288] @ d20 │ │ │ │ │ - ldr r3, [pc, #-1288] @ d24 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr r2, [pc, #-1296] @ d28 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1304] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1344] @ d18 │ │ │ │ │ - ldr r3, [pc, #-1344] @ d1c │ │ │ │ │ + ldr r2, [pc, #-1344] @ d20 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1356] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1360] @ d20 │ │ │ │ │ - ldr r3, [pc, #-1360] @ d24 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1368] @ d28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1376] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - lsl fp, r7, #3 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - lsl r5, lr, #4 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #360] @ 0x168 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ │ - add r7, sl, r7, lsl #3 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + lsl sl, sl, #4 │ │ │ │ │ + ldr fp, [sp, #368] @ 0x170 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + add r5, fp, r4 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + strd r0, [r5, lr] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ - mov r7, sl │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr lr, [sp, #420] @ 0x1a4 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #428] @ 0x1ac │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - lsl sl, lr, #5 │ │ │ │ │ + lsl r5, lr, #5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r4, [sp, #240] @ 0xf0 │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r6, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1656] @ d0c │ │ │ │ │ - ldr r3, [pc, #-1656] @ d10 │ │ │ │ │ + ldr r2, [pc, #-1648] @ d14 │ │ │ │ │ + ldr r3, [pc, #-1648] @ d18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #-1696] @ d14 │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1692] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1756] @ d18 │ │ │ │ │ - ldr r3, [pc, #-1756] @ d1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr r2, [pc, #-1756] @ d20 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1764] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1776] @ d20 │ │ │ │ │ - ldr r3, [pc, #-1776] @ d24 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1768] @ d28 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1780] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1832] @ d18 │ │ │ │ │ - ldr r3, [pc, #-1832] @ d1c │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-1816] @ d20 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1828] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1848] @ d20 │ │ │ │ │ - ldr r3, [pc, #-1848] @ d24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr r2, [pc, #-1840] @ d28 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1848] @ d2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r8, lr, r3, lsl #2 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - strd r0, [r9, fp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov r2, #104 @ 0x68 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + ldr r4, [sp, #428] @ 0x1ac │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mul r4, r2, r4 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + mov r3, fp │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #360] @ 0x168 │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ - ldr r0, [sp, #364] @ 0x16c │ │ │ │ │ - add r2, r2, r0 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #372] @ 0x174 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + add r1, r1, r2 │ │ │ │ │ + add r2, ip, r2 │ │ │ │ │ str r2, [sp] │ │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ │ - add ip, fp, r0 │ │ │ │ │ - add r3, r9, r2 │ │ │ │ │ + ldr r2, [sp, #376] @ 0x178 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + add r3, r4, r2 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - add r3, r7, r2 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldr r2, [sp, #372] @ 0x174 │ │ │ │ │ + ldr fp, [sp, #368] @ 0x170 │ │ │ │ │ + add r3, fp, r2 │ │ │ │ │ + ldr r2, [sp, #380] @ 0x17c │ │ │ │ │ + str r3, [sp, #368] @ 0x170 │ │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ │ + str r3, [sp, #424] @ 0x1a8 │ │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ │ + str r3, [sp, #428] @ 0x1ac │ │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r3, [sp, #424] @ 0x1a8 │ │ │ │ │ - bne 5c │ │ │ │ │ - add sp, sp, #380 @ 0x17c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ │ + bne 6c │ │ │ │ │ + add sp, sp, #388 @ 0x184 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00001598 : │ │ │ │ │ +000015b4 : │ │ │ │ │ fftw_codelet_n1_15(): │ │ │ │ │ - ldr r2, [pc, #12] @ 15ac │ │ │ │ │ - ldr r1, [pc, #12] @ 15b0 │ │ │ │ │ + ldr r2, [pc, #12] @ 15c8 │ │ │ │ │ + ldr r1, [pc, #12] @ 15cc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffea54 │ │ │ │ │ + .word 0xffffea38 │ │ │ ├── n1_16.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6812 (bytes into file) │ │ │ │ │ + Start of section headers: 6836 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1a9c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1ab4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001240 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0014bc 000560 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001274 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001274 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001274 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 00127a 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 001a1c 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 0012ba 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0012ba 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 0012e8 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 001418 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 001a2c 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001258 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0014d4 000560 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00128c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00128c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00128c 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 001292 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001a34 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 0012d2 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0012d2 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001300 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001430 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001a44 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4644 FUNC LOCAL DEFAULT 1 n1_16 │ │ │ │ │ - 3: 00000cf8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000d18 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001238 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4668 FUNC LOCAL DEFAULT 1 n1_16 │ │ │ │ │ + 3: 00000d08 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000d28 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001250 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00001224 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_16 │ │ │ │ │ + 16: 0000123c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_16 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,180 +1,180 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x14bc contains 172 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x14d4 contains 172 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000078 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000090 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000110 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000134 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000150 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000016c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000180 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000019c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000208 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000220 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000026c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000030c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000334 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000034c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000360 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000037c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000404 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000042c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000444 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000046c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000488 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000508 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000051c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000538 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000548 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000560 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000578 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000600 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000628 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000674 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000068c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000700 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000718 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000730 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000074c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000764 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000774 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000788 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000798 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000800 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000814 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000830 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000084c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000864 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000878 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000910 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000928 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000938 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000958 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000096c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000988 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000994 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a0c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a30 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a5c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a6c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a7c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a90 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ab8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ad4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b14 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b38 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b54 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b7c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b88 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bd0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bdc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c00 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c18 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c2c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c58 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c70 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cc4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cdc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cf0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf8 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000cfc 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000d2c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d40 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d74 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d88 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dc0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dfc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e18 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e2c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e94 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eb0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ee8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f04 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f24 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f3c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fb8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fcc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fe8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001004 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001018 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001030 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001044 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001060 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001078 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000108c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001104 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000111c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001134 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000115c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000117c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000119c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001234 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00001238 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000088 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000108 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000120 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000144 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000160 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000017c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000190 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000218 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000230 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000290 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000304 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000031c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000344 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000035c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000370 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000038c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000404 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000414 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000043c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000047c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000494 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000514 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000528 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000544 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000554 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000056c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000584 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000610 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000638 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000650 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000680 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000698 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000070c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000724 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000073c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000758 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000770 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000780 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000794 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000820 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000083c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000858 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000870 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000884 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000091c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000934 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000944 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000954 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000964 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000978 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000994 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a18 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a3c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a88 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a9c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ab8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b18 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b44 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b88 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bb4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bcc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bdc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000be8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c08 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c20 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c4c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c9c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ccc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ce4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d08 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000d0c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000d34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d48 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d64 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d7c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d90 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dc8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e04 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e20 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e34 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e54 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e70 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e9c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eb8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ed8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f00 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f2c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f44 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f58 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f70 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f9c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fc0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ff0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000100c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001020 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001038 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000104c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001068 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001080 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001094 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000110c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001124 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000113c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001164 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001180 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000124c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00001250 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1a1c contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1a34 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,241 +1,245 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_16(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #300 @ 0x12c │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - ldr r0, [sp, #344] @ 0x158 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - ldr r1, [pc, #3292] @ cf8 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #292 @ 0x124 │ │ │ │ │ + str r0, [sp] │ │ │ │ │ + ldr r0, [sp, #336] @ 0x150 │ │ │ │ │ + str r1, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r1, [pc, #3292] @ d08 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - ble 121c │ │ │ │ │ - ldr r0, [sp, #348] @ 0x15c │ │ │ │ │ + ble 1220 │ │ │ │ │ + ldr r0, [sp, #340] @ 0x154 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ - str r0, [sp, #284] @ 0x11c │ │ │ │ │ - ldr r0, [sp, #352] @ 0x160 │ │ │ │ │ + str r0, [sp, #276] @ 0x114 │ │ │ │ │ + ldr r0, [sp, #344] @ 0x158 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ - str r0, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r0, [pc, #3256] @ cfc │ │ │ │ │ + str r0, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r0, [pc, #3256] @ d0c │ │ │ │ │ ldr r1, [r1, r0] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ - str r1, [sp, #292] @ 0x124 │ │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ + str r1, [sp, #284] @ 0x11c │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl sl, r3, #6 │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ ldrd r4, [fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ lsl r8, r3, #5 │ │ │ │ │ - add r3, r9, r3, lsl #5 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, fp, r8 │ │ │ │ │ ldrd r4, [fp, r8] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #32] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r4, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r4, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ lsl r4, r3, #4 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - rsb fp, r3, r3, lsl #4 │ │ │ │ │ - rsb r3, r3, r3, lsl #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + lsl r1, r3, #3 │ │ │ │ │ + sub fp, r4, r3 │ │ │ │ │ + sub r3, r1, r3 │ │ │ │ │ lsl fp, fp, #3 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [r9, fp] │ │ │ │ │ - str r8, [sp, #168] @ 0xa8 │ │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r6, [r2, fp] │ │ │ │ │ ldrd r8, [r2, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - add r5, ip, ip, lsl #1 │ │ │ │ │ - lsl fp, r5, #3 │ │ │ │ │ - add r3, r9, r5, lsl #3 │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr ip, [sp, #328] @ 0x148 │ │ │ │ │ + add fp, ip, ip, lsl #1 │ │ │ │ │ + lsl r5, fp, #3 │ │ │ │ │ + lsl fp, fp, #4 │ │ │ │ │ + add r3, r9, r5 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - add r3, r2, fp │ │ │ │ │ - ldrd r6, [r2, fp] │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + add r3, r2, r5 │ │ │ │ │ + ldrd r6, [r2, r5] │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -264,143 +268,142 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - add r3, fp, r4 │ │ │ │ │ - ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ add r3, r9, r4 │ │ │ │ │ ldrd r6, [r9, r4] │ │ │ │ │ ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r8, r5, #4 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r9, r1, #4 │ │ │ │ │ - ldrd r6, [fp, r9] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r8, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r3, r8, r4 │ │ │ │ │ + ldrd r4, [r4, r8] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [r3, fp] │ │ │ │ │ + lsl r9, r2, #4 │ │ │ │ │ ldrd r4, [r3, r9] │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r4, [r8, r9] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r8, fp] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ @@ -408,287 +411,287 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #168] @ 0xa8 │ │ │ │ │ - add r3, fp, r8 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - add r3, r9, r8 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + add r3, fp, r8 │ │ │ │ │ + ldrd r4, [fp, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ - add r3, r3, r3, lsl #2 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, fp, r3, lsl #3 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - str fp, [sp, #8] │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ + add r8, r3, r3, lsl #2 │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, r9, r8 │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ + add r3, fp, r8 │ │ │ │ │ + ldrd r6, [fp, r8] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r6, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ - lsl fp, r3, #6 │ │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + lsl fp, r3, #6 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sl] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3, fp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - lsl r8, r1, #5 │ │ │ │ │ - add r9, r3, r1, lsl #5 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #332] @ 0x14c │ │ │ │ │ + lsl r8, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + add r9, r3, r8 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r9, fp] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ + ldr r1, [sp, #332] @ 0x14c │ │ │ │ │ mov r6, r0 │ │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ │ - lsl r9, r1, #5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + add r1, r1, r1, lsl #1 │ │ │ │ │ + lsl r9, r1, #5 │ │ │ │ │ str r1, [sp, #24] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -697,83 +700,83 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #876] @ d00 │ │ │ │ │ - ldr r3, [pc, #876] @ d04 │ │ │ │ │ + ldr r2, [pc, #880] @ d10 │ │ │ │ │ + ldr r3, [pc, #880] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r9, sl │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #832] @ d00 │ │ │ │ │ - ldr r3, [pc, #832] @ d04 │ │ │ │ │ + ldr r2, [pc, #840] @ d10 │ │ │ │ │ + mov r9, sl │ │ │ │ │ + ldr r3, [pc, #836] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #340] @ 0x154 │ │ │ │ │ + ldr ip, [sp, #332] @ 0x14c │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add ip, ip, ip, lsl #2 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ + add ip, ip, ip, lsl #2 │ │ │ │ │ lsl r8, ip, #4 │ │ │ │ │ - str ip, [sp, #40] @ 0x28 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ lsl sl, r1, #4 │ │ │ │ │ - add r8, r3, r1, lsl #4 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r8, r3, sl │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #340] @ 0x154 │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - lsl ip, lr, #4 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str ip, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #332] @ 0x14c │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + lsl r1, lr, #4 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str r9, [sp, #16] │ │ │ │ │ + str r9, [sp, #8] │ │ │ │ │ strd r0, [r9, ip] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -782,154 +785,153 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #584] @ d00 │ │ │ │ │ - ldr r3, [pc, #584] @ d04 │ │ │ │ │ + ldr r2, [pc, #588] @ d10 │ │ │ │ │ + ldr r3, [pc, #588] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #544] @ d00 │ │ │ │ │ - ldr r3, [pc, #544] @ d04 │ │ │ │ │ + ldr r2, [pc, #548] @ d10 │ │ │ │ │ + ldr r3, [pc, #548] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [sp, #340] @ 0x154 │ │ │ │ │ - ldr lr, [sp, #340] @ 0x154 │ │ │ │ │ - lsl r2, r2, #3 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - rsb r9, lr, lr, lsl #3 │ │ │ │ │ - lsl r8, r9, #4 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ + ldr lr, [sp, #332] @ 0x14c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [sp, #332] @ 0x14c │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub r9, lr, r2 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + lsl r8, r9, #4 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ - add r8, r2, ip │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r8, r2, ip │ │ │ │ │ mov r2, r6 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #376] @ d00 │ │ │ │ │ - ldr r3, [pc, #376] @ d04 │ │ │ │ │ + ldr r2, [pc, #380] @ d10 │ │ │ │ │ + ldr r3, [pc, #380] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r6, [sp, #224] @ 0xe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #292] @ d00 │ │ │ │ │ - ldr r3, [pc, #292] @ d04 │ │ │ │ │ + ldr r2, [pc, #296] @ d10 │ │ │ │ │ + ldr r3, [pc, #296] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #228] @ d08 │ │ │ │ │ - ldr r3, [pc, #228] @ d0c │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #236] @ d18 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [pc, #228] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #216] @ d10 │ │ │ │ │ - ldr r3, [pc, #216] @ d14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #212] @ d20 │ │ │ │ │ + ldr r3, [pc, #212] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #172] @ d10 │ │ │ │ │ - ldr r3, [pc, #172] @ d14 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #168] @ d20 │ │ │ │ │ + ldr r3, [pc, #168] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #140] @ d08 │ │ │ │ │ - ldr r3, [pc, #140] @ d0c │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #140] @ d18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #132] @ d1c │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -940,62 +942,62 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #40] @ d10 │ │ │ │ │ - ldr r3, [pc, #40] @ d14 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #48] @ d20 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [pc, #40] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - b d18 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + b d28 │ │ │ │ │ .word 0x00000cd4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ - ldr r2, [pc, #-24] @ d08 │ │ │ │ │ - ldr r3, [pc, #-24] @ d0c │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #-28] @ d18 │ │ │ │ │ + ldr r3, [pc, #-28] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-60] @ d10 │ │ │ │ │ - ldr r3, [pc, #-60] @ d14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-60] @ d20 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-68] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-96] @ d08 │ │ │ │ │ - ldr r3, [pc, #-96] @ d0c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-100] @ d18 │ │ │ │ │ + ldr r3, [pc, #-100] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1004,167 +1006,167 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ - add r6, r3, lr, lsl #1 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ │ + mov r7, #88 @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mul r3, r7, r3 │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #16] │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ lsl r6, r1, #3 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ │ sub r4, ip, r3 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r7, r4] │ │ │ │ │ - ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r8, r4] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3, r9] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r8, r9] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-432] @ d00 │ │ │ │ │ - ldr r3, [pc, #-432] @ d04 │ │ │ │ │ + ldr r2, [pc, #-424] @ d10 │ │ │ │ │ + ldr r3, [pc, #-424] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-516] @ d00 │ │ │ │ │ - ldr r3, [pc, #-516] @ d04 │ │ │ │ │ + ldr r2, [pc, #-508] @ d10 │ │ │ │ │ + ldr r3, [pc, #-508] @ d14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r6, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-568] @ d10 │ │ │ │ │ - ldr r3, [pc, #-568] @ d14 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-560] @ d20 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #-568] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-596] @ d08 │ │ │ │ │ - ldr r3, [pc, #-596] @ d0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #-600] @ d18 │ │ │ │ │ + ldr r3, [pc, #-600] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-640] @ d08 │ │ │ │ │ - ldr r3, [pc, #-640] @ d0c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-644] @ d18 │ │ │ │ │ + ldr r3, [pc, #-644] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-656] @ d10 │ │ │ │ │ - ldr r3, [pc, #-656] @ d14 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-656] @ d20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-664] @ d24 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1173,54 +1175,54 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-776] @ d08 │ │ │ │ │ - ldr r3, [pc, #-776] @ d0c │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-768] @ d18 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #-776] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-788] @ d10 │ │ │ │ │ - ldr r3, [pc, #-788] @ d14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #-792] @ d20 │ │ │ │ │ + ldr r3, [pc, #-792] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-840] @ d08 │ │ │ │ │ - ldr r3, [pc, #-840] @ d0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-840] @ d18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-848] @ d1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-860] @ d10 │ │ │ │ │ - ldr r3, [pc, #-860] @ d14 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-864] @ d20 │ │ │ │ │ + ldr r3, [pc, #-864] @ d24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1229,122 +1231,126 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r6, [sp, #340] @ 0x154 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - add r6, r2, r6 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #332] @ 0x14c │ │ │ │ │ + add r6, lr, r2 │ │ │ │ │ + mov r2, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ + lsl r6, r6, #3 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #64] @ 0x40 │ │ │ │ │ + ldr sl, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + ldr r4, [sp, #332] @ 0x14c │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ - ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ + mul r4, r3, r4 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ - add r4, r3, r1, lsl #2 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + strd r0, [r6, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r6, r4] │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - lsl r4, lr, #3 │ │ │ │ │ + lsl r4, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #280] @ 0x118 │ │ │ │ │ + ldr sl, [sp, #4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #284] @ 0x11c │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - add r2, fp, r3 │ │ │ │ │ - add r3, r9, r3 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ │ + add r2, r9, r3 │ │ │ │ │ + add r3, fp, r3 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ + str r3, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ add r2, r5, r3 │ │ │ │ │ add r3, sl, r3 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r2, [sp, #292] @ 0x124 │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #284] @ 0x11c │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ │ - ldr r3, [sp, #340] @ 0x154 │ │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #340] @ 0x154 │ │ │ │ │ - ldr r3, [sp, #344] @ 0x158 │ │ │ │ │ + str r3, [sp, #332] @ 0x14c │ │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r3, [sp, #344] @ 0x158 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - bne 54 │ │ │ │ │ - add sp, sp, #300 @ 0x12c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + str r3, [sp, #336] @ 0x150 │ │ │ │ │ + bne 64 │ │ │ │ │ + add sp, sp, #292 @ 0x124 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00001224 : │ │ │ │ │ +0000123c : │ │ │ │ │ fftw_codelet_n1_16(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1238 │ │ │ │ │ - ldr r1, [pc, #12] @ 123c │ │ │ │ │ + ldr r2, [pc, #12] @ 1250 │ │ │ │ │ + ldr r1, [pc, #12] @ 1254 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffedc8 │ │ │ │ │ + .word 0xffffedb0 │ │ │ ├── n1_2.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1100 (bytes into file) │ │ │ │ │ + Start of section headers: 1132 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x44c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x46c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00019c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00037c 000050 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0001d0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0001d0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0001d0 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0001d5 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0003cc 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000215 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000215 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000240 0000e0 10 11 9 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000320 00005c 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0003dc 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0001bc 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00039c 000050 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0001f0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0001f0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0001f0 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0001f5 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0003ec 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000235 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000235 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000260 0000e0 10 11 9 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000340 00005c 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0003fc 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 14 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 384 FUNC LOCAL DEFAULT 1 n1_2 │ │ │ │ │ - 3: 00000194 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 416 FUNC LOCAL DEFAULT 1 n1_2 │ │ │ │ │ + 3: 000001b4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 11: 00000180 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_2 │ │ │ │ │ + 11: 000001a0 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_2 │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,18 +1,18 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x37c contains 10 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x39c contains 10 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000070 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000080 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000098 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b0 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000fc 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000114 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000138 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000150 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000190 00000c1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000194 00000603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000080 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000090 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000b0 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c0 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000120 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000138 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000015c 0000091c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000174 00000a1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b0 00000c1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +000001b4 00000603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x3cc contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x3ec contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00000d02 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,72 +1,81 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_2(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #36 @ 0x24 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r1 │ │ │ │ │ - add r1, sp, #80 @ 0x50 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r2 │ │ │ │ │ mov sl, r3 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #36 @ 0x24 │ │ │ │ │ + add r1, sp, #80 @ 0x50 │ │ │ │ │ ldm r1, {r1, r2, r3} │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ str r0, [sp, #20] │ │ │ │ │ - ble c0 │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + ble d0 │ │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ cmp r2, #1 │ │ │ │ │ cmpeq r3, #1 │ │ │ │ │ + movne r4, #1 │ │ │ │ │ + moveq r4, #0 │ │ │ │ │ lsl r5, r1, #3 │ │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ │ - movne r4, #1 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ - moveq r4, #0 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ - bne c8 │ │ │ │ │ + bne ec │ │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, ip │ │ │ │ │ ldrd r2, [r8, r5] │ │ │ │ │ ldrd r0, [r8, r4] │ │ │ │ │ - strd r2, [sp, #8] │ │ │ │ │ strd r0, [sp] │ │ │ │ │ + strd r2, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [fp], #8 │ │ │ │ │ ldrd r2, [r9, r5] │ │ │ │ │ + add r5, r5, #8 │ │ │ │ │ ldrd r0, [r9, r4] │ │ │ │ │ - strd r2, [sp, #8] │ │ │ │ │ + add r4, r4, #8 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ + strd r2, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - add r4, r4, #8 │ │ │ │ │ - add r5, r5, #8 │ │ │ │ │ strd r0, [sl, r7] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ subs r6, r6, #1 │ │ │ │ │ strd r0, [sl], #8 │ │ │ │ │ - bne 60 │ │ │ │ │ + bne 70 │ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ ldr r9, [sp, #80] @ 0x50 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ mov r4, #0 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ mov r8, ip │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ ldrd r6, [r3, r5] │ │ │ │ │ ldrd r0, [r3, r4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ @@ -96,28 +105,27 @@ │ │ │ │ │ strd r0, [sl, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ │ subs r9, r9, #1 │ │ │ │ │ - add fp, fp, r3 │ │ │ │ │ strd r0, [sl] │ │ │ │ │ + add fp, fp, r3 │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ add r4, r4, r3 │ │ │ │ │ add r5, r5, r3 │ │ │ │ │ - bne e4 │ │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 108 │ │ │ │ │ + b d0 │ │ │ │ │ │ │ │ │ │ -00000180 : │ │ │ │ │ +000001a0 : │ │ │ │ │ fftw_codelet_n1_2(): │ │ │ │ │ - ldr r2, [pc, #12] @ 194 │ │ │ │ │ - ldr r1, [pc, #12] @ 198 │ │ │ │ │ + ldr r2, [pc, #12] @ 1b4 │ │ │ │ │ + ldr r1, [pc, #12] @ 1b8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffe6c │ │ │ │ │ + .word 0xfffffe4c │ │ │ ├── n1_20.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 10160 (bytes into file) │ │ │ │ │ + Start of section headers: 10192 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x27b0: │ │ │ │ │ +There are 13 section headers, starting at offset 0x27d0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001c74 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001f10 000820 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001ca8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001ca8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001ca8 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 001cae 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 002730 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 001cee 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001cee 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 001d1c 000150 10 11 13 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 001e6c 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 002740 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001c94 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001f30 000820 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001cc8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001cc8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001cc8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 001cce 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 002750 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 001d0e 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001d0e 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 001d3c 000150 10 11 13 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001e8c 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 002760 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 21 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 7256 FUNC LOCAL DEFAULT 1 n1_20 │ │ │ │ │ - 3: 00000cd4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000cf8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001c48 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001c58 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00001c6c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 7288 FUNC LOCAL DEFAULT 1 n1_20 │ │ │ │ │ + 3: 00000cec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000d10 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001c68 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001c78 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00001c8c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 18: 00001c58 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_20 │ │ │ │ │ + 18: 00001c78 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_20 │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,268 +1,268 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1f10 contains 260 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1f30 contains 260 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000084 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000100 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000118 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000140 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000015c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000170 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000018c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000200 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000244 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000025c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000284 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000029c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000314 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000032c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000035c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000398 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000404 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000428 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000440 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000454 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000468 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000484 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000498 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000051c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000530 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000544 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000568 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000057c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000590 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000600 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000614 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000628 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000064c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000674 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000698 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000070c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000724 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000754 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000076c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000798 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000804 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000830 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000084c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000878 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000894 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000930 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000098 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000110 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000012c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000154 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000016c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000184 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000204 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000021c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000230 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000260 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000030c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000330 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000348 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000378 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000390 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000408 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000420 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000444 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000045c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000470 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000484 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000514 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000538 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000054c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000560 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000584 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000598 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000061c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000630 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000644 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000668 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000067c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000690 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000700 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000728 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000770 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000788 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000808 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000820 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000084c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000868 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000894 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000908 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000920 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000094c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000964 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000980 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000998 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a20 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a38 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000980 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000099c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a3c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000a54 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ab0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ad8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000acc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000af4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b28 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b6c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bbc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c04 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c4c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c7c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c98 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cc8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cd4 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000cd8 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000d18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b84 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bd0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bdc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c18 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c2c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c48 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cb0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ccc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000cf0 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 00000d30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d64 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d90 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dc4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000df0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e28 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e60 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e84 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d4c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d7c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dbc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dd4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e10 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e38 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e44 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e7c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000ea0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ebc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ebc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000ed8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ef4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000f24 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f70 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f84 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fa0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fdc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ff8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001020 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000102c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001044 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001058 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001068 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000107c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001090 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f54 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f6c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f8c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fa0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fdc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ff8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001014 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000103c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001048 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001060 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001074 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001084 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001098 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000010c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001114 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001128 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001140 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001154 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001130 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001144 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000115c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001170 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001198 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001214 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001220 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001238 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001250 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001260 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001274 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001288 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000118c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001204 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001230 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000123c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001254 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000126c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000127c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001290 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000012c0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012f0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012f0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000130c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001320 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001334 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001348 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000135c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001378 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001390 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001328 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000133c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001350 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001364 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001378 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001394 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001414 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001428 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001438 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001450 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001464 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001480 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000149c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000151c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001534 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001558 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001584 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001598 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001604 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000161c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001634 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001644 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000165c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000140c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001418 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001430 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001444 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001454 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001468 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000147c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001498 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014b4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001500 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001514 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001534 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000154c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000156c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000159c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000160c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001618 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001630 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001648 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001658 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001670 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000168c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001708 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000171c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001734 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001750 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001770 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001784 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017f0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001808 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001820 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001830 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001684 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001708 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000171c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001730 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001748 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001764 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001784 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001798 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001804 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000181c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001834 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001844 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001860 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000187c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001898 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000191c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001938 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001960 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001994 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a20 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a50 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a60 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001858 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001874 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001890 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000190c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001934 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001950 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001974 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a24 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a60 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001a70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aa8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ac4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ad8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001af4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b10 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b6c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ba4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bc0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bd8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c68 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00001c6c 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001a80 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ab4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ad0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ae4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b00 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b1c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bcc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001be4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c88 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00001c8c 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x2730 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x2750 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001402 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,310 +1,317 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_20(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #508 @ 0x1fc │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ - ldr r2, [sp, #552] @ 0x228 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #508 @ 0x1fc │ │ │ │ │ mov lr, r3 │ │ │ │ │ - ldr r3, [pc, #3256] @ cd4 │ │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + ldr r3, [pc, #3260] @ cec │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - ble 1c40 │ │ │ │ │ + ble 1c4c │ │ │ │ │ ldr r2, [sp, #556] @ 0x22c │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #492] @ 0x1ec │ │ │ │ │ ldr r2, [sp, #560] @ 0x230 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #496] @ 0x1f0 │ │ │ │ │ - ldr r2, [pc, #3212] @ cd8 │ │ │ │ │ + ldr r2, [pc, #3220] @ cf0 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ str ip, [sp, #488] @ 0x1e8 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #500] @ 0x1f4 │ │ │ │ │ - str lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ + ldrd r6, [fp] │ │ │ │ │ add r4, r3, r3, lsl #2 │ │ │ │ │ lsl r5, r4, #4 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ ldrd r8, [fp, r5] │ │ │ │ │ - ldrd r6, [fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl sl, r4, #3 │ │ │ │ │ - add r4, fp, r4, lsl #3 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [ip, r5] │ │ │ │ │ ldrd r6, [ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [fp, sl] │ │ │ │ │ - ldrd r8, [r4, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, fp, r4 │ │ │ │ │ + ldrd r6, [fp, r4] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - add r3, ip, sl │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + add r3, ip, r4 │ │ │ │ │ + ldrd r6, [ip, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ lsl r4, r3, #6 │ │ │ │ │ - add r3, fp, r3, lsl #6 │ │ │ │ │ + add r3, fp, r4 │ │ │ │ │ ldrd r6, [fp, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ add r3, ip, r4 │ │ │ │ │ ldrd r6, [ip, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - add sl, r2, r3, lsl #2 │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr sl, [sp, #544] @ 0x220 │ │ │ │ │ + mul sl, r3, sl │ │ │ │ │ + add r3, r2, r2, lsl #1 │ │ │ │ │ lsl r4, r3, #3 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ - ldrd r8, [fp, r4] │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ ldrd r8, [ip, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ lsl sl, r3, #5 │ │ │ │ │ lsl r4, r2, #4 │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r8, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ ldrd r8, [ip, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ mov r3, fp │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ add r4, r4, r2 │ │ │ │ │ - rsb sl, r2, r2, lsl #3 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ lsl fp, r2, #3 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + sub sl, fp, r2 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r6, [ip, r4] │ │ │ │ │ ldrd r8, [ip, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -318,307 +325,307 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #208] @ 0xd0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #224] @ 0xe0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r2, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #176] @ 0xb0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r6, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r6, [sp, #136] @ 0x88 │ │ │ │ │ + strd r8, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r6, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r6, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ ldr sl, [sp, #12] │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ lsl r4, lr, #5 │ │ │ │ │ + add r3, sl, r4 │ │ │ │ │ ldrd r6, [sl, r4] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sl, lr, lsl #5 │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, ip, r4 │ │ │ │ │ ldrd r6, [ip, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ - add r3, fp, lr │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - add r3, sl, r3, lsl #3 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + add r4, fp, lr │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + add r3, sl, r4 │ │ │ │ │ ldrd r6, [sl, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r6, [ip, r4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, ip, r4 │ │ │ │ │ + ldrd r6, [ip, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ lsl sl, lr, #7 │ │ │ │ │ - lsl r4, r1, #4 │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r4, r1, #4 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ - ldrd r8, [ip, r4] │ │ │ │ │ mov sl, ip │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [ip, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ add r3, r1, fp │ │ │ │ │ - ldrd r8, [r3, r5] │ │ │ │ │ ldrd r6, [r1, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -627,65 +634,65 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r6, [sl, fp] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sl, fp │ │ │ │ │ ldrd r4, [r5, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -695,436 +702,436 @@ │ │ │ │ │ add r3, sp, #432 @ 0x1b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r4, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r4, [sp, #200] @ 0xc8 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ - strd r2, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ + strd r8, [sp, #168] @ 0xa8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - strd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #276] @ cdc │ │ │ │ │ - ldr r3, [pc, #276] @ ce0 │ │ │ │ │ + ldr r2, [pc, #280] @ cf4 │ │ │ │ │ + ldr r3, [pc, #280] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #248] @ ce4 │ │ │ │ │ + ldr r3, [pc, #252] @ cfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #172] @ ce8 │ │ │ │ │ - ldr r3, [pc, #172] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #164] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #156] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #152] @ cf0 │ │ │ │ │ - ldr r3, [pc, #152] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #144] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #136] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #96] @ ce8 │ │ │ │ │ - ldr r3, [pc, #96] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #88] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #80] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #76] @ cf0 │ │ │ │ │ - ldr r3, [pc, #76] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #68] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #60] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #548] @ 0x224 │ │ │ │ │ - b cf8 │ │ │ │ │ + b d10 │ │ │ │ │ .word 0x00000cb0 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ - add lr, lr, lr, lsl #2 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + add lr, lr, lr, lsl #2 │ │ │ │ │ lsl r7, lr, #4 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + str lr, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #548] @ 0x224 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #548] @ 0x224 │ │ │ │ │ - rsb r3, r3, r3, lsl #3 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ + sub r3, lr, r3 │ │ │ │ │ lsl ip, r3, #4 │ │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov sl, ip │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str sl, [sp, #312] @ 0x138 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add lr, r1, r1, lsl #1 │ │ │ │ │ + ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ + str sl, [sp, #312] @ 0x138 │ │ │ │ │ + add r3, r1, r1, lsl #1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - lsl sl, lr, #4 │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ + lsl sl, r3, #4 │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r7, [sp, #548] @ 0x224 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldr r7, [sp, #548] @ 0x224 │ │ │ │ │ - lsl r7, r7, #4 │ │ │ │ │ - mov r6, r7 │ │ │ │ │ - mov r7, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + mov r6, r7 │ │ │ │ │ + mov r7, fp │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ - ldr fp, [sp, #548] @ 0x224 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - add fp, r3, fp │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str fp, [sp, #48] @ 0x30 │ │ │ │ │ + ldr fp, [sp, #548] @ 0x224 │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + add fp, lr, fp │ │ │ │ │ + str fp, [sp, #280] @ 0x118 │ │ │ │ │ + lsl fp, fp, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl fp, fp, #4 │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-332] @ cdc │ │ │ │ │ - ldr r3, [pc, #-332] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-336] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-336] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #376 @ 0x178 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-380] @ ce4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-388] @ cfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-452] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-452] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-464] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-472] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-472] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-472] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-484] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-492] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-528] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-528] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-540] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-548] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-548] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-548] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-560] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-568] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ + ldr r7, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ @@ -1138,16 +1145,16 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r5] │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1173,242 +1180,242 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-848] @ cdc │ │ │ │ │ - ldr r3, [pc, #-848] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-852] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-852] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-876] @ ce4 │ │ │ │ │ + ldr r3, [pc, #-880] @ cfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-948] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-948] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-960] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-968] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-968] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-968] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-980] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-988] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1024] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-1024] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1036] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1044] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1044] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-1044] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1056] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1064] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ ldr fp, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [fp] │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - lsl sl, r3, #5 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl sl, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ │ - mov r7, fp │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r7, fp │ │ │ │ │ + ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ + str sl, [sp, #56] @ 0x38 │ │ │ │ │ lsl sl, r1, #6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #548] @ 0x224 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldr fp, [sp, #548] @ 0x224 │ │ │ │ │ - lsl fp, fp, #5 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + lsl fp, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ - ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ lsl r1, r1, #7 │ │ │ │ │ mov r6, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1348] @ cdc │ │ │ │ │ - ldr r3, [pc, #-1348] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-1352] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-1352] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r3, [pc, #-1388] @ ce4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1396] @ cfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1452] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-1452] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1464] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1472] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1472] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-1472] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1484] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1492] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1528] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-1528] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1540] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1548] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1548] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-1548] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1560] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1568] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1424,18 +1431,18 @@ │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -1445,304 +1452,302 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [r7, r5] │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1824] @ cdc │ │ │ │ │ - ldr r3, [pc, #-1824] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-1828] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-1828] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-1852] @ ce4 │ │ │ │ │ + ldr r3, [pc, #-1856] @ cfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1928] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-1928] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1936] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1944] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1948] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-1948] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1956] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1964] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2004] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-2004] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2012] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2020] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2024] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-2024] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2032] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2040] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ lsl r7, lr, #3 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #548] @ 0x224 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + mov ip, #104 @ 0x68 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, sl, r3, lsl #2 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mul sl, ip, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str sl, [sp, #80] @ 0x50 │ │ │ │ │ - mov r7, fp │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add sl, lr, r1 │ │ │ │ │ + ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ + str sl, [sp, #40] @ 0x28 │ │ │ │ │ + add sl, r3, r1 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r7, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r0, [fp, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr fp, [sp, #280] @ 0x118 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ lsl fp, fp, #3 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2344] @ cdc │ │ │ │ │ - ldr r3, [pc, #-2344] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-2340] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-2340] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r3, [pc, #-2384] @ ce4 │ │ │ │ │ + strd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2384] @ cfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2452] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-2452] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2456] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2464] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2472] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-2472] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2476] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2484] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2528] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-2528] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2532] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2540] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2548] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-2548] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2552] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2560] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ ldr lr, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #488] @ 0x1e8 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r7, ip] │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ │ @@ -1750,287 +1755,285 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2836] @ cdc │ │ │ │ │ - ldr r3, [pc, #-2836] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-2832] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-2832] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #-2876] @ ce4 │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2876] @ cfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2948] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-2948] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2952] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2960] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2968] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-2968] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2972] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2980] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3024] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-3024] @ cec │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3028] @ d00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3036] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3044] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-3044] @ cf4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3048] @ d08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3056] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r6, [sp, #548] @ 0x224 │ │ │ │ │ - sub r3, lr, r6 │ │ │ │ │ - lsl r6, r3, #3 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr lr, [sp, #548] @ 0x224 │ │ │ │ │ + sub r3, r3, lr │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ + mov r6, lr │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [lr, r6] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #548] @ 0x224 │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #548] @ 0x224 │ │ │ │ │ + mov ip, #88 @ 0x58 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, ip, lr, lsl #1 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mul lr, ip, lr │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ + mov r1, #152 @ 0x98 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ ldr lr, [sp, #548] @ 0x224 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - add r3, lr, ip, lsl #1 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ + mul lr, r1, lr │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str lr, [sp, #48] @ 0x30 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + lsl sl, r3, #3 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr fp, [sp, #288] @ 0x120 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ + lsl fp, fp, #3 │ │ │ │ │ strd r0, [r6, fp] │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3396] @ cdc │ │ │ │ │ - ldr r3, [pc, #-3396] @ ce0 │ │ │ │ │ + ldr r2, [pc, #-3388] @ cf4 │ │ │ │ │ + ldr r3, [pc, #-3388] @ cf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #-3436] @ ce4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3432] @ cfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3504] @ ce8 │ │ │ │ │ - ldr r3, [pc, #-3504] @ cec │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3500] @ d00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3508] @ d04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3524] @ cf0 │ │ │ │ │ - ldr r3, [pc, #-3524] @ cf4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3520] @ d08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3528] @ d0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #356] @ 1c48 │ │ │ │ │ - ldr r3, [pc, #356] @ 1c4c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #368] @ 1c68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #360] @ 1c6c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #336] @ 1c50 │ │ │ │ │ - ldr r3, [pc, #336] @ 1c54 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #348] @ 1c70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #340] @ 1c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ strd r0, [r2, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #488] @ 0x1e8 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -2042,50 +2045,55 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #492] @ 0x1ec │ │ │ │ │ ldr sl, [sp, #4] │ │ │ │ │ strd r0, [r6, fp] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #492] @ 0x1ec │ │ │ │ │ add r1, r1, r3 │ │ │ │ │ add r3, sl, r3 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ add r2, r6, r3 │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ str r2, [sp, #488] @ 0x1e8 │ │ │ │ │ - add r3, r6, r3 │ │ │ │ │ ldr r2, [sp, #500] @ 0x1f4 │ │ │ │ │ + add r3, r6, r3 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #544] @ 0x220 │ │ │ │ │ ldr r3, [sp, #548] @ 0x224 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #548] @ 0x224 │ │ │ │ │ ldr r3, [sp, #552] @ 0x228 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #552] @ 0x228 │ │ │ │ │ - bne 5c │ │ │ │ │ + bne 6c │ │ │ │ │ add sp, sp, #508 @ 0x1fc │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ │ │ │ │ │ -00001c58 : │ │ │ │ │ +00001c78 : │ │ │ │ │ fftw_codelet_n1_20(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1c6c │ │ │ │ │ - ldr r1, [pc, #12] @ 1c70 │ │ │ │ │ + ldr r2, [pc, #12] @ 1c8c │ │ │ │ │ + ldr r1, [pc, #12] @ 1c90 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffe394 │ │ │ │ │ + .word 0xffffe374 │ │ │ ├── n1_25.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 19420 (bytes into file) │ │ │ │ │ + Start of section headers: 19444 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x4bdc: │ │ │ │ │ +There are 13 section headers, starting at offset 0x4bf4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0037e0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 003a7c 0010e0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 003814 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 003814 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 003814 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 00381a 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 004b5c 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 00385a 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00385a 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 003888 000150 10 11 13 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 0039d8 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 004b6c 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0037f8 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 003a94 0010e0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00382c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00382c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00382c 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 003832 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 004b74 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 003872 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 003872 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 0038a0 000150 10 11 13 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0039f0 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 004b84 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 21 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 14276 FUNC LOCAL DEFAULT 1 n1_25 │ │ │ │ │ - 3: 00000d78 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000d9c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000029a4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002a50 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 000037d8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 14300 FUNC LOCAL DEFAULT 1 n1_25 │ │ │ │ │ + 3: 00000da8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000dcc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000029c0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002a6c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 000037f0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 18: 000037c4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_25 │ │ │ │ │ + 18: 000037dc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_25 │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,394 +1,394 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x3a7c contains 540 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x3a94 contains 540 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000008c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000010c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000124 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000013c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000014c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000164 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000010c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000120 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000138 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000154 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000168 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000180 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000194 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000020c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000244 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000270 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000298 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000019c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000210 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000228 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000025c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000284 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000029c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000314 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000032c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000348 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000035c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000036c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000378 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000390 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000454 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000490 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000051c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000548 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000560 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000580 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000594 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000638 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000650 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000664 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000067c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000688 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000698 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000708 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000728 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000740 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000768 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000780 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000794 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000808 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000820 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000844 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000858 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000874 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000304 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000318 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000334 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000034c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000368 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000037c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000038c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000478 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000500 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000510 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000053c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000568 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000580 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000610 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000064c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000664 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000678 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000690 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000069c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000704 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000720 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000758 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000774 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000780 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000798 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000800 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000824 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000083c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000085c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000870 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000088c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000918 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000914 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000930 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000960 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000984 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a20 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a60 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a7c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ab4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ad0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b18 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b2c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b90 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bb8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c04 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c20 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c60 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c84 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cd0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cfc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d0c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d58 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d78 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000d7c 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000db0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dcc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e90 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ebc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ec8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f7c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fa4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fe0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000101c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000978 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000998 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a34 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a44 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a74 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a90 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b2c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b5c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b78 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bb4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bcc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c70 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c94 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ca8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d0c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d68 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d80 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000da8 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000dac 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000ddc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e88 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ea0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eb8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ed0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000edc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000eec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f14 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f5c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fbc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ff8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001038 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001050 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001054 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000106c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001078 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001088 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001118 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001130 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001094 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001114 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001134 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000114c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001158 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001174 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000118c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000120c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001224 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001248 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000125c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001278 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001290 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001168 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001174 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001194 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001204 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001230 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000124c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001270 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001284 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000012d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001300 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000131c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001334 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000134c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001364 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001388 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000140c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001424 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001434 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000144c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001464 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001480 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001498 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001518 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000152c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001548 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001564 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001578 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001594 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001318 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001330 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000134c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001364 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001380 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000139c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013c0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001414 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001430 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001444 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000145c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000146c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001484 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000149c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001504 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001528 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000154c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001560 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000157c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001598 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000015f0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001608 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001624 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001640 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001664 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001688 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000169c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001700 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001710 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000172c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001608 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001624 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000163c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001658 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001674 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001698 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001708 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000171c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001738 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001748 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001764 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000177c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001794 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001804 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001818 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001828 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001840 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000185c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001878 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001894 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000190c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001928 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001950 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001984 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a14 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a2c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a58 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a6c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001764 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001780 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000179c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001818 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001824 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001840 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001854 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001864 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001878 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001894 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001918 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000192c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001944 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001960 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001984 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a34 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a58 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a74 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001a84 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aa0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001abc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ad0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001aec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b34 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ba0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bb4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bcc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001be0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bf0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c04 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c1c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cb4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ccc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ce0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cf8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d10 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d74 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d98 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001aac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ac8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ae4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001af8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b14 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b44 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b8c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bc0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bd4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c10 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c24 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c3c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c84 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cd4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d18 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001dac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dc0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dd8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e08 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e20 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e34 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e54 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ec4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ed8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ef4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f0c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f54 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f60 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f8c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fc8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fdc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ff8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002014 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002028 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000203c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000204c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002070 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000208c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002104 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002130 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002144 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002164 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002178 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002190 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021d0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002210 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002230 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002248 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002260 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002278 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002288 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002298 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002310 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002324 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002348 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002360 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002378 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000238c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002410 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002428 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002434 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002444 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000245c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002470 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002488 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000249c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024d4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000250c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002524 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000253c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002550 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000256c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002588 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000259c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002610 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002624 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002634 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002650 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002670 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002690 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002704 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002714 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002734 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002750 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002778 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000278c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001db8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dc8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ddc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001df4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e24 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e3c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e50 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e70 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e84 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e9c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001eb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ec8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ee0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ef4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f10 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f28 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f58 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f7c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fb0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fd0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002000 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002018 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002034 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002048 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000205c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002070 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002090 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000211c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002134 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000214c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000216c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002180 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002198 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002200 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002218 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002238 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002250 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002268 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002280 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002290 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022b4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002314 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002328 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000234c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002368 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002384 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002398 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002418 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002430 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000243c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000244c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002464 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002478 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002490 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002510 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000252c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002548 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000255c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002578 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002590 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002600 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002618 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000262c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002640 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000265c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000267c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000269c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002710 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002720 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002740 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000275c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000277c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002798 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000027f0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002810 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002824 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000283c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002854 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002868 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000287c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ @@ -397,152 +397,152 @@ │ │ │ │ │ 000028bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000028d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002900 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002914 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002928 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002938 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002948 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002960 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000297c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002990 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a5c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a78 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ab0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002acc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ae8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002afc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b18 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b34 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b64 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b80 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bbc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bcc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002be4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c00 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c4c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c80 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c98 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cb4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cc8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ce4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d00 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d90 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d9c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dc4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002de0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dfc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e10 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e2c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e5c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e70 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e80 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ea0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ebc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ee4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f54 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f88 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fb4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fcc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fe0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ff4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003004 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000301c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003034 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003054 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000306c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003084 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000309c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030d0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003100 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000311c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003138 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000314c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003168 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003184 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000319c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003218 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003234 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000324c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003258 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003270 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003280 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003298 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003310 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000332c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000295c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002978 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000298c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a74 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002aac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ac8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ae4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002af8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b14 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bb8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bc8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002be0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bf8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c0c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c28 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c44 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c58 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c90 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cc0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cdc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cf8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d0c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d28 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d58 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d94 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002da4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dd8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002df4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e08 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e24 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e54 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002eb4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ee0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f08 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f48 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f60 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f94 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fc4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fd8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ffc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003014 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000302c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000304c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003064 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000307c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003094 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003114 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003130 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003144 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003160 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000317c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003198 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003214 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003230 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003248 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003254 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000326c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000327c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003294 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000330c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003328 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003344 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003360 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003374 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003390 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000033ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000033c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000033dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000033f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003410 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003428 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003434 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003448 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003460 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000345c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000347c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003490 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000034b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000034c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000034dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000034f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003508 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003520 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003530 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003548 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003560 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003580 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000359c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003600 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003620 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003634 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000364c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003668 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000367c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003694 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003718 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003730 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003754 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037d4 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -000037d8 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000035c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003604 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003624 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003638 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003650 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000366c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003680 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003698 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000371c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003734 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003758 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037ec 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +000037f0 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x4b5c contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x4b74 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001402 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,2037 +1,2045 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_25(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #500 @ 0x1f4 │ │ │ │ │ - mov lr, r2 │ │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r3 │ │ │ │ │ - ldr r3, [pc, #3420] @ d78 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #492 @ 0x1ec │ │ │ │ │ + mov lr, r2 │ │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + ldr r3, [pc, #3448] @ da8 │ │ │ │ │ + str r0, [sp, #472] @ 0x1d8 │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - stmib sp, {r0, r1} │ │ │ │ │ - ble 37bc │ │ │ │ │ - ldr r2, [sp, #548] @ 0x224 │ │ │ │ │ + ble 37c0 │ │ │ │ │ + ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #484] @ 0x1e4 │ │ │ │ │ - ldr r2, [sp, #552] @ 0x228 │ │ │ │ │ + str r2, [sp, #476] @ 0x1dc │ │ │ │ │ + ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r2, [pc, #3380] @ d7c │ │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #3408] @ dac │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ - str lr, [sp, #480] @ 0x1e0 │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - str r3, [sp, #492] @ 0x1ec │ │ │ │ │ - str ip, [sp] │ │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ │ - ldrd r2, [r6] │ │ │ │ │ + str r3, [sp, #484] @ 0x1e4 │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + ldrd r2, [r9] │ │ │ │ │ strd r2, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ - add r9, r3, r3, lsl #2 │ │ │ │ │ - lsl r8, r9, #5 │ │ │ │ │ - ldrd r4, [r6, r8] │ │ │ │ │ - lsl r7, r9, #3 │ │ │ │ │ - ldrd r0, [r6, r7] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + add r4, r3, r3, lsl #2 │ │ │ │ │ + lsl r5, r4, #5 │ │ │ │ │ + lsl r8, r4, #3 │ │ │ │ │ + ldrd sl, [r9, r5] │ │ │ │ │ + lsl r4, r4, #4 │ │ │ │ │ + ldrd r0, [r9, r8] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl sl, r9, #4 │ │ │ │ │ - add r3, r6, r9, lsl #4 │ │ │ │ │ - ldrd r4, [r6, sl] │ │ │ │ │ - str r7, [sp, #16] │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ + str r8, [sp, #16] │ │ │ │ │ + ldrd r8, [r8, r3] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3188] @ d8c │ │ │ │ │ - ldr r3, [pc, #3188] @ d90 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r2, [pc, #3216] @ dbc │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3204] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3172] @ d94 │ │ │ │ │ - ldr r3, [pc, #3172] @ d98 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3192] @ dc4 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3184] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3124] @ d8c │ │ │ │ │ - ldr r3, [pc, #3124] @ d90 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3108] @ d94 │ │ │ │ │ - ldr r3, [pc, #3108] @ d98 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3144] @ dbc │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3132] @ dc0 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3120] @ dc4 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3112] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3024] @ d80 │ │ │ │ │ - ldr r3, [pc, #3024] @ d84 │ │ │ │ │ + ldr r2, [pc, #3044] @ db0 │ │ │ │ │ + ldr r3, [pc, #3044] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3020] @ d88 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [pc, #3024] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r2, [fp] │ │ │ │ │ - strd r4, [sp, #8] │ │ │ │ │ - strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r8, fp │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldrd sl, [ip] │ │ │ │ │ + ldrd r6, [ip, r8] │ │ │ │ │ + ldrd r8, [ip, r5] │ │ │ │ │ + strd sl, [sp, #40] @ 0x28 │ │ │ │ │ + mov fp, ip │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - add r3, fp, sl │ │ │ │ │ - ldrd r4, [r3, ip] │ │ │ │ │ - add fp, sl, fp │ │ │ │ │ - ldrd sl, [fp] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + add r3, fp, r4 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + ldrd sl, [fp, r4] │ │ │ │ │ + ldrd r4, [r3, r2] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2768] @ d8c │ │ │ │ │ - ldr r3, [pc, #2768] @ d90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2780] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2772] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2748] @ d94 │ │ │ │ │ - ldr r3, [pc, #2748] @ d98 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #2760] @ dc4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2752] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2668] @ d8c │ │ │ │ │ - ldr r3, [pc, #2668] @ d90 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #2684] @ dbc │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2672] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2652] @ d94 │ │ │ │ │ - ldr r3, [pc, #2652] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2660] @ dc4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2652] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2568] @ d80 │ │ │ │ │ - ldr r3, [pc, #2568] @ d84 │ │ │ │ │ + ldr r2, [pc, #2584] @ db0 │ │ │ │ │ + ldr r3, [pc, #2584] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2564] @ d88 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldr r3, [pc, #2572] @ db8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ - str r8, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ │ lsl fp, r3, #3 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd r2, [r1, fp] │ │ │ │ │ - strd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ + ldrd r2, [ip, fp] │ │ │ │ │ + ldrd r8, [r1, fp] │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + strd r8, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ lsl r3, r3, #5 │ │ │ │ │ - ldrd r6, [r1, r3] │ │ │ │ │ - ldrd r2, [r3, r8] │ │ │ │ │ - strd r6, [sp, #48] @ 0x30 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ - mov r8, r1 │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ + ldrd r4, [r1, r3] │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #528] @ 0x210 │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ lsl sl, r3, #4 │ │ │ │ │ - rsb r4, r3, r3, lsl #3 │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ - ldrd r2, [r1, r4] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r1, #168 @ 0xa8 │ │ │ │ │ + mul r5, r1, r5 │ │ │ │ │ + ldrd r2, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r2, [sp, #72] @ 0x48 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ - strd r6, [sp, #64] @ 0x40 │ │ │ │ │ + strd r6, [sp, #56] @ 0x38 │ │ │ │ │ + mov r7, #88 @ 0x58 │ │ │ │ │ + strd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - add r9, r5, r9, lsl #1 │ │ │ │ │ - lsl r5, r9, #3 │ │ │ │ │ - add r3, r8, r9, lsl #3 │ │ │ │ │ - ldrd r6, [r8, r5] │ │ │ │ │ - str r9, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r8, [r3, lr] │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #528] @ 0x210 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + mul lr, r7, lr │ │ │ │ │ + add r3, r9, lr │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + mov r4, lr │ │ │ │ │ + ldrd r8, [r3, r1] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2208] @ d80 │ │ │ │ │ - ldr r3, [pc, #2208] @ d84 │ │ │ │ │ + ldr r2, [pc, #2224] @ db0 │ │ │ │ │ + ldr r3, [pc, #2224] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r8, [ip, sl] │ │ │ │ │ - ldrd r6, [ip, r4] │ │ │ │ │ + mov sl, ip │ │ │ │ │ + ldrd r6, [ip, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov sl, ip │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - add r3, sl, r5 │ │ │ │ │ - ldrd r4, [r5, sl] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + add r3, sl, r4 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r4, [r3, lr] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r4, [r3, ip] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1988] @ d80 │ │ │ │ │ - ldr r3, [pc, #1988] @ d84 │ │ │ │ │ + ldr r2, [pc, #2008] @ db0 │ │ │ │ │ + ldr r3, [pc, #2008] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - add r4, fp, r5 │ │ │ │ │ - lsl sl, r3, #6 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ - ldrd r8, [r1, sl] │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr lr, [sp, #528] @ 0x210 │ │ │ │ │ + add r5, fp, lr │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ + lsl sl, lr, #6 │ │ │ │ │ + ldrd r2, [r9, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r6, [sp, #64] @ 0x40 │ │ │ │ │ - strd r8, [sp, #72] @ 0x48 │ │ │ │ │ + strd r6, [sp, #56] @ 0x38 │ │ │ │ │ + strd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - sub r7, fp, r5 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - lsl r5, r7, #4 │ │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - add r3, r1, r7, lsl #4 │ │ │ │ │ - ldrd r8, [r3, lr] │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + sub fp, fp, r3 │ │ │ │ │ + lsl r4, fp, #4 │ │ │ │ │ + str fp, [sp, #208] @ 0xd0 │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ + ldrd r8, [r3, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1784] @ d80 │ │ │ │ │ - ldr r3, [pc, #1784] @ d84 │ │ │ │ │ + ldr r2, [pc, #1812] @ db0 │ │ │ │ │ + ldr r3, [pc, #1812] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [fp, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldrd r6, [r3, r5] │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - add r3, fp, r5 │ │ │ │ │ - ldrd sl, [fp, r5] │ │ │ │ │ + add r3, r5, r4 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd sl, [r5, r4] │ │ │ │ │ ldrd r4, [r3, lr] │ │ │ │ │ - strd sl, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1560] @ d80 │ │ │ │ │ - ldr r3, [pc, #1560] @ d84 │ │ │ │ │ + ldr r2, [pc, #1584] @ db0 │ │ │ │ │ + ldr r3, [pc, #1584] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd sl, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + strd sl, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - strd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r4, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r6, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd sl, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + strd sl, [sp, #232] @ 0xe8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd r4, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr r2, [pc, #1396] @ d8c │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [pc, #1416] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r3, [pc, #1388] @ d90 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r3, [pc, #1408] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1384] @ d94 │ │ │ │ │ - ldr r3, [pc, #1384] @ d98 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1392] @ dc4 │ │ │ │ │ + ldr r3, [pc, #1392] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1320] @ d8c │ │ │ │ │ - ldr r3, [pc, #1320] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1336] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1328] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1300] @ d94 │ │ │ │ │ - ldr r3, [pc, #1300] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #1312] @ dc4 │ │ │ │ │ + ldr r3, [pc, #1312] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1244] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1252] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r2, [pc, #1052] @ d8c │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #1040] @ d90 │ │ │ │ │ + ldr r2, [pc, #1068] @ dbc │ │ │ │ │ + ldr r3, [pc, #1068] @ dc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1028] @ d94 │ │ │ │ │ - ldr r3, [pc, #1028] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #1048] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #1040] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #964] @ d8c │ │ │ │ │ - ldr r3, [pc, #964] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #984] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #976] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #944] @ d94 │ │ │ │ │ - ldr r3, [pc, #944] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #964] @ dc4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #956] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #884] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #896] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldr r2, [pc, #684] @ d8c │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #712] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #672] @ d90 │ │ │ │ │ + ldr r3, [pc, #700] @ dc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #660] @ d94 │ │ │ │ │ - ldr r3, [pc, #660] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #680] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #672] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #596] @ d8c │ │ │ │ │ - ldr r3, [pc, #596] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #616] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #608] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #576] @ d94 │ │ │ │ │ - ldr r3, [pc, #576] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #596] @ dc4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #588] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #516] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #528] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldr r2, [pc, #320] @ d8c │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #352] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #308] @ d90 │ │ │ │ │ + ldr r3, [pc, #340] @ dc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #296] @ d94 │ │ │ │ │ - ldr r3, [pc, #296] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #320] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #312] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #232] @ d8c │ │ │ │ │ - ldr r3, [pc, #232] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #256] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #248] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #212] @ d94 │ │ │ │ │ - ldr r3, [pc, #212] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #236] @ dc4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #228] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #152] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #168] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - b d9c │ │ │ │ │ - .word 0x00000d54 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + b dcc │ │ │ │ │ + .word 0x00000d6c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r2, sp, #368 @ 0x170 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + ldr r6, [sp, #528] @ 0x210 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - lsl r3, r5, #4 │ │ │ │ │ + ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ │ + lsl r3, r6, #4 │ │ │ │ │ ldrd r8, [r1, r3] │ │ │ │ │ ldrd r4, [ip, r3] │ │ │ │ │ strd r8, [r2] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd sl, [ip, r1] │ │ │ │ │ - ldrd r6, [r9, r1] │ │ │ │ │ - strd r6, [sp, #48] @ 0x30 │ │ │ │ │ - strd sl, [sp, #56] @ 0x38 │ │ │ │ │ - ldr fp, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ │ - lsl r4, fp, #4 │ │ │ │ │ - lsl r5, r7, #3 │ │ │ │ │ - ldrd sl, [r9, r4] │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + lsl r3, r8, #3 │ │ │ │ │ + lsl r4, r8, #5 │ │ │ │ │ + ldrd sl, [ip, r3] │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r6, [sp, #24] │ │ │ │ │ + strd sl, [sp, #40] @ 0x28 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ + mov r1, #176 @ 0xb0 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + mul r3, r1, r3 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd sl, [sp, #72] @ 0x48 │ │ │ │ │ - strd r6, [sp, #64] @ 0x40 │ │ │ │ │ + mov sl, r3 │ │ │ │ │ + ldrd r2, [r3, r9] │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - lsl sl, r3, #5 │ │ │ │ │ - add r3, r9, r3, lsl #5 │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ ldrd r8, [r3, lr] │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-328] @ d80 │ │ │ │ │ - ldr r3, [pc, #-328] @ d84 │ │ │ │ │ + ldr r2, [pc, #-300] @ db0 │ │ │ │ │ + ldr r3, [pc, #-300] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r6, [fp, r5] │ │ │ │ │ + ldrd r8, [fp, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - add r3, fp, sl │ │ │ │ │ - ldrd r8, [r3, lr] │ │ │ │ │ - add fp, sl, fp │ │ │ │ │ - ldrd sl, [fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd sl, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + add r3, fp, r4 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd sl, [fp, r4] │ │ │ │ │ + ldrd r4, [r3, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd sl, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, sl │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-548] @ d80 │ │ │ │ │ - ldr r3, [pc, #-548] @ d84 │ │ │ │ │ + ldr r2, [pc, #-524] @ db0 │ │ │ │ │ + ldr r3, [pc, #-524] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - lsl sl, r5, #6 │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + lsl sl, r3, #6 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + mov r3, #184 @ 0xb8 │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r2, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - sub r4, r1, r5 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldrd r2, [r9, r4] │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r2, [sp, #64] @ 0x40 │ │ │ │ │ - strd r6, [sp, #32] │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #528] @ 0x210 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - add r3, r5, r3, lsl #2 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + add r3, r9, ip │ │ │ │ │ + ldrd r6, [r9, ip] │ │ │ │ │ + mov r4, ip │ │ │ │ │ ldrd r8, [r3, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - strd r6, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-760] @ d80 │ │ │ │ │ - ldr r3, [pc, #-760] @ d84 │ │ │ │ │ + ldr r2, [pc, #-740] @ db0 │ │ │ │ │ + ldr r3, [pc, #-740] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r6, [fp, sl] │ │ │ │ │ - ldrd r8, [fp, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r6, [fp, sl] │ │ │ │ │ + ldrd r8, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - add r3, fp, r5 │ │ │ │ │ - ldrd sl, [fp, r5] │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + add r3, fp, r4 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd sl, [fp, r4] │ │ │ │ │ ldrd r4, [r3, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r1, fp │ │ │ │ │ strd sl, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #32] │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-984] @ d80 │ │ │ │ │ - ldr r3, [pc, #-984] @ d84 │ │ │ │ │ + ldr r2, [pc, #-964] @ db0 │ │ │ │ │ + ldr r3, [pc, #-964] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #56] @ 0x38 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ - strd r2, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ + strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #16] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd sl, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r2, [pc, #-1168] @ d8c │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #-1156] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-1172] @ d90 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1168] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1180] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1180] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #-1180] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-1188] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1244] @ d8c │ │ │ │ │ - ldr r3, [pc, #-1244] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-1244] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1252] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1264] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1264] @ d98 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #-1264] @ dc4 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1272] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1320] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldr r3, [pc, #-1324] @ db8 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, sl │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldr r2, [pc, #-1512] @ d8c │ │ │ │ │ + ldr r2, [pc, #-1520] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #-1524] @ d90 │ │ │ │ │ + ldr r3, [pc, #-1532] @ dc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1536] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1536] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr r2, [pc, #-1552] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-1560] @ dc8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1600] @ d8c │ │ │ │ │ - ldr r3, [pc, #-1600] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-1616] @ dbc │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1624] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1620] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1620] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1636] @ dc4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1644] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1680] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1704] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldr r2, [pc, #-1876] @ d8c │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #-1880] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #-1888] @ d90 │ │ │ │ │ + ldr r3, [pc, #-1892] @ dc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1900] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1900] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #-1912] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-1920] @ dc8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1964] @ d8c │ │ │ │ │ - ldr r3, [pc, #-1964] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-1976] @ dbc │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1984] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1984] @ d94 │ │ │ │ │ - ldr r3, [pc, #-1984] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1996] @ dc4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2004] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-2044] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r3, [pc, #-2056] @ db8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldr r2, [pc, #-2244] @ d8c │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #-2248] @ dbc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #-2256] @ d90 │ │ │ │ │ + ldr r3, [pc, #-2260] @ dc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2268] @ d94 │ │ │ │ │ - ldr r3, [pc, #-2268] @ d98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r2, [pc, #-2280] @ dc4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-2288] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2332] @ d8c │ │ │ │ │ - ldr r3, [pc, #-2332] @ d90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2344] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2352] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2352] @ d94 │ │ │ │ │ - ldr r3, [pc, #-2352] @ d98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2364] @ dc4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2372] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-2412] @ d88 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r3, [pc, #-2424] @ db8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2664] @ d80 │ │ │ │ │ - ldr r3, [pc, #-2664] @ d84 │ │ │ │ │ + ldr r2, [pc, #-2676] @ db0 │ │ │ │ │ + ldr r3, [pc, #-2676] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2696] @ d88 │ │ │ │ │ + ldr r3, [pc, #-2708] @ db8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2780] @ d8c │ │ │ │ │ - ldr r3, [pc, #-2780] @ d90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2796] @ dbc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2804] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2800] @ d94 │ │ │ │ │ - ldr r3, [pc, #-2800] @ d98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2816] @ dc4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2824] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2856] @ d8c │ │ │ │ │ - ldr r3, [pc, #-2856] @ d90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2872] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2880] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2876] @ d94 │ │ │ │ │ - ldr r3, [pc, #-2876] @ d98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2892] @ dc4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2900] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #480] @ 0x1e0 │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - strd r0, [sl] │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #540] @ 0x21c │ │ │ │ │ + ldr ip, [sp, #532] @ 0x214 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, r3, lsl #2 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ - lsl r3, r3, #4 │ │ │ │ │ - mov fp, r3 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add sl, ip, ip, lsl #2 │ │ │ │ │ + lsl r3, sl, #4 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #540] @ 0x21c │ │ │ │ │ + ldr lr, [sp, #532] @ 0x214 │ │ │ │ │ + lsl ip, sl, #4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - rsb r3, lr, lr, lsl #4 │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ - ldr r1, [sp, #540] @ 0x21c │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + lsl r1, lr, #4 │ │ │ │ │ + sub r3, r1, lr │ │ │ │ │ lsl fp, r3, #3 │ │ │ │ │ - lsl r1, r1, #4 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, sl │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + strd r0, [r7, fp] │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ │ + lsl lr, sl, #5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - lsl r3, r6, #5 │ │ │ │ │ - mov sl, r3 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r6, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str sl, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl sl, r6, #3 │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3220] @ d80 │ │ │ │ │ - ldr r3, [pc, #-3220] @ d84 │ │ │ │ │ + ldr r2, [pc, #-3216] @ db0 │ │ │ │ │ + ldr r3, [pc, #-3216] @ db4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #368 @ 0x170 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-3264] @ d88 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3264] @ db8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3332] @ d8c │ │ │ │ │ - ldr r3, [pc, #-3332] @ d90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3332] @ dbc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3340] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3352] @ d94 │ │ │ │ │ - ldr r3, [pc, #-3352] @ d98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3352] @ dc4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3360] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3408] @ d8c │ │ │ │ │ - ldr r3, [pc, #-3408] @ d90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3408] @ dbc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3416] @ dc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3428] @ d94 │ │ │ │ │ - ldr r3, [pc, #-3428] @ d98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3428] @ dc4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3436] @ dc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [r6, fp] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2039,107 +2047,107 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r6, sl] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3496] @ 29a4 │ │ │ │ │ - ldr r3, [pc, #3496] @ 29a8 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #3492] @ 29c0 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [pc, #3484] @ 29c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3484] @ 29ac │ │ │ │ │ - ldr r3, [pc, #3484] @ 29b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #3468] @ 29c8 │ │ │ │ │ + ldr r3, [pc, #3468] @ 29cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3448] @ 29b4 │ │ │ │ │ - ldr r3, [pc, #3448] @ 29b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #3432] @ 29d0 │ │ │ │ │ + ldr r3, [pc, #3432] @ 29d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3432] @ 29bc │ │ │ │ │ - ldr r3, [pc, #3432] @ 29c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #3420] @ 29d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3412] @ 29dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3372] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #3372] @ 29d8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #3356] @ 29f0 │ │ │ │ │ + ldr r3, [pc, #3356] @ 29f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3356] @ 29dc │ │ │ │ │ - ldr r3, [pc, #3356] @ 29e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #3340] @ 29f8 │ │ │ │ │ + ldr r3, [pc, #3340] @ 29fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3288] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #3288] @ 29c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #3272] @ 29e0 │ │ │ │ │ + ldr r3, [pc, #3272] @ 29e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3272] @ 29cc │ │ │ │ │ - ldr r3, [pc, #3272] @ 29d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #3256] @ 29e8 │ │ │ │ │ + ldr r3, [pc, #3256] @ 29ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2158,116 +2166,115 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3228] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #3228] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #3224] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #3224] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3052] @ 29a4 │ │ │ │ │ - ldr r3, [pc, #3052] @ 29a8 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #3052] @ 29c0 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #3044] @ 29c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3040] @ 29ac │ │ │ │ │ - ldr r3, [pc, #3040] @ 29b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #3028] @ 29c8 │ │ │ │ │ + ldr r3, [pc, #3028] @ 29cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3004] @ 29b4 │ │ │ │ │ - ldr r3, [pc, #3004] @ 29b8 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #2996] @ 29d0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2988] @ 29d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2984] @ 29bc │ │ │ │ │ - ldr r3, [pc, #2984] @ 29c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #2972] @ 29d8 │ │ │ │ │ + ldr r3, [pc, #2972] @ 29dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #168] @ 0xa8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2932] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #2932] @ 29d8 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #2932] @ 29f0 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldr r3, [pc, #2924] @ 29f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2920] @ 29dc │ │ │ │ │ - ldr r3, [pc, #2920] @ 29e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #2908] @ 29f8 │ │ │ │ │ + ldr r3, [pc, #2908] @ 29fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2852] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #2852] @ 29c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #2840] @ 29e0 │ │ │ │ │ + ldr r3, [pc, #2840] @ 29e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2836] @ 29cc │ │ │ │ │ - ldr r3, [pc, #2836] @ 29d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #2824] @ 29e8 │ │ │ │ │ + ldr r3, [pc, #2824] @ 29ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2276,369 +2283,364 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2772] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #2772] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #2772] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #2772] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr lr, [sp, #540] @ 0x21c │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr lr, [sp, #532] @ 0x214 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ lsl r4, lr, #3 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r2, [pc, #2720] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #2720] @ 2a40 │ │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #2708] @ 2a58 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2696] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2700] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #2700] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2684] @ 2a60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2676] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2644] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #2644] @ 2a40 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2636] @ 2a58 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2624] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2624] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #2624] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2612] @ 2a60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2604] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #2584] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #2580] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r2, [sp, #532] @ 0x214 │ │ │ │ │ + mov sl, #168 @ 0xa8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mul r2, sl, r2 │ │ │ │ │ + mov sl, r2 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #540] @ 0x21c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sl, sl, lsl #1 │ │ │ │ │ - lsl sl, r1, #3 │ │ │ │ │ - rsb r3, r1, r1, lsl #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str sl, [sp, #48] @ 0x30 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr lr, [sp, #540] @ 0x21c │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - lsl r8, lr, #7 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [sp, #532] @ 0x214 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + lsl r4, r2, #7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - str fp, [sp, #40] @ 0x28 │ │ │ │ │ - mov r4, r9 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r5, [sp, #532] @ 0x214 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + mov r7, #88 @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + add r5, r5, r5, lsl #1 │ │ │ │ │ + str r5, [sp, #32] │ │ │ │ │ + lsl r5, r5, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r8, fp, #4 │ │ │ │ │ - ldr lr, [sp, #540] @ 0x21c │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - add lr, lr, r1, lsl #1 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - lsl r9, lr, #3 │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r4, [sp, #532] @ 0x214 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2304] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #2304] @ 2a40 │ │ │ │ │ - strd r0, [r4, r9] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #2328] @ 2a58 │ │ │ │ │ + ldr r3, [pc, #2328] @ 2a5c │ │ │ │ │ + mul r4, r7, r4 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r2, [pc, #2288] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #2288] @ 2a48 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2300] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #2300] @ 2a64 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2232] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #2232] @ 2a40 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r2, [pc, #2252] @ 2a58 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2240] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2216] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #2216] @ 2a48 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #2224] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #2224] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #2180] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #2200] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + add fp, r3, r5 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - add fp, ip, r8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [ip, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [fp, r3] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r6, sl] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [r6, r9] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1824] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #1824] @ 29c8 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #1844] @ 29e0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [pc, #1836] @ 29e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1812] @ 29cc │ │ │ │ │ - ldr r3, [pc, #1812] @ 29d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #1820] @ 29e8 │ │ │ │ │ + ldr r3, [pc, #1820] @ 29ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1856] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #1856] @ 2a28 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #1868] @ 2a40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1860] @ 2a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1836] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #1836] @ 2a30 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #1844] @ 2a48 │ │ │ │ │ + ldr r3, [pc, #1844] @ 2a4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1680] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #1680] @ 29e8 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldr r2, [pc, #1696] @ 2a00 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1688] @ 2a04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1664] @ 29ec │ │ │ │ │ - ldr r3, [pc, #1664] @ 29f0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1676] @ 2a08 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1668] @ 2a0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1644] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #1644] @ 2a08 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1648] @ 2a20 │ │ │ │ │ + ldr r3, [pc, #1648] @ 2a24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1624] @ 2a0c │ │ │ │ │ - ldr r3, [pc, #1624] @ 2a10 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #1636] @ 2a28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1628] @ 2a2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2657,120 +2659,120 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1536] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #1536] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #1556] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #1556] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1372] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #1372] @ 29c8 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #1392] @ 29e0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r3, [pc, #1384] @ 29e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1360] @ 29cc │ │ │ │ │ - ldr r3, [pc, #1360] @ 29d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [pc, #1368] @ 29e8 │ │ │ │ │ + ldr r3, [pc, #1368] @ 29ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1404] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #1404] @ 2a28 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #1412] @ 2a40 │ │ │ │ │ + ldr r3, [pc, #1412] @ 2a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1384] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #1384] @ 2a30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #1400] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1392] @ 2a4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1228] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #1228] @ 29e8 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1244] @ 2a00 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1236] @ 2a04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1212] @ 29ec │ │ │ │ │ - ldr r3, [pc, #1212] @ 29f0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldr r2, [pc, #1224] @ 2a08 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1216] @ 2a0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1192] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #1192] @ 2a08 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #1200] @ 2a20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1192] @ 2a24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1172] @ 2a0c │ │ │ │ │ - ldr r3, [pc, #1172] @ 2a10 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1176] @ 2a28 │ │ │ │ │ + ldr r3, [pc, #1176] @ 2a2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2787,296 +2789,302 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1108] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #1108] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #1128] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #1128] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + lsl r6, r7, #3 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, r7] │ │ │ │ │ + strd r0, [r3, r6] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldrd r8, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r2, [pc, #984] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #984] @ 2a40 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #1000] @ 2a58 │ │ │ │ │ + strd r0, [r3, r6] │ │ │ │ │ + ldr r3, [pc, #996] @ 2a5c │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r2, [pc, #964] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #964] @ 2a48 │ │ │ │ │ + ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r2, [pc, #972] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #972] @ 2a64 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #908] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #908] @ 2a40 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r2, [pc, #924] @ 2a58 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #912] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #892] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #892] @ 2a48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldr r2, [pc, #900] @ 2a60 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r3, [pc, #892] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #852] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #868] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp] │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #540] @ 0x21c │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - lsl sl, r1, #6 │ │ │ │ │ - add r4, r5, r1, lsl #6 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r5, sl] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr sl, [sp, #532] @ 0x214 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + lsl sl, sl, #6 │ │ │ │ │ + add r4, fp, sl │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r8, r5 │ │ │ │ │ - strd r0, [r4, ip] │ │ │ │ │ - ldr r1, [sp, #540] @ 0x21c │ │ │ │ │ - sub r4, lr, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + mov r3, #184 @ 0xb8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r5, [sp, #532] @ 0x214 │ │ │ │ │ + strd r0, [r4, ip] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r5, [sp, #540] @ 0x21c │ │ │ │ │ - add r5, r5, r1, lsl #2 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - ldr r2, [pc, #596] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #596] @ 2a40 │ │ │ │ │ - strd r0, [r8, r5] │ │ │ │ │ + ldr r4, [sp, #532] @ 0x214 │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mul r4, r3, r4 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r2, [pc, #624] @ 2a58 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [pc, #616] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r2, [pc, #580] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #580] @ 2a48 │ │ │ │ │ + ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #600] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #600] @ 2a64 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #524] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #524] @ 2a40 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #552] @ 2a58 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #540] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #508] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #508] @ 2a48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #524] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #524] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #472] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #500] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r3, [sp, #540] @ 0x21c │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, r4, r3 │ │ │ │ │ - lsl r4, r3, #4 │ │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #532] @ 0x214 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, lr, r3 │ │ │ │ │ + lsl r5, r3, #4 │ │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #128] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #128] @ 29d8 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #156] @ 29f0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r3, [pc, #148] @ 29f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #112] @ 29dc │ │ │ │ │ - ldr r3, [pc, #112] @ 29e0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #136] @ 29f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #128] @ 29fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #120] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #120] @ 2a18 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - b 2a50 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #144] @ 2a30 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #136] @ 2a34 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #124] @ 2a38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + b 2a6c │ │ │ │ │ .word 0x1d101ee0 │ │ │ │ │ .word 0x3feefea2 │ │ │ │ │ .word 0xfa1c0796 │ │ │ │ │ .word 0x3fcfd511 │ │ │ │ │ .word 0x3c182b51 │ │ │ │ │ .word 0x3fe1257e │ │ │ │ │ .word 0xff642e86 │ │ │ │ │ @@ -3112,79 +3120,70 @@ │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-76] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-76] @ 2a20 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-60] @ 2a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-200] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-200] @ 29f8 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #-176] @ 2a10 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-184] @ 2a14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-220] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-220] @ 2a00 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r2, [pc, #-196] @ 2a18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-204] @ 2a1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-292] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #-292] @ 29e8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #-268] @ 2a00 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-276] @ 2a04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-312] @ 29ec │ │ │ │ │ - ldr r3, [pc, #-312] @ 29f0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #-288] @ 2a08 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-296] @ 2a0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3203,122 +3202,121 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-392] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-392] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #-360] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #-360] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-516] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #-516] @ 29d8 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-496] @ 29f0 │ │ │ │ │ + ldr r3, [pc, #-496] @ 29f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-532] @ 29dc │ │ │ │ │ - ldr r3, [pc, #-532] @ 29e0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #-512] @ 29f8 │ │ │ │ │ + ldr r3, [pc, #-512] @ 29fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-524] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #-524] @ 2a18 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #-496] @ 2a30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-504] @ 2a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-544] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-544] @ 2a20 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #-516] @ 2a38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-524] @ 2a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-664] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-664] @ 29f8 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-640] @ 2a10 │ │ │ │ │ + ldr r3, [pc, #-640] @ 2a14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-680] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-680] @ 2a00 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #-652] @ 2a18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-660] @ 2a1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-752] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #-752] @ 29e8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #-724] @ 2a00 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-732] @ 2a04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-772] @ 29ec │ │ │ │ │ - ldr r3, [pc, #-772] @ 29f0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #-744] @ 2a08 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-752] @ 2a0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3327,363 +3325,364 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-872] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-872] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #-836] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #-836] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp] │ │ │ │ │ - ldr r2, [pc, #-920] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-920] @ 2a40 │ │ │ │ │ - strd r0, [r8, r5] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldr r2, [pc, #-884] @ 2a58 │ │ │ │ │ + ldr r3, [pc, #-884] @ 2a5c │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-936] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-936] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-908] @ 2a60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-916] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-992] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-992] @ 2a40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-964] @ 2a58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-972] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1012] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-1012] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-984] @ 2a60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-992] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1052] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #-1016] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd sl, [sp, #152] @ 0x98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr sl, [sp, #532] @ 0x214 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r1, #176 @ 0xb0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldr sl, [sp, #24] │ │ │ │ │ - strd r8, [sp, #24] │ │ │ │ │ - lsl sl, sl, #4 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mul sl, r1, sl │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - ldr lr, [sp, #540] @ 0x21c │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r8, r3, lr │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #532] @ 0x214 │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + add r8, r1, r8 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ lsl r8, r8, #3 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r4, r9 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ - ldr r1, [sp, #540] @ 0x21c │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + ldr r1, [sp, #532] @ 0x214 │ │ │ │ │ sub lr, lr, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ lsl r8, lr, #3 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - lsl r9, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1316] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-1316] @ 2a40 │ │ │ │ │ - strd r0, [r4, r9] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #-1276] @ 2a58 │ │ │ │ │ + lsl r9, r5, #5 │ │ │ │ │ + ldr r3, [pc, #-1280] @ 2a5c │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r2, [pc, #-1332] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-1332] @ 2a48 │ │ │ │ │ + ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1304] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #-1304] @ 2a64 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1388] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-1388] @ 2a40 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-1352] @ 2a58 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1364] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1404] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-1404] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1380] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #-1380] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1440] @ 2a4c │ │ │ │ │ + ldr r3, [pc, #-1404] @ 2a68 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - add fp, r3, r8 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + add fp, ip, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1748] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-1748] @ 29f8 │ │ │ │ │ + ldr r2, [pc, #-1712] @ 2a10 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r3, [pc, #-1720] @ 2a14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1760] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-1760] @ 2a00 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #-1732] @ 2a18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1740] @ 2a1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1792] @ 2a0c │ │ │ │ │ - ldr r3, [pc, #-1792] @ 2a10 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldr r2, [pc, #-1764] @ 2a28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1772] @ 2a2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1828] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-1828] @ 2a08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldr r2, [pc, #-1800] @ 2a20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1808] @ 2a24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1888] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #-1888] @ 2a18 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #-1860] @ 2a30 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1868] @ 2a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1908] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-1908] @ 2a20 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #-1880] @ 2a38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1888] @ 2a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1944] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #-1944] @ 2a28 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #-1920] @ 2a40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1928] @ 2a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1964] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-1964] @ 2a30 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldr r2, [pc, #-1940] @ 2a48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1948] @ 2a4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3707,115 +3706,116 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2084] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-2084] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #-2052] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #-2052] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2200] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-2200] @ 29f8 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2180] @ 2a10 │ │ │ │ │ + ldr r3, [pc, #-2180] @ 2a14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2216] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-2216] @ 2a00 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #-2196] @ 2a18 │ │ │ │ │ + ldr r3, [pc, #-2196] @ 2a1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2252] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-2252] @ 2a08 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldr r2, [pc, #-2228] @ 2a20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2236] @ 2a24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2272] @ 2a0c │ │ │ │ │ - ldr r3, [pc, #-2272] @ 2a10 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldr r2, [pc, #-2248] @ 2a28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2256] @ 2a2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2340] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #-2340] @ 2a18 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #-2316] @ 2a30 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2324] @ 2a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2356] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-2356] @ 2a20 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #-2336] @ 2a38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2344] @ 2a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2396] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #-2396] @ 2a28 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldr r2, [pc, #-2376] @ 2a40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2384] @ 2a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2416] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-2416] @ 2a30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #-2396] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2404] @ 2a4c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3846,197 +3846,198 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2560] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-2560] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #-2532] @ 2a50 │ │ │ │ │ + ldr r3, [pc, #-2532] @ 2a54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ - lsl r4, r2, #5 │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r8, [sp, #532] @ 0x214 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r5, [sp] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + lsl r4, r8, #5 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ add r8, r5, r4 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2636] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-2636] @ 2a40 │ │ │ │ │ + ldr r2, [pc, #-2608] @ 2a58 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [pc, #-2616] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r2, [pc, #-2652] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-2652] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2632] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #-2632] @ 2a64 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2708] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-2708] @ 2a40 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-2680] @ 2a58 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2692] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2724] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-2724] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-2708] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #-2708] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2760] @ 2a4c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2748] @ 2a68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r9, r8, ip │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r8, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ + mov r8, #152 @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r9, ip] │ │ │ │ │ - ldr r8, [sp, #540] @ 0x21c │ │ │ │ │ mov r0, r6 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr ip, [sp, #532] @ 0x214 │ │ │ │ │ + mul ip, r8, ip │ │ │ │ │ + mov r8, ip │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - add r8, r8, r9, lsl #1 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ strd r0, [r7, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ + lsl r9, r1, #3 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r2, [pc, #-3000] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-3000] @ 2a40 │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ + ldr r2, [pc, #-2980] @ 2a58 │ │ │ │ │ + ldr r3, [pc, #-2980] @ 2a5c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r2, [pc, #-3020] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-3020] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3004] @ 2a60 │ │ │ │ │ + ldr r3, [pc, #-3004] @ 2a64 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3076] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-3076] @ 2a40 │ │ │ │ │ + ldr r2, [pc, #-3052] @ 2a58 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3064] @ 2a5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3092] @ 2a44 │ │ │ │ │ - ldr r3, [pc, #-3092] @ 2a48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3076] @ 2a60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-3084] @ 2a64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-3132] @ 2a4c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3124] @ 2a68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ @@ -4045,82 +4046,87 @@ │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - lsl r2, r1, #6 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ + lsl r2, r2, #6 │ │ │ │ │ + str r2, [sp, #32] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ strd r0, [r3, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ lsl r6, lr, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + ldr r2, [sp, #476] @ 0x1dc │ │ │ │ │ add r1, r9, r2 │ │ │ │ │ add r2, fp, r2 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ │ + str r1, [sp, #472] @ 0x1d8 │ │ │ │ │ add r3, r7, r2 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - str r3, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ add r3, r7, r2 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r2, [sp, #492] @ 0x1ec │ │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #536] @ 0x218 │ │ │ │ │ - ldr r3, [sp, #540] @ 0x21c │ │ │ │ │ + str r3, [sp, #528] @ 0x210 │ │ │ │ │ + ldr r3, [sp, #532] @ 0x214 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ - str r3, [sp, #540] @ 0x21c │ │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ │ + str r3, [sp, #532] @ 0x214 │ │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r3, [sp, #544] @ 0x220 │ │ │ │ │ - bne 58 │ │ │ │ │ - add sp, sp, #500 @ 0x1f4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ │ + bne 6c │ │ │ │ │ + add sp, sp, #492 @ 0x1ec │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000037c4 : │ │ │ │ │ +000037dc : │ │ │ │ │ fftw_codelet_n1_25(): │ │ │ │ │ - ldr r2, [pc, #12] @ 37d8 │ │ │ │ │ - ldr r1, [pc, #12] @ 37dc │ │ │ │ │ + ldr r2, [pc, #12] @ 37f0 │ │ │ │ │ + ldr r1, [pc, #12] @ 37f4 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffc828 │ │ │ │ │ + .word 0xffffc810 │ │ │ ├── n1_3.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1988 (bytes into file) │ │ │ │ │ + Start of section headers: 2020 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x7c4: │ │ │ │ │ +There are 13 section headers, starting at offset 0x7e4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000414 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000634 000110 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000448 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000448 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000448 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 00044d 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000744 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 00048d 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00048d 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 0004b8 000110 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 0005c8 000069 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 000754 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000434 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000654 000110 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000468 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000468 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000468 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 00046d 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000764 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 0004ad 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0004ad 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 0004d8 000110 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0005e8 000069 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000774 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 17 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 1016 FUNC LOCAL DEFAULT 1 n1_3 │ │ │ │ │ - 3: 000003ec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 000003f8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 0000040c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 1048 FUNC LOCAL DEFAULT 1 n1_3 │ │ │ │ │ + 3: 0000040c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000418 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 0000042c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 14: 000003f8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_3 │ │ │ │ │ + 14: 00000418 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_3 │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,42 +1,42 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x634 contains 34 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x654 contains 34 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000090 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000108 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000124 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000138 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000014c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000160 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000100 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000118 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000134 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000148 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000015c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000170 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000188 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000258 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000270 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000027c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000030c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000320 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000330 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000374 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000408 00000f1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -0000040c 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000180 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000198 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000027c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000294 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000308 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000031c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000330 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000344 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000354 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000036c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000398 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 00000f1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +0000042c 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x744 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x764 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001002 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,102 +1,106 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_3(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #68 @ 0x44 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r2 │ │ │ │ │ mov r5, r3 │ │ │ │ │ - ldr lr, [sp, #116] @ 0x74 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #68 @ 0x44 │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ + ldr lr, [sp, #116] @ 0x74 │ │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ │ - ble 20c │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + ble 21c │ │ │ │ │ lsl r1, r2, #3 │ │ │ │ │ - lsl r2, r2, #4 │ │ │ │ │ cmp lr, #1 │ │ │ │ │ cmpeq r0, #1 │ │ │ │ │ + lsl r2, r2, #4 │ │ │ │ │ + moveq r4, ip │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ str r2, [sp, #28] │ │ │ │ │ lsl r2, r3, #4 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - moveq r4, ip │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ str r2, [sp, #32] │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ - bne 214 │ │ │ │ │ + bne 238 │ │ │ │ │ ldrd r2, [fp] │ │ │ │ │ ldrd r6, [sl] │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ strd r2, [sp] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r8, [sl, r3] │ │ │ │ │ ldrd r6, [sl, r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sl, r3] │ │ │ │ │ + add sl, sl, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add sl, sl, #8 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #820] @ 3ec │ │ │ │ │ - ldr r3, [pc, #820] @ 3f0 │ │ │ │ │ + ldr r2, [pc, #836] @ 40c │ │ │ │ │ + ldr r3, [pc, #836] @ 410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - ldrd r8, [fp, r3] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldrd r8, [fp, r3] │ │ │ │ │ ldrd r6, [fp, r1] │ │ │ │ │ + add fp, fp, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #768] @ 3ec │ │ │ │ │ - ldr r3, [pc, #768] @ 3f0 │ │ │ │ │ + ldr r2, [pc, #780] @ 40c │ │ │ │ │ + ldr r3, [pc, #780] @ 410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add fp, fp, #8 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp] │ │ │ │ │ strd r0, [r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #688] @ 3f4 │ │ │ │ │ + ldr r3, [pc, #704] @ 414 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -107,124 +111,129 @@ │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [pc, #604] @ 3f4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #616] @ 414 │ │ │ │ │ strd r0, [r4, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r4, r4, #8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r4, r4, #8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r5, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ add r5, r5, #8 │ │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ │ - bne 60 │ │ │ │ │ + bne 70 │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, lr, #3 │ │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, ip │ │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ │ ldrd r2, [fp] │ │ │ │ │ ldrd r6, [sl] │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ strd r2, [sp] │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r8, [sl, r3] │ │ │ │ │ ldrd r6, [sl, r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + ldrd r8, [sl, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #368] @ 3ec │ │ │ │ │ - ldr r3, [pc, #368] @ 3f0 │ │ │ │ │ + ldr r2, [pc, #364] @ 40c │ │ │ │ │ + ldr r3, [pc, #364] @ 410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldr r3, [sp, #24] │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + ldrd r6, [fp, r3] │ │ │ │ │ ldrd r8, [fp, r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #316] @ 3ec │ │ │ │ │ - ldr r3, [pc, #316] @ 3f0 │ │ │ │ │ + ldr r2, [pc, #312] @ 40c │ │ │ │ │ + ldr r3, [pc, #312] @ 410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r4] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #240] @ 3f4 │ │ │ │ │ + ldr r3, [pc, #236] @ 414 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -241,16 +250,16 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [pc, #156] @ 3f4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #148] @ 414 │ │ │ │ │ strd r0, [r4, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -281,25 +290,24 @@ │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ add r4, r4, r3 │ │ │ │ │ add r5, r5, r3 │ │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ │ - bne 228 │ │ │ │ │ - add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 24c │ │ │ │ │ + b 21c │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ │ │ │ │ │ -000003f8 : │ │ │ │ │ +00000418 : │ │ │ │ │ fftw_codelet_n1_3(): │ │ │ │ │ - ldr r2, [pc, #12] @ 40c │ │ │ │ │ - ldr r1, [pc, #12] @ 410 │ │ │ │ │ + ldr r2, [pc, #12] @ 42c │ │ │ │ │ + ldr r1, [pc, #12] @ 430 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffbf4 │ │ │ │ │ + .word 0xfffffbd4 │ │ │ ├── n1_32.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 16948 (bytes into file) │ │ │ │ │ + Start of section headers: 17004 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x4234: │ │ │ │ │ +There are 13 section headers, starting at offset 0x426c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0030b8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 003354 000e60 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0030ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0030ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0030ec 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0030f2 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0041b4 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 003132 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 003132 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 003160 000150 10 11 13 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 0032b0 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0041c4 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0030f0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00338c 000e60 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 003124 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 003124 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 003124 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 00312a 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0041ec 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 00316a 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 00316a 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 003198 000150 10 11 13 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 0032e8 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 0041fc 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 21 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 12444 FUNC LOCAL DEFAULT 1 n1_32 │ │ │ │ │ - 3: 00000d5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000d7c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 0000280c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002844 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 000030b0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 12500 FUNC LOCAL DEFAULT 1 n1_32 │ │ │ │ │ + 3: 00000d6c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000d8c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002844 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 0000287c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 000030e8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 18: 0000309c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_32 │ │ │ │ │ + 18: 000030d4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_32 │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,468 +1,468 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x3354 contains 460 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x338c contains 460 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000078 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000090 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000100 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000118 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000140 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000015c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000178 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000018c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000022c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000264 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000027c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000030c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000378 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000394 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000400 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000040c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000424 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000440 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000458 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000474 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000480 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000498 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000518 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000530 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000056c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000584 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000088 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000110 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000128 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000150 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000016c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000188 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000019c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000204 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000023c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000274 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000028c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000031c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000334 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000358 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000374 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000388 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000410 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000041c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000434 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000440 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000450 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000468 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000484 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000490 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000500 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000528 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000540 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000057c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000594 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000005ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000600 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000061c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000638 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000654 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000668 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000684 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000710 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000720 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000738 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000754 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000768 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000778 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000078c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000814 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000838 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000850 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000888 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000091c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000938 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000950 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000096c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000988 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000099c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a04 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a1c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a38 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a54 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a9c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000afc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b68 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b90 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000be0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bfc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c2c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cc8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ce4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d28 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d44 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d5c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000d60 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000d90 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dd0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e10 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e2c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000610 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000062c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000648 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000664 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000678 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000694 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000708 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000720 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000748 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000764 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000778 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000788 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000079c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000824 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000848 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000860 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000898 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000914 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000092c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000960 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000097c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000998 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a2c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a90 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ac0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ad8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000af0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b24 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c38 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c54 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c88 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ca0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ccc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d30 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d6c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000d70 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000d98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dd8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000df4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e18 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e34 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000e60 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000e88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000ea0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ebc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ee4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000efc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f18 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f34 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f4c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f68 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f84 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fa0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fc8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fd4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001008 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001024 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000103c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001058 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001074 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001090 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000109c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001114 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001144 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001160 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000119c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001200 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001234 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000124c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001274 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001290 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001310 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000132c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001348 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001374 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001390 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f14 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f64 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f80 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f9c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fa8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fc4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fd0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fe8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001000 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000101c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001034 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000104c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001068 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001084 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001090 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010b4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001104 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001134 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001150 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000118c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001224 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000123c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001264 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001284 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000130c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001328 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001344 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001370 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000138c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001404 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001420 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000143c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001468 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001484 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001498 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001518 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001524 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001540 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000154c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001564 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001580 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000159c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001604 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001610 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000162c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001638 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000164c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001660 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000166c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001688 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001700 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001718 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000172c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001748 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001764 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001778 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001794 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017c0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001808 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001824 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000149c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001504 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001520 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000152c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001548 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001554 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000156c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001588 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001610 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000161c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001634 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001640 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001654 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001668 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001674 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001690 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016c4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000170c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001724 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001738 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001754 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001770 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001788 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017d0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001818 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001834 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001848 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001854 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001870 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001888 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001908 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001930 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001958 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000197c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001998 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a14 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a38 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a4c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a68 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a84 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a98 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ab4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001acc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ae4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b00 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b14 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b30 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b4c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b60 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ba8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bc8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001be4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bfc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c28 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c50 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cdc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d5c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d78 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d94 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001da0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001db8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dc4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ddc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001df8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e14 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e20 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e3c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e58 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ea4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ec4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ed8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f08 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f24 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f44 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f74 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f84 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fb8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fd0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000185c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001868 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001884 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000190c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001924 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001954 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000197c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a10 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a28 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a90 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001aac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ac0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001adc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001af8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b10 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b2c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b5c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b74 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ba4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bc0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bd0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001be4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bf0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c0c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c50 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c64 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c94 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ca8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cd4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cf4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d38 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d54 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d6c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d8c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001da8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dc4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dd0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001de8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001df4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e28 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e44 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e50 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e6c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e78 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e88 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ea0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ebc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ed4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ef0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f1c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f38 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f50 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f74 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f8c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fa4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fb4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fcc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001fe8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002004 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002020 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002038 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002050 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000206c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002088 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002104 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002124 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002138 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000214c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002160 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002178 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002198 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002210 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002228 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002238 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002254 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002270 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002288 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002000 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002018 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002034 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002050 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002068 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002080 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000209c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002100 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000211c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002134 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002154 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002168 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000217c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002190 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002208 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002224 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002240 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002258 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002268 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002284 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000022a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022f4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002308 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002304 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002320 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000233c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002350 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002368 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002384 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002408 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000241c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002438 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002468 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002484 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002498 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002518 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000252c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002334 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000234c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002368 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000237c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002394 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023ac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023e4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002414 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002434 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002448 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002464 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002488 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024d0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002518 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002538 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000254c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002564 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002574 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002588 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002600 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002618 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002630 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000264c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002668 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002684 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002698 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026cc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002714 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002730 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000274c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002760 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000277c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002798 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002848 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000285c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002874 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002888 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002898 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028c0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002910 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002928 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002938 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002950 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000296c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002984 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002994 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029f4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a10 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a2c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a48 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a74 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a90 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002aa4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002abc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ad8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002af4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b10 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b24 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b5c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b70 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b8c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bc8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002be0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bf8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c1c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c40 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c70 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c90 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ca8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cb8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cd4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cf0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d08 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000256c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002584 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002594 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025c4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025ec 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002604 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002620 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002638 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002650 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000266c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002688 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026d0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002700 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002718 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002734 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002750 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000276c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002780 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000279c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027bc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002808 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002828 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000287c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002894 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028d8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002900 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002914 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002934 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000294c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000295c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002974 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002990 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a00 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a34 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a50 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a6c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a80 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a98 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ab4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ac8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ae0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002afc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b18 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b34 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b48 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b64 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b94 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ba8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bc4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002be4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bf8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c10 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c24 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c38 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c68 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c84 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c98 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cb8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cd0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ce0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cfc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002d18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d34 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d50 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d68 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d80 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002db8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dd4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002de8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e00 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e1c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e48 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e64 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e80 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e9c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002eb0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ecc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ee8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002efc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f18 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f40 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f54 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f6c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f84 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f9c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fac 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fd0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003000 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003020 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003038 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030ac 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -000030b0 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00002d30 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d40 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d5c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d78 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d90 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002da8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dc0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ddc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002df8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e0c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e24 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e40 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e54 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e6c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e84 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ea0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ebc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ed0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002eec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f0c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f20 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f3c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f58 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f7c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f90 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fa8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fbc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fcc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ff0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003010 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003024 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003044 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000305c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030e4 0000131d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +000030e8 00000a03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x41b4 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x41ec contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001402 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,285 +1,289 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_32(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #620 @ 0x26c │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ str r0, [sp, #600] @ 0x258 │ │ │ │ │ ldr r0, [sp, #664] @ 0x298 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - ldr r1, [pc, #3392] @ d5c │ │ │ │ │ + ldr r1, [pc, #3392] @ d6c │ │ │ │ │ cmp r0, #0 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ - ble 3094 │ │ │ │ │ + ble 30b8 │ │ │ │ │ ldr r0, [sp, #668] @ 0x29c │ │ │ │ │ mov sl, r2 │ │ │ │ │ + mov fp, r3 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #604] @ 0x25c │ │ │ │ │ ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ │ - mov fp, r3 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #608] @ 0x260 │ │ │ │ │ - ldr r0, [pc, #3348] @ d60 │ │ │ │ │ + ldr r0, [pc, #3348] @ d70 │ │ │ │ │ ldr r1, [r1, r0] │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ str r1, [sp, #612] @ 0x264 │ │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl r8, r3, #7 │ │ │ │ │ ldrd r6, [r9, r8] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ str r8, [sp, #8] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ ldrd r4, [r2] │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ lsl r8, r3, #6 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ - add r3, r9, r3, lsl #6 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ add r3, r2, r8 │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ ldrd r8, [r9, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #24] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r4, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r4, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #600] @ 0x258 │ │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ + ldr r8, [sp, #600] @ 0x258 │ │ │ │ │ lsl ip, r3, #5 │ │ │ │ │ - add r3, r8, r3, lsl #5 │ │ │ │ │ + add r3, r8, ip │ │ │ │ │ ldrd r4, [r8, ip] │ │ │ │ │ + str ip, [sp, #24] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ - str ip, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ add r3, r2, ip │ │ │ │ │ ldrd r4, [r2, ip] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldr r7, [sp, #656] @ 0x290 │ │ │ │ │ - rsb ip, r3, r3, lsl #3 │ │ │ │ │ - lsl r9, ip, #5 │ │ │ │ │ - str ip, [sp, #32] │ │ │ │ │ - add ip, r7, r7, lsl #1 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ - ldrd r4, [r8, r9] │ │ │ │ │ + lsl ip, r3, #3 │ │ │ │ │ + sub r3, ip, r3 │ │ │ │ │ + add r7, r7, r7, lsl #1 │ │ │ │ │ + lsl r9, r3, #5 │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ mov r3, r8 │ │ │ │ │ - lsl r8, ip, #5 │ │ │ │ │ + ldrd r4, [r8, r9] │ │ │ │ │ + lsl r8, r7, #5 │ │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ ldrd r6, [r1, r9] │ │ │ │ │ ldrd r8, [r8, r1] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ @@ -289,117 +293,117 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2392] @ d64 │ │ │ │ │ - ldr r3, [pc, #2392] @ d68 │ │ │ │ │ + ldr r2, [pc, #2392] @ d74 │ │ │ │ │ + ldr r3, [pc, #2392] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2356] @ d64 │ │ │ │ │ - ldr r3, [pc, #2356] @ d68 │ │ │ │ │ + ldr r2, [pc, #2356] @ d74 │ │ │ │ │ + ldr r3, [pc, #2356] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2276] @ d64 │ │ │ │ │ - ldr r3, [pc, #2276] @ d68 │ │ │ │ │ + ldr r2, [pc, #2276] @ d74 │ │ │ │ │ + ldr r3, [pc, #2276] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2240] @ d64 │ │ │ │ │ - ldr r3, [pc, #2240] @ d68 │ │ │ │ │ + ldr r2, [pc, #2240] @ d74 │ │ │ │ │ + ldr r3, [pc, #2240] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldr r4, [sp, #656] @ 0x290 │ │ │ │ │ ldr r2, [sp, #600] @ 0x258 │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ lsl r9, r4, #4 │ │ │ │ │ - add r3, r2, r4, lsl #4 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + add r3, r2, r9 │ │ │ │ │ ldrd r4, [r2, r9] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ add r3, r1, r9 │ │ │ │ │ ldrd r4, [r1, r9] │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r4, [sp, #656] @ 0x290 │ │ │ │ │ ldr r2, [sp, #600] @ 0x258 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ add r4, r4, r4, lsl #2 │ │ │ │ │ lsl r8, r4, #4 │ │ │ │ │ - add r3, r2, r4, lsl #4 │ │ │ │ │ - ldrd r6, [r3, ip] │ │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ │ + add r3, r2, r8 │ │ │ │ │ ldrd r4, [r2, r8] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -407,16 +411,16 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ @@ -428,131 +432,131 @@ │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r4, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1868] @ d74 │ │ │ │ │ - ldr r3, [pc, #1868] @ d78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1860] @ d84 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1852] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r2, [pc, #1828] @ d6c │ │ │ │ │ + ldr r2, [pc, #1828] @ d7c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1824] @ d70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1816] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r2, [pc, #1780] @ d6c │ │ │ │ │ + ldr r2, [pc, #1780] @ d7c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1776] @ d70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1768] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1764] @ d74 │ │ │ │ │ - ldr r3, [pc, #1764] @ d78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1756] @ d84 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1748] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1668] @ d6c │ │ │ │ │ - ldr r3, [pc, #1668] @ d70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1660] @ d7c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1652] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1648] @ d74 │ │ │ │ │ - ldr r3, [pc, #1648] @ d78 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #1648] @ d84 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1636] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1608] @ d74 │ │ │ │ │ - ldr r3, [pc, #1608] @ d78 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #1608] @ d84 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1596] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1576] @ d6c │ │ │ │ │ - ldr r3, [pc, #1576] @ d70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1568] @ d7c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1560] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -568,26 +572,26 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #656] @ 0x290 │ │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ │ - sub r7, r9, r7 │ │ │ │ │ - lsl r9, r7, #4 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r5, [sp, #656] @ 0x290 │ │ │ │ │ + sub r5, r9, r5 │ │ │ │ │ + lsl r9, r5, #4 │ │ │ │ │ + str r5, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r4, [r3, r9] │ │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - lsl r8, r6, #4 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl r8, lr, #4 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ @@ -608,25 +612,25 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ - lsl r8, r2, #4 │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, r2, lsl #4 │ │ │ │ │ + lsl r8, r7, #4 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -638,30 +642,30 @@ │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ @@ -673,57 +677,57 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1048] @ d74 │ │ │ │ │ - ldr r3, [pc, #1048] @ d78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1040] @ d84 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1032] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldr r2, [pc, #1008] @ d6c │ │ │ │ │ + ldr r2, [pc, #1008] @ d7c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1004] @ d70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #996] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldr r2, [pc, #968] @ d74 │ │ │ │ │ + ldr r2, [pc, #968] @ d84 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #964] @ d78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #956] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #936] @ d6c │ │ │ │ │ - ldr r3, [pc, #936] @ d70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #928] @ d7c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #920] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -732,56 +736,56 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #836] @ d6c │ │ │ │ │ - ldr r3, [pc, #836] @ d70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #828] @ d7c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #820] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #816] @ d74 │ │ │ │ │ - ldr r3, [pc, #816] @ d78 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #808] @ d84 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #800] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #760] @ d6c │ │ │ │ │ - ldr r3, [pc, #760] @ d70 │ │ │ │ │ + ldr r2, [pc, #760] @ d7c │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #748] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #744] @ d74 │ │ │ │ │ - ldr r3, [pc, #744] @ d78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #736] @ d84 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #728] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -790,16 +794,16 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -811,600 +815,595 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp, #656] @ 0x290 │ │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ │ - sub r8, r5, r2 │ │ │ │ │ + ldr r6, [sp, #656] @ 0x290 │ │ │ │ │ + sub r8, r2, r6 │ │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ lsl r8, r8, #3 │ │ │ │ │ - lsl r9, r7, #3 │ │ │ │ │ ldrd r4, [r3, r8] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + lsl r9, r2, #3 │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ ldrd r6, [r1, r9] │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ - lsl r8, ip, #3 │ │ │ │ │ - add r3, r9, ip, lsl #3 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ + lsl r8, lr, #3 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, r2] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - mov r5, r9 │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ - ldrd r6, [r9, r4] │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + lsl r8, r7, #3 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r9] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - add r3, r1, r4 │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r3, r1, r8 │ │ │ │ │ + ldrd r4, [r1, r8] │ │ │ │ │ + ldrd r6, [r3, r9] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r6, #88 @ 0x58 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ + ldr r2, [sp, #656] @ 0x290 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + mov lr, #216 @ 0xd8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r4, r3, r4 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldrd r6, [r5, r4] │ │ │ │ │ - ldr r5, [sp, #656] @ 0x290 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - add r5, r5, r2, lsl #1 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - ldrd r8, [r9, r5] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r3, [sp, #600] @ 0x258 │ │ │ │ │ + mul r2, lr, r2 │ │ │ │ │ + ldrd r4, [r3, r2] │ │ │ │ │ + mov r9, r2 │ │ │ │ │ + ldr r2, [sp, #656] @ 0x290 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mul r2, r6, r2 │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ + mov r8, r2 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ - b d7c │ │ │ │ │ + ldrd r6, [r1, r8] │ │ │ │ │ + ldrd r4, [r1, r9] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + b d8c │ │ │ │ │ .word 0x00000d38 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ - ldrd r4, [r5, r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-584] @ d64 │ │ │ │ │ - ldr r3, [pc, #-584] @ d68 │ │ │ │ │ + ldr r2, [pc, #-564] @ d74 │ │ │ │ │ + ldr r3, [pc, #-564] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-624] @ d64 │ │ │ │ │ - ldr r3, [pc, #-624] @ d68 │ │ │ │ │ + ldr r2, [pc, #-604] @ d74 │ │ │ │ │ + ldr r3, [pc, #-604] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-824] @ d64 │ │ │ │ │ - ldr r3, [pc, #-824] @ d68 │ │ │ │ │ + ldr r2, [pc, #-796] @ d74 │ │ │ │ │ + ldr r3, [pc, #-796] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-864] @ d64 │ │ │ │ │ - ldr r3, [pc, #-864] @ d68 │ │ │ │ │ + ldr r2, [pc, #-832] @ d74 │ │ │ │ │ + ldr r3, [pc, #-832] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r4, [r9, lr] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, lr │ │ │ │ │ + ldr r9, [sp, #600] @ 0x258 │ │ │ │ │ + add r3, r9, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - add r3, r1, lr │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ + add r3, r1, ip │ │ │ │ │ + ldrd r4, [r1, ip] │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #656] @ 0x290 │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r5 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ - ldrd r6, [r3, ip] │ │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ + add r8, ip, r3 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - lsl r8, lr, #3 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, lr, lsl #3 │ │ │ │ │ + lsl r8, ip, #3 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r5, #232 @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #656] @ 0x290 │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - add r9, lr, ip, lsl #2 │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - add r8, lr, ip, lsl #2 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ + ldr ip, [sp, #656] @ 0x290 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + mov r7, #104 @ 0x68 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + mul ip, r5, ip │ │ │ │ │ + ldrd r4, [r3, ip] │ │ │ │ │ + mov r9, ip │ │ │ │ │ + ldr ip, [sp, #656] @ 0x290 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mul ip, r7, ip │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ + mov r8, ip │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ ldrd r4, [r1, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r1, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ @@ -1415,93 +1414,95 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1511,185 +1512,187 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1984] @ d64 │ │ │ │ │ - ldr r3, [pc, #-1984] @ d68 │ │ │ │ │ + ldr r2, [pc, #-1976] @ d74 │ │ │ │ │ + ldr r3, [pc, #-1976] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2024] @ d64 │ │ │ │ │ - ldr r3, [pc, #-2024] @ d68 │ │ │ │ │ + ldr r2, [pc, #-2016] @ d74 │ │ │ │ │ + ldr r3, [pc, #-2016] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2220] @ d64 │ │ │ │ │ - ldr r3, [pc, #-2220] @ d68 │ │ │ │ │ + ldr r2, [pc, #-2216] @ d74 │ │ │ │ │ + ldr r3, [pc, #-2216] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2260] @ d64 │ │ │ │ │ - ldr r3, [pc, #-2260] @ d68 │ │ │ │ │ + ldr r2, [pc, #-2252] @ d74 │ │ │ │ │ + ldr r3, [pc, #-2252] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2312] @ d64 │ │ │ │ │ - ldr r3, [pc, #-2312] @ d68 │ │ │ │ │ + ldr r2, [pc, #-2304] @ d74 │ │ │ │ │ + ldr r3, [pc, #-2304] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldr r2, [pc, #-2364] @ d74 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #-2360] @ d84 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-2368] @ d78 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + ldr r3, [pc, #-2368] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2392] @ d6c │ │ │ │ │ - ldr r3, [pc, #-2392] @ d70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2396] @ d7c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2404] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2432] @ d74 │ │ │ │ │ - ldr r3, [pc, #-2432] @ d78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #-2440] @ d84 │ │ │ │ │ + ldr r3, [pc, #-2440] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2464] @ d6c │ │ │ │ │ - ldr r3, [pc, #-2464] @ d70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-2472] @ d7c │ │ │ │ │ + ldr r3, [pc, #-2472] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1706,46 +1709,47 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2564] @ d6c │ │ │ │ │ - ldr r3, [pc, #-2564] @ d70 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #-2564] @ d7c │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + ldr r3, [pc, #-2572] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2576] @ d74 │ │ │ │ │ - ldr r3, [pc, #-2576] @ d78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2584] @ d84 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2592] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2624] @ d74 │ │ │ │ │ - ldr r3, [pc, #-2624] @ d78 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-2636] @ d84 │ │ │ │ │ + ldr r3, [pc, #-2636] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2656] @ d6c │ │ │ │ │ - ldr r3, [pc, #-2656] @ d70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #-2668] @ d7c │ │ │ │ │ + ldr r3, [pc, #-2668] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1754,141 +1758,148 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2800] @ d64 │ │ │ │ │ - ldr r3, [pc, #-2800] @ d68 │ │ │ │ │ + ldr r2, [pc, #-2804] @ d74 │ │ │ │ │ + ldr r3, [pc, #-2804] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r8, #176 @ 0xb0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #660] @ 0x294 │ │ │ │ │ - ldr r9, [sp, #660] @ 0x294 │ │ │ │ │ - add ip, ip, ip, lsl #2 │ │ │ │ │ - add r9, r9, ip, lsl #1 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - str r9, [sp, #216] @ 0xd8 │ │ │ │ │ - lsl r8, r9, #4 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + mul ip, r8, ip │ │ │ │ │ + mov r8, ip │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #660] @ 0x294 │ │ │ │ │ + ldr ip, [sp, #660] @ 0x294 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add ip, lr, lr, lsl #1 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + add ip, ip, ip, lsl #1 │ │ │ │ │ lsl r8, ip, #4 │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #660] @ 0x294 │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r9, r5, #4 │ │ │ │ │ - rsb r5, r5, r5, lsl #4 │ │ │ │ │ - str r9, [sp, #24] │ │ │ │ │ - str r5, [sp, #496] @ 0x1f0 │ │ │ │ │ - lsl r4, r5, #4 │ │ │ │ │ + ldr r9, [sp, #660] @ 0x294 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + lsl r5, r9, #4 │ │ │ │ │ + sub r9, r5, r9 │ │ │ │ │ + lsl r4, r9, #4 │ │ │ │ │ + str r5, [sp, #8] │ │ │ │ │ + str r9, [sp, #472] @ 0x1d8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #660] @ 0x294 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r5, lr, #3 │ │ │ │ │ - str r5, [sp, #504] @ 0x1f8 │ │ │ │ │ - rsb r5, lr, lr, lsl #3 │ │ │ │ │ - str r5, [sp, #32] │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r1, [sp, #660] @ 0x294 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + lsl lr, r1, #3 │ │ │ │ │ + sub r1, lr, r1 │ │ │ │ │ + lsl r4, r1, #4 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r5, #4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3172] @ d64 │ │ │ │ │ - ldr r3, [pc, #-3172] @ d68 │ │ │ │ │ + ldr r2, [pc, #-3200] @ d74 │ │ │ │ │ + ldr r3, [pc, #-3200] @ d78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1898,51 +1909,50 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3228] @ d6c │ │ │ │ │ - ldr r3, [pc, #-3228] @ d70 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-3268] @ d7c │ │ │ │ │ + ldr r3, [pc, #-3268] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3244] @ d74 │ │ │ │ │ - ldr r3, [pc, #-3244] @ d78 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldr r2, [pc, #-3280] @ d84 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-3288] @ d88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3308] @ d6c │ │ │ │ │ - ldr r3, [pc, #-3308] @ d70 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-3348] @ d7c │ │ │ │ │ + ldr r3, [pc, #-3348] @ d80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3328] @ d74 │ │ │ │ │ - ldr r3, [pc, #-3328] @ d78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #-3360] @ d84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3368] @ d88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1951,56 +1961,56 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3380] @ 280c │ │ │ │ │ - ldr r3, [pc, #3380] @ 2810 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #3380] @ 2844 │ │ │ │ │ + ldr r3, [pc, #3380] @ 2848 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3364] @ 2814 │ │ │ │ │ - ldr r3, [pc, #3364] @ 2818 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3368] @ 284c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3360] @ 2850 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3316] @ 2814 │ │ │ │ │ - ldr r3, [pc, #3316] @ 2818 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #3320] @ 284c │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3312] @ 2850 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3280] @ 280c │ │ │ │ │ - ldr r3, [pc, #3280] @ 2810 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #3280] @ 2844 │ │ │ │ │ + ldr r3, [pc, #3280] @ 2848 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2009,125 +2019,127 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3156] @ 281c │ │ │ │ │ - ldr r3, [pc, #3156] @ 2820 │ │ │ │ │ + ldr r2, [pc, #3172] @ 2854 │ │ │ │ │ + ldr r3, [pc, #3172] @ 2858 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #660] @ 0x294 │ │ │ │ │ - ldr lr, [sp, #504] @ 0x1f8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - add lr, lr, r8 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - lsl r8, lr, #4 │ │ │ │ │ - str lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #660] @ 0x294 │ │ │ │ │ + add ip, lr, ip │ │ │ │ │ + lsl r8, ip, #4 │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r4, #208 @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ ldr r7, [sp, #660] @ 0x294 │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - add r7, r7, ip, lsl #2 │ │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ │ - lsl r4, r7, #4 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + mul r7, r4, r7 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + strd r0, [fp, r7] │ │ │ │ │ + ldrd r6, [sp, #240] @ 0xf0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [sp, #660] @ 0x294 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + add lr, r3, r3, lsl #2 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ lsl r4, lr, #4 │ │ │ │ │ + str lr, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2139,101 +2151,101 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2684] @ 281c │ │ │ │ │ - ldr r3, [pc, #2684] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2692] @ 2854 │ │ │ │ │ + ldr r3, [pc, #2692] @ 2858 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2648] @ 281c │ │ │ │ │ - ldr r3, [pc, #2648] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2656] @ 2854 │ │ │ │ │ + ldr r3, [pc, #2656] @ 2858 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r1, sp, #544 @ 0x220 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2556] @ 281c │ │ │ │ │ - ldr r3, [pc, #2556] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2564] @ 2854 │ │ │ │ │ + ldr r3, [pc, #2564] @ 2858 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2516] @ 281c │ │ │ │ │ - ldr r3, [pc, #2516] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2524] @ 2854 │ │ │ │ │ + ldr r3, [pc, #2524] @ 2858 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2245,64 +2257,64 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - lsl r8, lr, #5 │ │ │ │ │ + ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + lsl r8, r9, #5 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #660] @ 0x294 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - lsl r8, r8, #5 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + lsl r8, r8, #5 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ str r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - lsl r4, r5, #5 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r6, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ + lsl r4, r7, #5 │ │ │ │ │ + ldrd r6, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ lsl r4, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -2311,16 +2323,16 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2333,24 +2345,24 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2363,138 +2375,138 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - lsl r8, r2, #7 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + lsl r8, r2, #7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ │ - lsl r4, r2, #6 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [fp] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + lsl r4, r2, #6 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ + ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ lsl r4, ip, #6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2506,238 +2518,234 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1380] @ 282c │ │ │ │ │ - ldr r3, [pc, #1380] @ 2830 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1384] @ 2864 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1376] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1344] @ 2824 │ │ │ │ │ - ldr r3, [pc, #1344] @ 2828 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1348] @ 285c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1340] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1296] @ 2824 │ │ │ │ │ - ldr r3, [pc, #1296] @ 2828 │ │ │ │ │ + ldr r2, [pc, #1308] @ 285c │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1296] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1280] @ 282c │ │ │ │ │ - ldr r3, [pc, #1280] @ 2830 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1284] @ 2864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1276] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1172] @ 2824 │ │ │ │ │ - ldr r3, [pc, #1172] @ 2828 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1180] @ 285c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1172] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1152] @ 282c │ │ │ │ │ - ldr r3, [pc, #1152] @ 2830 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1160] @ 2864 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1152] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1096] @ 2824 │ │ │ │ │ - ldr r3, [pc, #1096] @ 2828 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1104] @ 285c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1096] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1076] @ 282c │ │ │ │ │ - ldr r3, [pc, #1076] @ 2830 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1084] @ 2864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1076] @ 2868 │ │ │ │ │ + mov r5, #184 @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r8, [sp, #152] @ 0x98 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #660] @ 0x294 │ │ │ │ │ - lsl r8, ip, #3 │ │ │ │ │ - str r8, [sp, #160] @ 0xa0 │ │ │ │ │ - rsb r8, r3, ip, lsl #3 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldr r1, [sp, #660] @ 0x294 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mul r1, r5, r1 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #660] @ 0x294 │ │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ - sub r8, r8, ip │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr r1, [sp, #660] @ 0x294 │ │ │ │ │ + sub r8, r8, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ │ - lsl r9, r1, #3 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r6, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2745,301 +2753,302 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #484] @ 283c │ │ │ │ │ - ldr r3, [pc, #484] @ 2840 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #500] @ 2874 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #492] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #448] @ 2834 │ │ │ │ │ - ldr r3, [pc, #448] @ 2838 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #464] @ 286c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #456] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #408] @ 283c │ │ │ │ │ - ldr r3, [pc, #408] @ 2840 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #432] @ 2874 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #420] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #376] @ 2834 │ │ │ │ │ - ldr r3, [pc, #376] @ 2838 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #392] @ 286c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #384] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #284] @ 283c │ │ │ │ │ - ldr r3, [pc, #284] @ 2840 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #300] @ 2874 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #292] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #248] @ 2834 │ │ │ │ │ - ldr r3, [pc, #248] @ 2838 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #264] @ 286c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #256] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #200] @ 2834 │ │ │ │ │ - ldr r3, [pc, #200] @ 2838 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #216] @ 286c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #208] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #180] @ 283c │ │ │ │ │ - ldr r3, [pc, #180] @ 2840 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #196] @ 2874 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #188] @ 2878 │ │ │ │ │ + mov r5, #168 @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r8, [sp, #144] @ 0x90 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r8, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #160] @ 0xa0 │ │ │ │ │ - sub r8, r8, ip │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + ldr r4, [sp, #660] @ 0x294 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - b 2844 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + b 287c │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ .word 0x3fef6297 │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ - lsl r9, lr, #3 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r8, #232 @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ - ldr r8, [sp, #660] @ 0x294 │ │ │ │ │ - add r8, r8, r9, lsl #2 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + ldr r9, [sp, #660] @ 0x294 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ - lsl r9, r1, #3 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + mul r9, r8, r9 │ │ │ │ │ + mov r8, #104 @ 0x68 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r1, [sp, #660] @ 0x294 │ │ │ │ │ + mul r1, r8, r1 │ │ │ │ │ + mov r8, r1 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -3050,283 +3059,284 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-496] @ 282c │ │ │ │ │ - ldr r3, [pc, #-496] @ 2830 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-484] @ 2864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-492] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-532] @ 2824 │ │ │ │ │ - ldr r3, [pc, #-532] @ 2828 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-520] @ 285c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-528] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-572] @ 282c │ │ │ │ │ - ldr r3, [pc, #-572] @ 2830 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-552] @ 2864 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-564] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-604] @ 2824 │ │ │ │ │ - ldr r3, [pc, #-604] @ 2828 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-592] @ 285c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-600] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-696] @ 282c │ │ │ │ │ - ldr r3, [pc, #-696] @ 2830 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r2, [pc, #-684] @ 2864 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-692] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-732] @ 2824 │ │ │ │ │ - ldr r3, [pc, #-732] @ 2828 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-720] @ 285c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-728] @ 2860 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-780] @ 2824 │ │ │ │ │ - ldr r3, [pc, #-780] @ 2828 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-800] @ 282c │ │ │ │ │ - ldr r3, [pc, #-800] @ 2830 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-768] @ 285c │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-776] @ 2860 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-788] @ 2864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-796] @ 2868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #80] @ 0x50 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldr r1, [sp, #660] @ 0x294 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - add r4, r4, r1 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r4, [sp, #660] @ 0x294 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + add r4, r5, r4 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #504] @ 0x1f8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - add r8, lr, lr, lsl #2 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ + ldr r9, [sp, #660] @ 0x294 │ │ │ │ │ + mov r6, #200 @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mul r9, r6, r9 │ │ │ │ │ + mov r6, r9 │ │ │ │ │ + ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - lsl r9, lr, #3 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [fp, r6] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + strd r0, [fp, r7] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sl, r7] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -3338,251 +3348,255 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1388] @ 283c │ │ │ │ │ - ldr r3, [pc, #-1388] @ 2840 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1376] @ 2874 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1384] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1424] @ 2834 │ │ │ │ │ - ldr r3, [pc, #-1424] @ 2838 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1412] @ 286c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1420] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1472] @ 2834 │ │ │ │ │ - ldr r3, [pc, #-1472] @ 2838 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #-1452] @ 286c │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1464] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1488] @ 283c │ │ │ │ │ - ldr r3, [pc, #-1488] @ 2840 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1476] @ 2874 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1484] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1596] @ 2834 │ │ │ │ │ - ldr r3, [pc, #-1596] @ 2838 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1580] @ 286c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1588] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1616] @ 283c │ │ │ │ │ - ldr r3, [pc, #-1616] @ 2840 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1600] @ 2874 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1608] @ 2878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1672] @ 2834 │ │ │ │ │ - ldr r3, [pc, #-1672] @ 2838 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1656] @ 286c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1664] @ 2870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1692] @ 283c │ │ │ │ │ - ldr r3, [pc, #-1692] @ 2840 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1676] @ 2874 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1684] @ 2878 │ │ │ │ │ + mov r5, #152 @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldr r4, [sp, #660] @ 0x294 │ │ │ │ │ - add r4, r4, lr, lsl #1 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + lsl r4, ip, #3 │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - add r8, ip, r9 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ + ldr r9, [sp, #660] @ 0x294 │ │ │ │ │ + mov lr, #216 @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mul r9, lr, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr r8, [sp, #660] @ 0x294 │ │ │ │ │ + mov r2, #88 @ 0x58 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mul r8, r2, r8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ ldr r2, [sp, #604] @ 0x25c │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ add r0, r3, r2 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ str r0, [sp, #600] @ 0x258 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ + ldr r2, [sp, #612] @ 0x264 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ │ - ldr r2, [sp, #612] @ 0x264 │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #656] @ 0x290 │ │ │ │ │ ldr r3, [sp, #660] @ 0x294 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #660] @ 0x294 │ │ │ │ │ ldr r3, [sp, #664] @ 0x298 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #664] @ 0x298 │ │ │ │ │ - bne 54 │ │ │ │ │ + bne 64 │ │ │ │ │ add sp, sp, #620 @ 0x26c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000309c : │ │ │ │ │ +000030d4 : │ │ │ │ │ fftw_codelet_n1_32(): │ │ │ │ │ - ldr r2, [pc, #12] @ 30b0 │ │ │ │ │ - ldr r1, [pc, #12] @ 30b4 │ │ │ │ │ + ldr r2, [pc, #12] @ 30e8 │ │ │ │ │ + ldr r1, [pc, #12] @ 30ec │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffcf50 │ │ │ │ │ + .word 0xffffcf18 │ │ │ ├── n1_4.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2028 (bytes into file) │ │ │ │ │ + Start of section headers: 2060 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x7ec: │ │ │ │ │ +There are 13 section headers, starting at offset 0x80c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00047c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00065c 000110 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0004b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0004b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0004b0 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 0004b5 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 00076c 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 0004f5 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0004f5 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000520 0000e0 10 11 9 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000600 00005c 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 00077c 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00049c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00067c 000110 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0004d0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0004d0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0004d0 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 0004d5 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 00078c 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000515 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000515 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000540 0000e0 10 11 9 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000620 00005c 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 00079c 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,17 +1,17 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 14 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 1120 FUNC LOCAL DEFAULT 1 n1_4 │ │ │ │ │ - 3: 00000474 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 1152 FUNC LOCAL DEFAULT 1 n1_4 │ │ │ │ │ + 3: 00000494 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 9: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 10: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 11: 00000460 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_4 │ │ │ │ │ + 11: 00000480 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_4 │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,42 +1,42 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x65c contains 34 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x67c contains 34 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000094 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000ac 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000d0 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e8 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000114 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000012c 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000158 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000170 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000184 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a4 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b8 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d0 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e0 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000204 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000218 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000234 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000028c 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002a4 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000a4 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000bc 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000e0 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000f8 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000124 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000013c 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000168 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000180 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000194 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b4 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c8 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e0 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f0 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000214 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000228 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000248 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b0 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000002c8 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e0 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000320 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000360 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a8 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003c0 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d0 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000408 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000424 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 00000c1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000474 00000603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000002ec 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000304 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000032c 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000344 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000036c 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000384 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000398 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003e4 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003f4 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000418 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000042c 0000091c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000448 00000a1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000490 00000c1d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000494 00000603 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x76c contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x78c contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00000d02 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,44 +1,48 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_4(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #92 @ 0x5c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov r5, r3 │ │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - cmp r3, #0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #92 @ 0x5c │ │ │ │ │ ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ ldr r1, [sp, #132] @ 0x84 │ │ │ │ │ ldr ip, [sp, #140] @ 0x8c │ │ │ │ │ + cmp r3, #0 │ │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ │ - ble 258 │ │ │ │ │ + ble 268 │ │ │ │ │ lsl r3, lr, #4 │ │ │ │ │ + cmp ip, #1 │ │ │ │ │ + cmpeq r0, #1 │ │ │ │ │ + mov r4, r2 │ │ │ │ │ str r3, [sp, #32] │ │ │ │ │ lsl r3, lr, #3 │ │ │ │ │ add lr, lr, lr, lsl #1 │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ lsl r3, lr, #3 │ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ │ lsl r3, r1, #4 │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ lsl r3, r1, #3 │ │ │ │ │ add r1, r1, r1, lsl #1 │ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ │ - cmp ip, #1 │ │ │ │ │ - cmpeq r0, #1 │ │ │ │ │ lsl r3, r1, #3 │ │ │ │ │ - mov r4, r2 │ │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ │ - bne 260 │ │ │ │ │ + bne 284 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldrd r6, [sl] │ │ │ │ │ ldrd r8, [sl, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -48,59 +52,59 @@ │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [fp] │ │ │ │ │ ldrd r6, [fp, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [sl, r3] │ │ │ │ │ ldrd r8, [sl, r2] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ add sl, sl, #8 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [fp, r3] │ │ │ │ │ ldrd r6, [fp, r2] │ │ │ │ │ add fp, fp, #8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -108,17 +112,17 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ @@ -135,19 +139,19 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ @@ -157,90 +161,95 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + add r5, r5, #8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - add r5, r5, #8 │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ add r4, r4, #8 │ │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ │ - bne 78 │ │ │ │ │ + bne 88 │ │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, ip, #3 │ │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldrd r6, [sl] │ │ │ │ │ ldrd r8, [sl, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r6, [fp] │ │ │ │ │ ldrd r8, [fp, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [sl, r3] │ │ │ │ │ ldrd r8, [sl, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [fp, r3] │ │ │ │ │ ldrd r8, [fp, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -248,55 +257,55 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [r4, r3] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -310,22 +319,21 @@ │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ │ add r4, r4, r3 │ │ │ │ │ add r5, r5, r3 │ │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ │ - bne 270 │ │ │ │ │ - add sp, sp, #92 @ 0x5c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 294 │ │ │ │ │ + b 268 │ │ │ │ │ │ │ │ │ │ -00000460 : │ │ │ │ │ +00000480 : │ │ │ │ │ fftw_codelet_n1_4(): │ │ │ │ │ - ldr r2, [pc, #12] @ 474 │ │ │ │ │ - ldr r1, [pc, #12] @ 478 │ │ │ │ │ + ldr r2, [pc, #12] @ 494 │ │ │ │ │ + ldr r1, [pc, #12] @ 498 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffb8c │ │ │ │ │ + .word 0xfffffb6c │ │ │ ├── n1_5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4128 (bytes into file) │ │ │ │ │ + Start of section headers: 4160 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1020: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1040: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000a48 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000cc0 0002e0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000a7c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000a7c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000a7c 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000a81 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000fa0 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000ac1 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000ac1 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000aec 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000c1c 0000a1 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 000fb0 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000a68 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000ce0 0002e0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000a9c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000a9c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000a9c 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000aa1 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000fc0 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000ae1 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000ae1 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000b0c 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000c3c 0000a1 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000fd0 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2604 FUNC LOCAL DEFAULT 1 n1_5 │ │ │ │ │ - 3: 00000a08 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000a2c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000a40 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2636 FUNC LOCAL DEFAULT 1 n1_5 │ │ │ │ │ + 3: 00000a28 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000a4c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000a60 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00000a2c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_5 │ │ │ │ │ + 16: 00000a4c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_5 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,100 +1,100 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xcc0 contains 92 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xce0 contains 92 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000098 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000100 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000010c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000011c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000140 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000168 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000184 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000019c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000230 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000244 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000260 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000027c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000290 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000030c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000032c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000350 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000370 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000384 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000410 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000420 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000430 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000448 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000460 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000047c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000494 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000056c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000059c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000061c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000644 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000678 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000068c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000070c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000720 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000073c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000758 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000076c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000780 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000011c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000012c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000150 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000178 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000194 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000208 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000240 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000254 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000270 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000031c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000033c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000360 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000380 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000394 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000040c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000420 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000430 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000440 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000458 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000470 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000048c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000590 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000600 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000060c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000061c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000668 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000684 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000069c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000714 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000744 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000760 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000790 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000007f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000810 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000814 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000834 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000854 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000868 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000888 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000089c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000858 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000878 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000904 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000091c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000934 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000094c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000968 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000980 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000994 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a08 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000a0c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000a3c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000a40 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000918 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000928 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000940 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000958 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000970 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000098c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a28 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000a2c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000a5c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000a60 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xfa0 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xfc0 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,35 +1,39 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_5(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - ldr r3, [pc, #2540] @ a08 │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [pc, #2544] @ a28 │ │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ │ - ble 50c │ │ │ │ │ - ldr lr, [pc, #2512] @ a0c │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ + ble 51c │ │ │ │ │ + ldr lr, [pc, #2528] @ a2c │ │ │ │ │ cmp r0, #1 │ │ │ │ │ cmpeq r2, #1 │ │ │ │ │ ldr r3, [r3, lr] │ │ │ │ │ streq ip, [sp, #4] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ │ - bne 514 │ │ │ │ │ + bne 538 │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r2, [fp] │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldrd r0, [r3] │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ @@ -37,22 +41,22 @@ │ │ │ │ │ lsl sl, r1, #5 │ │ │ │ │ ldrd r6, [fp, r4] │ │ │ │ │ ldrd r8, [fp, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r6, [sp, #24] │ │ │ │ │ strd r8, [sp, #16] │ │ │ │ │ + strd r6, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ lsl r5, r1, #4 │ │ │ │ │ - add r3, fp, r1, lsl #4 │ │ │ │ │ + add r3, fp, r5 │ │ │ │ │ ldrd r6, [fp, r5] │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -71,48 +75,48 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2308] @ a10 │ │ │ │ │ - ldr r3, [pc, #2308] @ a14 │ │ │ │ │ + ldr r2, [pc, #2324] @ a30 │ │ │ │ │ + ldr r3, [pc, #2324] @ a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [fp, r4] │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, fp, r5 │ │ │ │ │ ldrd sl, [fp, r5] │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd sl, [sp, #16] │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + strd sl, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -122,186 +126,186 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2108] @ a10 │ │ │ │ │ - ldr r3, [pc, #2108] @ a14 │ │ │ │ │ + ldr r2, [pc, #2124] @ a30 │ │ │ │ │ + ldr r3, [pc, #2124] @ a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [pc, #2064] @ a18 │ │ │ │ │ + ldr r2, [pc, #2080] @ a38 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2060] @ a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2068] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2048] @ a20 │ │ │ │ │ - ldr r3, [pc, #2048] @ a24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2056] @ a40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2048] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2000] @ a20 │ │ │ │ │ - ldr r3, [pc, #2000] @ a24 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #2008] @ a40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2000] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1964] @ a18 │ │ │ │ │ - ldr r3, [pc, #1964] @ a1c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1972] @ a38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1964] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1932] @ a28 │ │ │ │ │ + ldr r3, [pc, #1948] @ a48 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - lsl r4, r2, #5 │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r4, r2, #5 │ │ │ │ │ + mov r2, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ - add r4, r2, r2, lsl #1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ mov r1, r9 │ │ │ │ │ + add r4, r2, r2, lsl #1 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ lsl r5, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #4] │ │ │ │ │ ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - lsl sl, ip, #4 │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl sl, ip, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1692] @ a18 │ │ │ │ │ - ldr r3, [pc, #1692] @ a1c │ │ │ │ │ + ldr r2, [pc, #1708] @ a38 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [pc, #1700] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r2, [pc, #1676] @ a20 │ │ │ │ │ - ldr r3, [pc, #1676] @ a24 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1684] @ a40 │ │ │ │ │ + ldr r3, [pc, #1684] @ a44 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1628] @ a20 │ │ │ │ │ - ldr r3, [pc, #1628] @ a24 │ │ │ │ │ + ldr r2, [pc, #1644] @ a40 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [pc, #1636] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1600] @ a18 │ │ │ │ │ - ldr r3, [pc, #1600] @ a1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1608] @ a38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1600] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1568] @ a28 │ │ │ │ │ + ldr r3, [pc, #1584] @ a48 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -326,93 +330,98 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ add fp, r3, r4 │ │ │ │ │ strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ │ - add r2, fp, #8 │ │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + add r2, fp, #8 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ │ add r2, r1, #8 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ add r2, r6, #8 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #148] @ 0x94 │ │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ │ - bne 54 │ │ │ │ │ + bne 64 │ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ │ lsl r3, r2, #3 │ │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ │ - str ip, [sp, #4] │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r2, [fp] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ ldrd r0, [r3] │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ lsl r4, r1, #3 │ │ │ │ │ lsl sl, r1, #5 │ │ │ │ │ ldrd r6, [fp, r4] │ │ │ │ │ ldrd r8, [fp, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + strd r6, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ strd r8, [sp, #40] @ 0x28 │ │ │ │ │ - strd r6, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ lsl r5, r1, #4 │ │ │ │ │ - add r3, fp, r1, lsl #4 │ │ │ │ │ + add r3, fp, r5 │ │ │ │ │ ldrd r6, [fp, r5] │ │ │ │ │ ldrd r8, [r3, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ @@ -426,132 +435,132 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1064] @ a10 │ │ │ │ │ - ldr r3, [pc, #1064] @ a14 │ │ │ │ │ + ldr r2, [pc, #1060] @ a30 │ │ │ │ │ + ldr r3, [pc, #1060] @ a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [fp, r4] │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, fp, r5 │ │ │ │ │ ldrd sl, [fp, r5] │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #32] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #864] @ a10 │ │ │ │ │ - ldr r3, [pc, #864] @ a14 │ │ │ │ │ + ldr r2, [pc, #860] @ a30 │ │ │ │ │ + ldr r3, [pc, #860] @ a34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [pc, #828] @ a20 │ │ │ │ │ + ldr r2, [pc, #824] @ a40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #824] @ a24 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #812] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #796] @ a18 │ │ │ │ │ - ldr r3, [pc, #796] @ a1c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #784] @ a38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #776] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #756] @ a20 │ │ │ │ │ - ldr r3, [pc, #756] @ a24 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #744] @ a40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #736] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #720] @ a18 │ │ │ │ │ - ldr r3, [pc, #720] @ a1c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #708] @ a38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #700] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #688] @ a28 │ │ │ │ │ + ldr r3, [pc, #684] @ a48 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -563,102 +572,102 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - lsl r4, r2, #5 │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r4, r2, #5 │ │ │ │ │ + mov r2, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ - add r4, r2, r2, lsl #1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r4, r2, r2, lsl #1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ lsl r5, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #4] │ │ │ │ │ ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - lsl sl, ip, #4 │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl sl, ip, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #448] @ a20 │ │ │ │ │ - ldr r3, [pc, #448] @ a24 │ │ │ │ │ + ldr r2, [pc, #444] @ a40 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [pc, #436] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r2, [pc, #416] @ a18 │ │ │ │ │ - ldr r3, [pc, #416] @ a1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #404] @ a38 │ │ │ │ │ + ldr r3, [pc, #404] @ a3c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #376] @ a20 │ │ │ │ │ - ldr r3, [pc, #376] @ a24 │ │ │ │ │ + ldr r2, [pc, #372] @ a40 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #360] @ a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #344] @ a18 │ │ │ │ │ - ldr r3, [pc, #344] @ a1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #328] @ a38 │ │ │ │ │ + ldr r3, [pc, #328] @ a3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #316] @ a28 │ │ │ │ │ + ldr r3, [pc, #312] @ a48 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -685,16 +694,16 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ add fp, r3, r4 │ │ │ │ │ strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ @@ -703,58 +712,57 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ add r0, fp, r2 │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ │ add r2, fp, r2 │ │ │ │ │ str r2, [sp, #12] │ │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ add r1, r6, r2 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #148] @ 0x94 │ │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ │ - bne 528 │ │ │ │ │ - add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x000009e0 │ │ │ │ │ + bne 54c │ │ │ │ │ + b 51c │ │ │ │ │ + .word 0x000009e4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ │ │ │ │ │ -00000a2c : │ │ │ │ │ +00000a4c : │ │ │ │ │ fftw_codelet_n1_5(): │ │ │ │ │ - ldr r2, [pc, #12] @ a40 │ │ │ │ │ - ldr r1, [pc, #12] @ a44 │ │ │ │ │ + ldr r2, [pc, #12] @ a60 │ │ │ │ │ + ldr r1, [pc, #12] @ a64 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff5c0 │ │ │ │ │ + .word 0xfffff5a0 │ │ │ ├── n1_6.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4080 (bytes into file) │ │ │ │ │ + Start of section headers: 4112 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0xff0: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1010: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000a18 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000c90 0002e0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000a4c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000a4c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000a4c 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000a51 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 000f70 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000a91 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000a91 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000abc 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000bec 0000a1 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 000f80 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000a38 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000cb0 0002e0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000a6c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000a6c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000a6c 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000a71 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 000f90 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000ab1 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000ab1 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000adc 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000c0c 0000a1 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 000fa0 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2556 FUNC LOCAL DEFAULT 1 n1_6 │ │ │ │ │ - 3: 000009e8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 000009fc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000a10 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2588 FUNC LOCAL DEFAULT 1 n1_6 │ │ │ │ │ + 3: 00000a08 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000a1c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000a30 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 000009fc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_6 │ │ │ │ │ + 16: 00000a1c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_6 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,100 +1,100 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xc90 contains 92 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xcb0 contains 92 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000080 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000098 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000c0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000108 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000120 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000150 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000164 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000178 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000190 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001bc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000214 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000230 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000024c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000268 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000280 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000294 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002dc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000318 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000330 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000340 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000034c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000364 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000374 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000388 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000410 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000428 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000043c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000450 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000464 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000048c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000564 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000588 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005cc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000061c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000634 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000648 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000688 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006d0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000704 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000090 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000d0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000e8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000118 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000130 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000160 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000174 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000188 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001cc 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000208 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000224 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000240 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000260 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000290 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ec 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000300 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000030c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000328 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000340 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000350 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000035c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000374 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000384 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003e4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000404 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000420 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000438 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000450 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000460 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000474 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000480 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000049c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004b8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000570 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000588 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ac 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005f0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000608 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000640 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000658 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000066c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000684 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ac 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000070c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000728 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000073c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000758 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000076c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000078c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007c4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000744 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000075c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000077c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000794 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000007e8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000800 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000818 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000820 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000838 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000848 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000864 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000880 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b0 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008c4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000080c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000828 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000083c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000844 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000085c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000086c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000888 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008a4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d4 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000008e8 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000091c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000092c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000940 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000090c 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000928 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000940 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000950 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000964 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000980 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e8 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -000009ec 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000a0c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000a10 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000096c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000988 00000b1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a08 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000a0c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000a2c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000a30 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xf70 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xf90 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,99 +1,103 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_6(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #172 @ 0xac │ │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ │ + str r0, [sp, #8] │ │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [pc, #2508] @ 9e8 │ │ │ │ │ + ldr r3, [pc, #2512] @ a08 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r0, [sp, #220] @ 0xdc │ │ │ │ │ - ble 4f8 │ │ │ │ │ - ldr lr, [pc, #2480] @ 9ec │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ + ble 508 │ │ │ │ │ + ldr lr, [pc, #2496] @ a0c │ │ │ │ │ cmp r0, #1 │ │ │ │ │ cmpeq r2, #1 │ │ │ │ │ ldr r3, [r3, lr] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #148] @ 0x94 │ │ │ │ │ - bne 500 │ │ │ │ │ + bne 524 │ │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ │ mov sl, ip │ │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r6, [r9] │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ lsl r8, r3, #3 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ - ldrd r6, [r9] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ str r8, [sp, #16] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r3, r8] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ lsl r8, ip, #4 │ │ │ │ │ - add r3, r9, ip, lsl #4 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r6, [r9, r8] │ │ │ │ │ ldrd r4, [r3, r2] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ lsl r5, ip, #5 │ │ │ │ │ lsl r4, ip, #3 │ │ │ │ │ - ldrd r6, [r9, r4] │ │ │ │ │ ldrd r2, [r9, r5] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -112,117 +116,117 @@ │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r6, [sp, #24] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r8, [r8, r1] │ │ │ │ │ ldrd r6, [r3, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r6, [r3, r5] │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r4, [sp, #120] @ 0x78 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + add r4, fp, fp, lsl #1 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - add r4, fp, fp, lsl #1 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r8, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ + add r4, fp, fp, lsl #2 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r6, [sp, #136] @ 0x88 │ │ │ │ │ - add r4, fp, fp, lsl #2 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ strd r0, [sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1840] @ 9f0 │ │ │ │ │ + ldr r3, [pc, #1856] @ a10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ + lsl r5, fp, #3 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - lsl r5, fp, #3 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1784] @ 9f4 │ │ │ │ │ - ldr r3, [pc, #1784] @ 9f8 │ │ │ │ │ + ldr r2, [pc, #1800] @ a14 │ │ │ │ │ + ldr r3, [pc, #1800] @ a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -237,23 +241,23 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1704] @ 9f4 │ │ │ │ │ - ldr r3, [pc, #1704] @ 9f8 │ │ │ │ │ + ldr r2, [pc, #1720] @ a14 │ │ │ │ │ + ldr r3, [pc, #1720] @ a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1688] @ 9f0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1688] @ a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -268,18 +272,18 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [ip, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [pc, #1596] @ 9f0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ lsl r9, fp, #4 │ │ │ │ │ lsl r8, fp, #5 │ │ │ │ │ + ldr r3, [pc, #1600] @ a10 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ @@ -287,16 +291,16 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1536] @ 9f4 │ │ │ │ │ - ldr r3, [pc, #1536] @ 9f8 │ │ │ │ │ + ldr r2, [pc, #1552] @ a14 │ │ │ │ │ + ldr r3, [pc, #1552] @ a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -306,34 +310,34 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1468] @ 9f0 │ │ │ │ │ + ldr r3, [pc, #1484] @ a10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ + add sl, sl, #8 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add sl, sl, #8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1412] @ 9f4 │ │ │ │ │ - ldr r3, [pc, #1412] @ 9f8 │ │ │ │ │ + ldr r2, [pc, #1428] @ a14 │ │ │ │ │ + ldr r3, [pc, #1428] @ a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -345,53 +349,58 @@ │ │ │ │ │ strd r0, [r2, r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ add r3, r2, #8 │ │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ strd r0, [r2, r8] │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ add r1, r9, #8 │ │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + eor fp, fp, r2 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ - eor fp, fp, r2 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 68 │ │ │ │ │ add sp, sp, #172 @ 0xac │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - ldr fp, [pc, #1264] @ 9f8 │ │ │ │ │ - ldr sl, [pc, #1256] @ 9f4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + ldr fp, [pc, #1260] @ a18 │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + ldr sl, [pc, #1244] @ a14 │ │ │ │ │ strd sl, [sp, #24] │ │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ │ lsl r3, r2, #3 │ │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ ldr sl, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r4, [sl] │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ lsl r9, r3, #3 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [sl, r9] │ │ │ │ │ - ldrd r4, [sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -411,45 +420,45 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ lsl r8, r2, #4 │ │ │ │ │ - add r3, sl, r2, lsl #4 │ │ │ │ │ + add r3, sl, r8 │ │ │ │ │ ldrd r4, [sl, r8] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ lsl r2, r2, #5 │ │ │ │ │ lsl ip, ip, #3 │ │ │ │ │ - ldrd r6, [sl, ip] │ │ │ │ │ ldrd r4, [sl, r2] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldrd r6, [sl, ip] │ │ │ │ │ str ip, [sp, #32] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -470,94 +479,94 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r3, ip] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ ldrd r4, [r3, r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - strd r8, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #128] @ 0x80 │ │ │ │ │ - add r4, fp, fp, lsl #1 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r4, fp, fp, lsl #1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #16] │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r8, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ + add r4, fp, fp, lsl #2 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r6, [sp, #152] @ 0x98 │ │ │ │ │ - add r4, fp, fp, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ strd r0, [r5] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r6, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #600] @ 9f0 │ │ │ │ │ + ldr r3, [pc, #596] @ a10 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r9] │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -582,31 +591,31 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r5, fp, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - lsl r5, fp, #3 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [ip, r5] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #452] @ 9f0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #432] @ a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -623,18 +632,18 @@ │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [pc, #352] @ 9f0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ lsl r7, fp, #4 │ │ │ │ │ lsl r6, fp, #5 │ │ │ │ │ + ldr r3, [pc, #336] @ a10 │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ @@ -662,16 +671,16 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [ip, r7] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr r3, [pc, #220] @ 9f0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #212] @ a10 │ │ │ │ │ strd r0, [ip, r6] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ @@ -698,51 +707,50 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r2, r7] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r2, r6] │ │ │ │ │ ldr r1, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ + add r0, sl, r1 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ │ - add r0, sl, r1 │ │ │ │ │ + str r0, [sp, #8] │ │ │ │ │ add r1, ip, r3 │ │ │ │ │ add r3, r2, r3 │ │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ eor fp, fp, r2 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - bne 524 │ │ │ │ │ - add sp, sp, #172 @ 0xac │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x000009c0 │ │ │ │ │ + bne 548 │ │ │ │ │ + b 508 │ │ │ │ │ + .word 0x000009c4 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ │ │ │ │ │ -000009fc : │ │ │ │ │ +00000a1c : │ │ │ │ │ fftw_codelet_n1_6(): │ │ │ │ │ - ldr r2, [pc, #12] @ a10 │ │ │ │ │ - ldr r1, [pc, #12] @ a14 │ │ │ │ │ + ldr r2, [pc, #12] @ a30 │ │ │ │ │ + ldr r1, [pc, #12] @ a34 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff5f0 │ │ │ │ │ + .word 0xfffff5d0 │ │ │ ├── n1_64.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 42740 (bytes into file) │ │ │ │ │ + Start of section headers: 42760 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0xa6f4: │ │ │ │ │ +There are 13 section headers, starting at offset 0xa708: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 007f18 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 008214 002460 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 007f4c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 007f4c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 007f4c 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 007f52 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 00a674 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 007f92 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 007f92 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 007fc0 0001b0 10 11 19 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 008170 0000a2 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 00a684 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 007f2c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 008228 002460 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 007f60 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 007f60 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 007f60 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 007f66 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 00a688 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 007fa6 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 007fa6 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 007fd4 0001b0 10 11 19 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 008184 0000a2 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 00a698 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,30 +1,30 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 27 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 32508 FUNC LOCAL DEFAULT 1 n1_64 │ │ │ │ │ - 3: 00000dac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000dcc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00002c5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002c7c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00004af4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00004b34 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 00006888 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 000068e8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 00007ecc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 00007efc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 00007f10 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 32528 FUNC LOCAL DEFAULT 1 n1_64 │ │ │ │ │ + 3: 00000db8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000dd8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002c2c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002c4c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00004afc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00004b3c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00006864 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 000068c4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 00007ee0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00007f10 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 00007f24 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 16: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 17: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 18: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 24: 00007efc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_64 │ │ │ │ │ + 24: 00007f10 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_64 │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,153 +1,153 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x8214 contains 1164 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x8228 contains 1164 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000007c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000094 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000114 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000140 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000158 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000190 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000238 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000250 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000274 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000290 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000030c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000008c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000010c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000124 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000150 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000168 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000200 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000024c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000264 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000288 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000310 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000320 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000033c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000354 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000370 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000350 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000368 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000384 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000400 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000040c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000424 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000444 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000464 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000480 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000498 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000414 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000420 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000444 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000478 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000494 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000004ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000500 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000514 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000528 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000544 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000550 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000568 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000574 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000614 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000064c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000664 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000688 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000071c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000738 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000768 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000784 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000828 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000083c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000850 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000086c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000884 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000089c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000908 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000924 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000940 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000958 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000970 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000990 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009ac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a70 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a8c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ab8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ad4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b34 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b50 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b7c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b98 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bf4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c10 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c3c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ce0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dac 00001619 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000db0 0000171a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000e08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ee0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000514 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000053c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000558 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000564 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000057c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000620 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000670 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000698 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000708 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000072c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000748 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000778 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000794 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000800 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000081c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000838 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000084c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000860 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000087c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000894 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000904 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000918 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000934 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000950 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000968 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000097c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000099c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009b8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009d4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a00 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a78 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a94 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000adc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b3c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b84 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bfc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c18 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c44 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c60 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ca4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ce8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000da0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db8 00001619 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000dbc 0000171a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000e04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ea4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000edc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000f80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000f98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000fb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000fd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001008 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001024 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001040 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000105c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001074 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fe8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001004 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001020 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000103c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001058 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001070 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001094 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000010b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000010c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000010e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001100 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000111c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001138 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ @@ -167,1006 +167,1006 @@ │ │ │ │ │ 000012a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000012bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000012f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001300 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000131c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001338 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001380 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000139c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001384 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001418 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001434 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000145c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001478 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001510 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001528 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000154c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001568 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000159c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001600 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000162c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001648 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001664 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000167c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001698 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001704 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001720 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000173c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001758 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001774 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001790 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001808 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001824 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001848 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001854 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001870 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000188c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001908 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001924 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001940 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000195c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001978 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001994 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019bc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ac4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ae0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bf4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ce8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001de4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000141c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001438 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001464 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001480 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001514 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001538 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001554 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000158c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000161c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001638 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001654 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000166c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001688 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001710 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000172c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001748 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001764 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001780 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000179c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001818 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000183c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001848 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001864 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001880 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000189c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001918 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001934 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001950 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000196c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019b0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ab0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ac8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001af0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bf0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cf8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001da0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001db4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001df0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001e90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ec8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ef8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ff4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002000 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000201c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000203c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002058 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002074 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002080 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000209c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002104 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002130 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000214c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002184 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000219c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002224 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000224c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002264 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000227c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000229c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000231c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002338 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002354 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002380 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000239c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001eb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ec0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001edc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ef8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fc4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fe0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002000 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002018 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002034 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002040 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000205c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000207c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002110 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002148 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002188 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002214 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000222c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002244 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002268 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002284 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002320 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000234c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002368 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000237c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002394 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000023b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002400 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002418 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002430 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000244c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002468 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002480 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002498 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002500 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000250c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002528 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002544 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002560 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000241c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002454 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000248c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024e8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002504 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002520 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002538 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000255c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002568 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002584 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002590 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002600 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000260c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002628 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002644 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002660 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002678 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002694 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002710 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000272c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002764 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000277c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002814 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002840 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000285c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002874 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002898 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002904 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002948 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002964 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002988 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ab0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002acc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ae4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002af8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ba4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bcc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002be8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c54 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c94 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ca8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002cc4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ce8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cfc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d50 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d6c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d9c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002db8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002de8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e70 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e8c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ea0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ebc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ed8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ef4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f60 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f7c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f98 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fc4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fe0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ff4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003010 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000302c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003060 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003078 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003110 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000313c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003158 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003170 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003194 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003200 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000323c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003258 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025e0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002614 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002630 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002648 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002664 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002680 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000269c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002734 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000274c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002778 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002790 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002810 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000282c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002844 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002868 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002888 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002918 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002934 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002960 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000297c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002aac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ac8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ae0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002afc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b90 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bb8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c60 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c7c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cd0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ce4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d54 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d84 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002da0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002db4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dd0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002dec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e04 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e20 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ea4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ec0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002edc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ef8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f20 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f48 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f64 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f80 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fc8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ff8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003014 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000304c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003064 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003090 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003100 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000312c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003148 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003160 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003184 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000319c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003238 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003254 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003284 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000032a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000331c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003338 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003354 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000336c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003388 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003414 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003430 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003448 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003460 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000347c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003498 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034cc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003504 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003520 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000353c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003558 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003574 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003588 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035a0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000035bc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000035d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003624 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000363c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003650 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000366c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003688 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000369c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000370c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003720 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003738 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003754 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003768 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003784 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003800 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000381c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003828 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003840 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000385c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003870 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000388c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000390c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003928 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003944 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000395c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003970 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000398c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ab4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ad0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ba4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003320 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000333c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003358 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003370 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000338c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003400 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000341c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003450 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000346c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003488 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034b0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034d8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003510 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000352c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003548 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003564 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003580 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003594 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035ac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003614 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003630 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003648 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000365c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003678 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003694 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036fc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003718 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000372c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003744 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003760 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003774 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000037c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003800 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000380c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003828 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003834 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000384c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003868 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000387c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003898 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038b4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003900 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003918 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003930 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000394c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003964 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000397c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000399c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000039d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003aa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ac0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003adc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003af4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003be0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bf0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003c08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003c24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003c3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003c50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cdc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cf8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d8c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003da4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003dc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003dd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003de4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e6c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ce4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d24 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d94 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003dac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003de0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e70 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003e90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003eac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ed8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ef0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f94 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fbc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fd8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ff0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000400c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004028 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000403c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004058 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004074 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004088 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000040a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000040dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040e8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004104 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004110 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004124 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000414c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004168 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004184 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004198 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041b4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004214 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004230 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000424c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004260 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000427c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004298 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042fc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004318 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000432c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ed4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003eec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f8c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fa4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fb0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fe8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004004 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004020 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004034 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004050 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000406c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004080 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004098 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040dc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004100 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000411c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004140 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000415c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004178 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000418c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000420c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004228 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004244 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004258 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004274 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004290 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042f8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004314 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004328 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004348 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004364 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004378 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000438c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000043a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004414 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000442c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004448 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004464 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000447c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004498 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004500 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004518 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004534 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004550 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004564 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004580 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004624 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004640 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000465c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004678 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004718 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004730 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004748 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004754 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004778 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004790 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047ac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000047d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004804 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004820 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004834 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004850 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000486c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004880 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000489c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004408 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004424 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004440 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000445c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004470 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004490 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000450c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004528 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004544 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004558 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004574 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004618 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004634 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004650 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000466c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004694 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004704 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000471c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004734 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004740 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004764 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000477c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000478c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004798 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047ec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004808 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000481c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004838 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004854 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004868 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004884 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000489c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000048b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000048d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000048f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000490c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004928 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000493c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004920 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000493c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004958 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004974 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000049a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049d8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a24 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a40 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a70 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a8c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004aa0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004abc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ad8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004aec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bb8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bd4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004be8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c00 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c84 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ca0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004cd0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000496c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004988 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000049a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000049c0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049dc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a0c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a28 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004aa4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ac0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ad4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004af0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ba4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bc0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004bf0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c0c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c90 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ca4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004cc0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cdc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cf0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004da4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004dc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ddc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004df8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004eb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ed0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ee8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004efc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004fa8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004fe0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ff8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005028 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005048 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000505c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005078 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005094 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000050c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050cc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000050f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005108 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005120 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000512c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005150 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005168 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005180 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005198 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000051c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051e4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005214 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005230 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000524c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005268 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005284 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052a0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052ec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005300 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000531c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005340 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000535c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005378 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000538c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000053a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000053c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000053d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000053f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005410 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005424 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005440 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005458 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000546c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005488 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000054a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000054bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000054d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000054f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005510 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005524 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005540 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000555c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005570 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000558c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000055a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000055c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000055e0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000055f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005610 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000562c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005640 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005674 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000056c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005714 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005730 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005744 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004dc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004de0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004df8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004eac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ec4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ed8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ef4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004fa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004fb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004fd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ff4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005020 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005034 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005050 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000506c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005084 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005098 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000050a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000050e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005104 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005128 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005140 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005158 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005170 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005184 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051a0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000051bc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000051d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000051ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005204 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005220 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000523c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005258 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005274 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005288 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000052a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052c0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000052f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005314 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005330 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000534c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005360 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000537c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005398 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000053c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053e4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005414 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000542c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005440 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000545c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005474 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005490 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000054ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000054c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054e4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005514 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005530 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005544 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005560 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000557c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005598 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055b4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000055e8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005604 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005618 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000562c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005648 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005668 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005694 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000056a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000056c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000056e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000056fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005710 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005730 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00005760 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000577c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00005790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000057b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000057ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000057c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000057e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005800 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000581c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005830 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000584c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005878 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000589c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000058b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000058d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000058f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000590c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005928 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005944 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000057e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000057fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005818 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005838 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005860 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005874 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005898 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000058d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005908 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005930 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005954 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000596c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005990 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000059a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005a5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005aac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ac8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005adc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005af4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b10 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005b40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b78 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b94 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ba8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005bc4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005be0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005bf4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005c10 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c2c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c5c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c78 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ca8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005cc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ce0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005cfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d18 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d34 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d64 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d80 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005da8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005dc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ddc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005df8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e14 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e30 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005e60 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e7c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005eac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ec8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ee4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f68 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f84 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005fb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005fd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ff8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005988 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000059a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000059c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000059d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000059e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005a1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a6c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a88 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ab4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005ad0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005ae4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005b00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005b54 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005b68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005b80 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005b9c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005bb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005bc8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005be4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005bf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c14 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005c38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005c4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005c68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ca0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005cbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005cd8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005cf4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005d08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d24 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005d40 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005d54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005d68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005db4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005dd0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005dec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005e00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005e1c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005e38 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005e4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005e68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005e84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ea0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ebc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ed8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005ef4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005f08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005f24 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005f44 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005f58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005fac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005fdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ff8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00006014 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006038 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006054 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006070 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000608c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006030 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000604c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000606c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006088 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000060a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000060c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000060fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006118 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006130 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000614c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006168 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006184 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006198 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000060d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000060ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006108 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006124 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006140 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006158 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000616c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000618c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000061b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000061e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000061f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006214 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006230 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000624c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006268 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006288 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000062a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000062c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000062e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006300 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000631c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006338 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006350 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006360 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006378 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006394 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000063ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000063c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000063e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000063fc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006418 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000642c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006444 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006460 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006474 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000648c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000064a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000064c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000064e0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000064f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000650c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006528 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000653c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006558 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006574 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006588 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000065a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000065c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000065dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000065f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006614 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006630 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000664c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006668 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006684 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006698 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000066b4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000066d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000066e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000066f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000670c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006728 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006744 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006760 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000677c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000067ac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000067c8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000067dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000067f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006814 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006830 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000684c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006868 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000068e8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000068fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006918 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006934 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006948 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006960 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000697c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000069a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000069cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000069e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006a04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006a20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006a3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006a74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006aa8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ac8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006adc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006af8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006b14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006b30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006b9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006bb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006bd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000061cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000061ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006208 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006224 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006244 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006258 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006278 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000062ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000062c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000062dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000062f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006314 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006324 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000633c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006358 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006370 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006388 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000063a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000063c0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000063dc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000063f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006408 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006424 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006438 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006454 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000648c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000064a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000064bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000064d4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000064f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006504 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000651c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006538 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000654c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006568 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000658c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000065a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000065bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000065d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000065f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000660c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006628 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006644 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006674 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006690 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000066a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000066b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000066cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000066e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006704 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006720 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000673c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006750 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000676c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006788 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000679c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000067b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000067d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000067f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000680c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006828 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006844 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006858 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000068d8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000068f8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000690c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006920 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000693c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000695c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000069a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000069c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000069dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000069f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006a34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006a54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006a84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006ab0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006acc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006afc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006b10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006b3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006b70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006b90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006bac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006bc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00006bec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006c08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006c24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006c38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006c00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006c28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006c48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00006c60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006c80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ccc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ce4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006cf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006d0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006d28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006d40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d90 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006dac 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006dc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006dd8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006df4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006e08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006e20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006e3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006e58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006e74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006e88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ea0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006ebc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006ed0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006ee8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006f04 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006f18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006f34 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006f50 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006f64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006f80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006f98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006fb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006fcc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006fe8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006c78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006c94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006cb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006cc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006cd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006cf0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006d08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006d20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006d3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006d58 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006d74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006d88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006da0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006dbc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006dd0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006de8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006e04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006e20 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e3c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006e68 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e84 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006eb0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006ecc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006ee0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006efc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006f24 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006f38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006f54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006f6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006f84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006fa0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006fbc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006fd8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006fec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00007004 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007018 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007030 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000704c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007060 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007070 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007088 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000070a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000070bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000070d4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000070f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007104 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007120 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000713c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007150 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000716c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007184 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000719c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000071b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000071d4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000071f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007204 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000721c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007238 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000724c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007260 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007274 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000072a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000072c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000072d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000072e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007304 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007320 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007334 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007348 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007374 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007394 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000073a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000073c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000073dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000073f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007404 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007418 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007444 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000745c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000746c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007480 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000749c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000074b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000074cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000074e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000750c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000752c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000753c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007550 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000756c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007020 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007034 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007044 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000705c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007078 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007090 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000070a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000070c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000070d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000070f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007110 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007124 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007140 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007158 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007170 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000718c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000071a8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000071c4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000071d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000071f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007214 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007228 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007238 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007250 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007270 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007298 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000072b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000072c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000072e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000072fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007310 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007328 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007358 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007374 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007388 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000739c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000073b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000073d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000073e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000073fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007424 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007444 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007454 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000748c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000074a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000074bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000074d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000074f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007520 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007534 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000754c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007568 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007584 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007598 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000075ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000075c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000075e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000075f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007614 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007630 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000764c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007660 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007678 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007694 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000076a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000076c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000076dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000076f8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007714 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007728 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007740 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000775c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007770 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007788 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000077a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000077b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000077d4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000077fc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007810 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000782c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007844 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000785c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007878 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007894 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000078b0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000078c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000078dc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000078f8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000790c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000791c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007934 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007950 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007968 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007980 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000799c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000079b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000079cc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000079e8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000079fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007a18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007a48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a80 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007a9c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007ab0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007acc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007ae8 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007afc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007b74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007bb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007be8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007c60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007cac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007cbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007cd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007cfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007594 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000075f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000760c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007628 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007644 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007670 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000768c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000076a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000076b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000076d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000076f0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000770c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007720 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007738 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007754 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007768 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007780 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000779c 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000077b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000077cc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000077f4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007808 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007824 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000783c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007854 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000786c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007888 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000078a4 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000078b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000078d0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000078ec 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007900 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007910 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007928 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007944 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000795c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007974 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007990 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000079a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000079c0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000079dc 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000079f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007a0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007a24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007a3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007a74 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007a90 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007aa4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007ac0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007ae0 0000151c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007af4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007bb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007bcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007be0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007bf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007c20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007c48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007c58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007c6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007c88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007ca4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007cb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007ccc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007cf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007d14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007d7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007dac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007dd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007d24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007d78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007da4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007dcc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007df4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00007e08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007e20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007e3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007e58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007f0c 0000191d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00007f10 00001003 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00007f20 0000191d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00007f24 00001003 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xa674 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xa688 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000e02 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001a02 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,191 +1,196 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_64(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #1088 @ 0x440 │ │ │ │ │ sub sp, sp, #12 │ │ │ │ │ + str r1, [sp] │ │ │ │ │ str r0, [sp, #1080] @ 0x438 │ │ │ │ │ ldr r0, [sp, #1144] @ 0x478 │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - ldr r1, [pc, #3468] @ dac │ │ │ │ │ + ldr r1, [pc, #3464] @ db8 │ │ │ │ │ cmp r0, #0 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ ble 7ec0 │ │ │ │ │ ldr r0, [sp, #1148] @ 0x47c │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #1084] @ 0x43c │ │ │ │ │ ldr r0, [sp, #1152] @ 0x480 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ str r0, [sp, #1088] @ 0x440 │ │ │ │ │ - ldr r0, [pc, #3432] @ db0 │ │ │ │ │ + ldr r0, [pc, #3428] @ dbc │ │ │ │ │ ldr r1, [r1, r0] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ ldr r1, [r1] │ │ │ │ │ str r1, [sp, #1092] @ 0x444 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ + ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl sl, r3, #8 │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r6, [fp, sl] │ │ │ │ │ ldrd r4, [fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ lsl r8, r3, #7 │ │ │ │ │ - add r3, r9, r3, lsl #7 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, fp, r8 │ │ │ │ │ ldrd r4, [fp, r8] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - str sl, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r9 │ │ │ │ │ + str sl, [sp, #16] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ lsl r1, r3, #6 │ │ │ │ │ + add r3, r9, r1 │ │ │ │ │ ldrd r4, [r9, r1] │ │ │ │ │ - add r3, r9, r3, lsl #6 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ - add r3, r2, r1 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - ldrd r4, [r2, r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldrd r4, [r9, r1] │ │ │ │ │ + add r3, r9, r1 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [r3, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - rsb r1, r3, r3, lsl #3 │ │ │ │ │ - lsl r9, r1, #6 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ - add r1, lr, lr, lsl #1 │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ + lsl r3, ip, #3 │ │ │ │ │ + sub ip, r3, ip │ │ │ │ │ + add r7, r7, r7, lsl #1 │ │ │ │ │ + lsl r9, ip, #6 │ │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r4, [r8, r9] │ │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, r8 │ │ │ │ │ - lsl r8, r1, #6 │ │ │ │ │ + lsl r8, r7, #6 │ │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r4, [r2, r9] │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r4, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ @@ -197,39 +202,39 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r4, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -240,142 +245,142 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ │ + add r3, sp, #960 @ 0x3c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2488] @ dc4 │ │ │ │ │ - ldr r3, [pc, #2488] @ dc8 │ │ │ │ │ + ldr r2, [pc, #2480] @ dd0 │ │ │ │ │ + ldr r3, [pc, #2480] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2452] @ dc4 │ │ │ │ │ - ldr r3, [pc, #2452] @ dc8 │ │ │ │ │ + ldr r2, [pc, #2444] @ dd0 │ │ │ │ │ + ldr r3, [pc, #2444] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #992 @ 0x3e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -384,204 +389,203 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2164] @ dc4 │ │ │ │ │ - ldr r3, [pc, #2164] @ dc8 │ │ │ │ │ + ldr r2, [pc, #2156] @ dd0 │ │ │ │ │ + ldr r3, [pc, #2156] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2128] @ dc4 │ │ │ │ │ - ldr r3, [pc, #2128] @ dc8 │ │ │ │ │ + ldr r2, [pc, #2120] @ dd0 │ │ │ │ │ + ldr r3, [pc, #2120] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldr r5, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - lsl lr, lr, #5 │ │ │ │ │ - add r3, r9, r5, lsl #5 │ │ │ │ │ - ldrd r6, [r3, fp] │ │ │ │ │ - ldrd r4, [r9, lr] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, lr │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr fp, [sp, #1080] @ 0x438 │ │ │ │ │ + lsl ip, r5, #5 │ │ │ │ │ + add r3, fp, ip │ │ │ │ │ + ldrd r4, [fp, ip] │ │ │ │ │ + mov r8, ip │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r4, [sl, r8] │ │ │ │ │ str r8, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sl, r8 │ │ │ │ │ - ldrd r6, [r3, fp] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov fp, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - add r2, lr, lr, lsl #2 │ │ │ │ │ - lsl r8, r2, #5 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ - add r3, r9, r2, lsl #5 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #1136] @ 0x470 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r5, r5, r5, lsl #2 │ │ │ │ │ + lsl r8, r5, #5 │ │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, fp, r8 │ │ │ │ │ + ldrd r4, [fp, r8] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ + mov sl, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sl, r8 │ │ │ │ │ - ldrd r4, [sl, r8] │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - lsl r5, lr, #4 │ │ │ │ │ - rsb lr, lr, lr, lsl #4 │ │ │ │ │ - lsl r9, lr, #5 │ │ │ │ │ - lsl r8, ip, #5 │ │ │ │ │ - str lr, [sp, #48] @ 0x30 │ │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r4, [fp, r9] │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r9, [sp, #1136] @ 0x470 │ │ │ │ │ + lsl r8, lr, #5 │ │ │ │ │ + lsl ip, r9, #4 │ │ │ │ │ + sub r9, ip, r9 │ │ │ │ │ + str ip, [sp, #32] │ │ │ │ │ + str r9, [sp, #72] @ 0x48 │ │ │ │ │ + lsl r9, r9, #5 │ │ │ │ │ + ldrd r4, [fp, r9] │ │ │ │ │ ldrd r6, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sl, r9] │ │ │ │ │ ldrd r6, [sl, r8] │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r4, [sl, r9] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - lsl sl, r3, #5 │ │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + lsl sl, r7, #5 │ │ │ │ │ ldrd r4, [fp, sl] │ │ │ │ │ - add r3, fp, r3, lsl #5 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ + add r3, fp, sl │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ add r3, r2, sl │ │ │ │ │ ldrd r4, [r2, sl] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -592,24 +596,24 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -622,26 +626,26 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -653,324 +657,322 @@ │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1048] @ db4 │ │ │ │ │ - ldr r3, [pc, #1048] @ db8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1040] @ dc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1032] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1028] @ dbc │ │ │ │ │ - ldr r3, [pc, #1028] @ dc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1020] @ dc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1012] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldr r2, [pc, #976] @ dbc │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #972] @ dc0 │ │ │ │ │ + ldr r2, [pc, #980] @ dc8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #968] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #944] @ db4 │ │ │ │ │ - ldr r3, [pc, #944] @ db8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #940] @ dc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #932] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #860] @ dbc │ │ │ │ │ - ldr r3, [pc, #860] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #856] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #848] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #824] @ db4 │ │ │ │ │ - ldr r3, [pc, #824] @ db8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #820] @ dc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #812] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #776] @ db4 │ │ │ │ │ - ldr r3, [pc, #776] @ db8 │ │ │ │ │ + ldr r2, [pc, #780] @ dc0 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #768] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #760] @ dbc │ │ │ │ │ - ldr r3, [pc, #760] @ dc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #756] @ dc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #748] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #664] @ dbc │ │ │ │ │ - ldr r3, [pc, #664] @ dc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #660] @ dc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #652] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #628] @ db4 │ │ │ │ │ - ldr r3, [pc, #628] @ db8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #624] @ dc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #616] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #588] @ dbc │ │ │ │ │ - ldr r3, [pc, #588] @ dc0 │ │ │ │ │ + ldr r2, [pc, #592] @ dc8 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #580] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #556] @ db4 │ │ │ │ │ - ldr r3, [pc, #556] @ db8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #552] @ dc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #544] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #464] @ db4 │ │ │ │ │ - ldr r3, [pc, #464] @ db8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #460] @ dc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #452] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #444] @ dbc │ │ │ │ │ - ldr r3, [pc, #444] @ dc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #440] @ dc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #432] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #388] @ db4 │ │ │ │ │ - ldr r3, [pc, #388] @ db8 │ │ │ │ │ + ldr r2, [pc, #392] @ dc0 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #380] @ dc4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #372] @ dbc │ │ │ │ │ - ldr r3, [pc, #372] @ dc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #368] @ dc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #360] @ dcc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp] │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r4, [sl, r8] │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sl, r8 │ │ │ │ │ + ldrd r4, [sl, r8] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ - ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - add ip, r7, ip │ │ │ │ │ - lsl r8, ip, #4 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, ip, lsl #4 │ │ │ │ │ + ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + lsl r8, r3, #4 │ │ │ │ │ + str r3, [sp, #304] @ 0x130 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -979,238 +981,236 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ ldrd r4, [sl, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sl, r8 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r2, [sp, #1136] @ 0x470 │ │ │ │ │ + mov lr, #464 @ 0x1d0 │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ ldr r4, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ - b dcc │ │ │ │ │ - .word 0x00000d84 │ │ │ │ │ + b dd8 │ │ │ │ │ + .word 0x00000d80 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - add r4, r4, r1, lsl #2 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ - str r4, [sp, #344] @ 0x158 │ │ │ │ │ - add r4, r7, r3, lsl #2 │ │ │ │ │ - str r4, [sp, #352] @ 0x160 │ │ │ │ │ - lsl r4, r4, #4 │ │ │ │ │ - ldrd sl, [r9, r5] │ │ │ │ │ + mul r2, lr, r2 │ │ │ │ │ + ldrd sl, [r9, r2] │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + mov r2, #208 @ 0xd0 │ │ │ │ │ + mul r4, r2, r4 │ │ │ │ │ ldrd r8, [r9, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r6, [ip, r4] │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [ip, r5] │ │ │ │ │ + ldrd r6, [ip, r4] │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - lsl r4, r2, #4 │ │ │ │ │ - ldrd r6, [r9, r4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, r2, lsl #4 │ │ │ │ │ + lsl r4, r5, #4 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, fp, r4 │ │ │ │ │ ldrd sl, [fp, r4] │ │ │ │ │ ldrd r4, [r5, r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r1, fp │ │ │ │ │ strd sl, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, sl │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1225,99 +1225,99 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-960] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-960] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-948] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-948] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1084] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-1084] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-1072] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-1072] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1328,70 +1328,70 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1216] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-1216] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-1204] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-1204] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1340] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-1340] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-1328] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-1328] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1402,1233 +1402,1221 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r9, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldr r4, [sp, #1136] @ 0x470 │ │ │ │ │ + ldr r2, [sp, #1136] @ 0x470 │ │ │ │ │ ldr sl, [sp, #1080] @ 0x438 │ │ │ │ │ - sub r9, r9, r7 │ │ │ │ │ - sub r7, r2, r7 │ │ │ │ │ + sub r9, r3, r4 │ │ │ │ │ lsl r9, r9, #3 │ │ │ │ │ - lsl r8, r7, #3 │ │ │ │ │ + sub ip, ip, r2 │ │ │ │ │ + lsl r8, ip, #3 │ │ │ │ │ ldrd r4, [sl, r9] │ │ │ │ │ - str r7, [sp, #392] @ 0x188 │ │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r6, [sl, r8] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r6, [fp, r8] │ │ │ │ │ ldrd r4, [fp, r9] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r9, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - lsl r8, lr, #3 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sl, lr, lsl #3 │ │ │ │ │ + ldr r9, [sp, #72] @ 0x48 │ │ │ │ │ + lsl r8, r9, #3 │ │ │ │ │ + mov r9, sl │ │ │ │ │ ldrd r4, [sl, r8] │ │ │ │ │ - ldr sl, [sp, #8] │ │ │ │ │ + add r3, sl, r8 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r4, [fp, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, fp, r8 │ │ │ │ │ + mov fp, #440 @ 0x1b8 │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + ldr r4, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ ldr r6, [sp, #1136] @ 0x470 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - lsl r4, r1, #3 │ │ │ │ │ - rsb r6, r6, r3, lsl #3 │ │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ │ - rsb r4, ip, r1, lsl #3 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ + mov r1, #184 @ 0xb8 │ │ │ │ │ + mul r4, fp, r4 │ │ │ │ │ + mul r6, r1, r6 │ │ │ │ │ ldrd sl, [r9, r4] │ │ │ │ │ ldrd r8, [r9, r6] │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - str ip, [sp, #80] @ 0x50 │ │ │ │ │ - strd sl, [sp, #88] @ 0x58 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r4, [r4, r2] │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ - ldrd sl, [r9, r4] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ add r3, r9, r4 │ │ │ │ │ + ldrd sl, [r9, r4] │ │ │ │ │ ldrd r8, [r3, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r2, [sp] │ │ │ │ │ add r3, r2, r4 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ ldrd r4, [r4, r2] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2572] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-2572] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-2548] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-2548] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2704] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-2704] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-2680] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-2680] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2828] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-2828] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-2804] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-2804] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3064] @ dc4 │ │ │ │ │ - ldr r3, [pc, #-3064] @ dc8 │ │ │ │ │ + ldr r2, [pc, #-3040] @ dd0 │ │ │ │ │ + ldr r3, [pc, #-3040] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - ldr fp, [sp, #392] @ 0x188 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ ldr sl, [sp, #1080] @ 0x438 │ │ │ │ │ - lsl r8, lr, #4 │ │ │ │ │ - lsl r9, fp, #4 │ │ │ │ │ + lsl r9, ip, #4 │ │ │ │ │ + lsl r8, r3, #4 │ │ │ │ │ ldrd r4, [sl, r9] │ │ │ │ │ ldrd r6, [sl, r8] │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r4, [fp, r9] │ │ │ │ │ - ldrd r6, [fp, r8] │ │ │ │ │ mov r9, sl │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - lsl r8, r1, #4 │ │ │ │ │ + lsl r8, lr, #4 │ │ │ │ │ ldrd r4, [sl, r8] │ │ │ │ │ - add r3, sl, r1, lsl #4 │ │ │ │ │ - ldr sl, [sp, #8] │ │ │ │ │ + add r3, sl, r8 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r4, [fp, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, fp, r8 │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r4, #432 @ 0x1b0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + mov r2, #176 @ 0xb0 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ │ - add r1, r3, r1 │ │ │ │ │ - lsl r5, r1, #4 │ │ │ │ │ - str r1, [sp, #624] @ 0x270 │ │ │ │ │ - add r1, r7, r2, lsl #1 │ │ │ │ │ - lsl r4, r1, #4 │ │ │ │ │ - ldrd sl, [r9, r5] │ │ │ │ │ - ldrd r8, [r9, r4] │ │ │ │ │ + mul ip, r4, ip │ │ │ │ │ + ldrd sl, [r9, ip] │ │ │ │ │ + mov r5, ip │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mul ip, r2, ip │ │ │ │ │ + ldrd r8, [r9, ip] │ │ │ │ │ + mov r4, ip │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r1, [sp, #632] @ 0x278 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r6, [ip, r4] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [ip, r5] │ │ │ │ │ + ldrd r6, [ip, r4] │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - lsl r4, r3, #4 │ │ │ │ │ - add r3, r9, r3, lsl #4 │ │ │ │ │ + ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ + lsl r4, r7, #4 │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ ldrd r6, [r9, r4] │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, fp, r4 │ │ │ │ │ ldrd sl, [fp, r4] │ │ │ │ │ ldrd r4, [r5, r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ + add r3, sp, #1024 @ 0x400 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #32] │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r8, [sp, #24] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3428] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #3428] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #3436] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #3436] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3304] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #3304] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #3316] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #3316] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3164] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #3164] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #3176] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #3176] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ + add r3, sp, #1024 @ 0x400 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ + add r3, sp, #1040 @ 0x410 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3036] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #3036] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #3052] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #3052] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #1040 @ 0x410 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #1056 @ 0x420 │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r8, [sp, #96] @ 0x60 │ │ │ │ │ - ldr sl, [sp, #8] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, r8 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + add r3, r9, sl │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, fp, r8 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, fp, sl │ │ │ │ │ + ldrd r4, [fp, sl] │ │ │ │ │ + mov sl, r8 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, r7 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ │ + add r8, r1, ip │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ ldrd r4, [fp, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, fp, r8 │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ - add r6, r2, r2, lsl #2 │ │ │ │ │ - add r4, r4, r5 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ - ldrd sl, [r9, r4] │ │ │ │ │ - ldrd r8, [r9, r6] │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + mov r2, #200 @ 0xc8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r1, #456 @ 0x1c8 │ │ │ │ │ + mul ip, r1, ip │ │ │ │ │ + ldrd sl, [r9, ip] │ │ │ │ │ + mov r4, ip │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mul ip, r2, ip │ │ │ │ │ + ldrd r8, [r9, ip] │ │ │ │ │ + mov r6, ip │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [r4, r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r2, sl │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - lsl r4, r5, #3 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + add r3, r9, r4 │ │ │ │ │ ldrd sl, [r9, r4] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, r9, r5, lsl #3 │ │ │ │ │ ldrd r8, [r3, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ add r3, r1, r4 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ ldrd r4, [r4, r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1056 @ 0x420 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -2642,494 +2630,500 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1872] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #1872] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #1860] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #1860] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #768 @ 0x300 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1740] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #1740] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #1732] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #1732] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1616] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #1616] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #1612] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #1612] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1384] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #1384] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #1384] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #1384] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - lsl r8, r2, #3 │ │ │ │ │ + lsl r8, r5, #3 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, r9, r2, lsl #3 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - sub r3, ip, r3 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r3, #168 @ 0xa8 │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + add r3, r9, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + mov r8, ip │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r9, fp │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ mov sl, r0 │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r6, [r1, r8] │ │ │ │ │ ldrd r8, [r9, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r3, fp │ │ │ │ │ + mov fp, #488 @ 0x1e8 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r7, r3, #2 │ │ │ │ │ - str r7, [sp, #912] @ 0x390 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + mov r3, #232 @ 0xe8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mul ip, fp, ip │ │ │ │ │ ldr fp, [sp, #1080] @ 0x438 │ │ │ │ │ - add r9, lr, r3, lsl #2 │ │ │ │ │ - ldr lr, [sp, #344] @ 0x158 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - lsl r8, lr, #3 │ │ │ │ │ - ldrd r4, [fp, r9] │ │ │ │ │ - ldrd r6, [fp, r8] │ │ │ │ │ + mov r9, ip │ │ │ │ │ + ldrd r4, [fp, ip] │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r6, [fp, ip] │ │ │ │ │ + mov r8, ip │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ ldrd r4, [r1, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r9, #104 @ 0x68 │ │ │ │ │ + ldrd r6, [r1, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, fp, r3, lsl #3 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ + mul ip, r9, ip │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ + add r3, fp, ip │ │ │ │ │ + ldrd r4, [fp, ip] │ │ │ │ │ + mov r8, ip │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ mov sl, r0 │ │ │ │ │ add r3, r1, r8 │ │ │ │ │ ldrd r6, [r1, r8] │ │ │ │ │ ldrd r8, [r9, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #760 @ 0x2f8 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #760 @ 0x2f8 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -3142,131 +3136,131 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #184] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #184] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #156] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #156] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #144] @ 2c5c │ │ │ │ │ - ldr r3, [pc, #144] @ 2c60 │ │ │ │ │ + ldr r2, [pc, #116] @ 2c2c │ │ │ │ │ + ldr r3, [pc, #116] @ 2c30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #44] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #44] @ 2c78 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - b 2c7c │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + b 2c4c │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ - ldr r2, [pc, #-24] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-24] @ 2c70 │ │ │ │ │ + ldr r2, [pc, #-16] @ 2c44 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-28] @ 2c48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ │ + ldr r2, [pc, #-56] @ 2c3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-64] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-72] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-72] @ 2c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + ldr r2, [pc, #-104] @ 2c3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-112] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-92] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-92] @ 2c78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #856 @ 0x358 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ + ldr r2, [pc, #-124] @ 2c44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-132] @ 2c48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3275,58 +3269,58 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ - ldr r2, [pc, #-208] @ 2c74 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ + ldr r2, [pc, #-232] @ 2c44 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-220] @ 2c78 │ │ │ │ │ + ldr r3, [pc, #-244] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-240] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-240] @ 2c70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-272] @ 2c3c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-280] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-280] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-280] @ 2c78 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ │ + ldr r2, [pc, #-312] @ 2c44 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-320] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-316] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-316] @ 2c70 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ + ldr r2, [pc, #-348] @ 2c3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-356] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3335,59 +3329,59 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ - ldr r2, [pc, #-424] @ 2c6c │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + ldr r2, [pc, #-448] @ 2c3c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-428] @ 2c70 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #-456] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-436] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-436] @ 2c78 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r2, [pc, #-468] @ 2c44 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-476] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-492] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-492] @ 2c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #864 @ 0x360 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ │ + ldr r2, [pc, #-524] @ 2c3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-532] @ 2c40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-520] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-520] @ 2c78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-552] @ 2c44 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-560] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3396,97 +3390,97 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-724] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-724] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-748] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-748] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-764] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-764] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-788] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-788] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ - ldr r2, [pc, #-772] @ 2c6c │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + ldr r2, [pc, #-796] @ 2c3c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-776] @ 2c70 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-808] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-788] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-788] @ 2c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-820] @ 2c44 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-828] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-836] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-836] @ 2c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-872] @ 2c44 │ │ │ │ │ + ldr r3, [pc, #-872] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-868] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-868] @ 2c70 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r2, [pc, #-900] @ 2c3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-908] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3495,297 +3489,305 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r9, [sp, #1080] @ 0x438 │ │ │ │ │ + lsl r8, r7, #3 │ │ │ │ │ add r3, r9, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ - ldrd r4, [r2, r8] │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, r2, r8 │ │ │ │ │ + ldrd r4, [r2, r8] │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ + mov ip, #152 @ 0x98 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r5, lsl #1 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, r9, r3, lsl #3 │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ + mul r7, ip, r7 │ │ │ │ │ + add r3, r9, r7 │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + mov r8, r7 │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r9, fp │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp] │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ add r3, r2, r8 │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ ldrd r8, [r9, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #864 @ 0x360 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #832 @ 0x340 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ - strd r6, [r3] │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ - ldr r7, [sp, #912] @ 0x390 │ │ │ │ │ - ldr ip, [sp, #624] @ 0x270 │ │ │ │ │ - sub r9, r7, lr │ │ │ │ │ ldr fp, [sp, #1080] @ 0x438 │ │ │ │ │ - lsl r8, ip, #3 │ │ │ │ │ - lsl r9, r9, #3 │ │ │ │ │ - ldrd r4, [fp, r9] │ │ │ │ │ - ldrd r6, [fp, r8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov ip, #472 @ 0x1d8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ + mul r7, ip, r7 │ │ │ │ │ + mov ip, #216 @ 0xd8 │ │ │ │ │ + ldrd r4, [fp, r7] │ │ │ │ │ + mov r9, r7 │ │ │ │ │ + ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mul r7, ip, r7 │ │ │ │ │ + mov r8, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ ldrd r4, [r3, r9] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ mov r9, r3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ + mov r8, #88 @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ + ldr r7, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - add r3, fp, r3, lsl #3 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + mul r7, r8, r7 │ │ │ │ │ + add r3, fp, r7 │ │ │ │ │ + ldrd r4, [fp, r7] │ │ │ │ │ + mov r8, r7 │ │ │ │ │ ldrd r6, [r3, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, r9, r8 │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r6, [r9, r8] │ │ │ │ │ ldrd r8, [r3, r1] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #912 @ 0x390 │ │ │ │ │ + add r1, sp, #888 @ 0x378 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ + add r1, sp, #880 @ 0x370 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ │ + add r1, sp, #896 @ 0x380 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r3, sp, #920 @ 0x398 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ + add r1, sp, #928 @ 0x3a0 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #880 @ 0x370 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #912 @ 0x390 │ │ │ │ │ + add r1, sp, #888 @ 0x378 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -3793,125 +3795,126 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #920 @ 0x398 │ │ │ │ │ + add r1, sp, #928 @ 0x3a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r1, sp, #856 @ 0x358 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2112] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-2112] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-2172] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-2172] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2152] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-2152] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-2212] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-2212] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ │ + add r1, sp, #896 @ 0x380 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2260] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-2260] @ 2c78 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #872 @ 0x368 │ │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ │ + ldr r2, [pc, #-2328] @ 2c44 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2336] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2296] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-2296] @ 2c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #848 @ 0x350 │ │ │ │ │ + ldr r2, [pc, #-2364] @ 2c3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2372] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2336] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-2336] @ 2c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + ldr r2, [pc, #-2408] @ 2c44 │ │ │ │ │ + ldr r3, [pc, #-2408] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2368] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-2368] @ 2c70 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ │ + add r1, sp, #912 @ 0x390 │ │ │ │ │ + ldr r2, [pc, #-2436] @ 2c3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2444] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3920,57 +3923,57 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ - ldr r2, [pc, #-2468] @ 2c74 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ + ldr r2, [pc, #-2528] @ 2c44 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ │ + add r1, sp, #912 @ 0x390 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-2480] @ 2c78 │ │ │ │ │ + ldr r3, [pc, #-2540] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2500] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-2500] @ 2c70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + ldr r2, [pc, #-2572] @ 2c3c │ │ │ │ │ + ldr r3, [pc, #-2572] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2544] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-2544] @ 2c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #872 @ 0x368 │ │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ │ + ldr r2, [pc, #-2612] @ 2c3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2620] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2564] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-2564] @ 2c78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #848 @ 0x350 │ │ │ │ │ + ldr r2, [pc, #-2632] @ 2c44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2640] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3979,57 +3982,57 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ - ldr r2, [pc, #-2680] @ 2c6c │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ + ldr r2, [pc, #-2740] @ 2c3c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ - ldr r3, [pc, #-2688] @ 2c70 │ │ │ │ │ + add r1, sp, #880 @ 0x370 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2752] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2696] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-2696] @ 2c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2764] @ 2c44 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2772] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2744] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-2744] @ 2c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-2816] @ 2c44 │ │ │ │ │ + ldr r3, [pc, #-2816] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2776] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-2776] @ 2c70 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #872 @ 0x368 │ │ │ │ │ + ldr r2, [pc, #-2844] @ 2c3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2852] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4038,97 +4041,97 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - add r1, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r1, sp, #864 @ 0x360 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #936 @ 0x3a8 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2972] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-2972] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-3032] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-3032] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3012] @ 2c64 │ │ │ │ │ - ldr r3, [pc, #-3012] @ 2c68 │ │ │ │ │ + ldr r2, [pc, #-3072] @ 2c34 │ │ │ │ │ + ldr r3, [pc, #-3072] @ 2c38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldr r2, [pc, #-3020] @ 2c6c │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + ldr r2, [pc, #-3080] @ 2c3c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r3, [pc, #-3028] @ 2c70 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #-3088] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3032] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-3032] @ 2c78 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #872 @ 0x368 │ │ │ │ │ + ldr r2, [pc, #-3100] @ 2c44 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3108] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3088] @ 2c6c │ │ │ │ │ - ldr r3, [pc, #-3088] @ 2c70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3156] @ 2c3c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-3164] @ 2c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3108] @ 2c74 │ │ │ │ │ - ldr r3, [pc, #-3108] @ 2c78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + add r1, sp, #880 @ 0x370 │ │ │ │ │ + ldr r2, [pc, #-3176] @ 2c44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3184] @ 2c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4137,846 +4140,841 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r3, sp, #920 @ 0x398 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r8, [sp, #8] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + add r3, sp, #944 @ 0x3b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ + add r3, sp, #952 @ 0x3b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ lsl r8, r3, #8 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + add r3, sp, #944 @ 0x3b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [r9] │ │ │ │ │ - add r1, sp, #960 @ 0x3c0 │ │ │ │ │ + add r1, sp, #944 @ 0x3b0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ mov r2, sl │ │ │ │ │ - lsl r4, r3, #7 │ │ │ │ │ - add r6, r7, r3, lsl #7 │ │ │ │ │ mov r3, fp │ │ │ │ │ - add r5, r9, r4 │ │ │ │ │ + ldr r6, [sp, #1140] @ 0x474 │ │ │ │ │ strd r0, [r7] │ │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ │ + add r1, sp, #952 @ 0x3b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + lsl r4, r6, #7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + add r6, r7, r4 │ │ │ │ │ strd r0, [r7, r4] │ │ │ │ │ - add r1, sp, #936 @ 0x3a8 │ │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ │ + add r5, r9, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #952 @ 0x3b8 │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ strd r0, [r6, r8] │ │ │ │ │ - add r1, sp, #936 @ 0x3a8 │ │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3544] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #3544] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #3544] @ 4afc │ │ │ │ │ + ldr r3, [pc, #3544] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ - add r3, r3, r3, lsl #2 │ │ │ │ │ - lsl r8, r3, #6 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add r3, r3, r3, lsl #2 │ │ │ │ │ + lsl r8, r3, #6 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ - ldr r1, [sp, #1140] @ 0x474 │ │ │ │ │ - lsl r1, r1, #6 │ │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr ip, [sp, #1140] @ 0x474 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + lsl ip, ip, #6 │ │ │ │ │ + str ip, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ + ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3432] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #3432] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #3432] @ 4afc │ │ │ │ │ + ldr r3, [pc, #3432] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r6, r9 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r6, r9 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [r9, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3344] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #3344] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #3344] @ 4afc │ │ │ │ │ + ldr r3, [pc, #3344] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ - lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #1140] @ 0x474 │ │ │ │ │ - ldrd r8, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r8, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - rsb r2, r1, r1, lsl #3 │ │ │ │ │ - lsl r7, r2, #6 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldr r7, [sp, #1140] @ 0x474 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + lsl r2, r7, #3 │ │ │ │ │ + sub lr, r2, r7 │ │ │ │ │ + lsl r7, lr, #6 │ │ │ │ │ + str r2, [sp, #32] │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + str lr, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [r6, r7] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r6, r7] │ │ │ │ │ - ldr r1, [sp, #1140] @ 0x474 │ │ │ │ │ + ldr r6, [sp, #1140] @ 0x474 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ │ + add r1, r6, r6, lsl #1 │ │ │ │ │ lsl r6, r1, #6 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r2, r6] │ │ │ │ │ mov r2, sl │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3208] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #3208] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #3212] @ 4afc │ │ │ │ │ + ldr r3, [pc, #3212] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldrd r8, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - ldrd r8, [r3, #8] │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1040 @ 0x410 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1024 @ 0x400 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2912] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #2912] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #2928] @ 4afc │ │ │ │ │ + ldr r3, [pc, #2928] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2872] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #2872] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #2892] @ 4afc │ │ │ │ │ + ldr r3, [pc, #2892] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2824] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #2824] @ 4b08 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2832] @ 4b0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2824] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2804] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2804] @ 4b10 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2812] @ 4b14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2804] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldr r2, [pc, #2744] @ 4b04 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #2760] @ 4b0c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2740] @ 4b08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2748] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2728] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2728] @ 4b10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2736] @ 4b14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2728] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2572] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #2572] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #2592] @ 4afc │ │ │ │ │ + ldr r3, [pc, #2592] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2532] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #2532] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #2556] @ 4afc │ │ │ │ │ + ldr r3, [pc, #2556] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #1056 @ 0x420 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2476] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #2476] @ 4b08 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2488] @ 4b0c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2480] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2456] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2456] @ 4b10 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2468] @ 4b14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2460] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldr r2, [pc, #2404] @ 4b0c │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #2424] @ 4b14 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2400] @ 4b10 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2412] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2372] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #2372] @ 4b08 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2384] @ 4b0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2376] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2284] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2284] @ 4b10 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2292] @ 4b14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2284] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2248] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #2248] @ 4b08 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2256] @ 4b0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2248] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldr r2, [pc, #2196] @ 4b04 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + ldr r2, [pc, #2212] @ 4b0c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2192] @ 4b08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2200] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2180] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2180] @ 4b10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2188] @ 4b14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2180] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2080] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2080] @ 4b10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2084] @ 4b14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2076] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2044] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #2044] @ 4b08 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2048] @ 4b0c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2040] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2004] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #2004] @ 4b10 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #2008] @ 4b14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2000] @ 4b18 │ │ │ │ │ + mov r8, #352 @ 0x160 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1968] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #1968] @ 4b08 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1968] @ 4b0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1960] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ - add ip, r8, ip, lsl #1 │ │ │ │ │ - lsl r9, ip, #5 │ │ │ │ │ - str ip, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + mul r9, r8, r9 │ │ │ │ │ + mov r8, r9 │ │ │ │ │ strd r0, [r3, r9] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - lsl r8, r1, #5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ + lsl r9, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [r3, r9] │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -4984,134 +4982,133 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [ip, r8] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r8, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov fp, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ - rsb lr, r8, r8, lsl #4 │ │ │ │ │ - lsl r9, lr, #5 │ │ │ │ │ - str lr, [sp, #40] @ 0x28 │ │ │ │ │ - lsl sl, r8, #4 │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl sl, r9, #4 │ │ │ │ │ + sub ip, sl, r9 │ │ │ │ │ + lsl r9, ip, #5 │ │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - lsl r8, lr, #5 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r8, lr, #5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, r3, r8 │ │ │ │ │ - lsl r8, r3, #5 │ │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + add r8, ip, r8 │ │ │ │ │ + str r8, [sp, #72] @ 0x48 │ │ │ │ │ + lsl r8, r8, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - lsl ip, r2, #5 │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r9, ip │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl ip, r9, #5 │ │ │ │ │ + mov r9, ip │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - str r9, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + str r9, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -5124,172 +5121,169 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r8, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r8, r9 │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - add r1, r2, r1, lsl #2 │ │ │ │ │ - lsl r9, r1, #5 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mul r2, r8, r2 │ │ │ │ │ + mov r8, r2 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ + strd r0, [r9, r8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r9, r1, #5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - lsl r8, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r4, r9] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #928] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #928] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #956] @ 4afc │ │ │ │ │ + ldr r3, [pc, #956] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #840] @ 4af4 │ │ │ │ │ - ldr r3, [pc, #840] @ 4af8 │ │ │ │ │ + ldr r2, [pc, #868] @ 4afc │ │ │ │ │ + ldr r3, [pc, #868] @ 4b00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #976 @ 0x3d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldr r2, [pc, #780] @ 4b04 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ - ldr r3, [pc, #772] @ 4b08 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #800] @ 4b0c │ │ │ │ │ + ldr r3, [pc, #800] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #764] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #764] @ 4b10 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #788] @ 4b14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #780] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #708] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #708] @ 4b08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldr r2, [pc, #732] @ 4b0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #724] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #688] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #688] @ 4b10 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #712] @ 4b14 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #704] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -5298,186 +5292,195 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #560] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #560] @ 4b30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #588] @ 4b34 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #580] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #524] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #524] @ 4b28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #552] @ 4b2c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #544] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldr r2, [pc, #472] @ 4b24 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #508] @ 4b2c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #468] @ 4b28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #496] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #456] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #456] @ 4b30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #484] @ 4b34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #476] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #340] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #340] @ 4b20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #364] @ 4b24 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #356] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #304] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #304] @ 4b18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #328] @ 4b1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #320] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r2, [pc, #260] @ 4b1c │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #292] @ 4b24 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #256] @ 4b20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #280] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #228] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #228] @ 4b18 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #252] @ 4b1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #244] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldr r2, [pc, #160] @ 4b04 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r2, [pc, #192] @ 4b0c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ - ldr r3, [pc, #152] @ 4b08 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #180] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #144] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #144] @ 4b10 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldr r2, [pc, #168] @ 4b14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #160] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #96] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #96] @ 4b10 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #120] @ 4b14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #112] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #60] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #60] @ 4b08 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #84] @ 4b0c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #76] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - b 4b34 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + b 4b3c │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ @@ -5486,329 +5489,317 @@ │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ .word 0x3fef6297 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-124] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-124] @ 4b30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-104] @ 4b34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-112] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-160] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #-160] @ 4b28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-140] @ 4b2c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-148] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-200] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-200] @ 4b30 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r2, [pc, #-176] @ 4b34 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-188] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-232] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #-232] @ 4b28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-216] @ 4b2c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-224] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-344] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-344] @ 4b20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-328] @ 4b24 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-336] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-380] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #-380] @ 4b18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-364] @ 4b1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-372] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-428] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #-428] @ 4b18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-412] @ 4b1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-420] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-448] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-448] @ 4b20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-432] @ 4b24 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-440] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r8, [r3] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r8, #336 @ 0x150 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - lsl r8, r1, #3 │ │ │ │ │ - rsb r9, r1, r1, lsl #3 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - str r8, [sp, #64] @ 0x40 │ │ │ │ │ - str r9, [sp, #544] @ 0x220 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r9, r9, #4 │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - lsl r8, ip, #4 │ │ │ │ │ + mul r9, r8, r9 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ + mov r8, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + lsl r9, r1, #4 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ + strd r0, [r3, r8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r5, #464 @ 0x1d0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r4, r9] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ - add r8, r8, lr, lsl #2 │ │ │ │ │ - str r8, [sp, #208] @ 0xd0 │ │ │ │ │ - lsl r9, r8, #4 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + mov r3, #208 @ 0xd0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mul r4, r3, r4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #104] @ 0x68 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - lsl r8, r8, #4 │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ - add r2, sl, r2 │ │ │ │ │ - lsl r8, r2, #4 │ │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ │ + ldr r8, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + add r8, sl, r8 │ │ │ │ │ + str r8, [sp, #120] @ 0x78 │ │ │ │ │ + lsl r8, r8, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -5821,169 +5812,168 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r8, r9 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r8, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - add sl, r3, r3, lsl #2 │ │ │ │ │ - str sl, [sp, #256] @ 0x100 │ │ │ │ │ - lsl r9, sl, #4 │ │ │ │ │ - mov sl, r8 │ │ │ │ │ + ldr sl, [sp, #1140] @ 0x474 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + mul sl, r8, sl │ │ │ │ │ + mov r8, sl │ │ │ │ │ + mov sl, r9 │ │ │ │ │ + strd r0, [r9, r8] │ │ │ │ │ + lsl r9, r3, #4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - lsl r8, ip, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1488] @ 4afc │ │ │ │ │ - ldr r3, [pc, #-1488] @ 4b00 │ │ │ │ │ + ldr r2, [pc, #-1440] @ 4b04 │ │ │ │ │ + ldr r3, [pc, #-1440] @ 4b08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #992 @ 0x3e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1584] @ 4afc │ │ │ │ │ - ldr r3, [pc, #-1584] @ 4b00 │ │ │ │ │ + ldr r2, [pc, #-1536] @ 4b04 │ │ │ │ │ + ldr r3, [pc, #-1536] @ 4b08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #984 @ 0x3d8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #968 @ 0x3c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1640] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #-1640] @ 4b10 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-1604] @ 4b14 │ │ │ │ │ + ldr r3, [pc, #-1604] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1672] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #-1672] @ 4b08 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #-1636] @ 4b0c │ │ │ │ │ + ldr r3, [pc, #-1636] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1708] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #-1708] @ 4b10 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #-1668] @ 4b14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1676] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1744] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #-1744] @ 4b08 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #-1704] @ 4b0c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1712] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -5992,179 +5982,178 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1888] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #-1888] @ 4b18 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1844] @ 4b1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1852] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1908] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-1908] @ 4b20 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1864] @ 4b24 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1872] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldr r2, [pc, #-1968] @ 4b14 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-1916] @ 4b1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-1972] @ 4b18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1928] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1984] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-1984] @ 4b20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1940] @ 4b24 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1948] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #1072 @ 0x430 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2080] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-2080] @ 4b30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2036] @ 4b34 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2044] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2116] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #-2116] @ 4b28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2072] @ 4b2c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2080] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldr r2, [pc, #-2168] @ 4b24 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r2, [pc, #-2116] @ 4b2c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-2172] @ 4b28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2128] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2184] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-2184] @ 4b30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2140] @ 4b34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2148] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldr r2, [pc, #-2268] @ 4b0c │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #-2216] @ 4b14 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-2280] @ 4b10 │ │ │ │ │ + ldr r3, [pc, #-2228] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2300] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #-2300] @ 4b08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #-2256] @ 4b0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2264] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2348] @ 4b04 │ │ │ │ │ - ldr r3, [pc, #-2348] @ 4b08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #-2304] @ 4b0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2312] @ 4b10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2368] @ 4b0c │ │ │ │ │ - ldr r3, [pc, #-2368] @ 4b10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #-2328] @ 4b14 │ │ │ │ │ + ldr r3, [pc, #-2328] @ 4b18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -6180,182 +6169,180 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2504] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-2504] @ 4b20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2460] @ 4b24 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2468] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2540] @ 4b14 │ │ │ │ │ - ldr r3, [pc, #-2540] @ 4b18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2496] @ 4b1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2504] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldr r2, [pc, #-2592] @ 4b14 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #-2540] @ 4b1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-2596] @ 4b18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2552] @ 4b20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2608] @ 4b1c │ │ │ │ │ - ldr r3, [pc, #-2608] @ 4b20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2564] @ 4b24 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2572] @ 4b28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2704] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #-2704] @ 4b28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2660] @ 4b2c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2668] @ 4b30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2724] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-2724] @ 4b30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2680] @ 4b34 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2688] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2780] @ 4b24 │ │ │ │ │ - ldr r3, [pc, #-2780] @ 4b28 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2736] @ 4b2c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2744] @ 4b30 │ │ │ │ │ + mov r8, #368 @ 0x170 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2800] @ 4b2c │ │ │ │ │ - ldr r3, [pc, #-2800] @ 4b30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2760] @ 4b34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2768] @ 4b38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r8, [sp, #64] @ 0x40 │ │ │ │ │ - sub r8, r8, r2 │ │ │ │ │ - str r8, [sp, #416] @ 0x1a0 │ │ │ │ │ - lsl r9, r8, #4 │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - lsl r8, lr, #4 │ │ │ │ │ + mul r9, r8, r9 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + mov r8, r9 │ │ │ │ │ strd r0, [r3, r9] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r9, lr, #4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [r3, r9] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -6363,404 +6350,401 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr r8, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - strd r0, [ip, r8] │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov sl, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldr fp, [sp, #1140] @ 0x474 │ │ │ │ │ - sub fp, r8, fp │ │ │ │ │ - str fp, [sp, #192] @ 0xc0 │ │ │ │ │ - lsl r9, fp, #4 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + ldr r9, [sp, #1140] @ 0x474 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + sub r9, ip, r9 │ │ │ │ │ + str r9, [sp, #176] @ 0xb0 │ │ │ │ │ + lsl r9, r9, #4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r8, r8, #4 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r8, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + lsl r8, r8, #4 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ + mov r8, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ - ldr lr, [sp, #1140] @ 0x474 │ │ │ │ │ - add sl, lr, ip, lsl #1 │ │ │ │ │ - lsl r8, sl, #4 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + ldr sl, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - lsl lr, r1, #4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - mov r9, lr │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mul sl, r8, sl │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + lsl r9, r3, #4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov fp, r9 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r5, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - str fp, [sp, #72] @ 0x48 │ │ │ │ │ - mov r8, r9 │ │ │ │ │ - strd r0, [r9, fp] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [r4, r9] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - add fp, r1, r2 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r2, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mul r2, r5, r2 │ │ │ │ │ + mov r5, r2 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r9, fp, #4 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - lsl r8, r1, #4 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + mov r2, #176 @ 0xb0 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mul r4, r2, r4 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r8] │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3564] @ 6888 │ │ │ │ │ - ldr r3, [pc, #3564] @ 688c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3584] @ 6864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3576] @ 6868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3544] @ 6890 │ │ │ │ │ - ldr r3, [pc, #3544] @ 6894 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3564] @ 686c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3556] @ 6870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3488] @ 6888 │ │ │ │ │ - ldr r3, [pc, #3488] @ 688c │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #3516] @ 6864 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3504] @ 6868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3472] @ 6890 │ │ │ │ │ - ldr r3, [pc, #3472] @ 6894 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3492] @ 686c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3484] @ 6870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3360] @ 6888 │ │ │ │ │ - ldr r3, [pc, #3360] @ 688c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3380] @ 6864 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3372] @ 6868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3340] @ 6890 │ │ │ │ │ - ldr r3, [pc, #3340] @ 6894 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3360] @ 686c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3352] @ 6870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr r2, [pc, #3288] @ 6890 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3284] @ 6894 │ │ │ │ │ + ldr r2, [pc, #3320] @ 686c │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3308] @ 6870 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3256] @ 6888 │ │ │ │ │ - ldr r3, [pc, #3256] @ 688c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3280] @ 6864 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3272] @ 6868 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldr r2, [pc, #3220] @ 6898 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldr r3, [pc, #3212] @ 689c │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #3244] @ 6874 │ │ │ │ │ + ldr r3, [pc, #3244] @ 6878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3204] @ 68a0 │ │ │ │ │ - ldr r3, [pc, #3204] @ 68a4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #3232] @ 687c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3224] @ 6880 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3148] @ 6898 │ │ │ │ │ - ldr r3, [pc, #3148] @ 689c │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r2, [pc, #3176] @ 6874 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3168] @ 6878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3128] @ 68a0 │ │ │ │ │ - ldr r3, [pc, #3128] @ 68a4 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #1056 @ 0x420 │ │ │ │ │ + ldr r2, [pc, #3156] @ 687c │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #3148] @ 6880 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -6769,147 +6753,146 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3024] @ 68d8 │ │ │ │ │ - ldr r3, [pc, #3024] @ 68dc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3044] @ 68b4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3036] @ 68b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3004] @ 68e0 │ │ │ │ │ - ldr r3, [pc, #3004] @ 68e4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3028] @ 68c0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3012] @ 68bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldr r2, [pc, #2944] @ 68d8 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r2, [pc, #2972] @ 68b4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2940] @ 68dc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2960] @ 68b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2928] @ 68e0 │ │ │ │ │ - ldr r3, [pc, #2928] @ 68e4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2952] @ 68c0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2936] @ 68bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldr r2, [pc, #2704] @ 6898 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #2736] @ 6874 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - ldr r3, [pc, #2696] @ 689c │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2724] @ 6878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2688] @ 68a0 │ │ │ │ │ - ldr r3, [pc, #2688] @ 68a4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r2, [pc, #2712] @ 687c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2704] @ 6880 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2640] @ 68a0 │ │ │ │ │ - ldr r3, [pc, #2640] @ 68a4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #2664] @ 687c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2656] @ 6880 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2604] @ 6898 │ │ │ │ │ - ldr r3, [pc, #2604] @ 689c │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #2628] @ 6874 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2620] @ 6878 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -6918,131 +6901,132 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2508] @ 68d8 │ │ │ │ │ - ldr r3, [pc, #2508] @ 68dc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2532] @ 68b4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2524] @ 68b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2488] @ 68e0 │ │ │ │ │ - ldr r3, [pc, #2488] @ 68e4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2516] @ 68c0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2500] @ 68bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldr r2, [pc, #2436] @ 68e0 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2432] @ 68e4 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #2468] @ 68c0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2452] @ 68bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2404] @ 68d8 │ │ │ │ │ - ldr r3, [pc, #2404] @ 68dc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2428] @ 68b4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2420] @ 68b8 │ │ │ │ │ + mov r5, #344 @ 0x158 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r5, #344 @ 0x158 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ - mul r4, r5, r4 │ │ │ │ │ - mov r5, r4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ + mov r1, #88 @ 0x58 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mul r4, r1, r4 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -7056,395 +7040,396 @@ │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r5, #472 @ 0x1d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [ip, r4] │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r5, r4, #2 │ │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ │ - ldr r5, [sp, #1140] @ 0x474 │ │ │ │ │ - rsb r5, r5, r4, lsl #2 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - lsl r4, fp, #3 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr sl, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r5] │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + mov r1, #216 @ 0xd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mul r4, r1, r4 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r5, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ - rsb r4, r3, r3, lsl #3 │ │ │ │ │ - str lr, [sp, #32] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r6] │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov r5, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r4, r5 │ │ │ │ │ - strd r0, [r5, r6] │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - add r5, r1, r5 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + mov r4, #152 @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r1, [sp, #1140] @ 0x474 │ │ │ │ │ + mul r1, r4, r1 │ │ │ │ │ + mov r4, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1252] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #1252] @ 68d4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1268] @ 68ac │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1260] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1216] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #1216] @ 68cc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1232] @ 68a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1224] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1176] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #1176] @ 68d4 │ │ │ │ │ + ldr r2, [pc, #1200] @ 68ac │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1188] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1144] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #1144] @ 68cc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1160] @ 68a4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1152] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1052] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #1052] @ 68d4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1064] @ 68ac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1056] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1016] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #1016] @ 68cc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1028] @ 68a4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1020] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #968] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #968] @ 68cc │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #988] @ 68a4 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #976] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #952] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #952] @ 68d4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #964] @ 68ac │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #956] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r2, [pc, #876] @ 68b8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldr r3, [pc, #868] @ 68bc │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #888] @ 6894 │ │ │ │ │ + ldr r3, [pc, #888] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #860] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #860] @ 68c4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #876] @ 689c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #868] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #812] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #812] @ 68c4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldr r2, [pc, #828] @ 689c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #820] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #776] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #776] @ 68bc │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1056 @ 0x420 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1040 @ 0x410 │ │ │ │ │ + ldr r2, [pc, #792] @ 6894 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #784] @ 6898 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -7453,85 +7438,84 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - add r1, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #600] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #600] @ 68b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #620] @ 688c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #612] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #564] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #564] @ 68ac │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #584] @ 6884 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #576] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldr r2, [pc, #520] @ 68b0 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #548] @ 688c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #516] @ 68b4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #536] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #488] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #488] @ 68ac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #508] @ 6884 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #500] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ @@ -7541,58 +7525,58 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldr r2, [pc, #356] @ 68b8 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #384] @ 6894 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldr r3, [pc, #348] @ 68bc │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #372] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #340] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #340] @ 68c4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #360] @ 689c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #352] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #284] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #284] @ 68bc │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #304] @ 6894 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #296] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #264] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #264] @ 68c4 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldr r2, [pc, #284] @ 689c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #276] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -7601,53 +7585,62 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #88] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #88] @ 68b4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #108] @ 688c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #100] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #52] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #52] @ 68ac │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #72] @ 6884 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - b 68e8 │ │ │ │ │ + ldr r3, [pc, #64] @ 6888 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + b 68c4 │ │ │ │ │ .word 0x56c62dda │ │ │ │ │ .word 0x3fee9f41 │ │ │ │ │ .word 0x2ed59f06 │ │ │ │ │ .word 0x3fd29406 │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ @@ -7662,228 +7655,219 @@ │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xbc29b42c │ │ │ │ │ .word 0x3fb917a6 │ │ │ │ │ .word 0xa3d12526 │ │ │ │ │ .word 0x3fefd88d │ │ │ │ │ .word 0x3806f63b │ │ │ │ │ .word 0x3fde2b5d │ │ │ │ │ - .word 0xf180bdb1 │ │ │ │ │ .word 0x3fec38b2 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-96] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #-96] @ 68ac │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + .word 0xf180bdb1 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-76] @ 6884 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-84] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-116] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #-116] @ 68b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-96] @ 688c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-104] @ 6890 │ │ │ │ │ + mov r5, #328 @ 0x148 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - add r8, r8, ip │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - lsl r9, ip, #3 │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3, r8] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + mov r5, #456 @ 0x1c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r4, r9] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - mov fp, r4 │ │ │ │ │ - add r5, lr, r3, lsl #3 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #256] @ 0x100 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + mov r3, #200 @ 0xc8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - lsl r4, ip, #3 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mul r4, r3, r4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ - ldr ip, [sp, #1140] @ 0x474 │ │ │ │ │ - add r4, lr, ip │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ + add r4, r4, r3 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r6] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -7894,87 +7878,89 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - strd r0, [r5, r6] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r4, r5 │ │ │ │ │ + strd r0, [r5, ip] │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + mov r5, #392 @ 0x188 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - sub r4, sl, r3 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ + ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r4, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -7984,165 +7970,168 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1232] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #-1232] @ 68b4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1220] @ 688c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1228] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1268] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #-1268] @ 68ac │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1256] @ 6884 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1264] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1316] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #-1316] @ 68ac │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1296] @ 6884 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1308] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1332] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #-1332] @ 68b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1320] @ 688c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1328] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1440] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #-1440] @ 68ac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1428] @ 6884 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1436] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1460] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #-1460] @ 68b4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1448] @ 688c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1456] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1516] @ 68a8 │ │ │ │ │ - ldr r3, [pc, #-1516] @ 68ac │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-1496] @ 6884 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1508] @ 6888 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1532] @ 68b0 │ │ │ │ │ - ldr r3, [pc, #-1532] @ 68b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1520] @ 688c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1528] @ 6890 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1564] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #-1564] @ 68c4 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-1556] @ 689c │ │ │ │ │ + ldr r3, [pc, #-1556] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1596] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #-1596] @ 68bc │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #-1584] @ 6894 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1592] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1636] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #-1636] @ 68c4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #-1624] @ 689c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1632] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1672] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #-1672] @ 68bc │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #1040 @ 0x410 │ │ │ │ │ + ldr r2, [pc, #-1660] @ 6894 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #-1672] @ 6898 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -8153,139 +8142,139 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1800] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #-1800] @ 68d4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1800] @ 68ac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1808] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1836] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #-1836] @ 68cc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1836] @ 68a4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1844] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1884] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #-1884] @ 68cc │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #-1876] @ 68a4 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1888] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1900] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #-1900] @ 68d4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1900] @ 68ac │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1908] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2056] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #-2056] @ 68c4 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2048] @ 689c │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2060] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2088] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #-2088] @ 68bc │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #-2088] @ 6894 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2096] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2136] @ 68b8 │ │ │ │ │ - ldr r3, [pc, #-2136] @ 68bc │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #-2136] @ 6894 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2144] @ 6898 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2156] @ 68c0 │ │ │ │ │ - ldr r3, [pc, #-2156] @ 68c4 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #-2156] @ 689c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2164] @ 68a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -8296,318 +8285,328 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2300] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #-2300] @ 68cc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2300] @ 68a4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2308] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2320] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #-2320] @ 68d4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2320] @ 68ac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2328] @ 68b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2376] @ 68c8 │ │ │ │ │ - ldr r3, [pc, #-2376] @ 68cc │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2376] @ 68a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2384] @ 68a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2392] @ 68d0 │ │ │ │ │ - ldr r3, [pc, #-2392] @ 68d4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2396] @ 68ac │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2404] @ 68b0 │ │ │ │ │ + mov r5, #376 @ 0x178 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ - ldr ip, [sp, #1140] @ 0x474 │ │ │ │ │ - sub r5, lr, ip │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ - sub r4, r4, r3 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov sl, r5 │ │ │ │ │ + sub r4, ip, r4 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r5, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + mov r5, #312 @ 0x138 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - sub r8, r8, r3 │ │ │ │ │ - lsl r8, r8, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mul r3, r5, r3 │ │ │ │ │ + mov r5, r3 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - mov r5, r9 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ - sub r4, sl, r4 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - mov sl, r5 │ │ │ │ │ + ldr r5, [sp, #1140] @ 0x474 │ │ │ │ │ + mov lr, #440 @ 0x1b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul r5, lr, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + mov lr, #184 @ 0xb8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul r4, lr, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ @@ -8619,171 +8618,170 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3400] @ 68d8 │ │ │ │ │ - ldr r3, [pc, #-3400] @ 68dc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3436] @ 68b4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3444] @ 68b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3420] @ 68e0 │ │ │ │ │ - ldr r3, [pc, #-3420] @ 68e4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3452] @ 68c0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3468] @ 68bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3468] @ 68e0 │ │ │ │ │ - ldr r3, [pc, #-3468] @ 68e4 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-3492] @ 68c0 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2156] @ 7ee0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2120] @ 7ecc │ │ │ │ │ - ldr r3, [pc, #2120] @ 7ed0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2144] @ 7ee4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2136] @ 7ee8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2028] @ 7ed4 │ │ │ │ │ - ldr r3, [pc, #2028] @ 7ed8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2052] @ 7eec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2028] @ 7ee0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1992] @ 7ecc │ │ │ │ │ - ldr r3, [pc, #1992] @ 7ed0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2016] @ 7ee4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2008] @ 7ee8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1952] @ 7ed4 │ │ │ │ │ - ldr r3, [pc, #1952] @ 7ed8 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1984] @ 7eec │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1956] @ 7ee0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1920] @ 7ecc │ │ │ │ │ - ldr r3, [pc, #1920] @ 7ed0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1944] @ 7ee4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1936] @ 7ee8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1888] @ 7edc │ │ │ │ │ - ldr r3, [pc, #1888] @ 7ee0 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1904] @ 7ef0 │ │ │ │ │ + ldr r3, [pc, #1904] @ 7ef4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1872] @ 7ee4 │ │ │ │ │ - ldr r3, [pc, #1872] @ 7ee8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #1892] @ 7ef8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1884] @ 7efc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1824] @ 7ee4 │ │ │ │ │ - ldr r3, [pc, #1824] @ 7ee8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ + ldr r2, [pc, #1844] @ 7ef8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1836] @ 7efc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1788] @ 7edc │ │ │ │ │ - ldr r3, [pc, #1788] @ 7ee0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1040 @ 0x410 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #1024 @ 0x400 │ │ │ │ │ + ldr r2, [pc, #1808] @ 7ef0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #1796] @ 7ef4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -8796,139 +8794,138 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1640] @ 7eec │ │ │ │ │ - ldr r3, [pc, #1640] @ 7ef0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1664] @ 7f00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1656] @ 7f04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1620] @ 7ef4 │ │ │ │ │ - ldr r3, [pc, #1620] @ 7ef8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1644] @ 7f08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1636] @ 7f0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1572] @ 7ef4 │ │ │ │ │ - ldr r3, [pc, #1572] @ 7ef8 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1604] @ 7f08 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1592] @ 7f0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1540] @ 7eec │ │ │ │ │ - ldr r3, [pc, #1540] @ 7ef0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1564] @ 7f00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1556] @ 7f04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1384] @ 7edc │ │ │ │ │ - ldr r3, [pc, #1384] @ 7ee0 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1404] @ 7ef0 │ │ │ │ │ + ldr r3, [pc, #1404] @ 7ef4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1368] @ 7ee4 │ │ │ │ │ - ldr r3, [pc, #1368] @ 7ee8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1392] @ 7ef8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1384] @ 7efc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1312] @ 7edc │ │ │ │ │ - ldr r3, [pc, #1312] @ 7ee0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #1336] @ 7ef0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1328] @ 7ef4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1292] @ 7ee4 │ │ │ │ │ - ldr r3, [pc, #1292] @ 7ee8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldr r2, [pc, #1316] @ 7ef8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1308] @ 7efc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -8939,370 +8936,378 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1156] @ 7ef4 │ │ │ │ │ - ldr r3, [pc, #1156] @ 7ef8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1180] @ 7f08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1172] @ 7f0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1120] @ 7eec │ │ │ │ │ - ldr r3, [pc, #1120] @ 7ef0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1144] @ 7f00 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1136] @ 7f04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1080] @ 7ef4 │ │ │ │ │ - ldr r3, [pc, #1080] @ 7ef8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1104] @ 7f08 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1096] @ 7f0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1044] @ 7eec │ │ │ │ │ - ldr r3, [pc, #1044] @ 7ef0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1068] @ 7f00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1060] @ 7f04 │ │ │ │ │ + mov r5, #360 @ 0x168 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - sub r4, lr, r1 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + mov lr, #104 @ 0x68 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mul r4, r5, r4 │ │ │ │ │ + mov r5, r4 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - lsl r5, r1, #3 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul r4, lr, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [ip, r5] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1140] @ 0x474 │ │ │ │ │ - ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ │ - add r4, r4, lr │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + ldr r5, [sp, #1140] @ 0x474 │ │ │ │ │ + mov lr, #488 @ 0x1e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul r5, lr, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #4] │ │ │ │ │ + mov ip, #232 @ 0xe8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldr r5, [sp, #208] @ 0xd0 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul r4, ip, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + mov r5, #296 @ 0x128 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldr lr, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ - add r4, r4, ip, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mul lr, r5, lr │ │ │ │ │ + mov r5, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sl, r5] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + lsl r4, r1, #3 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd sl, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - mov r4, r5 │ │ │ │ │ - strd r0, [r5, r8] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + mov r5, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r5, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #1140] @ 0x474 │ │ │ │ │ - mul ip, r5, ip │ │ │ │ │ - mov r5, ip │ │ │ │ │ + ldr lr, [sp, #1140] @ 0x474 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mul lr, r5, lr │ │ │ │ │ + mov r5, lr │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ - ldr r1, [sp, #544] @ 0x220 │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ + mov r1, #168 @ 0xa8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - lsl r4, r1, #3 │ │ │ │ │ + mul r4, r1, r4 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [ip, r4] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #1080] @ 0x438 │ │ │ │ │ - ldr r3, [sp, #1084] @ 0x43c │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ - add r2, fp, r3 │ │ │ │ │ - add r3, r9, r3 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #1088] @ 0x440 │ │ │ │ │ - str r2, [sp, #1080] @ 0x438 │ │ │ │ │ - add r2, sl, r3 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #1092] @ 0x444 │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ │ - add r3, r4, r3 │ │ │ │ │ + ldr fp, [sp, #1080] @ 0x438 │ │ │ │ │ + ldr r2, [sp, #1084] @ 0x43c │ │ │ │ │ + add r1, fp, r2 │ │ │ │ │ + add r2, r9, r2 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ + ldr r2, [sp, #1088] @ 0x440 │ │ │ │ │ + str r1, [sp, #1080] @ 0x438 │ │ │ │ │ + add r3, sl, r2 │ │ │ │ │ + ldr sl, [sp, #4] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + add r3, sl, r2 │ │ │ │ │ + ldr r2, [sp, #1092] @ 0x444 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #1136] @ 0x470 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #1136] @ 0x470 │ │ │ │ │ ldr r3, [sp, #1140] @ 0x474 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #1140] @ 0x474 │ │ │ │ │ ldr r3, [sp, #1144] @ 0x478 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #1144] @ 0x478 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 68 │ │ │ │ │ add sp, sp, #1088 @ 0x440 │ │ │ │ │ add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x3fec38b2 │ │ │ │ │ .word 0x3806f63b │ │ │ │ │ .word 0x3fde2b5d │ │ │ │ │ .word 0xf180bdb1 │ │ │ │ │ - .word 0x3fec38b2 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x56c62dda │ │ │ │ │ .word 0x3fee9f41 │ │ │ │ │ .word 0x2ed59f06 │ │ │ │ │ .word 0x3fd29406 │ │ │ │ │ │ │ │ │ │ -00007efc : │ │ │ │ │ +00007f10 : │ │ │ │ │ fftw_codelet_n1_64(): │ │ │ │ │ - ldr r2, [pc, #12] @ 7f10 │ │ │ │ │ - ldr r1, [pc, #12] @ 7f14 │ │ │ │ │ + ldr r2, [pc, #12] @ 7f24 │ │ │ │ │ + ldr r1, [pc, #12] @ 7f28 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffff80f0 │ │ │ │ │ + .word 0xffff80dc │ │ │ ├── n1_7.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 7224 (bytes into file) │ │ │ │ │ + Start of section headers: 7256 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1c38: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1c58: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001320 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001598 000620 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001354 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001354 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001354 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 001359 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 001bb8 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 001399 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 001399 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 0013c4 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 0014f4 0000a1 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 001bc8 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001340 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0015b8 000620 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001374 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001374 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001374 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 001379 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 001bd8 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 0013b9 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 0013b9 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 0013e4 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 001514 0000a1 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001be8 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4868 FUNC LOCAL DEFAULT 1 n1_7 │ │ │ │ │ - 3: 00000974 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 000009ac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001318 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4900 FUNC LOCAL DEFAULT 1 n1_7 │ │ │ │ │ + 3: 00000998 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000009d0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001338 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00001304 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_7 │ │ │ │ │ + 16: 00001324 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_7 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,204 +1,204 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1598 contains 196 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x15b8 contains 196 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000090 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000114 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000012c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000154 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000016c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000198 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000020c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000128 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000140 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000168 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000180 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000200 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000021c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000224 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000238 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000240 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000234 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000248 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000250 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000268 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000288 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000029c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000320 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000334 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000348 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000368 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000038c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000410 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000418 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000448 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000045c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000470 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000484 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004cc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000050c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000524 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000052c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000544 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000055c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000570 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000584 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000608 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000620 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000634 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000064c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000654 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000066c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000680 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000690 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000704 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000718 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000730 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000764 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000077c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000794 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000824 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000838 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000850 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000864 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000087c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000884 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000089c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000090c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000974 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000978 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000a00 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a18 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a50 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a9c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000260 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000298 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000300 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000318 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000330 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000344 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000358 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000374 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000039c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000408 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000420 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000428 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000440 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000046c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000480 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000508 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000051c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000534 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000554 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000056c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000580 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000594 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000604 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000618 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000630 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000644 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000065c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000664 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000067c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000690 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000714 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000728 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000754 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000076c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000774 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000078c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000804 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000081c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000834 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000848 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000860 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000874 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000894 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008ac 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000900 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000091c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000998 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000099c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000a28 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a40 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a60 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a78 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ac4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b08 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b20 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b04 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b2c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b44 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b60 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b8c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b94 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ba8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000bb0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c0c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c5c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cd8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cfc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d10 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d28 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d3c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d80 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d88 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000db8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dcc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dfc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e18 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e2c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e58 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e70 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e84 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e9c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ea4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ebc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ee8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000efc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f1c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f98 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fcc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fe4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ff8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001008 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000101c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001038 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001054 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000106c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001084 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001098 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001114 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001128 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000113c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000115c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001174 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000118c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001204 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000121c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001234 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001248 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000125c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001278 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001294 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001314 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00001318 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000bb8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bcc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bd4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bfc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c1c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c30 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c48 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c5c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c74 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c9c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cc8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cdc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d20 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d34 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d4c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d60 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d8c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dc4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ddc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000df0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e04 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e20 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e3c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e50 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e68 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e94 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ec8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ee0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ef8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f0c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f20 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f3c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f78 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f90 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fa4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fbc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fe8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ff0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001008 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000101c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000102c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001040 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000105c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001078 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001090 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010d4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001100 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001108 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001120 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001138 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000114c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001164 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001180 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001198 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011f4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001208 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001220 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001228 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001240 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001258 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000126c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001280 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000129c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001334 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00001338 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1bb8 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1bd8 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,81 +1,86 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_7(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #148 @ 0x94 │ │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ │ stm sp, {r0, r1} │ │ │ │ │ ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [pc, #2392] @ 974 │ │ │ │ │ + ldr r3, [pc, #2404] @ 998 │ │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ │ cmp r1, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ │ - ldr r2, [sp, #200] @ 0xc8 │ │ │ │ │ - ble 96c │ │ │ │ │ - ldr lr, [pc, #2368] @ 978 │ │ │ │ │ + ble 97c │ │ │ │ │ + ldr lr, [pc, #2388] @ 99c │ │ │ │ │ cmp r0, #1 │ │ │ │ │ cmpeq r2, #1 │ │ │ │ │ ldr r3, [r3, lr] │ │ │ │ │ streq ip, [sp, #8] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ │ - bne 9ac │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ + bne 9d0 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r2, [fp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + ldrd r2, [fp] │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ - add r4, r3, r3, lsl #1 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ - ldrd r8, [r1, sl] │ │ │ │ │ + add sl, r3, r3, lsl #1 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + lsl r5, sl, #4 │ │ │ │ │ + ldrd r8, [r1, r4] │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ ldrd r6, [r1, r5] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [fp, sl] │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r8, [fp, r4] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ add r5, ip, ip, lsl #2 │ │ │ │ │ lsl fp, ip, #4 │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ ldrd r8, [r1, fp] │ │ │ │ │ ldrd r6, [r1, r5] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -84,74 +89,73 @@ │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ - ldrd r8, [r3, r5] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - lsl r8, r4, #3 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add r4, r1, r4, lsl #3 │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - ldrd r4, [r4, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, r1, sl │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ + ldrd r6, [r3, r4] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, fp, r8 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r3, fp, sl │ │ │ │ │ + ldrd r6, [fp, sl] │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r4, [r4, r3] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #16] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #24] │ │ │ │ │ mov r2, sl │ │ │ │ │ @@ -169,72 +173,72 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r2, [pc, #1828] @ 984 │ │ │ │ │ - ldr r3, [pc, #1828] @ 988 │ │ │ │ │ + ldr r2, [pc, #1848] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #1848] @ 9ac │ │ │ │ │ strd r0, [ip] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1816] @ 98c │ │ │ │ │ - ldr r3, [pc, #1816] @ 990 │ │ │ │ │ - strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1828] @ 9b0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #1816] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1748] @ 97c │ │ │ │ │ - ldr r3, [pc, #1748] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1756] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #1756] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1728] @ 994 │ │ │ │ │ - ldr r3, [pc, #1728] @ 998 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1740] @ 9b8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1732] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1696] @ 99c │ │ │ │ │ - ldr r3, [pc, #1696] @ 9a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #1704] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #1704] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1680] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #1680] @ 9a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #1688] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #1688] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -244,84 +248,84 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add r4, lr, lr, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r4, lr, lr, lsl #2 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - lsl r5, r3, #4 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r5, r3, #4 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1516] @ 984 │ │ │ │ │ - ldr r3, [pc, #1516] @ 988 │ │ │ │ │ + ldr r2, [pc, #1536] @ 9a8 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r3, [pc, #1528] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1504] @ 98c │ │ │ │ │ - ldr r3, [pc, #1504] @ 990 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1512] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #1512] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1444] @ 97c │ │ │ │ │ - ldr r3, [pc, #1444] @ 980 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #1452] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #1452] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1424] @ 994 │ │ │ │ │ - ldr r3, [pc, #1424] @ 998 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1432] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #1432] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1400] @ 99c │ │ │ │ │ - ldr r3, [pc, #1400] @ 9a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1408] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #1408] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1384] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #1384] @ 9a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1392] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #1392] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -342,68 +346,68 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1240] @ 984 │ │ │ │ │ - ldr r3, [pc, #1240] @ 988 │ │ │ │ │ + ldr r2, [pc, #1260] @ 9a8 │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #1252] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1228] @ 98c │ │ │ │ │ - ldr r3, [pc, #1228] @ 990 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #1236] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #1236] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1168] @ 97c │ │ │ │ │ - ldr r3, [pc, #1168] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1176] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #1176] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1148] @ 994 │ │ │ │ │ - ldr r3, [pc, #1148] @ 998 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #1156] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #1156] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1124] @ 99c │ │ │ │ │ - ldr r3, [pc, #1124] @ 9a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #1132] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #1132] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1108] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #1108] @ 9a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #1116] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #1116] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -413,83 +417,83 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - add sl, ip, ip, lsl #1 │ │ │ │ │ - lsl r8, sl, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add sl, ip, ip, lsl #1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ + lsl r8, sl, #4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - lsl r9, ip, #3 │ │ │ │ │ + ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl r9, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #944] @ 984 │ │ │ │ │ - ldr r3, [pc, #944] @ 988 │ │ │ │ │ + ldr r2, [pc, #964] @ 9a8 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [pc, #956] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #932] @ 98c │ │ │ │ │ - ldr r3, [pc, #932] @ 990 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #940] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #940] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #872] @ 97c │ │ │ │ │ - ldr r3, [pc, #872] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #880] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #880] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #852] @ 994 │ │ │ │ │ - ldr r3, [pc, #852] @ 998 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #860] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #860] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #828] @ 99c │ │ │ │ │ - ldr r3, [pc, #828] @ 9a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #836] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #836] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #812] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #812] @ 9a8 │ │ │ │ │ + ldr r2, [pc, #832] @ 9c8 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [pc, #824] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -510,153 +514,153 @@ │ │ │ │ │ strd r0, [r3, r9] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r2, [pc, #672] @ 984 │ │ │ │ │ + ldr r2, [pc, #692] @ 9a8 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ - ldr r3, [pc, #668] @ 988 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #684] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #644] @ 97c │ │ │ │ │ - ldr r3, [pc, #644] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #652] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #652] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #616] @ 98c │ │ │ │ │ - ldr r3, [pc, #616] @ 990 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #624] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #624] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #580] @ 994 │ │ │ │ │ - ldr r3, [pc, #580] @ 998 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #588] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #588] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #564] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #564] @ 9a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #572] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #572] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #532] @ 99c │ │ │ │ │ - ldr r3, [pc, #532] @ 9a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #540] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #540] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r5, ip, #5 │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl r5, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #388] @ 984 │ │ │ │ │ - ldr r3, [pc, #388] @ 988 │ │ │ │ │ - str fp, [sp, #8] │ │ │ │ │ + ldr r2, [pc, #408] @ 9a8 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ + ldr r3, [pc, #404] @ 9ac │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #356] @ 97c │ │ │ │ │ - ldr r3, [pc, #356] @ 980 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #364] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #364] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #328] @ 98c │ │ │ │ │ - ldr r3, [pc, #328] @ 990 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #336] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #336] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #292] @ 994 │ │ │ │ │ - ldr r3, [pc, #292] @ 998 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #300] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #300] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #276] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #276] @ 9a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #284] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #284] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #244] @ 99c │ │ │ │ │ - ldr r3, [pc, #244] @ 9a0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldr r2, [pc, #260] @ 9c0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [pc, #252] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -677,18 +681,18 @@ │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r8, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ │ strd r0, [r8, r5] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ str r1, [sp] │ │ │ │ │ add r1, fp, #8 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r3, fp, #8 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ @@ -699,18 +703,23 @@ │ │ │ │ │ str r3, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #192] @ 0xc0 │ │ │ │ │ - bne 50 │ │ │ │ │ + bne 60 │ │ │ │ │ add sp, sp, #148 @ 0x94 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x0000094c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000958 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x4d71abc1 │ │ │ │ │ .word 0x3fdbc4c0 │ │ │ │ │ .word 0x0558e969 │ │ │ │ │ .word 0x3fef329c │ │ │ │ │ @@ -719,224 +728,224 @@ │ │ │ │ │ .word 0xe28bedd1 │ │ │ │ │ .word 0x3fe3f3a0 │ │ │ │ │ .word 0xe3024582 │ │ │ │ │ .word 0x3fcc7b90 │ │ │ │ │ .word 0xa9cb5c71 │ │ │ │ │ .word 0x3fecd4bc │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ │ lsl r3, r2, #3 │ │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r2, [fp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + ldrd r2, [fp] │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ - add r4, r3, r3, lsl #1 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ + add sl, r3, r3, lsl #1 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + lsl r5, sl, #4 │ │ │ │ │ + ldrd r8, [r1, r4] │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ ldrd r6, [r1, r5] │ │ │ │ │ - ldrd r8, [r1, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [fp, sl] │ │ │ │ │ - ldrd r8, [fp, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r6, [fp, r4] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ add r5, ip, ip, lsl #2 │ │ │ │ │ lsl fp, ip, #4 │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ ldrd r8, [r1, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ - ldrd r8, [r3, r5] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r8, r4, #3 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add r4, r1, r4, lsl #3 │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - ldrd r4, [r4, sl] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, r1, sl │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ + ldrd r6, [r3, r4] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, fp, r8 │ │ │ │ │ - ldrd r4, [fp, r8] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r3, fp, sl │ │ │ │ │ + ldrd r6, [fp, sl] │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r4, [r4, r3] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #16] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #24] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r2, [pc, #-588] @ 984 │ │ │ │ │ - ldr r3, [pc, #-588] @ 988 │ │ │ │ │ + ldr r2, [pc, #-588] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #-588] @ 9ac │ │ │ │ │ strd r0, [ip] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-600] @ 98c │ │ │ │ │ - ldr r3, [pc, #-600] @ 990 │ │ │ │ │ - strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-608] @ 9b0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [pc, #-620] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-668] @ 97c │ │ │ │ │ - ldr r3, [pc, #-668] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-680] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #-680] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-688] @ 994 │ │ │ │ │ - ldr r3, [pc, #-688] @ 998 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-700] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-700] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-708] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-708] @ 9a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-716] @ 9c8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-724] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-744] @ 99c │ │ │ │ │ - ldr r3, [pc, #-744] @ 9a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-756] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #-756] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -946,84 +955,84 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - add r4, lr, lr, lsl #2 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r4, lr, lr, lsl #2 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - lsl r5, r3, #4 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r5, r3, #4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-900] @ 984 │ │ │ │ │ - ldr r3, [pc, #-900] @ 988 │ │ │ │ │ + ldr r2, [pc, #-900] @ 9a8 │ │ │ │ │ strd r0, [sl, r5] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r3, [pc, #-908] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-912] @ 98c │ │ │ │ │ - ldr r3, [pc, #-912] @ 990 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-924] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #-924] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-972] @ 97c │ │ │ │ │ - ldr r3, [pc, #-972] @ 980 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-984] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #-984] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-992] @ 994 │ │ │ │ │ - ldr r3, [pc, #-992] @ 998 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1004] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-1004] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1008] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-1008] @ 9a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1020] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #-1020] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1040] @ 99c │ │ │ │ │ - ldr r3, [pc, #-1040] @ 9a0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #-1052] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #-1052] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1046,68 +1055,68 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r9, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1176] @ 98c │ │ │ │ │ - ldr r3, [pc, #-1176] @ 990 │ │ │ │ │ + ldr r2, [pc, #-1176] @ 9b0 │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #-1184] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1204] @ 984 │ │ │ │ │ - ldr r3, [pc, #-1204] @ 988 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1216] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #-1216] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1256] @ 97c │ │ │ │ │ - ldr r3, [pc, #-1256] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-1268] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #-1268] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1276] @ 994 │ │ │ │ │ - ldr r3, [pc, #-1276] @ 998 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-1288] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-1288] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1292] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-1292] @ 9a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-1304] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #-1304] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1324] @ 99c │ │ │ │ │ - ldr r3, [pc, #-1324] @ 9a0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-1336] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #-1336] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1117,83 +1126,83 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - add sl, ip, ip, lsl #1 │ │ │ │ │ - lsl r8, sl, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add sl, ip, ip, lsl #1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ + lsl r8, sl, #4 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - lsl r9, ip, #3 │ │ │ │ │ + ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r9, ip, #3 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1472] @ 98c │ │ │ │ │ - ldr r3, [pc, #-1472] @ 990 │ │ │ │ │ + ldr r2, [pc, #-1472] @ 9b0 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r3, [pc, #-1480] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1500] @ 984 │ │ │ │ │ - ldr r3, [pc, #-1500] @ 988 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-1512] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #-1512] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1552] @ 97c │ │ │ │ │ - ldr r3, [pc, #-1552] @ 980 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-1564] @ 9a0 │ │ │ │ │ + ldr r3, [pc, #-1564] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1572] @ 994 │ │ │ │ │ - ldr r3, [pc, #-1572] @ 998 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #-1584] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-1584] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1588] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-1588] @ 9a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1600] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #-1600] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1620] @ 99c │ │ │ │ │ - ldr r3, [pc, #-1620] @ 9a0 │ │ │ │ │ + ldr r2, [pc, #-1620] @ 9c0 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [pc, #-1628] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -1216,153 +1225,153 @@ │ │ │ │ │ strd r0, [r3, r9] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r2, [pc, #-1768] @ 97c │ │ │ │ │ + ldr r2, [pc, #-1768] @ 9a0 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ - ldr r3, [pc, #-1772] @ 980 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #-1776] @ 9a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1780] @ 984 │ │ │ │ │ - ldr r3, [pc, #-1780] @ 988 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-1792] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #-1792] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1816] @ 98c │ │ │ │ │ - ldr r3, [pc, #-1816] @ 990 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-1828] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #-1828] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1852] @ 994 │ │ │ │ │ - ldr r3, [pc, #-1852] @ 998 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-1864] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-1864] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1876] @ 99c │ │ │ │ │ - ldr r3, [pc, #-1876] @ 9a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-1888] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #-1888] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1892] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-1892] @ 9a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [pc, #-1904] @ 9c8 │ │ │ │ │ + ldr r3, [pc, #-1904] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r5, ip, #5 │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl r5, ip, #5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2052] @ 97c │ │ │ │ │ - ldr r3, [pc, #-2052] @ 980 │ │ │ │ │ - str fp, [sp, #8] │ │ │ │ │ + ldr r2, [pc, #-2052] @ 9a0 │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ + ldr r3, [pc, #-2056] @ 9a4 │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2068] @ 984 │ │ │ │ │ - ldr r3, [pc, #-2068] @ 988 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-2080] @ 9a8 │ │ │ │ │ + ldr r3, [pc, #-2080] @ 9ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2104] @ 98c │ │ │ │ │ - ldr r3, [pc, #-2104] @ 990 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #-2116] @ 9b0 │ │ │ │ │ + ldr r3, [pc, #-2116] @ 9b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2140] @ 994 │ │ │ │ │ - ldr r3, [pc, #-2140] @ 998 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-2152] @ 9b8 │ │ │ │ │ + ldr r3, [pc, #-2152] @ 9bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2164] @ 99c │ │ │ │ │ - ldr r3, [pc, #-2164] @ 9a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-2176] @ 9c0 │ │ │ │ │ + ldr r3, [pc, #-2176] @ 9c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2180] @ 9a4 │ │ │ │ │ - ldr r3, [pc, #-2180] @ 9a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldr r2, [pc, #-2184] @ 9c8 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [pc, #-2192] @ 9cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1385,46 +1394,45 @@ │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r8, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ │ strd r0, [r8, r5] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ │ add r1, r1, r0 │ │ │ │ │ str r1, [sp] │ │ │ │ │ add r1, fp, r0 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r1, fp, r3 │ │ │ │ │ add r3, r8, r3 │ │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r2, [sp, #132] @ 0x84 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #192] @ 0xc0 │ │ │ │ │ - bne 9c0 │ │ │ │ │ - add sp, sp, #148 @ 0x94 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 9e4 │ │ │ │ │ + b 97c │ │ │ │ │ │ │ │ │ │ -00001304 : │ │ │ │ │ +00001324 : │ │ │ │ │ fftw_codelet_n1_7(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1318 │ │ │ │ │ - ldr r1, [pc, #12] @ 131c │ │ │ │ │ + ldr r2, [pc, #12] @ 1338 │ │ │ │ │ + ldr r1, [pc, #12] @ 133c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffece8 │ │ │ │ │ + .word 0xffffecc8 │ │ │ ├── n1_8.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4972 (bytes into file) │ │ │ │ │ + Start of section headers: 5004 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x136c: │ │ │ │ │ +There are 13 section headers, starting at offset 0x138c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000cd4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000f4c 0003a0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000d08 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000d08 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000d08 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000d0d 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0012ec 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000d4d 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000d4d 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000d78 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000ea8 0000a1 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0012fc 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000cf4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000f6c 0003a0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000d28 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000d28 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000d28 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000d2d 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 00130c 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000d6d 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000d6d 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000d98 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000ec8 0000a1 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 00131c 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 3256 FUNC LOCAL DEFAULT 1 n1_8 │ │ │ │ │ - 3: 00000ca8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000cb8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000ccc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 3288 FUNC LOCAL DEFAULT 1 n1_8 │ │ │ │ │ + 3: 00000cc8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000cd8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000cec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00000cb8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_8 │ │ │ │ │ + 16: 00000cd8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_8 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,124 +1,124 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xf4c contains 116 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xf6c contains 116 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000007c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000094 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000114 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000013c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000158 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000198 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000208 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000220 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000244 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000026c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000280 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000029c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000304 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000320 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000033c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000034c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000380 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000039c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000088 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000108 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000120 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000148 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000160 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001e0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000214 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000022c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000250 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000278 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000028c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002f0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000030c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000330 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000348 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000358 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000036c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000404 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000424 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000440 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000045c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000478 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000048c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000498 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000504 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000520 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000053c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000550 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000056c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000578 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000594 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000414 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000044c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000046c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000047c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000490 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000049c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000508 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000514 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000530 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000560 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000574 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000580 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000005d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000614 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000704 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000730 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000748 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000770 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000788 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005e4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000060c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000624 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000070c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000724 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000750 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000768 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000790 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000007e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000810 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000830 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000848 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000874 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000089c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000904 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000914 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000928 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000944 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000960 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000970 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000988 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a04 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a20 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a30 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a50 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a88 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aa4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ae0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000af8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b10 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000808 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000081c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000830 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000850 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000868 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000894 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008e8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000908 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000920 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000930 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000944 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000968 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000980 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000990 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a00 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a24 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a44 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a54 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a68 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a8c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aac 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000abc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000adc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b00 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000b24 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b68 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b7c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bc0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bd8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b34 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b48 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b70 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b8c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bb4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000be8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bfc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c08 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c00 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c10 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000c24 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ca8 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000cac 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000cc8 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000ccc 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000c30 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c4c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c64 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc8 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000ccc 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000ce8 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000cec 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x12ec contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x130c contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,130 +1,133 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_8(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r2 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #164 @ 0xa4 │ │ │ │ │ - str r1, [sp] │ │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [pc, #3212] @ ca8 │ │ │ │ │ - cmp r1, #0 │ │ │ │ │ - mov ip, r2 │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ str r0, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [pc, #3216] @ cc8 │ │ │ │ │ + cmp r1, #0 │ │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ │ - ble 66c │ │ │ │ │ - ldr lr, [pc, #3184] @ cac │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ + ble 67c │ │ │ │ │ + ldr lr, [pc, #3200] @ ccc │ │ │ │ │ cmp r0, #1 │ │ │ │ │ cmpeq r2, #1 │ │ │ │ │ + moveq fp, ip │ │ │ │ │ ldr r3, [r3, lr] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #148] @ 0x94 │ │ │ │ │ - bne 674 │ │ │ │ │ - ldr fp, [sp, #204] @ 0xcc │ │ │ │ │ - str ip, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + bne 698 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl sl, r3, #5 │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ ldrd r4, [ip] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ lsl r8, r3, #4 │ │ │ │ │ - add r3, r9, r3, lsl #4 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r3, ip, r8 │ │ │ │ │ ldrd r4, [ip, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r7, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ - rsb r5, r3, r3, lsl #3 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ + mov r7, r9 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ lsl r6, r3, #3 │ │ │ │ │ + sub r5, r6, r3 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ ldrd r2, [r9, r5] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r1, r3 │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r2 │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ add r4, r3, r3, lsl #1 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ ldrd r8, [r9, r4] │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [ip, r5] │ │ │ │ │ ldrd r4, [r4, ip] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -136,284 +139,286 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r4, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r4, [r7, r6] │ │ │ │ │ add r3, r7, r6 │ │ │ │ │ - ldrd r2, [r3, sl] │ │ │ │ │ str r7, [sp, #8] │ │ │ │ │ - strd r2, [sp, #16] │ │ │ │ │ + ldrd r2, [r3, sl] │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ add r3, ip, r6 │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ ldrd r6, [r6, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r9, fp, #5 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r4, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r9, r3, #5 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r8] │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - lsl r8, fp, #4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #4] │ │ │ │ │ + ldr sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sl] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - add sl, sl, fp, lsl #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + lsl r8, r3, #4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ + add sl, sl, r8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - add sl, fp, fp, lsl #1 │ │ │ │ │ - lsl r9, sl, #4 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + add sl, r2, r2, lsl #1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ + lsl r9, sl, #4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - add r5, fp, fp, lsl #2 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - strd r0, [r4, r8] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2072] @ cb0 │ │ │ │ │ - ldr r3, [pc, #2072] @ cb4 │ │ │ │ │ + ldr r2, [pc, #2100] @ cd0 │ │ │ │ │ + ldr r3, [pc, #2100] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + add r5, r1, r1, lsl #2 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + lsl r4, r1, #3 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ - lsl r4, fp, #3 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1964] @ cb0 │ │ │ │ │ - ldr r3, [pc, #1964] @ cb4 │ │ │ │ │ + ldr r2, [pc, #1980] @ cd0 │ │ │ │ │ + ldr r3, [pc, #1980] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3, r5] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - sub r4, r4, fp │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1848] @ cb0 │ │ │ │ │ - ldr r3, [pc, #1848] @ cb4 │ │ │ │ │ + ldr r2, [pc, #1872] @ cd0 │ │ │ │ │ + ldr r3, [pc, #1872] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + sub r4, r4, r3 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -427,233 +432,235 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1748] @ cb0 │ │ │ │ │ - ldr r3, [pc, #1748] @ cb4 │ │ │ │ │ + ldr r2, [pc, #1760] @ cd0 │ │ │ │ │ + ldr r3, [pc, #1760] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ + add fp, fp, #8 │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - add r2, r7, #8 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ - add r2, ip, #8 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ - add r2, r5, #8 │ │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ - eor fp, fp, r2 │ │ │ │ │ - strd r0, [r5, sl] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, r5, #8 │ │ │ │ │ + add r3, r7, #8 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + add r3, ip, #8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ + add r3, r5, #8 │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ + eor r3, r3, r2 │ │ │ │ │ + str r3, [sp, #204] @ 0xcc │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 64 │ │ │ │ │ add sp, sp, #164 @ 0xa4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, r0, #3 │ │ │ │ │ - ldr fp, [sp, #204] @ 0xcc │ │ │ │ │ + mov fp, ip │ │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ │ lsl r3, r2, #3 │ │ │ │ │ str r3, [sp, #156] @ 0x9c │ │ │ │ │ - str ip, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r4, [r9] │ │ │ │ │ lsl sl, r3, #5 │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r4, [r2] │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ lsl r8, r3, #4 │ │ │ │ │ - add r3, r9, r3, lsl #4 │ │ │ │ │ + add r3, r9, r8 │ │ │ │ │ ldrd r4, [r9, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ add r3, r2, r8 │ │ │ │ │ ldrd r4, [r2, r8] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - add r6, ip, ip, lsl #1 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp, #200] @ 0xc8 │ │ │ │ │ - rsb r4, r1, r1, lsl #3 │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ + lsl r7, r1, #3 │ │ │ │ │ + add r6, ip, ip, lsl #1 │ │ │ │ │ + sub r4, r7, r1 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ + lsl r6, r6, #3 │ │ │ │ │ ldrd r2, [r9, r4] │ │ │ │ │ ldrd r8, [r9, r6] │ │ │ │ │ - lsl r7, r1, #3 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r4, [r4, r2] │ │ │ │ │ ldrd r2, [r2, r6] │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r4, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ add r3, r9, r7 │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ ldrd r8, [r9, r7] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r8, [sp, #16] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ add r3, r2, r7 │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ ldrd r6, [r7, r2] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r9, fp, #5 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r4, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -666,206 +673,209 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + lsl r9, r1, #5 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [r8] │ │ │ │ │ + strd r0, [fp] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - lsl r8, fp, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #4] │ │ │ │ │ + ldr sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sl] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - add sl, sl, fp, lsl #4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + lsl r8, r1, #4 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ + add sl, sl, r8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - add sl, fp, fp, lsl #1 │ │ │ │ │ - lsl r9, sl, #4 │ │ │ │ │ - lsl sl, sl, #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + add sl, r1, r1, lsl #1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ + lsl r9, sl, #4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - add r5, fp, fp, lsl #2 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - strd r0, [r4, r8] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #492] @ cb0 │ │ │ │ │ - ldr r3, [pc, #492] @ cb4 │ │ │ │ │ + ldr r2, [pc, #500] @ cd0 │ │ │ │ │ + ldr r3, [pc, #500] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + add r5, r1, r1, lsl #2 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + lsl r4, r1, #3 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ - lsl r4, fp, #3 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #384] @ cb0 │ │ │ │ │ - ldr r3, [pc, #384] @ cb4 │ │ │ │ │ + ldr r2, [pc, #380] @ cd0 │ │ │ │ │ + ldr r3, [pc, #380] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, r5] │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - sub r4, r4, fp │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #268] @ cb0 │ │ │ │ │ - ldr r3, [pc, #268] @ cb4 │ │ │ │ │ + ldr r2, [pc, #272] @ cd0 │ │ │ │ │ + ldr r3, [pc, #272] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + sub r4, r4, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -878,70 +888,68 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #168] @ cb0 │ │ │ │ │ - ldr r3, [pc, #168] @ cb4 │ │ │ │ │ + ldr r2, [pc, #160] @ cd0 │ │ │ │ │ + ldr r3, [pc, #160] @ cd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [fp, sl] │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ - strd r0, [r5, sl] │ │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ add r3, r3, r1 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ │ add r0, r9, r1 │ │ │ │ │ - add r2, r5, r3 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ │ - add r3, r5, r3 │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ │ + str r0, [sp, #8] │ │ │ │ │ + add fp, fp, r3 │ │ │ │ │ + add r3, r5, r3 │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ - eor fp, fp, r2 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ + eor r3, r3, r2 │ │ │ │ │ + str r3, [sp, #204] @ 0xcc │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ │ - bne 68c │ │ │ │ │ - add sp, sp, #164 @ 0xa4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x00000c80 │ │ │ │ │ + bne 6ac │ │ │ │ │ + b 67c │ │ │ │ │ + .word 0x00000c84 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ │ │ │ │ │ -00000cb8 : │ │ │ │ │ +00000cd8 : │ │ │ │ │ fftw_codelet_n1_8(): │ │ │ │ │ - ldr r2, [pc, #12] @ ccc │ │ │ │ │ - ldr r1, [pc, #12] @ cd0 │ │ │ │ │ + ldr r2, [pc, #12] @ cec │ │ │ │ │ + ldr r1, [pc, #12] @ cf0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff334 │ │ │ │ │ + .word 0xfffff314 │ │ │ ├── n1_9.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4944 (bytes into file) │ │ │ │ │ + Start of section headers: 4980 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 13 │ │ │ │ │ Section header string table index: 12 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ -There are 13 section headers, starting at offset 0x1350: │ │ │ │ │ +There are 13 section headers, starting at offset 0x1374: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000c78 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000ef0 0003e0 08 I 10 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000cac 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000cac 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000cac 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .data.rel.ro PROGBITS 00000000 000cb1 000040 00 WA 0 0 8 │ │ │ │ │ - [ 7] .rel.data.rel.ro REL 00000000 0012d0 000010 08 I 10 6 4 │ │ │ │ │ - [ 8] .note.GNU-stack PROGBITS 00000000 000cf1 000000 00 0 0 1 │ │ │ │ │ - [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000cf1 00002b 00 0 0 1 │ │ │ │ │ - [10] .symtab SYMTAB 00000000 000d1c 000130 10 11 11 4 │ │ │ │ │ - [11] .strtab STRTAB 00000000 000e4c 0000a1 00 0 0 1 │ │ │ │ │ - [12] .shstrtab STRTAB 00000000 0012e0 000070 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000c9c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000f14 0003e0 08 I 10 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000cd0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000cd0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000cd0 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .data.rel.ro PROGBITS 00000000 000cd5 000040 00 WA 0 0 8 │ │ │ │ │ + [ 7] .rel.data.rel.ro REL 00000000 0012f4 000010 08 I 10 6 4 │ │ │ │ │ + [ 8] .note.GNU-stack PROGBITS 00000000 000d15 000000 00 0 0 1 │ │ │ │ │ + [ 9] .ARM.attributes ARM_ATTRIBUTES 00000000 000d15 00002b 00 0 0 1 │ │ │ │ │ + [10] .symtab SYMTAB 00000000 000d40 000130 10 11 11 4 │ │ │ │ │ + [11] .strtab STRTAB 00000000 000e70 0000a1 00 0 0 1 │ │ │ │ │ + [12] .shstrtab STRTAB 00000000 001304 000070 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 19 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 3164 FUNC LOCAL DEFAULT 1 n1_9 │ │ │ │ │ - 3: 00000c18 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000c5c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000c70 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 3200 FUNC LOCAL DEFAULT 1 n1_9 │ │ │ │ │ + 3: 00000c3c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000c80 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000c94 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .data.rel.ro │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 64 OBJECT LOCAL DEFAULT 6 desc │ │ │ │ │ 11: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 16: 00000c5c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_9 │ │ │ │ │ + 16: 00000c80 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_n1_9 │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_register │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_n_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,132 +1,132 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xef0 contains 124 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xf14 contains 124 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000008c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000a4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000120 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000013c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000148 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000164 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000017c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000190 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001dc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000200 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000224 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000230 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000024c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000268 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000027c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000290 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002d8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000300 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000320 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000338 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000384 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000039c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000410 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000424 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000438 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000044c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000468 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000480 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000498 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004c8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000009c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000b4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000100 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000130 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000014c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000158 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000174 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000018c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000204 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000210 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000240 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000025c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000028c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000300 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000310 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000330 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000348 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000394 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000404 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000420 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000434 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000448 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000045c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000478 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000490 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004d8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000004f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000510 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000524 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000534 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000054c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000574 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000058c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000500 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000050c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000520 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000534 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000544 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000055c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000057c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000059c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005bc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000608 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000620 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000063c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000650 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ac 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005cc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000618 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000630 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000064c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000660 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000674 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000068c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000708 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000720 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000072c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000758 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000076c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000788 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007a0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007dc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000814 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000834 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000084c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000085c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000087c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000894 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000670 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000684 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000069c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006fc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000718 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000730 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000073c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000750 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000768 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000798 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b0 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007ec 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000808 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000820 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000844 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000085c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000086c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008a8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008c4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000090c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000091c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000930 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000948 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000095c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000974 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000994 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009dc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009fc 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a28 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a44 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a70 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a8c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aa8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ad0 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aec 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b08 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b1c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b34 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b48 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b5c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b6c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b88 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c18 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000c1c 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000c6c 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ -00000c70 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000092c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000940 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000958 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000984 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009b8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d4 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009f8 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a0c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a24 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a38 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a54 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a80 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a9c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ab8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ac4 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000adc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000afc 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b18 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b28 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b40 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b58 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b6c 00000d1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b7c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b98 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb8 00000b1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c3c 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000c40 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000c90 0000111d R_ARM_JUMP24 00000000 fftw_kdft_register │ │ │ │ │ +00000c94 00000803 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x12d0 contains 2 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x12f4 contains 2 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000028 00001202 R_ARM_ABS32 00000000 fftw_dft_n_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,49 +1,53 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ n1_9(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #172 @ 0xac │ │ │ │ │ mov lr, r2 │ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ - mov ip, r3 │ │ │ │ │ - ldr r3, [pc, #3068] @ c18 │ │ │ │ │ + stm sp, {r0, r1} │ │ │ │ │ + ldr r3, [pc, #3084] @ c3c │ │ │ │ │ cmp r2, #0 │ │ │ │ │ add r3, pc, r3 │ │ │ │ │ - stm sp, {r0, r1} │ │ │ │ │ - ble c10 │ │ │ │ │ + ble c20 │ │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ mov fp, lr │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #156] @ 0x9c │ │ │ │ │ ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ str r2, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r2, [pc, #3024] @ c1c │ │ │ │ │ + ldr r2, [pc, #3044] @ c40 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ str ip, [sp, #152] @ 0x98 │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - add r3, r1, r3, lsl #3 │ │ │ │ │ + add sl, r3, r3, lsl #1 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + add r3, r1, sl │ │ │ │ │ ldrd r8, [r1, sl] │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ @@ -52,144 +56,144 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2904] @ c20 │ │ │ │ │ - ldr r3, [pc, #2904] @ c24 │ │ │ │ │ + ldr r2, [pc, #2924] @ c44 │ │ │ │ │ + ldr r3, [pc, #2924] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2900] @ c28 │ │ │ │ │ + ldr r3, [pc, #2920] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ ldrd r4, [ip] │ │ │ │ │ add r3, ip, sl │ │ │ │ │ ldrd r6, [r3, sl] │ │ │ │ │ strd r4, [sp, #8] │ │ │ │ │ ldrd r4, [ip, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2776] @ c20 │ │ │ │ │ - ldr r3, [pc, #2776] @ c24 │ │ │ │ │ + ldr r2, [pc, #2796] @ c44 │ │ │ │ │ + ldr r3, [pc, #2796] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r4, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2744] @ c28 │ │ │ │ │ + ldr r3, [pc, #2764] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ lsl r3, r2, #3 │ │ │ │ │ ldrd r6, [ip, r3] │ │ │ │ │ + add r2, r1, r3 │ │ │ │ │ add r8, ip, r3 │ │ │ │ │ - strd r6, [sp, #8] │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ ldrd r4, [r1, r3] │ │ │ │ │ - add r2, r1, r2, lsl #3 │ │ │ │ │ add r3, r2, sl │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ ldrd r4, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2592] @ c20 │ │ │ │ │ - ldr r3, [pc, #2592] @ c24 │ │ │ │ │ + ldr r2, [pc, #2612] @ c44 │ │ │ │ │ + ldr r3, [pc, #2612] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, r8, sl │ │ │ │ │ ldrd r4, [r8, sl] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2544] @ c20 │ │ │ │ │ - ldr r3, [pc, #2544] @ c24 │ │ │ │ │ + ldr r2, [pc, #2564] @ c44 │ │ │ │ │ + ldr r3, [pc, #2564] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r4, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2464] @ c28 │ │ │ │ │ + ldr r3, [pc, #2484] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -208,15 +212,15 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #2372] @ c28 │ │ │ │ │ + ldr r3, [pc, #2392] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -236,82 +240,82 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ lsl r3, r2, #4 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ ldrd r8, [r1, r3] │ │ │ │ │ - add r2, r1, r2, lsl #4 │ │ │ │ │ + add r2, r1, r3 │ │ │ │ │ strd r8, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r4, [ip, r3] │ │ │ │ │ add r8, ip, r3 │ │ │ │ │ + ldrd r4, [ip, r3] │ │ │ │ │ add r3, r2, sl │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ strd r4, [sp, #8] │ │ │ │ │ ldrd r4, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2168] @ c20 │ │ │ │ │ - ldr r3, [pc, #2168] @ c24 │ │ │ │ │ + ldr r2, [pc, #2188] @ c44 │ │ │ │ │ + ldr r3, [pc, #2188] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, r8, sl │ │ │ │ │ ldrd r6, [r8, sl] │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2120] @ c20 │ │ │ │ │ - ldr r3, [pc, #2120] @ c24 │ │ │ │ │ + ldr r2, [pc, #2140] @ c44 │ │ │ │ │ + ldr r3, [pc, #2140] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2040] @ c28 │ │ │ │ │ + ldr r3, [pc, #2060] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -330,15 +334,15 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1948] @ c28 │ │ │ │ │ + ldr r3, [pc, #1968] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -363,95 +367,95 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1828] @ c20 │ │ │ │ │ - ldr r3, [pc, #1828] @ c24 │ │ │ │ │ + ldr r2, [pc, #1848] @ c44 │ │ │ │ │ + ldr r3, [pc, #1848] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1804] @ c28 │ │ │ │ │ + ldr r3, [pc, #1824] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #212] @ 0xd4 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add r8, lr, lr, lsl #1 │ │ │ │ │ - lsl sl, r8, #3 │ │ │ │ │ - add r8, fp, r8, lsl #3 │ │ │ │ │ strd r0, [fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + add sl, lr, lr, lsl #1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + add r8, fp, sl │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1656] @ c20 │ │ │ │ │ - ldr r3, [pc, #1656] @ c24 │ │ │ │ │ + ldr r2, [pc, #1676] @ c44 │ │ │ │ │ + ldr r3, [pc, #1676] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1632] @ c28 │ │ │ │ │ + ldr r3, [pc, #1652] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ - add lr, r2, sl │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + add lr, r2, sl │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + str lr, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r2, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ @@ -472,45 +476,45 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1472] @ c2c │ │ │ │ │ - ldr r3, [pc, #1472] @ c30 │ │ │ │ │ + ldr r2, [pc, #1492] @ c50 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [pc, #1484] @ c54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1460] @ c34 │ │ │ │ │ - ldr r3, [pc, #1460] @ c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #1468] @ c58 │ │ │ │ │ + ldr r3, [pc, #1468] @ c5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1424] @ c3c │ │ │ │ │ - ldr r3, [pc, #1424] @ c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1432] @ c60 │ │ │ │ │ + ldr r3, [pc, #1432] @ c64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r2, [pc, #1404] @ c44 │ │ │ │ │ - ldr r3, [pc, #1404] @ c48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1416] @ c68 │ │ │ │ │ + ldr r3, [pc, #1416] @ c6c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -528,50 +532,50 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1268] @ c20 │ │ │ │ │ - ldr r3, [pc, #1268] @ c24 │ │ │ │ │ + ldr r2, [pc, #1288] @ c44 │ │ │ │ │ + ldr r3, [pc, #1288] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1268] @ c2c │ │ │ │ │ - ldr r3, [pc, #1268] @ c30 │ │ │ │ │ + ldr r2, [pc, #1288] @ c50 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [pc, #1280] @ c54 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1256] @ c34 │ │ │ │ │ - ldr r3, [pc, #1256] @ c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1264] @ c58 │ │ │ │ │ + ldr r3, [pc, #1264] @ c5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1220] @ c3c │ │ │ │ │ - ldr r3, [pc, #1220] @ c40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1232] @ c60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1224] @ c64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1200] @ c44 │ │ │ │ │ - ldr r3, [pc, #1200] @ c48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1208] @ c68 │ │ │ │ │ + ldr r3, [pc, #1208] @ c6c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -580,80 +584,80 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1092] @ c20 │ │ │ │ │ - ldr r3, [pc, #1092] @ c24 │ │ │ │ │ + ldr r2, [pc, #1112] @ c44 │ │ │ │ │ + ldr r3, [pc, #1112] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + lsl r6, r6, #3 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r7, lr, r6 │ │ │ │ │ strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ + add r7, lr, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r3, [pc, #996] @ c28 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1012] @ c4c │ │ │ │ │ strd r0, [lr, r6] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ sub r6, r6, r3 │ │ │ │ │ mov r3, r9 │ │ │ │ │ lsl r6, r6, #3 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ - ldr r3, [pc, #900] @ c28 │ │ │ │ │ - lsl r6, r6, #5 │ │ │ │ │ + ldr r3, [pc, #920] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + lsl r6, r6, #5 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ + add r6, r7, sl │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r6, r7, sl │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -677,45 +681,45 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #788] @ c3c │ │ │ │ │ - ldr r3, [pc, #788] @ c40 │ │ │ │ │ + ldr r2, [pc, #808] @ c60 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #800] @ c64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #776] @ c44 │ │ │ │ │ - ldr r3, [pc, #776] @ c48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #784] @ c68 │ │ │ │ │ + ldr r3, [pc, #784] @ c6c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #740] @ c4c │ │ │ │ │ - ldr r3, [pc, #740] @ c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + ldr r2, [pc, #748] @ c70 │ │ │ │ │ + ldr r3, [pc, #748] @ c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r2, [pc, #720] @ c54 │ │ │ │ │ - ldr r3, [pc, #720] @ c58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #732] @ c78 │ │ │ │ │ + ldr r3, [pc, #732] @ c7c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -733,50 +737,50 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #568] @ c20 │ │ │ │ │ - ldr r3, [pc, #568] @ c24 │ │ │ │ │ + ldr r2, [pc, #588] @ c44 │ │ │ │ │ + ldr r3, [pc, #588] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #584] @ c3c │ │ │ │ │ - ldr r3, [pc, #584] @ c40 │ │ │ │ │ + ldr r2, [pc, #604] @ c60 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #596] @ c64 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #572] @ c44 │ │ │ │ │ - ldr r3, [pc, #572] @ c48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #580] @ c68 │ │ │ │ │ + ldr r3, [pc, #580] @ c6c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #536] @ c4c │ │ │ │ │ - ldr r3, [pc, #536] @ c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #548] @ c70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #540] @ c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #516] @ c54 │ │ │ │ │ - ldr r3, [pc, #516] @ c58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ + ldr r2, [pc, #524] @ c78 │ │ │ │ │ + ldr r3, [pc, #524] @ c7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -785,125 +789,130 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #364] @ c20 │ │ │ │ │ - ldr r3, [pc, #364] @ c24 │ │ │ │ │ + ldr r2, [pc, #384] @ c44 │ │ │ │ │ + ldr r3, [pc, #384] @ c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ - lsl r7, r6, #4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add r6, lr, r7 │ │ │ │ │ + lsl r7, r6, #4 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + add r6, lr, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r3, [pc, #300] @ c28 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #316] @ c4c │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r7, r6, sl │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r7, r6, sl │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #212] @ c28 │ │ │ │ │ + ldr r3, [pc, #232] @ c4c │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r7, sl] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - lsl r6, r2, #6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + lsl r6, r2, #6 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ - add r6, r2, r2, lsl #2 │ │ │ │ │ mov r0, r8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + add r6, r2, r2, lsl #2 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ lsl r6, r6, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ add r1, r1, r2 │ │ │ │ │ add r2, r3, r2 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ str r1, [sp] │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ add fp, fp, r2 │ │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ eor r3, r3, r2 │ │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ subs r3, r3, #1 │ │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - bne 58 │ │ │ │ │ + bne 68 │ │ │ │ │ add sp, sp, #172 @ 0xac │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - .word 0x00000bf4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x00000c04 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xa2cf5039 │ │ │ │ │ @@ -915,18 +924,18 @@ │ │ │ │ │ .word 0x8c811c17 │ │ │ │ │ .word 0x3fef838b │ │ │ │ │ .word 0x748a0bf5 │ │ │ │ │ .word 0x3fd5e3a8 │ │ │ │ │ .word 0x42522d1c │ │ │ │ │ .word 0x3fee11f6 │ │ │ │ │ │ │ │ │ │ -00000c5c : │ │ │ │ │ +00000c80 : │ │ │ │ │ fftw_codelet_n1_9(): │ │ │ │ │ - ldr r2, [pc, #12] @ c70 │ │ │ │ │ - ldr r1, [pc, #12] @ c74 │ │ │ │ │ + ldr r2, [pc, #12] @ c94 │ │ │ │ │ + ldr r1, [pc, #12] @ c98 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff390 │ │ │ │ │ + .word 0xfffff36c │ │ │ ├── q1_2.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2264 (bytes into file) │ │ │ │ │ + Start of section headers: 2296 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x8d8: │ │ │ │ │ +There are 14 section headers, starting at offset 0x8f8: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0004b4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 0006f8 000150 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0004e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0004e8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0004e8 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0004ed 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0004f5 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000848 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000535 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000535 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000560 000120 10 12 12 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000680 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000860 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0004d4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000718 000150 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000508 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000508 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000508 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00050d 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000515 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000868 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000555 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000555 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000580 000120 10 12 12 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0006a0 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000880 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 18 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 1176 FUNC LOCAL DEFAULT 1 q1_2 │ │ │ │ │ - 3: 000004ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 1208 FUNC LOCAL DEFAULT 1 q1_2 │ │ │ │ │ + 3: 000004cc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 9: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 10: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 11: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 15: 00000498 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_2 │ │ │ │ │ + 15: 000004b8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_2 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,51 +1,51 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x6f8 contains 42 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x718 contains 42 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000084 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000b0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000110 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000124 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000138 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000158 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000170 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000180 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000194 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001bc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000094 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000c0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000e0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000fc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000010c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000120 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000134 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000148 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000016c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000180 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000190 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001cc 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000001f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000200 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a0 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000200 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000210 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000238 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002c8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002ec 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000030c 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000031c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000032c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000033c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000354 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000378 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000388 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000398 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000330 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000340 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000350 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000360 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000378 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000039c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000003ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d4 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000404 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000414 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f8 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000418 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000428 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000043c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000450 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -000004ac 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000438 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000044c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000460 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000474 00000c1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +000004cc 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x848 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x868 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,33 +1,37 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_2(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #108 @ 0x6c │ │ │ │ │ - ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #148] @ 0x94 │ │ │ │ │ mov sl, r0 │ │ │ │ │ - cmp r1, ip │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #108 @ 0x6c │ │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r1, [sp, #148] @ 0x94 │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ ldr lr, [sp, #156] @ 0x9c │ │ │ │ │ add r2, r2, r1, lsl #4 │ │ │ │ │ - bge 26c │ │ │ │ │ + cmp r1, ip │ │ │ │ │ + bge 27c │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ add r3, r3, r0 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ cmp lr, #1 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ lsl r1, r0, #3 │ │ │ │ │ mov r0, r3 │ │ │ │ │ - bne 274 │ │ │ │ │ + bne 298 │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ mov r3, #0 │ │ │ │ │ add r9, r2, #16 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ @@ -37,76 +41,76 @@ │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r6, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [fp, r8] │ │ │ │ │ + ldrd r6, [fp, r3] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sl, r5] │ │ │ │ │ ldrd r2, [sl, r4] │ │ │ │ │ - strd r6, [sp, #24] │ │ │ │ │ - strd r2, [sp, #16] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r2, [sp, #16] │ │ │ │ │ + strd r6, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [fp, r5] │ │ │ │ │ - ldrd r2, [fp, r4] │ │ │ │ │ - strd r2, [sp, #8] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [fp, r4] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r2, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ strd r0, [sl, r3] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r2, [r9, #-24] @ 0xffffffe8 │ │ │ │ │ + add r8, r8, #8 │ │ │ │ │ ldrd r6, [r9, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r2, [r9, #-24] @ 0xffffffe8 │ │ │ │ │ mov r0, r2 │ │ │ │ │ mov r1, r3 │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - add r8, r8, #8 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -128,24 +132,24 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ + add r4, r4, #8 │ │ │ │ │ ldrd r6, [r9, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r2, [r9, #-24] @ 0xffffffe8 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - add r4, r4, #8 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ @@ -166,57 +170,62 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + strd r0, [fp, r5] │ │ │ │ │ + add r5, r5, #8 │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ str r2, [sp, #148] @ 0x94 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - add r5, r5, #8 │ │ │ │ │ - bne 64 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 74 │ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, lr, #3 │ │ │ │ │ add r4, r2, #16 │ │ │ │ │ mov r5, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + add r4, r4, #16 │ │ │ │ │ ldrd r0, [sl, r5] │ │ │ │ │ ldrd r2, [r3, sl] │ │ │ │ │ strd r0, [sp] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r6, [fp, r5] │ │ │ │ │ ldrd r2, [r3, fp] │ │ │ │ │ - strd r6, [sp, #24] │ │ │ │ │ - strd r2, [sp, #32] │ │ │ │ │ - add r4, r4, #16 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #24] │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sl, r9] │ │ │ │ │ ldrd r2, [sl, r8] │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - strd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [fp, r9] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ ldrd r6, [fp, r8] │ │ │ │ │ @@ -318,36 +327,35 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ str r2, [sp, #148] @ 0x94 │ │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ add r5, r5, r2 │ │ │ │ │ + add r9, r9, r2 │ │ │ │ │ add r8, r8, r2 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - add r9, r9, r2 │ │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 28c │ │ │ │ │ - add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 2b0 │ │ │ │ │ + b 27c │ │ │ │ │ │ │ │ │ │ -00000498 : │ │ │ │ │ +000004b8 : │ │ │ │ │ fftw_codelet_q1_2(): │ │ │ │ │ - ldr r2, [pc, #12] @ 4ac │ │ │ │ │ - ldr r1, [pc, #12] @ 4b0 │ │ │ │ │ + ldr r2, [pc, #12] @ 4cc │ │ │ │ │ + ldr r1, [pc, #12] @ 4d0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffb54 │ │ │ │ │ + .word 0xfffffb34 │ │ │ ├── q1_3.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3872 (bytes into file) │ │ │ │ │ + Start of section headers: 3908 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xf20: │ │ │ │ │ +There are 14 section headers, starting at offset 0xf44: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00097c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000be0 0002b0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0009b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0009b0 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0009b0 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0009b5 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0009bd 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000e90 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0009fd 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0009fd 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000a28 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000b68 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000ea8 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0009a0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000c04 0002b0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0009d4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0009d4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0009d4 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0009d9 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0009e1 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000eb4 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000a21 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000a21 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000a4c 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 000b8c 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000ecc 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2400 FUNC LOCAL DEFAULT 1 q1_3 │ │ │ │ │ - 3: 00000954 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000960 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000974 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2436 FUNC LOCAL DEFAULT 1 q1_3 │ │ │ │ │ + 3: 00000978 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000984 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000998 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 00000960 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_3 │ │ │ │ │ + 17: 00000984 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_3 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,95 +1,95 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xbe0 contains 86 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xc04 contains 86 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000d0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000e8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000100 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000118 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000124 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000015c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000174 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000180 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000194 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001ac 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001fc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000214 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000022c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000238 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000270 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000288 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000294 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000310 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000031c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000330 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000348 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000378 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000390 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003bc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003ec 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000e0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000f8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000128 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000134 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000016c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000184 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000190 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001bc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001f4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000020c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000224 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000023c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000248 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000298 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002a4 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000308 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000320 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000032c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000340 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000358 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000388 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003e8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000003fc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000410 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000040c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000420 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000438 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000430 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000448 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000045c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000488 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000049c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ac 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000508 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000051c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000548 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000055c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000056c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000588 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005b4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000608 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000061c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000062c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000648 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000660 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000674 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000688 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000069c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006dc 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000708 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000720 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000734 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000748 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000075c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000788 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000079c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007ac 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007c8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007e0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000808 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000081c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000848 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000085c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000086c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000888 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000970 0000121d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -00000974 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000458 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000046c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000498 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004bc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000504 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000518 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000052c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000558 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000056c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000057c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000598 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005ec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000618 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000062c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000063c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000658 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000670 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000684 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000698 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ac 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006ec 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006fc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000718 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000744 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000758 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000076c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000798 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007ac 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007bc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007d8 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000804 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000818 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000082c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000858 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000086c 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000087c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000898 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b0 00000f1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000994 0000121d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +00000998 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xe90 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xeb4 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,268 +1,272 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_3(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #236 @ 0xec │ │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ │ ldr lr, [sp, #276] @ 0x114 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r4, [sp, #272] @ 0x110 │ │ │ │ │ cmp lr, r0 │ │ │ │ │ - bge 94c │ │ │ │ │ + bge 95c │ │ │ │ │ lsl r0, r3, #3 │ │ │ │ │ + mov sl, ip │ │ │ │ │ + mov fp, r1 │ │ │ │ │ str r0, [sp, #8] │ │ │ │ │ lsl r0, r3, #4 │ │ │ │ │ str r0, [sp, #4] │ │ │ │ │ lsl r0, r4, #3 │ │ │ │ │ str r0, [sp, #32] │ │ │ │ │ add r0, r3, r4 │ │ │ │ │ add r3, r0, r3 │ │ │ │ │ + lsl r5, r0, #3 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ lsl r3, r4, #4 │ │ │ │ │ add r4, r0, r4 │ │ │ │ │ + str r5, [sp, #28] │ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ │ lsl r3, r4, #3 │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ lsl r3, r0, #4 │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ │ - lsl r5, r0, #3 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ str r3, [sp, #228] @ 0xe4 │ │ │ │ │ add r3, lr, #1 │ │ │ │ │ str r3, [sp, #224] @ 0xe0 │ │ │ │ │ add r3, r2, r3, lsl #5 │ │ │ │ │ str r3, [sp] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov sl, ip │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r4, r3 │ │ │ │ │ - str r5, [sp, #28] │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - b ac │ │ │ │ │ + b bc │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ str r3, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ - ldrd r6, [sl, r5] │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ ldrd r8, [sl, r4] │ │ │ │ │ + ldrd r6, [sl, r5] │ │ │ │ │ ldrd r4, [sl, r2] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r3, [pc, #2156] @ 954 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2172] @ 978 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2100] @ 958 │ │ │ │ │ - ldr r3, [pc, #2100] @ 95c │ │ │ │ │ + ldr r2, [pc, #2120] @ 97c │ │ │ │ │ + ldr r3, [pc, #2120] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ │ ldr r6, [sp, #4] │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ ldrd r6, [r6, fp] │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r9, r5 │ │ │ │ │ ldr r5, [sp, #8] │ │ │ │ │ mov r8, r4 │ │ │ │ │ ldrd r4, [r5, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2008] @ 958 │ │ │ │ │ - ldr r3, [pc, #2008] @ 95c │ │ │ │ │ + ldr r2, [pc, #2028] @ 97c │ │ │ │ │ + ldr r3, [pc, #2028] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1992] @ 954 │ │ │ │ │ + ldr r3, [pc, #2012] @ 978 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ ldr lr, [sp, #28] │ │ │ │ │ - ldrd r4, [sl, r3] │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - mov r8, r4 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ + ldrd r6, [sl, lr] │ │ │ │ │ + ldrd r4, [sl, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r8, r4 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ ldrd r4, [sl, r1] │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r3, [pc, #1880] @ 954 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1896] @ 978 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1824] @ 958 │ │ │ │ │ - ldr r3, [pc, #1824] @ 95c │ │ │ │ │ + ldr r2, [pc, #1844] @ 97c │ │ │ │ │ + ldr r3, [pc, #1844] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ ldr lr, [sp, #28] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ ldrd r4, [fp, r3] │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ mov r8, r4 │ │ │ │ │ mov r9, r5 │ │ │ │ │ ldrd r4, [fp, lr] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r1] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1732] @ 958 │ │ │ │ │ - ldr r3, [pc, #1732] @ 95c │ │ │ │ │ + ldr r2, [pc, #1752] @ 97c │ │ │ │ │ + ldr r3, [pc, #1752] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1716] @ 954 │ │ │ │ │ + ldr r3, [pc, #1736] @ 978 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ ldrd r4, [fp, r7] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - mov r8, r4 │ │ │ │ │ ldrd r6, [fp, r3] │ │ │ │ │ + mov r8, r4 │ │ │ │ │ mov r9, r5 │ │ │ │ │ ldrd r4, [fp, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1596] @ 958 │ │ │ │ │ - ldr r3, [pc, #1596] @ 95c │ │ │ │ │ + ldr r2, [pc, #1616] @ 97c │ │ │ │ │ + ldr r3, [pc, #1616] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1580] @ 954 │ │ │ │ │ + ldr r3, [pc, #1600] @ 978 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ ldrd r8, [sl, r7] │ │ │ │ │ ldrd r6, [sl, ip] │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r4, [sl, r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [pc, #1476] @ 954 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1492] @ 978 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -270,16 +274,16 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1424] @ 958 │ │ │ │ │ - ldr r3, [pc, #1424] @ 95c │ │ │ │ │ + ldr r2, [pc, #1444] @ 97c │ │ │ │ │ + ldr r3, [pc, #1444] @ 980 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -320,23 +324,23 @@ │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -376,23 +380,23 @@ │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -432,23 +436,23 @@ │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -488,23 +492,23 @@ │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -544,23 +548,23 @@ │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -600,23 +604,23 @@ │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -643,61 +647,66 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r2, [sp, #228] @ 0xe4 │ │ │ │ │ + ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ ldr r4, [sp, #12] │ │ │ │ │ add r3, r3, #32 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - mov r3, r2 │ │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ add r0, r4, r2 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ add r1, r1, r2 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ str r1, [sp, #32] │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ str r1, [sp, #28] │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ str r1, [sp, #24] │ │ │ │ │ add r1, r8, r3 │ │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ add r3, r2, r3 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne a0 │ │ │ │ │ + bne b0 │ │ │ │ │ add sp, sp, #236 @ 0xec │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ │ │ │ │ │ -00000960 : │ │ │ │ │ +00000984 : │ │ │ │ │ fftw_codelet_q1_3(): │ │ │ │ │ - ldr r2, [pc, #12] @ 974 │ │ │ │ │ - ldr r1, [pc, #12] @ 978 │ │ │ │ │ + ldr r2, [pc, #12] @ 998 │ │ │ │ │ + ldr r1, [pc, #12] @ 99c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff68c │ │ │ │ │ + .word 0xfffff668 │ │ │ ├── q1_4.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6152 (bytes into file) │ │ │ │ │ + Start of section headers: 6208 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1808: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1840: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0010e4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001328 000450 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001118 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001118 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001118 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00111d 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 001125 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001778 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 001165 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001165 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001190 000120 10 12 12 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0012b0 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001790 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00111c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001360 000450 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001150 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001150 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001150 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001155 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00115d 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0017b0 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00119d 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00119d 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0011c8 000120 10 12 12 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0012e8 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0017c8 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 18 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4296 FUNC LOCAL DEFAULT 1 q1_4 │ │ │ │ │ - 3: 000010dc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4352 FUNC LOCAL DEFAULT 1 q1_4 │ │ │ │ │ + 3: 00001114 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 9: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 10: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 11: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 15: 000010c8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_4 │ │ │ │ │ + 15: 00001100 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_4 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,147 +1,147 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1328 contains 138 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1360 contains 138 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000144 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000015c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000184 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001cc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000210 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000228 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000254 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000026c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000298 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002dc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000320 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000338 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000037c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003ec 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000404 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000430 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000448 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000478 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000494 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004c8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000534 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000568 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000584 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000598 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005dc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000604 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000168 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000180 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001a8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000208 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000234 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000024c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000278 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000290 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002bc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000300 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000318 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000344 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000035c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000410 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000428 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000454 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000046c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000049c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ec 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000508 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000053c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000558 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000058c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005bc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ec 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000600 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000614 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000628 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000644 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000065c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000678 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d0 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000070c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000720 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000784 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000804 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000081c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000830 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000854 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000086c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000880 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008cc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008e4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000920 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000938 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000948 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000968 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000998 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009b0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009c4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a00 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a34 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a4c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a60 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a80 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a9c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ad8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aec 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b0c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b24 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b38 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b50 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b64 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bb4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c04 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c1c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c30 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c54 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c6c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c80 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ca0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ccc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cf8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d20 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d38 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d48 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d68 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d84 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d98 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dd4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000df8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e10 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e24 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e88 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e9c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ec0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eec 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f0c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f24 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f38 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f50 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f64 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f88 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fb4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fd4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001000 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010d8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -000010dc 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000064c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000668 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000680 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000069c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000714 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000744 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000764 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000780 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000814 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000828 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000840 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000854 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000878 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000890 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000908 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000091c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000944 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000095c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000098c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009bc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d4 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009e8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a0c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a24 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a38 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a58 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a70 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a84 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000afc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b10 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b5c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b74 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b88 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bd8 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c28 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c40 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c54 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c78 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c90 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ca4 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cc4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cdc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d08 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d1c 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d6c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000da8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dbc 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ddc 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000df8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e1c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e34 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e48 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e68 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e80 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e94 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eac 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ec0 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ee4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000efc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f10 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f5c 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f74 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f88 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fc4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd8 00000d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ff8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001010 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001024 00000c1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001110 0000101d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +00001114 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1778 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x17b0 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,247 +1,256 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_4(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #372 @ 0x174 │ │ │ │ │ - ldr r7, [sp, #412] @ 0x19c │ │ │ │ │ mov lr, r1 │ │ │ │ │ + ldr r5, [sp, #408] @ 0x198 │ │ │ │ │ + ldr r7, [sp, #412] @ 0x19c │ │ │ │ │ ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldr r6, [sp, #408] @ 0x198 │ │ │ │ │ cmp r7, r1 │ │ │ │ │ - bge 10c0 │ │ │ │ │ + bge 10e4 │ │ │ │ │ lsl r1, r3, #4 │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + lsl r4, r3, #1 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + add r6, r4, r5 │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, r3, r3, lsl #1 │ │ │ │ │ + add r1, r4, r3 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ - add r5, r6, r3, lsl #1 │ │ │ │ │ str r1, [sp, #24] │ │ │ │ │ - lsl r1, r6, #3 │ │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ │ lsl r1, r5, #3 │ │ │ │ │ - sub r5, r5, r3 │ │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ │ + lsl r1, r6, #3 │ │ │ │ │ + sub r6, r6, r3 │ │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ + lsl r1, r6, #3 │ │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ │ - add r1, r5, r3, lsl #1 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ + add r1, r4, r6 │ │ │ │ │ lsl r0, r1, #3 │ │ │ │ │ + add r1, r1, r5 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ │ - lsl r0, r6, #4 │ │ │ │ │ - add r4, r5, r6 │ │ │ │ │ - str r0, [sp, #60] @ 0x3c │ │ │ │ │ lsl r0, r5, #4 │ │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ │ + lsl r0, r6, #4 │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ + add r0, r6, r5 │ │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ + add r6, r6, r6, lsl #1 │ │ │ │ │ + lsl r8, r5, #3 │ │ │ │ │ + add r5, r5, r4 │ │ │ │ │ + lsl r4, r5, #3 │ │ │ │ │ + sub r3, r5, r3 │ │ │ │ │ + lsl r5, r6, #3 │ │ │ │ │ + lsl r0, r0, #3 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ str r5, [sp, #28] │ │ │ │ │ ldr r5, [sp, #420] @ 0x1a4 │ │ │ │ │ - add r1, r1, r6 │ │ │ │ │ + str r8, [sp, #32] │ │ │ │ │ lsl r5, r5, #3 │ │ │ │ │ str r5, [sp, #364] @ 0x16c │ │ │ │ │ add r5, r7, #1 │ │ │ │ │ str r5, [sp, #360] @ 0x168 │ │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ │ add r2, r2, r5, lsl #4 │ │ │ │ │ str r2, [sp, #4] │ │ │ │ │ - add r2, ip, r4, lsl #3 │ │ │ │ │ - add r6, r6, r6, lsl #1 │ │ │ │ │ + add r2, ip, r0 │ │ │ │ │ str r2, [sp, #356] @ 0x164 │ │ │ │ │ - add r2, ip, r1, lsl #3 │ │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ │ + add r2, ip, r1 │ │ │ │ │ str r2, [sp, #352] @ 0x160 │ │ │ │ │ - lsl r0, r6, #3 │ │ │ │ │ - add r2, lr, r4, lsl #3 │ │ │ │ │ - str r0, [sp, #32] │ │ │ │ │ + add r2, lr, r0 │ │ │ │ │ str r2, [sp, #348] @ 0x15c │ │ │ │ │ - add r0, r6, r3, lsl #1 │ │ │ │ │ - add r2, lr, r1, lsl #3 │ │ │ │ │ + add r2, lr, r1 │ │ │ │ │ str r2, [sp, #344] @ 0x158 │ │ │ │ │ - add r2, ip, r0, lsl #3 │ │ │ │ │ - add r3, r3, r6 │ │ │ │ │ + add r2, ip, r4 │ │ │ │ │ str r2, [sp, #340] @ 0x154 │ │ │ │ │ - add r2, lr, r0, lsl #3 │ │ │ │ │ + add r2, lr, r4 │ │ │ │ │ str r2, [sp, #336] @ 0x150 │ │ │ │ │ - add r2, ip, r3, lsl #3 │ │ │ │ │ - add r3, lr, r3, lsl #3 │ │ │ │ │ + add r2, ip, r3 │ │ │ │ │ + add r3, lr, r3 │ │ │ │ │ str r3, [sp, #328] @ 0x148 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r2, [sp, #332] @ 0x14c │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ - b 120 │ │ │ │ │ + str r2, [sp, #332] @ 0x14c │ │ │ │ │ + b 144 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #360] @ 0x168 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ ldr sl, [sp, #16] │ │ │ │ │ ldr fp, [sp, #20] │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ ldrd r4, [r6, sl] │ │ │ │ │ ldrd r6, [r6, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldrd r4, [r7, sl] │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r4, [r6, r2] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r6, r2] │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r4, [r7, r2] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r7, r2] │ │ │ │ │ ldrd r6, [r7, r1] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r4, [r4, r6] │ │ │ │ │ ldrd r6, [r6, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r4, [r4, r7] │ │ │ │ │ ldrd r6, [r7, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldrd r4, [r6, lr] │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [r6, lr] │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldrd r4, [r7, lr] │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [r7, lr] │ │ │ │ │ ldrd r6, [r7, r1] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ │ ldrd r4, [r5, r6] │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -250,138 +259,138 @@ │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r4, [r5, r7] │ │ │ │ │ ldrd r6, [r7, r2] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldr lr, [sp, #352] @ 0x160 │ │ │ │ │ ldr ip, [sp, #356] @ 0x164 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ ldrd r6, [lr, r3] │ │ │ │ │ ldrd r4, [ip, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #344] @ 0x158 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r7, [sp, #344] @ 0x158 │ │ │ │ │ ldr r1, [sp, #348] @ 0x15c │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ ldrd r4, [r1, r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ ldrd r4, [r6, ip] │ │ │ │ │ ldr r6, [sp, #340] @ 0x154 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [r6, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r4, [r7, ip] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r4, [r7, ip] │ │ │ │ │ ldr r2, [sp, #336] @ 0x150 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r2, r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r2, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ - ldr r4, [sp, #332] @ 0x14c │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldrd r6, [r6, lr] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #332] @ 0x14c │ │ │ │ │ + ldrd r6, [r6, lr] │ │ │ │ │ ldrd r4, [r4, r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #328] @ 0x148 │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #328] @ 0x148 │ │ │ │ │ + ldrd r6, [r7, lr] │ │ │ │ │ ldrd r4, [r1, r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ @@ -396,16 +405,16 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ strd r0, [r6, r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ │ strd r0, [r7, r3] │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ @@ -427,16 +436,16 @@ │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [r6, lr] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, lr] │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ @@ -444,102 +453,102 @@ │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r5] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd sl, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r8, [r3, #-8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ + ldr r9, [sp, #32] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r6, r9] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -549,86 +558,86 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #352] @ 0x160 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #352] @ 0x160 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #344] @ 0x158 │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r7, [sp, #344] @ 0x158 │ │ │ │ │ strd r0, [r7, r4] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r8, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [lr, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -643,22 +652,22 @@ │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -666,26 +675,26 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -702,112 +711,112 @@ │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r8, [r3, #-8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #336] @ 0x150 │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r5, [sp, #336] @ 0x150 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #340] @ 0x154 │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r7, [sp, #340] @ 0x154 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r4] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r8, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -822,22 +831,22 @@ │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -845,86 +854,86 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #356] @ 0x164 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #356] @ 0x164 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #348] @ 0x15c │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr sl, [sp, #348] @ 0x15c │ │ │ │ │ strd r0, [sl, r4] │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r8, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [lr, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -939,22 +948,22 @@ │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ @@ -962,90 +971,90 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r8, [r3, #-8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1060,50 +1069,50 @@ │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ ldrd r6, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r8, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ │ strd r0, [lr, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1119,68 +1128,68 @@ │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [r3, #-16] │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r0, sl │ │ │ │ │ + ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r8, [r3, #-8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #328] @ 0x148 │ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #328] @ 0x148 │ │ │ │ │ strd r0, [lr, r4] │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #364] @ 0x16c │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r6, [sp, #332] @ 0x14c │ │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ │ ldr fp, [sp, #20] │ │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ │ + ldr r6, [sp, #332] @ 0x14c │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - mov r3, r2 │ │ │ │ │ + ldr r2, [sp, #364] @ 0x16c │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ strd r0, [r6, r4] │ │ │ │ │ add r1, r4, r2 │ │ │ │ │ + mov r3, r2 │ │ │ │ │ str r1, [sp, #16] │ │ │ │ │ add r1, fp, r2 │ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ str r1, [sp, #20] │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ │ @@ -1204,26 +1213,31 @@ │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ │ add r1, r2, r3 │ │ │ │ │ ldr r2, [sp, #28] │ │ │ │ │ str r1, [sp, #32] │ │ │ │ │ add r3, r2, r3 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 118 │ │ │ │ │ + bne 13c │ │ │ │ │ add sp, sp, #372 @ 0x174 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000010c8 : │ │ │ │ │ +00001100 : │ │ │ │ │ fftw_codelet_q1_4(): │ │ │ │ │ - ldr r2, [pc, #12] @ 10dc │ │ │ │ │ - ldr r1, [pc, #12] @ 10e0 │ │ │ │ │ + ldr r2, [pc, #12] @ 1114 │ │ │ │ │ + ldr r1, [pc, #12] @ 1118 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffef24 │ │ │ │ │ + .word 0xffffeeec │ │ │ ├── q1_5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 12676 (bytes into file) │ │ │ │ │ + Start of section headers: 12992 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x3184: │ │ │ │ │ +There are 14 section headers, starting at offset 0x32c0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0023e0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 002644 000ab0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 002414 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 002414 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 002414 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 002419 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 002421 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 0030f4 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 002461 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 002461 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00248c 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0025cc 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 00310c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00251c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 002780 000ab0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 002550 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 002550 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 002550 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 002555 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00255d 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 003230 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00259d 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00259d 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0025c8 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 002708 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 003248 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 9156 FUNC LOCAL DEFAULT 1 q1_5 │ │ │ │ │ - 3: 00000f80 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000fac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000023d8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 9472 FUNC LOCAL DEFAULT 1 q1_5 │ │ │ │ │ + 3: 0000106c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00001094 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002514 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 17: 000023c4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_5 │ │ │ │ │ + 17: 00002500 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_5 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,351 +1,351 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2644 contains 342 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2780 contains 342 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000016c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000184 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001c8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001e8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000200 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000021c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000230 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000024c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000268 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000027c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000290 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002ac 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002bc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000304 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000032c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000364 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000037c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000390 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000404 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000041c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000438 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000448 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000047c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000494 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004c0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000510 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000052c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000540 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000055c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000578 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000058c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005cc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000600 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000618 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000640 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000065c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000678 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000690 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000070c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000718 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000074c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000075c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000790 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000254 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000026c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000029c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002b4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000308 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000031c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000338 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000354 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000368 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000037c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000398 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003a8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000041c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000438 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000046c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000480 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000498 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000050c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000538 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000570 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005e4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000608 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000624 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000638 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000654 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000670 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000684 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000698 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000700 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000718 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000740 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000075c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000778 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007a4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000007ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000800 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000080c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000824 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000840 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000854 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000870 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000088c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008b4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000914 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000092c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000818 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000830 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000084c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000085c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000890 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008a8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000900 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000090c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000924 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000940 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000954 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000970 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000970 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000098c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009b8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000009d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009ec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a00 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a20 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a2c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a48 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a64 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a74 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aac 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000aec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b08 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b24 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b3c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b50 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b68 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b84 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b98 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bb8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bfc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c0c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c44 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c5c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c88 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ca4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cbc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cc8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d00 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d14 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d30 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d4c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d60 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009e0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a14 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a2c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a54 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a70 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a8c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b00 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b20 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b2c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b44 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b60 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b70 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bbc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c1c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c34 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c48 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c60 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c7c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c90 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cb0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cbc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cf0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d00 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d4c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000d78 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d94 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d90 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000da4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ddc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000db0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dc8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000df8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e24 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e40 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e5c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e68 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e84 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ea0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ed0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f00 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f1c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f38 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f48 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fb4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fd0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ffc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001018 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001034 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001050 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001064 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001080 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000109c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010b0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010d4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010e0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e14 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e30 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e44 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e58 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e74 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e84 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ec0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000edc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f08 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f24 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f40 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f4c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f68 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f84 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f98 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fe4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001000 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000101c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000102c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001098 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010b4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010e0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000010fc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001110 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000112c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001144 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001158 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000116c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001184 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001198 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011b0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011c4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011dc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000120c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000121c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001118 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001134 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001148 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001164 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001180 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001194 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011c4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011e0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011f4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001210 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001228 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001240 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001258 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001268 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001284 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000129c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001258 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001270 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001288 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012b8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012d0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012e8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001300 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001318 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000132c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001350 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001368 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000137c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001394 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013ac 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013c0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013d4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013f0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001408 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001418 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000143c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001454 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001474 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000148c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014b8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014e4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001508 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001520 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001534 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000154c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001564 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001578 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000158c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015a8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015c0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015d8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015fc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001614 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001634 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000164c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001660 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001678 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001690 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001304 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001318 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000133c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001354 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001364 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001380 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001398 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013b4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013cc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013e0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013fc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001414 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001428 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000144c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001464 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001478 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001490 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014bc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014d0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001504 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001514 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001538 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001550 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000156c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001584 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001598 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015b0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015fc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001614 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001628 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001644 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000165c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001670 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001688 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000016a4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016f4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000170c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016bc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016cc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016f0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001708 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001724 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001738 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001754 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001770 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001788 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017a0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017c4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017fc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001814 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001828 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001840 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001858 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000186c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001890 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018bc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000173c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001750 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001768 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001780 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001794 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017b4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017cc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017e0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017f8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001810 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001824 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001838 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001854 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000186c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000187c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018a0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018b8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000018d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000018ec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001900 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001914 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001938 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001950 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001968 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001984 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000199c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001900 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001918 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001930 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001944 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001964 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000197c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001990 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019c0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019d4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000019e8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a00 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a18 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a2c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a50 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a68 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a7c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a94 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001aac 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ac0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001adc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b00 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b18 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b30 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b4c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b64 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b84 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b9c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bb0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bc8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001be0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bf4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c18 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c30 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c44 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c5c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c74 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c88 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ca4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a0c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a24 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a34 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a50 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a68 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a84 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a9c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ab0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001acc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ae4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001af8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b1c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b34 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b48 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b60 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b78 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b8c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ba8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bcc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001be4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bfc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c18 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c30 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c4c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c64 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c78 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c94 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cac 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001cc0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cd8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cf0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d14 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d2c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d4c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d64 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d78 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d90 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001da8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ce4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cfc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d10 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d28 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d40 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d54 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d70 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d8c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001da4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001dbc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001de0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001df8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e0c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e24 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e3c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e50 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e6c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e90 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ea8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ec0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001edc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ef4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f14 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f2c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f40 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f58 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f70 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f84 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fa8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fc0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fd4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002004 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002018 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000202c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002048 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002060 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002070 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002094 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020ac 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020cc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020e4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020f8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002110 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002128 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000213c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002160 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002178 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000218c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021a4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021d0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021e4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002208 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002220 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002230 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000224c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002264 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002284 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000229c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022b0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022e0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022f4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002318 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002330 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002344 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000235c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002374 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002388 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023d4 0000121d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -000023d8 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001de0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001df8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e14 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e2c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e40 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e58 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e70 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e84 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ea4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ebc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ed0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f04 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f18 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f30 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f54 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f6c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f7c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f98 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fb0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fcc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fe4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ff8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002014 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000202c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002040 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002064 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000207c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002090 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020c0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020d4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020e8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002104 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000211c 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000212c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002150 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002168 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002184 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000219c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021b0 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021e0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021f4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002214 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000222c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002240 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002258 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002270 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002284 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002298 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022bc 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022d4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022e4 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002300 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002318 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002334 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000234c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002360 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000237c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002394 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023a8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023cc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023e4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023f8 00000e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002410 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002428 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000243c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002510 0000121d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +00002514 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x30f4 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x3230 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,2648 +1,2727 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_5(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #588 @ 0x24c │ │ │ │ │ - ldr r7, [sp, #628] @ 0x274 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #632] @ 0x278 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - cmp r7, r1 │ │ │ │ │ - ldr r0, [sp, #624] @ 0x270 │ │ │ │ │ - bge 23bc │ │ │ │ │ - lsl r1, r3, #4 │ │ │ │ │ - add r5, r3, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ │ - lsl r1, r3, #3 │ │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ │ - lsl r1, r3, #5 │ │ │ │ │ - add r6, r0, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ │ - lsl r1, r0, #3 │ │ │ │ │ - add r4, r6, r3 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #644 @ 0x284 │ │ │ │ │ + ldr r0, [sp, #684] @ 0x2ac │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #680] @ 0x2a8 │ │ │ │ │ str r1, [sp, #8] │ │ │ │ │ - lsl r1, r6, #3 │ │ │ │ │ - sub lr, r4, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add r8, r0, r3, lsl #2 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - str r1, [sp, #20] │ │ │ │ │ - lsl r1, r8, #3 │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ - lsl r1, r0, #4 │ │ │ │ │ - add r4, r4, r0 │ │ │ │ │ - str r1, [sp, #28] │ │ │ │ │ - lsl r1, lr, #4 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add r4, lr, r0 │ │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r1, r6, #4 │ │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ │ - lsl r1, r0, #5 │ │ │ │ │ - add r5, r5, r0, lsl #2 │ │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r1, r4, #4 │ │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ │ - add r4, r3, r0, lsl #2 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add r0, r0, r0, lsl #1 │ │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ │ - lsl r1, lr, #5 │ │ │ │ │ - add r4, r0, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ │ - lsl r1, r0, #3 │ │ │ │ │ - add r0, r0, r3, lsl #2 │ │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - sub r4, r4, r3 │ │ │ │ │ - lsl r3, r0, #3 │ │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ │ - ldr r3, [sp, #636] @ 0x27c │ │ │ │ │ - add lr, lr, lr, lsl #1 │ │ │ │ │ + ldr lr, [sp, #688] @ 0x2b0 │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + bge 24e4 │ │ │ │ │ + lsl r1, r3, #1 │ │ │ │ │ + lsl r0, r3, #4 │ │ │ │ │ + add r8, r1, r3 │ │ │ │ │ + add r6, r1, r2 │ │ │ │ │ + lsl fp, r3, #2 │ │ │ │ │ + lsl r7, r2, #4 │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ + lsl r0, r8, #3 │ │ │ │ │ + add r5, fp, r2 │ │ │ │ │ + str r0, [sp, #16] │ │ │ │ │ + lsl r0, r3, #3 │ │ │ │ │ + str r0, [sp, #24] │ │ │ │ │ + lsl r0, r3, #5 │ │ │ │ │ + str r0, [sp, #20] │ │ │ │ │ + lsl r0, r2, #3 │ │ │ │ │ + str r0, [sp, #28] │ │ │ │ │ + lsl r0, r6, #3 │ │ │ │ │ + str r0, [sp, #32] │ │ │ │ │ + add r0, r6, r3 │ │ │ │ │ + lsl r6, r6, #4 │ │ │ │ │ + lsl lr, r0, #3 │ │ │ │ │ + sub r4, r0, r1 │ │ │ │ │ + add r0, r0, r2 │ │ │ │ │ + lsl sl, r4, #4 │ │ │ │ │ + lsl r0, r0, #3 │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + lsl lr, r4, #3 │ │ │ │ │ + str lr, [sp, #44] @ 0x2c │ │ │ │ │ + lsl lr, r5, #3 │ │ │ │ │ + add r5, r4, r2 │ │ │ │ │ + lsl r9, r5, #3 │ │ │ │ │ + str lr, [sp, #40] @ 0x28 │ │ │ │ │ + lsl lr, r5, #4 │ │ │ │ │ + lsl r5, r2, #2 │ │ │ │ │ + add r2, r2, r2, lsl #1 │ │ │ │ │ + str lr, [sp, #56] @ 0x38 │ │ │ │ │ + lsl lr, r4, #5 │ │ │ │ │ + add r8, r8, r5 │ │ │ │ │ + add r1, r1, r2 │ │ │ │ │ + add r5, r5, r3 │ │ │ │ │ + add r4, r4, r4, lsl #1 │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + str lr, [sp, #64] @ 0x40 │ │ │ │ │ + lsl lr, r2, #3 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + str lr, [sp, #48] @ 0x30 │ │ │ │ │ + lsl lr, r1, #3 │ │ │ │ │ + sub r1, r1, r3 │ │ │ │ │ + add r3, fp, r2 │ │ │ │ │ + ldr fp, [sp, #692] @ 0x2b4 │ │ │ │ │ + add r2, ip, sl │ │ │ │ │ + str r4, [sp, #52] @ 0x34 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str r2, [sp, #384] @ 0x180 │ │ │ │ │ + add r2, ip, r0 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ │ - str r3, [sp, #580] @ 0x244 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - add r3, r7, #1 │ │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add r3, r2, r3, lsl #6 │ │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - b 144 │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ + str r2, [sp, #380] @ 0x17c │ │ │ │ │ + add r2, ip, r9 │ │ │ │ │ + lsl fp, fp, #3 │ │ │ │ │ + str r2, [sp, #376] @ 0x178 │ │ │ │ │ + add r2, ip, r6 │ │ │ │ │ + str r2, [sp, #372] @ 0x174 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + str fp, [sp, #636] @ 0x27c │ │ │ │ │ + ldr fp, [sp, #684] @ 0x2ac │ │ │ │ │ + add sl, r2, sl │ │ │ │ │ + add r9, r2, r9 │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + str r9, [sp, #356] @ 0x164 │ │ │ │ │ + add r9, r2, r6 │ │ │ │ │ + str sl, [sp, #364] @ 0x16c │ │ │ │ │ + add sl, r2, r0 │ │ │ │ │ + add r6, ip, r7 │ │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r6, r6, r7 │ │ │ │ │ + str r9, [sp, #352] @ 0x160 │ │ │ │ │ + str fp, [sp, #632] @ 0x278 │ │ │ │ │ + add fp, r4, fp, lsl #6 │ │ │ │ │ + add r4, ip, r7 │ │ │ │ │ + str sl, [sp, #360] @ 0x168 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str r4, [sp, #388] @ 0x184 │ │ │ │ │ + add r4, r2, r7 │ │ │ │ │ + add r9, r4, r7 │ │ │ │ │ + str r9, [sp, #348] @ 0x15c │ │ │ │ │ + add r9, r2, r0 │ │ │ │ │ + add r0, ip, r0 │ │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ │ + str r9, [sp, #344] @ 0x158 │ │ │ │ │ + add r9, r2, r8 │ │ │ │ │ + str r9, [sp, #340] @ 0x154 │ │ │ │ │ + add r9, r2, r5 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ + str r0, [sp, #324] @ 0x144 │ │ │ │ │ + add r0, ip, r8 │ │ │ │ │ + str r9, [sp, #336] @ 0x150 │ │ │ │ │ + str r0, [sp, #320] @ 0x140 │ │ │ │ │ + add r0, ip, r5 │ │ │ │ │ + add r9, r2, r4 │ │ │ │ │ + str r0, [sp, #316] @ 0x13c │ │ │ │ │ + add r0, ip, r4 │ │ │ │ │ + str r0, [sp, #312] @ 0x138 │ │ │ │ │ + add r0, ip, lr │ │ │ │ │ + str r6, [sp, #328] @ 0x148 │ │ │ │ │ + str r0, [sp, #308] @ 0x134 │ │ │ │ │ + add r0, ip, r1 │ │ │ │ │ + add r1, r2, r1 │ │ │ │ │ + str r9, [sp, #332] @ 0x14c │ │ │ │ │ + str r1, [sp, #292] @ 0x124 │ │ │ │ │ + str r0, [sp, #304] @ 0x130 │ │ │ │ │ + add r0, ip, r3 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ │ + str r0, [sp, #300] @ 0x12c │ │ │ │ │ + add r0, r2, lr │ │ │ │ │ + str r0, [sp, #296] @ 0x128 │ │ │ │ │ + b 220 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ │ - ldrd r2, [sl] │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - strd r2, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ │ - ldrd r4, [sl, r7] │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + str r3, [sp, #632] @ 0x278 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + add fp, fp, #64 @ 0x40 │ │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ │ + ldrd r2, [r1, sl] │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + ldrd r6, [r3, r0] │ │ │ │ │ + ldrd r4, [r3, r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [sl, ip] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + ldrd r6, [r6, r3] │ │ │ │ │ + ldrd r4, [r3, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ldrd r4, [sl, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3480] @ f80 │ │ │ │ │ - ldr r3, [pc, #3480] @ f84 │ │ │ │ │ + ldr r2, [pc, #3480] @ 106c │ │ │ │ │ + ldr r3, [pc, #3480] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3476] @ f88 │ │ │ │ │ - ldr r3, [pc, #3476] @ f8c │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #3476] @ 1074 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3468] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3468] @ f98 │ │ │ │ │ - ldr r3, [pc, #3468] @ f9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3456] @ 1080 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3448] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldr r2, [pc, #3400] @ f88 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #3400] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3396] @ f8c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3392] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3392] @ f98 │ │ │ │ │ - ldr r3, [pc, #3392] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3380] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3372] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #408 @ 0x198 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #3324] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3316] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [fp] │ │ │ │ │ - strd r4, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ │ - ldrd r4, [fp, r7] │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r9, ip] │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r4, [r9, r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [fp, ip] │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + ldrd r4, [r9, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ │ - ldrd r4, [fp, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3124] @ f88 │ │ │ │ │ - ldr r3, [pc, #3124] @ f8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3112] @ 1074 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3108] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3112] @ f98 │ │ │ │ │ - ldr r3, [pc, #3112] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #3092] @ 1080 │ │ │ │ │ + ldr r3, [pc, #3092] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldr r2, [pc, #3048] @ f88 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r2, [pc, #3044] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r3, [pc, #3040] @ f8c │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [pc, #3040] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3044] @ f98 │ │ │ │ │ - ldr r3, [pc, #3044] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3028] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3020] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #128] @ 0x80 │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r4, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2940] @ f80 │ │ │ │ │ - ldr r3, [pc, #2940] @ f84 │ │ │ │ │ + ldr r2, [pc, #2936] @ 106c │ │ │ │ │ + ldr r3, [pc, #2936] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #432 @ 0x1b0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2928] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2916] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - strd r6, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r4, [r5, sl] │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldrd r6, [r3, r5] │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [r4, r3] │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [sl, r9] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ - ldrd r4, [r4, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r7, [sp, #44] @ 0x2c │ │ │ │ │ + ldrd r4, [r3, r7] │ │ │ │ │ + ldrd r6, [r3, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2696] @ f80 │ │ │ │ │ - ldr r3, [pc, #2696] @ f84 │ │ │ │ │ + ldr r2, [pc, #2684] @ 106c │ │ │ │ │ + ldr r3, [pc, #2684] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2692] @ f88 │ │ │ │ │ - ldr r3, [pc, #2692] @ f8c │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #2680] @ 1074 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2672] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2684] @ f98 │ │ │ │ │ - ldr r3, [pc, #2684] @ f9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2660] @ 1080 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2652] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldr r2, [pc, #2616] @ f88 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r2, [pc, #2604] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2612] @ f8c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2596] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2608] @ f98 │ │ │ │ │ - ldr r3, [pc, #2608] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2584] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2576] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #456 @ 0x1c8 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2540] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2520] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ │ - ldrd r8, [fp, lr] │ │ │ │ │ - strd r8, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ + ldrd r8, [r1, r5] │ │ │ │ │ + ldrd r4, [r4, r1] │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + strd r8, [sp, #80] @ 0x50 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r9] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #44] @ 0x2c │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2336] @ f88 │ │ │ │ │ - ldr r3, [pc, #2336] @ f8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2308] @ 1074 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2304] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2324] @ f98 │ │ │ │ │ - ldr r3, [pc, #2324] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #2288] @ 1080 │ │ │ │ │ + ldr r3, [pc, #2288] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldr r2, [pc, #2260] @ f88 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #2240] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r3, [pc, #2252] @ f8c │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #2236] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2256] @ f98 │ │ │ │ │ - ldr r3, [pc, #2256] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2224] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2216] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #144] @ 0x90 │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r4, [sp, #96] @ 0x60 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2152] @ f80 │ │ │ │ │ - ldr r3, [pc, #2152] @ f84 │ │ │ │ │ + ldr r2, [pc, #2132] @ 106c │ │ │ │ │ + ldr r3, [pc, #2132] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #480 @ 0x1e0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2140] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2112] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ - ldrd r4, [sl, r1] │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r4, [sl, r9] │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [sl, ip] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r1, [sp, #388] @ 0x184 │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r9, [sp, #380] @ 0x17c │ │ │ │ │ + ldr ip, [sp, #384] @ 0x180 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ - ldrd r4, [r5, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + ldr r7, [sp, #376] @ 0x178 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldr r1, [sp, #372] @ 0x174 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1908] @ f80 │ │ │ │ │ - ldr r3, [pc, #1908] @ f84 │ │ │ │ │ + ldr r2, [pc, #1888] @ 106c │ │ │ │ │ + ldr r3, [pc, #1888] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1904] @ f88 │ │ │ │ │ - ldr r3, [pc, #1904] @ f8c │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r2, [pc, #1884] @ 1074 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1876] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1896] @ f98 │ │ │ │ │ - ldr r3, [pc, #1896] @ f9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1864] @ 1080 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1856] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldr r2, [pc, #1828] @ f88 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r2, [pc, #1808] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1824] @ f8c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1800] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1820] @ f98 │ │ │ │ │ - ldr r3, [pc, #1820] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1788] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1780] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #504 @ 0x1f8 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #1752] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1724] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ - ldrd r4, [fp, r9] │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #368] @ 0x170 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + strd r6, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [sp, #364] @ 0x16c │ │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r6, [sp, #144] @ 0x90 │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - ldrd r6, [fp, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr lr, [sp, #356] @ 0x164 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r1, [sp, #352] @ 0x160 │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1548] @ f88 │ │ │ │ │ - ldr r3, [pc, #1548] @ f8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1520] @ 1074 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1516] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1536] @ f98 │ │ │ │ │ - ldr r3, [pc, #1536] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1500] @ 1080 │ │ │ │ │ + ldr r3, [pc, #1500] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr r2, [pc, #1472] @ f88 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #1452] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r3, [pc, #1464] @ f8c │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #1448] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1468] @ f98 │ │ │ │ │ - ldr r3, [pc, #1468] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1436] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1428] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #160] @ 0xa0 │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r4, [sp, #112] @ 0x70 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1364] @ f80 │ │ │ │ │ - ldr r3, [pc, #1364] @ f84 │ │ │ │ │ + ldr r2, [pc, #1344] @ 106c │ │ │ │ │ + ldr r3, [pc, #1344] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #528 @ 0x210 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #1348] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1324] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r8, [fp, r1] │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r9, [sp, #52] @ 0x34 │ │ │ │ │ - ldrd r4, [fp, r9] │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ + ldr r3, [sp, #344] @ 0x158 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr ip, [sp, #348] @ 0x15c │ │ │ │ │ + ldrd r8, [ip, sl] │ │ │ │ │ + strd r8, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldr lr, [sp, #340] @ 0x154 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [fp, r9] │ │ │ │ │ + ldr ip, [sp, #332] @ 0x14c │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [sp, #336] @ 0x150 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ │ - ldrd r4, [fp, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1140] @ f88 │ │ │ │ │ - ldr r3, [pc, #1140] @ f8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1120] @ 1074 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1116] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1128] @ f98 │ │ │ │ │ - ldr r3, [pc, #1128] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1100] @ 1080 │ │ │ │ │ + ldr r3, [pc, #1100] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldr r2, [pc, #1064] @ f88 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [pc, #1052] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r3, [pc, #1056] @ f8c │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [pc, #1048] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1060] @ f98 │ │ │ │ │ - ldr r3, [pc, #1060] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1036] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1028] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #168] @ 0xa8 │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r4, [sp, #120] @ 0x78 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #956] @ f80 │ │ │ │ │ - ldr r3, [pc, #956] @ f84 │ │ │ │ │ + ldr r2, [pc, #944] @ 106c │ │ │ │ │ + ldr r3, [pc, #944] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #552 @ 0x228 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #940] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #924] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldr r9, [sp, #52] @ 0x34 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r4, [sl, r1] │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ - strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r4, [sl, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r7, [sp, #324] @ 0x144 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldr lr, [sp, #320] @ 0x140 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [sl, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #312] @ 0x138 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ │ mov r8, r0 │ │ │ │ │ - ldrd r4, [sl, r1] │ │ │ │ │ + ldr r1, [sp, #316] @ 0x13c │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #696] @ f80 │ │ │ │ │ - ldr r3, [pc, #696] @ f84 │ │ │ │ │ + ldr r2, [pc, #700] @ 106c │ │ │ │ │ + ldr r3, [pc, #700] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldr r2, [pc, #688] @ f88 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #684] @ f8c │ │ │ │ │ + ldr r2, [pc, #696] @ 1074 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #688] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #680] @ f98 │ │ │ │ │ - ldr r3, [pc, #680] @ f9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #676] @ 1080 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #668] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldr r2, [pc, #612] @ f88 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #620] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #608] @ f8c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #612] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #604] @ f98 │ │ │ │ │ - ldr r3, [pc, #604] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #600] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #592] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #520 @ 0x208 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #576 @ 0x240 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #532] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #536] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r9, [sp, #84] @ 0x54 │ │ │ │ │ - ldrd r6, [sl, r4] │ │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ │ - strd r6, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r4, [r5, sl] │ │ │ │ │ - ldrd r6, [sl, r9] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [r3, r1] │ │ │ │ │ + strd r6, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r7, [sp, #308] @ 0x134 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + mov r7, r3 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - ldrd r4, [sl, r7] │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #300] @ 0x12c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #280] @ f80 │ │ │ │ │ - ldr r3, [pc, #280] @ f84 │ │ │ │ │ + ldr r2, [pc, #288] @ 106c │ │ │ │ │ + ldr r3, [pc, #288] @ 1070 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldr r2, [pc, #272] @ f88 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r2, [pc, #280] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #268] @ f8c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #272] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #264] @ f98 │ │ │ │ │ - ldr r3, [pc, #264] @ f9c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #260] @ 1080 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #252] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldr r2, [pc, #196] @ f88 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #204] @ 1074 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #192] @ f8c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #196] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #188] @ f98 │ │ │ │ │ - ldr r3, [pc, #188] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #184] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #176] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #600 @ 0x258 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #112] @ fa8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #112] @ 1090 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r8, [fp, r4] │ │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldrd r8, [r9, r1] │ │ │ │ │ strd r8, [r3] │ │ │ │ │ - ldr r9, [sp, #84] @ 0x54 │ │ │ │ │ + ldr r9, [sp, #296] @ 0x128 │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldr r9, [sp, #52] @ 0x34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r9] │ │ │ │ │ + ldrd r6, [r1, r9] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - b fac │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + b 1094 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ - .word 0x3fee6f0e │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r4, [fp, r7] │ │ │ │ │ + ldr ip, [sp, #288] @ 0x120 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + ldr lr, [sp, #292] @ 0x124 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-148] @ f90 │ │ │ │ │ - ldr r3, [pc, #-148] @ f94 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-152] @ 1078 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-160] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-168] @ f98 │ │ │ │ │ - ldr r3, [pc, #-168] @ f9c │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-172] @ 1080 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-180] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - ldr r2, [pc, #-228] @ f90 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #-224] @ 1078 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-240] @ f94 │ │ │ │ │ + ldr r3, [pc, #-236] @ 107c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-244] @ f98 │ │ │ │ │ - ldr r3, [pc, #-244] @ f9c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-248] @ 1080 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-256] @ 1084 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - ldrd r4, [r3] │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r4, [r3] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-320] @ fa0 │ │ │ │ │ - ldr r3, [pc, #-320] @ fa4 │ │ │ │ │ + ldr r2, [pc, #-316] @ 1088 │ │ │ │ │ + ldr r3, [pc, #-316] @ 108c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-352] @ fa8 │ │ │ │ │ + ldr r3, [pc, #-348] @ 1090 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + strd r0, [r7, r3] │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [r6, ip] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ + strd r0, [r7, r3] │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #100] @ 0x64 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - ldrd r6, [r3, #-8] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ + ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r4, [sp, #348] @ 0x15c │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ + ldr r5, [sp, #388] @ 0x184 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r9, [sp, #368] @ 0x170 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r6, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sl, r2] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ + ldr r5, [sp, #384] @ 0x180 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r9, [sp, #364] @ 0x16c │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r6, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #68] @ 0x44 │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r9, [sp, #296] @ 0x128 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r5, [sp, #372] @ 0x174 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r9, [sp, #352] @ 0x160 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r6, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #76] @ 0x4c │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r9, [sp, #288] @ 0x120 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - ldrd r6, [r3, #-8] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + strd r0, [ip, r4] │ │ │ │ │ + ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r5, [sp, #324] @ 0x144 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r9, [sp, #344] @ 0x158 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - ldrd r6, [r3, #-8] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r5, [sp, #320] @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldr r4, [sp, #340] @ 0x154 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r4, [sp, #380] @ 0x17c │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r6, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #84] @ 0x54 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #84] @ 0x54 │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #52] @ 0x34 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [ip, r7] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sl, r2] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - strd r0, [fp, r2] │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - ldrd r6, [r3, #-8] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r4, [sp, #332] @ 0x14c │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #376] @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r5] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r6, [sp, #356] @ 0x164 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r6, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r5, [sp, #304] @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r6, [sp, #292] @ 0x124 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - ldrd r6, [r3, #-8] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [ip, r6] │ │ │ │ │ + ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sl, r2] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #316] @ 0x13c │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - add r3, r3, #64 @ 0x40 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #576] @ 0x240 │ │ │ │ │ - strd r0, [fp, r2] │ │ │ │ │ - ldr r2, [sp, #580] @ 0x244 │ │ │ │ │ - add sl, sl, r2 │ │ │ │ │ - add fp, fp, r2 │ │ │ │ │ - ldr r2, [sp, #632] @ 0x278 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr r8, [sp, #336] @ 0x150 │ │ │ │ │ + ldr r3, [sp, #636] @ 0x27c │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + add sl, sl, r3 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + str r0, [sp, #16] │ │ │ │ │ + add r0, r1, r3 │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + str r0, [sp, #20] │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ + str r0, [sp, #24] │ │ │ │ │ + add r1, r1, r3 │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ + str r0, [sp, #28] │ │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + str r0, [sp, #32] │ │ │ │ │ + add r0, r2, r3 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 13c │ │ │ │ │ - add sp, sp, #588 @ 0x24c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 218 │ │ │ │ │ + add sp, sp, #644 @ 0x284 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -000023c4 : │ │ │ │ │ +00002500 : │ │ │ │ │ fftw_codelet_q1_5(): │ │ │ │ │ - ldr r2, [pc, #12] @ 23d8 │ │ │ │ │ - ldr r1, [pc, #12] @ 23dc │ │ │ │ │ + ldr r2, [pc, #12] @ 2514 │ │ │ │ │ + ldr r1, [pc, #12] @ 2518 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffdc28 │ │ │ │ │ + .word 0xffffdaec │ │ │ ├── q1_6.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 17288 (bytes into file) │ │ │ │ │ + Start of section headers: 17092 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x4388: │ │ │ │ │ +There are 14 section headers, starting at offset 0x42c4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 003284 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 003508 000df0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0032b8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0032b8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0032b8 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0032bd 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0032c5 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 0042f8 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 003305 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 003305 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 003330 000160 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 003490 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 004310 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0031c0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 003444 000df0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0031f4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0031f4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0031f4 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0031f9 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 003201 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 004234 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 003241 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 003241 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00326c 000160 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0033cc 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 00424c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 22 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 12904 FUNC LOCAL DEFAULT 1 q1_6 │ │ │ │ │ - 3: 00001364 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00001370 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00002f38 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002f3c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 0000327c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 12708 FUNC LOCAL DEFAULT 1 q1_6 │ │ │ │ │ + 3: 000014cc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000014d8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002f5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002f60 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 000031b8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 19: 00003268 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_6 │ │ │ │ │ + 19: 000031a4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_6 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,455 +1,455 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x3508 contains 446 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x3444 contains 446 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000001f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000208 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000022c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000244 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000026c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000031c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000334 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000035c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000398 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000420 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000043c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000468 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000484 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000050c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000538 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000554 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000570 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000058c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000598 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000414 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000042c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000046c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000514 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000052c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000554 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000056c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000594 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000614 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000630 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000067c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000698 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000700 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000070c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000073c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000758 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000784 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000808 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000824 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000830 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000860 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000087c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000910 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000092c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000954 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009ec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a08 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000062c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000654 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000066c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000694 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000718 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000734 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000754 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000770 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000077c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000810 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000083c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000858 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000870 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000087c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000090c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000924 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000950 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000096c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000098c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009d8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000a70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000af8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b4c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b7c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bd4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a8c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ab0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ad4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b40 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b58 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bb8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000c54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d14 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d40 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d78 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000da8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dc4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e80 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e9c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eb8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ec4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ee8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f04 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f60 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c6c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c98 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cb4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cd4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cf0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d3c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d74 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dd4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000df4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e40 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e94 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ed8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ef4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f0c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f3c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000fa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ff4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001010 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000102c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001038 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001068 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001084 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001118 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001134 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001150 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000115c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000118c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000120c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001228 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001234 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001258 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001274 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001280 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001298 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000130c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001324 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fc0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001008 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001028 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001044 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001050 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001074 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001090 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000109c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000110c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001128 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001140 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000114c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001170 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001188 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001224 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001240 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001258 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001264 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001288 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001310 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000133c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001354 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001380 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001410 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000142c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001358 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001370 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001388 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001394 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001410 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001428 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001440 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001460 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000147c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001490 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001510 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001524 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001544 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001560 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001574 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001590 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001458 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001470 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001488 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001510 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001528 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001540 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001570 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001588 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000159c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000015d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001600 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001620 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000163c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001650 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001614 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001644 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000165c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001670 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000168c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001704 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001720 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001734 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001754 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001770 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001798 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001804 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001818 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001834 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000184c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001874 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001890 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000168c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016b8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001718 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001730 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001744 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001764 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000177c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001790 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000180c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001820 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000183c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001854 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001868 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001880 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001898 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000018e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001914 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001928 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001944 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001960 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000197c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001990 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019ac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ac0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000192c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001940 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000195c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001974 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a18 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001aa0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001abc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001ad4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001af4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b24 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b54 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b90 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001be0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b64 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ba0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001be8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001bfc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c28 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c4c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c98 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c64 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cc8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001ce4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cf8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d48 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d7c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001da0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001db8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001de4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e24 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001eb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ec4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f24 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fa0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fd4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ffc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002018 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002034 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002054 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002070 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002084 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d10 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d58 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001da8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ddc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001df0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e20 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ea8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ec0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001edc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ef4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fa0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fe4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002000 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002010 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000202c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002044 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000205c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000206c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002088 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000020bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002100 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000212c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000212c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000214c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002178 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002208 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002224 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002240 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002260 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000227c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002290 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002304 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002324 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002338 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002358 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002178 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002190 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002204 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000221c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002234 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002244 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002260 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002278 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002294 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022c0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002308 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000232c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002344 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002358 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002370 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002384 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002400 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002410 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000242c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002448 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002468 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002484 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002498 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002388 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000239c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002414 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002424 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002440 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002458 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002474 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000248c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000024b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000024d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000024e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000250c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000252c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002540 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000251c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002530 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002548 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002560 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002578 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000258c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000260c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002620 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000263c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002658 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002678 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002694 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000271c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000273c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002750 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002770 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002788 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000279c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027cc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002800 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002818 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002828 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002844 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002860 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002880 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000289c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002924 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002944 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002958 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002978 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002990 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a78 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ab4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ac8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ae8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b70 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ba8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bf0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c14 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c58 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c7c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c98 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002cb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ce8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002574 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002590 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025a0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002618 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002630 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000264c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002664 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002678 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002690 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002708 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002720 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000274c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002768 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002778 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002794 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002808 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002824 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000283c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002850 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000286c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002884 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002898 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002904 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000291c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002930 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002950 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002960 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002984 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000299c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a00 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ac4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ad8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002af0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b48 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b6c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bd0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002be8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cc0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d04 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002d20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d34 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d90 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002db0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ddc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002dfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e0c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e48 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e94 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002eb0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ed0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002eec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d30 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d6c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d94 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002db8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dd0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002dec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ea8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ec0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ed8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002eec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f18 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f3c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002f54 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fe8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ffc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000301c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003030 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003054 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000306c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fc0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ff4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003008 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003020 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003038 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000304c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000306c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003084 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003098 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003114 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003128 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003148 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003160 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003174 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000319c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000031f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003208 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000321c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003278 0000141d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -0000327c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00003098 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031b4 0000141d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +000031b8 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x42f8 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x4234 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001502 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,3689 +1,3640 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_6(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #748 @ 0x2ec │ │ │ │ │ - ldr r9, [sp, #788] @ 0x314 │ │ │ │ │ - str r1, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #792] @ 0x318 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ - cmp r9, r1 │ │ │ │ │ - ldr r0, [sp, #784] @ 0x310 │ │ │ │ │ - bge 3260 │ │ │ │ │ - add lr, r3, r3, lsl #1 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - add r4, lr, r0 │ │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ │ - lsl r1, r0, #3 │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - add r4, r4, r0 │ │ │ │ │ - lsl r1, r0, #4 │ │ │ │ │ - add r7, r0, r0, lsl #1 │ │ │ │ │ - str r1, [sp, #20] │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add r4, r3, r0 │ │ │ │ │ - add r5, r4, r4, lsl #1 │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ │ - add r5, lr, r0, lsl #2 │ │ │ │ │ - lsl r1, r0, #5 │ │ │ │ │ - add r6, r0, r0, lsl #2 │ │ │ │ │ - str r1, [sp, #28] │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ - add r5, r5, r0 │ │ │ │ │ - lsl r1, r6, #3 │ │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - add r8, r3, r3, lsl #2 │ │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ │ - lsl r1, r3, #4 │ │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ │ - lsl r1, r8, #3 │ │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ │ - lsl r1, r3, #5 │ │ │ │ │ - add r8, r4, r3 │ │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ │ - lsl r1, r3, #3 │ │ │ │ │ - add lr, lr, r8 │ │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ │ - lsl r1, r8, #3 │ │ │ │ │ - sub sl, lr, r3 │ │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ - lsl r1, sl, #3 │ │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - add lr, lr, r0 │ │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ │ - lsl r1, r4, #4 │ │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ │ - lsl r1, r8, #4 │ │ │ │ │ - add r8, r4, r0 │ │ │ │ │ - add r7, r7, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #76] @ 0x4c │ │ │ │ │ - lsl r1, r8, #3 │ │ │ │ │ - add lr, lr, r0 │ │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ │ - sub r7, lr, r3 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - add r7, r8, r0 │ │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ │ - add lr, lr, r0 │ │ │ │ │ - lsl r1, r8, #4 │ │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ │ - lsl r1, lr, #3 │ │ │ │ │ - add r7, r7, r0 │ │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ │ - lsl r1, r4, #5 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + mov fp, r2 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #860 @ 0x35c │ │ │ │ │ + add r2, sp, #896 @ 0x380 │ │ │ │ │ + ldm r2, {r2, ip, lr} │ │ │ │ │ + str r0, [sp, #8] │ │ │ │ │ + cmp ip, lr │ │ │ │ │ + bge 3188 │ │ │ │ │ + lsl r7, r3, #1 │ │ │ │ │ + lsl lr, r2, #3 │ │ │ │ │ + add r0, r7, r3 │ │ │ │ │ + add sl, r2, r2, lsl #1 │ │ │ │ │ + lsl r9, r3, #2 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + add lr, r0, r2 │ │ │ │ │ + lsl ip, r0, #3 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ + add lr, lr, r2 │ │ │ │ │ + add r7, r7, sl │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str ip, [sp, #12] │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + str r4, [sp, #24] │ │ │ │ │ + lsl r4, r2, #4 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + lsl lr, sl, #3 │ │ │ │ │ + str r4, [sp, #28] │ │ │ │ │ + str r7, [sp, #136] @ 0x88 │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + add lr, r3, r2 │ │ │ │ │ + add r4, lr, lr, lsl #1 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ │ + lsl r4, r2, #5 │ │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ │ + lsl r4, r2, #2 │ │ │ │ │ + add r5, r4, r0 │ │ │ │ │ + add r4, r4, r2 │ │ │ │ │ + lsl r8, r4, #3 │ │ │ │ │ + add r4, r4, r9 │ │ │ │ │ + lsl r6, r5, #3 │ │ │ │ │ + add r5, r5, r2 │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ + lsl r8, r5, #3 │ │ │ │ │ sub r5, r5, r3 │ │ │ │ │ - str r1, [sp, #108] @ 0x6c │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ │ - add r4, r4, r4, lsl #2 │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - add r6, r6, r3, lsl #2 │ │ │ │ │ - lsl r3, r6, #3 │ │ │ │ │ - str r1, [sp, #116] @ 0x74 │ │ │ │ │ - add r7, r7, r0 │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ │ - lsl r3, r7, #3 │ │ │ │ │ - str r3, [sp, #124] @ 0x7c │ │ │ │ │ - ldr r3, [sp, #796] @ 0x31c │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r3, [sp, #740] @ 0x2e4 │ │ │ │ │ - add r3, r9, #1 │ │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ │ - add r3, r3, r3, lsl #2 │ │ │ │ │ - add r3, r2, r3, lsl #4 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - b 1d0 │ │ │ │ │ + str r6, [sp, #4] │ │ │ │ │ + lsl r6, r3, #4 │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + str r8, [sp, #56] @ 0x38 │ │ │ │ │ + add r8, r9, r3 │ │ │ │ │ + lsl ip, r8, #3 │ │ │ │ │ + add r8, lr, r3 │ │ │ │ │ + ldr r9, [sp, #908] @ 0x38c │ │ │ │ │ + add r0, r0, r8 │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + lsl ip, r3, #3 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ │ + lsl ip, r8, #3 │ │ │ │ │ + lsl r8, r8, #4 │ │ │ │ │ + str ip, [sp, #72] @ 0x48 │ │ │ │ │ + lsl ip, r0, #3 │ │ │ │ │ + str r9, [sp, #836] @ 0x344 │ │ │ │ │ + ldr r9, [sp, #900] @ 0x384 │ │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ │ + sub ip, r0, r3 │ │ │ │ │ + add r0, r0, r2 │ │ │ │ │ + lsl ip, ip, #3 │ │ │ │ │ + str r8, [sp, #120] @ 0x78 │ │ │ │ │ + add r8, lr, r2 │ │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ │ + lsl ip, lr, #3 │ │ │ │ │ + add r9, r9, #1 │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ + lsl ip, lr, #4 │ │ │ │ │ + str r9, [sp, #832] @ 0x340 │ │ │ │ │ + str ip, [sp, #104] @ 0x68 │ │ │ │ │ + lsl ip, r0, #3 │ │ │ │ │ + add r0, r0, r2 │ │ │ │ │ + sub r7, r0, r3 │ │ │ │ │ + lsl sl, r0, #3 │ │ │ │ │ + add r0, r0, r2 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ + lsl ip, r8, #3 │ │ │ │ │ + add r3, r9, r9, lsl #2 │ │ │ │ │ + lsl r0, r0, #3 │ │ │ │ │ + str r7, [sp, #152] @ 0x98 │ │ │ │ │ + add r7, r8, r2 │ │ │ │ │ + add r3, fp, r3, lsl #4 │ │ │ │ │ + str ip, [sp, #128] @ 0x80 │ │ │ │ │ + lsl ip, r7, #3 │ │ │ │ │ + add r7, r7, r2 │ │ │ │ │ + str sl, [sp, #144] @ 0x90 │ │ │ │ │ + lsl sl, r7, #3 │ │ │ │ │ + add r7, r7, r2 │ │ │ │ │ + lsl r8, r8, #4 │ │ │ │ │ + str ip, [sp, #160] @ 0xa0 │ │ │ │ │ + lsl ip, lr, #5 │ │ │ │ │ + add lr, lr, lr, lsl #2 │ │ │ │ │ + str sl, [sp, #168] @ 0xa8 │ │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str lr, [sp, #52] @ 0x34 │ │ │ │ │ + lsl lr, r4, #3 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + add r9, r3, r4 │ │ │ │ │ + str r9, [sp, #624] @ 0x270 │ │ │ │ │ + add r9, r1, r4 │ │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ + str r9, [sp, #628] @ 0x274 │ │ │ │ │ + add r9, r1, r4 │ │ │ │ │ + str r9, [sp, #632] @ 0x278 │ │ │ │ │ + add r9, r3, r4 │ │ │ │ │ + str r9, [sp, #636] @ 0x27c │ │ │ │ │ + add r9, r3, r6 │ │ │ │ │ + str r9, [sp, #852] @ 0x354 │ │ │ │ │ + add r9, r9, r6 │ │ │ │ │ + sub sl, r9, r2 │ │ │ │ │ + str r9, [sp, #620] @ 0x26c │ │ │ │ │ + add r9, r1, r6 │ │ │ │ │ + str sl, [sp, #616] @ 0x268 │ │ │ │ │ + str r9, [sp, #844] @ 0x34c │ │ │ │ │ + add r9, r9, r6 │ │ │ │ │ + str r9, [sp, #612] @ 0x264 │ │ │ │ │ + sub r9, r9, r2 │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + str r9, [sp, #456] @ 0x1c8 │ │ │ │ │ + add r4, r3, r2 │ │ │ │ │ + str r4, [sp, #608] @ 0x260 │ │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ + add r6, r3, r4 │ │ │ │ │ + str r6, [sp, #604] @ 0x25c │ │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ + add r9, r3, r6 │ │ │ │ │ + str r9, [sp, #600] @ 0x258 │ │ │ │ │ + ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ + add fp, r3, r9 │ │ │ │ │ + str fp, [sp, #596] @ 0x254 │ │ │ │ │ + add fp, r1, r2 │ │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ │ + str fp, [sp, #592] @ 0x250 │ │ │ │ │ + add fp, r1, r4 │ │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ │ + str fp, [sp, #588] @ 0x24c │ │ │ │ │ + add fp, r1, r6 │ │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ │ + str fp, [sp, #584] @ 0x248 │ │ │ │ │ + add fp, r1, r9 │ │ │ │ │ + str fp, [sp, #580] @ 0x244 │ │ │ │ │ + add fp, r1, r2 │ │ │ │ │ + str fp, [sp, #576] @ 0x240 │ │ │ │ │ + add fp, r1, r4 │ │ │ │ │ + str fp, [sp, #572] @ 0x23c │ │ │ │ │ + add fp, r1, r6 │ │ │ │ │ + str fp, [sp, #568] @ 0x238 │ │ │ │ │ + ldr r9, [sp, #128] @ 0x80 │ │ │ │ │ + add fp, r1, r9 │ │ │ │ │ + str fp, [sp, #564] @ 0x234 │ │ │ │ │ + add fp, r3, r2 │ │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ + str fp, [sp, #560] @ 0x230 │ │ │ │ │ + add fp, r3, r4 │ │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ │ + str fp, [sp, #556] @ 0x22c │ │ │ │ │ + add fp, r3, r6 │ │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ │ + str fp, [sp, #552] @ 0x228 │ │ │ │ │ + add fp, r3, r9 │ │ │ │ │ + ldr r9, [sp, #160] @ 0xa0 │ │ │ │ │ + str fp, [sp, #548] @ 0x224 │ │ │ │ │ + add fp, r3, r2 │ │ │ │ │ + str fp, [sp, #544] @ 0x220 │ │ │ │ │ + add fp, r3, r4 │ │ │ │ │ + add r4, r1, r4 │ │ │ │ │ + str r4, [sp, #524] @ 0x20c │ │ │ │ │ + add r4, r1, r6 │ │ │ │ │ + str fp, [sp, #540] @ 0x21c │ │ │ │ │ + add fp, r3, r6 │ │ │ │ │ + str r4, [sp, #520] @ 0x208 │ │ │ │ │ + add r4, r1, r9 │ │ │ │ │ + str fp, [sp, #536] @ 0x218 │ │ │ │ │ + add fp, r3, r9 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + str r4, [sp, #516] @ 0x204 │ │ │ │ │ + add r4, r3, r8 │ │ │ │ │ + str fp, [sp, #532] @ 0x214 │ │ │ │ │ + add fp, r1, r2 │ │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ │ + str r4, [sp, #512] @ 0x200 │ │ │ │ │ + add r4, r3, r0 │ │ │ │ │ + add r0, r1, r0 │ │ │ │ │ + str r0, [sp, #492] @ 0x1ec │ │ │ │ │ + add r0, r1, ip │ │ │ │ │ + str fp, [sp, #528] @ 0x210 │ │ │ │ │ + str r0, [sp, #488] @ 0x1e8 │ │ │ │ │ + add r0, r1, r2 │ │ │ │ │ + str r4, [sp, #508] @ 0x1fc │ │ │ │ │ + add r4, r3, ip │ │ │ │ │ + str r0, [sp, #484] @ 0x1e4 │ │ │ │ │ + add r0, r1, r5 │ │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ │ + add r0, r1, lr │ │ │ │ │ + str r4, [sp, #504] @ 0x1f8 │ │ │ │ │ + add r4, r3, r2 │ │ │ │ │ + str r0, [sp, #476] @ 0x1dc │ │ │ │ │ + add r0, r1, r7 │ │ │ │ │ + str r0, [sp, #472] @ 0x1d8 │ │ │ │ │ + add r0, r3, r5 │ │ │ │ │ + str r4, [sp, #500] @ 0x1f4 │ │ │ │ │ + add r4, r1, r8 │ │ │ │ │ + str r0, [sp, #468] @ 0x1d4 │ │ │ │ │ + add r0, r3, lr │ │ │ │ │ + str r0, [sp, #464] @ 0x1d0 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + str r4, [sp, #496] @ 0x1f0 │ │ │ │ │ + str r0, [sp, #460] @ 0x1cc │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ + str r1, [sp, #4] │ │ │ │ │ + ldr fp, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ │ + add r0, sl, r3 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str r0, [sp, #848] @ 0x350 │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #840] @ 0x348 │ │ │ │ │ + b 3b4 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ + str r3, [sp, #832] @ 0x340 │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r4, [r8] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ + add fp, fp, #80 @ 0x50 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + ldrd r4, [r8, sl] │ │ │ │ │ + ldrd r6, [r7, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldrd r4, [r8, r2] │ │ │ │ │ + ldrd r6, [r8, r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldrd r4, [r9, r2] │ │ │ │ │ + ldrd r6, [r9, r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #24] │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r4, [r9, sl] │ │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ + ldrd r6, [r6, r9] │ │ │ │ │ + ldrd r4, [r9, r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [r8, fp] │ │ │ │ │ - ldrd r4, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ + ldrd r4, [r8, r1] │ │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r6, r8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr sl, [sp, #40] @ 0x28 │ │ │ │ │ - ldr fp, [sp, #44] @ 0x2c │ │ │ │ │ - ldrd r4, [r8, sl] │ │ │ │ │ - ldrd r6, [r8, fp] │ │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r5, r8] │ │ │ │ │ + ldrd r6, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [r9, sl] │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #28] │ │ │ │ │ - ldr fp, [sp, #32] │ │ │ │ │ - ldrd r4, [r8, sl] │ │ │ │ │ - ldrd r6, [r8, fp] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr ip, [sp, #624] @ 0x270 │ │ │ │ │ + ldrd r4, [r4, r8] │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [r9, sl] │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [sp, #628] @ 0x274 │ │ │ │ │ + ldrd r4, [r4, r9] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #48] @ 0x30 │ │ │ │ │ - ldr fp, [sp, #36] @ 0x24 │ │ │ │ │ - ldrd r4, [r9, sl] │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r1, [sp, #632] @ 0x278 │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [r8, fp] │ │ │ │ │ - ldrd r4, [r8, sl] │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r6, [sp, #636] @ 0x27c │ │ │ │ │ + ldrd r4, [r8, ip] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r4, [r8, r1] │ │ │ │ │ - ldr r6, [sp, #148] @ 0x94 │ │ │ │ │ + ldr r3, [sp, #852] @ 0x354 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r6, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r8, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r5, [sp, #140] @ 0x8c │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r6, [r8, r5] │ │ │ │ │ - ldrd r8, [r8, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r5, [sp, #616] @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #620] @ 0x26c │ │ │ │ │ + ldrd r8, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3532] @ 1364 │ │ │ │ │ - ldr r3, [pc, #3532] @ 1368 │ │ │ │ │ + ldr r2, [pc, #3408] @ 14cc │ │ │ │ │ + ldr r3, [pc, #3408] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3456] @ 1364 │ │ │ │ │ - ldr r3, [pc, #3456] @ 1368 │ │ │ │ │ + ldr r2, [pc, #3332] @ 14cc │ │ │ │ │ + ldr r3, [pc, #3332] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #148] @ 0x94 │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r8, [sp, #844] @ 0x34c │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r4, [r9, r1] │ │ │ │ │ + ldrd r4, [r8, sl] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r9, r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #140] @ 0x8c │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r8, [sp, #612] @ 0x264 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ │ + ldrd r4, [r8, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3264] @ 1364 │ │ │ │ │ - ldr r3, [pc, #3264] @ 1368 │ │ │ │ │ + ldr r2, [pc, #3152] @ 14cc │ │ │ │ │ + ldr r3, [pc, #3152] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3160] @ 1364 │ │ │ │ │ - ldr r3, [pc, #3160] @ 1368 │ │ │ │ │ + ldr r2, [pc, #3052] @ 14cc │ │ │ │ │ + ldr r3, [pc, #3052] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #52] @ 0x34 │ │ │ │ │ - ldrd r6, [r9, ip] │ │ │ │ │ - ldrd r4, [r9, r8] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + ldr lr, [sp, #608] @ 0x260 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #604] @ 0x25c │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldr lr, [sp, #60] @ 0x3c │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ + ldr ip, [sp, #596] @ 0x254 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r5, [sp, #600] @ 0x258 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r8, [ip, sl] │ │ │ │ │ + ldrd r6, [r5, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2944] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2944] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2840] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2840] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2868] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2868] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2764] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2764] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldrd r6, [r8, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + ldr r7, [sp, #588] @ 0x24c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ - ldrd r4, [r8, r3] │ │ │ │ │ + ldr r1, [sp, #592] @ 0x250 │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [r8, lr] │ │ │ │ │ - ldrd r8, [r8, r4] │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr lr, [sp, #580] @ 0x244 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r9, [sp, #584] @ 0x248 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2680] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2680] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2588] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2588] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2576] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2576] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2488] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2488] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldr r2, [sp, #572] @ 0x23c │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r8, r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldr ip, [sp, #568] @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ │ - mov r3, r8 │ │ │ │ │ - ldrd r6, [r8, r1] │ │ │ │ │ - ldr r8, [sp, #80] @ 0x50 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #564] @ 0x234 │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2384] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2384] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2312] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2312] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2280] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2280] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2212] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2212] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - ldrd r4, [r5, r9] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #556] @ 0x22c │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + ldr r7, [sp, #560] @ 0x230 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldr r8, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + ldr ip, [sp, #552] @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ │ - ldrd r6, [r9, r1] │ │ │ │ │ - add r9, r8, r9 │ │ │ │ │ - ldrd r8, [r9] │ │ │ │ │ + ldr r1, [sp, #548] @ 0x224 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2060] @ 1364 │ │ │ │ │ - ldr r3, [pc, #2060] @ 1368 │ │ │ │ │ + ldr r2, [pc, #2000] @ 14cc │ │ │ │ │ + ldr r3, [pc, #2000] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1984] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1984] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1924] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1924] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ + ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + ldr r7, [sp, #544] @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r9, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r5, [sp, #92] @ 0x5c │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ - ldrd r8, [r9, ip] │ │ │ │ │ + ldr r1, [sp, #532] @ 0x214 │ │ │ │ │ + ldrd r6, [r5, sl] │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1768] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1768] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1712] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1712] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1692] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1692] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1636] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1636] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ + ldr r7, [sp, #524] @ 0x20c │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r4, [sp, #528] @ 0x210 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r9, r1] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r5, [sp, #92] @ 0x5c │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ - ldrd r8, [r9, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + ldr ip, [sp, #520] @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r1, [sp, #516] @ 0x204 │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1504] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1504] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1460] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1460] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1400] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1400] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1360] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1360] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ - ldrd r4, [r9, r2] │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r7, [sp, #508] @ 0x1fc │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldr r5, [sp, #108] @ 0x6c │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ + ldr ip, [sp, #500] @ 0x1f4 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + ldr lr, [sp, #504] @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r8, [ip, sl] │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1184] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1184] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1148] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1148] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1108] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1108] @ 1368 │ │ │ │ │ + ldr r2, [pc, #1072] @ 14cc │ │ │ │ │ + ldr r3, [pc, #1072] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r9, [sp, #100] @ 0x64 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ + ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r9, r3 │ │ │ │ │ + ldr r1, [sp, #492] @ 0x1ec │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr lr, [sp, #484] @ 0x1e4 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #916] @ 1364 │ │ │ │ │ - ldr r3, [pc, #916] @ 1368 │ │ │ │ │ + ldr r2, [pc, #896] @ 14cc │ │ │ │ │ + ldr r3, [pc, #896] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #812] @ 1364 │ │ │ │ │ - ldr r3, [pc, #812] @ 1368 │ │ │ │ │ + ldr r2, [pc, #796] @ 14cc │ │ │ │ │ + ldr r3, [pc, #796] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ ldr r9, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ │ - ldr r7, [sp, #132] @ 0x84 │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldrd r6, [r9, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr ip, [sp, #476] @ 0x1dc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #624] @ 1364 │ │ │ │ │ - ldr r3, [pc, #624] @ 1368 │ │ │ │ │ + ldr r2, [pc, #616] @ 14cc │ │ │ │ │ + ldr r3, [pc, #616] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #520] @ 1364 │ │ │ │ │ - ldr r3, [pc, #520] @ 1368 │ │ │ │ │ + ldr r2, [pc, #516] @ 14cc │ │ │ │ │ + ldr r3, [pc, #516] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + ldr r4, [sp, #468] @ 0x1d4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + ldrd r6, [r3, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r9, [sp, #460] @ 0x1cc │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr lr, [sp, #464] @ 0x1d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + ldrd r8, [r9, sl] │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #304] @ 1364 │ │ │ │ │ - ldr r3, [pc, #304] @ 1368 │ │ │ │ │ + ldr r2, [pc, #312] @ 14cc │ │ │ │ │ + ldr r3, [pc, #312] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #228] @ 1364 │ │ │ │ │ - ldr r3, [pc, #228] @ 1368 │ │ │ │ │ + ldr r2, [pc, #236] @ 14cc │ │ │ │ │ + ldr r3, [pc, #236] @ 14d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r4, [sp, #8] │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r4] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - strd r0, [r4, r7] │ │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r4, r7] │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldr ip, [sp, #848] @ 0x350 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr ip, [sp, #840] @ 0x348 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, fp] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #140] @ 0x8c │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - b 1370 │ │ │ │ │ + ldr r2, [sp, #612] @ 0x264 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + b 14d8 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, fp] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #148] @ 0x94 │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r4, r7] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ + strd r0, [r4, r7] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r9, [sp, #620] @ 0x26c │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #532] @ 0x214 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr r9, [sp, #516] @ 0x204 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [sp, #524] @ 0x20c │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + ldr r9, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r5, r9] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [sp, #520] @ 0x208 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r5, lr] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #544] @ 0x220 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r3, [pc, #-1436] @ 136c │ │ │ │ │ + ldr r9, [sp, #528] @ 0x210 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r3, [pc, #-1368] @ 14d4 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - ldr r3, [pc, #-1552] @ 136c │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1472] @ 14d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #556] @ 0x22c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r2, [sp, #572] @ 0x23c │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r2, [sp, #508] @ 0x1fc │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r3, [pc, #-1996] @ 136c │ │ │ │ │ + ldr r2, [sp, #492] @ 0x1ec │ │ │ │ │ + ldr r3, [pc, #-1848] @ 14d4 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldr r3, [pc, #-2112] @ 136c │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1964] @ 14d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [pc, #-2544] @ 136c │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [pc, #-2356] @ 14d4 │ │ │ │ │ + strd r0, [r5, ip] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-2648] @ 136c │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2468] @ 14d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + strd r0, [r5, ip] │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #636] @ 0x27c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [pc, #-3096] @ 136c │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2852] @ 14d4 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-3188] @ 136c │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2956] @ 14d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #560] @ 0x230 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r9, [sp, #576] @ 0x240 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #512] @ 0x200 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #100] @ 0x64 │ │ │ │ │ - ldr r3, [pc, #3500] @ 2f38 │ │ │ │ │ + ldr r9, [sp, #496] @ 0x1f0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r3, [pc, #-3324] @ 14d4 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #3408] @ 2f38 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3364] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #624] @ 0x270 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ - ldr r3, [pc, #2976] @ 2f38 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r9, [sp, #628] @ 0x274 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2988] @ 2f5c │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2884] @ 2f38 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2884] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #548] @ 0x224 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [sp, #564] @ 0x234 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #500] @ 0x1f4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r3, [pc, #2456] @ 2f38 │ │ │ │ │ + ldr r5, [sp, #484] @ 0x1e4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r3, [pc, #2516] @ 2f5c │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2360] @ 2f38 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2412] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #552] @ 0x228 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r9, [sp, #568] @ 0x238 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ - ldr r3, [pc, #1928] @ 2f38 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r9, [sp, #488] @ 0x1e8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2044] @ 2f5c │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1836] @ 2f38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1940] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + strd r0, [r5, lr] │ │ │ │ │ + ldrd r6, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r8, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldr r3, [pc, #1408] @ 2f38 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r9, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r3, [pc, #1556] @ 2f5c │ │ │ │ │ + strd r0, [r5, r9] │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1308] @ 2f38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1444] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #608] @ 0x260 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r8, [sp, #592] @ 0x250 │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #468] @ 0x1d4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ │ - ldr r3, [pc, #872] @ 2f38 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1056] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #768] @ 2f38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #956] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #600] @ 0x258 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r6, [sp, #584] @ 0x248 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r3, [pc, #328] @ 2f38 │ │ │ │ │ + ldr r5, [sp, #476] @ 0x1dc │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldr r3, [pc, #580] @ 2f5c │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #228] @ 2f38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #468] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #596] @ 0x254 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - b 2f3c │ │ │ │ │ - .word 0x3fe00000 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r6, [sp, #580] @ 0x244 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #124] @ 0x7c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #460] @ 0x1cc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #124] @ 0x7c │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r3, [pc, #-216] @ 2f38 │ │ │ │ │ + ldr r6, [sp, #472] @ 0x1d8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldr r3, [pc, #92] @ 2f5c │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-320] @ 2f38 │ │ │ │ │ + b 2f60 │ │ │ │ │ + .word 0x3fe00000 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-28] @ 2f5c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #604] @ 0x25c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r8, [sp, #588] @ 0x24c │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ + ldrd r6, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd r8, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #132] @ 0x84 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #132] @ 0x84 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ - ldr r0, [sp, #740] @ 0x2e4 │ │ │ │ │ - add r3, r3, r0 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - add r3, r2, r0 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldr r2, [sp, #792] @ 0x318 │ │ │ │ │ - add r3, r1, #80 @ 0x50 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + ldr r6, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r3, [sp, #836] @ 0x344 │ │ │ │ │ + strd r0, [r5, r6] │ │ │ │ │ + add r1, r7, r3 │ │ │ │ │ + add sl, sl, r3 │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + str r1, [sp, #28] │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ │ + add r2, r7, r3 │ │ │ │ │ + add r3, r6, r3 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #904] @ 0x388 │ │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r3, [sp, #832] @ 0x340 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 1c8 │ │ │ │ │ - add sp, sp, #748 @ 0x2ec │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 3a8 │ │ │ │ │ + add sp, sp, #860 @ 0x35c │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00003268 : │ │ │ │ │ +000031a4 : │ │ │ │ │ fftw_codelet_q1_6(): │ │ │ │ │ - ldr r2, [pc, #12] @ 327c │ │ │ │ │ - ldr r1, [pc, #12] @ 3280 │ │ │ │ │ + ldr r2, [pc, #12] @ 31b8 │ │ │ │ │ + ldr r1, [pc, #12] @ 31bc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffcd84 │ │ │ │ │ + .word 0xffffce48 │ │ │ ├── q1_8.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 31616 (bytes into file) │ │ │ │ │ + Start of section headers: 30276 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x7b80: │ │ │ │ │ +There are 14 section headers, starting at offset 0x7644: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 005fdc 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 006260 001890 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 006010 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 006010 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 006010 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 006015 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00601d 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 007af0 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00605d 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00605d 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 006088 000160 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0061e8 000077 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 007b08 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 005aa0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 005d24 001890 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 005ad4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 005ad4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 005ad4 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 005ad9 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 005ae1 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0075b4 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 005b21 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 005b21 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 005b4c 000160 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 005cac 000077 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0075cc 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 22 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 24512 FUNC LOCAL DEFAULT 1 q1_8 │ │ │ │ │ - 3: 00004a0c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00004a1c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00005fb8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00005fc0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00005fd4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 23172 FUNC LOCAL DEFAULT 1 q1_8 │ │ │ │ │ + 3: 000048bc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000048cc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00005a7c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00005a84 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00005a98 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ - 19: 00005fc0 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_8 │ │ │ │ │ + 19: 00005a84 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_q1_8 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_difsq_register │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,795 +1,795 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x6260 contains 786 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x5d24 contains 786 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000358 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000039c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000400 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000430 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000044c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000470 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000048c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000510 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000530 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000054c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000057c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000598 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000608 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000624 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000650 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000066c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000688 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006c0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000710 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000072c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000748 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000764 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000794 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000820 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000083c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000086c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000888 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000804 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000081c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000844 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000860 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000900 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000930 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000094c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000096c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000988 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000afc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b20 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b4c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bd0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000924 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000093c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000954 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000096c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000099c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a34 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a8c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000af4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b18 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b30 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b9c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bdc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c24 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c3c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000c5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c78 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ca4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cc0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cdc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cf8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d14 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d80 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d9c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000de8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e04 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e74 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e90 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ec0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000edc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fa0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fc0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fdc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000100c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c88 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c98 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cd4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d4c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d8c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000db8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dd0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000df8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e14 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e28 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e90 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ea4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eb4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ecc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ef8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f40 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f88 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fa4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fd0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001004 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001028 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001050 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000106c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001098 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001118 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001134 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001150 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001174 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001224 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001240 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001268 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001284 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012cc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001318 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000133c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001358 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001374 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001390 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001418 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001448 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001464 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000148c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001520 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000153c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001560 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000157c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001598 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001044 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001060 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000108c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001108 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001124 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001150 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001168 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001194 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000121c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001238 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001254 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000126c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001298 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012ec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000131c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001334 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001360 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000137c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000140c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001424 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001448 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001464 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001480 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000152c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001548 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001574 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000158c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001600 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001620 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000163c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000166c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001688 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001714 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001740 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000175c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001778 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001794 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001800 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000181c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001838 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001854 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001884 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018a0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001910 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000192c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000195c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001978 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000199c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019b8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a20 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a3c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001aa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ac4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b7c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b98 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bd0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c3c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c58 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c90 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cdc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d04 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d4c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d68 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000161c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001640 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000165c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001678 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001690 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001710 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001740 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000175c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001788 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001814 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001830 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001854 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001870 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000188c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001908 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001924 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001954 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000196c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001998 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a00 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a60 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001aa0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001abc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ae8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b80 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bc4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bf0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c0c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c38 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c94 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cc8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cf4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d7c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001d94 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001db0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dcc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001de8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e28 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e70 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dc0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ddc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e24 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e6c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e84 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001ea8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ed8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ef4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f80 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fb0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fcc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ff0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000200c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002028 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002044 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002074 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002090 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002118 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002140 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000215c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002188 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021ec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002208 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002224 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002240 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002264 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002290 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ec4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ee0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f0c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f28 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f40 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f5c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f88 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fa0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fcc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fe8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002014 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002030 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000205c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002078 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002090 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002118 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002134 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000214c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002168 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002198 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002224 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002240 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000226c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002288 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000022ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000022c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002314 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002330 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002358 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002374 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002328 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002344 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002360 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000237c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000240c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002428 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002444 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002460 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000247c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024a0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000251c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002538 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002554 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002570 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002588 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025c0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025d8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000260c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000262c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002650 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002668 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002684 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000269c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002714 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002730 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002744 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002764 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002780 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002794 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002814 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002828 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002848 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002864 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002878 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002898 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000290c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000292c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002948 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000295c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000297c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002998 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a40 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a7c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002aa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ac0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ad4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002af4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002438 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002454 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002480 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000249c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002510 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000253c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002558 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002570 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000258c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002600 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000261c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002648 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002664 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002690 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002714 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002730 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002750 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000276c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002788 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002804 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002820 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000283c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002858 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002870 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002888 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028ac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002904 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000291c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002934 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002948 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002960 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002980 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002998 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029ac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ac0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ad8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002af0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002b10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b24 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ba4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bb8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bf4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c08 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c28 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c9c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d0c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d28 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d80 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002da0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002dd0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002df0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e0c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e64 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ea0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002eb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ed4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ef0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f48 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f98 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fb8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fd4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ffc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003018 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000302c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000304c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003068 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000307c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000309c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003110 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003130 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000314c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003160 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003180 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000319c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003214 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003230 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003244 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b34 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b80 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b9c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bb4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002be8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bf8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c40 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c58 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c70 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ca4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cb4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ce8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cfc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d28 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002da8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002dbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002dd4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002de8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e7c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e94 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002eac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ecc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ee0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ef0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f50 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fe0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ff4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000300c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003024 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003044 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003058 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003068 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003084 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000309c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003100 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000312c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003148 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000315c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003170 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003188 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031e4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003200 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003218 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000322c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003248 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003264 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003280 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003298 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000032c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003314 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003328 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003348 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003364 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000338c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000340c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000342c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003448 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003470 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000348c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003510 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000352c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003554 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003570 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003584 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000035c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000035d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003610 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003638 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003654 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003668 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003688 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036f4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000371c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000374c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000330c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003328 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003348 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000335c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000336c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003388 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000033a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000033b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033d0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000340c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003424 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003438 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003454 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003468 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000347c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003498 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003500 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000351c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003530 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003544 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003560 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000357c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000359c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003608 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003624 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003640 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003660 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003674 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003684 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036e8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003700 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003724 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000373c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003750 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000376c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003788 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000379c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003800 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000381c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003830 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003850 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000386c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003880 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003900 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003914 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003934 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003950 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003964 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003984 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000039e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000039f8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a84 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ac8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003adc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003afc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b2c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b4c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003bac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003bc0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003be0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003bfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c10 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c30 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c64 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c80 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c9c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ca8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ccc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ce8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d40 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d90 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003de0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003df4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e64 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e98 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003eb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ed0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003edc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f00 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003780 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003794 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003804 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003818 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003834 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003848 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000385c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003878 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003894 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000038f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000390c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003920 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000393c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003958 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003978 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000398c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000399c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000039b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003aa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ac4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ae0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b24 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b6c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b88 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bb8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bd0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003be8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bf4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c7c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003cc0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ce0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003cf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d0c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d50 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d6c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d9c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003db4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003dcc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e00 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ea8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ecc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ee4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ef8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f3c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fc4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ff0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f88 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003fa0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fe0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ff8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004014 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004028 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004048 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004064 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004078 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004098 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000402c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004040 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004058 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004070 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004084 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000040a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004100 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000410c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004134 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004150 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004178 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004194 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041f8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004224 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000425c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000427c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004298 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042ac 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042cc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004300 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000431c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004338 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004344 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004368 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004384 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004418 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000442c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000447c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004490 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040d0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004100 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004114 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004130 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000413c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004160 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004178 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004190 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000419c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004210 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004224 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000423c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004254 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004268 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004288 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042b4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004314 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004320 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004348 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004360 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004378 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043c0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004408 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004420 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004438 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000444c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000446c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004484 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004498 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000044b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000044cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000044e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004500 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000450c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004530 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000454c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004568 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004574 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000459c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045b8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000045fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004610 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004630 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000464c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004660 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000468c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044f8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004528 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004540 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004558 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004564 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004588 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000045d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000045e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004604 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000461c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004630 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004654 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000466c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004680 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004698 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000046b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046c4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004700 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004714 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004734 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004740 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004768 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004784 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000046c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046e0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004710 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004728 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004740 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000474c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004774 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000478c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000047d4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004818 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004834 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004848 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004868 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004884 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004898 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000491c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000494c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004804 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004818 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004838 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004850 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004864 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000487c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004894 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048d8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000490c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004924 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000493c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004948 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000496c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004978 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049a0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000049d8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004984 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000049e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a1c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a38 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a90 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ab0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004acc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ae0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b44 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b94 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bb4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004be4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c6c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cc4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ce4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d14 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d78 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004db4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004dc8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004de8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004df4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e18 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e50 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ea0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ec8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ee4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ef8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a10 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004aa0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004abc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ac8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004af0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b08 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004bcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004be4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bf8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c8c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ca0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cd4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004cec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004cfc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d2c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d8c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004da4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004dd0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004df0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e1c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e74 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ea4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ebc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ecc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ed8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f00 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004f34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f48 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f60 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004fa8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004fcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fe8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ffc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000501c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004fe4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ff8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005010 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005028 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000504c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005068 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005084 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005090 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000503c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005058 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005064 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005088 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000050a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000050b8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000050fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000512c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000514c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005168 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000517c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000051a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005200 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000521c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005230 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005250 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000525c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005284 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000052bc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005308 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005330 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000534c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005360 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005380 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005104 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005120 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000514c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000517c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005190 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000051b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000051c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000051dc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000520c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005220 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005234 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005264 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000527c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000528c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005298 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052c0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000052d8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000052f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000530c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005320 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005350 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005364 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000539c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000053b0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000053dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005400 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005414 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005434 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005450 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005464 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005484 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005490 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054b8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000054d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000054f0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000054fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005520 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000553c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005564 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053b0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000053c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005410 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000541c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005440 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005458 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005470 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000547c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054a4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000054bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000054d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005504 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000551c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005534 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005548 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005568 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005580 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005594 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000055b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000055d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000055e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005610 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005634 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005648 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005668 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005684 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005698 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056b8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000055b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000055fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005608 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005630 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005648 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005660 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000566c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005690 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000056a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000056c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000056ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005708 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005724 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005730 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005754 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005770 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000056dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000056f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005720 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005734 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005754 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000576c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005780 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00005798 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000057b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000057c8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000057e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005804 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005818 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005844 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005868 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000587c 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000589c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058cc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000058ec 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000058f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005920 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000593c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005958 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005964 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005988 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000059cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000059e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000059fc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005a1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a4c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ab0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ad0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005aec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b00 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b20 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b50 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005b6c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b88 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005bbc 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005bd8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005c00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005c50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c80 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005cd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ce4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d34 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d54 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d84 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005da0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005dbc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005dc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005df0 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005e0c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ea0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005eb4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ee0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005f38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f68 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005fd0 0000141d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ -00005fd4 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000057b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000057c4 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000057e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000057ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005814 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000582c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005844 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005850 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005874 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000588c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000058c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000058d4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005904 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005918 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005950 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005964 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000597c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005994 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000059a8 0000111c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005a94 0000141d R_ARM_JUMP24 00000000 fftw_kdft_difsq_register │ │ │ │ │ +00005a98 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x7af0 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x75b4 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001502 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,6931 +1,6596 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ q1_8(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #1296 @ 0x510 │ │ │ │ │ - sub sp, sp, #12 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #1520 @ 0x5f0 │ │ │ │ │ + sub sp, sp, #4 │ │ │ │ │ + ldr r0, [sp, #1564] @ 0x61c │ │ │ │ │ str r1, [sp, #4] │ │ │ │ │ - ldr r0, [sp, #1352] @ 0x548 │ │ │ │ │ - ldr r1, [sp, #1348] @ 0x544 │ │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ │ - cmp r1, r0 │ │ │ │ │ - ldr r2, [sp, #1344] @ 0x540 │ │ │ │ │ - bge 5fac │ │ │ │ │ - lsl r1, r3, #5 │ │ │ │ │ - add r5, r3, r3, lsl #1 │ │ │ │ │ - str r1, [sp, #124] @ 0x7c │ │ │ │ │ - lsl r1, r3, #4 │ │ │ │ │ - add r4, r3, r2 │ │ │ │ │ - add ip, r3, r3, lsl #2 │ │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ │ - lsl r1, r5, #4 │ │ │ │ │ - add r0, ip, r2 │ │ │ │ │ - str r1, [sp, #252] @ 0xfc │ │ │ │ │ - lsl r1, r4, #3 │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ - lsl r1, r0, #3 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ - lsl r1, r3, #3 │ │ │ │ │ - str r1, [sp, #228] @ 0xe4 │ │ │ │ │ - rsb r1, r3, r3, lsl #3 │ │ │ │ │ - add r0, r1, r2 │ │ │ │ │ - add sl, r5, r2 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - add lr, r2, r2, lsl #1 │ │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ │ - lsl r0, sl, #3 │ │ │ │ │ - lsl r7, lr, #1 │ │ │ │ │ - str r0, [sp, #132] @ 0x84 │ │ │ │ │ - lsl r0, lr, #4 │ │ │ │ │ - str r0, [sp, #100] @ 0x64 │ │ │ │ │ - add r0, r7, r3, lsl #2 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r0, [sp, #20] │ │ │ │ │ + ldr lr, [sp, #1568] @ 0x620 │ │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [sp, #1560] @ 0x618 │ │ │ │ │ + cmp r0, lr │ │ │ │ │ + bge 5a5c │ │ │ │ │ + lsl fp, r3, #1 │ │ │ │ │ + add r8, r3, r2 │ │ │ │ │ + lsl r0, r8, #3 │ │ │ │ │ + add r4, fp, r3 │ │ │ │ │ + lsl lr, r4, #4 │ │ │ │ │ + add r9, r4, r2 │ │ │ │ │ + str r8, [sp, #8] │ │ │ │ │ + lsl r8, r9, #3 │ │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ │ + str r4, [sp] │ │ │ │ │ + str lr, [sp, #44] @ 0x2c │ │ │ │ │ + lsl lr, r3, #2 │ │ │ │ │ add r0, lr, r3 │ │ │ │ │ - lsl r6, r0, #4 │ │ │ │ │ + add r1, r0, r2 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + str r8, [sp, #80] @ 0x50 │ │ │ │ │ + lsl r5, r1, #3 │ │ │ │ │ + str lr, [sp, #40] @ 0x28 │ │ │ │ │ + str sl, [sp, #88] @ 0x58 │ │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ │ + sub r5, r5, r3 │ │ │ │ │ + add r1, r5, r2 │ │ │ │ │ + lsl r6, r1, #3 │ │ │ │ │ str r6, [sp, #136] @ 0x88 │ │ │ │ │ - add r6, r4, r4, lsl #1 │ │ │ │ │ - rsb r8, r2, r2, lsl #3 │ │ │ │ │ - lsl r9, r6, #4 │ │ │ │ │ - str r0, [sp] │ │ │ │ │ - str r9, [sp, #232] @ 0xe8 │ │ │ │ │ - add r0, r8, r3 │ │ │ │ │ - lsl r9, r2, #3 │ │ │ │ │ + lsl r6, r2, #1 │ │ │ │ │ + add r0, r6, r2 │ │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ │ - str r9, [sp, #104] @ 0x68 │ │ │ │ │ - add r6, ip, r8 │ │ │ │ │ - lsl r9, r0, #3 │ │ │ │ │ - str r9, [sp, #24] │ │ │ │ │ - lsl r9, r6, #3 │ │ │ │ │ - rsb r6, r4, r4, lsl #3 │ │ │ │ │ - str r9, [sp, #28] │ │ │ │ │ - lsl r9, r6, #3 │ │ │ │ │ - str r9, [sp, #236] @ 0xec │ │ │ │ │ - add r9, r5, r8 │ │ │ │ │ - lsl fp, r9, #3 │ │ │ │ │ - str fp, [sp, #140] @ 0x8c │ │ │ │ │ - lsl fp, ip, #3 │ │ │ │ │ - str fp, [sp, #240] @ 0xf0 │ │ │ │ │ - lsl fp, r1, #3 │ │ │ │ │ - add r6, sl, r3 │ │ │ │ │ - str fp, [sp, #256] @ 0x100 │ │ │ │ │ - lsl fp, r5, #3 │ │ │ │ │ - str fp, [sp, #260] @ 0x104 │ │ │ │ │ - lsl fp, r6, #3 │ │ │ │ │ - str fp, [sp, #32] │ │ │ │ │ - add fp, r2, r3, lsl #1 │ │ │ │ │ - lsl r6, fp, #3 │ │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ │ - add r6, r2, r5, lsl #1 │ │ │ │ │ - sub r0, r0, r2 │ │ │ │ │ + lsl r6, r0, #1 │ │ │ │ │ + lsl r4, r0, #4 │ │ │ │ │ + add r1, r6, lr │ │ │ │ │ + add r6, r5, r6 │ │ │ │ │ + lsl r8, r1, #3 │ │ │ │ │ + add r1, r0, r3 │ │ │ │ │ + lsl r7, r1, #4 │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ + str r8, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + str r7, [sp, #152] @ 0x98 │ │ │ │ │ + add r8, r8, r8, lsl #1 │ │ │ │ │ + lsl r4, r8, #4 │ │ │ │ │ + str r8, [sp, #104] @ 0x68 │ │ │ │ │ + lsl r8, r2, #3 │ │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ │ + sub r7, r8, r2 │ │ │ │ │ + add r1, r7, r3 │ │ │ │ │ + str r8, [sp, #112] @ 0x70 │ │ │ │ │ + lsl lr, r1, #3 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + sub r1, r1, r2 │ │ │ │ │ + str lr, [sp, #160] @ 0xa0 │ │ │ │ │ + add lr, sl, r7 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str lr, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ + sub lr, lr, r8 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ + str r4, [sp, #16] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r8, r4, r7 │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ + ldr sl, [sp] │ │ │ │ │ + lsl lr, r8, #3 │ │ │ │ │ + add r8, r8, r3 │ │ │ │ │ + str r4, [sp, #20] │ │ │ │ │ + lsl r4, r5, #3 │ │ │ │ │ + str lr, [sp, #176] @ 0xb0 │ │ │ │ │ + add lr, r9, r3 │ │ │ │ │ + lsl r9, r9, #4 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str r4, [sp, #24] │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ + str lr, [sp, #184] @ 0xb8 │ │ │ │ │ + add lr, fp, r2 │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str r4, [sp, #52] @ 0x34 │ │ │ │ │ + lsl r4, r7, #3 │ │ │ │ │ + str lr, [sp, #192] @ 0xc0 │ │ │ │ │ + lsl lr, sl, #1 │ │ │ │ │ + str r4, [sp, #28] │ │ │ │ │ + str r9, [sp, #288] @ 0x120 │ │ │ │ │ + str lr, [sp, #56] @ 0x38 │ │ │ │ │ + add lr, lr, r2 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + ldr r9, [sp, #32] │ │ │ │ │ + str lr, [sp, #200] @ 0xc8 │ │ │ │ │ + lsl lr, r1, #3 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ + str lr, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + str r9, [sp, #296] @ 0x128 │ │ │ │ │ + add r1, lr, r1 │ │ │ │ │ + sub lr, r6, lr │ │ │ │ │ + lsl sl, r1, #3 │ │ │ │ │ + sub r1, r1, r0 │ │ │ │ │ + lsl r9, r1, #3 │ │ │ │ │ + sub r1, r1, r2 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str sl, [sp, #216] @ 0xd8 │ │ │ │ │ + lsl sl, r6, #3 │ │ │ │ │ + sub r6, r6, r0 │ │ │ │ │ lsl r6, r6, #3 │ │ │ │ │ - str r6, [sp, #148] @ 0x94 │ │ │ │ │ - lsl r6, r0, #3 │ │ │ │ │ - add r0, r0, r3, lsl #2 │ │ │ │ │ - add r7, r1, r7 │ │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ │ - lsl r6, r0, #3 │ │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ │ + str sl, [sp, #224] @ 0xe0 │ │ │ │ │ + lsl sl, lr, #3 │ │ │ │ │ + sub lr, lr, r2 │ │ │ │ │ + str sl, [sp, #232] @ 0xe8 │ │ │ │ │ + lsl sl, r8, #3 │ │ │ │ │ + add r8, r7, fp │ │ │ │ │ + str r9, [sp, #304] @ 0x130 │ │ │ │ │ + ldr r9, [sp, #104] @ 0x68 │ │ │ │ │ + str sl, [sp, #240] @ 0xf0 │ │ │ │ │ + lsl sl, r8, #3 │ │ │ │ │ + ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ + str sl, [sp, #248] @ 0xf8 │ │ │ │ │ + str r6, [sp, #312] @ 0x138 │ │ │ │ │ + lsl r4, r9, #3 │ │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ + add r7, r7, r8 │ │ │ │ │ + lsl sl, r7, #3 │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ + str r4, [sp, #32] │ │ │ │ │ + str sl, [sp, #256] @ 0x100 │ │ │ │ │ + lsl sl, r2, #4 │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + str sl, [sp, #264] @ 0x108 │ │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ │ + str r7, [sp, #272] @ 0x110 │ │ │ │ │ + lsl r9, sl, #5 │ │ │ │ │ + lsl r7, sl, #4 │ │ │ │ │ + add sl, sl, sl, lsl #2 │ │ │ │ │ + str r9, [sp, #104] @ 0x68 │ │ │ │ │ + add r9, r6, r3 │ │ │ │ │ + lsl r6, r2, #2 │ │ │ │ │ + lsl r4, r9, #4 │ │ │ │ │ + str r9, [sp, #8] │ │ │ │ │ + add r9, r8, r6 │ │ │ │ │ + str r7, [sp, #280] @ 0x118 │ │ │ │ │ + add r7, r6, r2 │ │ │ │ │ + str r4, [sp, #320] @ 0x140 │ │ │ │ │ + lsl r4, r9, #3 │ │ │ │ │ + add r8, r7, r3 │ │ │ │ │ + sub r9, r9, r2 │ │ │ │ │ + lsl r9, r9, #3 │ │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ │ + lsl r4, r8, #3 │ │ │ │ │ + sub r8, r8, r2 │ │ │ │ │ + lsl r8, r8, #3 │ │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ + add sl, r5, r7 │ │ │ │ │ + str r4, [sp, #36] @ 0x24 │ │ │ │ │ + lsl r4, sl, #3 │ │ │ │ │ + sub sl, sl, r0 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ + add lr, lr, r3 │ │ │ │ │ + str r4, [sp, #352] @ 0x160 │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + str r1, [sp, #368] @ 0x170 │ │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r2, r2, r6 │ │ │ │ │ + add r1, r4, r1 │ │ │ │ │ + lsl r4, r2, #3 │ │ │ │ │ + add r2, r5, r6 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ │ + lsl r1, r0, #3 │ │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r5, r5, r7 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ │ + add r4, r4, r6 │ │ │ │ │ lsl r6, r7, #3 │ │ │ │ │ - str r6, [sp, #152] @ 0x98 │ │ │ │ │ - sub r6, r7, r3, lsl #2 │ │ │ │ │ - str ip, [sp, #92] @ 0x5c │ │ │ │ │ - lsl ip, r6, #3 │ │ │ │ │ - add r9, r9, r3 │ │ │ │ │ - str ip, [sp, #156] @ 0x9c │ │ │ │ │ - lsl ip, r8, #3 │ │ │ │ │ - str ip, [sp, #108] @ 0x6c │ │ │ │ │ - lsl ip, r9, #3 │ │ │ │ │ - add r9, r8, r3, lsl #1 │ │ │ │ │ - str ip, [sp, #44] @ 0x2c │ │ │ │ │ - add r8, r8, r5, lsl #1 │ │ │ │ │ - lsl ip, r9, #3 │ │ │ │ │ - str ip, [sp, #160] @ 0xa0 │ │ │ │ │ - lsl ip, r8, #3 │ │ │ │ │ - str ip, [sp, #164] @ 0xa4 │ │ │ │ │ - lsl ip, r2, #4 │ │ │ │ │ - str ip, [sp, #48] @ 0x30 │ │ │ │ │ - lsl ip, fp, #4 │ │ │ │ │ - ldr r8, [sp] │ │ │ │ │ - str ip, [sp, #52] @ 0x34 │ │ │ │ │ - lsl ip, r4, #4 │ │ │ │ │ - str ip, [sp, #168] @ 0xa8 │ │ │ │ │ - lsl ip, sl, #4 │ │ │ │ │ - sub r0, r0, lr │ │ │ │ │ - str ip, [sp, #172] @ 0xac │ │ │ │ │ - lsl ip, r8, #3 │ │ │ │ │ - sub r7, r7, lr │ │ │ │ │ - str ip, [sp, #56] @ 0x38 │ │ │ │ │ - lsl ip, r0, #3 │ │ │ │ │ - str ip, [sp, #60] @ 0x3c │ │ │ │ │ - lsl ip, r7, #3 │ │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ - str ip, [sp, #176] @ 0xb0 │ │ │ │ │ - lsl ip, r7, #3 │ │ │ │ │ - str ip, [sp, #244] @ 0xf4 │ │ │ │ │ - lsl ip, r2, #5 │ │ │ │ │ - lsl r7, r2, #2 │ │ │ │ │ - add fp, r3, r2, lsl #1 │ │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ │ - lsl ip, r4, #5 │ │ │ │ │ - add r8, r7, r2 │ │ │ │ │ - add sl, r7, r5, lsl #1 │ │ │ │ │ - str ip, [sp, #68] @ 0x44 │ │ │ │ │ - lsl ip, fp, #4 │ │ │ │ │ - add r9, r8, r3 │ │ │ │ │ - str ip, [sp, #180] @ 0xb4 │ │ │ │ │ - lsl ip, sl, #3 │ │ │ │ │ - add r4, r4, r4, lsl #2 │ │ │ │ │ - str ip, [sp, #184] @ 0xb8 │ │ │ │ │ - lsl ip, r9, #3 │ │ │ │ │ - sub r0, r0, r2 │ │ │ │ │ - str ip, [sp, #72] @ 0x48 │ │ │ │ │ - lsl ip, r4, #3 │ │ │ │ │ - add r4, r1, r8 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str ip, [sp, #112] @ 0x70 │ │ │ │ │ - lsl ip, r4, #3 │ │ │ │ │ - sub r4, r4, lr │ │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r0, r4, #3 │ │ │ │ │ - str r0, [sp, #196] @ 0xc4 │ │ │ │ │ - add r0, r5, r2, lsl #1 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - sub r6, r6, r2 │ │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ │ - lsl r0, lr, #3 │ │ │ │ │ - str ip, [sp, #188] @ 0xbc │ │ │ │ │ - str r0, [sp, #116] @ 0x74 │ │ │ │ │ - lsl ip, r6, #3 │ │ │ │ │ - add r0, lr, r3, lsl #2 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ + add r1, r1, r0 │ │ │ │ │ + add r0, r0, fp │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ + lsl r6, lr, #3 │ │ │ │ │ + sub lr, lr, fp │ │ │ │ │ + ldr fp, [sp, #1572] @ 0x624 │ │ │ │ │ lsl r0, r0, #3 │ │ │ │ │ - add lr, lr, r3, lsl #1 │ │ │ │ │ - str ip, [sp, #192] @ 0xc0 │ │ │ │ │ - lsl ip, fp, #3 │ │ │ │ │ - sub sl, sl, r2 │ │ │ │ │ - str ip, [sp, #76] @ 0x4c │ │ │ │ │ - str r0, [sp, #84] @ 0x54 │ │ │ │ │ - ldr ip, [sp, #92] @ 0x5c │ │ │ │ │ - lsl r0, lr, #3 │ │ │ │ │ - sub r9, r9, r2 │ │ │ │ │ - str r0, [sp, #204] @ 0xcc │ │ │ │ │ - lsl r0, sl, #3 │ │ │ │ │ - add r2, ip, r7 │ │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ │ - lsl r0, r9, #3 │ │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + lsl lr, lr, #3 │ │ │ │ │ + str r0, [sp, #376] @ 0x178 │ │ │ │ │ lsl r0, r2, #3 │ │ │ │ │ - add r2, r1, r7 │ │ │ │ │ - lsl r1, r2, #3 │ │ │ │ │ - add r7, r5, r7 │ │ │ │ │ - str r1, [sp, #212] @ 0xd4 │ │ │ │ │ - lsl r1, r7, #3 │ │ │ │ │ - add r6, r6, r3 │ │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ │ - lsl r1, r8, #3 │ │ │ │ │ - str r0, [sp, #92] @ 0x5c │ │ │ │ │ - str r1, [sp, #120] @ 0x78 │ │ │ │ │ - lsl r1, r6, #3 │ │ │ │ │ - sub r6, r6, r3, lsl #1 │ │ │ │ │ - lsl r3, r6, #3 │ │ │ │ │ - add r8, r8, r5, lsl #1 │ │ │ │ │ - str r3, [sp, #220] @ 0xdc │ │ │ │ │ - lsl r3, r8, #3 │ │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r3, [sp, #1356] @ 0x54c │ │ │ │ │ + lsl fp, fp, #3 │ │ │ │ │ + str r0, [sp, #384] @ 0x180 │ │ │ │ │ + lsl r0, r3, #5 │ │ │ │ │ + lsl r3, r3, #4 │ │ │ │ │ + str fp, [sp, #1508] @ 0x5e4 │ │ │ │ │ + ldr fp, [sp, #1564] @ 0x61c │ │ │ │ │ + add r2, fp, #1 │ │ │ │ │ + rsb r7, r2, r2, lsl #3 │ │ │ │ │ + str r2, [sp, #1496] @ 0x5d8 │ │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ + add r7, r2, r7, lsl #4 │ │ │ │ │ + add r2, ip, r0 │ │ │ │ │ + str r7, [sp] │ │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ │ + str r2, [sp, #1196] @ 0x4ac │ │ │ │ │ + sub r2, r2, r3 │ │ │ │ │ + str r2, [sp, #860] @ 0x35c │ │ │ │ │ + add fp, r7, r0 │ │ │ │ │ + sub r3, fp, r3 │ │ │ │ │ + mov r2, r3 │ │ │ │ │ + str fp, [sp, #1200] @ 0x4b0 │ │ │ │ │ + str r3, [sp, #1204] @ 0x4b4 │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ + add fp, ip, r3 │ │ │ │ │ + str fp, [sp, #1208] @ 0x4b8 │ │ │ │ │ + ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1212] @ 0x4bc │ │ │ │ │ + add r0, r7, r3 │ │ │ │ │ + str r0, [sp, #1216] @ 0x4c0 │ │ │ │ │ + add r0, r7, fp │ │ │ │ │ + str r0, [sp, #1220] @ 0x4c4 │ │ │ │ │ + ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1224] @ 0x4c8 │ │ │ │ │ + add r0, ip, r3 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + str r0, [sp, #1228] @ 0x4cc │ │ │ │ │ + add r0, r7, fp │ │ │ │ │ + ldr fp, [sp, #80] @ 0x50 │ │ │ │ │ + str r0, [sp, #1232] @ 0x4d0 │ │ │ │ │ + add r0, r7, fp │ │ │ │ │ + ldr fp, [sp, #144] @ 0x90 │ │ │ │ │ + str r0, [sp, #1236] @ 0x4d4 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1240] @ 0x4d8 │ │ │ │ │ + add r0, r7, fp │ │ │ │ │ + ldr fp, [sp, #152] @ 0x98 │ │ │ │ │ + str r0, [sp, #1244] @ 0x4dc │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1192] @ 0x4a8 │ │ │ │ │ + add r0, r7, fp │ │ │ │ │ + ldr fp, [sp, #160] @ 0xa0 │ │ │ │ │ + str r0, [sp, #1188] @ 0x4a4 │ │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1184] @ 0x4a0 │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #1180] @ 0x49c │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #176] @ 0xb0 │ │ │ │ │ + str r0, [sp, #1176] @ 0x498 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + str r0, [sp, #1172] @ 0x494 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1168] @ 0x490 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #860] @ 0x35c │ │ │ │ │ + str r0, [sp, #1164] @ 0x48c │ │ │ │ │ + sub r0, fp, r7 │ │ │ │ │ + str r0, [sp, #1160] @ 0x488 │ │ │ │ │ + sub r0, r2, r7 │ │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ + str r0, [sp, #1156] @ 0x484 │ │ │ │ │ + add fp, ip, r7 │ │ │ │ │ + add r2, r3, r7 │ │ │ │ │ + str r2, [sp, #1500] @ 0x5dc │ │ │ │ │ + str fp, [sp, #1504] @ 0x5e0 │ │ │ │ │ + ldr fp, [sp, #184] @ 0xb8 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1152] @ 0x480 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + str r0, [sp, #1148] @ 0x47c │ │ │ │ │ + ldr fp, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1144] @ 0x478 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1140] @ 0x474 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ │ + str r0, [sp, #1136] @ 0x470 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + str r0, [sp, #1132] @ 0x46c │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1128] @ 0x468 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1124] @ 0x464 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ + str r0, [sp, #1120] @ 0x460 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #232] @ 0xe8 │ │ │ │ │ + str r0, [sp, #1116] @ 0x45c │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1112] @ 0x458 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1108] @ 0x454 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ │ + str r0, [sp, #1104] @ 0x450 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #256] @ 0x100 │ │ │ │ │ + str r0, [sp, #1100] @ 0x44c │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1096] @ 0x448 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ │ + str r0, [sp, #1092] @ 0x444 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1088] @ 0x440 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1084] @ 0x43c │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #1500] @ 0x5dc │ │ │ │ │ + str r0, [sp, #1080] @ 0x438 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #1504] @ 0x5e0 │ │ │ │ │ + str r0, [sp, #1076] @ 0x434 │ │ │ │ │ + add r2, r2, r7 │ │ │ │ │ + add fp, fp, r7 │ │ │ │ │ + str fp, [sp, #856] @ 0x358 │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1072] @ 0x430 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + str r2, [sp, #852] @ 0x354 │ │ │ │ │ + str r0, [sp, #1068] @ 0x42c │ │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ │ + ldr fp, [sp, #288] @ 0x120 │ │ │ │ │ ldr r2, [sp, #264] @ 0x108 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r3, [sp, #1300] @ 0x514 │ │ │ │ │ - ldr r3, [sp, #1348] @ 0x544 │ │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #1296] @ 0x510 │ │ │ │ │ - rsb r3, r3, r3, lsl #3 │ │ │ │ │ - add r3, r2, r3, lsl #4 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - b 338 │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #1064] @ 0x428 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1060] @ 0x424 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ │ + str r0, [sp, #1056] @ 0x420 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #304] @ 0x130 │ │ │ │ │ + str r0, [sp, #1052] @ 0x41c │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #1048] @ 0x418 │ │ │ │ │ + add r0, ip, fp │ │ │ │ │ + str r0, [sp, #1044] @ 0x414 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #312] @ 0x138 │ │ │ │ │ + str r0, [sp, #1040] @ 0x410 │ │ │ │ │ + add r0, r3, fp │ │ │ │ │ + ldr fp, [sp, #856] @ 0x358 │ │ │ │ │ + str r0, [sp, #1036] @ 0x40c │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + add fp, fp, r2 │ │ │ │ │ + str fp, [sp, #848] @ 0x350 │ │ │ │ │ + ldr fp, [sp, #852] @ 0x354 │ │ │ │ │ + str r0, [sp, #1032] @ 0x408 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + str r0, [sp, #1028] @ 0x404 │ │ │ │ │ + add fp, fp, r2 │ │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str fp, [sp, #1020] @ 0x3fc │ │ │ │ │ + str r0, [sp, #1024] @ 0x400 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ │ + str r0, [sp, #1016] @ 0x3f8 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #1012] @ 0x3f4 │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #1008] @ 0x3f0 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ │ + str r0, [sp, #1004] @ 0x3ec │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #996] @ 0x3e4 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + str r0, [sp, #992] @ 0x3e0 │ │ │ │ │ + ldr r2, [sp, #344] @ 0x158 │ │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #988] @ 0x3dc │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #984] @ 0x3d8 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ │ + str r0, [sp, #980] @ 0x3d4 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + ldr r7, [sp, #368] @ 0x170 │ │ │ │ │ + str r0, [sp, #976] @ 0x3d0 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #972] @ 0x3cc │ │ │ │ │ + add r0, ip, r7 │ │ │ │ │ + str r0, [sp, #968] @ 0x3c8 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + str r0, [sp, #964] @ 0x3c4 │ │ │ │ │ + add r0, r3, r7 │ │ │ │ │ + str r0, [sp, #960] @ 0x3c0 │ │ │ │ │ + add r0, ip, sl │ │ │ │ │ + str r0, [sp, #956] @ 0x3bc │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #952] @ 0x3b8 │ │ │ │ │ + add r0, r3, sl │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str r0, [sp, #948] @ 0x3b4 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ + str r0, [sp, #944] @ 0x3b0 │ │ │ │ │ + add r0, ip, r1 │ │ │ │ │ + str r0, [sp, #940] @ 0x3ac │ │ │ │ │ + add r0, r3, r1 │ │ │ │ │ + ldr r1, [sp, #376] @ 0x178 │ │ │ │ │ + str r0, [sp, #936] @ 0x3a8 │ │ │ │ │ + add r0, ip, r1 │ │ │ │ │ + str r0, [sp, #932] @ 0x3a4 │ │ │ │ │ + add r0, ip, r9 │ │ │ │ │ + str r0, [sp, #928] @ 0x3a0 │ │ │ │ │ + add r0, r3, r1 │ │ │ │ │ + str r0, [sp, #924] @ 0x39c │ │ │ │ │ + add r0, r3, r9 │ │ │ │ │ + str r0, [sp, #920] @ 0x398 │ │ │ │ │ + add r0, ip, r8 │ │ │ │ │ + str r0, [sp, #916] @ 0x394 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #912] @ 0x390 │ │ │ │ │ + add r0, r3, r8 │ │ │ │ │ + str r0, [sp, #908] @ 0x38c │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ │ + str r0, [sp, #904] @ 0x388 │ │ │ │ │ + add r0, ip, r2 │ │ │ │ │ + str r0, [sp, #900] @ 0x384 │ │ │ │ │ + add r0, ip, r4 │ │ │ │ │ + str r0, [sp, #896] @ 0x380 │ │ │ │ │ + add r0, r3, r2 │ │ │ │ │ + str r0, [sp, #892] @ 0x37c │ │ │ │ │ + add r0, r3, r4 │ │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ │ + str r0, [sp, #888] @ 0x378 │ │ │ │ │ + add r0, ip, r6 │ │ │ │ │ + str r0, [sp, #884] @ 0x374 │ │ │ │ │ + add r0, r3, r6 │ │ │ │ │ + str r0, [sp, #880] @ 0x370 │ │ │ │ │ + add r0, ip, lr │ │ │ │ │ + str r0, [sp, #876] @ 0x36c │ │ │ │ │ + add r0, ip, r5 │ │ │ │ │ + str r0, [sp, #872] @ 0x368 │ │ │ │ │ + add r0, r3, lr │ │ │ │ │ + str r0, [sp, #868] @ 0x364 │ │ │ │ │ + add r0, r3, r5 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + str r0, [sp, #864] @ 0x360 │ │ │ │ │ + sub r2, r2, r3 │ │ │ │ │ + sub r3, fp, r3 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ + str ip, [sp] │ │ │ │ │ + str r3, [sp, #1512] @ 0x5e8 │ │ │ │ │ + str r2, [sp, #1516] @ 0x5ec │ │ │ │ │ + b 7a0 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #1296] @ 0x510 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #124] @ 0x7c │ │ │ │ │ - ldrd r4, [r9] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ + str r3, [sp, #1496] @ 0x5d8 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + add fp, fp, #112 @ 0x70 │ │ │ │ │ + ldr r3, [sp, #1196] @ 0x4ac │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3] │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [sp, #1200] @ 0x4b0 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #252] @ 0xfc │ │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r6, [r6, r9] │ │ │ │ │ - ldrd r8, [r9, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r1, [sp, #860] @ 0x35c │ │ │ │ │ + ldrd r6, [r9, r2] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #252] @ 0xfc │ │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r8, [r3, r2] │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r4, [sp, #1204] @ 0x4b4 │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #1072 @ 0x430 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + ldr r5, [sp, #1208] @ 0x4b8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #1212] @ 0x4bc │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #1216] @ 0x4c0 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r7, [sp, #1220] @ 0x4c4 │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r7, [sp, #132] @ 0x84 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ + ldr lr, [sp, #1228] @ 0x4cc │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [sp, #1224] @ 0x4c8 │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r7, [sp, #132] @ 0x84 │ │ │ │ │ - ldrd r4, [r8, lr] │ │ │ │ │ - ldrd r6, [r7, r8] │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #1232] @ 0x4d0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldr r8, [sp, #1236] @ 0x4d4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r6, [r8, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #100] @ 0x64 │ │ │ │ │ - ldr r8, [sp, #20] │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ + ldr r6, [sp, #1240] @ 0x4d8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [sp, #1244] @ 0x4dc │ │ │ │ │ + ldrd r4, [r3, r8] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r5, [sp, #1192] @ 0x4a8 │ │ │ │ │ ldrd r6, [r9, ip] │ │ │ │ │ - ldrd r8, [r9, r4] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #136] @ 0x88 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [sp, #1188] @ 0x4a4 │ │ │ │ │ ldrd r6, [r3, ip] │ │ │ │ │ - ldrd r8, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ + ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1072 @ 0x430 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1088 @ 0x440 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1088 @ 0x440 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #24] │ │ │ │ │ - ldr sl, [sp, #28] │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #1104 @ 0x450 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ + ldr r9, [sp, #1184] @ 0x4a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #1180] @ 0x49c │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r9, [sp, #1172] @ 0x494 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r5, [sp, #1176] @ 0x498 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #236] @ 0xec │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #1168] @ 0x490 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ │ - ldrd r6, [r8, r2] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #236] @ 0xec │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r4, [r8, r1] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r4, [r3, r8] │ │ │ │ │ + ldr r3, [sp, #1164] @ 0x48c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldrd r6, [sp, #216] @ 0xd8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r4, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #228] @ 0xe4 │ │ │ │ │ - ldr sl, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #1160] @ 0x488 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r2, [sp, #1156] @ 0x484 │ │ │ │ │ + ldrd r6, [r7, r8] │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr lr, [sp, #52] @ 0x34 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #260] @ 0x104 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r7, [sp, #260] @ 0x104 │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ - ldrd r6, [r7, r8] │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ │ + ldrd r4, [r8, lr] │ │ │ │ │ + ldrd r6, [r8, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r6, [sp, #1504] @ 0x5e0 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r6, sl] │ │ │ │ │ + ldr r6, [sp, #1152] @ 0x480 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + ldr r9, [sp, #1500] @ 0x5dc │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldr r9, [sp, #1148] @ 0x47c │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldr r2, [sp, #1144] @ 0x478 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #1140] @ 0x474 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r7, [sp, #1132] @ 0x46c │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr lr, [sp, #1136] @ 0x470 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r5, [sp, #148] @ 0x94 │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ - ldrd r8, [r9, r5] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - ldrd r8, [r3, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1104 @ 0x450 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1120 @ 0x460 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1120 @ 0x460 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #36] @ 0x24 │ │ │ │ │ - ldr sl, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #1124] @ 0x464 │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r9, [sp, #1128] @ 0x468 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r5, [sp, #1120] @ 0x460 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #1116] @ 0x45c │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ + ldr r7, [sp, #1108] @ 0x454 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + ldr r9, [sp, #1112] @ 0x458 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldr r5, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [sp, #1104] @ 0x450 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #156] @ 0x9c │ │ │ │ │ + ldr r1, [sp, #1100] @ 0x44c │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r8, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #108] @ 0x6c │ │ │ │ │ - ldr r8, [sp, #44] @ 0x2c │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r6, [sp, #1096] @ 0x448 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr r9, [sp, #1092] @ 0x444 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r7, [sp, #1084] @ 0x43c │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r5, [sp, #1088] @ 0x440 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r2, [sp, #1080] @ 0x438 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #164] @ 0xa4 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r1] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #1076] @ 0x434 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #164] @ 0xa4 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r8, [r3, r1] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + ldr r5, [sp, #856] @ 0x358 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r7, [sp, #1072] @ 0x430 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1152 @ 0x480 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1152 @ 0x480 │ │ │ │ │ + ldr r2, [sp, #852] @ 0x354 │ │ │ │ │ + ldr r1, [sp, #1068] @ 0x42c │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r8, [sp, #52] @ 0x34 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #1168 @ 0x490 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp, #1060] @ 0x424 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r5, [sp, #1064] @ 0x428 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + ldr r2, [sp, #1052] @ 0x41c │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr r7, [sp, #1056] @ 0x420 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr ip, [sp, #172] @ 0xac │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - ldrd r8, [r3, ip] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #56] @ 0x38 │ │ │ │ │ - ldr sl, [sp, #60] @ 0x3c │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ + ldr r5, [sp, #1048] @ 0x418 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #1044] @ 0x414 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #1036] @ 0x40c │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr r7, [sp, #1040] @ 0x410 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #244] @ 0xf4 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #1032] @ 0x408 │ │ │ │ │ + ldrd r6, [r9, r8] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r4, [r8, r2] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r9, [sp, #1028] @ 0x404 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #244] @ 0xf4 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r8, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r8, [sp, #68] @ 0x44 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r4, [sp, #848] @ 0x350 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r7, [sp, #1024] @ 0x400 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + ldr r2, [sp, #1016] @ 0x3f8 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r4, [sp, #1020] @ 0x3fc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ + ldr r5, [sp, #1012] @ 0x3f4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r6, [r9, r4] │ │ │ │ │ - ldrd r8, [r9, r5] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #180] @ 0xb4 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - ldrd r8, [r3, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ │ + ldr r4, [sp, #1004] @ 0x3ec │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #768 @ 0x300 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1408 @ 0x580 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1408 @ 0x580 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr sl, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [sp, #996] @ 0x3e4 │ │ │ │ │ + ldrd r6, [r9, r8] │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r5, [sp, #992] @ 0x3e0 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r3, r8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + ldr r9, [sp, #984] @ 0x3d8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #988] @ 0x3dc │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ - ldr r5, [sp, #188] @ 0xbc │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r9, [sp, #976] @ 0x3d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r8, r1] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr r1, [sp, #980] @ 0x3d4 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #76] @ 0x4c │ │ │ │ │ - ldr sl, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r6, [sp, #968] @ 0x3c8 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr r4, [sp, #972] @ 0x3cc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #960] @ 0x3c0 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + ldr r5, [sp, #964] @ 0x3c4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #956] @ 0x3bc │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r5, [sp, #196] @ 0xc4 │ │ │ │ │ - ldrd r6, [r8, r9] │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + ldr r5, [sp, #948] @ 0x3b4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #840 @ 0x348 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #116] @ 0x74 │ │ │ │ │ - ldr r8, [sp, #84] @ 0x54 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r6, [sp, #940] @ 0x3ac │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r9, [sp, #936] @ 0x3a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r6, [r9, sl] │ │ │ │ │ + ldrd r4, [r3, r8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r7, [sp, #928] @ 0x3a0 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + ldr r4, [sp, #932] @ 0x3a4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #204] @ 0xcc │ │ │ │ │ - ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r6, [r9, ip] │ │ │ │ │ - ldrd r8, [r9, lr] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r6, [sp, #920] @ 0x398 │ │ │ │ │ + ldr r4, [sp, #924] @ 0x39c │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #204] @ 0xcc │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r3, ip] │ │ │ │ │ - ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r8, [r3, lr] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #912 @ 0x390 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #912 @ 0x390 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #88] @ 0x58 │ │ │ │ │ - ldr sl, [sp, #92] @ 0x5c │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ + ldr r9, [sp, #912] @ 0x390 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r5, [sp, #916] @ 0x394 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ - ldrd r4, [r8, fp] │ │ │ │ │ - ldrd r6, [r8, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #908] @ 0x38c │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldr r1, [sp, #904] @ 0x388 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ + ldr r7, [sp, #896] @ 0x380 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + ldr r4, [sp, #900] @ 0x384 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + ldrd r4, [r4, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ │ - ldrd r4, [r4, r8] │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r2, [sp, #892] @ 0x37c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r1, [sp, #888] @ 0x378 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r8, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #912 @ 0x390 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #760 @ 0x2f8 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ - add r1, sp, #984 @ 0x3d8 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #120] @ 0x78 │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r8, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r6, [sp, #884] @ 0x374 │ │ │ │ │ + ldrd r4, [r4, r9] │ │ │ │ │ + ldrd r6, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r9, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + ldr r7, [sp, #880] @ 0x370 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [r3, r8] │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - ldr r5, [sp, #220] @ 0xdc │ │ │ │ │ - ldrd r6, [r9, r5] │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ + ldr r2, [sp, #876] @ 0x36c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #872] @ 0x368 │ │ │ │ │ + ldrd r4, [r2, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #220] @ 0xdc │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - ldr r9, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r7, [sp, #864] @ 0x360 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + ldr r6, [sp, #868] @ 0x364 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r4, [r6, sl] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ - mov r2, sl │ │ │ │ │ + add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #228] @ 0xe4 │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + ldr r3, [sp, #1160] @ 0x488 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ + ldr r3, [sp, #1156] @ 0x484 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #260] @ 0x104 │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + strd r0, [r4, r3] │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + ldr ip, [sp, #860] @ 0x35c │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + ldr ip, [sp, #1204] @ 0x4b4 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r6] │ │ │ │ │ - add r1, sp, #712 @ 0x2c8 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ │ + strd r0, [r5, r3] │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #252] @ 0xfc │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [r4, r3] │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r6] │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [fp, r6] │ │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r0, [r5, r3] │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ │ - add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r9, [sp, #20] │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r5, r9] │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ + strd r0, [r4, r9] │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #124] @ 0x7c │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + ldr lr, [sp, #1200] @ 0x4b0 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr r7, [sp, #1196] @ 0x4ac │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r9] │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #256] @ 0x100 │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r9] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r4, r7] │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + strd r0, [r5, r7] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r0 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r5, r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #100] @ 0x64 │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r9] │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r4, ip] │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + ldrd r8, [fp, #-176] @ 0xffffff50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #212] @ 0xd4 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #900] @ 0x384 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr r4, [sp, #892] @ 0x37c │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [r4, lr] │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r3, [sp, #1120] @ 0x460 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #1128] @ 0x468 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #1104] @ 0x450 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + ldr ip, [sp, #1112] @ 0x458 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #1008] @ 0x3f0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #184] @ 0xb8 │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #916] @ 0x394 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + ldr ip, [sp, #908] @ 0x38c │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #948] @ 0x3b4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #196] @ 0xc4 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r7, [sp, #956] @ 0x3bc │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #172] @ 0xac │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1052] @ 0x41c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #172] @ 0xac │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r9, [sp, #1060] @ 0x424 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #852] @ 0x354 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r9, [sp, #856] @ 0x358 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #848] @ 0x350 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r9, [sp, #1020] @ 0x3fc │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #964] @ 0x3c4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #76] @ 0x4c │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r9, [sp, #972] @ 0x3cc │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #1188] @ 0x4a4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + ldr lr, [sp, #1192] @ 0x4a8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #1100] @ 0x44c │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #156] @ 0x9c │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ │ + ldr lr, [sp, #1108] @ 0x454 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #736 @ 0x2e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #936 @ 0x3a8 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r5, [sp, #896] @ 0x380 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + ldr r5, [sp, #888] @ 0x378 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #68] @ 0x44 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #1024] @ 0x400 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #68] @ 0x44 │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr r9, [sp, #1016] @ 0x3f8 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #1040 @ 0x410 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #1116] @ 0x45c │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr lr, [sp, #1124] @ 0x464 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-136] @ 0xffffff78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1244] @ 0x4dc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ + ldr lr, [sp, #1240] @ 0x4d8 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r5, [sp, #912] @ 0x390 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ + ldr r9, [sp, #904] @ 0x388 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r4, [fp, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #180] @ 0xb4 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #1012] @ 0x3f4 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #180] @ 0xb4 │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r3, [sp, #1004] @ 0x3ec │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #1056] @ 0x420 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr lr, [sp, #1064] @ 0x428 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #800 @ 0x320 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #960] @ 0x3c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr lr, [sp, #968] @ 0x3c8 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #1068] @ 0x42c │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #52] @ 0x34 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + ldr r3, [sp, #1072] @ 0x430 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #704 @ 0x2c0 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd r8, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [fp, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3536] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #3536] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #3368] @ 48bc │ │ │ │ │ + ldr r3, [pc, #3368] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1200 @ 0x4b0 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1408 @ 0x580 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3428] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #3428] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #3272] @ 48bc │ │ │ │ │ + ldr r3, [pc, #3272] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1216 @ 0x4c0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1408 @ 0x580 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #1092] @ 0x444 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #1096] @ 0x448 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #936] @ 0x3a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #84] @ 0x54 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr lr, [sp, #940] @ 0x3ac │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2972] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #2972] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #2884] @ 48bc │ │ │ │ │ + ldr r3, [pc, #2884] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1040 @ 0x410 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2864] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #2864] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #2788] @ 48bc │ │ │ │ │ + ldr r3, [pc, #2788] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1056 @ 0x420 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + strd r0, [r4, ip] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #116] @ 0x74 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldmib sp, {r3, lr} │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #116] @ 0x74 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [r4, lr] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2408] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #2408] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #2396] @ 48bc │ │ │ │ │ + ldr r3, [pc, #2396] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1168 @ 0x490 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1360 @ 0x550 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2304] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #2304] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #2304] @ 48bc │ │ │ │ │ + ldr r3, [pc, #2304] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1152 @ 0x480 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #1360 @ 0x550 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #188] @ 0xbc │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #988] @ 0x3dc │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #188] @ 0xbc │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #980] @ 0x3d4 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1224] @ 0x4c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ + ldr ip, [sp, #1232] @ 0x4d0 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1844] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #1844] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #1920] @ 48bc │ │ │ │ │ + ldr r3, [pc, #1920] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1168 @ 0x490 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1376 @ 0x560 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1736] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #1736] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #1824] @ 48bc │ │ │ │ │ + ldr r3, [pc, #1824] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1376 @ 0x560 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #1080] @ 0x438 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1088] @ 0x440 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #204] @ 0xcc │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #924] @ 0x39c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #204] @ 0xcc │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ + ldr r3, [sp, #932] @ 0x3a4 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1280] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #1280] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #1436] @ 48bc │ │ │ │ │ + ldr r3, [pc, #1436] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1232 @ 0x4d0 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1424 @ 0x590 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1176] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #1176] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #1336] @ 48bc │ │ │ │ │ + ldr r3, [pc, #1336] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1216 @ 0x4c0 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1424 @ 0x590 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #884] @ 0x374 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #880] @ 0x370 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1152] @ 0x480 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ + ldr ip, [sp, #1148] @ 0x47c │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #716] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #716] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #952] @ 48bc │ │ │ │ │ + ldr r3, [pc, #952] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #832 @ 0x340 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #608] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #608] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #856] @ 48bc │ │ │ │ │ + ldr r3, [pc, #856] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r4, lr] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1212] @ 0x4bc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + ldr r7, [sp, #1220] @ 0x4c4 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #148] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #148] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #464] @ 48bc │ │ │ │ │ + ldr r3, [pc, #464] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1072 @ 0x430 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1280 @ 0x500 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #40] @ 4a0c │ │ │ │ │ - ldr r3, [pc, #40] @ 4a10 │ │ │ │ │ + ldr r2, [pc, #368] @ 48bc │ │ │ │ │ + ldr r3, [pc, #368] @ 48c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1088 @ 0x440 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1280 @ 0x500 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ - b 4a1c │ │ │ │ │ - .word 0x667f3bcd │ │ │ │ │ - .word 0x3fe6a09e │ │ │ │ │ - .word 0x667f3bcd │ │ │ │ │ - .word 0x3fe6a09e │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1076] @ 0x434 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1084] @ 0x43c │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #920] @ 0x398 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + ldr r7, [sp, #928] @ 0x3a0 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + b 48cc │ │ │ │ │ + .word 0x667f3bcd │ │ │ │ │ + .word 0x3fe6a09e │ │ │ │ │ + .word 0x667f3bcd │ │ │ │ │ + .word 0x3fe6a09e │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-428] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-428] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-32] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-32] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-532] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-532] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-132] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-132] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #984] @ 0x3d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #976] @ 0x3d0 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #132] @ 0x84 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1228] @ 0x4cc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #132] @ 0x84 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r7, [sp, #1236] @ 0x4d4 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-992] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-992] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-516] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-516] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1072 @ 0x430 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1096] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-1096] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-616] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-616] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1056 @ 0x420 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1516] @ 0x5ec │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr ip, [sp, #1512] @ 0x5e8 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1556] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-1556] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-1000] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-1000] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1136 @ 0x470 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1328 @ 0x530 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1660] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-1660] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-1092] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-1092] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1120 @ 0x460 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #1328 @ 0x530 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, r4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #996] @ 0x3e4 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r7, [sp, #992] @ 0x3e0 │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #1208] @ 0x4b8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r4, [sp, #1216] @ 0x4c0 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2120] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-2120] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-1468] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-1468] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1136 @ 0x470 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #1344 @ 0x540 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2228] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-2228] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-1556] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-1556] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1152 @ 0x480 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1344 @ 0x540 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #236] @ 0xec │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #236] @ 0xec │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #1028] @ 0x404 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + ldr ip, [sp, #1032] @ 0x408 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2684] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-2684] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-1952] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-1952] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2792] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-2792] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-2048] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-2048] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #28] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1172] @ 0x494 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r7, [sp, #1180] @ 0x49c │ │ │ │ │ + strd r0, [r7, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr lr, [sp, #1036] @ 0x40c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr ip, [sp, #1044] @ 0x414 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3248] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-3248] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-2428] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-2428] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1104 @ 0x450 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #1312 @ 0x520 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3356] @ 4a14 │ │ │ │ │ - ldr r3, [pc, #-3356] @ 4a18 │ │ │ │ │ + ldr r2, [pc, #-2516] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-2516] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1120 @ 0x460 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1312 @ 0x520 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r5, [sp, #1176] @ 0x498 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1184] @ 0x4a0 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr ip, [sp, #1040] @ 0x410 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + ldr r5, [sp, #1048] @ 0x418 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1728] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #1728] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #-2904] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-2904] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1232 @ 0x4d0 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + add r1, sp, #1440 @ 0x5a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1620] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #1620] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #-3000] @ 48c4 │ │ │ │ │ + ldr r3, [pc, #-3000] @ 48c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1440 @ 0x5a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ - ldrd r8, [r1, #-8] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #140] @ 0x8c │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1164] @ 0x48c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #140] @ 0x8c │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r6, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r8, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r6, [sp, #1168] @ 0x490 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #244] @ 0xf4 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #244] @ 0xf4 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ + ldr r4, [sp] │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [r4, lr] │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1164] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #1164] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #1140] @ 5a7c │ │ │ │ │ + ldr r3, [pc, #1140] @ 5a80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1200 @ 0x4b0 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1392 @ 0x570 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - add r1, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1060] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #1060] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #1040] @ 5a7c │ │ │ │ │ + ldr r3, [pc, #1040] @ 5a80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #1392 @ 0x570 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #220] @ 0xdc │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r3, [sp, #876] @ 0x36c │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #220] @ 0xdc │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - strd r0, [r5, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r6, [sp, #868] @ 0x364 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #1144] @ 0x478 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + ldr r4, [sp, #1136] @ 0x470 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #600] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #600] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #656] @ 5a7c │ │ │ │ │ + ldr r3, [pc, #656] @ 5a80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1104 @ 0x450 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1296 @ 0x510 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #496] @ 5fb8 │ │ │ │ │ - ldr r3, [pc, #496] @ 5fbc │ │ │ │ │ + ldr r2, [pc, #556] @ 5a7c │ │ │ │ │ + ldr r3, [pc, #556] @ 5a80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1088 @ 0x440 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ + add r1, sp, #1296 @ 0x510 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r6, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [fp, #-160] @ 0xffffff60 │ │ │ │ │ + ldrd r8, [fp, #-152] @ 0xffffff68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldr r4, [sp, #872] @ 0x368 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd r6, [r1, #-104] @ 0xffffff98 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldr r6, [sp, #864] @ 0x360 │ │ │ │ │ + strd r0, [r6, sl] │ │ │ │ │ + ldrd r6, [fp, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r8, [fp, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldr r4, [sp, #1140] @ 0x474 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ - ldr r0, [sp, #1300] @ 0x514 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r3, r3, r0 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - add r3, r2, r0 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - add r3, r1, #112 @ 0x70 │ │ │ │ │ - ldr r2, [sp, #1352] @ 0x548 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #1296] @ 0x510 │ │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r4, [sp, #1132] @ 0x46c │ │ │ │ │ + ldr r3, [sp, #1508] @ 0x5e4 │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + add sl, sl, r3 │ │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ + ldr r9, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, r8, r3 │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ + add r1, r2, r3 │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, r8, r3 │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + add r1, r9, r3 │ │ │ │ │ + ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ + add r2, r2, r3 │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ + add r1, r7, r3 │ │ │ │ │ + str r1, [sp, #24] │ │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ │ + add r2, r8, r3 │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ + str r2, [sp, #28] │ │ │ │ │ + add r2, r8, r3 │ │ │ │ │ + ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ + str r2, [sp, #32] │ │ │ │ │ + add r2, r8, r3 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ + str r2, [sp, #36] @ 0x24 │ │ │ │ │ + add r2, r8, r3 │ │ │ │ │ + add r3, r9, r3 │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #1568] @ 0x620 │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #1496] @ 0x5d8 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 330 │ │ │ │ │ - add sp, sp, #1296 @ 0x510 │ │ │ │ │ - add sp, sp, #12 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 798 │ │ │ │ │ + add sp, sp, #1520 @ 0x5f0 │ │ │ │ │ + add sp, sp, #4 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ │ │ │ │ │ -00005fc0 : │ │ │ │ │ +00005a84 : │ │ │ │ │ fftw_codelet_q1_8(): │ │ │ │ │ - ldr r2, [pc, #12] @ 5fd4 │ │ │ │ │ - ldr r1, [pc, #12] @ 5fd8 │ │ │ │ │ + ldr r2, [pc, #12] @ 5a98 │ │ │ │ │ + ldr r1, [pc, #12] @ 5a9c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_difsq_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffa02c │ │ │ │ │ + .word 0xffffa568 │ │ │ ├── t1_10.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6920 (bytes into file) │ │ │ │ │ + Start of section headers: 6956 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1b08: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1b2c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001268 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001548 000530 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00129c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00129c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00129c 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0012a2 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0012aa 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001a78 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0012ea 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0012ea 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001318 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 001498 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001a90 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00128c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00156c 000530 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0012c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0012c0 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0012c0 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0012c6 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0012ce 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 001a9c 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00130e 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00130e 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00133c 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0014bc 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 001ab4 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4684 FUNC LOCAL DEFAULT 1 t1_10 │ │ │ │ │ - 3: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000090 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001230 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 0000124c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00001260 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4720 FUNC LOCAL DEFAULT 1 t1_10 │ │ │ │ │ + 3: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000000a0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001254 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001270 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00001284 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 21: 0000124c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_10 │ │ │ │ │ + 21: 00001270 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_10 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,175 +1,175 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1548 contains 166 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x156c contains 166 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000006c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000070 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000110 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000124 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000013c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000154 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000168 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000018c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000021c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000238 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000024c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000264 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000027c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000290 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000031c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000334 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000348 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000408 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000454 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000470 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000484 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000049c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000514 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000528 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000548 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000056c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000580 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000594 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000060c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000654 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000670 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000684 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000069c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000070c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000728 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000073c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000754 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000076c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000780 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000814 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000082c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000840 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000884 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000910 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000928 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000094c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000960 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000978 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000abc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ad0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000be8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ca0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dfc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ea0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ebc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fcc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fe8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001014 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001020 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001038 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001050 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001060 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001074 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001088 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000110c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001120 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001134 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001150 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000116c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000118c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000125c 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00001260 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000007c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000080 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000104 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000120 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000134 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000014c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000178 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000019c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000022c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000025c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000274 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000300 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000314 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000032c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000344 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000358 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000404 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000418 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000464 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000480 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000494 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000500 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000524 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000538 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000558 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000057c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000590 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000061c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000664 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000680 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000694 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000071c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000764 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000080c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000824 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000894 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000090c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000920 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000938 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000095c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000970 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000acc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ae0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000afc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cc4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ce0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ddc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000df0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ecc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ee8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000efc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fdc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ff8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001024 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001030 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001048 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001060 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001070 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001084 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001098 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001100 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000111c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001130 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001144 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001160 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000117c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000119c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001280 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00001284 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1a78 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1a9c contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,83 +1,87 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_10(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #332 @ 0x14c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #332 @ 0x14c │ │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ │ ldr r1, [sp, #372] @ 0x174 │ │ │ │ │ - ldr lr, [pc, #76] @ 6c │ │ │ │ │ + ldr lr, [pc, #76] @ 7c │ │ │ │ │ cmp r3, r1 │ │ │ │ │ add lr, pc, lr │ │ │ │ │ - bge 1228 │ │ │ │ │ + bge 1238 │ │ │ │ │ ldr r1, [sp, #376] @ 0x178 │ │ │ │ │ - ldr r4, [pc, #60] @ 70 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #56] @ 80 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #320] @ 0x140 │ │ │ │ │ ldr lr, [lr, r4] │ │ │ │ │ + str fp, [sp, #20] │ │ │ │ │ str r3, [sp, #316] @ 0x13c │ │ │ │ │ add r3, r3, r3, lsl #3 │ │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ │ add sl, r2, r3, lsl #4 │ │ │ │ │ - ldr r1, [lr] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #324] @ 0x144 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ str sl, [sp, #4] │ │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ │ - str fp, [sp, #20] │ │ │ │ │ - b 98 │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + str r1, [sp, #324] @ 0x144 │ │ │ │ │ + b a8 │ │ │ │ │ .word 0x00000044 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #316] @ 0x13c │ │ │ │ │ - ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ - ldrd r6, [ip, r3] │ │ │ │ │ - add r1, ip, r3 │ │ │ │ │ + ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r0, r3] │ │ │ │ │ add r2, r0, r3 │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ + add r1, ip, r3 │ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ strd r8, [sp, #48] @ 0x30 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ │ lsl r4, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd r0, [r1, r4] │ │ │ │ │ - ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ ldrd r6, [r2, r4] │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -87,35 +91,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -132,36 +136,36 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - lsl r6, lr, #5 │ │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + lsl r6, lr, #5 │ │ │ │ │ ldrd r4, [r1, r6] │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -171,49 +175,49 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ lsl r6, lr, #3 │ │ │ │ │ ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ + ldrd r4, [r1, r6] │ │ │ │ │ str r6, [sp, #24] │ │ │ │ │ + ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r4, [r1, r6] │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -223,51 +227,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ ldr r6, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ add r3, r6, lr │ │ │ │ │ lsl r8, r3, #3 │ │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ + str r8, [sp, #76] @ 0x4c │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -277,51 +281,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - add r9, lr, lr, lsl #1 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ + add r9, lr, lr, lsl #1 │ │ │ │ │ + ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ str r9, [sp, #144] @ 0x90 │ │ │ │ │ lsl r9, r9, #4 │ │ │ │ │ ldrd r6, [r2, r9] │ │ │ │ │ str r9, [sp, #312] @ 0x138 │ │ │ │ │ - ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldrd r4, [r1, r9] │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -331,19 +335,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -368,106 +372,106 @@ │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r8, [sp, #168] @ 0xa8 │ │ │ │ │ strd r6, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + strd r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r8, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r4, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - lsl r7, lr, #4 │ │ │ │ │ - ldrd r4, [ip, r7] │ │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ + lsl r7, lr, #4 │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [ip, r7] │ │ │ │ │ ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -477,51 +481,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldr fp, [sp, #144] @ 0x90 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ lsl fp, fp, #3 │ │ │ │ │ - ldrd r4, [ip, fp] │ │ │ │ │ ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ - str fp, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ + str fp, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -529,51 +533,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ sub r3, r5, lr │ │ │ │ │ lsl r9, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldrd r4, [ip, r9] │ │ │ │ │ - str r9, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [r1, r9] │ │ │ │ │ ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ + str r9, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -583,72 +587,72 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ lsl sl, lr, #6 │ │ │ │ │ - ldrd r4, [ip, sl] │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ str sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldrd r6, [r1, sl] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -662,64 +666,64 @@ │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #96] @ 0x60 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd sl, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -740,95 +744,95 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd sl, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2540] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2540] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2540] @ 84 │ │ │ │ │ + ldr r3, [pc, #-2540] @ 88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r3, [pc, #-2580] @ 7c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2584] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2652] @ 80 │ │ │ │ │ - ldr r3, [pc, #-2652] @ 84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2660] @ 90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2668] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2672] @ 88 │ │ │ │ │ - ldr r3, [pc, #-2672] @ 8c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2680] @ 98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2688] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2728] @ 80 │ │ │ │ │ - ldr r3, [pc, #-2728] @ 84 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2736] @ 90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2744] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2748] @ 88 │ │ │ │ │ - ldr r3, [pc, #-2748] @ 8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2756] @ 98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2764] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -838,38 +842,38 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, r7] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r7, ip] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -891,30 +895,30 @@ │ │ │ │ │ ldrd r4, [sp, #224] @ 0xe0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3032] @ 74 │ │ │ │ │ - ldr r3, [pc, #-3032] @ 78 │ │ │ │ │ + ldr r2, [pc, #-3032] @ 84 │ │ │ │ │ + ldr r3, [pc, #-3032] @ 88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r3, [pc, #-3072] @ 7c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3076] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -926,91 +930,91 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3136] @ 80 │ │ │ │ │ - ldr r3, [pc, #-3136] @ 84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3144] @ 90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3152] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3156] @ 88 │ │ │ │ │ - ldr r3, [pc, #-3156] @ 8c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3164] @ 98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3172] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3212] @ 80 │ │ │ │ │ - ldr r3, [pc, #-3212] @ 84 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3220] @ 90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3228] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3232] @ 88 │ │ │ │ │ - ldr r3, [pc, #-3232] @ 8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3240] @ 98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3248] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r7, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r7, r4] │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1027,92 +1031,92 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #76] @ 0x4c │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1024] @ 1230 │ │ │ │ │ - ldr r3, [pc, #1024] @ 1234 │ │ │ │ │ + ldr r2, [pc, #1044] @ 1254 │ │ │ │ │ + ldr r3, [pc, #1044] @ 1258 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r3, [pc, #984] @ 1238 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1000] @ 125c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #912] @ 123c │ │ │ │ │ - ldr r3, [pc, #912] @ 1240 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #924] @ 1260 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #916] @ 1264 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #892] @ 1244 │ │ │ │ │ - ldr r3, [pc, #892] @ 1248 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #904] @ 1268 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #896] @ 126c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #836] @ 123c │ │ │ │ │ - ldr r3, [pc, #836] @ 1240 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #848] @ 1260 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #840] @ 1264 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #816] @ 1244 │ │ │ │ │ - ldr r3, [pc, #816] @ 1248 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #828] @ 1268 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #820] @ 126c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1120,39 +1124,39 @@ │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, sl │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ @@ -1176,30 +1180,30 @@ │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #528] @ 1230 │ │ │ │ │ - ldr r3, [pc, #528] @ 1234 │ │ │ │ │ + ldr r2, [pc, #548] @ 1254 │ │ │ │ │ + ldr r3, [pc, #548] @ 1258 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #24] │ │ │ │ │ - ldr r3, [pc, #488] @ 1238 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #504] @ 125c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1211,50 +1215,50 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #424] @ 123c │ │ │ │ │ - ldr r3, [pc, #424] @ 1240 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #436] @ 1260 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #428] @ 1264 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #404] @ 1244 │ │ │ │ │ - ldr r3, [pc, #404] @ 1248 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #416] @ 1268 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #408] @ 126c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #348] @ 123c │ │ │ │ │ - ldr r3, [pc, #348] @ 1240 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #360] @ 1260 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #352] @ 1264 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #328] @ 1244 │ │ │ │ │ - ldr r3, [pc, #328] @ 1248 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #340] @ 1268 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #332] @ 126c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1262,41 +1266,41 @@ │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, sl │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ ldr r6, [sp, #16] │ │ │ │ │ ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ strd r0, [r6, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -1310,45 +1314,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ ldr r2, [sp, #324] @ 0x144 │ │ │ │ │ + add r3, r3, #144 @ 0x90 │ │ │ │ │ ldr ip, [sp, #32] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ eor r2, lr, r2 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #316] @ 0x13c │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ ldr r2, [sp, #320] @ 0x140 │ │ │ │ │ - add r3, r3, #144 @ 0x90 │ │ │ │ │ + strd r0, [r6, r8] │ │ │ │ │ add r2, ip, r2 │ │ │ │ │ str r2, [sp, #32] │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ ldr r2, [sp, #372] @ 0x174 │ │ │ │ │ - ldr r3, [sp, #316] @ 0x13c │ │ │ │ │ - ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - strd r0, [r6, r8] │ │ │ │ │ - bne 90 │ │ │ │ │ + bne a0 │ │ │ │ │ add sp, sp, #332 @ 0x14c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ │ │ │ │ │ -0000124c : │ │ │ │ │ +00001270 : │ │ │ │ │ fftw_codelet_t1_10(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1260 │ │ │ │ │ - ldr r1, [pc, #12] @ 1264 │ │ │ │ │ + ldr r2, [pc, #12] @ 1284 │ │ │ │ │ + ldr r1, [pc, #12] @ 1288 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffeda0 │ │ │ │ │ + .word 0xffffed7c │ │ │ ├── t1_12.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 7516 (bytes into file) │ │ │ │ │ + Start of section headers: 7536 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1d5c: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1d70: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00145c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00171c 0005b0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001490 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001490 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001490 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 001496 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00149e 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001ccc 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0014de 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0014de 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00150c 000160 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 00166c 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001ce4 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001470 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001730 0005b0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0014a4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0014a4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0014a4 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0014aa 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0014b2 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 001ce0 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 0014f2 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0014f2 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001520 000160 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 001680 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 001cf8 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 22 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 5184 FUNC LOCAL DEFAULT 1 t1_12 │ │ │ │ │ - 3: 00000070 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000084 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001454 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 5204 FUNC LOCAL DEFAULT 1 t1_12 │ │ │ │ │ + 3: 00000084 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000098 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001468 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 19: 00001440 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_12 │ │ │ │ │ + 19: 00001454 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_12 │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,96 +1,96 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x171c contains 182 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1730 contains 182 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000070 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000074 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000104 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000120 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000134 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000014c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000164 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000178 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000200 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000218 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000022c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000024c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000258 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000278 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000284 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000029c 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002fc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000030c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000035c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000378 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000038c 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d0 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000420 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000043c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000450 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000468 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000480 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000494 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000500 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000530 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000544 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000055c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000568 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000588 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005ac 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d8 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000060c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000061c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000066c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000688 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000069c 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006cc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e0 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000728 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000758 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000770 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000079c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007e4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000800 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000814 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000082c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000844 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000858 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000870 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000087c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000089c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008a8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008dc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ec 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000920 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000930 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000978 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000994 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009c4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009dc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f0 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000084 00000e19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000088 00000f1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000114 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000130 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000144 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000015c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000174 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000188 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000020c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000224 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000238 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000258 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000264 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000284 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000290 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d4 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002ec 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000308 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000318 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000368 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000384 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000398 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003dc 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000444 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000470 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000488 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000049c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004d8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000508 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000520 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000538 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000054c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000564 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000570 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000590 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000059c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b4 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e0 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000614 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000624 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000674 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000690 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a4 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006bc 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e8 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000730 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000760 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000778 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007a4 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007ec 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000808 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000081c 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000834 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000084c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000860 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000878 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000884 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a4 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008b0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c8 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008e4 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f4 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000090c 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000928 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000938 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000980 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000099c 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009b0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009d0 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009fc 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000a44 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a60 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a74 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000a90 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000aa8 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000abc 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000b10 0000101c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ @@ -177,15 +177,15 @@ │ │ │ │ │ 0000132c 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001348 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001368 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001388 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000013b0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013d0 0000111c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013f0 0000121c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001450 0000141d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00001454 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001464 0000141d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00001468 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1ccc contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1ce0 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001502 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,87 +1,91 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_12(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #364 @ 0x16c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r3 │ │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #364 @ 0x16c │ │ │ │ │ + ldr lr, [sp, #400] @ 0x190 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ ldr r1, [sp, #404] @ 0x194 │ │ │ │ │ - ldr ip, [pc, #80] @ 70 │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ - add ip, pc, ip │ │ │ │ │ - str r0, [sp, #32] │ │ │ │ │ + ldr r3, [pc, #84] @ 84 │ │ │ │ │ + cmp lr, r1 │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ bge 1438 │ │ │ │ │ ldr r1, [sp, #408] @ 0x198 │ │ │ │ │ - ldr lr, [pc, #60] @ 74 │ │ │ │ │ + ldr r4, [pc, #68] @ 88 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #352] @ 0x160 │ │ │ │ │ - ldr ip, [ip, lr] │ │ │ │ │ + ldr r3, [r3, r4] │ │ │ │ │ str r6, [sp, #12] │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ - str r1, [sp, #356] @ 0x164 │ │ │ │ │ - add r1, r3, #1 │ │ │ │ │ - add r3, r1, r1, lsl #2 │ │ │ │ │ - add r3, r1, r3, lsl #1 │ │ │ │ │ - add r7, r2, r3, lsl #4 │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r3, [r3] │ │ │ │ │ + str r3, [sp, #356] @ 0x164 │ │ │ │ │ + add r3, lr, #1 │ │ │ │ │ + str r3, [sp, #348] @ 0x15c │ │ │ │ │ + mov r3, #176 @ 0xb0 │ │ │ │ │ + mov r1, r3 │ │ │ │ │ + mla r1, lr, r3, r1 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #348] @ 0x15c │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ + add r7, r2, r1 │ │ │ │ │ str r7, [sp] │ │ │ │ │ - b 8c │ │ │ │ │ - .word 0x00000048 │ │ │ │ │ + b a0 │ │ │ │ │ + .word 0x0000004c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #348] @ 0x15c │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ │ add lr, r3, r1 │ │ │ │ │ ldrd r2, [r3, r1] │ │ │ │ │ add ip, r0, r1 │ │ │ │ │ - strd r2, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ add r1, r1, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - add r5, lr, r3, lsl #5 │ │ │ │ │ - lsl r4, r3, #5 │ │ │ │ │ + str lr, [sp, #4] │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + strd r2, [sp, #96] @ 0x60 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r6, r4 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + lsl r1, r4, #5 │ │ │ │ │ + ldrd r4, [lr, r1] │ │ │ │ │ + add r6, lr, r1 │ │ │ │ │ + add r7, ip, r1 │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - add r7, ip, r6 │ │ │ │ │ ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #4] │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ + str r6, [sp, #88] @ 0x58 │ │ │ │ │ str r7, [sp, #92] @ 0x5c │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, r1] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -91,48 +95,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r7, [sp, #92] @ 0x5c │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r4, [r5, r6] │ │ │ │ │ + ldrd r4, [r6, r1] │ │ │ │ │ ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ │ - add r7, r6, r7 │ │ │ │ │ - ldrd r6, [r7] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -142,19 +145,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -164,96 +167,96 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-480] @ 78 │ │ │ │ │ - ldr r3, [pc, #-480] @ 7c │ │ │ │ │ + ldr r2, [pc, #-472] @ 8c │ │ │ │ │ + ldr r3, [pc, #-472] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-524] @ 78 │ │ │ │ │ - ldr r3, [pc, #-524] @ 7c │ │ │ │ │ + ldr r2, [pc, #-516] @ 8c │ │ │ │ │ + ldr r3, [pc, #-516] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #296 @ 0x128 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-568] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-564] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #304 @ 0x130 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-636] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-632] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - add r3, r1, r1, lsl #3 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + lsl r7, r4, #3 │ │ │ │ │ + add r3, r7, r4 │ │ │ │ │ + lsl r6, r3, #3 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r4, [lr, sl] │ │ │ │ │ + str r7, [sp, #24] │ │ │ │ │ + ldrd r4, [lr, r6] │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - lsl r7, r1, #3 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r7, [sp, #24] │ │ │ │ │ - str sl, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ - ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -263,102 +266,101 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r5, r1, r1, lsl #2 │ │ │ │ │ - lsl r4, r5, #3 │ │ │ │ │ - ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ + add sl, r4, r4, lsl #2 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + str sl, [sp, #64] @ 0x40 │ │ │ │ │ + lsl sl, sl, #3 │ │ │ │ │ + ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r4, [lr, sl] │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str sl, [sp, #344] @ 0x158 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - ldrd r4, [lr, r7] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r4, [lr, r7] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r6, [r7, ip] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -368,116 +370,116 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1264] @ 78 │ │ │ │ │ - ldr r3, [pc, #-1264] @ 7c │ │ │ │ │ + ldr r2, [pc, #-1252] @ 8c │ │ │ │ │ + ldr r3, [pc, #-1252] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1308] @ 78 │ │ │ │ │ - ldr r3, [pc, #-1308] @ 7c │ │ │ │ │ + ldr r2, [pc, #-1296] @ 8c │ │ │ │ │ + ldr r3, [pc, #-1296] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #312 @ 0x138 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-1352] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1344] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #320 @ 0x140 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-1420] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1412] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + add r8, r4, r4, lsl #1 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - add r4, r1, r1, lsl #1 │ │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r4, r4, #4 │ │ │ │ │ - mov r8, r4 │ │ │ │ │ + lsl r5, r8, #4 │ │ │ │ │ + str r8, [sp, #72] @ 0x48 │ │ │ │ │ + mov r8, r5 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ ldrd r6, [ip, r8] │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ str r8, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -487,103 +489,103 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - lsl r4, r1, #4 │ │ │ │ │ - mov fp, r4 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + str fp, [sp, #40] @ 0x28 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str fp, [sp, #40] @ 0x28 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ + ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - lsl r4, r5, #4 │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r7, r4 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + lsl r5, r5, #4 │ │ │ │ │ ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #72] @ 0x48 │ │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -593,114 +595,114 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #224] @ 0xe0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2052] @ 78 │ │ │ │ │ - ldr r3, [pc, #-2052] @ 7c │ │ │ │ │ + ldr r2, [pc, #-2040] @ 8c │ │ │ │ │ + ldr r3, [pc, #-2040] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2096] @ 78 │ │ │ │ │ - ldr r3, [pc, #-2096] @ 7c │ │ │ │ │ + ldr r2, [pc, #-2084] @ 8c │ │ │ │ │ + ldr r3, [pc, #-2084] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #328 @ 0x148 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-2140] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2132] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #336 @ 0x150 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-2208] @ 80 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2200] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ - mov sl, r4 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ │ + mov r6, r5 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -709,55 +711,53 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r6, #88 @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - add r3, r1, r5, lsl #1 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + mul r6, r4, r6 │ │ │ │ │ + ldrd r4, [lr, r6] │ │ │ │ │ str r6, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -768,53 +768,53 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - sub r3, r7, r1 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - mov r3, r4 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + sub r3, r7, r4 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ ldrd r6, [ip, r3] │ │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -825,63 +825,63 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2872] @ 78 │ │ │ │ │ - ldr r3, [pc, #-2872] @ 7c │ │ │ │ │ + ldr r2, [pc, #-2852] @ 8c │ │ │ │ │ + ldr r3, [pc, #-2852] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2924] @ 78 │ │ │ │ │ - ldr r3, [pc, #-2924] @ 7c │ │ │ │ │ + ldr r2, [pc, #-2904] @ 8c │ │ │ │ │ + ldr r3, [pc, #-2904] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2956] @ 80 │ │ │ │ │ + ldr r3, [pc, #-2936] @ 94 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ @@ -893,15 +893,15 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-3024] @ 80 │ │ │ │ │ + ldr r3, [pc, #-3004] @ 94 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ @@ -913,16 +913,16 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -935,22 +935,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -962,141 +962,141 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + mov r2, sl │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [lr, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ ldr r8, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [ip, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r4, r8] │ │ │ │ │ + strd r0, [r5, r8] │ │ │ │ │ ldrd r8, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r6, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ ldrd r4, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr fp, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ @@ -1148,16 +1148,16 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ @@ -1167,26 +1167,26 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ @@ -1196,51 +1196,51 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ strd r0, [lr, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ @@ -1250,35 +1250,35 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ ldrd r4, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #24] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ @@ -1329,18 +1329,18 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1349,26 +1349,26 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ @@ -1378,118 +1378,123 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r2, r9] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ ldrd r4, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #344] @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, r9] │ │ │ │ │ + ldr sl, [sp, #344] @ 0x158 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldr r0, [sp, #356] @ 0x164 │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - eor r1, r1, r0 │ │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldr r1, [sp, #356] @ 0x164 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + eor r1, r4, r1 │ │ │ │ │ str r1, [sp, #12] │ │ │ │ │ - ldr r1, [sp, #352] @ 0x160 │ │ │ │ │ add r3, r3, #176 @ 0xb0 │ │ │ │ │ + ldr r1, [sp, #352] @ 0x160 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + ldr r3, [sp, #348] @ 0x15c │ │ │ │ │ add r2, r2, r1 │ │ │ │ │ str r2, [sp, #20] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r2, [sp, #404] @ 0x194 │ │ │ │ │ - ldr r3, [sp, #348] @ 0x15c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 84 │ │ │ │ │ + bne 98 │ │ │ │ │ add sp, sp, #364 @ 0x16c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00001440 : │ │ │ │ │ +00001454 : │ │ │ │ │ fftw_codelet_t1_12(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1454 │ │ │ │ │ - ldr r1, [pc, #12] @ 1458 │ │ │ │ │ + ldr r2, [pc, #12] @ 1468 │ │ │ │ │ + ldr r1, [pc, #12] @ 146c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffebac │ │ │ │ │ + .word 0xffffeb98 │ │ │ ├── t1_15.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 11568 (bytes into file) │ │ │ │ │ + Start of section headers: 11592 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x2d30: │ │ │ │ │ +There are 14 section headers, starting at offset 0x2d48: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 002060 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 002340 000960 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 002094 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 002094 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 002094 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00209a 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0020a2 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 002ca0 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0020e2 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0020e2 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 002110 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 002290 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 002cb8 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 002078 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 002358 000960 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0020ac 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0020ac 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0020ac 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0020b2 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0020ba 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 002cb8 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 0020fa 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0020fa 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 002128 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0022a8 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 002cd0 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 8260 FUNC LOCAL DEFAULT 1 t1_15 │ │ │ │ │ - 3: 00000068 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001e80 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001ea8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00002058 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 8284 FUNC LOCAL DEFAULT 1 t1_15 │ │ │ │ │ + 3: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000090 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001e8c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001eb4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00002070 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 21: 00002044 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_15 │ │ │ │ │ + 21: 0000205c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_15 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,309 +1,309 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2340 contains 300 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2358 contains 300 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000068 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -0000006c 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000114 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000128 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000140 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000158 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000016c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000208 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000021c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000234 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000260 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000026c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000284 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000031c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000330 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000037c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000398 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000440 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000045c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000488 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000500 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000051c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000530 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000548 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000560 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000574 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000610 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000624 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000638 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000650 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000069c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000710 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000754 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000770 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000784 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000079c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000824 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000850 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000864 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000087c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000090c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000924 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000934 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000940 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000095c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000096c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000afc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000da8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ea4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fe4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001010 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000102c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001048 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001074 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001090 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001104 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001120 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000112c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001148 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000115c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001178 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001194 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001208 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001224 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001254 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000126c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001278 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001294 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001300 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000131c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000132c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001348 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001364 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001380 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000139c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001414 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001434 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001448 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001468 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001488 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000149c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001508 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001524 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001534 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001550 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000156c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001588 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001604 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000161c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001638 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000164c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000166c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001688 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000169c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001724 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001738 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001750 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000176c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001780 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001804 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001820 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000182c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001844 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001864 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000187c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000189c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001904 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000191c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001954 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001968 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001980 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000199c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ab4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ad4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001af4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001be4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ce8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001db0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001de8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dfc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ed0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ef8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ff4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002054 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00002058 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000007c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000080 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000104 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000120 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000134 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000014c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000178 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000214 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000228 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000240 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000024c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000026c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000278 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000290 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000310 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000328 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000033c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000388 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000044c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000468 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000047c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000494 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000508 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000524 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000538 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000550 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000568 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000057c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000600 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000618 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000062c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000640 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000704 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000718 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000075c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000778 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000078c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000800 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000814 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000082c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000858 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000086c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000884 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000914 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000092c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000093c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000948 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000964 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000974 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000990 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ebc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000efc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fe8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001014 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001030 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000104c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001078 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001094 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001108 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001124 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001130 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000114c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000117c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001198 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000120c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001228 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001244 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001258 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001270 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000127c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001298 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001320 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001330 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000134c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001368 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001400 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001418 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000144c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000146c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000148c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000150c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001528 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001538 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001554 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001570 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000158c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001620 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000163c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001650 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001670 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000168c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000170c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001728 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000173c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001754 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001770 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001784 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001794 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001808 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001824 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001830 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001848 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001868 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001880 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001908 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001920 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000193c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001958 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000196c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001984 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001aa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ab8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ad8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001af8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ba0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001be8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ccc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001da0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001db4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ed4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ef0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001efc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ff8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000206c 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00002070 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x2ca0 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x2cb8 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,156 +1,159 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_15(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #492 @ 0x1ec │ │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ ldr r1, [sp, #532] @ 0x214 │ │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ - ldr ip, [pc, #72] @ 68 │ │ │ │ │ + ldr lr, [pc, #72] @ 7c │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - add ip, pc, ip │ │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ │ - bge 203c │ │ │ │ │ + add lr, pc, lr │ │ │ │ │ + bge 2040 │ │ │ │ │ ldr r1, [sp, #536] @ 0x218 │ │ │ │ │ - ldr lr, [pc, #52] @ 6c │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #52] @ 80 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr ip, [ip, lr] │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ + str ip, [sp, #32] │ │ │ │ │ str r3, [sp, #476] @ 0x1dc │ │ │ │ │ rsb r3, r3, r3, lsl #3 │ │ │ │ │ add r7, r2, r3, lsl #5 │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #484] @ 0x1e4 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ str r7, [sp, #4] │ │ │ │ │ - b 84 │ │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ │ + str r1, [sp, #484] @ 0x1e4 │ │ │ │ │ + b 98 │ │ │ │ │ .word 0x00000040 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #476] @ 0x1dc │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ - ldrd r8, [ip, r1] │ │ │ │ │ - add r2, ip, r1 │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldrd r6, [r0, r1] │ │ │ │ │ - add r4, ip, ip, lsl #2 │ │ │ │ │ - add r3, r0, r1 │ │ │ │ │ - lsl r0, r4, #3 │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - strd r6, [sp, #72] @ 0x48 │ │ │ │ │ - add r7, r3, lr │ │ │ │ │ - str r7, [sp, #472] @ 0x1d8 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldrd r8, [ip, r3] │ │ │ │ │ + add r1, ip, r3 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + add r2, r0, r3 │ │ │ │ │ + ldrd r6, [r0, r3] │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ strd r8, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, ip, ip, lsl #2 │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + add r4, r1, lr │ │ │ │ │ + ldrd r0, [r1, lr] │ │ │ │ │ + add r5, r2, lr │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ - ldrd r0, [r0, r2] │ │ │ │ │ ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ - add r5, r2, r4, lsl #3 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + ldrd r6, [r2, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - str lr, [sp, #20] │ │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ │ - str r5, [sp, #116] @ 0x74 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + str r4, [sp, #116] @ 0x74 │ │ │ │ │ + str r5, [sp, #472] @ 0x1d8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r5, [sp, #116] @ 0x74 │ │ │ │ │ - ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ │ - ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #116] @ 0x74 │ │ │ │ │ + ldr r9, [sp, #472] @ 0x1d8 │ │ │ │ │ + ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r4, [r4, lr] │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -158,29 +161,29 @@ │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-460] @ 74 │ │ │ │ │ - ldr r3, [pc, #-460] @ 78 │ │ │ │ │ + ldr r2, [pc, #-452] @ 88 │ │ │ │ │ + ldr r3, [pc, #-452] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-504] @ 74 │ │ │ │ │ - ldr r3, [pc, #-504] @ 78 │ │ │ │ │ + ldr r2, [pc, #-496] @ 88 │ │ │ │ │ + ldr r3, [pc, #-496] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -191,15 +194,15 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-576] @ 70 │ │ │ │ │ + ldr r3, [pc, #-568] @ 84 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -210,60 +213,60 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-672] @ 70 │ │ │ │ │ + ldr r3, [pc, #-664] @ 84 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - add r5, ip, ip, lsl #1 │ │ │ │ │ - lsl r6, r5, #4 │ │ │ │ │ - ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ + add r4, ip, ip, lsl #1 │ │ │ │ │ + ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ + lsl r6, r4, #4 │ │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r4, [r1, r6] │ │ │ │ │ - ldrd r6, [r6, r2] │ │ │ │ │ + ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldrd r6, [r6, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -273,52 +276,52 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ - add r3, ip, ip, lsl #3 │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - lsl r6, ip, #3 │ │ │ │ │ - ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ - str r6, [sp, #32] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ - ldrd r4, [r1, r7] │ │ │ │ │ - ldrd r6, [r7, r2] │ │ │ │ │ + lsl r6, ip, #3 │ │ │ │ │ + add r3, r6, ip │ │ │ │ │ + lsl r8, r3, #3 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + str r6, [sp, #24] │ │ │ │ │ + ldrd r4, [r1, r8] │ │ │ │ │ + ldrd r6, [r2, r8] │ │ │ │ │ + ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ + str r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -328,51 +331,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - add r3, ip, r4, lsl #1 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r2, r8] │ │ │ │ │ - str r8, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + mov r8, #88 @ 0x58 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ │ + mul r8, ip, r8 │ │ │ │ │ + ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + ldrd r6, [r2, r8] │ │ │ │ │ + str r8, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -382,47 +384,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ │ - ldrd r8, [r3, #-224] @ 0xffffff20 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ │ + ldrd r8, [r3, #-224] @ 0xffffff20 │ │ │ │ │ ldrd sl, [r3, #-216] @ 0xffffff28 │ │ │ │ │ + ldrd r4, [r7, r6] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - ldrd r4, [r1, r6] │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -432,19 +434,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -458,38 +460,38 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ sub r3, r6, ip │ │ │ │ │ lsl sl, r3, #4 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldrd r4, [r7, sl] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ str sl, [sp, #112] @ 0x70 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - ldrd sl, [r3, #-8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd sl, [r3, #-8] │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -499,51 +501,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ lsl fp, ip, #5 │ │ │ │ │ - ldrd r4, [r7, fp] │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - str fp, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + str fp, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r4, [r7, fp] │ │ │ │ │ ldrd r6, [r1, fp] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -551,111 +553,111 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [pc, #-2132] @ 70 │ │ │ │ │ + ldr r3, [pc, #-2120] @ 84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2172] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2172] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2160] @ 88 │ │ │ │ │ + ldr r3, [pc, #-2160] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -670,22 +672,22 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2252] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2252] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2240] @ 88 │ │ │ │ │ + ldr r3, [pc, #-2240] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-2268] @ 70 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #-2264] @ 84 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ @@ -707,23 +709,23 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2376] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2376] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2364] @ 88 │ │ │ │ │ + ldr r3, [pc, #-2364] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-2392] @ 70 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2396] @ 84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -741,32 +743,32 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-2496] @ 70 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2492] @ 84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2544] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2544] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2532] @ 88 │ │ │ │ │ + ldr r3, [pc, #-2532] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -776,37 +778,37 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ - lsl r9, r5, #3 │ │ │ │ │ - ldrd r4, [r7, r9] │ │ │ │ │ - str r9, [sp, #96] @ 0x60 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - ldrd sl, [r3, #-184] @ 0xffffff48 │ │ │ │ │ + lsl r9, r5, #3 │ │ │ │ │ + ldrd r4, [r7, r9] │ │ │ │ │ ldrd r6, [r1, r9] │ │ │ │ │ - ldrd r8, [r3, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd sl, [r3, #-184] @ 0xffffff48 │ │ │ │ │ + str r9, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-192] @ 0xffffff40 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -817,51 +819,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ lsl r5, r5, #5 │ │ │ │ │ - mov r8, r5 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ ldrd r4, [r5, r7] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - str r8, [sp, #104] @ 0x68 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + str ip, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -872,55 +874,54 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - lsl r5, ip, #6 │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ - mov r8, r5 │ │ │ │ │ - add r2, r7, ip, lsl #6 │ │ │ │ │ - ldrd r4, [r5, r7] │ │ │ │ │ - str r8, [sp, #56] @ 0x38 │ │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + lsl r8, ip, #6 │ │ │ │ │ + add r5, r7, r8 │ │ │ │ │ + ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + str r8, [sp, #64] @ 0x40 │ │ │ │ │ + add r2, r1, r8 │ │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r4, [r7, r8] │ │ │ │ │ ldrd r6, [r1, r8] │ │ │ │ │ - add fp, r1, r8 │ │ │ │ │ ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str fp, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -931,48 +932,48 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r4, [r2, lr] │ │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ + ldrd r6, [r2, lr] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -983,72 +984,72 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ - lsl fp, ip, #4 │ │ │ │ │ - add r5, r7, ip, lsl #4 │ │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r4, [r7, fp] │ │ │ │ │ - str fp, [sp, #64] @ 0x40 │ │ │ │ │ - strd r4, [sp, #152] @ 0x98 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - add r9, r1, fp │ │ │ │ │ - str r9, [sp, #144] @ 0x90 │ │ │ │ │ + lsl fp, ip, #4 │ │ │ │ │ + add r1, r7, fp │ │ │ │ │ ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ + str fp, [sp, #72] @ 0x48 │ │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldrd r4, [r7, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + add lr, r1, fp │ │ │ │ │ ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str lr, [sp, #144] @ 0x90 │ │ │ │ │ + strd r4, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1059,48 +1060,48 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ - ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r4, [r1, lr] │ │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ strd r4, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1111,124 +1112,124 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #152] @ 0x98 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + strd r4, [sp, #152] @ 0x98 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldr r3, [pc, #3568] @ 1e80 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3572] @ 1e8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3512] @ 1e84 │ │ │ │ │ - ldr r3, [pc, #3512] @ 1e88 │ │ │ │ │ + ldr r2, [pc, #3520] @ 1e90 │ │ │ │ │ + ldr r3, [pc, #3520] @ 1e94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1247,22 +1248,22 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3416] @ 1e84 │ │ │ │ │ - ldr r3, [pc, #3416] @ 1e88 │ │ │ │ │ + ldr r2, [pc, #3424] @ 1e90 │ │ │ │ │ + ldr r3, [pc, #3424] @ 1e94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3400] @ 1e80 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #3400] @ 1e8c │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1289,23 +1290,23 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3272] @ 1e84 │ │ │ │ │ - ldr r3, [pc, #3272] @ 1e88 │ │ │ │ │ + ldr r2, [pc, #3280] @ 1e90 │ │ │ │ │ + ldr r3, [pc, #3280] @ 1e94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3256] @ 1e80 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldr r3, [pc, #3256] @ 1e8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -1326,34 +1327,34 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3140] @ 1e80 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3140] @ 1e8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3084] @ 1e84 │ │ │ │ │ - ldr r3, [pc, #3084] @ 1e88 │ │ │ │ │ + ldr r2, [pc, #3092] @ 1e90 │ │ │ │ │ + ldr r3, [pc, #3092] @ 1e94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1375,149 +1376,149 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3000] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #3000] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #3008] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #3008] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #368 @ 0x170 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2952] @ 1ea4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2956] @ 1eb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2844] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #2844] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2844] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2836] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2824] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #2824] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2824] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2816] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2768] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #2768] @ 1e90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2768] @ 1e98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2760] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2748] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #2748] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2748] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2740] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [lr, r2] │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r7, r2] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r2, sl │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ + ldr ip, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ + strd r0, [r7, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ @@ -1526,132 +1527,132 @@ │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2476] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #2476] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #2484] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #2484] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #272 @ 0x110 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2432] @ 1ea4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2436] @ 1eb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2324] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #2324] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2324] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2316] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2304] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #2304] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2304] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2296] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2248] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #2248] @ 1e90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2248] @ 1e98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2240] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2228] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #2228] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2228] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2220] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [r6, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [r6, r4] │ │ │ │ │ + strd r0, [r6, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1662,80 +1663,80 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r6, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - strd r0, [r6, r4] │ │ │ │ │ + strd r0, [r6, r5] │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1940] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #1940] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1940] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1932] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1920] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #1920] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1920] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1912] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1864] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #1864] @ 1e90 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1872] @ 1e98 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1860] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1848] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #1848] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1848] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1840] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -1746,329 +1747,329 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1728] @ 1ea4 │ │ │ │ │ + ldr r3, [pc, #1736] @ 1eb0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd sl, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1648] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #1648] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #1656] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #1656] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ strd r0, [r7, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #96] @ 0x60 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r8, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ + ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - strd r0, [r8, r5] │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1380] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #1380] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1380] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1372] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1360] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #1360] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1360] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1352] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1304] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #1304] @ 1e90 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1312] @ 1e98 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1300] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1288] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #1288] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1288] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1280] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #1160] @ 1ea4 │ │ │ │ │ + ldr r3, [pc, #1168] @ 1eb0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd sl, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1080] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #1080] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #1088] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #1088] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #96] @ 0x60 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r8, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ + ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r8, r5] │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #796] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #796] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #796] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #788] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #776] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #776] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #776] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #768] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #720] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #720] @ 1e90 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #728] @ 1e98 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #716] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #704] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #704] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #704] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #696] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -2079,304 +2080,309 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #544] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #544] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #552] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #552] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #540] @ 1ea4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r3, [pc, #540] @ 1eb0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr r4, [sp, #472] @ 0x1d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r4, lr] │ │ │ │ │ + ldr r5, [sp, #472] @ 0x1d8 │ │ │ │ │ + strd r0, [r5, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r4, lr] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ strd r0, [r8, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ + ldr fp, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #208] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #208] @ 1e90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #208] @ 1e98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #200] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #188] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #188] @ 1e98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #188] @ 1ea0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #180] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #132] @ 1e8c │ │ │ │ │ - ldr r3, [pc, #132] @ 1e90 │ │ │ │ │ + ldr r2, [pc, #140] @ 1e98 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #128] @ 1e9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #116] @ 1e94 │ │ │ │ │ - ldr r3, [pc, #116] @ 1e98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #116] @ 1ea0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #108] @ 1ea4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - b 1ea8 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + b 1eb4 │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-92] @ 1e9c │ │ │ │ │ - ldr r3, [pc, #-92] @ 1ea0 │ │ │ │ │ + ldr r2, [pc, #-84] @ 1ea8 │ │ │ │ │ + ldr r3, [pc, #-84] @ 1eac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-96] @ 1ea4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r3, [pc, #-96] @ 1eb0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr sl, [sp, #116] @ 0x74 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr sl, [sp, #116] @ 0x74 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd sl, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r2, lr] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr sl, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #16] │ │ │ │ │ - ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr fp, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ add r3, r3, #224 @ 0xe0 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ + ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #476] @ 0x1dc │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ + eor r1, ip, r1 │ │ │ │ │ + str r1, [sp, #32] │ │ │ │ │ ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r0, [sp, #484] @ 0x1e4 │ │ │ │ │ add r2, r2, r1 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ + str r2, [sp, #36] @ 0x24 │ │ │ │ │ ldr r2, [sp, #532] @ 0x214 │ │ │ │ │ - eor r0, ip, r0 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - str r0, [sp, #24] │ │ │ │ │ - bne 7c │ │ │ │ │ + bne 90 │ │ │ │ │ add sp, sp, #492 @ 0x1ec │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00002044 : │ │ │ │ │ +0000205c : │ │ │ │ │ fftw_codelet_t1_15(): │ │ │ │ │ - ldr r2, [pc, #12] @ 2058 │ │ │ │ │ - ldr r1, [pc, #12] @ 205c │ │ │ │ │ + ldr r2, [pc, #12] @ 2070 │ │ │ │ │ + ldr r1, [pc, #12] @ 2074 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffdfa8 │ │ │ │ │ + .word 0xffffdf90 │ │ │ ├── t1_16.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 10744 (bytes into file) │ │ │ │ │ + Start of section headers: 10756 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x29f8: │ │ │ │ │ +There are 14 section headers, starting at offset 0x2a04: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001e58 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 002138 000830 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001e8c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001e8c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001e8c 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 001e92 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 001e9a 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 002968 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 001eda 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001eda 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001f08 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 002088 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 002980 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001e64 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 002144 000830 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001e98 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001e98 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001e98 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001e9e 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 001ea6 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 002974 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 001ee6 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001ee6 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001f14 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 002094 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 00298c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 7740 FUNC LOCAL DEFAULT 1 t1_16 │ │ │ │ │ - 3: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000074 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001e24 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001e3c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00001e50 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 7752 FUNC LOCAL DEFAULT 1 t1_16 │ │ │ │ │ + 3: 00000084 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 0000008c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001e30 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001e48 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00001e5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 21: 00001e3c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_16 │ │ │ │ │ + 21: 00001e48 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_16 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,271 +1,271 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2138 contains 262 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2144 contains 262 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000006c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000070 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000104 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000011c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000084 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000088 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000108 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000134 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000148 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000016c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000188 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000014c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000184 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000001a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000020c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000254 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000254 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000026c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000280 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000298 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000320 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000334 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000354 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000036c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000388 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000414 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000428 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000440 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000046c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000508 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000051c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000540 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000055c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000574 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000590 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000618 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000634 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000648 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000678 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000068c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000708 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000720 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000074c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000770 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000078c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000840 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000085c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000870 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000088c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000090c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000928 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000093c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000958 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000970 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000adc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000034c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000036c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000384 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000040c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000428 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000043c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000046c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000480 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000051c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000530 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000554 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000570 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000062c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000648 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000065c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000674 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000068c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000071c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000734 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000760 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000784 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000808 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000854 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000870 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000884 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000918 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000934 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000948 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000964 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000097c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000990 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ac8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000b84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ba8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000bd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000bec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000c08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000c24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000c40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000c5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000d3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ea0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ed0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ee8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000efc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ff8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001020 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001044 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001060 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000108c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001118 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001134 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001150 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000116c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001180 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001194 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000120c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001228 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001244 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001268 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001298 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001300 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000131c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001354 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001368 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001408 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001430 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001450 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001494 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001504 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001518 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000152c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001548 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001560 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001570 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001584 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001618 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001624 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001640 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000164c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001668 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001684 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001714 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001730 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001750 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001770 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001808 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001814 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001830 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001848 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001858 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001864 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001878 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001894 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001910 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001934 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001948 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001964 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001980 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001998 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aa4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ac4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ae4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ba8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001be8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001db4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e4c 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00001e50 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000db0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000edc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ef0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ff0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001018 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000103c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001058 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001084 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001110 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000112c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001148 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001164 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001178 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000118c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001204 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001220 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000123c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001260 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000127c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001290 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001314 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001330 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000134c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001360 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000137c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001398 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001400 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001428 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001448 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001468 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000148c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001510 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001524 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001540 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001558 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001568 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000157c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001598 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001610 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000161c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001638 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001644 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001660 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000167c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001698 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000170c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001728 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001748 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001768 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001798 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001800 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000180c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001828 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001840 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001850 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000185c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001870 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000188c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001908 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000192c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001940 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000195c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001978 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001990 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001abc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001adc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ba0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001be0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ccc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ce4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dcc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e58 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00001e5c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x2968 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x2974 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,75 +1,81 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_16(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #468 @ 0x1d4 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r6, r3 │ │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ │ - ldr r1, [sp, #508] @ 0x1fc │ │ │ │ │ - ldr ip, [pc, #76] @ 6c │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ - add ip, pc, ip │ │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ │ - bge 1e1c │ │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ │ - ldr lr, [pc, #56] @ 70 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - str r1, [sp, #456] @ 0x1c8 │ │ │ │ │ - ldr ip, [ip, lr] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #468 @ 0x1d4 │ │ │ │ │ + mov lr, r0 │ │ │ │ │ + ldr r1, [sp, #504] @ 0x1f8 │ │ │ │ │ + ldr r3, [sp, #508] @ 0x1fc │ │ │ │ │ + ldr r0, [pc, #80] @ 84 │ │ │ │ │ + cmp r1, r3 │ │ │ │ │ + add r0, pc, r0 │ │ │ │ │ + bge 1e14 │ │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ │ + ldr r4, [pc, #64] @ 88 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + str r3, [sp, #456] @ 0x1c8 │ │ │ │ │ + ldr r0, [r0, r4] │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [r0] │ │ │ │ │ + str r3, [sp, #460] @ 0x1cc │ │ │ │ │ + add r3, r1, #1 │ │ │ │ │ + rsb r1, r3, r3, lsl #4 │ │ │ │ │ str r3, [sp, #452] @ 0x1c4 │ │ │ │ │ - rsb r3, r3, r3, lsl #4 │ │ │ │ │ - add r7, r2, r3, lsl #4 │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #460] @ 0x1cc │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ + add r7, r2, r1, lsl #4 │ │ │ │ │ str r7, [sp, #4] │ │ │ │ │ - str r6, [sp, #16] │ │ │ │ │ - b 7c │ │ │ │ │ - .word 0x00000044 │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + b 94 │ │ │ │ │ + .word 0x00000048 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #452] @ 0x1c4 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ │ ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r6, [ip, r1] │ │ │ │ │ add r2, ip, r1 │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ + lsl ip, lr, #6 │ │ │ │ │ add r3, r0, r1 │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - lsl r7, ip, #6 │ │ │ │ │ ldrd r8, [r0, r1] │ │ │ │ │ + str r2, [sp, #8] │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - ldrd r0, [r2, r7] │ │ │ │ │ - str r7, [sp, #20] │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ + ldrd r0, [r2, ip] │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ + str ip, [sp, #20] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ strd r8, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ - str r2, [sp, #8] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -79,35 +85,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -124,40 +130,40 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ - lsl lr, ip, #5 │ │ │ │ │ - add sl, r2, lr │ │ │ │ │ - str sl, [sp, #100] @ 0x64 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - add r6, r1, ip, lsl #5 │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ │ - str lr, [sp, #92] @ 0x5c │ │ │ │ │ + lsl r6, lr, #5 │ │ │ │ │ + add r5, r1, r6 │ │ │ │ │ + add sl, r2, r6 │ │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r4, [r1, r6] │ │ │ │ │ + str sl, [sp, #100] @ 0x64 │ │ │ │ │ + str r6, [sp, #92] @ 0x5c │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r2, lr] │ │ │ │ │ + ldrd r6, [r6, r2] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ ldrd r8, [r3, #-192] @ 0xffffff40 │ │ │ │ │ ldrd sl, [r3, #-184] @ 0xffffff48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -167,83 +173,83 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r4, [r6, r7] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + ldr r5, [sp, #96] @ 0x60 │ │ │ │ │ ldr sl, [sp, #100] @ 0x64 │ │ │ │ │ + ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ + ldrd r4, [r5, ip] │ │ │ │ │ + ldrd r6, [sl, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r6, [r7, sl] │ │ │ │ │ ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ @@ -262,43 +268,42 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - lsl r4, ip, #4 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - add r9, r2, r6 │ │ │ │ │ - str r9, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + lsl r6, lr, #4 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ ldrd r8, [r3, #-224] @ 0xffffff20 │ │ │ │ │ + add r4, r1, r6 │ │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ │ + add fp, r2, r6 │ │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r4, [r1, r6] │ │ │ │ │ ldrd r6, [r6, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ - add fp, r1, ip, lsl #4 │ │ │ │ │ + str fp, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str fp, [sp, #104] @ 0x68 │ │ │ │ │ ldrd sl, [r3, #-216] @ 0xffffff28 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -306,47 +311,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ - ldrd r4, [r4, r7] │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ + ldrd r4, [r4, ip] │ │ │ │ │ + ldrd r6, [r9, ip] │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -356,33 +361,33 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ @@ -394,18 +399,18 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -417,94 +422,94 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - rsb r8, ip, ip, lsl #3 │ │ │ │ │ - lsl r4, ip, #3 │ │ │ │ │ - lsl sl, r8, #4 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ + lsl r4, lr, #3 │ │ │ │ │ + sub r8, r4, lr │ │ │ │ │ + lsl sl, r8, #4 │ │ │ │ │ str r4, [sp, #24] │ │ │ │ │ - str r8, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + str r8, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r6, [r2, sl] │ │ │ │ │ - str sl, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r4, [r1, sl] │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + str sl, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - add r4, ip, ip, lsl #1 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - lsl r9, r4, #4 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + add fp, lr, lr, lsl #1 │ │ │ │ │ + lsl r9, fp, #4 │ │ │ │ │ + str fp, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r6, [r2, r9] │ │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ │ str r9, [sp, #220] @ 0xdc │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldrd r4, [r1, r9] │ │ │ │ │ ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -514,56 +519,56 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -575,38 +580,38 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ sub r3, fp, lr │ │ │ │ │ lsl r8, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldrd r6, [r2, r8] │ │ │ │ │ - str r8, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd sl, [r3, #-8] │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + str r8, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r4, [r1, r8] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ + ldrd sl, [r3, #-8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -617,55 +622,53 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - add r7, lr, lr, lsl #2 │ │ │ │ │ + mov sl, #88 @ 0x58 │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ - str r7, [sp, #280] @ 0x118 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r7, lsl #1 │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + mul sl, lr, sl │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r2, ip] │ │ │ │ │ - ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ + str sl, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [r1, sl] │ │ │ │ │ + ldrd r6, [r2, sl] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str ip, [sp, #72] @ 0x48 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -674,204 +677,201 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - lsl r4, fp, #3 │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - str r6, [sp, #284] @ 0x11c │ │ │ │ │ - ldrd r6, [r6, r2] │ │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + lsl r7, r2, #3 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + str r7, [sp, #288] @ 0x120 │ │ │ │ │ ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ + ldrd r4, [r1, r7] │ │ │ │ │ ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r7, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ - mov sl, r4 │ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ - ldrd r6, [r2, sl] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str sl, [sp, #448] @ 0x1c0 │ │ │ │ │ + lsl r5, fp, #3 │ │ │ │ │ + ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [r2, lr] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + str lr, [sp, #292] @ 0x124 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd sl, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd sl, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -884,28 +884,27 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -918,33 +917,33 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ │ - ldrd r4, [ip, r6] │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + ldrd r4, [ip, r7] │ │ │ │ │ ldrd r8, [r3, #-240] @ 0xffffff10 │ │ │ │ │ - ldrd r6, [r6, r1] │ │ │ │ │ ldrd sl, [r3, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -953,111 +952,109 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r9, #104 @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r4, lsl #2 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ + mul r9, lr, r9 │ │ │ │ │ + ldrd r4, [ip, r9] │ │ │ │ │ + str r9, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [r1, r9] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, lr │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + add r3, r7, lr │ │ │ │ │ lsl r2, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldrd r4, [ip, r2] │ │ │ │ │ - ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r6, [r1, r2] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1068,51 +1065,52 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #280] @ 0x118 │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + add r3, r5, r5, lsl #2 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + mov r6, r4 │ │ │ │ │ + ldrd r4, [r4, lr] │ │ │ │ │ + str r6, [sp, #448] @ 0x1c0 │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1123,162 +1121,162 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - strd r4, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - strd r6, [r3] │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3204] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #3204] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #3224] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #3224] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1295,16 +1293,16 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3116] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #3116] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #3136] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #3136] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1322,51 +1320,51 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldr r2, [pc, #3032] @ 1e2c │ │ │ │ │ + ldr r2, [pc, #3052] @ 1e38 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - strd sl, [r1] │ │ │ │ │ - ldr r3, [pc, #3020] @ 1e30 │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldr r3, [pc, #3040] @ 1e3c │ │ │ │ │ + strd sl, [r1] │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3008] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #3008] @ 1e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3020] @ 1e40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3012] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2960] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #2960] @ 1e38 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #2972] @ 1e40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2964] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2924] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #2924] @ 1e30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #2936] @ 1e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2928] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1375,58 +1373,58 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldr r2, [pc, #2824] @ 1e34 │ │ │ │ │ + ldr r2, [pc, #2844] @ 1e40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldr r3, [pc, #2816] @ 1e38 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2832] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2792] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #2792] @ 1e30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2804] @ 1e38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2796] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2752] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #2752] @ 1e38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #2764] @ 1e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2756] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2716] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #2716] @ 1e30 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #2728] @ 1e38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2720] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1435,54 +1433,54 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [lr, r7] │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #448] @ 0x1c0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr fp, [sp, #292] @ 0x124 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ @@ -1491,39 +1489,39 @@ │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #284] @ 0x11c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #288] @ 0x120 │ │ │ │ │ strd r0, [lr, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ @@ -1543,15 +1541,15 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ @@ -1583,118 +1581,118 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2048] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #2048] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #2068] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #2068] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2008] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #2008] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #2028] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #2028] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1912] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #1912] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #1932] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #1932] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1872] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #1872] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #1892] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #1892] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, r7] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [lr, r7] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr lr, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ @@ -1702,58 +1700,58 @@ │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [lr, r5] │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #220] @ 0xdc │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, r9] │ │ │ │ │ + ldr fp, [sp, #220] @ 0xdc │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1552] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #1552] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #1572] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #1572] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1768,16 +1766,16 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1472] @ 1e24 │ │ │ │ │ - ldr r3, [pc, #1472] @ 1e28 │ │ │ │ │ + ldr r2, [pc, #1492] @ 1e30 │ │ │ │ │ + ldr r3, [pc, #1492] @ 1e34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1793,51 +1791,51 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1404] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #1404] @ 1e38 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1412] @ 1e40 │ │ │ │ │ + ldr r3, [pc, #1412] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1372] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #1372] @ 1e30 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #1384] @ 1e38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1376] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1324] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #1324] @ 1e30 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1336] @ 1e38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1328] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1304] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #1304] @ 1e38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr r2, [pc, #1316] @ 1e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #1308] @ 1e44 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1846,57 +1844,57 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1184] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #1184] @ 1e30 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1192] @ 1e38 │ │ │ │ │ + ldr r3, [pc, #1192] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1168] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #1168] @ 1e38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #1180] @ 1e40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1172] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1112] @ 1e2c │ │ │ │ │ - ldr r3, [pc, #1112] @ 1e30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1124] @ 1e38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1116] @ 1e3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1092] @ 1e34 │ │ │ │ │ - ldr r3, [pc, #1092] @ 1e38 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1104] @ 1e40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1096] @ 1e44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1905,51 +1903,51 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #24] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr fp, [sp, #24] │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ @@ -1957,37 +1955,37 @@ │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ ldrd sl, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [lr, r5] │ │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r4, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [lr, r7] │ │ │ │ │ + ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #280] @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr fp, [sp, #448] @ 0x1c0 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ @@ -2039,176 +2037,181 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ ldr r9, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [ip, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r5, r9] │ │ │ │ │ + strd r0, [r7, r9] │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ - ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r5, r2] │ │ │ │ │ ldrd r4, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r7, r2] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldrd r6, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #100] @ 0x64 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #100] @ 0x64 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #92] @ 0x5c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #92] @ 0x5c │ │ │ │ │ strd r0, [lr, r8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ ldr r2, [sp, #460] @ 0x1cc │ │ │ │ │ + add r3, r3, #240 @ 0xf0 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r9, [sp, #32] │ │ │ │ │ - eor r2, lr, r2 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + eor r2, r5, r2 │ │ │ │ │ + ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ │ str r2, [sp, #16] │ │ │ │ │ ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ │ - add r3, r3, #240 @ 0xf0 │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ add r2, r9, r2 │ │ │ │ │ str r2, [sp, #32] │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ ldr r2, [sp, #508] @ 0x1fc │ │ │ │ │ - ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - strd r0, [ip, r8] │ │ │ │ │ - bne 74 │ │ │ │ │ + bne 8c │ │ │ │ │ add sp, sp, #468 @ 0x1d4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ │ │ │ │ │ -00001e3c : │ │ │ │ │ +00001e48 : │ │ │ │ │ fftw_codelet_t1_16(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1e50 │ │ │ │ │ - ldr r1, [pc, #12] @ 1e54 │ │ │ │ │ + ldr r2, [pc, #12] @ 1e5c │ │ │ │ │ + ldr r1, [pc, #12] @ 1e60 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffe1b0 │ │ │ │ │ + .word 0xffffe1a4 │ │ │ ├── t1_2.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 1608 (bytes into file) │ │ │ │ │ + Start of section headers: 1640 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x648: │ │ │ │ │ +There are 14 section headers, starting at offset 0x668: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0002c4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000508 0000b0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0002f8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0002f8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0002f8 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0002fd 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000305 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 0005b8 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000345 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000345 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000370 000120 10 12 12 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000490 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 0005d0 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0002e4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000528 0000b0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000318 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000318 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000318 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00031d 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000325 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0005d8 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000365 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000365 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000390 000120 10 12 12 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0004b0 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0005f0 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 18 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 680 FUNC LOCAL DEFAULT 1 t1_2 │ │ │ │ │ - 3: 000002bc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 712 FUNC LOCAL DEFAULT 1 t1_2 │ │ │ │ │ + 3: 000002dc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 9: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 10: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 11: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 15: 000002a8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_2 │ │ │ │ │ + 15: 000002c8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_2 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,31 +1,31 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x508 contains 22 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x528 contains 22 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000078 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000098 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000bc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000000f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000110 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000120 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000134 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001b4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001f8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000020c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000023c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000254 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000026c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000002bc 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000094 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000cc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000e0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000108 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000120 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000130 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000144 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001e0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000204 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000021c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000230 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000244 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000260 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000278 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000290 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002d8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000002dc 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x5b8 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x5d8 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,50 +1,54 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_2(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ │ ldr fp, [sp, #104] @ 0x68 │ │ │ │ │ - mov ip, r0 │ │ │ │ │ ldr r0, [sp, #108] @ 0x6c │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - cmp fp, r0 │ │ │ │ │ ldr r1, [sp, #112] @ 0x70 │ │ │ │ │ add r2, r2, fp, lsl #4 │ │ │ │ │ - bge 14c │ │ │ │ │ + cmp fp, r0 │ │ │ │ │ + bge 15c │ │ │ │ │ cmp r1, #1 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - bne 154 │ │ │ │ │ + bne 178 │ │ │ │ │ add sl, r2, #16 │ │ │ │ │ add r7, r9, r3 │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ mov r8, #0 │ │ │ │ │ mov r6, ip │ │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r2, [r6, r8] │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + add sl, sl, #16 │ │ │ │ │ ldrd r0, [r9, r8] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sl, #-24] @ 0xffffffe8 │ │ │ │ │ ldrd r4, [r3, r8] │ │ │ │ │ - ldrd r0, [sl, #-8] │ │ │ │ │ ldrd r2, [r7, r8] │ │ │ │ │ + strd r0, [sp] │ │ │ │ │ strd r4, [sp, #16] │ │ │ │ │ + ldrd r4, [sl, #-32] @ 0xffffffe0 │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [sl, #-16] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - add fp, fp, #1 │ │ │ │ │ - add sl, sl, #16 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -90,49 +94,54 @@ │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ strd r0, [r6, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ - cmp fp, r3 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ add r8, r8, #8 │ │ │ │ │ - bne 4c │ │ │ │ │ + cmp fp, r3 │ │ │ │ │ + bne 5c │ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ add sl, r2, #16 │ │ │ │ │ mov r8, #0 │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ add r3, r9, r3 │ │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ │ str r2, [sp, #32] │ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ │ str ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + str r1, [sp, #60] @ 0x3c │ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ │ + add fp, fp, #1 │ │ │ │ │ + add sl, sl, #16 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [r1, r8] │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ ldrd r2, [r9, r8] │ │ │ │ │ - strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [lr, r8] │ │ │ │ │ strd r2, [sp] │ │ │ │ │ - ldrd r6, [sl, #-16] │ │ │ │ │ - ldrd r2, [sl, #-8] │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [r1, r8] │ │ │ │ │ + ldrd r2, [sl, #-24] @ 0xffffffe8 │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r6, [sl, #-32] @ 0xffffffe0 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r4, [lr, r8] │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - add fp, fp, #1 │ │ │ │ │ - add sl, sl, #16 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -154,56 +163,55 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [ip, r8] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [lr, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3, r8] │ │ │ │ │ - ldrd r0, [sp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ │ add r8, r8, r3 │ │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ │ cmp r3, fp │ │ │ │ │ - bne 178 │ │ │ │ │ - add sp, sp, #68 @ 0x44 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 19c │ │ │ │ │ + b 15c │ │ │ │ │ │ │ │ │ │ -000002a8 : │ │ │ │ │ +000002c8 : │ │ │ │ │ fftw_codelet_t1_2(): │ │ │ │ │ - ldr r2, [pc, #12] @ 2bc │ │ │ │ │ - ldr r1, [pc, #12] @ 2c0 │ │ │ │ │ + ldr r2, [pc, #12] @ 2dc │ │ │ │ │ + ldr r1, [pc, #12] @ 2e0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffffd44 │ │ │ │ │ + .word 0xfffffd24 │ │ │ ├── t1_20.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 14792 (bytes into file) │ │ │ │ │ + Start of section headers: 14816 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x39c8: │ │ │ │ │ +There are 14 section headers, starting at offset 0x39e0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 002aa8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 002d88 000bb0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 002adc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 002adc 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 002adc 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 002ae2 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 002aea 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 003938 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 002b2a 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 002b2a 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 002b58 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 002cd8 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 003950 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 002ac0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 002da0 000bb0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 002af4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 002af4 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 002af4 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 002afa 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 002b02 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 003950 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 002b42 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 002b42 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 002b70 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 002cf0 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 003968 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 10892 FUNC LOCAL DEFAULT 1 t1_20 │ │ │ │ │ - 3: 00000074 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 0000281c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002840 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00002aa0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 10916 FUNC LOCAL DEFAULT 1 t1_20 │ │ │ │ │ + 3: 00000084 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 0000008c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002824 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002848 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00002ab8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 21: 00002a8c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_20 │ │ │ │ │ + 21: 00002aa4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_20 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,383 +1,383 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2d88 contains 374 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2da0 contains 374 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000074 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000078 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000010c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000124 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000084 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000088 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000108 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000014c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000200 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000214 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000250 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000026c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000280 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000298 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000310 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000328 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000338 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000034c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000368 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000380 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000394 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000408 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000041c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000454 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000510 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000524 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000560 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000057c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000590 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000614 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000062c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000644 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000694 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000708 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000758 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000824 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000083c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000014c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000020c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000220 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000025c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000278 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000300 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000031c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000344 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000358 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000374 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000038c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000414 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000428 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000444 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000460 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000500 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000052c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000568 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000584 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000598 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000600 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000061c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000064c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000069c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000710 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000760 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000814 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000082c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000844 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000890 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000008ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000008c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000008d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000008f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000904 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000948 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000964 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000978 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000990 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000adc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000be8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ccc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000eb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ee0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fe8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001004 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001018 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001030 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001048 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000105c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001080 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000112c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001148 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000115c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001174 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000118c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000120c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001224 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000123c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001250 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001274 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001294 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000132c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001348 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000135c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001374 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000138c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001410 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000142c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001444 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001458 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001480 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001524 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001540 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001554 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001570 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001588 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000159c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001604 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001618 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001634 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000164c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001660 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000167c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000170c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001728 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001744 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001760 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001780 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000179c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001814 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001840 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000185c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001878 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001908 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001924 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001948 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001974 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001990 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ac8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001adc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001af8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001be4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ce4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001db4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001df0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ea0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ebc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ed8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001eec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fcc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fe8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002014 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002020 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002038 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002050 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002064 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002080 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000209c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002104 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002120 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002134 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000214c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002168 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000217c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000219c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000221c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002228 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002240 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002258 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000226c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002288 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000230c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002328 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000233c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002354 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002370 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000238c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002404 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002430 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000243c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002454 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000246c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000247c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002498 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002500 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000251c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002538 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000254c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002560 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000257c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002590 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002600 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000262c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002638 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002650 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002668 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000267c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002698 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002700 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000271c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000274c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002764 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002780 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000279c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002810 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002864 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002870 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002888 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002904 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002920 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002934 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002950 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000296c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002980 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002994 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a9c 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00002aa0 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000950 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000980 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000998 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000afc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ca4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cd8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cf0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000de0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000df8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ea4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ec0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ff4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001010 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001024 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000103c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001054 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001068 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000108c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001154 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001168 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001180 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001204 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001218 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001230 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000125c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001280 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001354 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001368 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001380 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001398 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001408 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000141c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001438 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001450 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001464 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000148c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001530 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000154c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001560 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000157c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001594 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000160c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001620 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000163c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001654 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001668 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001684 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001714 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001730 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000174c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001768 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001788 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001800 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000181c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001848 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001864 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001880 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001910 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000192c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001950 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000197c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001998 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ab4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ad0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ae4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bd0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ca0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001da0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dd8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001df8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ea8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ec4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ee0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ef4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fa4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ff0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000201c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002028 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002040 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002058 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000206c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002088 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000210c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000213c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002154 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002170 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002184 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002224 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002230 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002248 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002260 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002274 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002290 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002314 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002330 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002344 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000235c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002378 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002394 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023d0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000240c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002438 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002444 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000245c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002474 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002484 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002508 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002524 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002540 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002554 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002568 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002584 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002598 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002658 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002670 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002684 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002708 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002724 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002740 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002754 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000276c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002788 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002818 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000286c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002878 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002890 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000290c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002928 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000293c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002958 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002974 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002988 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000299c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ab4 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00002ab8 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x3938 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x3950 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,72 +1,76 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_20(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + mov r3, #304 @ 0x130 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #676 @ 0x2a4 │ │ │ │ │ - mov r9, r3 │ │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ │ + ldr lr, [pc, #92] @ 84 │ │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ │ + str r1, [sp, #60] @ 0x3c │ │ │ │ │ + ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ │ ldr r0, [sp, #716] @ 0x2cc │ │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ │ + add lr, pc, lr │ │ │ │ │ + mul r1, r3, r1 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ │ - ldr ip, [pc, #76] @ 74 │ │ │ │ │ - add r3, r3, r3, lsl #3 │ │ │ │ │ cmp r1, r0 │ │ │ │ │ - add ip, pc, ip │ │ │ │ │ - add r3, r1, r3, lsl #1 │ │ │ │ │ - bge 2a84 │ │ │ │ │ + bge 2a88 │ │ │ │ │ ldr r1, [sp, #720] @ 0x2d0 │ │ │ │ │ - ldr lr, [pc, #52] @ 78 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ - str r1, [sp, #664] @ 0x298 │ │ │ │ │ - lsl r3, r3, #4 │ │ │ │ │ - ldr ip, [ip, lr] │ │ │ │ │ add r3, r3, #256 @ 0x100 │ │ │ │ │ - add r8, r2, r3 │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ + add r7, r2, r3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ + ldr r4, [pc, #36] @ 88 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str r1, [sp, #664] @ 0x298 │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ + str r7, [sp] │ │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ str r1, [sp, #668] @ 0x29c │ │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ │ - str r8, [sp] │ │ │ │ │ - str r9, [sp, #32] │ │ │ │ │ - b 7c │ │ │ │ │ - .word 0x00000040 │ │ │ │ │ + b 8c │ │ │ │ │ + .word 0x00000048 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ ldrd sl, [r0, r3] │ │ │ │ │ - add ip, r2, r3 │ │ │ │ │ add r1, r0, r3 │ │ │ │ │ + add ip, r2, r3 │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + str ip, [sp, #20] │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ strd sl, [sp, #96] @ 0x60 │ │ │ │ │ - strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ add sl, r3, r3, lsl #2 │ │ │ │ │ lsl lr, sl, #4 │ │ │ │ │ ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ ldrd r4, [fp, #-104] @ 0xffffff98 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ ldrd r0, [r1, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r6, [ip, lr] │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ - str ip, [sp, #20] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -76,17 +80,18 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r6, sl, #3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -94,39 +99,37 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ + str fp, [sp] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - add r7, ip, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ str r6, [sp, #144] @ 0x90 │ │ │ │ │ - str fp, [sp] │ │ │ │ │ + add r4, r3, r6 │ │ │ │ │ + add r8, ip, r6 │ │ │ │ │ + str r4, [sp, #148] @ 0x94 │ │ │ │ │ + ldrd r4, [r3, r6] │ │ │ │ │ ldrd r6, [r6, ip] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, r3, sl, lsl #3 │ │ │ │ │ + str r8, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ ldrd sl, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -136,47 +139,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r4, [sp, #148] @ 0x94 │ │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + ldr r4, [sp, #148] @ 0x94 │ │ │ │ │ + ldr r8, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r4, [r4, lr] │ │ │ │ │ + ldrd r6, [r8, lr] │ │ │ │ │ + ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -186,31 +189,31 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -230,15 +233,15 @@ │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -254,25 +257,25 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -296,15 +299,15 @@ │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -316,41 +319,40 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - lsl r4, r2, #6 │ │ │ │ │ - mov r7, r4 │ │ │ │ │ - add sl, ip, r7 │ │ │ │ │ - str sl, [sp, #164] @ 0xa4 │ │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add r9, r3, r2, lsl #6 │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - str r9, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r8, [r1, #-144] @ 0xffffff70 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + lsl r7, r2, #6 │ │ │ │ │ + add r9, ip, r7 │ │ │ │ │ ldrd sl, [r1, #-136] @ 0xffffff78 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ │ + add r5, r3, r7 │ │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r4, [r3, r7] │ │ │ │ │ + str r9, [sp, #164] @ 0xa4 │ │ │ │ │ + ldrd r8, [r1, #-144] @ 0xffffff70 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -360,47 +362,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r9, [sp, #152] @ 0x98 │ │ │ │ │ - ldr sl, [sp, #164] @ 0xa4 │ │ │ │ │ - ldrd r4, [r9, lr] │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #16] │ │ │ │ │ + ldr r5, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r9, [sp, #164] @ 0xa4 │ │ │ │ │ ldrd sl, [r1, #24] │ │ │ │ │ + ldrd r4, [r5, lr] │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + ldrd r8, [r1, #16] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -410,38 +412,38 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -455,39 +457,39 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - lsl r8, r5, #4 │ │ │ │ │ - add r3, r5, r5, lsl #4 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + lsl r8, r2, #4 │ │ │ │ │ + add r3, r8, r2 │ │ │ │ │ lsl r9, r3, #3 │ │ │ │ │ str r8, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ str r9, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + ldrd r4, [r3, r9] │ │ │ │ │ ldrd sl, [r1, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -497,52 +499,52 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - rsb r3, r5, r5, lsl #3 │ │ │ │ │ + lsl r4, r2, #3 │ │ │ │ │ + sub r3, r4, r2 │ │ │ │ │ + ldrd r8, [r1, #-160] @ 0xffffff60 │ │ │ │ │ lsl sl, r3, #3 │ │ │ │ │ + str r4, [sp, #32] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - lsl r9, r5, #3 │ │ │ │ │ - str r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ str sl, [sp, #104] @ 0x68 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-160] @ 0xffffff60 │ │ │ │ │ - ldrd sl, [r1, #-152] @ 0xffffff68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd r4, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd sl, [r1, #-152] @ 0xffffff68 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -552,40 +554,40 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ @@ -597,40 +599,38 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ - add r4, r5, r5, lsl #1 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r9, #104 @ 0x68 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, r4, lsl #2 │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + mul r9, r2, r9 │ │ │ │ │ + ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ + str r9, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + ldrd r4, [r3, r9] │ │ │ │ │ ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str fp, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -640,51 +640,53 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - lsl r2, r4, #3 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - ldrd r4, [r3, r2] │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + add fp, r2, r2, lsl #1 │ │ │ │ │ ldrd r8, [r1, #-224] @ 0xffffff20 │ │ │ │ │ - ldrd sl, [r1, #-216] @ 0xffffff28 │ │ │ │ │ + str fp, [sp, #112] @ 0x70 │ │ │ │ │ + lsl fp, fp, #3 │ │ │ │ │ + ldrd r4, [r3, fp] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + str fp, [sp, #120] @ 0x78 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldrd sl, [r1, #-216] @ 0xffffff28 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -692,35 +694,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd sl, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #216] @ 0xd8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -738,39 +740,40 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - lsl r7, r4, #5 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + lsl r5, r5, #5 │ │ │ │ │ ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r4, [r3, r7] │ │ │ │ │ - ldrd sl, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ + ldrd r4, [r5, r3] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + str fp, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd sl, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -779,48 +782,48 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [ip, r8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r4, [r3, r8] │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r4, [r7, r8] │ │ │ │ │ + ldrd r6, [ip, r8] │ │ │ │ │ ldrd r8, [r1, #-240] @ 0xffffff10 │ │ │ │ │ mov r0, r4 │ │ │ │ │ ldrd sl, [r1, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -831,177 +834,177 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #568 @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ @@ -1010,109 +1013,109 @@ │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - lsl fp, r5, #5 │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - str fp, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, ip, fp │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + lsl r9, r5, #5 │ │ │ │ │ + add r1, r7, r9 │ │ │ │ │ + ldrd r4, [r7, r9] │ │ │ │ │ + add r3, ip, r9 │ │ │ │ │ + str r9, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add r5, r3, r5, lsl #5 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r8, [r1, #-208] @ 0xffffff30 │ │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ ldrd sl, [r1, #-200] @ 0xffffff38 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1122,47 +1125,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r4, [r1, lr] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ + ldrd r6, [r3, lr] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1172,35 +1175,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #184] @ 0xb8 │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ @@ -1221,39 +1224,39 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - add fp, ip, r9 │ │ │ │ │ - str fp, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r1, r3, r9 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ + add r1, r7, r3 │ │ │ │ │ + ldrd r4, [r7, r3] │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ str r1, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, ip, r3 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ sub r3, r1, #256 @ 0x100 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ ldrd sl, [r1, #-248] @ 0xffffff08 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1263,19 +1266,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1283,27 +1286,27 @@ │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r1, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd r4, [r1, lr] │ │ │ │ │ ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ ldrd r6, [r1, lr] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1313,35 +1316,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r6, [sp, #136] @ 0x88 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ @@ -1361,43 +1364,43 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ add r3, r9, r5 │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ - add r5, r7, r3, lsl #3 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - str r5, [sp, #200] @ 0xc8 │ │ │ │ │ + add r4, r7, r1 │ │ │ │ │ + add fp, ip, r1 │ │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ + str fp, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r4, [r7, r1] │ │ │ │ │ - add fp, ip, r1 │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ + ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str fp, [sp, #208] @ 0xd0 │ │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r4, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1407,50 +1410,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr fp, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r4, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r4, [r4, lr] │ │ │ │ │ ldrd r8, [r3, #32] │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ ldrd sl, [r3, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1459,44 +1462,44 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ ldrd sl, [sp, #216] @ 0xd8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -1509,39 +1512,39 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ lsl r1, r5, #7 │ │ │ │ │ - ldrd r4, [r7, r1] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r4, [r7, r1] │ │ │ │ │ ldrd r6, [ip, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1550,51 +1553,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - lsl r4, r4, #4 │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r1, r4 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + lsl r1, r5, #4 │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - ldrd r4, [r4, r7] │ │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r4, [r7, r1] │ │ │ │ │ ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1605,73 +1607,73 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ @@ -1686,16 +1688,16 @@ │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ @@ -1712,167 +1714,167 @@ │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ @@ -1880,432 +1882,432 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3596] @ 281c │ │ │ │ │ - ldr r3, [pc, #3596] @ 2820 │ │ │ │ │ + ldr r2, [pc, #3596] @ 2824 │ │ │ │ │ + ldr r3, [pc, #3596] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #600 @ 0x258 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #3556] @ 282c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3552] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3476] @ 2830 │ │ │ │ │ - ldr r3, [pc, #3476] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3468] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3460] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3456] @ 2838 │ │ │ │ │ - ldr r3, [pc, #3456] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3448] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3440] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3400] @ 2830 │ │ │ │ │ - ldr r3, [pc, #3400] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3392] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3384] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3380] @ 2838 │ │ │ │ │ - ldr r3, [pc, #3380] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3372] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3364] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [r7, lr] │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #48] @ 0x30 │ │ │ │ │ + ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r7, sl] │ │ │ │ │ + strd r0, [r7, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #152] @ 0x98 │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [r3, r5] │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3068] @ 281c │ │ │ │ │ - ldr r3, [pc, #3068] @ 2820 │ │ │ │ │ + ldr r2, [pc, #3068] @ 2824 │ │ │ │ │ + ldr r3, [pc, #3068] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r3, [pc, #3036] @ 282c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3032] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2956] @ 2830 │ │ │ │ │ - ldr r3, [pc, #2956] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2948] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2940] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2936] @ 2838 │ │ │ │ │ - ldr r3, [pc, #2936] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2928] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2920] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2880] @ 2830 │ │ │ │ │ - ldr r3, [pc, #2880] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2872] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2864] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2860] @ 2838 │ │ │ │ │ - ldr r3, [pc, #2860] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2852] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2844] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [ip, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #164] @ 0xa4 │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [lr, r7] │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2548] @ 281c │ │ │ │ │ - ldr r3, [pc, #2548] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2548] @ 2824 │ │ │ │ │ + ldr r3, [pc, #2548] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #2516] @ 282c │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2512] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2436] @ 2830 │ │ │ │ │ - ldr r3, [pc, #2436] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2428] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2420] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2416] @ 2838 │ │ │ │ │ - ldr r3, [pc, #2416] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2408] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2400] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2360] @ 2830 │ │ │ │ │ - ldr r3, [pc, #2360] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2352] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2344] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2340] @ 2838 │ │ │ │ │ - ldr r3, [pc, #2340] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2332] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2324] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ - ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ + ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ + ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r7, lr] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -2316,459 +2318,459 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ - strd r0, [r7, r9] │ │ │ │ │ + strd r0, [r7, r5] │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2044] @ 281c │ │ │ │ │ - ldr r3, [pc, #2044] @ 2820 │ │ │ │ │ + ldr r2, [pc, #2044] @ 2824 │ │ │ │ │ + ldr r3, [pc, #2044] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #2012] @ 282c │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2008] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1928] @ 2830 │ │ │ │ │ - ldr r3, [pc, #1928] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1920] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1912] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1908] @ 2838 │ │ │ │ │ - ldr r3, [pc, #1908] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1900] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1892] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1852] @ 2830 │ │ │ │ │ - ldr r3, [pc, #1852] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1844] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1836] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1832] @ 2838 │ │ │ │ │ - ldr r3, [pc, #1832] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1824] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1816] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #68] @ 0x44 │ │ │ │ │ - ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ + ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr r7, [sp, #60] @ 0x3c │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r7, ip] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #80] @ 0x50 │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r7, fp] │ │ │ │ │ + strd r0, [r7, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ strd r0, [r7, ip] │ │ │ │ │ add r1, sp, #656 @ 0x290 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1524] @ 281c │ │ │ │ │ - ldr r3, [pc, #1524] @ 2820 │ │ │ │ │ + ldr r2, [pc, #1524] @ 2824 │ │ │ │ │ + ldr r3, [pc, #1524] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #1492] @ 282c │ │ │ │ │ + strd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1488] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1408] @ 2830 │ │ │ │ │ - ldr r3, [pc, #1408] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1400] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1392] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1388] @ 2838 │ │ │ │ │ - ldr r3, [pc, #1388] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1380] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1372] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1332] @ 2830 │ │ │ │ │ - ldr r3, [pc, #1332] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1324] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1316] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1312] @ 2838 │ │ │ │ │ - ldr r3, [pc, #1312] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1304] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1296] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #148] @ 0x94 │ │ │ │ │ strd r0, [ip, r5] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [r5, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [fp, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ add r3, sp, #568 @ 0x238 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #992] @ 281c │ │ │ │ │ - ldr r3, [pc, #992] @ 2820 │ │ │ │ │ + ldr r2, [pc, #992] @ 2824 │ │ │ │ │ + ldr r3, [pc, #992] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [pc, #960] @ 282c │ │ │ │ │ + strd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #956] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #880] @ 2830 │ │ │ │ │ - ldr r3, [pc, #880] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #872] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #864] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #860] @ 2838 │ │ │ │ │ - ldr r3, [pc, #860] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #852] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #844] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #804] @ 2830 │ │ │ │ │ - ldr r3, [pc, #804] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #796] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #788] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #784] @ 2838 │ │ │ │ │ - ldr r3, [pc, #784] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #776] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #768] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r7, lr] │ │ │ │ │ + ldr r6, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ ldr r5, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [r5, lr] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r7, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ @@ -2778,156 +2780,156 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #484] @ 281c │ │ │ │ │ - ldr r3, [pc, #484] @ 2820 │ │ │ │ │ + ldr r2, [pc, #484] @ 2824 │ │ │ │ │ + ldr r3, [pc, #484] @ 2828 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [pc, #452] @ 282c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #448] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #368] @ 2830 │ │ │ │ │ - ldr r3, [pc, #368] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #360] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #352] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #348] @ 2838 │ │ │ │ │ - ldr r3, [pc, #348] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #340] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #332] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #292] @ 2830 │ │ │ │ │ - ldr r3, [pc, #292] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #284] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #276] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #272] @ 2838 │ │ │ │ │ - ldr r3, [pc, #272] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #264] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #256] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ - ldrd r2, [sp, #24] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ ldr r6, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r6, r7] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [r6, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ - b 2840 │ │ │ │ │ + b 2848 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ @@ -2940,89 +2942,89 @@ │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-76] @ 2824 │ │ │ │ │ - ldr r3, [pc, #-76] @ 2828 │ │ │ │ │ + ldr r2, [pc, #-76] @ 282c │ │ │ │ │ + ldr r3, [pc, #-76] @ 2830 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #24] │ │ │ │ │ - ldr r3, [pc, #-116] @ 282c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-120] @ 2834 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-196] @ 2830 │ │ │ │ │ - ldr r3, [pc, #-196] @ 2834 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-204] @ 2838 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-212] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-216] @ 2838 │ │ │ │ │ - ldr r3, [pc, #-216] @ 283c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-224] @ 2840 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-232] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-272] @ 2830 │ │ │ │ │ - ldr r3, [pc, #-272] @ 2834 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-280] @ 2838 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-288] @ 283c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-292] @ 2838 │ │ │ │ │ - ldr r3, [pc, #-292] @ 283c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-300] @ 2840 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-308] @ 2844 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3032,83 +3034,87 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r7, r2] │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #112] @ 0x70 │ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r6, [sp, #20] │ │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r6, r2] │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r6, r7] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r6, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ │ - add r2, r2, #1 │ │ │ │ │ - str r2, [sp, #712] @ 0x2c8 │ │ │ │ │ - ldr r2, [sp, #668] @ 0x29c │ │ │ │ │ - ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ - eor r2, r5, r2 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - str r2, [sp, #32] │ │ │ │ │ - ldr r2, [sp, #664] @ 0x298 │ │ │ │ │ - ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ - add r2, lr, r2 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [sp, #668] @ 0x29c │ │ │ │ │ add r3, r3, #304 @ 0x130 │ │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ │ + ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ str r3, [sp] │ │ │ │ │ + ldr lr, [sp, #44] @ 0x2c │ │ │ │ │ + eor r2, r5, r2 │ │ │ │ │ strd r0, [r6, fp] │ │ │ │ │ + ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r2, [sp, #664] @ 0x298 │ │ │ │ │ + add r1, r1, #1 │ │ │ │ │ + add r2, lr, r2 │ │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ │ + str r1, [sp, #712] @ 0x2c8 │ │ │ │ │ ldr r3, [sp, #716] @ 0x2cc │ │ │ │ │ - ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - bne 7c │ │ │ │ │ + cmp r3, r1 │ │ │ │ │ + bne 8c │ │ │ │ │ add sp, sp, #676 @ 0x2a4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00002a8c : │ │ │ │ │ +00002aa4 : │ │ │ │ │ fftw_codelet_t1_20(): │ │ │ │ │ - ldr r2, [pc, #12] @ 2aa0 │ │ │ │ │ - ldr r1, [pc, #12] @ 2aa4 │ │ │ │ │ + ldr r2, [pc, #12] @ 2ab8 │ │ │ │ │ + ldr r1, [pc, #12] @ 2abc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffd560 │ │ │ │ │ + .word 0xffffd548 │ │ │ ├── t1_25.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 25592 (bytes into file) │ │ │ │ │ + Start of section headers: 25536 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x63f8: │ │ │ │ │ +There are 14 section headers, starting at offset 0x63c0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 004b08 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 004e08 001560 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 004b3c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 004b3c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 004b3c 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 004b42 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 004b4a 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 006368 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 004b8a 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 004b8a 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 004bb8 0001a0 10 12 18 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 004d58 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 006380 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 004ad0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 004dd0 001560 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 004b04 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 004b04 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 004b04 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 004b0a 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 004b12 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 006330 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 004b52 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 004b52 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 004b80 0001a0 10 12 18 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 004d20 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 006348 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,29 +1,29 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 26 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 19180 FUNC LOCAL DEFAULT 1 t1_25 │ │ │ │ │ + 2: 00000000 19124 FUNC LOCAL DEFAULT 1 t1_25 │ │ │ │ │ 3: 00000dd8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000dfc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000029ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 5: 000029a0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00002a48 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 000046e4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00004780 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 00004b00 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 7: 00004698 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00004734 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00004ac8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 12: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 13: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 14: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 17: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - 23: 00004aec 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_25 │ │ │ │ │ + 23: 00004ab4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_25 │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,693 +1,693 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x4e08 contains 684 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x4dd0 contains 684 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000110 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000140 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000154 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000108 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000014c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000019c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000001b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000001c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000001f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000020c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000220 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000238 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000028c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000300 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000033c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000358 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000036c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000039c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000400 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000420 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000042c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000444 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000460 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000474 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000490 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000520 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000534 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000550 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000056c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000580 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000614 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000630 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000644 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000071c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000758 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000830 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000084c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000860 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000878 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000890 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000910 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000928 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000940 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000954 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000334 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000350 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000364 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000037c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000394 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000418 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000424 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000043c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000046c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000488 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000052c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000548 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000564 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000578 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000058c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000060c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000628 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000063c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000069c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000710 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000074c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000768 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000794 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000820 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000868 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000880 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000894 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000900 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000918 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000930 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000944 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000098c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000a48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a80 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000abc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ab8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000acc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000afc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000be0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c7c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c10 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ca0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000d50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dd0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d84 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000dd8 00001519 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 00000ddc 0000161a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000e18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e50 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ec0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000edc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ef0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fe4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000103c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001058 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000106c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ec8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000edc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001024 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001040 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001054 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000106c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001084 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000109c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001108 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000111c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001098 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001104 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000111c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001134 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000114c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001148 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001194 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000011b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001210 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001208 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001224 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001240 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001258 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000126c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000127c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001294 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001310 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001324 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001338 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001358 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001374 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001388 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000140c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000141c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001438 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001454 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001474 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001490 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000150c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001520 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001538 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001554 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001568 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000157c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001588 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001608 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001624 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001640 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000165c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001700 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001718 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000172c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001768 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001784 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001798 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001840 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000185c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001870 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001888 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001910 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001924 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001940 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001958 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000196c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000123c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001250 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001260 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001274 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000128c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001318 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001354 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001368 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001380 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001398 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001418 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001434 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001454 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001470 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000148c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001514 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001530 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001544 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001558 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001564 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000157c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000158c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001600 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000161c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001638 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001694 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001708 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001744 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001760 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001774 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000178c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001818 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001834 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001848 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001860 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001878 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000188c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001914 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000192c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001940 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001990 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000019dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001a5c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aa8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ac4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ae0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ba4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001aa8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ad0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bdc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c18 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ca0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cf8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001da4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001db8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dd4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001de0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fe8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ffc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002018 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002030 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002044 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ca0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cbc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d34 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001da0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dcc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001de8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ed0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001eec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002000 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002060 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000207c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002090 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000020ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002114 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002128 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000216c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002188 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000219c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002238 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002254 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002268 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002310 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000232c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002348 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002364 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002390 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002134 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002148 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000217c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002190 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002210 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000222c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000225c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002280 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000229c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000230c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002338 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002354 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002370 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000238c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000023ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000023c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002404 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002420 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002444 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002460 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002474 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002408 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000241c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002438 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002454 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002468 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002484 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002490 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000024ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000024c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002518 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002534 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002550 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002574 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002590 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025ac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002610 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002624 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000251c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002538 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002554 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002570 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002594 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002604 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002618 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000265c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002670 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000268c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002698 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026e4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002700 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002724 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002740 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000275c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002778 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002794 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002818 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002834 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002848 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002864 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002880 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000289c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000268c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002704 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002720 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000273c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002758 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002790 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000280c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002828 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002844 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002860 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000287c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002888 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002910 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000292c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000294c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002968 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002988 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a48 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a64 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ab8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ad4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002af0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b84 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ba0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002be4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002cb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ccc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ce8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d04 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d58 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002930 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002950 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000296c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000298c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a6c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002aa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ab8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ad0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002aec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b70 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b8c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002be4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c04 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002da4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002dc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002dd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002df0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002e4c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002e68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002e98 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002eb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ed0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ee4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f54 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002eb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ed0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002eec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f08 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002f7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002f98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002fb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002fc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fe4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003000 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003014 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003008 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003024 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003038 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003054 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003070 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003084 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030e0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003108 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000312c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003154 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003170 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003124 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003140 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000315c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003170 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000318c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000031a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000031bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000031d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003208 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003204 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003220 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003234 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003250 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000326c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003280 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000329c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032e8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003304 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003320 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000333c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003348 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003364 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000329c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003318 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003334 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003350 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003364 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003380 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000339c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000033b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003420 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000340c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003420 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000343c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000346c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003488 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000350c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003534 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003550 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003568 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003588 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003488 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034c0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003504 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000351c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000353c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003558 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003574 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000358c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000035bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000035d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000035f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003608 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003608 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003624 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003654 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003670 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003680 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000369c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003714 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003734 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000375c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003650 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000366c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003688 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036c8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003710 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003734 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003748 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003764 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003780 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003794 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003808 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003824 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003840 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000385c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000387c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000389c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003794 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037d8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000037f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003810 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003830 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003850 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003870 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003898 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003908 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000391c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000391c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003954 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003968 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003984 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003994 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003948 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003964 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003980 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000399c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000039bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039fc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003aa8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003aa8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003ac4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ae0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003af4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b3c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b74 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bd4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ad4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003af0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b0c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ba8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bc4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bdc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003bf4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c28 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c7c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c18 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003cb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003cc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ce0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003cc4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ce0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003cfc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003d2c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003d48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003d64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003d78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003db0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003dc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003de0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003dfc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e14 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d94 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003db0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003dc8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003de0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003dfc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003e60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003e7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003eac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003eb0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003ec8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003edc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003efc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ee4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ef8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003f14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003f30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f44 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fac 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003fc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fe0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003fec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004004 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000401c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f44 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f60 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f78 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003fa0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fe8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004004 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004018 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004034 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004050 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004064 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004080 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004064 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004080 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000409c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000040cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000040e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004104 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004118 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004134 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004150 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004164 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004180 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000419c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041cc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004118 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004134 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004150 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004168 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004180 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000418c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000419c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004200 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000421c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004230 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000424c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004230 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004250 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004268 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000427c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000429c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004284 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004298 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000042b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000042d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000042e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004300 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000431c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004300 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004318 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004330 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000434c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004364 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000437c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004388 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043a0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000433c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004354 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000436c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004380 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000043b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004400 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043d0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004404 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004418 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004434 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004450 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004464 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004480 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000449c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000044b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004464 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000447c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000448c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000044d8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044f0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004508 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004524 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004544 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004564 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004584 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004518 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004538 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000455c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000457c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004590 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000045c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000045dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004614 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004628 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000045dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004604 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000461c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004650 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004668 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004680 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000469c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046dc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000479c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004670 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004690 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004750 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004794 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000047e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000047f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004810 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000482c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004840 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004858 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000480c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000481c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004834 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000484c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004868 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004880 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004898 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048b4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000048f4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004914 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004888 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048a8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000048ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000490c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004920 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000493c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004958 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000496c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004988 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049b8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000496c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004984 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004994 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000049ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049c4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000049e0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a10 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a4c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a8c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004afc 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00004b00 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00004a00 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a20 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ac4 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00004ac8 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x6368 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x6330 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000a02 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000c02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001902 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,327 +1,325 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_25(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #716 @ 0x2cc │ │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ │ ldr r0, [sp, #756] @ 0x2f4 │ │ │ │ │ + str r1, [sp, #144] @ 0x90 │ │ │ │ │ ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ │ - ldr lr, [pc, #3512] @ dd8 │ │ │ │ │ - mov ip, r3 │ │ │ │ │ - ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ │ + add r3, r3, r3, lsl #1 │ │ │ │ │ + ldr lr, [pc, #3484] @ dd8 │ │ │ │ │ cmp r1, r0 │ │ │ │ │ add lr, pc, lr │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - bge 4ae4 │ │ │ │ │ + bge 4a98 │ │ │ │ │ ldr r1, [sp, #760] @ 0x2f8 │ │ │ │ │ - ldr r4, [pc, #3484] @ ddc │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ - str r1, [sp, #704] @ 0x2c0 │ │ │ │ │ lsl r3, r3, #7 │ │ │ │ │ - ldr lr, [lr, r4] │ │ │ │ │ + ldr r4, [pc, #3464] @ ddc │ │ │ │ │ add r3, r3, #256 @ 0x100 │ │ │ │ │ add r7, r2, r3 │ │ │ │ │ - ldr r1, [lr] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #708] @ 0x2c4 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str r1, [sp, #704] @ 0x2c0 │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ str r7, [sp] │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ │ + str ip, [sp, #20] │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ + str r1, [sp, #708] @ 0x2c4 │ │ │ │ │ + add r4, sp, #264 @ 0x108 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ add lr, r3, r1 │ │ │ │ │ ldrd r2, [r3, r1] │ │ │ │ │ add ip, r0, r1 │ │ │ │ │ - add r4, sp, #264 @ 0x108 │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ add r1, r1, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + str ip, [sp, #12] │ │ │ │ │ strd r2, [r4] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r5, r3, r3, lsl #2 │ │ │ │ │ - lsl fp, r5, #3 │ │ │ │ │ - ldrd r8, [r1, #-192] @ 0xffffff40 │ │ │ │ │ - str r5, [sp, #24] │ │ │ │ │ - ldrd r4, [lr, fp] │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add sl, r4, r4, lsl #2 │ │ │ │ │ + lsl r3, sl, #3 │ │ │ │ │ + ldrd r4, [lr, r3] │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str fp, [sp, #12] │ │ │ │ │ - ldrd sl, [r1, #-184] @ 0xffffff48 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str lr, [sp, #4] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldrd r2, [fp, #-184] @ 0xffffff48 │ │ │ │ │ + strd r4, [sp] │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + lsl r6, sl, #5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - lsl r6, r5, #5 │ │ │ │ │ - ldrd r4, [lr, r6] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [fp, #56] @ 0x38 │ │ │ │ │ + ldrd r4, [r9, r6] │ │ │ │ │ + ldrd r8, [ip, r6] │ │ │ │ │ + ldrd r6, [fp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [r1, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #24] │ │ │ │ │ + strd r4, [sp] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + lsl r6, sl, #4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl r6, r5, #4 │ │ │ │ │ - add r7, lr, r5, lsl #4 │ │ │ │ │ - ldrd r4, [lr, r6] │ │ │ │ │ - add sl, r3, r6 │ │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + str fp, [sp] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + str r6, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r4, [r9, r6] │ │ │ │ │ + add r7, r9, r6 │ │ │ │ │ + ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ + add sl, ip, r6 │ │ │ │ │ str sl, [sp, #136] @ 0x88 │ │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd sl, [r1, #-104] @ 0xffffff98 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd sl, [fp, #-104] @ 0xffffff98 │ │ │ │ │ + str r7, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ ldr sl, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r4, [r7, fp] │ │ │ │ │ - ldrd r6, [sl, fp] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r4, [r7, r3] │ │ │ │ │ + ldrd r6, [sl, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2540] @ dec │ │ │ │ │ - ldr r3, [pc, #2540] @ df0 │ │ │ │ │ + ldr r2, [pc, #2536] @ de0 │ │ │ │ │ + ldr r3, [pc, #2536] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2496] @ dec │ │ │ │ │ - ldr r3, [pc, #2496] @ df0 │ │ │ │ │ + ldr r2, [pc, #2492] @ de0 │ │ │ │ │ + ldr r3, [pc, #2492] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #640 @ 0x280 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2452] @ df4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2444] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -330,583 +328,580 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #648 @ 0x288 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #2376] @ df4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2368] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2308] @ df8 │ │ │ │ │ - ldr r3, [pc, #2280] @ de0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2296] @ dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2288] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2260] @ de4 │ │ │ │ │ - ldr r3, [pc, #2260] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2276] @ df4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2268] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ - ldr r2, [pc, #2228] @ df8 │ │ │ │ │ + ldr r2, [pc, #2224] @ dec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2196] @ de0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2212] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2184] @ de4 │ │ │ │ │ - ldr r3, [pc, #2184] @ de8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2200] @ df4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2192] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2112] @ df8 │ │ │ │ │ - ldr r3, [pc, #2084] @ de0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2100] @ dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2092] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2064] @ de4 │ │ │ │ │ - ldr r3, [pc, #2064] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2080] @ df4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2072] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldr r2, [pc, #2032] @ df8 │ │ │ │ │ + ldr r2, [pc, #2028] @ dec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2000] @ de0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2016] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1988] @ de4 │ │ │ │ │ - ldr r3, [pc, #1988] @ de8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2004] @ df4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1996] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r7, r4, r4, lsl #1 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - mov r9, r7 │ │ │ │ │ - add r8, ip, r9, lsl #3 │ │ │ │ │ - lsl r7, r7, #3 │ │ │ │ │ - ldrd r4, [ip, r7] │ │ │ │ │ - str r9, [sp, #72] @ 0x48 │ │ │ │ │ - str r8, [sp, #144] @ 0x90 │ │ │ │ │ - str r7, [sp, #324] @ 0x144 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + add lr, r4, r4, lsl #1 │ │ │ │ │ + lsl r7, lr, #3 │ │ │ │ │ + str lr, [sp, #280] @ 0x118 │ │ │ │ │ + add r8, r9, r7 │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + add fp, ip, r7 │ │ │ │ │ + str r7, [sp, #324] @ 0x144 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + str r8, [sp, #148] @ 0x94 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldrd r8, [r1, #-224] @ 0xffffff20 │ │ │ │ │ - add lr, r3, r7 │ │ │ │ │ + str fp, [sp, #152] @ 0x98 │ │ │ │ │ ldrd sl, [r1, #-216] @ 0xffffff28 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr r8, [sp, #148] @ 0x94 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r4, [r8, fp] │ │ │ │ │ ldrd r8, [r1, #-144] @ 0xffffff70 │ │ │ │ │ - ldrd r6, [lr, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd sl, [r1, #-136] @ 0xffffff78 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ + ldrd sl, [r1, #-136] @ 0xffffff78 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add sl, lr, lr, lsl #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl r9, sl, #4 │ │ │ │ │ - add r4, ip, sl, lsl #4 │ │ │ │ │ - lsl r7, lr, #3 │ │ │ │ │ - add r8, r3, r9 │ │ │ │ │ - str r7, [sp, #32] │ │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - ldrd r4, [ip, r9] │ │ │ │ │ - str r8, [sp, #320] @ 0x140 │ │ │ │ │ - str r9, [sp, #80] @ 0x50 │ │ │ │ │ - str sl, [sp, #120] @ 0x78 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ + lsl r7, r4, #3 │ │ │ │ │ + add r3, r7, r4 │ │ │ │ │ + ldrd sl, [r1, #24] │ │ │ │ │ + lsl lr, r3, #4 │ │ │ │ │ + str r7, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + add r5, r9, lr │ │ │ │ │ + str lr, [sp, #96] @ 0x60 │ │ │ │ │ + str r5, [sp, #156] @ 0x9c │ │ │ │ │ + ldrd r4, [r9, lr] │ │ │ │ │ + add r8, r3, lr │ │ │ │ │ + ldrd r6, [r3, lr] │ │ │ │ │ + str r8, [sp, #320] @ 0x140 │ │ │ │ │ mov r0, r4 │ │ │ │ │ ldrd r8, [r1, #16] │ │ │ │ │ - ldrd sl, [r1, #24] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr ip, [sp, #156] @ 0x9c │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ ldr r8, [sp, #320] @ 0x140 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r8, fp] │ │ │ │ │ ldrd r8, [r1, #96] @ 0x60 │ │ │ │ │ ldrd sl, [r1, #104] @ 0x68 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r3, lr, r4, lsl #2 │ │ │ │ │ - lsl sl, r3, #3 │ │ │ │ │ - ldrd r4, [ip, sl] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - str sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r6, [r3, sl] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ - strd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldr r2, [pc, #708] @ df8 │ │ │ │ │ + ldr r2, [pc, #716] @ dec │ │ │ │ │ strd r8, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #672] @ de0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #700] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #660] @ de4 │ │ │ │ │ - ldr r3, [pc, #660] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #688] @ df4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #680] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #632] @ df8 │ │ │ │ │ - ldr r3, [pc, #604] @ de0 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #640] @ dec │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #628] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #588] @ de4 │ │ │ │ │ - ldr r3, [pc, #588] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #612] @ df4 │ │ │ │ │ + ldr r3, [pc, #612] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #524] @ dec │ │ │ │ │ - ldr r3, [pc, #524] @ df0 │ │ │ │ │ + ldr r2, [pc, #532] @ de0 │ │ │ │ │ + ldr r3, [pc, #532] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #520] @ df4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #512] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -927,116 +922,116 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r6, [sp, #192] @ 0xc0 │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldr r2, [pc, #304] @ df8 │ │ │ │ │ + ldr r2, [pc, #312] @ dec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #272] @ de0 │ │ │ │ │ + ldr r3, [pc, #308] @ df0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r2, [pc, #256] @ de4 │ │ │ │ │ - ldr r3, [pc, #256] @ de8 │ │ │ │ │ + ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #284] @ df4 │ │ │ │ │ + ldr r3, [pc, #284] @ df8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #228] @ df8 │ │ │ │ │ - ldr r3, [pc, #200] @ de0 │ │ │ │ │ + ldr r2, [pc, #236] @ dec │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #224] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #184] @ de4 │ │ │ │ │ - ldr r3, [pc, #184] @ de8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #212] @ df4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #204] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #124] @ dec │ │ │ │ │ - ldr r3, [pc, #124] @ df0 │ │ │ │ │ + ldr r2, [pc, #132] @ de0 │ │ │ │ │ + ldr r3, [pc, #132] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #120] @ df4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #112] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ b dfc │ │ │ │ │ - .word 0x00000da8 │ │ │ │ │ + .word 0x00000d94 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - .word 0x3fee6f0e │ │ │ │ │ - .word 0x04755a5e │ │ │ │ │ - .word 0x3fe2cf23 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ - ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + .word 0x3fee6f0e │ │ │ │ │ + .word 0x04755a5e │ │ │ │ │ + .word 0x3fe2cf23 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -1055,451 +1050,448 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ - add r4, ip, r7 │ │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r4, [ip, r7] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add r9, r3, r7 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + add r5, r9, r7 │ │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + add sl, r3, r7 │ │ │ │ │ ldrd r6, [r7, r3] │ │ │ │ │ sub r3, r1, #256 @ 0x100 │ │ │ │ │ - str r9, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + str sl, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldrd sl, [r1, #-248] @ 0xffffff08 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r9, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr sl, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ + ldrd r4, [r5, fp] │ │ │ │ │ + ldrd r6, [sl, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - lsl r4, lr, #7 │ │ │ │ │ - ldrd r8, [r3, #-16] │ │ │ │ │ - mov sl, r4 │ │ │ │ │ - ldrd r4, [r4, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl sl, r4, #7 │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + add ip, r9, sl │ │ │ │ │ str sl, [sp, #48] @ 0x30 │ │ │ │ │ - strd r4, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - add r1, ip, lr, lsl #7 │ │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r8, [r3, #-16] │ │ │ │ │ add fp, r1, sl │ │ │ │ │ ldrd r6, [r1, sl] │ │ │ │ │ - str fp, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + str fp, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + str ip, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r8, [r3, #64] @ 0x40 │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ + ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r4, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - ldrd sl, [r3, #72] @ 0x48 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ + ldrd sl, [r3, #72] @ 0x48 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r3, lr, r5, lsl #1 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r3, #88 @ 0x58 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + mul r4, r3, r4 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r8, r5 │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - str r8, [sp, #96] @ 0x60 │ │ │ │ │ + mov lr, r4 │ │ │ │ │ + ldrd r4, [r4, r9] │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + str lr, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r4, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r6, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ - strd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldr r2, [pc, #-1360] @ df8 │ │ │ │ │ - strd r8, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-1340] @ dec │ │ │ │ │ + strd r8, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-1396] @ de0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1356] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1408] @ de4 │ │ │ │ │ - ldr r3, [pc, #-1408] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1368] @ df4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1376] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1436] @ df8 │ │ │ │ │ - ldr r3, [pc, #-1464] @ de0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-1416] @ dec │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1428] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1480] @ de4 │ │ │ │ │ - ldr r3, [pc, #-1480] @ de8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #-1444] @ df4 │ │ │ │ │ + ldr r3, [pc, #-1444] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1544] @ dec │ │ │ │ │ - ldr r3, [pc, #-1544] @ df0 │ │ │ │ │ + ldr r2, [pc, #-1524] @ de0 │ │ │ │ │ + ldr r3, [pc, #-1524] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-1548] @ df4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1544] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -1520,105 +1512,104 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldrd r6, [sp, #240] @ 0xf0 │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldr r2, [pc, #-1760] @ df8 │ │ │ │ │ + ldr r2, [pc, #-1744] @ dec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #-1800] @ de0 │ │ │ │ │ + ldr r3, [pc, #-1748] @ df0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r2, [pc, #-1816] @ de4 │ │ │ │ │ - ldr r3, [pc, #-1816] @ de8 │ │ │ │ │ + ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1772] @ df4 │ │ │ │ │ + ldr r3, [pc, #-1772] @ df8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1844] @ df8 │ │ │ │ │ - ldr r3, [pc, #-1872] @ de0 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-1820] @ dec │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1832] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1888] @ de4 │ │ │ │ │ - ldr r3, [pc, #-1888] @ de8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1844] @ df4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1852] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1948] @ dec │ │ │ │ │ - ldr r3, [pc, #-1948] @ df0 │ │ │ │ │ + ldr r2, [pc, #-1924] @ de0 │ │ │ │ │ + ldr r3, [pc, #-1924] @ de4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-1952] @ df4 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1944] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #24] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -1637,260 +1628,257 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r5, lr, #5 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r4, #5 │ │ │ │ │ + add fp, r9, r5 │ │ │ │ │ mov r8, r5 │ │ │ │ │ - add fp, ip, lr, lsl #5 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ str fp, [sp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - add r9, r1, r8 │ │ │ │ │ - str r9, [sp, #208] @ 0xd0 │ │ │ │ │ + add fp, r1, r8 │ │ │ │ │ + str fp, [sp, #208] @ 0xd0 │ │ │ │ │ str r8, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r6, [r1, r8] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r9, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ - ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ + ldrd r4, [r5, fp] │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r5, lsl #1 │ │ │ │ │ - add lr, ip, r3, lsl #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - str lr, [sp, #216] @ 0xd8 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + mov r3, #152 @ 0x98 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + add r4, r9, r5 │ │ │ │ │ + add fp, r1, ip │ │ │ │ │ + str r4, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + str fp, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r7, r1, r9 │ │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ │ - str r9, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #32] │ │ │ │ │ ldrd sl, [r3, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr lr, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ - ldrd r6, [lr, fp] │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r1, [sp, #224] @ 0xe0 │ │ │ │ │ ldrd r8, [r3, #112] @ 0x70 │ │ │ │ │ - ldrd sl, [r3, #120] @ 0x78 │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #120] @ 0x78 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, r7, lr │ │ │ │ │ - lsl r5, r3, #4 │ │ │ │ │ - mov lr, r5 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + sub r3, r4, r5 │ │ │ │ │ + lsl ip, r3, #4 │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + str ip, [sp, #104] @ 0x68 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #112] @ 0x70 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1901,210 +1889,207 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r2, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldr r2, [pc, #-3484] @ df8 │ │ │ │ │ - strd r8, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #-3436] @ dec │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3596] @ 29ac │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3452] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3584] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #3584] @ 29b4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3464] @ df4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-3472] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3544] @ 29b8 │ │ │ │ │ - ldr r3, [pc, #3528] @ 29ac │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #3580] @ 29a0 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3568] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3512] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #3512] @ 29b4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #3552] @ 29a8 │ │ │ │ │ + ldr r3, [pc, #3552] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3564] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #3564] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #3504] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #3504] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3576] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3472] @ 29b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #248] @ 0xf8 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -2126,108 +2111,107 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldr r2, [pc, #3220] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #3256] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #560 @ 0x230 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #3192] @ 29ac │ │ │ │ │ + ldr r3, [pc, #3244] @ 29a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3180] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #3180] @ 29b4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldr r2, [pc, #3224] @ 29a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #3216] @ 29ac │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3132] @ 29b8 │ │ │ │ │ - ldr r3, [pc, #3116] @ 29ac │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #3168] @ 29a0 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3156] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3100] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #3100] @ 29b4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3144] @ 29a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3136] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3148] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #3148] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #3092] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #3092] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3160] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r3, [pc, #3068] @ 29b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #24] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -2246,44 +2230,43 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r4, lr, #4 │ │ │ │ │ - mov r9, r4 │ │ │ │ │ - add r5, ip, lr, lsl #4 │ │ │ │ │ - str r5, [sp, #232] @ 0xe8 │ │ │ │ │ - str r9, [sp, #24] │ │ │ │ │ - ldrd r4, [r4, ip] │ │ │ │ │ - strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r7, r1, r9 │ │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl sl, r5, #4 │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + add fp, r9, sl │ │ │ │ │ + str sl, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #-240] @ 0xffffff10 │ │ │ │ │ - ldrd sl, [r3, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r7, r1, sl │ │ │ │ │ + str r7, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str fp, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-232] @ 0xffffff18 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2292,50 +2275,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2344,60 +2327,58 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r4, lr │ │ │ │ │ - add r1, ip, r3, lsl #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov lr, r5 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - add ip, r1, lr │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - str lr, [sp, #120] @ 0x78 │ │ │ │ │ - str ip, [sp, #256] @ 0x100 │ │ │ │ │ + ldr sl, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + add r3, sl, r5 │ │ │ │ │ + lsl ip, r3, #3 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add fp, r9, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + str fp, [sp, #248] @ 0xf8 │ │ │ │ │ + add fp, r1, ip │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + str fp, [sp, #256] @ 0x100 │ │ │ │ │ ldrd sl, [r3, #8] │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2406,52 +2387,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldrd r4, [r1, fp] │ │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ │ ldrd r8, [r3, #80] @ 0x50 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r3, #88] @ 0x58 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #88] @ 0x58 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2460,53 +2439,52 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r5, r5, #5 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - ldrd r6, [r1, r3] │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r4, #5 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ + str fp, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2517,50 +2495,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #608 @ 0x260 │ │ │ │ │ @@ -2568,51 +2546,51 @@ │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #608 @ 0x260 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2635,76 +2613,76 @@ │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldr r2, [pc, #1416] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #1480] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ - strd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #1388] @ 29ac │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldr r3, [pc, #1468] @ 29a4 │ │ │ │ │ + strd r8, [r1] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1376] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #1376] @ 29b4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1448] @ 29a8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1440] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldr r2, [pc, #1332] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #1396] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1312] @ 29ac │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1384] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1300] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #1300] @ 29b4 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #1372] @ 29a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1364] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1348] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #1348] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #1316] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #1316] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1360] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldr r3, [pc, #1292] @ 29b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -2714,30 +2692,30 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ @@ -2757,78 +2735,78 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldr r2, [pc, #992] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #1056] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #964] @ 29ac │ │ │ │ │ + ldr r3, [pc, #1044] @ 29a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #952] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #952] @ 29b4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldr r2, [pc, #1024] @ 29a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #1016] @ 29ac │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldr r2, [pc, #900] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #964] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #880] @ 29ac │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #952] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #868] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #868] @ 29b4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #940] @ 29a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #932] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #916] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #916] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #884] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #884] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #928] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldr r3, [pc, #860] @ 29b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -2838,30 +2816,30 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -2888,58 +2866,58 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #508] @ 29b8 │ │ │ │ │ - ldr r3, [pc, #492] @ 29ac │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #564] @ 29a0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #556] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #472] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #472] @ 29b4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #544] @ 29a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #536] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldr r2, [pc, #428] @ 29b8 │ │ │ │ │ + ldr r2, [pc, #492] @ 29a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #408] @ 29ac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #480] @ 29a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #396] @ 29b0 │ │ │ │ │ - ldr r3, [pc, #396] @ 29b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #468] @ 29a8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #460] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2948,110 +2926,135 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #332] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #332] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #300] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #300] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #344] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r3, [pc, #276] @ 29b0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + ldr r9, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r9, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, fp] │ │ │ │ │ + ldr r9, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + strd r0, [r7, fp] │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ b 2a48 │ │ │ │ │ + .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ - .word 0x134454ff │ │ │ │ │ + .word 0x3fd00000 │ │ │ │ │ + .word 0x9b97f4a8 │ │ │ │ │ + .word 0x3fe1e377 │ │ │ │ │ .word 0xfeb501bc │ │ │ │ │ .word 0x3fe465c6 │ │ │ │ │ .word 0x635b6bea │ │ │ │ │ .word 0x3fe8a80b │ │ │ │ │ .word 0xdcdc158c │ │ │ │ │ .word 0x3fecf457 │ │ │ │ │ .word 0xc925819c │ │ │ │ │ @@ -3079,83 +3082,61 @@ │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r7, ip] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, fp] │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-268] @ 29b8 │ │ │ │ │ - ldr r3, [pc, #-144] @ 2a38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-76] @ 2a34 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-84] @ 2a38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-164] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-164] @ 2a40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-244] @ 29a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-252] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-344] @ 29b8 │ │ │ │ │ - ldr r3, [pc, #-220] @ 2a38 │ │ │ │ │ + ldr r2, [pc, #-144] @ 2a34 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-156] @ 2a38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-236] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-236] @ 2a40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-316] @ 29a8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-324] @ 29ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3164,262 +3145,262 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-440] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-440] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #-484] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #-484] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-428] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r3, [pc, #-508] @ 29b0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r5, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r5, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #672 @ 0x2a0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-940] @ 29ec │ │ │ │ │ - ldr r3, [pc, #-940] @ 29f0 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-876] @ 29ec │ │ │ │ │ + ldr r3, [pc, #-876] @ 29f0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-956] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-956] @ 29f8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr r2, [pc, #-888] @ 29f4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-896] @ 29f8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-996] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-996] @ 2a00 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #-928] @ 29fc │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-936] @ 2a00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1016] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-1016] @ 2a08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r2, [pc, #-948] @ 2a04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-956] @ 2a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1100] @ 2a0c │ │ │ │ │ - ldr r3, [pc, #-1100] @ 2a10 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #-1032] @ 2a0c │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1040] @ 2a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1120] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #-1120] @ 2a18 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldr r2, [pc, #-1052] @ 2a14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1060] @ 2a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1160] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-1160] @ 2a20 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #-1092] @ 2a1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1100] @ 2a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1180] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #-1180] @ 2a28 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldr r2, [pc, #-1112] @ 2a24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1120] @ 2a28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3452,116 +3433,116 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1332] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-1332] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #-1376] @ 29b4 │ │ │ │ │ + ldr r3, [pc, #-1376] @ 29b8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldr r2, [pc, #-1424] @ 29fc │ │ │ │ │ + ldr r2, [pc, #-1348] @ 29fc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-1436] @ 2a00 │ │ │ │ │ + ldr r3, [pc, #-1360] @ 2a00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1440] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-1440] @ 2a08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldr r2, [pc, #-1372] @ 2a04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1380] @ 2a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1552] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #-1552] @ 29c8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [pc, #-1484] @ 29c4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1492] @ 29c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1588] @ 29bc │ │ │ │ │ - ldr r3, [pc, #-1588] @ 29c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldr r2, [pc, #-1520] @ 29bc │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1528] @ 29c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r6, [r1] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr r2, [pc, #-1644] @ 29dc │ │ │ │ │ + ldr r2, [pc, #-1568] @ 29dc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldr r3, [pc, #-1652] @ 29e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1580] @ 29e0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1660] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #-1660] @ 29e8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #-1592] @ 29e4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1600] @ 29e8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1732] @ 29cc │ │ │ │ │ - ldr r3, [pc, #-1732] @ 29d0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #-1664] @ 29cc │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1672] @ 29d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1752] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #-1752] @ 29d8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #-1684] @ 29d4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1692] @ 29d8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -3570,34 +3551,34 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1804] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-1804] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #-1728] @ 2a2c │ │ │ │ │ + ldr r3, [pc, #-1728] @ 2a30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -3609,105 +3590,105 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr r2, [pc, #-1924] @ 29fc │ │ │ │ │ + ldr r2, [pc, #-1848] @ 29fc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-1936] @ 2a00 │ │ │ │ │ + ldr r3, [pc, #-1860] @ 2a00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1940] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-1940] @ 2a08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r2, [pc, #-1872] @ 2a04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1880] @ 2a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2060] @ 29bc │ │ │ │ │ - ldr r3, [pc, #-2060] @ 29c0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [pc, #-1992] @ 29bc │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2000] @ 29c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2080] @ 29c4 │ │ │ │ │ - ldr r3, [pc, #-2080] @ 29c8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldr r2, [pc, #-2012] @ 29c4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2020] @ 29c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2164] @ 29cc │ │ │ │ │ - ldr r3, [pc, #-2164] @ 29d0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #-2096] @ 29cc │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2104] @ 29d0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2184] @ 29d4 │ │ │ │ │ - ldr r3, [pc, #-2184] @ 29d8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldr r2, [pc, #-2116] @ 29d4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2124] @ 29d8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2224] @ 29dc │ │ │ │ │ - ldr r3, [pc, #-2224] @ 29e0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #-2156] @ 29dc │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2164] @ 29e0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2244] @ 29e4 │ │ │ │ │ - ldr r3, [pc, #-2244] @ 29e8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #-2176] @ 29e4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2184] @ 29e8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3740,116 +3721,116 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2332] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-2332] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #-2256] @ 2a2c │ │ │ │ │ + ldr r3, [pc, #-2256] @ 2a30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r2, [pc, #-2440] @ 29ec │ │ │ │ │ + ldr r2, [pc, #-2364] @ 29ec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-2452] @ 29f0 │ │ │ │ │ + ldr r3, [pc, #-2376] @ 29f0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2456] @ 29f4 │ │ │ │ │ - ldr r3, [pc, #-2456] @ 29f8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldr r2, [pc, #-2388] @ 29f4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2396] @ 29f8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2496] @ 29fc │ │ │ │ │ - ldr r3, [pc, #-2496] @ 2a00 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r2, [pc, #-2428] @ 29fc │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2436] @ 2a00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2516] @ 2a04 │ │ │ │ │ - ldr r3, [pc, #-2516] @ 2a08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #-2448] @ 2a04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2456] @ 2a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r6, [r1] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldr r2, [pc, #-2596] @ 2a0c │ │ │ │ │ + ldr r2, [pc, #-2520] @ 2a0c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ - ldr r3, [pc, #-2604] @ 2a10 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2532] @ 2a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2612] @ 2a14 │ │ │ │ │ - ldr r3, [pc, #-2612] @ 2a18 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #-2544] @ 2a14 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2552] @ 2a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2652] @ 2a1c │ │ │ │ │ - ldr r3, [pc, #-2652] @ 2a20 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldr r2, [pc, #-2584] @ 2a1c │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2592] @ 2a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2672] @ 2a24 │ │ │ │ │ - ldr r3, [pc, #-2672] @ 2a28 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #-2604] @ 2a24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2612] @ 2a28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3858,243 +3839,243 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2796] @ 2a2c │ │ │ │ │ - ldr r3, [pc, #-2796] @ 2a30 │ │ │ │ │ + ldr r2, [pc, #-2720] @ 2a2c │ │ │ │ │ + ldr r3, [pc, #-2720] @ 2a30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r4, [sp, #192] @ 0xc0 │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r8, sl │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2964] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-2964] @ 2a38 │ │ │ │ │ - mov r9, fp │ │ │ │ │ + ldr r2, [pc, #-2892] @ 2a34 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2904] @ 2a38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2984] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-2984] @ 2a40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2916] @ 2a3c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2924] @ 2a40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3040] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-3040] @ 2a38 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2972] @ 2a34 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2980] @ 2a38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3060] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-3060] @ 2a40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2992] @ 2a3c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3000] @ 2a40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-3100] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r3, [pc, #-3032] @ 2a44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ + ldr r9, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [pc, #-3348] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-3348] @ 2a38 │ │ │ │ │ - strd r0, [r9, fp] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-3272] @ 2a34 │ │ │ │ │ + ldr r3, [pc, #-3272] @ 2a38 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3372] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-3372] @ 2a40 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #-3304] @ 2a3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-3312] @ 2a40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3436] @ 2a34 │ │ │ │ │ - ldr r3, [pc, #-3436] @ 2a38 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-3368] @ 2a34 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3376] @ 2a38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3456] @ 2a3c │ │ │ │ │ - ldr r3, [pc, #-3456] @ 2a40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3388] @ 2a3c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3396] @ 2a40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-3496] @ 2a44 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3436] @ 2a44 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -4103,223 +4084,223 @@ │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ + ldr r9, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [pc, #3604] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #3604] @ 46e8 │ │ │ │ │ - strd r0, [r5, fp] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #3604] @ 4698 │ │ │ │ │ + ldr r3, [pc, #3604] @ 469c │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3580] @ 46ec │ │ │ │ │ - ldr r3, [pc, #3580] @ 46f0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #3572] @ 46a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #3564] @ 46a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3516] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #3516] @ 46e8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3508] @ 4698 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3500] @ 469c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3496] @ 46ec │ │ │ │ │ - ldr r3, [pc, #3496] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3488] @ 46a0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3480] @ 46a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #3592] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r3, [pc, #3584] @ 4730 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r2, [pc, #3208] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #3208] @ 46e8 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #3208] @ 4698 │ │ │ │ │ + ldr r3, [pc, #3208] @ 469c │ │ │ │ │ strd r0, [r9, fp] │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3184] @ 46ec │ │ │ │ │ - ldr r3, [pc, #3184] @ 46f0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #3176] @ 46a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #3168] @ 46a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3120] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #3120] @ 46e8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3112] @ 4698 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3104] @ 469c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3100] @ 46ec │ │ │ │ │ - ldr r3, [pc, #3100] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3092] @ 46a0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3084] @ 46a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #3196] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldr r3, [pc, #3188] @ 4730 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4329,191 +4310,191 @@ │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #224] @ 0xe0 │ │ │ │ │ strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldr fp, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r5, fp] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2668] @ 46f4 │ │ │ │ │ - ldr r3, [pc, #2668] @ 46f8 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2656] @ 46a8 │ │ │ │ │ + ldr r3, [pc, #2656] @ 46ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2652] @ 46fc │ │ │ │ │ - ldr r3, [pc, #2652] @ 4700 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #2644] @ 46b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2636] @ 46b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2612] @ 4704 │ │ │ │ │ - ldr r3, [pc, #2612] @ 4708 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #2604] @ 46b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2596] @ 46bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2592] @ 470c │ │ │ │ │ - ldr r3, [pc, #2592] @ 4710 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #544 @ 0x220 │ │ │ │ │ + ldr r2, [pc, #2584] @ 46c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2576] @ 46c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r6, [sp, #96] @ 0x60 │ │ │ │ │ + strd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2524] @ 4714 │ │ │ │ │ - ldr r3, [pc, #2524] @ 4718 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #2516] @ 46c8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2508] @ 46cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2504] @ 471c │ │ │ │ │ - ldr r3, [pc, #2504] @ 4720 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldr r2, [pc, #2496] @ 46d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2488] @ 46d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2464] @ 4724 │ │ │ │ │ - ldr r3, [pc, #2464] @ 4728 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #2456] @ 46d8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2448] @ 46dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2444] @ 472c │ │ │ │ │ - ldr r3, [pc, #2444] @ 4730 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #2436] @ 46e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2428] @ 46e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4532,122 +4513,122 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2300] @ 4734 │ │ │ │ │ - ldr r3, [pc, #2300] @ 4738 │ │ │ │ │ + ldr r2, [pc, #2300] @ 46e8 │ │ │ │ │ + ldr r3, [pc, #2300] @ 46ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2280] @ 473c │ │ │ │ │ - ldr r3, [pc, #2280] @ 4740 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2268] @ 46f0 │ │ │ │ │ + ldr r3, [pc, #2268] @ 46f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2264] @ 4744 │ │ │ │ │ - ldr r3, [pc, #2264] @ 4748 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r2, [pc, #2256] @ 46f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2248] @ 46fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2224] @ 474c │ │ │ │ │ - ldr r3, [pc, #2224] @ 4750 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldr r2, [pc, #2216] @ 4700 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2208] @ 4704 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2204] @ 4754 │ │ │ │ │ - ldr r3, [pc, #2204] @ 4758 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r2, [pc, #2196] @ 4708 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2188] @ 470c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2076] @ 4724 │ │ │ │ │ - ldr r3, [pc, #2076] @ 4728 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2064] @ 46d8 │ │ │ │ │ + ldr r3, [pc, #2064] @ 46dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2060] @ 472c │ │ │ │ │ - ldr r3, [pc, #2060] @ 4730 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #2052] @ 46e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2044] @ 46e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2060] @ 475c │ │ │ │ │ - ldr r3, [pc, #2060] @ 4760 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #2052] @ 4710 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2044] @ 4714 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2040] @ 4764 │ │ │ │ │ - ldr r3, [pc, #2040] @ 4768 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #2032] @ 4718 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2024] @ 471c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4656,134 +4637,134 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1864] @ 4734 │ │ │ │ │ - ldr r3, [pc, #1864] @ 4738 │ │ │ │ │ + ldr r2, [pc, #1864] @ 46e8 │ │ │ │ │ + ldr r3, [pc, #1864] @ 46ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1812] @ 473c │ │ │ │ │ - ldr r3, [pc, #1812] @ 4740 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1800] @ 46f0 │ │ │ │ │ + ldr r3, [pc, #1800] @ 46f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1796] @ 4744 │ │ │ │ │ - ldr r3, [pc, #1796] @ 4748 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #1788] @ 46f8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1780] @ 46fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1756] @ 474c │ │ │ │ │ - ldr r3, [pc, #1756] @ 4750 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r2, [pc, #1748] @ 4700 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1740] @ 4704 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1736] @ 4754 │ │ │ │ │ - ldr r3, [pc, #1736] @ 4758 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldr r2, [pc, #1728] @ 4708 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1720] @ 470c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd sl, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ strd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1612] @ 4724 │ │ │ │ │ - ldr r3, [pc, #1612] @ 4728 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #1604] @ 46d8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1596] @ 46dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1592] @ 472c │ │ │ │ │ - ldr r3, [pc, #1592] @ 4730 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldr r2, [pc, #1584] @ 46e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1576] @ 46e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1592] @ 475c │ │ │ │ │ - ldr r3, [pc, #1592] @ 4760 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldr r2, [pc, #1584] @ 4710 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1576] @ 4714 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1572] @ 4764 │ │ │ │ │ - ldr r3, [pc, #1572] @ 4768 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #1564] @ 4718 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1556] @ 471c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4814,110 +4795,110 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1372] @ 4734 │ │ │ │ │ - ldr r3, [pc, #1372] @ 4738 │ │ │ │ │ + ldr r2, [pc, #1372] @ 46e8 │ │ │ │ │ + ldr r3, [pc, #1372] @ 46ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1280] @ 46f4 │ │ │ │ │ - ldr r3, [pc, #1280] @ 46f8 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1268] @ 46a8 │ │ │ │ │ + ldr r3, [pc, #1268] @ 46ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1264] @ 46fc │ │ │ │ │ - ldr r3, [pc, #1264] @ 4700 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [pc, #1256] @ 46b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1248] @ 46b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1224] @ 4704 │ │ │ │ │ - ldr r3, [pc, #1224] @ 4708 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #544 @ 0x220 │ │ │ │ │ + ldr r2, [pc, #1216] @ 46b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1208] @ 46bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1204] @ 470c │ │ │ │ │ - ldr r3, [pc, #1204] @ 4710 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #1196] @ 46c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1188] @ 46c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r6, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1132] @ 4714 │ │ │ │ │ - ldr r3, [pc, #1132] @ 4718 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1120] @ 46c8 │ │ │ │ │ + ldr r3, [pc, #1120] @ 46cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1116] @ 471c │ │ │ │ │ - ldr r3, [pc, #1116] @ 4720 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #1108] @ 46d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1100] @ 46d4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1076] @ 4724 │ │ │ │ │ - ldr r3, [pc, #1076] @ 4728 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #1068] @ 46d8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1060] @ 46dc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1056] @ 472c │ │ │ │ │ - ldr r3, [pc, #1056] @ 4730 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #1048] @ 46e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1040] @ 46e4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4926,128 +4907,128 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #940] @ 4734 │ │ │ │ │ - ldr r3, [pc, #940] @ 4738 │ │ │ │ │ + ldr r2, [pc, #940] @ 46e8 │ │ │ │ │ + ldr r3, [pc, #940] @ 46ec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ + ldr r8, [sp, #72] @ 0x48 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ + mov r8, sl │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ ldr r4, [sp, #324] @ 0x144 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - mov r8, sl │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #704] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #704] @ 46e8 │ │ │ │ │ - mov r9, fp │ │ │ │ │ + ldr r2, [pc, #700] @ 4698 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #688] @ 469c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #684] @ 46ec │ │ │ │ │ - ldr r3, [pc, #684] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #676] @ 46a0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #668] @ 46a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #628] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #628] @ 46e8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #620] @ 4698 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #612] @ 469c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #608] @ 46ec │ │ │ │ │ - ldr r3, [pc, #608] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #600] @ 46a0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #592] @ 46a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #704] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #688] @ 4730 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ @@ -5056,101 +5037,101 @@ │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ ldr r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [lr, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr sl, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r2, [pc, #328] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #328] @ 46e8 │ │ │ │ │ - strd r0, [lr, r7] │ │ │ │ │ + ldr r2, [pc, #328] @ 4698 │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ + ldr r3, [pc, #324] @ 469c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r2, [pc, #308] @ 46ec │ │ │ │ │ - ldr r3, [pc, #308] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #300] @ 46a0 │ │ │ │ │ + ldr r3, [pc, #300] @ 46a4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #252] @ 46e4 │ │ │ │ │ - ldr r3, [pc, #252] @ 46e8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #244] @ 4698 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #236] @ 469c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #232] @ 46ec │ │ │ │ │ - ldr r3, [pc, #232] @ 46f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #224] @ 46a0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #216] @ 46a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #328] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #312] @ 4730 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -5164,41 +5145,41 @@ │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r2, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - b 4780 │ │ │ │ │ + b 4734 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x4e81c059 │ │ │ │ │ .word 0x3fec0ab4 │ │ │ │ │ .word 0x5cbfa951 │ │ │ │ │ @@ -5230,75 +5211,75 @@ │ │ │ │ │ .word 0xfeb501bc │ │ │ │ │ .word 0x3fe465c6 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #256] @ 0x100 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr r9, [sp, #256] @ 0x100 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr fp, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r3, [pc, #-68] @ 4770 │ │ │ │ │ - strd r0, [r2, r7] │ │ │ │ │ - ldr r2, [pc, #-80] @ 476c │ │ │ │ │ + ldr r3, [pc, #-68] @ 4724 │ │ │ │ │ + strd r0, [r2, fp] │ │ │ │ │ + ldr r2, [pc, #-80] @ 4720 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r2, [pc, #-92] @ 4774 │ │ │ │ │ - ldr r3, [pc, #-92] @ 4778 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-100] @ 4728 │ │ │ │ │ + ldr r3, [pc, #-100] @ 472c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-148] @ 476c │ │ │ │ │ - ldr r3, [pc, #-148] @ 4770 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-156] @ 4720 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-164] @ 4724 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-168] @ 4774 │ │ │ │ │ - ldr r3, [pc, #-168] @ 4778 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-176] @ 4728 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-184] @ 472c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-208] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-224] @ 4730 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -5312,185 +5293,190 @@ │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #144] @ 0x90 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr sl, [sp, #148] @ 0x94 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r2, [pc, #-448] @ 476c │ │ │ │ │ - ldr r3, [pc, #-448] @ 4770 │ │ │ │ │ - strd r0, [lr, sl] │ │ │ │ │ + ldr r2, [pc, #-448] @ 4720 │ │ │ │ │ + strd r0, [lr, r4] │ │ │ │ │ + ldr r3, [pc, #-452] @ 4724 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r2, [pc, #-468] @ 4774 │ │ │ │ │ - ldr r3, [pc, #-468] @ 4778 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-476] @ 4728 │ │ │ │ │ + ldr r3, [pc, #-476] @ 472c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-524] @ 476c │ │ │ │ │ - ldr r3, [pc, #-524] @ 4770 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-532] @ 4720 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-540] @ 4724 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-544] @ 4774 │ │ │ │ │ - ldr r3, [pc, #-544] @ 4778 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-552] @ 4728 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-560] @ 472c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-584] @ 477c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-600] @ 4730 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r2, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #320] @ 0x140 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #320] @ 0x140 │ │ │ │ │ strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - add r3, r3, #384 @ 0x180 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ │ - strd r0, [r2, sl] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r2, r4] │ │ │ │ │ ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ add r1, r1, #1 │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ str r1, [sp, #752] @ 0x2f0 │ │ │ │ │ + add r3, r3, #384 @ 0x180 │ │ │ │ │ ldr r1, [sp, #708] @ 0x2c4 │ │ │ │ │ - eor r1, lr, r1 │ │ │ │ │ - str r1, [sp, #16] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ │ + eor r1, r5, r1 │ │ │ │ │ + str r1, [sp, #20] │ │ │ │ │ ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ │ add r2, r2, r1 │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ + str r2, [sp, #32] │ │ │ │ │ ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 6c │ │ │ │ │ + bne 7c │ │ │ │ │ add sp, sp, #716 @ 0x2cc │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -00004aec : │ │ │ │ │ +00004ab4 : │ │ │ │ │ fftw_codelet_t1_25(): │ │ │ │ │ - ldr r2, [pc, #12] @ 4b00 │ │ │ │ │ - ldr r1, [pc, #12] @ 4b04 │ │ │ │ │ + ldr r2, [pc, #12] @ 4ac8 │ │ │ │ │ + ldr r1, [pc, #12] @ 4acc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffb500 │ │ │ │ │ + .word 0xffffb538 │ │ │ ├── t1_3.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 2932 (bytes into file) │ │ │ │ │ + Start of section headers: 2964 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xb74: │ │ │ │ │ +There are 14 section headers, starting at offset 0xb94: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0006b0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000914 0001d0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0006e4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0006e4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0006e4 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0006e9 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0006f1 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000ae4 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000731 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000731 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00075c 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 00089c 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000afc 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0006d0 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000934 0001d0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000704 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000704 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000704 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000709 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000711 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000b04 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000751 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000751 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00077c 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0008bc 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000b1c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 1684 FUNC LOCAL DEFAULT 1 t1_3 │ │ │ │ │ - 3: 00000688 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000694 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000006a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 1716 FUNC LOCAL DEFAULT 1 t1_3 │ │ │ │ │ + 3: 000006a8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000006b4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000006c8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 00000694 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_3 │ │ │ │ │ + 17: 000006b4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_3 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,67 +1,67 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x914 contains 58 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x934 contains 58 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000009c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000108 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000014c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000164 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000178 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000190 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001a4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001cc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000200 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000214 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000230 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000248 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000260 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000026c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000288 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000300 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000031c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000040c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000420 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000434 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000488 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000049c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000508 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000520 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000538 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000554 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000564 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000057c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000588 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005a4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000060c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000628 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000644 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a4 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000006a8 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000000ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000d8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000104 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000118 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000015c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000174 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000188 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001dc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000210 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000224 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000240 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000254 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000026c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000027c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000298 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000310 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000032c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000404 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000418 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000430 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000444 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000500 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000514 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000052c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000544 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000055c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000578 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000588 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005f8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000604 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000620 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000630 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000064c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000668 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c4 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000006c8 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xae4 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xb04 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,52 +1,56 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_3(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #92 @ 0x5c │ │ │ │ │ - ldr r4, [sp, #132] @ 0x84 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #92 @ 0x5c │ │ │ │ │ mov lr, r1 │ │ │ │ │ - cmp r0, r4 │ │ │ │ │ + ldr r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r4, [sp, #132] @ 0x84 │ │ │ │ │ ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ add r2, r2, r0, lsl #5 │ │ │ │ │ - bge 350 │ │ │ │ │ + cmp r0, r4 │ │ │ │ │ + bge 360 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ lsl fp, r3, #3 │ │ │ │ │ - bne 358 │ │ │ │ │ + bne 37c │ │ │ │ │ add r3, r2, #32 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ add r3, ip, fp │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ │ - mov sl, #0 │ │ │ │ │ add r3, lr, fp │ │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ ldrd r2, [lr, sl] │ │ │ │ │ ldrd r8, [lr, fp] │ │ │ │ │ - strd r2, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - ldrd r4, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ ldrd r0, [r1, fp] │ │ │ │ │ + strd r6, [sp, #72] @ 0x48 │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ - strd r6, [sp, #72] @ 0x48 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldrd r6, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r4, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -74,30 +78,30 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r4, fp] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ + ldrd r2, [r3, #-8] │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [r3, #-8] │ │ │ │ │ - ldrd r6, [r5, fp] │ │ │ │ │ mov r4, r2 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + ldrd r6, [r5, fp] │ │ │ │ │ mov r5, r3 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r4, [sp, #16] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -138,51 +142,51 @@ │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ strd r0, [ip, sl] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [pc, #1124] @ 688 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1136] @ 6a8 │ │ │ │ │ strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add sl, sl, #8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1056] @ 68c │ │ │ │ │ - ldr r3, [pc, #1056] @ 690 │ │ │ │ │ + ldr r2, [pc, #1076] @ 6ac │ │ │ │ │ + add sl, sl, #8 │ │ │ │ │ + ldr r3, [pc, #1072] @ 6b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -199,23 +203,23 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #968] @ 68c │ │ │ │ │ - ldr r3, [pc, #968] @ 690 │ │ │ │ │ + ldr r2, [pc, #984] @ 6ac │ │ │ │ │ + ldr r3, [pc, #984] @ 6b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #952] @ 688 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #952] @ 6a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -230,53 +234,58 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ add r3, r3, #32 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r5, fp] │ │ │ │ │ add fp, fp, #8 │ │ │ │ │ - bne 58 │ │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 68 │ │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r3, r1, #3 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + str lr, [sp, #12] │ │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ │ add r3, r2, #32 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ add r3, ip, fp │ │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ │ - mov sl, #0 │ │ │ │ │ add r3, lr, fp │ │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [ip, sl] │ │ │ │ │ ldrd r4, [ip, fp] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ ldrd r0, [r3, sl] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ ldrd r6, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -305,27 +314,27 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r6, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [r6, fp] │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ │ - strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r4, [r1, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r2, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -359,57 +368,57 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [ip, sl] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [pc, #320] @ 688 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #312] @ 6a8 │ │ │ │ │ strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #260] @ 68c │ │ │ │ │ - ldr r3, [pc, #260] @ 690 │ │ │ │ │ + ldr r2, [pc, #256] @ 6ac │ │ │ │ │ + ldr r3, [pc, #256] @ 6b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -426,22 +435,22 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #172] @ 68c │ │ │ │ │ - ldr r3, [pc, #172] @ 690 │ │ │ │ │ + ldr r2, [pc, #168] @ 6ac │ │ │ │ │ + ldr r3, [pc, #168] @ 6b0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #156] @ 688 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #144] @ 6a8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ @@ -459,38 +468,37 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - add r2, r2, #1 │ │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ ldr r6, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ add r3, r3, #32 │ │ │ │ │ - add sl, sl, r2 │ │ │ │ │ + add r2, r2, #1 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ │ strd r0, [r6, fp] │ │ │ │ │ + add sl, sl, r2 │ │ │ │ │ add fp, fp, r2 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 384 │ │ │ │ │ - add sp, sp, #92 @ 0x5c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 3a8 │ │ │ │ │ + b 360 │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ │ │ │ │ │ -00000694 : │ │ │ │ │ +000006b4 : │ │ │ │ │ fftw_codelet_t1_3(): │ │ │ │ │ - ldr r2, [pc, #12] @ 6a8 │ │ │ │ │ - ldr r1, [pc, #12] @ 6ac │ │ │ │ │ + ldr r2, [pc, #12] @ 6c8 │ │ │ │ │ + ldr r1, [pc, #12] @ 6cc │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff958 │ │ │ │ │ + .word 0xfffff938 │ │ │ ├── t1_32.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 24492 (bytes into file) │ │ │ │ │ + Start of section headers: 24436 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x5fac: │ │ │ │ │ +There are 14 section headers, starting at offset 0x5f74: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0047ec 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 004aec 001430 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 004820 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 004820 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 004820 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 004826 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00482e 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 005f1c 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00486e 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00486e 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00489c 0001a0 10 12 18 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 004a3c 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 005f34 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0047b4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 004ab4 001430 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0047e8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0047e8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0047e8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0047ee 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0047f6 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 005ee4 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 004836 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 004836 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 004864 0001a0 10 12 18 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 004a04 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 005efc 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,29 +1,29 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 26 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 18384 FUNC LOCAL DEFAULT 1 t1_32 │ │ │ │ │ - 3: 00000074 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00002e28 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002e68 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00004798 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 000047d0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 000047e4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 18328 FUNC LOCAL DEFAULT 1 t1_32 │ │ │ │ │ + 3: 00000084 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 0000008c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002dd4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002e14 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00004760 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00004798 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 000047ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 12: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 13: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 14: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 17: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 23: 000047d0 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_32 │ │ │ │ │ + 23: 00004798 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_32 │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,58 +1,58 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x4aec contains 646 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x4ab4 contains 646 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000074 00001219 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000078 0000131a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000108 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000120 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000138 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000014c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000204 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000218 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000254 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000270 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000284 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000029c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000314 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000330 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000344 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000358 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000374 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000390 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000400 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000041c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000044c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000468 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000514 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000528 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000578 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000594 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000084 00001219 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000088 0000131a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000104 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000118 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000130 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000148 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000015c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000210 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000224 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000260 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000027c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000290 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000304 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000320 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000033c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000350 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000364 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000380 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000039c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000040c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000428 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000043c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000458 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000474 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000508 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000520 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000534 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000057c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000598 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000640 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000065c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000670 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000688 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000006a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000006b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000708 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ @@ -73,583 +73,583 @@ │ │ │ │ │ 00000870 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000088c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000008a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000008bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000008d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000008f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000910 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000964 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000980 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000994 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a50 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a64 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000afc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b2c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c24 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c38 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c7c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c98 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ccc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d6c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d80 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d94 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dcc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e3c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e54 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e80 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000968 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000984 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000998 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a58 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a70 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000af0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b38 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b50 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b64 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c00 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ca0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cdc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d74 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d88 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dc0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e00 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e1c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e30 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e74 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000ec4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000ee0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000ef4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000f0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000f24 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000f38 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f9c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fb0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fc8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fe0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ff4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000103c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001058 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000106c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001084 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000109c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001110 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001124 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001144 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001160 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000117c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001190 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011dc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000120c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001228 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001244 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001284 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000134c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001368 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000137c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001394 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000140c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001428 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000143c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001454 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000146c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001480 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001518 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001530 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001544 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001558 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001570 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000158c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015c0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001600 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000161c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001634 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000164c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001668 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001684 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fa4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fd0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fe8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ffc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001044 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001060 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001074 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000108c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010b8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010cc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001118 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000112c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000114c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001168 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001184 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001198 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001214 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001230 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000124c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000128c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001300 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001348 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001364 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001378 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001390 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000013bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001408 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001424 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001438 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001450 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001468 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000147c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000150c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001524 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001538 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000154c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001560 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000157c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001598 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001608 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000161c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001630 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000164c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001668 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000167c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001698 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000016b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000171c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001738 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001754 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001768 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001780 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001798 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001804 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000174c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001764 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000177c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001790 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001808 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001820 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001834 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001850 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001868 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000187c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001914 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000192c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001940 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001988 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001838 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000184c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001898 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000190c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001958 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001974 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001988 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000019a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001a18 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a34 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a50 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001aac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ac8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ae4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b54 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b88 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ba4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bc0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001aa8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ac0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ad8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001af4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b24 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bf0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001c1c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c38 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c68 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c94 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c48 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ca4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001cd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cf0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d20 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d38 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d4c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001de0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dfc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e2c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e58 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ea4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ec0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ed4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ef0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f08 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f58 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f90 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fe4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002000 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000201c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002038 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002050 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002074 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002090 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000209c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002114 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002120 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000213c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d3c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001da8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dbc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dd8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001df0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e04 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e50 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e80 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e9c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001eb4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ec8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001eec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f04 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f1c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f8c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fa8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fc4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fe0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ff8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000201c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002038 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002044 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002060 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000206c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002088 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002148 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002198 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002210 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002250 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000226c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002280 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000229c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002304 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002358 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002374 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002388 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002420 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000243c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002450 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000246c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002488 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000249c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002514 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002530 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000254c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002568 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002584 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002164 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002178 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002194 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002200 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000221c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002230 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000224c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002264 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002278 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002298 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002304 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002320 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002334 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002350 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002368 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000237c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002400 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000241c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002438 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000244c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002470 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000248c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002518 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002534 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002550 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000256c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002588 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002618 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002624 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002640 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000264c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002668 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002684 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000270c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002728 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002744 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002760 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000277c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002798 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002808 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002824 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002840 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000285c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002878 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002894 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002918 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000293c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000296c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000298c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002634 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002650 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000265c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002678 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002684 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002710 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000272c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002748 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002764 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002780 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000279c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000280c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002828 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002844 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002860 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002888 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000291c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000293c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000295c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002978 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002994 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000029c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000029e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a00 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a1c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002a34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002a50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a6c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a84 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002aa0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002abc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ad8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002af0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b84 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bd8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002be4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bfc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ad8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002af4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b28 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b4c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b68 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002be8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bf4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002c18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c38 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ca0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002cac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cd0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002db0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dcc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002dd8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002df0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dfc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e18 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002eb0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ec4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002edc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ef8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c80 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cf0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d3c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d7c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002da0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002dc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e28 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e74 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ea8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ebc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ed4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ef0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002f0c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f68 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f84 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f90 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fd0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003008 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000301c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003038 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003054 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003068 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003084 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003108 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003124 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003138 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003154 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003170 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000318c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003208 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000321c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003238 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003254 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003274 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003294 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f40 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f80 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f9c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fb8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fcc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fe8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003004 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003018 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003034 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003050 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000306c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003088 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000309c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003104 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003120 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000313c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003158 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000316c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003188 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031cc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003204 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003224 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003244 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000325c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003278 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003298 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032cc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000032e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003300 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000331c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003338 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003308 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003324 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000333c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003358 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003374 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000338c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003378 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003390 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000033a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033c4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000033e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000033f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003414 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003430 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003448 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003474 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003490 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003424 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003440 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003460 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000347c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003494 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000034b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034cc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003500 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003520 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000353c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003558 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003574 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003594 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000035e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003610 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000361c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003640 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003658 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003670 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000368c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003708 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003720 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003738 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003754 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003770 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000378c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003800 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003824 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003840 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000385c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003870 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003888 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038b8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003900 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000391c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003938 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000394c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003968 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003980 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003998 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000039ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a00 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a48 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a60 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a7c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ab4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ac8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ae4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b00 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b14 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b28 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b7c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b98 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003be8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003508 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003524 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003544 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003560 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000356c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003590 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003608 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003620 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000363c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003650 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000366c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003688 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000369c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036b8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003704 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003720 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000373c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003750 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003768 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003784 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003798 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000037b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000380c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003820 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003838 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003854 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003868 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003880 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000389c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003918 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003930 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003948 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003964 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003980 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000399c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a64 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ab0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ac4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ad8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003af0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b2c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b48 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b98 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bb0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003be4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003c6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c80 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c9c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003cbc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c80 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c94 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003cb0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003cd0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003ce4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d34 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d58 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d94 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003dac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003dc0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ddc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d08 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003dc4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003de0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003dfc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e14 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003eb8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ed0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ee8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ef4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f18 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f64 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fb0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fc4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fe0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ff8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004010 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000402c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004048 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004064 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004078 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004090 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040c0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000040d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004118 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004134 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004148 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004160 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000417c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004190 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004210 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004224 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004240 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004258 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004270 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000428c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000430c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004320 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004338 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004354 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004370 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000438c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004400 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004418 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004434 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004454 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004470 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004484 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000450c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000452c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e80 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e98 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ea4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ec8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ee0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ef8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f14 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f90 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003fa8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fc0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fdc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ff8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004014 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004028 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004040 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000405c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004070 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004088 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004110 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000412c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004140 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004158 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004174 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004188 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004208 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004220 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000423c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004258 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004274 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004288 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000042a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004304 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004320 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000433c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004350 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000436c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004388 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000439c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004404 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004420 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004434 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004450 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004470 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004488 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044dc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004508 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004524 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004544 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004558 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004574 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004594 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004608 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000462c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004648 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004668 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004680 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004694 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004558 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000456c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004588 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045dc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004618 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004630 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004644 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004660 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004680 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004698 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000046d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004704 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004720 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004740 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047e0 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000047e4 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000046f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047a8 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000047ac 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x5f1c contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x5ee4 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000a02 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000c02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001902 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,76 +1,80 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_32(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + mov r6, r3 │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #852 @ 0x354 │ │ │ │ │ - ldr r4, [sp, #892] @ 0x37c │ │ │ │ │ - mov fp, r3 │ │ │ │ │ ldr r3, [sp, #888] @ 0x378 │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - ldr r0, [pc, #84] @ 74 │ │ │ │ │ - cmp r3, r4 │ │ │ │ │ - mov ip, r1 │ │ │ │ │ - add r0, pc, r0 │ │ │ │ │ - rsb r1, r3, r3, lsl #5 │ │ │ │ │ - bge 4790 │ │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ │ - ldr r4, [pc, #60] @ 78 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r3, [sp, #840] @ 0x348 │ │ │ │ │ - ldr r0, [r0, r4] │ │ │ │ │ - lsl r1, r1, #4 │ │ │ │ │ - ldr r3, [r0] │ │ │ │ │ - add r1, r1, #256 @ 0x100 │ │ │ │ │ - add sl, r2, r1 │ │ │ │ │ - str r3, [sp, #844] @ 0x34c │ │ │ │ │ + str r1, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r1, [sp, #888] @ 0x378 │ │ │ │ │ + ldr r0, [sp, #892] @ 0x37c │ │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ │ + ldr lr, [pc, #72] @ 84 │ │ │ │ │ + cmp r1, r0 │ │ │ │ │ + add lr, pc, lr │ │ │ │ │ + bge 4744 │ │ │ │ │ + ldr r1, [sp, #896] @ 0x380 │ │ │ │ │ + lsl r3, r3, #4 │ │ │ │ │ + ldr r4, [pc, #52] @ 88 │ │ │ │ │ + add r3, r3, #256 @ 0x100 │ │ │ │ │ + add r7, r2, r3 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ │ - str sl, [sp, #4] │ │ │ │ │ - str lr, [sp, #84] @ 0x54 │ │ │ │ │ - str ip, [sp, #96] @ 0x60 │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - b 7c │ │ │ │ │ - .word 0x00000048 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str r1, [sp, #840] @ 0x348 │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ + str r7, [sp, #4] │ │ │ │ │ + str r6, [sp, #16] │ │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ │ + str ip, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ + str r1, [sp, #844] @ 0x34c │ │ │ │ │ + b 8c │ │ │ │ │ + .word 0x00000040 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r0, [sp, #84] @ 0x54 │ │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd sl, [r0, r3] │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ │ add ip, r2, r3 │ │ │ │ │ + ldrd sl, [r0, r3] │ │ │ │ │ add r1, r0, r3 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ add r3, r3, r2 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ strd r2, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ + lsl fp, r3, #7 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - lsl r7, lr, #7 │ │ │ │ │ + ldrd r0, [r1, fp] │ │ │ │ │ + str fp, [sp, #20] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ - str r1, [sp, #12] │ │ │ │ │ - ldrd r0, [r1, r7] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd sl, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str ip, [sp, #8] │ │ │ │ │ - str r7, [sp, #20] │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -80,146 +84,145 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - lsl r4, lr, #6 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - add fp, ip, r6 │ │ │ │ │ - str fp, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r6, lr, #6 │ │ │ │ │ ldrd sl, [r3, #-136] @ 0xffffff78 │ │ │ │ │ + add r8, ip, r6 │ │ │ │ │ str r6, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - add r8, r1, lr, lsl #6 │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ - str r8, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r4, [r1, r6] │ │ │ │ │ + add r7, r1, r6 │ │ │ │ │ + str r8, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r8, [r3, #-144] @ 0xffffff70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r8, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldr fp, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r4, [r8, r7] │ │ │ │ │ - ldrd r8, [r3, #112] @ 0x70 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #120] @ 0x78 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr fp, [sp, #20] │ │ │ │ │ + ldr r7, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r8, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r4, [r7, fp] │ │ │ │ │ + ldrd r6, [r8, fp] │ │ │ │ │ + ldrd r8, [r3, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldrd sl, [r3, #120] @ 0x78 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -232,22 +235,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -260,24 +263,24 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #728 @ 0x2d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -298,15 +301,15 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -320,245 +323,242 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ add r3, sp, #752 @ 0x2f0 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - lsl r9, lr, #3 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - str r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd sl, [r2, #-248] @ 0xffffff08 │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ sub r3, r2, #256 @ 0x100 │ │ │ │ │ - ldrd r4, [r1, r9] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r7, lr, #3 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd sl, [r2, #-248] @ 0xffffff08 │ │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [r1, r7] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - add sl, lr, lr, lsl #2 │ │ │ │ │ - add r3, sl, sl, lsl #2 │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ - str sl, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r9, #200 @ 0xc8 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r1, fp] │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + mul r9, lr, r9 │ │ │ │ │ + ldrd r4, [r1, r9] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd r8, [r3, #128] @ 0x80 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + str r9, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str fp, [sp, #88] @ 0x58 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + ldrd r8, [r3, #128] @ 0x80 │ │ │ │ │ ldrd sl, [r3, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - add r3, lr, lr, lsl #4 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r9, r2, #4 │ │ │ │ │ + add r3, r9, r2 │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - lsl r2, lr, #4 │ │ │ │ │ + str r9, [sp, #24] │ │ │ │ │ + ldrd r4, [r1, lr] │ │ │ │ │ + ldrd r6, [ip, lr] │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ - ldrd sl, [r3, #8] │ │ │ │ │ - str r2, [sp, #100] @ 0x64 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ + ldrd sl, [r3, #8] │ │ │ │ │ + str lr, [sp, #124] @ 0x7c │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - add r5, r9, r2 │ │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ │ - lsl r4, r5, #3 │ │ │ │ │ - mov fp, r4 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + add sl, r7, r2 │ │ │ │ │ + lsl r5, sl, #3 │ │ │ │ │ + str sl, [sp, #112] @ 0x70 │ │ │ │ │ + mov sl, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str fp, [sp, #408] @ 0x198 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + str sl, [sp, #408] @ 0x198 │ │ │ │ │ + ldrd r8, [r3, #-128] @ 0xffffff80 │ │ │ │ │ + ldrd r6, [ip, sl] │ │ │ │ │ ldrd sl, [r3, #-120] @ 0xffffff88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -571,23 +571,23 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #760 @ 0x2f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -602,22 +602,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -630,22 +630,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #768 @ 0x300 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -658,250 +658,247 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - lsl r5, r2, #5 │ │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - rsb r3, r2, r2, lsl #5 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + lsl lr, r2, #5 │ │ │ │ │ + sub r3, lr, r2 │ │ │ │ │ + lsl r5, r3, #3 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + mov r7, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd r8, [r3, #224] @ 0xe0 │ │ │ │ │ ldrd sl, [r3, #232] @ 0xe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - str lr, [sp, #104] @ 0x68 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + str r7, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, #184 @ 0xb8 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - add fp, r2, r2, lsl #1 │ │ │ │ │ - rsb r3, r2, fp, lsl #3 │ │ │ │ │ - lsl r9, fp, #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - str r9, [sp, #32] │ │ │ │ │ - str fp, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + mul r5, r2, r5 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ ldrd r4, [r5, r1] │ │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #96] @ 0x60 │ │ │ │ │ ldrd sl, [r3, #104] @ 0x68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #72] @ 0x48 │ │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - sub r1, lr, r2 │ │ │ │ │ - lsl r5, r1, #3 │ │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - mov r6, r5 │ │ │ │ │ + sub r4, r9, r2 │ │ │ │ │ + lsl r5, r4, #3 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r8, r5 │ │ │ │ │ + ldrd r6, [ip, r8] │ │ │ │ │ + str r8, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r4, [r5, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #72] @ 0x48 │ │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ │ - sub r5, fp, r2 │ │ │ │ │ - lsl r4, r5, #3 │ │ │ │ │ - mov r8, r4 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + sub r4, r7, r2 │ │ │ │ │ + lsl r5, r4, #3 │ │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r6, [ip, r8] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ - str r8, [sp, #128] @ 0x80 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [ip, r2] │ │ │ │ │ ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -914,23 +911,23 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -945,22 +942,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -975,22 +972,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1003,231 +1000,236 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [ip, r8] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ - ldrd r4, [r1, r8] │ │ │ │ │ + ldrd r6, [ip, lr] │ │ │ │ │ ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [r1, lr] │ │ │ │ │ + ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - lsl r9, r4, #5 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r1, r9] │ │ │ │ │ - str r9, [sp, #412] @ 0x19c │ │ │ │ │ + add r5, r2, r2, lsl #1 │ │ │ │ │ + str r5, [sp, #104] @ 0x68 │ │ │ │ │ + lsl r5, r5, #5 │ │ │ │ │ + mov r8, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd r6, [ip, r8] │ │ │ │ │ + str r8, [sp, #412] @ 0x19c │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - lsl r4, lr, #5 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ ldrd r8, [r3, #48] @ 0x30 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ + add ip, r2, r2, lsl #2 │ │ │ │ │ + lsl r5, ip, #5 │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd sl, [r3, #56] @ 0x38 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ + str fp, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd sl, [r3, #56] @ 0x38 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - lsl r4, r5, #5 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r4, r1] │ │ │ │ │ + lsl r5, r4, #5 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd r6, [ip, r2] │ │ │ │ │ + str r2, [sp, #160] @ 0xa0 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r8, [r3, #176] @ 0xb0 │ │ │ │ │ ldrd sl, [r3, #184] @ 0xb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -1240,23 +1242,23 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #784 @ 0x310 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #248] @ 0xf8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1271,22 +1273,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1299,22 +1301,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1328,34 +1330,34 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ - ldrd r8, [r3, #-240] @ 0xffffff10 │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ ldrd sl, [r3, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r4, [r1, r9] │ │ │ │ │ + ldrd r8, [r3, #-240] @ 0xffffff10 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #152] @ 0x98 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1365,53 +1367,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - add ip, r2, r4, lsl #2 │ │ │ │ │ - str ip, [sp, #216] @ 0xd8 │ │ │ │ │ - lsl ip, ip, #4 │ │ │ │ │ - mov fp, ip │ │ │ │ │ - str fp, [sp, #152] @ 0x98 │ │ │ │ │ + mov r3, #208 @ 0xd0 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + mul r2, r3, r2 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldrd r6, [ip, r2] │ │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [r1, r2] │ │ │ │ │ ldrd r8, [r3, #144] @ 0x90 │ │ │ │ │ ldrd sl, [r3, #152] @ 0x98 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1421,144 +1420,141 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - lsl ip, r5, #4 │ │ │ │ │ - mov r9, ip │ │ │ │ │ - str r9, [sp, #160] @ 0xa0 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r9, #4 │ │ │ │ │ + mov r9, r5 │ │ │ │ │ ldrd sl, [r3, #24] │ │ │ │ │ ldrd r6, [ip, r9] │ │ │ │ │ + str r9, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd r8, [r3, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - lsl ip, lr, #4 │ │ │ │ │ - mov r7, ip │ │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ + lsl r5, ip, #4 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + mov r6, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -1574,27 +1570,26 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1607,24 +1602,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1637,22 +1630,22 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1665,343 +1658,332 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ - lsl ip, ip, #4 │ │ │ │ │ - mov sl, ip │ │ │ │ │ - str sl, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ ldrd r8, [r3, #208] @ 0xd0 │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + mov r7, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd sl, [r3, #216] @ 0xd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd sl, [r3, #216] @ 0xd8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - add r5, r2, lr, lsl #1 │ │ │ │ │ - lsl ip, r5, #4 │ │ │ │ │ - mov r6, ip │ │ │ │ │ - str r5, [sp, #280] @ 0x118 │ │ │ │ │ - str r6, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + mov r3, #176 @ 0xb0 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r9, [sp, #16] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + mul r9, r3, r9 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ + ldrd r6, [ip, r9] │ │ │ │ │ + str r9, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r4, [r1, r9] │ │ │ │ │ ldrd r8, [r3, #80] @ 0x50 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ ldrd sl, [r3, #88] @ 0x58 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - lsl ip, r5, #4 │ │ │ │ │ - mov fp, ip │ │ │ │ │ - str fp, [sp, #192] @ 0xc0 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r6, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str lr, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ - lsl ip, r4, #4 │ │ │ │ │ - ldrd r6, [r2, ip] │ │ │ │ │ - str ip, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r1, ip] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, r4, #4 │ │ │ │ │ ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r2, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str ip, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #800 @ 0x320 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2014,318 +1996,314 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ - lsl r5, lr, #3 │ │ │ │ │ - mov ip, r5 │ │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ │ - str ip, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [r2, ip] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r4, [r5, r1] │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + lsl r5, ip, #3 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + mov ip, r5 │ │ │ │ │ ldrd r8, [r3, #-192] @ 0xffffff40 │ │ │ │ │ - add lr, r1, lr, lsl #3 │ │ │ │ │ + add r4, r1, r5 │ │ │ │ │ + str ip, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd sl, [r3, #-184] @ 0xffffff48 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + str r4, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + add r1, r2, ip │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #248] @ 0xf8 │ │ │ │ │ - add lr, r2, ip │ │ │ │ │ + ldrd r6, [r2, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - str lr, [sp, #256] @ 0x100 │ │ │ │ │ - strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str r1, [sp, #256] @ 0x100 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldrd r4, [lr, r7] │ │ │ │ │ - ldr lr, [sp, #256] @ 0x100 │ │ │ │ │ - strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr fp, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ ldrd r8, [r3, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ ldrd sl, [r3, #72] @ 0x48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, r5, lsl #2 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + mov r3, #232 @ 0xe8 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov lr, r5 │ │ │ │ │ - ldrd r8, [r3, #192] @ 0xc0 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ ldrd r4, [r5, ip] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldrd r8, [r3, #192] @ 0xc0 │ │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ ldrd sl, [r3, #200] @ 0xc8 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #72] @ 0x48 │ │ │ │ │ - strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + mul lr, r3, lr │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [ip, lr] │ │ │ │ │ + str lr, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r7, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -2336,121 +2314,123 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3468] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #3468] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #3472] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #3472] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3428] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #3428] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #3432] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #3432] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3336] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #3336] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #3340] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #3340] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3296] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #3296] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #3300] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #3300] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ │ - add r5, ip, r9 │ │ │ │ │ - ldrd r6, [r2, r9] │ │ │ │ │ - str r5, [sp, #264] @ 0x108 │ │ │ │ │ - ldrd r4, [ip, r9] │ │ │ │ │ - strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - add r1, r2, r9 │ │ │ │ │ + lsl r1, r4, #3 │ │ │ │ │ + add r4, ip, r1 │ │ │ │ │ + add fp, r2, r1 │ │ │ │ │ + ldrd r6, [r2, r1] │ │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r8, [r3, #-224] @ 0xffffff20 │ │ │ │ │ - ldrd sl, [r3, #-216] @ 0xffffff28 │ │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ │ + ldrd r4, [ip, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str fp, [sp, #272] @ 0x110 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r1, [sp, #272] @ 0x110 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd sl, [r3, #-216] @ 0xffffff28 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2459,50 +2439,50 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ + ldr r4, [sp, #264] @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldr r5, [sp, #264] @ 0x108 │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ ldrd r8, [r3, #32] │ │ │ │ │ - ldrd r4, [r5, r7] │ │ │ │ │ - ldr r1, [sp, #272] @ 0x110 │ │ │ │ │ - ldrd sl, [r3, #40] @ 0x28 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ + ldrd r4, [r4, r1] │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #40] @ 0x28 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r4, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2511,19 +2491,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2542,39 +2522,38 @@ │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldr fp, [sp, #32] │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, r1, fp │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + mov r3, #216 @ 0xd8 │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r9, r5 │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ ldrd r4, [r5, ip] │ │ │ │ │ - str r9, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [r1, r9] │ │ │ │ │ + str r9, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r8, [r3, #160] @ 0xa0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ ldrd sl, [r3, #168] @ 0xa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2585,52 +2564,53 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - lsl r5, r5, #3 │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + mov r3, #88 @ 0x58 │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - ldrd r6, [r1, r3] │ │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ ldrd r4, [r5, ip] │ │ │ │ │ - ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2641,57 +2621,57 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #808 @ 0x328 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #696 @ 0x2b8 │ │ │ │ │ mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -2713,20 +2693,20 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ add r1, sp, #656 @ 0x290 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #696 @ 0x2b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -2745,100 +2725,100 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2052] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #2052] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #2048] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #2048] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2012] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #2012] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #2008] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #2008] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1916] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #1916] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #1912] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #1912] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #680 @ 0x2a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1876] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #1876] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #1872] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #1872] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2853,24 +2833,24 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #808 @ 0x328 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -2885,166 +2865,166 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #824 @ 0x338 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #832 @ 0x340 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #704 @ 0x2c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, r9] │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ add r1, sp, #816 @ 0x330 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ add r1, sp, #704 @ 0x2c0 │ │ │ │ │ mov r3, r5 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r5, [sp, #52] @ 0x34 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ add r3, sp, #832 @ 0x340 │ │ │ │ │ + ldr r5, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r4, r5] │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ add r1, sp, #824 @ 0x338 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ + ldr ip, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #224] @ 0xe0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, r9] │ │ │ │ │ + ldr fp, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + strd r0, [ip, fp] │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -3059,23 +3039,23 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -3089,24 +3069,24 @@ │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -3118,250 +3098,249 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #676] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #676] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #672] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #672] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [lr, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r7, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #580] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #580] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #576] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #576] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #484] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #484] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #480] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #480] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [r7, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #412] @ 0x19c │ │ │ │ │ ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r8, [sp, #412] @ 0x19c │ │ │ │ │ strd r0, [r7, r8] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #380] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #380] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #376] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #376] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr fp, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, sp, #792 @ 0x318 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [r9, r2] │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ add r1, sp, #712 @ 0x2c8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - mov r2, sl │ │ │ │ │ + ldrd sl, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #784 @ 0x310 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ add r1, sp, #800 @ 0x320 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #80] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #80] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #76] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #76] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #44] @ 2e28 │ │ │ │ │ - ldr r3, [pc, #44] @ 2e2c │ │ │ │ │ + ldr r2, [pc, #40] @ 2dd4 │ │ │ │ │ + ldr r3, [pc, #40] @ 2dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - b 2e68 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + b 2e14 │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ @@ -3370,216 +3349,217 @@ │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ .word 0x3fef6297 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-68] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-68] @ 2e44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-80] @ 2dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-88] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-104] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-104] @ 2e3c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-116] @ 2de4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-124] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-144] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-144] @ 2e44 │ │ │ │ │ + ldr r2, [pc, #-148] @ 2dec │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-160] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-176] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-176] @ 2e3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-188] @ 2de4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-196] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-312] @ 2e30 │ │ │ │ │ - ldr r3, [pc, #-312] @ 2e34 │ │ │ │ │ + ldr r2, [pc, #-316] @ 2ddc │ │ │ │ │ + ldr r3, [pc, #-316] @ 2de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-352] @ 2e30 │ │ │ │ │ - ldr r3, [pc, #-352] @ 2e34 │ │ │ │ │ + ldr r2, [pc, #-356] @ 2ddc │ │ │ │ │ + ldr r3, [pc, #-356] @ 2de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #760 @ 0x2f8 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-412] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-412] @ 2e44 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-424] @ 2dec │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-432] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-448] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-448] @ 2e3c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-460] @ 2de4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-468] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldr r2, [pc, #-500] @ 2e38 │ │ │ │ │ + ldr r2, [pc, #-504] @ 2de4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-504] @ 2e3c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-516] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-516] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-516] @ 2e44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-528] @ 2dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-536] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-628] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-628] @ 2e3c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-640] @ 2de4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-648] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-648] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-648] @ 2e44 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-660] @ 2dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-668] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldr r2, [pc, #-700] @ 2e40 │ │ │ │ │ + ldr r2, [pc, #-704] @ 2dec │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-704] @ 2e44 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-716] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-732] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-732] @ 2e3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-744] @ 2de4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-752] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3588,417 +3568,417 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-836] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-836] @ 2e3c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-848] @ 2de4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-856] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-856] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-856] @ 2e44 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-868] @ 2dec │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-876] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-912] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-912] @ 2e3c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-924] @ 2de4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-932] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-932] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-932] @ 2e44 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-944] @ 2dec │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-952] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, r4] │ │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [lr, r5] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ strd r0, [ip, r4] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ │ strd r0, [r8, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r5, [sp, #192] @ 0xc0 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ + strd r0, [r8, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr fp, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr fp, [sp, #184] @ 0xb8 │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, r4] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr ip, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, sl] │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [ip, r5] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [lr, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ │ add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldr r5, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [lr, r4] │ │ │ │ │ + strd r0, [lr, r5] │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + ldr fp, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, r4] │ │ │ │ │ + strd r0, [r9, r2] │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1932] @ 2e30 │ │ │ │ │ - ldr r3, [pc, #-1932] @ 2e34 │ │ │ │ │ + ldr r2, [pc, #-1936] @ 2ddc │ │ │ │ │ + ldr r3, [pc, #-1936] @ 2de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2028] @ 2e30 │ │ │ │ │ - ldr r3, [pc, #-2028] @ 2e34 │ │ │ │ │ + ldr r2, [pc, #-2032] @ 2ddc │ │ │ │ │ + ldr r3, [pc, #-2032] @ 2de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2092] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-2092] @ 2e3c │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2108] @ 2de4 │ │ │ │ │ + ldr r3, [pc, #-2108] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2108] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-2108] @ 2e44 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #-2120] @ 2dec │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2128] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2164] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-2164] @ 2e3c │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldr r2, [pc, #-2176] @ 2de4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2184] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2184] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-2184] @ 2e44 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #-2196] @ 2dec │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2204] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4009,172 +3989,172 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2328] @ 2e48 │ │ │ │ │ - ldr r3, [pc, #-2328] @ 2e4c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2340] @ 2df4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2348] @ 2df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2348] @ 2e50 │ │ │ │ │ - ldr r3, [pc, #-2348] @ 2e54 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2360] @ 2dfc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2368] @ 2e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2404] @ 2e48 │ │ │ │ │ - ldr r3, [pc, #-2404] @ 2e4c │ │ │ │ │ + ldr r2, [pc, #-2408] @ 2df4 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2420] @ 2df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2420] @ 2e50 │ │ │ │ │ - ldr r3, [pc, #-2420] @ 2e54 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2432] @ 2dfc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2440] @ 2e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #776 @ 0x308 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2512] @ 2e60 │ │ │ │ │ - ldr r3, [pc, #-2512] @ 2e64 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2524] @ 2e0c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2532] @ 2e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2548] @ 2e58 │ │ │ │ │ - ldr r3, [pc, #-2548] @ 2e5c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2560] @ 2e04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2568] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2596] @ 2e58 │ │ │ │ │ - ldr r3, [pc, #-2596] @ 2e5c │ │ │ │ │ + ldr r2, [pc, #-2600] @ 2e04 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2612] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2612] @ 2e60 │ │ │ │ │ - ldr r3, [pc, #-2612] @ 2e64 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2624] @ 2e0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2632] @ 2e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2692] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-2692] @ 2e44 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2708] @ 2dec │ │ │ │ │ + ldr r3, [pc, #-2708] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2724] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-2724] @ 2e3c │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #-2736] @ 2de4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2744] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2772] @ 2e38 │ │ │ │ │ - ldr r3, [pc, #-2772] @ 2e3c │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #-2784] @ 2de4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2792] @ 2de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2792] @ 2e40 │ │ │ │ │ - ldr r3, [pc, #-2792] @ 2e44 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldr r2, [pc, #-2804] @ 2dec │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2812] @ 2df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4191,256 +4171,256 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2928] @ 2e50 │ │ │ │ │ - ldr r3, [pc, #-2928] @ 2e54 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2940] @ 2dfc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2948] @ 2e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2964] @ 2e48 │ │ │ │ │ - ldr r3, [pc, #-2964] @ 2e4c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2976] @ 2df4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2984] @ 2df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3012] @ 2e48 │ │ │ │ │ - ldr r3, [pc, #-3012] @ 2e4c │ │ │ │ │ + ldr r2, [pc, #-3016] @ 2df4 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3028] @ 2df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3028] @ 2e50 │ │ │ │ │ - ldr r3, [pc, #-3028] @ 2e54 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3040] @ 2dfc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3048] @ 2e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3120] @ 2e58 │ │ │ │ │ - ldr r3, [pc, #-3120] @ 2e5c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3132] @ 2e04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3140] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3140] @ 2e60 │ │ │ │ │ - ldr r3, [pc, #-3140] @ 2e64 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3152] @ 2e0c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3160] @ 2e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3196] @ 2e58 │ │ │ │ │ - ldr r3, [pc, #-3196] @ 2e5c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-3208] @ 2e04 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3216] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3216] @ 2e60 │ │ │ │ │ - ldr r3, [pc, #-3216] @ 2e64 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3228] @ 2e0c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3236] @ 2e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, r4] │ │ │ │ │ + ldr r6, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [lr, r6] │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [ip, r6] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r8, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - strd r0, [r8, r7] │ │ │ │ │ + strd r0, [r8, r6] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [r9, r6] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4449,61 +4429,61 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #264] @ 0x108 │ │ │ │ │ - ldr fp, [sp, #20] │ │ │ │ │ + ldr ip, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ + ldr fp, [sp, #264] @ 0x108 │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [r8, r6] │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ │ ldr r4, [sp, #20] │ │ │ │ │ ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r7, r4] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [r6, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4513,146 +4493,146 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [lr, r4] │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + ldr ip, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #64] @ 0x40 │ │ │ │ │ + ldr ip, [sp, #104] @ 0x68 │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2308] @ 4798 │ │ │ │ │ - ldr r3, [pc, #2308] @ 479c │ │ │ │ │ + ldr r2, [pc, #2332] @ 4760 │ │ │ │ │ + ldr r3, [pc, #2332] @ 4764 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2212] @ 4798 │ │ │ │ │ - ldr r3, [pc, #2212] @ 479c │ │ │ │ │ + ldr r2, [pc, #2236] @ 4760 │ │ │ │ │ + ldr r3, [pc, #2236] @ 4764 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2148] @ 47a0 │ │ │ │ │ - ldr r3, [pc, #2148] @ 47a4 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2160] @ 4768 │ │ │ │ │ + ldr r3, [pc, #2160] @ 476c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2132] @ 47a8 │ │ │ │ │ - ldr r3, [pc, #2132] @ 47ac │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #2148] @ 4770 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2140] @ 4774 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2076] @ 47a0 │ │ │ │ │ - ldr r3, [pc, #2076] @ 47a4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #2092] @ 4768 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2084] @ 476c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2056] @ 47a8 │ │ │ │ │ - ldr r3, [pc, #2056] @ 47ac │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldr r2, [pc, #2072] @ 4770 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2064] @ 4774 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4663,172 +4643,172 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1912] @ 47b0 │ │ │ │ │ - ldr r3, [pc, #1912] @ 47b4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1928] @ 4778 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1920] @ 477c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1892] @ 47b8 │ │ │ │ │ - ldr r3, [pc, #1892] @ 47bc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1908] @ 4780 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1900] @ 4784 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1844] @ 47b8 │ │ │ │ │ - ldr r3, [pc, #1844] @ 47bc │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1868] @ 4780 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1856] @ 4784 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1812] @ 47b0 │ │ │ │ │ - ldr r3, [pc, #1812] @ 47b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1828] @ 4778 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1820] @ 477c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #768 @ 0x300 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1720] @ 47c0 │ │ │ │ │ - ldr r3, [pc, #1720] @ 47c4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1736] @ 4788 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1728] @ 478c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1700] @ 47c8 │ │ │ │ │ - ldr r3, [pc, #1700] @ 47cc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1716] @ 4790 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1708] @ 4794 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1644] @ 47c0 │ │ │ │ │ - ldr r3, [pc, #1644] @ 47c4 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1668] @ 4788 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1656] @ 478c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1628] @ 47c8 │ │ │ │ │ - ldr r3, [pc, #1628] @ 47cc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1644] @ 4790 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1636] @ 4794 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1548] @ 47a8 │ │ │ │ │ - ldr r3, [pc, #1548] @ 47ac │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1560] @ 4770 │ │ │ │ │ + ldr r3, [pc, #1560] @ 4774 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1516] @ 47a0 │ │ │ │ │ - ldr r3, [pc, #1516] @ 47a4 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #1532] @ 4768 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1524] @ 476c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1468] @ 47a0 │ │ │ │ │ - ldr r3, [pc, #1468] @ 47a4 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldr r2, [pc, #1484] @ 4768 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1476] @ 476c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1448] @ 47a8 │ │ │ │ │ - ldr r3, [pc, #1448] @ 47ac │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #1464] @ 4770 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1456] @ 4774 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4845,396 +4825,402 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1304] @ 47b0 │ │ │ │ │ - ldr r3, [pc, #1304] @ 47b4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1320] @ 4778 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1312] @ 477c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1284] @ 47b8 │ │ │ │ │ - ldr r3, [pc, #1284] @ 47bc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1300] @ 4780 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1292] @ 4784 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1228] @ 47b0 │ │ │ │ │ - ldr r3, [pc, #1228] @ 47b4 │ │ │ │ │ + ldr r2, [pc, #1252] @ 4778 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1240] @ 477c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1212] @ 47b8 │ │ │ │ │ - ldr r3, [pc, #1212] @ 47bc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1228] @ 4780 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1220] @ 4784 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1120] @ 47c0 │ │ │ │ │ - ldr r3, [pc, #1120] @ 47c4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1136] @ 4788 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1128] @ 478c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1100] @ 47c8 │ │ │ │ │ - ldr r3, [pc, #1100] @ 47cc │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1116] @ 4790 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1108] @ 4794 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1052] @ 47c8 │ │ │ │ │ - ldr r3, [pc, #1052] @ 47cc │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1068] @ 4790 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1060] @ 4794 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1016] @ 47c0 │ │ │ │ │ - ldr r3, [pc, #1016] @ 47c4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1032] @ 4788 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1024] @ 478c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [r2, ip] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r6, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [lr, r6] │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [ip, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ │ ldr r4, [sp, #20] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ │ strd r0, [r6, r4] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #12] │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [r8, r7] │ │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ ldr r9, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r9, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [r9, r2] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #100] @ 0x64 │ │ │ │ │ + ldr fp, [sp, #124] @ 0x7c │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, sl] │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r8, r7] │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #100] @ 0x64 │ │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ + strd r0, [ip, r6] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [lr, r4] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r6, [sp, #408] @ 0x198 │ │ │ │ │ + strd r0, [lr, r6] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #408] @ 0x198 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, r9] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr sl, [sp, #408] @ 0x198 │ │ │ │ │ + strd r0, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #844] @ 0x34c │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ - eor r2, lr, r2 │ │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #840] @ 0x348 │ │ │ │ │ - add r2, r5, r2 │ │ │ │ │ - strd r0, [r8, ip] │ │ │ │ │ - ldr r1, [sp, #888] @ 0x378 │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - str r1, [sp, #888] @ 0x378 │ │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ add r3, r3, #496 @ 0x1f0 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [r8, r2] │ │ │ │ │ + ldr r2, [sp, #888] @ 0x378 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #892] @ 0x37c │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ - bne 7c │ │ │ │ │ + add r2, r2, #1 │ │ │ │ │ + str r2, [sp, #888] @ 0x378 │ │ │ │ │ + ldr r2, [sp, #844] @ 0x34c │ │ │ │ │ + eor r2, r5, r2 │ │ │ │ │ + str r2, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #840] @ 0x348 │ │ │ │ │ + add r2, r4, r2 │ │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [sp, #888] @ 0x378 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 8c │ │ │ │ │ add sp, sp, #852 @ 0x354 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ @@ -5242,18 +5228,18 @@ │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ │ │ │ │ │ -000047d0 : │ │ │ │ │ +00004798 : │ │ │ │ │ fftw_codelet_t1_32(): │ │ │ │ │ - ldr r2, [pc, #12] @ 47e4 │ │ │ │ │ - ldr r1, [pc, #12] @ 47e8 │ │ │ │ │ + ldr r2, [pc, #12] @ 47ac │ │ │ │ │ + ldr r1, [pc, #12] @ 47b0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffb81c │ │ │ │ │ + .word 0xffffb854 │ │ │ ├── t1_4.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3316 (bytes into file) │ │ │ │ │ + Start of section headers: 3348 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xcf4: │ │ │ │ │ +There are 14 section headers, starting at offset 0xd14: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0007f0 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000a34 000230 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000824 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000824 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000824 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000829 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000831 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000c64 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000871 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000871 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00089c 000120 10 12 12 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0009bc 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000c7c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000810 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000a54 000230 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000844 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000844 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000844 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000849 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000851 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000c84 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000891 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000891 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0008bc 000120 10 12 12 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0009dc 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000c9c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 18 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2004 FUNC LOCAL DEFAULT 1 t1_4 │ │ │ │ │ - 3: 000007e8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2036 FUNC LOCAL DEFAULT 1 t1_4 │ │ │ │ │ + 3: 00000808 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 9: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 10: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 11: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 15: 000007d4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_4 │ │ │ │ │ + 15: 000007f4 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_4 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,79 +1,79 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xa34 contains 70 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xa54 contains 70 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000c0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000ec 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000100 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000114 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000158 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000170 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000184 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000019c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000208 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000234 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000024c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000260 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000274 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000288 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000029c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000300 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000314 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000330 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000344 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000035c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000378 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000394 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000484 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004dc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000528 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000053c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000054c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000564 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000578 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000058c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000600 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000614 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000628 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000638 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000064c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000668 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000684 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000698 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000b8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000d0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000fc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000124 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000168 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000180 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000194 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001ac 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000218 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000230 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000244 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000025c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000270 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000284 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000298 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002e4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002fc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000310 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000324 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000340 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000354 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000036c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000388 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000400 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004b0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004ec 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000500 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000514 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000560 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000570 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000059c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005e8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005fc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000060c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000624 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000638 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000064c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000065c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000670 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000068c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006a8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006d0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000704 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000720 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000073c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000750 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000764 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000780 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000079c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007e4 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000007e8 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000714 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000728 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000744 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000760 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000774 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000788 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007a4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000804 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00000808 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xc64 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xc84 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,39 +1,43 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_4(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #108 @ 0x6c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #108 @ 0x6c │ │ │ │ │ + mov lr, r1 │ │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ │ ldr r4, [sp, #148] @ 0x94 │ │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ │ add r0, r0, r0, lsl #1 │ │ │ │ │ add r2, r2, r0, lsl #4 │ │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ │ - mov lr, r1 │ │ │ │ │ cmp r0, r4 │ │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ │ - bge 424 │ │ │ │ │ + bge 434 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ lsl fp, r3, #4 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - bne 42c │ │ │ │ │ + bne 450 │ │ │ │ │ add r2, r2, #48 @ 0x30 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ mov sl, #0 │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ add r3, lr, r3 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ str ip, [sp, #8] │ │ │ │ │ str lr, [sp, #12] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + str r2, [sp, #24] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [ip, sl] │ │ │ │ │ ldrd r4, [ip, fp] │ │ │ │ │ strd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [r3, fp] │ │ │ │ │ @@ -77,30 +81,30 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ ldrd r4, [r8, sl] │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ ldrd r2, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r2 │ │ │ │ │ mov r5, r3 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -127,30 +131,30 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ ldrd r4, [r8, fp] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r2 │ │ │ │ │ mov r5, r3 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - mov r1, r5 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -238,19 +242,19 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -289,54 +293,59 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + add sl, sl, #8 │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ + add fp, fp, #8 │ │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #148] @ 0x94 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - add sl, sl, #8 │ │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ │ str r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ - add fp, fp, #8 │ │ │ │ │ - bne 64 │ │ │ │ │ + cmp r3, r2 │ │ │ │ │ + bne 74 │ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ add r8, r2, #48 @ 0x30 │ │ │ │ │ mov sl, #0 │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ mov r9, lr │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ add r3, lr, r3 │ │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ - str ip, [sp, #4] │ │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + add r8, r8, #48 @ 0x30 │ │ │ │ │ ldrd r0, [r9, sl] │ │ │ │ │ + ldrd r6, [r8, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd r2, [ip, sl] │ │ │ │ │ - ldrd r6, [r8, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r4, [r9, fp] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ - ldrd r2, [r8, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r2, [r8, #-72] @ 0xffffffb8 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ ldrd r0, [ip, fp] │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [r9, fp] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - add r8, r8, #48 @ 0x30 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -359,26 +368,26 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ ldrd r6, [r8, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd r4, [r3, sl] │ │ │ │ │ ldrd r2, [r8, #-88] @ 0xffffffa8 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ ldrd r4, [lr, sl] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + strd r2, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -404,26 +413,26 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ ldrd r6, [r8, #-64] @ 0xffffffc0 │ │ │ │ │ ldrd r4, [r3, fp] │ │ │ │ │ ldrd r2, [r8, #-56] @ 0xffffffc8 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ ldrd r4, [lr, fp] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + strd r2, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ @@ -531,16 +540,16 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -557,32 +566,31 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [lr, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ - strd r0, [lr, fp] │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 454 │ │ │ │ │ - add sp, sp, #108 @ 0x6c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 478 │ │ │ │ │ + b 434 │ │ │ │ │ │ │ │ │ │ -000007d4 : │ │ │ │ │ +000007f4 : │ │ │ │ │ fftw_codelet_t1_4(): │ │ │ │ │ - ldr r2, [pc, #12] @ 7e8 │ │ │ │ │ - ldr r1, [pc, #12] @ 7ec │ │ │ │ │ + ldr r2, [pc, #12] @ 808 │ │ │ │ │ + ldr r1, [pc, #12] @ 80c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff818 │ │ │ │ │ + .word 0xfffff7f8 │ │ │ ├── t1_5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 5864 (bytes into file) │ │ │ │ │ + Start of section headers: 5916 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x16e8: │ │ │ │ │ +There are 14 section headers, starting at offset 0x171c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000fa4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001208 000450 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000fd8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000fd8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000fd8 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000fdd 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000fe5 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001658 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 001025 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001025 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001050 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 001190 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001670 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000fd8 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00123c 000450 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00100c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00100c 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00100c 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001011 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 001019 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 00168c 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 001059 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001059 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001084 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0011c4 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0016a4 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 3976 FUNC LOCAL DEFAULT 1 t1_5 │ │ │ │ │ - 3: 00000f6c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000f88 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000f9c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4028 FUNC LOCAL DEFAULT 1 t1_5 │ │ │ │ │ + 3: 00000fa0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000fbc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000fd0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 00000f88 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_5 │ │ │ │ │ + 17: 00000fbc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_5 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,147 +1,147 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1208 contains 138 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x123c contains 138 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000114 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000128 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000164 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000017c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000190 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000210 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000254 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000026c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000280 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002e8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000300 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000318 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000032c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000360 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000cc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000110 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000128 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000013c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000178 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000190 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000224 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000023c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000250 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000268 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000294 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002fc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000314 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000032c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000340 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000035c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000374 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000384 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000398 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003cc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003ac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003c4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000003e0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000003f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000040c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000408 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000420 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000440 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000460 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000047c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000490 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000514 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000524 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000538 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000554 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000574 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000614 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000628 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000640 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000065c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000670 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000684 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000690 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000434 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000454 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000474 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000490 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004a4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000504 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000510 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000528 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000538 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000568 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000588 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000060c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000062c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000640 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000658 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000674 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000688 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000069c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000006a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006cc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000708 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000728 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000748 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000768 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000834 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000850 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000864 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000087c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000894 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000900 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000914 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000092c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000944 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000958 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000994 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009c4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a08 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a60 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a74 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ad4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000afc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b14 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b28 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b40 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b64 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b7c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b90 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000700 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000720 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000740 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000760 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000780 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000868 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000884 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000898 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000918 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000934 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000948 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000960 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000978 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000098c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009f8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a10 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a28 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a3c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a78 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a94 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ac0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ad8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b08 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b1c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b30 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b48 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b5c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b74 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b98 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bb0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bc4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000be0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bfc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c18 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c2c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c70 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c8c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c98 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c14 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c4c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c60 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c78 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c90 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ca4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000cc0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cdc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cf8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d18 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d38 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d58 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d78 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d98 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000db8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dcc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e00 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e14 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e28 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e34 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e4c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e5c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e78 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ccc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d10 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d2c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d4c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d6c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d8c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dac 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dd0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000df0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e04 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e1c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e38 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e4c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e60 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e6c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e84 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000e94 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000eb4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ed4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f14 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f98 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00000f9c 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000eb0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ecc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f0c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f2c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f4c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fcc 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00000fd0 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1658 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x168c contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,60 +1,65 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_5(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #124 @ 0x7c │ │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #124 @ 0x7c │ │ │ │ │ mov lr, r1 │ │ │ │ │ - cmp r0, r4 │ │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ │ - add r2, r2, r0, lsl #6 │ │ │ │ │ - bge 7b4 │ │ │ │ │ - lsl r0, r3, #3 │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - cmp r1, #1 │ │ │ │ │ - str r0, [sp] │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - bne 7bc │ │ │ │ │ - add r3, r2, #64 @ 0x40 │ │ │ │ │ + ldr r1, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r4, [sp, #164] @ 0xa4 │ │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ │ + add r2, r2, r1, lsl #6 │ │ │ │ │ + cmp r1, r4 │ │ │ │ │ + bge 7cc │ │ │ │ │ + lsl r4, r3, #5 │ │ │ │ │ + cmp r0, #1 │ │ │ │ │ + lsl r1, r3, #3 │ │ │ │ │ + lsl r3, r3, #4 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + str r4, [sp, #12] │ │ │ │ │ + bne 7e8 │ │ │ │ │ + add r3, r2, #64 @ 0x40 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ str ip, [sp, #16] │ │ │ │ │ - add r2, ip, r3 │ │ │ │ │ - add r3, lr, r3 │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ - str lr, [sp, #20] │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldrd r2, [ip, r1] │ │ │ │ │ - ldrd r0, [r1, r6] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldrd r2, [r3, r1] │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [r1, r4] │ │ │ │ │ + ldrd r8, [ip, r3] │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd r8, [r6, r3] │ │ │ │ │ - ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ - ldrd r4, [ip, r3] │ │ │ │ │ - ldrd r6, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd r4, [r1, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldrd r6, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ + ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -82,28 +87,28 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldrd r4, [lr, ip] │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - ldrd r8, [r5, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ │ ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r8, [r8, ip] │ │ │ │ │ + ldrd r4, [r7, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -131,28 +136,28 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - ldrd r8, [r8, ip] │ │ │ │ │ - ldrd r4, [r7, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldrd sl, [r1, #-8] │ │ │ │ │ - ldrd r6, [r1, #-16] │ │ │ │ │ + ldrd r4, [lr, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ + ldrd r8, [r5, r7] │ │ │ │ │ + ldrd r6, [r1, #-16] │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -180,28 +185,28 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ - ldrd r4, [r7, r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldrd r6, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ + ldrd r4, [lr, ip] │ │ │ │ │ + ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r8, [r5, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -229,18 +234,18 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -268,17 +273,17 @@ │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #32] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #32] │ │ │ │ │ strd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -301,59 +306,59 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldr r5, [sp, #20] │ │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #2840] @ f6c │ │ │ │ │ - ldr r3, [pc, #2840] @ f70 │ │ │ │ │ - strd r0, [r5, r4] │ │ │ │ │ + ldr r2, [pc, #2872] @ fa0 │ │ │ │ │ + strd r0, [r5, r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2860] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2824] @ f74 │ │ │ │ │ - ldr r3, [pc, #2824] @ f78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2848] @ fa8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2840] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2776] @ f74 │ │ │ │ │ - ldr r3, [pc, #2776] @ f78 │ │ │ │ │ + ldr r2, [pc, #2808] @ fa8 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2796] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2744] @ f6c │ │ │ │ │ - ldr r3, [pc, #2744] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2768] @ fa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2760] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -361,253 +366,261 @@ │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2688] @ f7c │ │ │ │ │ - ldr r3, [pc, #2688] @ f80 │ │ │ │ │ + ldr r2, [pc, #2720] @ fb0 │ │ │ │ │ + ldr r3, [pc, #2720] @ fb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2684] @ f84 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2700] @ fb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ │ + strd r0, [r2, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ + strd r0, [r8, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [lr, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - ldr r2, [pc, #2440] @ f6c │ │ │ │ │ - ldr r3, [pc, #2440] @ f70 │ │ │ │ │ - strd r0, [r7, r5] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r2, [pc, #2468] @ fa0 │ │ │ │ │ + ldr r3, [pc, #2468] @ fa4 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r2, [pc, #2416] @ f74 │ │ │ │ │ - ldr r3, [pc, #2416] @ f78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2436] @ fa8 │ │ │ │ │ + ldr r3, [pc, #2436] @ fac │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2368] @ f74 │ │ │ │ │ - ldr r3, [pc, #2368] @ f78 │ │ │ │ │ + ldr r2, [pc, #2396] @ fa8 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2384] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2336] @ f6c │ │ │ │ │ - ldr r3, [pc, #2336] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2356] @ fa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2348] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2284] @ f7c │ │ │ │ │ - ldr r3, [pc, #2284] @ f80 │ │ │ │ │ + ldr r2, [pc, #2312] @ fb0 │ │ │ │ │ + ldr r3, [pc, #2312] @ fb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2280] @ f84 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2292] @ fb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - strd r0, [r2, r3] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - add r2, r2, #1 │ │ │ │ │ - strd r0, [r8, r3] │ │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + strd r0, [r4, r2] │ │ │ │ │ + ldr r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r0, r0, #1 │ │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + add r1, r1, #64 @ 0x40 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - add r2, r1, #64 @ 0x40 │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - add r2, r1, #8 │ │ │ │ │ - add r3, r4, #8 │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ + str r1, [sp] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - cmp r3, r2 │ │ │ │ │ - bne 70 │ │ │ │ │ + add r3, r5, #8 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, r2, #8 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #164] @ 0xa4 │ │ │ │ │ + cmp r3, r0 │ │ │ │ │ + bne 7c │ │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - lsl r3, r1, #3 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + lsl r3, r0, #3 │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + str lr, [sp, #20] │ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ │ add r3, r2, #64 @ 0x40 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - add r3, lr, r0 │ │ │ │ │ - add r2, ip, r0 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ - str lr, [sp, #20] │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ - ldrd r2, [ip, r1] │ │ │ │ │ - ldrd r0, [r1, r6] │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + ldrd r2, [r3, r1] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + ldrd r0, [r1, r4] │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldrd r4, [ip, r3] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldrd r4, [r1, r3] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -617,47 +630,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ │ - ldrd r4, [lr, ip] │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #28] │ │ │ │ │ ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r4, [r5, ip] │ │ │ │ │ + ldrd r6, [r9, ip] │ │ │ │ │ + ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -667,47 +680,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldrd r6, [r9, ip] │ │ │ │ │ - ldrd r4, [r5, ip] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-16] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ ldrd sl, [r1, #-8] │ │ │ │ │ + ldrd r4, [lr, r9] │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + ldrd r8, [r1, #-16] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -717,47 +730,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ │ ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ + ldrd r4, [lr, ip] │ │ │ │ │ ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -767,31 +780,31 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -800,37 +813,37 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -857,82 +870,82 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ strd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldr r5, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #896] @ f74 │ │ │ │ │ + ldr r2, [pc, #896] @ fa8 │ │ │ │ │ strd r0, [r5, r3] │ │ │ │ │ - ldr r3, [pc, #892] @ f78 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [pc, #888] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #868] @ f6c │ │ │ │ │ - ldr r3, [pc, #868] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #860] @ fa0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #852] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #828] @ f74 │ │ │ │ │ - ldr r3, [pc, #828] @ f78 │ │ │ │ │ + ldr r2, [pc, #828] @ fa8 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #816] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #796] @ f6c │ │ │ │ │ - ldr r3, [pc, #796] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #784] @ fa0 │ │ │ │ │ + ldr r3, [pc, #784] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #740] @ f7c │ │ │ │ │ - ldr r3, [pc, #740] @ f80 │ │ │ │ │ + ldr r2, [pc, #740] @ fb0 │ │ │ │ │ + ldr r3, [pc, #740] @ fb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #736] @ f84 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #720] @ fb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -940,118 +953,119 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + strd r0, [r2, ip] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + strd r0, [r2, r3] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [lr, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [pc, #488] @ f74 │ │ │ │ │ - ldr r3, [pc, #488] @ f78 │ │ │ │ │ - strd r0, [lr, r5] │ │ │ │ │ + ldr r2, [pc, #484] @ fa8 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ + ldr r3, [pc, #480] @ fac │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r2, [pc, #452] @ f6c │ │ │ │ │ - ldr r3, [pc, #452] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #440] @ fa0 │ │ │ │ │ + ldr r3, [pc, #440] @ fa4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #412] @ f74 │ │ │ │ │ - ldr r3, [pc, #412] @ f78 │ │ │ │ │ + ldr r2, [pc, #408] @ fa8 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #396] @ fac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #380] @ f6c │ │ │ │ │ - ldr r3, [pc, #380] @ f70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #368] @ fa0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #360] @ fa4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #328] @ f7c │ │ │ │ │ - ldr r3, [pc, #328] @ f80 │ │ │ │ │ + ldr r2, [pc, #324] @ fb0 │ │ │ │ │ + ldr r3, [pc, #324] @ fb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #324] @ f84 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #304] @ fb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1059,91 +1073,90 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #32] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - strd r0, [r2, r3] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, r4] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - strd r0, [r8, r3] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + strd r0, [r4, r2] │ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ add r0, r0, #1 │ │ │ │ │ str r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r2, r2, r0 │ │ │ │ │ add r3, r3, r0 │ │ │ │ │ - str r2, [sp, #12] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - add r2, r1, #64 @ 0x40 │ │ │ │ │ - add r3, r4, r0 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + add r3, r1, #64 @ 0x40 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + add r3, r5, r0 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, r2, r0 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 7ec │ │ │ │ │ - add sp, sp, #124 @ 0x7c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 818 │ │ │ │ │ + b 7cc │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ │ │ │ │ │ -00000f88 : │ │ │ │ │ +00000fbc : │ │ │ │ │ fftw_codelet_t1_5(): │ │ │ │ │ - ldr r2, [pc, #12] @ f9c │ │ │ │ │ - ldr r1, [pc, #12] @ fa0 │ │ │ │ │ + ldr r2, [pc, #12] @ fd0 │ │ │ │ │ + ldr r1, [pc, #12] @ fd4 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff064 │ │ │ │ │ + .word 0xfffff030 │ │ │ ├── t1_6.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6236 (bytes into file) │ │ │ │ │ + Start of section headers: 6256 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x185c: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1870: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0010b8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00131c 0004b0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0010ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0010ec 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0010ec 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0010f1 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0010f9 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 0017cc 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 001139 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001139 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001164 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0012a4 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 0017e4 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0010cc 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001330 0004b0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001100 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001100 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001100 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001105 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00110d 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0017e0 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00114d 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00114d 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001178 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0012b8 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0017f8 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4252 FUNC LOCAL DEFAULT 1 t1_6 │ │ │ │ │ - 3: 00001090 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000109c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000010b0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4272 FUNC LOCAL DEFAULT 1 t1_6 │ │ │ │ │ + 3: 000010a4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000010b0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000010c4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 0000109c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_6 │ │ │ │ │ + 17: 000010b0 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_6 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,159 +1,159 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x131c contains 150 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1330 contains 150 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000010c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000124 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000138 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000015c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000178 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000190 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000210 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000228 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000240 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000254 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000290 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002bc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000300 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000324 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000340 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000358 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000370 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000408 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000041c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000458 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000470 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000484 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000049c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000504 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000530 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000544 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000550 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000568 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000057c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000058c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005e4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000608 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000061c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000630 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000648 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000065c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000067c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000069c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006b0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000718 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000738 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000758 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000076c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000778 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000078c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000814 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000090c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000924 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000100 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000118 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000130 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000144 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000168 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000184 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000019c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000208 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000021c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000234 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000260 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000029c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000030c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000330 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000034c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000364 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000037c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000414 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000428 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000464 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000047c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000490 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000510 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000524 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000053c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000550 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000055c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000574 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000588 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000598 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005ec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000608 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000614 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000628 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000063c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000654 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000668 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000688 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006a8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006bc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006dc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000708 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000724 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000744 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000760 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000774 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000780 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000794 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007dc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007fc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000818 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000910 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000924 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000093c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000950 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000974 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000990 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000954 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000968 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000098c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000009c0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a18 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a2c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009d8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a44 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000a5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a70 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000adc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a74 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a88 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000b0c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b20 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b44 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b60 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b24 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b38 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b5c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000b78 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b90 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bcc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bfc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b90 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000be4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c00 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c14 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000c2c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c40 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c7c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c98 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cc4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c58 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c94 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cc4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000cdc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d0c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d2c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d40 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d58 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d6c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d78 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d90 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000db4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dcc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dec 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e0c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e24 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e44 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e58 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e8c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ecc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ee0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000eec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f00 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f2c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f48 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f68 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f88 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d08 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d24 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d44 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d58 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d70 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d84 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d90 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000da8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dbc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dcc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000de4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e04 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e20 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e3c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e5c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e70 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e88 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ea4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ee4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ef8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f04 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f18 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f2c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f44 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f60 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f80 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000f9c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fa8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fbc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fd0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fe8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001004 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001024 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001044 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010ac 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000010b0 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000fb0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fbc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fe4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ffc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001018 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001038 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001054 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010c0 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000010c4 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x17cc contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x17e0 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,63 +1,66 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_6(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #140 @ 0x8c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ │ - add r0, r0, r0, lsl #2 │ │ │ │ │ - add r2, r2, r0, lsl #4 │ │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #140 @ 0x8c │ │ │ │ │ mov lr, r1 │ │ │ │ │ - cmp r0, r4 │ │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ │ - bge 854 │ │ │ │ │ - add r0, r3, r3, lsl #1 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - cmp r1, #1 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - str r0, [sp] │ │ │ │ │ - bne 85c │ │ │ │ │ - add r2, r2, #80 @ 0x50 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - add r2, ip, r3 │ │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ │ - add r2, lr, r3 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - add r2, ip, r3, lsl #1 │ │ │ │ │ - add r3, lr, r3, lsl #1 │ │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, r1, r1, lsl #2 │ │ │ │ │ + add r2, r2, r1, lsl #4 │ │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ + cmp r1, r4 │ │ │ │ │ + bge 860 │ │ │ │ │ + lsl r1, r3, #5 │ │ │ │ │ + cmp r0, #1 │ │ │ │ │ + str r1, [sp, #12] │ │ │ │ │ + lsl r1, r3, #3 │ │ │ │ │ + lsl r3, r3, #4 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + bne 87c │ │ │ │ │ + add r3, r2, #80 @ 0x50 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ + str ip, [sp, #28] │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ + str lr, [sp, #128] @ 0x80 │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str ip, [sp, #12] │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ │ - ldrd r6, [r3, r1] │ │ │ │ │ - ldrd r8, [r0, r1] │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #128] @ 0x80 │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldrd r8, [sl, r1] │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ strd r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [r3, r7] │ │ │ │ │ - ldrd r8, [r0, r7] │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [r9, ip] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ + ldrd r8, [r3, ip] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ ldrd r6, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -87,21 +90,21 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -118,28 +121,28 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldrd r2, [r2, r7] │ │ │ │ │ - strd r2, [sp, #32] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r8, [r4, r7] │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldrd r2, [fp, r9] │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r6, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r8, [r9, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -167,27 +170,27 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r2, [r2, r1] │ │ │ │ │ - ldrd r8, [r4, r1] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ + ldrd r2, [r4, r1] │ │ │ │ │ + ldrd r8, [r5, r1] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ ldrd r6, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -217,29 +220,29 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ @@ -248,27 +251,27 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr r8, [sp, #20] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r2, [r5, r1] │ │ │ │ │ - ldrd r8, [r8, r1] │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [fp, ip] │ │ │ │ │ + ldrd r8, [lr, ip] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ ldrd r6, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - mov r0, sl │ │ │ │ │ + ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -297,26 +300,26 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - ldrd r2, [r5, r7] │ │ │ │ │ - ldrd r8, [r9, r7] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldrd r2, [r4, r9] │ │ │ │ │ + ldrd r8, [r9, r5] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-8] │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ + ldrd sl, [r3, #-8] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -346,29 +349,29 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -382,280 +385,283 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2880] @ 1090 │ │ │ │ │ - ldr r3, [pc, #2880] @ 1094 │ │ │ │ │ + ldr r2, [pc, #2888] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #2888] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2852] @ 1098 │ │ │ │ │ + ldr r3, [pc, #2860] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [lr, r6] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ + mov r4, r9 │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ + strd r0, [r4, r9] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2696] @ 1090 │ │ │ │ │ - ldr r3, [pc, #2696] @ 1094 │ │ │ │ │ + ldr r2, [pc, #2704] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #2704] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2672] @ 1098 │ │ │ │ │ + ldr r3, [pc, #2680] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r2, r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [lr, r7] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr r8, [sp, #20] │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2516] @ 1090 │ │ │ │ │ - ldr r3, [pc, #2516] @ 1094 │ │ │ │ │ + ldr r2, [pc, #2524] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #2524] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2492] @ 1098 │ │ │ │ │ + ldr r3, [pc, #2500] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r6] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - strd r0, [r5, r6] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2328] @ 1090 │ │ │ │ │ - ldr r3, [pc, #2328] @ 1094 │ │ │ │ │ + ldr r2, [pc, #2340] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #2340] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #2304] @ 1098 │ │ │ │ │ + ldr r3, [pc, #2316] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [lr, r6] │ │ │ │ │ + ldr r8, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr ip, [sp, #28] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - add r3, r6, #8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + add r3, r3, #80 @ 0x50 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, r8, #8 │ │ │ │ │ + strd r0, [sl, r2] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + add r3, r9, #8 │ │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, r2, #8 │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - add r3, r7, #8 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - str r3, [sp] │ │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ │ - add r2, r2, #80 @ 0x50 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ add r1, r1, #1 │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ str r1, [sp, #176] @ 0xb0 │ │ │ │ │ - bne 80 │ │ │ │ │ + cmp r3, r1 │ │ │ │ │ + bne 84 │ │ │ │ │ add sp, sp, #140 @ 0x8c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - add r2, r2, #80 @ 0x50 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - add r2, ip, r3 │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - add r2, lr, r3 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - add r2, ip, r3, lsl #1 │ │ │ │ │ - add r3, lr, r3, lsl #1 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + lsl r3, r0, #3 │ │ │ │ │ + str ip, [sp, #28] │ │ │ │ │ + str lr, [sp, #128] @ 0x80 │ │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ │ + add r3, r2, #80 @ 0x50 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str ip, [sp, #12] │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldrd r6, [r2, r3] │ │ │ │ │ - ldrd r8, [lr, r3] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr sl, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [fp, r2] │ │ │ │ │ + ldrd r8, [sl, r2] │ │ │ │ │ strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ strd r8, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [r2, r7] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - ldrd r8, [r2, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [r2, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd r0, [r7, r3] │ │ │ │ │ + ldrd r6, [r4, r3] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ + ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ + ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -665,35 +671,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -710,34 +716,34 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - ldrd r4, [r1, r7] │ │ │ │ │ - ldrd r6, [r7, r8] │ │ │ │ │ - ldrd r8, [r2, #-32] @ 0xffffffe0 │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r4, [fp, r7] │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd sl, [r2, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -747,47 +753,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr r9, [sp, #24] │ │ │ │ │ - ldrd sl, [r2, #-72] @ 0xffffffb8 │ │ │ │ │ - ldrd r6, [r9, r3] │ │ │ │ │ - ldrd r8, [r2, #-80] @ 0xffffffb0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - ldrd r4, [r1, r3] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #20] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r6, [r9, r2] │ │ │ │ │ + ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r4, [lr, r2] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -797,35 +803,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -842,34 +848,34 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - ldrd r8, [r2, #-64] @ 0xffffffc0 │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ + ldrd r4, [fp, r1] │ │ │ │ │ + ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r6, [lr, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [fp, r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd sl, [r2, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -879,47 +885,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldrd r8, [r2, #-16] │ │ │ │ │ - ldrd r4, [r4, r7] │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd sl, [r2, #-8] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ + ldr r9, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldrd sl, [r3, #-8] │ │ │ │ │ + ldrd r4, [r4, r7] │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + ldrd r8, [r3, #-16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -929,40 +935,40 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -978,79 +984,79 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #792] @ 1090 │ │ │ │ │ - ldr r3, [pc, #792] @ 1094 │ │ │ │ │ + ldr r2, [pc, #788] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #788] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #764] @ 1098 │ │ │ │ │ + ldr r3, [pc, #760] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ │ + strd r0, [r7, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r6, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [r4, r7] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #608] @ 1090 │ │ │ │ │ - ldr r3, [pc, #608] @ 1094 │ │ │ │ │ + ldr r2, [pc, #604] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #604] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #584] @ 1098 │ │ │ │ │ + ldr r3, [pc, #580] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1063,168 +1069,167 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, r7] │ │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ │ + strd r0, [r6, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [fp, r7] │ │ │ │ │ + strd r0, [r6, r7] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #420] @ 1090 │ │ │ │ │ - ldr r3, [pc, #420] @ 1094 │ │ │ │ │ + ldr r2, [pc, #416] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #416] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #396] @ 1098 │ │ │ │ │ + ldr r3, [pc, #392] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [ip, r6] │ │ │ │ │ + ldr fp, [sp, #28] │ │ │ │ │ + strd r0, [fp, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, r7] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [fp, r7] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r4, r6] │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #232] @ 1090 │ │ │ │ │ - ldr r3, [pc, #232] @ 1094 │ │ │ │ │ + ldr r2, [pc, #232] @ 10a4 │ │ │ │ │ + ldr r3, [pc, #232] @ 10a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #208] @ 1098 │ │ │ │ │ + ldr r3, [pc, #208] @ 10ac │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [lr, r6] │ │ │ │ │ + ldr sl, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + strd r0, [sl, r7] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ │ - add r2, r2, #80 @ 0x50 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - strd r0, [fp, r6] │ │ │ │ │ - add r1, r6, r3 │ │ │ │ │ - add r3, r7, r3 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + add r3, r3, #80 @ 0x50 │ │ │ │ │ + strd r0, [sl, r2] │ │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r1, r1, #1 │ │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r1, [sp, #132] @ 0x84 │ │ │ │ │ + add r3, r7, r1 │ │ │ │ │ + add r0, r6, r1 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, r2, r1 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ + str r0, [sp, #16] │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 89c │ │ │ │ │ - add sp, sp, #140 @ 0x8c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 8ac │ │ │ │ │ + b 860 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ │ │ │ │ │ -0000109c : │ │ │ │ │ +000010b0 : │ │ │ │ │ fftw_codelet_t1_6(): │ │ │ │ │ - ldr r2, [pc, #12] @ 10b0 │ │ │ │ │ - ldr r1, [pc, #12] @ 10b4 │ │ │ │ │ + ldr r2, [pc, #12] @ 10c4 │ │ │ │ │ + ldr r1, [pc, #12] @ 10c8 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffef50 │ │ │ │ │ + .word 0xffffef3c │ │ │ ├── t1_64.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 58084 (bytes into file) │ │ │ │ │ + Start of section headers: 57452 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xe2e4: │ │ │ │ │ +There are 14 section headers, starting at offset 0xe06c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00aea4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00b224 003030 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00aed8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00aed8 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00aed8 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00aede 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00aee6 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 00e254 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00af26 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00af26 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00af54 000220 10 12 26 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 00b174 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 00e26c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00ac2c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00afac 003030 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00ac60 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00ac60 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00ac60 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00ac66 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00ac6e 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 00dfdc 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00acae 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00acae 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00acdc 000220 10 12 26 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 00aefc 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 00dff4 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,37 +1,37 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 34 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 44680 FUNC LOCAL DEFAULT 1 t1_64 │ │ │ │ │ - 3: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000009c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001bd8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001bf0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 000037f8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00003808 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 00005c34 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00005c5c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 000078b4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 000078f4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 00009654 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 14: 000096d4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 15: 0000ae58 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 16: 0000ae88 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 17: 0000ae9c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 44048 FUNC LOCAL DEFAULT 1 t1_64 │ │ │ │ │ + 3: 0000008c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000000ac 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001bdc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001bf4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 000037bc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000037cc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00005a04 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00005a24 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 00007638 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00007678 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 0000926c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 14: 000092d0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 15: 0000abe0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 16: 0000ac10 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 17: 0000ac24 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 21: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 22: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 23: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 24: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 25: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 31: 0000ae88 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_64 │ │ │ │ │ + 31: 0000ac10 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_64 │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,1551 +1,1551 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xb224 contains 1542 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xafac contains 1542 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000007c 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000080 00001b1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000104 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000118 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000130 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000148 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000015c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000214 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000260 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000280 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000294 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000340 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000354 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000368 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000384 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000410 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000042c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000440 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000045c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000478 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000500 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000530 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000544 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000057c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000059c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000608 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000618 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000066c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000688 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000069c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000728 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000748 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000075c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000774 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000078c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000818 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000834 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000848 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000860 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000087c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000898 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000910 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000091c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000930 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000094c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000968 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000974 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000990 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000099c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aa8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ad8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b5c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000be8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ccc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cfc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d2c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ddc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000df8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e6c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eb8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ee8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f48 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fe8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001008 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000101c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001034 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000104c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001060 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001104 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001118 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000113c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001158 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001170 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001188 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001210 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001228 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001240 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001254 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000128c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001304 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001320 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000133c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001354 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001370 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001384 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001404 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001414 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001430 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000144c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001460 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001478 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001490 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001514 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001528 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000153c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001550 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000156c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001588 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001608 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001620 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001638 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000164c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001688 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001710 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001728 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001784 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001838 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001854 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001868 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001880 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001898 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001938 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001954 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001968 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001980 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001998 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001aa8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ac4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ae0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b64 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c84 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c98 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cb4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cd8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cf4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d8c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001da8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dd4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001de8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dfc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e34 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ea0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ebc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ee0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001efc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f24 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fb8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fe8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002004 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002020 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002034 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000204c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002068 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002088 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002110 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002128 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002140 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002154 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000008c 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000090 00001b1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000114 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000128 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000140 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000158 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000016c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000208 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000220 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000270 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000300 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000314 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000330 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000034c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000360 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000374 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000390 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000400 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000041c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000438 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000044c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000468 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000484 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000050c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000524 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000550 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000058c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000600 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000614 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000624 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000067c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000698 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000073c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000758 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000076c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000784 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000079c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000828 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000844 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000858 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000870 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000088c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000904 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000920 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000092c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000940 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000095c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000978 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000984 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ab4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ad0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000afc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b28 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b4c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b98 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c24 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ca4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d18 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000db4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dcc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000de4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e28 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ea4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000edc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ef0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f64 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ff4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001010 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001024 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000103c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001054 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001068 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000110c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001120 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001144 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001160 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001178 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001190 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001200 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001214 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000122c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001244 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001258 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001294 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012c4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001308 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001324 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001340 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001358 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001374 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001388 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001408 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001418 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001434 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001450 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001464 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000147c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001494 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001518 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000152c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001540 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001554 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001570 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000158c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000160c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001624 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000163c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001650 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000168c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001700 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001714 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000172c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001790 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001804 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001840 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000185c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001870 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001888 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001944 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001960 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001974 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000198c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a24 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ab4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ad0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001aec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b84 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bb0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c90 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cd0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d08 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001da0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dcc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001de0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001df4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ed8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ef4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f60 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fa4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fc8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fe0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ffc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002018 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000202c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002044 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002060 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000207c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002104 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000211c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002134 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002148 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000218c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000021ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002204 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002218 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002200 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002214 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002230 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002254 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002310 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002324 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002364 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002380 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002394 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000241c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000228c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002304 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002344 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002360 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002374 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002390 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002458 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002474 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002490 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002488 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002508 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002524 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002540 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002554 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002538 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002554 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000256c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002584 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002598 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002614 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002580 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002600 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000264c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002668 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002688 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000269c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000273c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002758 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000276c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002788 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002810 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000282c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002848 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002868 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002898 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002904 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002920 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000293c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002958 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002978 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002994 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a08 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a2c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a48 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a9c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ab8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ad4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ae0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b28 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bb0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bcc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ca4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cb8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dbc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ed4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ef4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f08 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f54 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ff0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000300c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003020 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000267c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002698 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002714 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002730 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002744 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002760 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002778 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000278c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002804 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002820 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002840 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002870 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000288c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000290c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002928 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002944 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002964 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002980 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000299c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a18 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002aa4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ab0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002acc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ad8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002af8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b4c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b98 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bb4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cc8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ce4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cf8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d3c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ddc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002df0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e38 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ea8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ec4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002edc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ef0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fa8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fbc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003000 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000303c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003058 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000306c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003118 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000312c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003158 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000317c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003198 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003208 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003228 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000323c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003258 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003274 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003288 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003310 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000332c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003348 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000335c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003380 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003414 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003430 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003450 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003474 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003490 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000306c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003088 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003118 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003134 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003184 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000324c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003268 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000327c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003298 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000330c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003324 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003340 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003358 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003374 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003390 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000340c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000342c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003448 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003460 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000347c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003498 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003504 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003520 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003540 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000355c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003578 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003594 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003610 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000361c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000363c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003648 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003664 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003680 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000369c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000036a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000370c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003728 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003744 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003764 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003780 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000379c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003824 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003840 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003854 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003870 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000388c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003900 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003914 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003930 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000394c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003960 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000397c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003524 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003548 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003564 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003570 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000358c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003598 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003618 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003624 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003640 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003658 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003674 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003694 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003750 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000376c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003780 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003798 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003814 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003830 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003844 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000385c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003874 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003888 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000389c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003920 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000393c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003950 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000396c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003984 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003998 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000039d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a08 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003a24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ac8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ae4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003af8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a6c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ae8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003b30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b60 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bb4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bc8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003be0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003bfc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003cbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003cd0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003bf8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c0c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c4c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003cf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003db4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003db8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003dcc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003de8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e54 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003e8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003edc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003efc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f80 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fa4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fc4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003fe0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ffc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004024 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004040 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004060 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000407c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004098 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ea8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ec4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ee0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003efc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f38 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f54 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fc8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003fe8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004000 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000401c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004038 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004058 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004074 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004098 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000040b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000040f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000410c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004128 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004144 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004160 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000417c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004198 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004200 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000421c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004228 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004248 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004254 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004274 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004290 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004300 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004108 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004124 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004140 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000414c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000416c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004178 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004194 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004214 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004230 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004250 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000042ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000042f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000430c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004320 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000433c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000435c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004378 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004394 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004434 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004450 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004464 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004480 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000449c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000044b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004510 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004524 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004540 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000455c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004570 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000459c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004658 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004674 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004688 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004718 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004734 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004748 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004764 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004780 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004794 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004800 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000481c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004884 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000048d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004904 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000494c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004968 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000497c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004998 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a3c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004abc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ad8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004aec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b3c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ba8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bbc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bd8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c08 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c54 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ca8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004cc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ce0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d00 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d3c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000435c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004378 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000438c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004410 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000442c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004448 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004508 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000451c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004558 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004574 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004588 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000045b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000045cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004610 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000462c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004648 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000046c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000046d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004708 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000471c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004758 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004774 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004788 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004818 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004838 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004854 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000048a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004910 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004924 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004974 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004990 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049ec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a14 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004aa0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004abc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004adc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004af4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ba4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004bc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004be4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004cbc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004cdc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004cf8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004d74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004db4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004dd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004df0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e0c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ea0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ebc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ed0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004eec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f0c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004dd0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004dec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ea0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ebc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004edc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ef4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004f78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fa8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fc4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fe4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005000 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000501c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005030 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000504c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005068 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000507c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000509c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005110 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005130 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000514c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005168 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000517c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005198 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000051c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005220 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000523c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005250 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000526c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005288 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000529c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005310 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000532c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005348 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000535c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005388 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000053ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000053cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000053e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005448 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005464 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005478 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005494 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005500 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000551c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005530 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000554c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005564 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005578 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000055a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000055c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000055e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005604 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f8c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004fe8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005004 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005018 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005030 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005048 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000505c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005098 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005110 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005138 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000515c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005178 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005198 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005214 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005228 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005240 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005258 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000526c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000052a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000052f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000530c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005320 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005348 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000536c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000538c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000053a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000540c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005428 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000543c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005454 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000546c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005480 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000054c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000550c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005524 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005538 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005560 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005584 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000055a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000055c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005614 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005630 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005644 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00005660 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005680 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005694 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000056c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000056dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000571c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005738 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000574c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000576c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005784 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005798 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000057c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000057f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000580c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000582c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005884 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000058d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005904 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005958 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005974 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005988 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000059a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000059c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000059d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a38 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005a58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005a7c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ab4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ad0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005af0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005b14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005b30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005678 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000568c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000056e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000056fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005710 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005730 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000574c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005760 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005780 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000057a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000057c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000057e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005800 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005820 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000583c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000585c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000587c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000058a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000058c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005904 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005920 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000593c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005958 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005978 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005998 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000059b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000059d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000059e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005a28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ab0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005acc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005ae0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005b1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005b30 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00005b4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00005b6c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ba4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005bc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005be4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005ba4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005bb8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005bd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005bf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005c04 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005c7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005cb4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005cc8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005cec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005c24 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c60 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c80 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ca0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005cc0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005cdc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005cf8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005d0c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005d90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005da4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005dc8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005de8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ea4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ec4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ee0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005d2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005d48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005d5c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005db0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005dd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005df0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005e10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005e2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005e48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005e68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005e84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ea0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ec0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005edc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00005efc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005f20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005f5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005f8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005fa8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005fc4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005fd8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ff8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006014 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006030 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000604c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000606c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006088 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000060a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000060c4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f34 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005f54 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005f90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005fac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005fcc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005fec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006008 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006024 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006048 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006068 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006084 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000060a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000060c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000060e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000060fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000060fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00006118 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006134 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006154 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006174 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006190 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000061ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000061d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000061f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000620c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006228 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006250 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000626c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006288 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000062a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000062c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000062e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006300 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006320 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000633c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000635c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006378 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006394 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000063b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006138 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000614c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000616c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000618c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000061b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000061d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000061f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006210 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006230 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006254 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006278 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006294 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000062b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000062d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000062dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000062f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006314 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006338 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006344 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006368 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006384 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000063a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000063c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000063e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006400 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006424 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006440 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006460 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006480 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000064a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000064c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000064e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006504 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006528 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000654c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006558 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006574 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006590 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000065ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000063e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000063f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006410 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006430 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000644c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006458 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006474 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006490 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000064b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000064c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000064e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006500 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006518 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006534 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006550 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000656c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006588 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000659c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000065b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000065e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000065fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000661c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006640 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000665c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006668 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006684 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000066a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000066c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000066d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000066f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000670c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000672c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006744 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006760 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000677c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006794 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000067b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000067d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000067f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000680c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006820 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000683c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006858 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000686c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006888 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000068a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000068c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000068dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000068f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006918 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006934 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006940 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000695c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006968 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006984 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000069ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000069c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000069e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000069f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006a14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006a30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006a44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006a60 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006a80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006a9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006aa8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006ac4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ad0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006aec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006b44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006b58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006b74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006b90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006ba4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006bc4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006be8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006c04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006c20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006c34 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006c50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006c6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00006c80 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006c98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006cb4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006cd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006cf0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d2c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006d68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006d84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006da0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006dbc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ddc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006df8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006e14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006e30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006e50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006e68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006e84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006ea0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ebc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006ed8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006f04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006f20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006f40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006f5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006f78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006f94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006fb4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00006fd4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00006ff0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000700c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000702c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000704c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000065d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000065e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006604 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006620 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000663c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006658 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006674 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006694 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000066b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000066bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000066d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000066e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006704 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006730 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000674c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006768 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000677c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006798 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000067b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000067c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000067e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006804 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006820 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000682c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006848 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006854 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006874 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006894 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000068b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000068cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000068e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000068fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006918 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000692c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000694c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006968 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006984 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000069a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000069b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000069d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000069ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006a00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a50 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006a70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006a90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006aac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006ac8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006ae8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b04 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b3c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b5c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006b78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006b94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006bb0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006bd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006be8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006c04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006c20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006c3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006c58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006c84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006ca0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006cc0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006cdc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006cf8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006d14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006d34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006d54 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006d70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006d8c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006dac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006dcc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006de8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006df4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006e28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006e40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006e70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006e98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006ec0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006ed4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006ef0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006f08 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006f24 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006f30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006f4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006f68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006f80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00006f98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006fb4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00006fc8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00006fe4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007000 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007014 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007030 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007048 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007068 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007074 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007090 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000070a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000070c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000070dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000070f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007114 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007138 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000714c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007168 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007180 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000719c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000071a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000071c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000071e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000071f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007210 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000722c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007240 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000725c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007278 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000728c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000072a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000072c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000072d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000072e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007308 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007324 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007344 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007350 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007374 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007390 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000073ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000073c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000073dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000073f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007414 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007428 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007444 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007460 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000709c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000070b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000070d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000070e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000710c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007128 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007144 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007160 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007174 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007190 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000071ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000071c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000071dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000071f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000720c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007228 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007244 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007258 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007278 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007284 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000072a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000072c4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000072e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000072f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007314 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007330 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000734c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007368 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000737c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007398 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000073b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000073c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000073e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007400 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007414 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007430 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000744c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007460 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00007474 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007490 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000074ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000074c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000074e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000074ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007514 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007530 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007550 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000755c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007584 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000075a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000075bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000075d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000075ec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007608 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007624 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007638 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007654 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007670 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007684 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000076a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000076bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000076d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007490 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000074ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000074cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000074ec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007500 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000751c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000753c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007554 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007570 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000758c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000075c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000075f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007618 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000762c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000768c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000076a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000076c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000076e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007700 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000771c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000773c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000775c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007770 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000778c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000077ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000077c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000077e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000077fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000781c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007838 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000784c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007868 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007888 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007704 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007720 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007740 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007758 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007774 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007790 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000077b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000077d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000077e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007804 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007824 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007840 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000785c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007868 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007884 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000789c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000078fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007918 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007938 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007954 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000078b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000078d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000078e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000792c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007940 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000795c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007974 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00007990 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000079b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000079c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000079e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a00 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007a40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007a74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007a94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007ab0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007acc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007ad8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007af4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007b0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007b24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007b40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007b54 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007b7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000799c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000079b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000079d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000079ec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007a20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007a34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007a50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007a6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007a80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007a9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007ab4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007ad0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007adc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007b00 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007b1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007b48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007b6c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007b88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00007ba4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007bb8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007bc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00007bd4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007bec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007c08 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007c14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007c30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007c4c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007c64 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007c7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007c98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007cac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007cc8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007ce4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007cf8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007d14 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007d48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007d54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007d7c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007d98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007db0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007dbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007de4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007e00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007e1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007e38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007e4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007e7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007e90 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007ea8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007ec4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007ed8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007eec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007f08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007f1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007f38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007f44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00007f68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007f84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007fa0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00007fac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007be8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007c04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007c18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007c30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007c4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007c60 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007c74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007c90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007ca4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007cc0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007ccc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007cf4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007d10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007d64 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007d80 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007d9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007db8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007dcc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007de8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007e04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007e18 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007e34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007e50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007e64 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007e80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007e9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007eb0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007ec4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007edc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007ef8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007f18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007f34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007f48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007f64 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00007f84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007f9c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00007fb4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00007fd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00007fec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008008 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008024 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00007ff0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008008 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000801c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00008038 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008050 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008068 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000807c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008098 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000080b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000080c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000080e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000080fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008110 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008124 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008138 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008154 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008174 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008190 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000081a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000081c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000081e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000081f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008058 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000806c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008084 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000080a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000080c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000080d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000080f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008114 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008134 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000814c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008164 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008180 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000081a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000081bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000081d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000081f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00008210 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000822c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000824c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008260 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008274 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008290 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000082b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000082c4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000082dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000082f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008318 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008330 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008350 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000836c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000838c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000083a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000083bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000083d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000083f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008414 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000842c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008448 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008468 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008488 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000084a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000084c0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000084d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000084f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000850c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008528 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008230 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000824c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008268 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008280 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008298 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000082b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000082d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000082e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008300 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000831c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008338 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008354 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008368 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008380 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000839c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000083b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000083cc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000083e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008404 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008420 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008434 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008450 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000846c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008480 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000084a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000084b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000084d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000084e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008508 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008524 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00008540 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008558 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008578 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008594 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000085b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000085c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000085dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000085f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000860c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008630 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008654 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008670 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000868c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000086a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000086bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000086d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000086ec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000855c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000857c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000085a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000085bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000085d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000085f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008610 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008624 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008638 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008654 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008668 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008680 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000869c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000086b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000086c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000086e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000086f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000870c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008724 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000873c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008754 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008774 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008798 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000087b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000087d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000087f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000880c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008828 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008844 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008860 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008730 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000874c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008768 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008780 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000879c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000087b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000087d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000087f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000880c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008820 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008838 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008850 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008864 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000887c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008890 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000088a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000088c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000088d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000088ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000891c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008930 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000894c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008960 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008980 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000899c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000089b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000089d4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008898 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000088ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000088c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000088e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000088f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008908 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000891c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008938 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008958 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008974 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008988 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000089a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000089c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000089dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000089f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008a18 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008a34 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008a50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008a6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008a88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008a9c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008ab4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008acc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008ae0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008af8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008b14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008b28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008b40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008b5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008b70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008b84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008b98 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008bb4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008bd4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008bf0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008c04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008a10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008a30 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008a44 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008a58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008a74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008a94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008aa8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008ac0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008adc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008afc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008b10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008b2c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008b48 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008b68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008b80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008b94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008bb0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008bd0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008bec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008c04 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00008c20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00008c40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008c58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008c70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008c8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008c5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008c78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008c94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00008cac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008cc0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008cd4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008cf0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008d10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008d24 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008d3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008d58 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008d78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008d8c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008da8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008dc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008de4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008dfc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008e10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008e2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008e4c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008e68 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008e80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008e9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008ebc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008ed8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008ef4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008f10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008cc4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008ce0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008cfc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008d14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008d2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008d4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008d68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008d84 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008d98 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008db0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008dcc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008de0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008e04 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008e28 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008e44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008e74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008e90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008eac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00008ec0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008ee0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008ef8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008f10 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00008f28 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00008f40 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00008f5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008f78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00008f90 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008fa8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008fc4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00008fe0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00008ffc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009010 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009028 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009044 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009058 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009074 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009090 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008f78 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008f94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00008fac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008fcc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00008fe8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009004 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009020 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000903c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009050 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009064 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009080 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009094 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000090ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000090c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000090dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000090f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009114 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009128 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009148 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000090dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000090f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000910c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009120 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009140 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00009160 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009178 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009190 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000091a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000091c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000091e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000091fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009218 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000923c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000917c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009198 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000091b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000091d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000091f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000920c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009228 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009244 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00009258 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009274 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009290 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000092ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000092c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000092d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000092d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000092f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009304 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009304 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000931c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00009338 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000934c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009360 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000937c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009390 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000093a8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000093c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000093e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000093fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009414 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009438 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009454 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009470 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000948c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000094a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000094bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000094d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000094ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009500 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009518 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009534 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000934c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009364 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009380 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009394 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000093a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000093bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000093d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000093f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009414 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009428 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009444 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009464 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000947c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009494 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000094b0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000094d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000094e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000094f8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009514 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009534 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00009548 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009560 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000957c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009590 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000095a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000095b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000095d4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000095f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009610 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009624 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009640 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000096e4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000096fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009714 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009730 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009560 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000957c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000959c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000095b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000095cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000095e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009608 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009620 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009634 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009650 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009670 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000968c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000096a4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000096c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000096e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009700 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000971c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009738 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00009750 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009764 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009778 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009794 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000097b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000097c8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000097e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000097fc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000981c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009830 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000984c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009868 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009888 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000098a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000098b4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000098d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000098f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000990c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009924 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009940 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009960 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009980 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000999c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000099b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000099d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000099e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009a04 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009a20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009a38 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009768 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009784 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000097a0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000097b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000097d0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000097f0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000980c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009828 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000983c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009854 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009870 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009884 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000098a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000098cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000098e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009904 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009918 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009934 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009950 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009964 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009984 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000999c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000099b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000099cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000099e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009a00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009a1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009a38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00009a50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009a6c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009a88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009aa4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009ab8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009ad0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009aec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009b00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009b1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009b38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009b54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009b70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009b84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009ba0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009bbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009bd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009bf0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009c08 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009c20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009a70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009a8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009aa8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009ac4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009ae0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009af4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009b0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009b24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009b38 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009b50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009b6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009b80 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009b94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009bb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009bc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009be4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009c00 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009c1c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00009c38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009c54 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009c70 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009c8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009ca8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009cc0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009ce4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009d00 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009d1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009d38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009d54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009d68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009d80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009d98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009dac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009dc4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009de0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009df4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009e08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009e24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009e38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009c58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009c78 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009c94 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009cb0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009ccc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009ce8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009cfc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009d10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009d2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009d40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009d58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009d74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009d88 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009da0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009dbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00009dd0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009de4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009df8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009e14 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009e34 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00009e50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009e74 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009e90 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009eac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009ec4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009ee0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009efc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009f18 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009f34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009f50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009f64 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00009f78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009f94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009fa8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00009fc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009fdc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00009ff0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a008 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a024 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a038 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a04c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a060 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a07c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a09c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a0b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a0cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a0e8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a108 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a120 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a138 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a154 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a174 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a188 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a19c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a1b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a1d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a1ec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a204 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a220 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a240 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a254 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a270 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a28c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a2ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a2c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a2d8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a2f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a314 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a330 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a348 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a364 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a384 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a3a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a3c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a3dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009e64 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009e80 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009ea0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009eb8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009ed0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009eec 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009f0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009f20 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009f34 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009f50 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009f70 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009f84 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009f9c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009fb8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00009fd8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00009fec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a008 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a024 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a044 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a05c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a070 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a08c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a0ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a0c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a0e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a0fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a11c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a13c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a158 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a174 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a18c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a1a4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a1c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a1dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a1f4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a20c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a228 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a244 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a260 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a274 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a28c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a2a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a2bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a2d8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a2f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a310 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a32c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a340 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a35c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a378 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a38c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a3ac 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a3c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a3dc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000a3f4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a40c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a428 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a444 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a45c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a474 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a494 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a4b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a4cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a4e0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a4f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a514 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a528 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a54c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a570 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a414 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a430 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a44c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a468 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a488 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a4ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a4c8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a4e4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a500 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a51c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a530 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a548 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a560 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a574 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000a58c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000a5a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a5bc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a5d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a5f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a608 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a628 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a640 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a658 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a670 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a690 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a6b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a6d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a6ec 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a70c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a728 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a744 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a760 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a77c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a798 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a7ac 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a7c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a7dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a7f0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a808 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a824 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a838 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a84c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a868 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a87c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a89c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a8c0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a8dc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a8f8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a918 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a934 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a5bc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a5d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a5ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a600 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a618 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a634 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a650 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a66c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a684 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a6a8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a6c4 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a6e0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a6fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a718 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a72c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a740 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a75c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a770 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a788 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a7a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a7b8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a7d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a7ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a800 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a814 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a828 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a844 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a864 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a880 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a894 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a8b0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a8d0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a8e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a900 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a91c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a93c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000a950 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a96c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000a988 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a9a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a9b8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000a9cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a9e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000a9fc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000aa14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000aa30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000aa44 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000aa5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000aa78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000a964 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a980 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a9a0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000a9b4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a9cc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000a9e8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000aa08 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000aa1c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000aa38 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000aa54 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000aa74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000aa8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000aaa0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000aab4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000aad0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000aaf0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ab0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ab20 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ab3c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ab5c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ab74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ab8c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000aba8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000abc8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000abdc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000abf0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ac0c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ac2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ac40 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ac58 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ac74 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ac94 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000aca8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000acc4 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ace0 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ad00 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ad18 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ad2c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ad48 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ad68 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000ad84 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ad9c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000adb8 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000add8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000ae98 0000201d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -0000ae9c 00001703 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +0000aaa0 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000aabc 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000aadc 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000aaf8 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000ab10 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000ab2c 00001d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000ab4c 00001e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000ac20 0000201d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +0000ac24 00001703 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xe254 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xdfdc contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00001202 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00001402 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00002102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,82 +1,86 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_64(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #1760 @ 0x6e0 │ │ │ │ │ - sub sp, sp, #4 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - ldr r1, [sp, #1800] @ 0x708 │ │ │ │ │ - mov r6, r3 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov r4, r1 │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #1744 @ 0x6d0 │ │ │ │ │ + sub sp, sp, #12 │ │ │ │ │ + ldr r3, [pc, #96] @ 8c │ │ │ │ │ + ldr r1, [sp, #1792] @ 0x700 │ │ │ │ │ + add r3, pc, r3 │ │ │ │ │ rsb lr, r1, r1, lsl #6 │ │ │ │ │ add sl, r2, lr, lsl #4 │ │ │ │ │ mov r2, r1 │ │ │ │ │ - ldr r1, [sp, #1804] @ 0x70c │ │ │ │ │ - ldr r3, [pc, #76] @ 7c │ │ │ │ │ + ldr r1, [sp, #1796] @ 0x704 │ │ │ │ │ cmp r2, r1 │ │ │ │ │ - add r3, pc, r3 │ │ │ │ │ - bge ae4c │ │ │ │ │ - ldr r2, [sp, #1808] @ 0x710 │ │ │ │ │ + bge abc0 │ │ │ │ │ + ldr r2, [sp, #1800] @ 0x708 │ │ │ │ │ + mov r5, r0 │ │ │ │ │ lsl r2, r2, #3 │ │ │ │ │ - str r2, [sp, #1752] @ 0x6d8 │ │ │ │ │ - ldr r2, [pc, #52] @ 80 │ │ │ │ │ + str r2, [sp, #1744] @ 0x6d0 │ │ │ │ │ + ldr r2, [pc, #48] @ 90 │ │ │ │ │ ldr r3, [r3, r2] │ │ │ │ │ - str sl, [sp, #24] │ │ │ │ │ + stm sp, {r4, r5} │ │ │ │ │ + str sl, [sp, #16] │ │ │ │ │ + str ip, [sp, #28] │ │ │ │ │ ldr r3, [r3] │ │ │ │ │ - str r3, [sp, #1756] @ 0x6dc │ │ │ │ │ - add r3, sl, #1008 @ 0x3f0 │ │ │ │ │ str r3, [sp, #1748] @ 0x6d4 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ + add r3, sl, #1008 @ 0x3f0 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + str r3, [sp, #1740] @ 0x6cc │ │ │ │ │ add r3, sl, #512 @ 0x200 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - str r7, [sp, #4] │ │ │ │ │ - str r6, [sp, #400] @ 0x190 │ │ │ │ │ - b a4 │ │ │ │ │ - .word 0x00000044 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + b b4 │ │ │ │ │ + .word 0x00000058 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ - add r3, r2, #1008 @ 0x3f0 │ │ │ │ │ - str r3, [sp, #1748] @ 0x6d4 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - strd sl, [sp, #80] @ 0x50 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - lsl lr, r4, #8 │ │ │ │ │ + add r3, r3, #1008 @ 0x3f0 │ │ │ │ │ + str r3, [sp, #1740] @ 0x6cc │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ ldrd r2, [ip] │ │ │ │ │ - ldrd r8, [fp, #-16] │ │ │ │ │ - ldrd r0, [r1, lr] │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldrd r8, [lr, #-16] │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + lsl fp, r3, #8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ + ldrd r0, [r1, fp] │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ + ldrd sl, [lr, #-8] │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-8] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -84,54 +88,53 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl r5, r4, #7 │ │ │ │ │ - mov r8, r5 │ │ │ │ │ - add r7, ip, r8 │ │ │ │ │ - add r6, r3, r4, lsl #7 │ │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - str r7, [sp, #352] @ 0x160 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + lsl r8, r3, #7 │ │ │ │ │ + add r6, ip, r8 │ │ │ │ │ + add r4, r9, r8 │ │ │ │ │ str r8, [sp, #336] @ 0x150 │ │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + ldrd sl, [r1, #248] @ 0xf8 │ │ │ │ │ + str r6, [sp, #352] @ 0x160 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldrd r6, [ip, r8] │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ ldrd r8, [r1, #240] @ 0xf0 │ │ │ │ │ - ldrd sl, [r1, #248] @ 0xf8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -141,49 +144,49 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #344] @ 0x158 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r6, lr] │ │ │ │ │ - ldrd r8, [fp, #240] @ 0xf0 │ │ │ │ │ - ldr r7, [sp, #352] @ 0x160 │ │ │ │ │ + ldr r4, [sp, #344] @ 0x158 │ │ │ │ │ + ldr r6, [sp, #352] @ 0x160 │ │ │ │ │ + ldrd r8, [lr, #240] @ 0xf0 │ │ │ │ │ + ldrd r4, [r4, fp] │ │ │ │ │ + ldrd r6, [r6, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd sl, [lr, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #248] @ 0xf8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -191,31 +194,31 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -226,26 +229,26 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -254,55 +257,55 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -316,49 +319,49 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - lsl r2, r4, #6 │ │ │ │ │ - add r9, ip, r2 │ │ │ │ │ - str r9, [sp, #368] @ 0x170 │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add sl, r3, r4, lsl #6 │ │ │ │ │ - ldrd r8, [r1, #112] @ 0x70 │ │ │ │ │ - ldrd r4, [r3, r2] │ │ │ │ │ - str sl, [sp, #360] @ 0x168 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd sl, [r1, #120] @ 0x78 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + lsl r6, r3, #6 │ │ │ │ │ + ldrd r4, [r9, r6] │ │ │ │ │ + add r7, r9, r6 │ │ │ │ │ + add r2, ip, r6 │ │ │ │ │ + ldrd r8, [sl, #112] @ 0x70 │ │ │ │ │ + ldrd sl, [sl, #120] @ 0x78 │ │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ + str r7, [sp, #360] @ 0x168 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldrd r6, [r6, ip] │ │ │ │ │ + str r2, [sp, #368] @ 0x170 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -368,810 +371,809 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ │ + ldr r2, [sp, #368] @ 0x170 │ │ │ │ │ + ldrd r4, [r7, fp] │ │ │ │ │ + ldrd r6, [r2, fp] │ │ │ │ │ ldr lr, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #360] @ 0x168 │ │ │ │ │ - ldr r9, [sp, #368] @ 0x170 │ │ │ │ │ - ldrd r4, [sl, lr] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [fp, #112] @ 0x70 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ + ldrd r8, [lr, #112] @ 0x70 │ │ │ │ │ + ldrd sl, [lr, #120] @ 0x78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #120] @ 0x78 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ - strd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - rsb r8, r4, r4, lsl #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl sl, r8, #6 │ │ │ │ │ - lsl r6, r4, #3 │ │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + lsl r7, r3, #3 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + sub r4, r7, r3 │ │ │ │ │ + lsl r5, r4, #6 │ │ │ │ │ + str r7, [sp, #32] │ │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ │ + mov sl, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r1, #-128] @ 0xffffff80 │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ - str sl, [sp, #704] @ 0x2c0 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - str r8, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r8, [sl, #-128] @ 0xffffff80 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + str sl, [sp, #696] @ 0x2b8 │ │ │ │ │ + ldrd sl, [r1, #-120] @ 0xffffff88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd sl, [sl, #-120] @ 0xffffff88 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r7, r4, r4, lsl #1 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - lsl r9, r7, #6 │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - str r7, [sp, #32] │ │ │ │ │ - str r9, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - ldrd r8, [fp, #-144] @ 0xffffff70 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r5, r3, r3, lsl #1 │ │ │ │ │ + ldr lr, [sp, #12] │ │ │ │ │ + lsl r6, r5, #6 │ │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [r9, r6] │ │ │ │ │ + ldrd r8, [lr, #-144] @ 0xffffff70 │ │ │ │ │ + ldrd sl, [lr, #-136] @ 0xffffff78 │ │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-136] @ 0xffffff78 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2160] @ 84 │ │ │ │ │ - ldr r3, [pc, #-2160] @ 88 │ │ │ │ │ + ldr r2, [pc, #-2160] @ 94 │ │ │ │ │ + ldr r3, [pc, #-2160] @ 98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2200] @ 84 │ │ │ │ │ - ldr r3, [pc, #-2200] @ 88 │ │ │ │ │ + ldr r2, [pc, #-2200] @ 94 │ │ │ │ │ + ldr r3, [pc, #-2200] @ 98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2288] @ 84 │ │ │ │ │ - ldr r3, [pc, #-2288] @ 88 │ │ │ │ │ + ldr r2, [pc, #-2288] @ 94 │ │ │ │ │ + ldr r3, [pc, #-2288] @ 98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2328] @ 84 │ │ │ │ │ - ldr r3, [pc, #-2328] @ 88 │ │ │ │ │ + ldr r2, [pc, #-2328] @ 94 │ │ │ │ │ + ldr r3, [pc, #-2328] @ 98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #768 @ 0x300 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r5, r4, #5 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - str r9, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r4, r3, r4, lsl #5 │ │ │ │ │ - str r4, [sp, #376] @ 0x178 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - add r3, ip, r9 │ │ │ │ │ - ldrd r8, [r1, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [r1, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + lsl r8, r3, #5 │ │ │ │ │ + add ip, r9, r8 │ │ │ │ │ + ldrd r6, [r1, r8] │ │ │ │ │ + str r8, [sp, #56] @ 0x38 │ │ │ │ │ + str ip, [sp, #376] @ 0x178 │ │ │ │ │ + add ip, r1, r8 │ │ │ │ │ + ldrd r4, [r9, r8] │ │ │ │ │ + str ip, [sp, #384] @ 0x180 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r3, [sp, #384] @ 0x180 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [ip, #48] @ 0x30 │ │ │ │ │ + ldrd sl, [ip, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #376] @ 0x178 │ │ │ │ │ - ldrd r8, [fp, #48] @ 0x30 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [fp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr ip, [sp, #376] @ 0x178 │ │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ + ldrd r6, [r2, fp] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [r2, #48] @ 0x30 │ │ │ │ │ + ldrd sl, [r2, #56] @ 0x38 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r9, r4, r4, lsl #2 │ │ │ │ │ - add ip, r3, r9, lsl #5 │ │ │ │ │ - lsl r5, r9, #5 │ │ │ │ │ - mov r6, r5 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - str r9, [sp, #48] @ 0x30 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - str ip, [sp, #392] @ 0x188 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - ldrd r8, [fp, #-208] @ 0xffffff30 │ │ │ │ │ - add r1, ip, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add lr, r3, r3, lsl #2 │ │ │ │ │ + lsl sl, lr, #5 │ │ │ │ │ + str lr, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + str sl, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + add fp, r9, sl │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + add ip, r1, sl │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + ldrd r8, [r2, #-208] @ 0xffffff30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r1, [sp, #404] @ 0x194 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + str fp, [sp, #392] @ 0x188 │ │ │ │ │ + ldrd sl, [r2, #-200] @ 0xffffff38 │ │ │ │ │ + str ip, [sp, #400] @ 0x190 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-200] @ 0xffffff38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #392] @ 0x188 │ │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ │ - ldrd r4, [ip, lr] │ │ │ │ │ - ldrd r8, [r2, #-192] @ 0xffffff40 │ │ │ │ │ - ldrd sl, [r2, #-184] @ 0xffffff48 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldr r1, [sp, #404] @ 0x194 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #392] @ 0x188 │ │ │ │ │ + ldr ip, [sp, #400] @ 0x190 │ │ │ │ │ + ldrd r4, [r9, fp] │ │ │ │ │ + ldrd r8, [sl, #-192] @ 0xffffff40 │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd sl, [sl, #-184] @ 0xffffff48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r6, [sp, #136] @ 0x88 │ │ │ │ │ + strd r6, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3420] @ 8c │ │ │ │ │ - ldr r3, [pc, #-3420] @ 90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3420] @ 9c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3428] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3440] @ 94 │ │ │ │ │ - ldr r3, [pc, #-3440] @ 98 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #-3432] @ a4 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3444] @ a8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ │ - ldr r2, [pc, #3496] @ 1bd8 │ │ │ │ │ + add r3, sp, #784 @ 0x310 │ │ │ │ │ + ldr r2, [pc, #3492] @ 1bdc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3492] @ 1bdc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3480] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3480] @ 1be0 │ │ │ │ │ - ldr r3, [pc, #3480] @ 1be4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3468] @ 1be4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3460] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3376] @ 1bd8 │ │ │ │ │ - ldr r3, [pc, #3376] @ 1bdc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3364] @ 1bdc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3356] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3356] @ 1be0 │ │ │ │ │ - ldr r3, [pc, #3356] @ 1be4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3344] @ 1be4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3336] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ │ - ldr r2, [pc, #3304] @ 1be0 │ │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ │ + ldr r2, [pc, #3300] @ 1be4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3300] @ 1be4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3288] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3272] @ 1bd8 │ │ │ │ │ - ldr r3, [pc, #3272] @ 1bdc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3260] @ 1bdc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3252] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ - rsb sl, r4, r4, lsl #4 │ │ │ │ │ - str sl, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - lsl r1, sl, #5 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldrd r4, [r3, r1] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + lsl r6, r3, #4 │ │ │ │ │ + sub r3, r6, r3 │ │ │ │ │ + lsl lr, r3, #5 │ │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r4, [r9, lr] │ │ │ │ │ ldrd r8, [sl, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sl, #-56] @ 0xffffffc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + str lr, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1181,604 +1183,604 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - lsl r7, r2, #5 │ │ │ │ │ - ldrd r4, [r3, r7] │ │ │ │ │ - ldrd r8, [fp, #-80] @ 0xffffffb0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + lsl r3, r4, #5 │ │ │ │ │ + ldrd r4, [r9, r3] │ │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r8, [r2, #-80] @ 0xffffffb0 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd sl, [fp, #-72] @ 0xffffffb8 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd sl, [r2, #-72] @ 0xffffffb8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r4, r3, r7, lsl #5 │ │ │ │ │ - lsl r5, r7, #5 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - str r4, [sp, #408] @ 0x198 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - add fp, ip, r7 │ │ │ │ │ - str fp, [sp, #412] @ 0x19c │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - str r7, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl lr, r5, #5 │ │ │ │ │ + ldrd r4, [r9, lr] │ │ │ │ │ + add fp, r9, lr │ │ │ │ │ + add r9, r1, lr │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + str lr, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #176] @ 0xb0 │ │ │ │ │ - ldrd sl, [r1, #184] @ 0xb8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + str r9, [sp, #408] @ 0x198 │ │ │ │ │ + str fp, [sp, #404] @ 0x194 │ │ │ │ │ + ldrd r8, [lr, #176] @ 0xb0 │ │ │ │ │ + ldrd sl, [lr, #184] @ 0xb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #412] @ 0x19c │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r1, [sp, #404] @ 0x194 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + ldr r9, [sp, #408] @ 0x198 │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + ldrd r8, [r2, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [fp, #176] @ 0xb0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd sl, [r2, #184] @ 0xb8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #184] @ 0xb8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r6, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r6, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2052] @ 1be0 │ │ │ │ │ - ldr r3, [pc, #2052] @ 1be4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2044] @ 1be4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2036] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2016] @ 1bd8 │ │ │ │ │ - ldr r3, [pc, #2016] @ 1bdc │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #2016] @ 1bdc │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2004] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ - ldr r2, [pc, #1980] @ 1be0 │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ + ldr r2, [pc, #1980] @ 1be4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1976] @ 1be4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1968] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1948] @ 1bd8 │ │ │ │ │ - ldr r3, [pc, #1948] @ 1bdc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1940] @ 1bdc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1932] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1852] @ 1bd8 │ │ │ │ │ - ldr r3, [pc, #1852] @ 1bdc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1844] @ 1bdc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1836] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1832] @ 1be0 │ │ │ │ │ - ldr r3, [pc, #1832] @ 1be4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1824] @ 1be4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1816] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ - ldr r2, [pc, #1772] @ 1bd8 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + ldr r2, [pc, #1772] @ 1bdc │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1768] @ 1bdc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1760] @ 1be0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1756] @ 1be0 │ │ │ │ │ - ldr r3, [pc, #1756] @ 1be4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1748] @ 1be4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1740] @ 1be8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ - add r6, ip, r2 │ │ │ │ │ - str r6, [sp, #420] @ 0x1a4 │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r4, r3, r2 │ │ │ │ │ - str r4, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldrd r4, [r3, r2] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + add fp, r9, r6 │ │ │ │ │ + ldrd r4, [r9, r6] │ │ │ │ │ + str fp, [sp, #412] @ 0x19c │ │ │ │ │ + add fp, r1, r6 │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ + str fp, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #16] │ │ │ │ │ - ldrd sl, [r1, #24] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [lr, #16] │ │ │ │ │ + ldrd sl, [lr, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r3, lr] │ │ │ │ │ - ldrd r8, [fp, #16] │ │ │ │ │ - ldr r6, [sp, #420] @ 0x1a4 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #412] @ 0x19c │ │ │ │ │ + ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldrd r8, [sl, #16] │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r6, [r6, lr] │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd sl, [fp, #24] │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd sl, [sl, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r5, r6, r5 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r1, r5, #4 │ │ │ │ │ - add r4, r3, r5, lsl #4 │ │ │ │ │ - ldrd r8, [fp, #-240] @ 0xffffff10 │ │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ │ - str r4, [sp, #424] @ 0x1a8 │ │ │ │ │ - ldrd r4, [r3, r1] │ │ │ │ │ - add r3, ip, r1 │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add fp, r7, r3 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + lsl r5, fp, #4 │ │ │ │ │ + str fp, [sp, #168] @ 0xa8 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + add r7, r9, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + add r9, r1, ip │ │ │ │ │ + str r9, [sp, #424] @ 0x1a8 │ │ │ │ │ + ldrd r8, [sl, #-240] @ 0xffffff10 │ │ │ │ │ + str r7, [sp, #420] @ 0x1a4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r3, [sp, #428] @ 0x1ac │ │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sl, #-232] @ 0xffffff18 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + str ip, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ │ - ldrd r8, [sl, #-224] @ 0xffffff20 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - ldr r3, [sp, #428] @ 0x1ac │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd sl, [sl, #-216] @ 0xffffff28 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #420] @ 0x1a4 │ │ │ │ │ + ldr r7, [sp, #424] @ 0x1a8 │ │ │ │ │ + ldrd r4, [r9, fp] │ │ │ │ │ + ldrd r8, [ip, #-224] @ 0xffffff20 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd sl, [ip, #-216] @ 0xffffff28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1786,121 +1788,122 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ - lsl r6, r9, #4 │ │ │ │ │ - str r6, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add ip, r3, r9, lsl #4 │ │ │ │ │ - ldrd r4, [r3, r6] │ │ │ │ │ - ldrd r8, [r1, #144] @ 0x90 │ │ │ │ │ - str ip, [sp, #432] @ 0x1b0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldrd sl, [r1, #152] @ 0x98 │ │ │ │ │ - add lr, ip, r6 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd sl, [lr, #152] @ 0x98 │ │ │ │ │ + lsl r5, r1, #4 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + add r8, r9, r5 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + add r7, r1, r3 │ │ │ │ │ + str r8, [sp, #428] @ 0x1ac │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r8, [lr, #144] @ 0x90 │ │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ │ + str r7, [sp, #432] @ 0x1b0 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ - str lr, [sp, #436] @ 0x1b4 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #436] @ 0x1b4 │ │ │ │ │ - ldr ip, [sp, #432] @ 0x1b0 │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [ip, lr] │ │ │ │ │ - ldrd r8, [fp, #144] @ 0x90 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + ldr r1, [sp, #428] @ 0x1ac │ │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ │ + ldrd r8, [sl, #144] @ 0x90 │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd sl, [fp, #152] @ 0x98 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd sl, [sl, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1909,39 +1912,39 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd sl, [r3] │ │ │ │ │ - ldrd r8, [sp, #168] @ 0xa8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1950,48 +1953,46 @@ │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ - add lr, r5, r8, lsl #2 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - lsl r6, lr, #4 │ │ │ │ │ - ldrd r8, [sl, #-96] @ 0xffffffa0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str lr, [sp, #320] @ 0x140 │ │ │ │ │ - str r6, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd sl, [sl, #-88] @ 0xffffffa8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r3, r6] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #464 @ 0x1d0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [r6, ip] │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [ip, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd sl, [ip, #-88] @ 0xffffffa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2002,6212 +2003,6053 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - add r4, r5, r7, lsl #2 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - str r4, [sp, #312] @ 0x138 │ │ │ │ │ - lsl r4, r4, #4 │ │ │ │ │ - mov lr, r4 │ │ │ │ │ - str lr, [sp, #176] @ 0xb0 │ │ │ │ │ - b 1bf0 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, #208 @ 0xd0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + b 1bf4 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [sl, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [fp, #-112] @ 0xffffff90 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd sl, [sl, #-104] @ 0xffffff98 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-104] @ 0xffffff98 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #56] @ 0x38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + strd r6, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #896 @ 0x380 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ │ + add r3, sp, #944 @ 0x3b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ │ + add r3, sp, #952 @ 0x3b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ │ + add r3, sp, #960 @ 0x3c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-800] @ 1be8 │ │ │ │ │ - ldr r3, [pc, #-800] @ 1bec │ │ │ │ │ + ldr r2, [pc, #-788] @ 1bec │ │ │ │ │ + ldr r3, [pc, #-788] @ 1bf0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-840] @ 1be8 │ │ │ │ │ - ldr r3, [pc, #-840] @ 1bec │ │ │ │ │ + ldr r2, [pc, #-828] @ 1bec │ │ │ │ │ + ldr r3, [pc, #-828] @ 1bf0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-936] @ 1be8 │ │ │ │ │ - ldr r3, [pc, #-936] @ 1bec │ │ │ │ │ + ldr r2, [pc, #-924] @ 1bec │ │ │ │ │ + ldr r3, [pc, #-924] @ 1bf0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ + add r3, sp, #992 @ 0x3e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-976] @ 1be8 │ │ │ │ │ - ldr r3, [pc, #-976] @ 1bec │ │ │ │ │ + ldr r2, [pc, #-964] @ 1bec │ │ │ │ │ + ldr r3, [pc, #-964] @ 1bf0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1024 @ 0x400 │ │ │ │ │ + add r3, sp, #1016 @ 0x3f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1024 @ 0x400 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ - sub r8, r4, r5 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - lsl ip, r8, #4 │ │ │ │ │ - str r8, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r8, [sl, #-32] @ 0xffffffe0 │ │ │ │ │ - mov fp, ip │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str fp, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r3, ip] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #1024 @ 0x400 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r5, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + sub r8, r5, ip │ │ │ │ │ + lsl fp, r8, #4 │ │ │ │ │ + str r8, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r4, [r9, fp] │ │ │ │ │ + ldrd r8, [r2, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + str fp, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd sl, [r2, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - lsl r4, ip, #4 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - mov r8, r4 │ │ │ │ │ - ldrd r6, [ip, r8] │ │ │ │ │ - str r8, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r8, [fp, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd sl, [fp, #-40] @ 0xffffffd8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + ldrd r8, [sl, #-48] @ 0xffffffd0 │ │ │ │ │ + ldrd sl, [sl, #-40] @ 0xffffffd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r4, [sp, #176] @ 0xb0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #40] @ 0x28 │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl lr, r8, #4 │ │ │ │ │ - add sl, ip, lr │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - str lr, [sp, #200] @ 0xc8 │ │ │ │ │ - str sl, [sp, #448] @ 0x1c0 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r9, r3, r8, lsl #4 │ │ │ │ │ - ldrd r4, [r3, lr] │ │ │ │ │ - str r9, [sp, #440] @ 0x1b8 │ │ │ │ │ - ldrd r8, [r1, #208] @ 0xd0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl r5, r5, #4 │ │ │ │ │ + add r3, r9, r5 │ │ │ │ │ + str r3, [sp, #436] @ 0x1b4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + add sl, r1, r3 │ │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + str sl, [sp, #440] @ 0x1b8 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r3, #208] @ 0xd0 │ │ │ │ │ + ldrd sl, [r3, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd sl, [r1, #216] @ 0xd8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #440] @ 0x1b8 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r9, lr] │ │ │ │ │ - ldrd r8, [fp, #208] @ 0xd0 │ │ │ │ │ - ldr sl, [sp, #448] @ 0x1c0 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd sl, [fp, #216] @ 0xd8 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr sl, [sp, #440] @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #436] @ 0x1b4 │ │ │ │ │ + ldrd r6, [sl, fp] │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r8, [sl, #208] @ 0xd0 │ │ │ │ │ + ldrd sl, [sl, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - lsl sl, r7, #4 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r1, r3, r7, lsl #4 │ │ │ │ │ - str r1, [sp, #456] @ 0x1c8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r9, ip, sl │ │ │ │ │ - ldrd r4, [r3, sl] │ │ │ │ │ - str r9, [sp, #460] @ 0x1cc │ │ │ │ │ - ldrd r8, [r1, #80] @ 0x50 │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ + lsl r5, r5, #4 │ │ │ │ │ + add r1, r9, r5 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + str r1, [sp, #444] @ 0x1bc │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + str fp, [sp, #264] @ 0x108 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + add ip, r1, fp │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #80] @ 0x50 │ │ │ │ │ + str ip, [sp, #1736] @ 0x6c8 │ │ │ │ │ + ldrd sl, [r3, #88] @ 0x58 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - str sl, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd sl, [r1, #88] @ 0x58 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #460] @ 0x1cc │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ - ldrd r8, [fp, #80] @ 0x50 │ │ │ │ │ - ldrd sl, [fp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + ldr r1, [sp, #444] @ 0x1bc │ │ │ │ │ + ldr r9, [sp, #1736] @ 0x6c8 │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + ldrd r8, [sl, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd sl, [sl, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r8, [sp, #216] @ 0xd8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r6, [sp, #224] @ 0xe0 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add fp, r7, r7, lsl #3 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - lsl r9, fp, #4 │ │ │ │ │ - lsl r8, r7, #3 │ │ │ │ │ - str r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - str r9, [sp, #216] @ 0xd8 │ │ │ │ │ - str fp, [sp, #632] @ 0x278 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - ldrd r8, [sl, #-160] @ 0xffffff60 │ │ │ │ │ + mov r3, #432 @ 0x1b0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [lr, #-160] @ 0xffffff60 │ │ │ │ │ + ldrd sl, [lr, #-152] @ 0xffffff68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-152] @ 0xffffff68 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, r9, lsl #1 │ │ │ │ │ - lsl r4, r3, #4 │ │ │ │ │ - mov fp, r4 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - str r3, [sp, #1744] @ 0x6d0 │ │ │ │ │ - str fp, [sp, #224] @ 0xe0 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - ldrd r8, [fp, #-176] @ 0xffffff50 │ │ │ │ │ + mov r3, #176 @ 0xb0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [sl, #-176] @ 0xffffff50 │ │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd sl, [sl, #-168] @ 0xffffff58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - ldrd sl, [fp, #-168] @ 0xffffff58 │ │ │ │ │ - strd r4, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #232] @ 0xe8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + strd r6, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ + add r3, sp, #1040 @ 0x410 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1040 @ 0x410 │ │ │ │ │ - strd r4, [r1, #8] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1056 @ 0x420 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1072 @ 0x430 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #1072 @ 0x430 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1072 @ 0x430 │ │ │ │ │ + add r1, sp, #1056 @ 0x420 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1088 @ 0x440 │ │ │ │ │ + add r3, sp, #1072 @ 0x430 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1088 @ 0x440 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1104 @ 0x450 │ │ │ │ │ + add r3, sp, #1088 @ 0x440 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1632 @ 0x660 │ │ │ │ │ + add r3, sp, #1616 @ 0x650 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1632 @ 0x660 │ │ │ │ │ mov r2, sl │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3492] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #3492] @ 37fc │ │ │ │ │ + ldr r2, [pc, #3480] @ 37bc │ │ │ │ │ + ldr r3, [pc, #3480] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #1104 @ 0x450 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3448] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #3448] @ 37fc │ │ │ │ │ + ldr r2, [pc, #3440] @ 37bc │ │ │ │ │ + ldr r3, [pc, #3440] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1120 @ 0x460 │ │ │ │ │ + add r3, sp, #1104 @ 0x450 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3352] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #3352] @ 37fc │ │ │ │ │ + ldr r2, [pc, #3340] @ 37bc │ │ │ │ │ + ldr r3, [pc, #3340] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #1120 @ 0x460 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3308] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #3308] @ 37fc │ │ │ │ │ + ldr r2, [pc, #3300] @ 37bc │ │ │ │ │ + ldr r3, [pc, #3300] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ + add r3, sp, #1120 @ 0x460 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1648 @ 0x670 │ │ │ │ │ + add r3, sp, #1632 @ 0x660 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1648 @ 0x670 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1136 @ 0x470 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #1152 @ 0x480 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #1136 @ 0x470 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, r9, r5 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r8, [sl, #-16] │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + sub r3, r8, r5 │ │ │ │ │ + lsl r1, r3, #3 │ │ │ │ │ + ldrd sl, [lr, #-8] │ │ │ │ │ + mov ip, r1 │ │ │ │ │ + ldrd r4, [r9, r1] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldrd r8, [lr, #-16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + str ip, [sp, #272] @ 0x110 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-8] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #248] @ 0xf8 │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - lsl r4, r8, #3 │ │ │ │ │ - mov r7, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldrd r4, [r4, r3] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r8, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + lsl r1, r8, #3 │ │ │ │ │ + ldrd r4, [r9, r1] │ │ │ │ │ + mov r2, r1 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [fp, #-32] @ 0xffffffe0 │ │ │ │ │ + ldrd r6, [r1, r2] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #248] @ 0xf8 │ │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ - lsl r9, ip, #3 │ │ │ │ │ - str r9, [sp, #248] @ 0xf8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r1, r3, ip, lsl #3 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - str r1, [sp, #464] @ 0x1d0 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r7, ip, r9 │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - str r7, [sp, #472] @ 0x1d8 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - ldrd r8, [r1, #224] @ 0xe0 │ │ │ │ │ - ldrd sl, [r1, #232] @ 0xe8 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + ldr r9, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl sl, r9, #3 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldrd r6, [r1, sl] │ │ │ │ │ + str sl, [sp, #288] @ 0x120 │ │ │ │ │ + ldrd r4, [r9, sl] │ │ │ │ │ + add r8, r9, sl │ │ │ │ │ + add r9, r1, sl │ │ │ │ │ + ldrd sl, [ip, #232] @ 0xe8 │ │ │ │ │ + str r8, [sp, #448] @ 0x1c0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str r9, [sp, #456] @ 0x1c8 │ │ │ │ │ + ldrd r8, [ip, #224] @ 0xe0 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldr r8, [sp, #448] @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r1, lr] │ │ │ │ │ - ldrd r8, [fp, #224] @ 0xe0 │ │ │ │ │ - ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r4, [r8, fp] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldr r9, [sp, #456] @ 0x1c8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + ldrd r8, [r3, #224] @ 0xe0 │ │ │ │ │ + ldrd sl, [r3, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #232] @ 0xe8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r9, r5, #3 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - str r9, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r8, r3, r5, lsl #3 │ │ │ │ │ - str r8, [sp, #480] @ 0x1e0 │ │ │ │ │ - add r8, ip, r9 │ │ │ │ │ - ldrd r4, [r3, r9] │ │ │ │ │ - str r8, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldrd r8, [r1, #96] @ 0x60 │ │ │ │ │ - ldrd sl, [r1, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ + add sl, r9, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + add r8, r1, r7 │ │ │ │ │ + str r8, [sp, #472] @ 0x1d8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r8, [ip, #96] @ 0x60 │ │ │ │ │ + str r7, [sp, #296] @ 0x128 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + str sl, [sp, #464] @ 0x1d0 │ │ │ │ │ + ldrd sl, [ip, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r8, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r8, lr] │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r8, [fp, #96] @ 0x60 │ │ │ │ │ - ldrd sl, [fp, #104] @ 0x68 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ │ + ldr ip, [sp, #472] @ 0x1d8 │ │ │ │ │ + ldrd r8, [r3, #96] @ 0x60 │ │ │ │ │ + ldrd r4, [r7, fp] │ │ │ │ │ + ldrd r6, [ip, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + ldrd sl, [r3, #104] @ 0x68 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, r9, r5 │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldrd r4, [r3, ip] │ │ │ │ │ - ldrd r8, [sl, #-144] @ 0xffffff70 │ │ │ │ │ - mov fp, ip │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #440 @ 0x1b8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + str lr, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r8, [r1, #-144] @ 0xffffff70 │ │ │ │ │ + ldrd sl, [r1, #-136] @ 0xffffff78 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - str fp, [sp, #256] @ 0x100 │ │ │ │ │ + strd r4, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-136] @ 0xffffff78 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, r7, r5 │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - mov r8, ip │ │ │ │ │ - ldrd r4, [r3, ip] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - str r8, [sp, #264] @ 0x108 │ │ │ │ │ - ldrd r6, [ip, r8] │ │ │ │ │ - ldrd r8, [fp, #-160] @ 0xffffff60 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #184 @ 0xb8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r3, #-160] @ 0xffffff60 │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd sl, [r3, #-152] @ 0xffffff68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-152] @ 0xffffff68 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1152 @ 0x480 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r3, sp, #1152 @ 0x480 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1664 @ 0x680 │ │ │ │ │ + add r3, sp, #1648 @ 0x670 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1664 @ 0x680 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1168 @ 0x490 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ + add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #476] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #476] @ 37fc │ │ │ │ │ + ldr r2, [pc, #588] @ 37bc │ │ │ │ │ + ldr r3, [pc, #588] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #432] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #432] @ 37fc │ │ │ │ │ + ldr r2, [pc, #548] @ 37bc │ │ │ │ │ + ldr r3, [pc, #548] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ + add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ mov r2, sl │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #336] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #336] @ 37fc │ │ │ │ │ + ldr r2, [pc, #448] @ 37bc │ │ │ │ │ + ldr r3, [pc, #448] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #292] @ 37f8 │ │ │ │ │ - ldr r3, [pc, #292] @ 37fc │ │ │ │ │ + ldr r2, [pc, #408] @ 37bc │ │ │ │ │ + ldr r3, [pc, #408] @ 37c0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1680 @ 0x690 │ │ │ │ │ + add r3, sp, #1664 @ 0x680 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1680 @ 0x690 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr fp, [sp, #64] @ 0x40 │ │ │ │ │ - add sl, ip, fp │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - str sl, [sp, #504] @ 0x1f8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - ldrd r4, [r3, fp] │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ - add r2, r3, fp │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ - b 3808 │ │ │ │ │ - .word 0x667f3bcd │ │ │ │ │ - .word 0x3fe6a09e │ │ │ │ │ - .word 0x667f3bcd │ │ │ │ │ - .word 0x3fe6a09e │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r2, r9, r7 │ │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + add r2, r1, r7 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ + ldrd r8, [sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r2, [sp, #496] @ 0x1f0 │ │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ │ + ldrd sl, [sl, #8] │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ + b 37cc │ │ │ │ │ + .word 0x667f3bcd │ │ │ │ │ + .word 0x3fe6a09e │ │ │ │ │ + .word 0x667f3bcd │ │ │ │ │ + .word 0x3fe6a09e │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r2, lr] │ │ │ │ │ - ldrd r8, [fp] │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldr sl, [sp, #504] @ 0x1f8 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ │ + ldrd r8, [sl] │ │ │ │ │ + ldrd r4, [r2, fp] │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - ldrd sl, [fp, #8] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd sl, [sl, #8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - add r3, fp, r5 │ │ │ │ │ - add ip, r1, r3, lsl #3 │ │ │ │ │ - str ip, [sp, #512] @ 0x200 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - add lr, ip, fp │ │ │ │ │ - ldrd r4, [r1, fp] │ │ │ │ │ - str fp, [sp, #272] @ 0x110 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - sub r3, fp, #256 @ 0x100 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ + add r3, r3, r5 │ │ │ │ │ + lsl r7, r3, #3 │ │ │ │ │ + sub r3, sl, #256 @ 0x100 │ │ │ │ │ + add r8, r1, r7 │ │ │ │ │ + ldrd r4, [r9, r7] │ │ │ │ │ + add fp, r9, r7 │ │ │ │ │ + str r8, [sp, #504] @ 0x1f8 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str lr, [sp, #520] @ 0x208 │ │ │ │ │ + str fp, [sp, #496] @ 0x1f0 │ │ │ │ │ + ldrd sl, [sl, #-248] @ 0xffffff08 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-248] @ 0xffffff08 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr sl, [sp, #520] @ 0x208 │ │ │ │ │ - ldr ip, [sp, #512] @ 0x200 │ │ │ │ │ - ldrd r6, [sl, lr] │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldrd r4, [ip, lr] │ │ │ │ │ - ldrd r8, [sl, #-240] @ 0xffffff10 │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ - ldrd sl, [sl, #-232] @ 0xffffff18 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #496] @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldr r8, [sp, #504] @ 0x1f8 │ │ │ │ │ + ldrd r4, [ip, fp] │ │ │ │ │ + ldrd r6, [r8, fp] │ │ │ │ │ + ldrd r8, [r1, #-240] @ 0xffffff10 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd sl, [r1, #-232] @ 0xffffff18 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + ldr fp, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - lsl r1, r5, #3 │ │ │ │ │ - add r5, r3, r5, lsl #3 │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ - add lr, ip, r1 │ │ │ │ │ - str r5, [sp, #528] @ 0x210 │ │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ │ - ldrd r4, [r3, r1] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + lsl ip, fp, #3 │ │ │ │ │ + add fp, r9, ip │ │ │ │ │ + ldrd r4, [r9, ip] │ │ │ │ │ + ldrd r8, [r3, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #128] @ 0x80 │ │ │ │ │ - ldrd sl, [r1, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + str fp, [sp, #512] @ 0x200 │ │ │ │ │ + add fp, r1, ip │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + str ip, [sp, #312] @ 0x138 │ │ │ │ │ + str fp, [sp, #520] @ 0x208 │ │ │ │ │ + ldrd sl, [r3, #136] @ 0x88 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #536] @ 0x218 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #528] @ 0x210 │ │ │ │ │ - ldr r7, [sp, #536] @ 0x218 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r8, [fp, #128] @ 0x80 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldr r1, [sp, #512] @ 0x200 │ │ │ │ │ + ldr r8, [sp, #520] @ 0x208 │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldrd r6, [r8, fp] │ │ │ │ │ + ldrd r8, [r3, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd sl, [r3, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #136] @ 0x88 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ - ldrd r8, [r3, #8] │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldrd sl, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1312 @ 0x520 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, r5 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - mov sl, r5 │ │ │ │ │ - ldrd r6, [ip, sl] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - str sl, [sp, #288] @ 0x120 │ │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - ldrd r8, [sl, #-112] @ 0xffffff90 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #456 @ 0x1c8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd sl, [r1, #-104] @ 0xffffff98 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sl, #-104] @ 0xffffff98 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ - add r3, sp, #1296 @ 0x510 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, r9, lsl #2 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + mov r3, #200 @ 0xc8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ mov lr, r5 │ │ │ │ │ - ldrd r8, [fp, #-128] @ 0xffffff80 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + str lr, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - str lr, [sp, #296] @ 0x128 │ │ │ │ │ + strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r8, [sl, #-128] @ 0xffffff80 │ │ │ │ │ + ldrd sl, [sl, #-120] @ 0xffffff88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-120] @ 0xffffff88 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #1296 @ 0x510 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + strd r8, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1696 @ 0x6a0 │ │ │ │ │ + add r3, sp, #1680 @ 0x690 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1696 @ 0x6a0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1712 @ 0x6b0 │ │ │ │ │ + add r3, sp, #1696 @ 0x6a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1296 @ 0x510 │ │ │ │ │ + add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1296 @ 0x510 │ │ │ │ │ + add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1312 @ 0x520 │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1312 @ 0x520 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2600] @ 3800 │ │ │ │ │ - ldr r3, [pc, #-2600] @ 3804 │ │ │ │ │ + ldr r2, [pc, #-2300] @ 37c4 │ │ │ │ │ + ldr r3, [pc, #-2300] @ 37c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1312 @ 0x520 │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2644] @ 3800 │ │ │ │ │ - ldr r3, [pc, #-2644] @ 3804 │ │ │ │ │ + ldr r2, [pc, #-2344] @ 37c4 │ │ │ │ │ + ldr r3, [pc, #-2344] @ 37c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1328 @ 0x530 │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2744] @ 3800 │ │ │ │ │ - ldr r3, [pc, #-2744] @ 3804 │ │ │ │ │ + ldr r2, [pc, #-2440] @ 37c4 │ │ │ │ │ + ldr r3, [pc, #-2440] @ 37c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2788] @ 3800 │ │ │ │ │ - ldr r3, [pc, #-2788] @ 3804 │ │ │ │ │ + ldr r2, [pc, #-2484] @ 37c4 │ │ │ │ │ + ldr r3, [pc, #-2484] @ 37c8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1712 @ 0x6b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1728 @ 0x6c0 │ │ │ │ │ + add r3, sp, #1712 @ 0x6b0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #48] @ 0x30 │ │ │ │ │ add r3, sp, #1328 @ 0x530 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r5, r9, #3 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov fp, r5 │ │ │ │ │ - str fp, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add r2, r3, r9, lsl #3 │ │ │ │ │ - add r9, ip, fp │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - str r2, [sp, #544] @ 0x220 │ │ │ │ │ - str r9, [sp, #552] @ 0x228 │ │ │ │ │ - ldrd r6, [ip, fp] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ │ + lsl r5, r1, #3 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + add fp, r9, r5 │ │ │ │ │ + mov r2, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r3, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [r1, r2] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #64] @ 0x40 │ │ │ │ │ - ldrd sl, [r1, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + str fp, [sp, #528] @ 0x210 │ │ │ │ │ + add fp, r1, r2 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + str fp, [sp, #536] @ 0x218 │ │ │ │ │ + ldrd sl, [r3, #72] @ 0x48 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ │ - ldr r9, [sp, #552] @ 0x228 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r2, lr] │ │ │ │ │ - ldrd r6, [r9, lr] │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ │ + ldrd r4, [r1, fp] │ │ │ │ │ + ldr r1, [sp, #536] @ 0x218 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ ldrd r8, [fp, #64] @ 0x40 │ │ │ │ │ ldrd sl, [fp, #72] @ 0x48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldrd r6, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldrd sl, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - lsl r5, r4, #3 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ - ldrd r6, [ip, r9] │ │ │ │ │ - add r2, ip, r9 │ │ │ │ │ - str r9, [sp, #304] @ 0x130 │ │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - add r4, r3, r4, lsl #3 │ │ │ │ │ - ldrd r8, [r1, #192] @ 0xc0 │ │ │ │ │ - str r4, [sp, #560] @ 0x230 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - ldrd sl, [r1, #200] @ 0xc8 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + add fp, r9, r5 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + str fp, [sp, #544] @ 0x220 │ │ │ │ │ + add fp, r1, ip │ │ │ │ │ + str ip, [sp, #136] @ 0x88 │ │ │ │ │ + str fp, [sp, #552] @ 0x228 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r8, [sl, #192] @ 0xc0 │ │ │ │ │ + ldrd sl, [sl, #200] @ 0xc8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #560] @ 0x230 │ │ │ │ │ + ldr fp, [sp, #544] @ 0x220 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldrd r4, [fp, r1] │ │ │ │ │ + ldr fp, [sp, #552] @ 0x228 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ ldrd r8, [fp, #192] @ 0xc0 │ │ │ │ │ - ldrd r4, [r4, lr] │ │ │ │ │ - ldr r2, [sp, #568] @ 0x238 │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ - ldrd r6, [r2, lr] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ ldrd sl, [fp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldrd r6, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r8, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + ldrd sl, [sp, #160] @ 0xa0 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldr r9, [sp, #56] @ 0x38 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - sub r3, r9, r7 │ │ │ │ │ - add r7, r1, r3, lsl #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ + mov r3, #168 @ 0xa8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + add fp, r9, r5 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + add r9, r1, r3 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + str fp, [sp, #560] @ 0x230 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ + str r9, [sp, #568] @ 0x238 │ │ │ │ │ + strd r4, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r8, [fp, #-192] @ 0xffffff40 │ │ │ │ │ - str r7, [sp, #576] @ 0x240 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - ldrd r4, [r5, r1] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - add lr, ip, r7 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + ldrd sl, [fp, #-184] @ 0xffffff48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - str lr, [sp, #584] @ 0x248 │ │ │ │ │ - str r7, [sp, #32] │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-184] @ 0xffffff48 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #576] @ 0x240 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r4, [r7, lr] │ │ │ │ │ - ldr r7, [sp, #584] @ 0x248 │ │ │ │ │ - ldrd r6, [r7, lr] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r8, [r3, #-176] @ 0xffffff50 │ │ │ │ │ - ldrd sl, [r3, #-168] @ 0xffffff58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #560] @ 0x230 │ │ │ │ │ + ldr r9, [sp, #568] @ 0x238 │ │ │ │ │ + ldrd r4, [fp, r1] │ │ │ │ │ + ldrd r6, [r9, r1] │ │ │ │ │ + ldrd r8, [r2, #-176] @ 0xffffff50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd sl, [r2, #-168] @ 0xffffff58 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1360 @ 0x550 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1360 @ 0x550 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ mov r2, r8 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ - lsl r5, r7, #2 │ │ │ │ │ - str r5, [sp, #1560] @ 0x618 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, r7, lsl #2 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - mov r2, r5 │ │ │ │ │ - ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r4, [r5, r1] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ - ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #488 @ 0x1e8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r2, #-48] @ 0xffffffd0 │ │ │ │ │ + str lr, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd sl, [r2, #-40] @ 0xffffffd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r2, r8 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ │ - add r3, sp, #1408 @ 0x580 │ │ │ │ │ - lsl r5, r4, #3 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ + mov r3, #232 @ 0xe8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ ldrd r8, [fp, #-64] @ 0xffffffc0 │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + str ip, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd sl, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str r7, [sp, #312] @ 0x138 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1392 @ 0x570 │ │ │ │ │ + add r1, sp, #1360 @ 0x550 │ │ │ │ │ ldrd r8, [r1, #8] │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r4, r0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #1408 @ 0x580 │ │ │ │ │ + add r1, sp, #1376 @ 0x560 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1408 @ 0x580 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1408 @ 0x580 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ mov r2, r6 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - add r1, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + add r1, sp, #1360 @ 0x550 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1344 @ 0x540 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ + strd r8, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3572] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #3572] @ 5c38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3564] @ 5a04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3556] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3552] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #3552] @ 5c40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3560] @ 5a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3552] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1424 @ 0x590 │ │ │ │ │ - ldr r2, [pc, #3492] @ 5c34 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1408 @ 0x580 │ │ │ │ │ + ldr r2, [pc, #3492] @ 5a04 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3484] @ 5c38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3480] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3472] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #3472] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3484] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3476] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r3, sp, #1408 @ 0x580 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3364] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #3364] @ 5c40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3372] @ 5a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3364] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3328] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #3328] @ 5c38 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3320] @ 5a04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3312] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ - ldr r2, [pc, #3276] @ 5c34 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + ldr r2, [pc, #3276] @ 5a04 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3268] @ 5c38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3264] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3256] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #3256] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3268] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3260] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3140] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #3140] @ 5c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3132] @ 5a04 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3124] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3120] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #3120] @ 5c40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3128] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3120] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ - ldr r2, [pc, #3068] @ 5c3c │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + ldr r2, [pc, #3084] @ 5a1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3064] @ 5c40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3072] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3036] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #3036] @ 5c38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3028] @ 5a04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3020] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ - add r1, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2816] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #2816] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2836] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2828] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2780] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #2780] @ 5c38 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2784] @ 5a04 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2776] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - ldr r2, [pc, #2736] @ 5c3c │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + ldr r2, [pc, #2764] @ 5a1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2732] @ 5c40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2752] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2704] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #2704] @ 5c38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2708] @ 5a04 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2700] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - add ip, r1, r7 │ │ │ │ │ - str ip, [sp, #600] @ 0x258 │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldrd r4, [r3, r7] │ │ │ │ │ - ldrd r8, [ip, #32] │ │ │ │ │ - add lr, r3, r7 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl r5, r5, #3 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + add fp, r9, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + add r2, r1, lr │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + ldrd r8, [sl, #32] │ │ │ │ │ + str fp, [sp, #576] @ 0x240 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd sl, [ip, #40] @ 0x28 │ │ │ │ │ - str lr, [sp, #592] @ 0x250 │ │ │ │ │ + ldrd sl, [sl, #40] @ 0x28 │ │ │ │ │ + str r2, [sp, #584] @ 0x248 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + str lr, [sp, #328] @ 0x148 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #592] @ 0x250 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldrd r4, [ip, lr] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr fp, [sp, #584] @ 0x248 │ │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ ldrd r8, [fp, #32] │ │ │ │ │ ldrd sl, [fp, #40] @ 0x28 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #600] @ 0x258 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + ldrd r6, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #608 @ 0x260 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ + add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #1744] @ 0x6d0 │ │ │ │ │ add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - lsl r5, ip, #3 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov sl, r5 │ │ │ │ │ - str sl, [sp, #320] @ 0x140 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - add lr, r3, ip, lsl #3 │ │ │ │ │ - add ip, r1, sl │ │ │ │ │ - str ip, [sp, #608] @ 0x260 │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - ldrd r8, [ip, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #88 @ 0x58 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + add r5, r9, r5 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + add r2, r1, r3 │ │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ │ + str r5, [sp, #592] @ 0x250 │ │ │ │ │ + ldrd r4, [r9, r3] │ │ │ │ │ + ldrd r8, [sl, #160] @ 0xa0 │ │ │ │ │ + ldrd sl, [sl, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd sl, [ip, #168] @ 0xa8 │ │ │ │ │ - str lr, [sp, #1744] @ 0x6d0 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ + str r2, [sp, #600] @ 0x258 │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #1744] @ 0x6d0 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - ldrd r4, [ip, lr] │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #592] @ 0x250 │ │ │ │ │ + ldr r2, [sp, #600] @ 0x258 │ │ │ │ │ ldrd r8, [fp, #160] @ 0xa0 │ │ │ │ │ - ldr ip, [sp, #608] @ 0x260 │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r6, [ip, lr] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd r6, [r2, r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + ldrd sl, [fp, #168] @ 0xa8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - ldrd sl, [fp, #168] @ 0xa8 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ + ldrd r6, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1584 @ 0x630 │ │ │ │ │ + add r3, sp, #1568 @ 0x620 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ + add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, ip, lsl #1 │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - add r5, r9, r3, lsl #3 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - str r5, [sp, #616] @ 0x268 │ │ │ │ │ - ldrd r4, [r9, ip] │ │ │ │ │ - ldrd r8, [fp, #-224] @ 0xffffff20 │ │ │ │ │ - ldrd r6, [r1, ip] │ │ │ │ │ - add lr, r1, ip │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + mov r3, #152 @ 0x98 │ │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + add r1, r9, r5 │ │ │ │ │ + mov fp, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r8, [r2, #-224] @ 0xffffff20 │ │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + str fp, [sp, #16] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + add sl, r1, fp │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str ip, [sp, #24] │ │ │ │ │ - str lr, [sp, #624] @ 0x270 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + str sl, [sp, #616] @ 0x268 │ │ │ │ │ + ldrd sl, [r2, #-216] @ 0xffffff28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [fp, #-216] @ 0xffffff28 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1536 @ 0x600 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + ldr r5, [sp, #608] @ 0x260 │ │ │ │ │ + ldr sl, [sp, #616] @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r5, [sp, #616] @ 0x268 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ - ldrd r8, [r3, #-208] @ 0xffffff30 │ │ │ │ │ - ldr r1, [sp, #624] @ 0x270 │ │ │ │ │ - ldrd sl, [r3, #-200] @ 0xffffff38 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ + ldrd r6, [sl, r1] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ + ldrd r8, [sl, #-208] @ 0xffffff30 │ │ │ │ │ + ldrd sl, [sl, #-200] @ 0xffffff38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ + strd r4, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - ldrd r8, [r3, #8] │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldrd r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1536 @ 0x600 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1536 @ 0x600 │ │ │ │ │ + add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1536 @ 0x600 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #1560] @ 0x618 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r3, sp, #1552 @ 0x610 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ + add r3, sp, #1536 @ 0x600 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, lr, r5 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov ip, r5 │ │ │ │ │ + mov r3, #472 @ 0x1d8 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ ldrd r4, [r5, r9] │ │ │ │ │ - ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [r1, ip] │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - str ip, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ + ldrd r8, [sl, #-80] @ 0xffffffb0 │ │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd sl, [sl, #-72] @ 0xffffffb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + strd r4, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #632] @ 0x278 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ add r3, sp, #1568 @ 0x620 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - lsl r5, r4, #3 │ │ │ │ │ - mov ip, r5 │ │ │ │ │ - ldrd r4, [r5, r9] │ │ │ │ │ - ldrd r8, [fp, #-96] @ 0xffffffa0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - str ip, [sp, #328] @ 0x148 │ │ │ │ │ - ldrd sl, [fp, #-88] @ 0xffffffa8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r6, [r1, ip] │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ - strd r4, [r1] │ │ │ │ │ + mov r3, #216 @ 0xd8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + mov lr, r5 │ │ │ │ │ + ldrd r4, [r5, r9] │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + str lr, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r8, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ + ldrd sl, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + strd r4, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1552 @ 0x610 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #1568 @ 0x620 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ add r1, sp, #1552 @ 0x610 │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1392 @ 0x570 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ + add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1568 @ 0x620 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1584 @ 0x630 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + add r3, sp, #1568 @ 0x620 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r3, #8] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1584 @ 0x630 │ │ │ │ │ + add r3, sp, #1568 @ 0x620 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r3, sp, #1536 @ 0x600 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1584 @ 0x630 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ add r3, sp, #1536 @ 0x600 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1552 @ 0x610 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1536 @ 0x600 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #36] @ 5c34 │ │ │ │ │ - ldr r3, [pc, #36] @ 5c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #88] @ 5a04 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #80] @ 5a08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #16] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #16] @ 5c40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - b 5c5c │ │ │ │ │ - .word 0xa6aea963 │ │ │ │ │ - .word 0x3fd87de2 │ │ │ │ │ - .word 0xcf328d46 │ │ │ │ │ - .word 0x3fed906b │ │ │ │ │ - .word 0x667f3bcd │ │ │ │ │ - .word 0x3fe6a09e │ │ │ │ │ - .word 0xa6aea963 │ │ │ │ │ - .word 0x3fd87de2 │ │ │ │ │ - .word 0xcf328d46 │ │ │ │ │ - .word 0x3fed906b │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #84] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #76] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1600 @ 0x640 │ │ │ │ │ - ldr r2, [pc, #-80] @ 5c3c │ │ │ │ │ + add r3, sp, #1584 @ 0x630 │ │ │ │ │ + ldr r2, [pc, #40] @ 5a1c │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-84] @ 5c40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + b 5a24 │ │ │ │ │ + .word 0xa6aea963 │ │ │ │ │ + .word 0x3fd87de2 │ │ │ │ │ + .word 0x667f3bcd │ │ │ │ │ + .word 0x3fe6a09e │ │ │ │ │ + .word 0xa6aea963 │ │ │ │ │ + .word 0x3fd87de2 │ │ │ │ │ + .word 0xcf328d46 │ │ │ │ │ + .word 0x3fed906b │ │ │ │ │ + ldr r3, [pc, #-12] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-88] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-88] @ 5c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-40] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-48] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1600 @ 0x640 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1552 @ 0x610 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-204] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-204] @ 5c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-148] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-156] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-248] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #-248] @ 5c40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-168] @ 5a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-176] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1616 @ 0x650 │ │ │ │ │ - ldr r2, [pc, #-284] @ 5c4c │ │ │ │ │ + add r3, sp, #1600 @ 0x640 │ │ │ │ │ + ldr r2, [pc, #-220] @ 5a14 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-288] @ 5c50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-236] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-324] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #-324] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-248] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-256] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1616 @ 0x650 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-440] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #-440] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-356] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-364] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-452] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-452] @ 5c50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-392] @ 5a14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-400] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldr r2, [pc, #-520] @ 5c3c │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #-428] @ 5a1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-524] @ 5c40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-440] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-528] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-528] @ 5c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-468] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-476] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r3, sp, #1536 @ 0x600 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1392 @ 0x570 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ add r3, sp, #1536 @ 0x600 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1552 @ 0x610 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1536 @ 0x600 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-784] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #-784] @ 5c40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-696] @ 5a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-704] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-796] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-796] @ 5c50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-732] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-740] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - ldr r2, [pc, #-848] @ 5c4c │ │ │ │ │ + add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ + ldr r2, [pc, #-776] @ 5a14 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-852] @ 5c50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-792] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-888] @ 5c3c │ │ │ │ │ - ldr r3, [pc, #-888] @ 5c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-804] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-812] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ + add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1424 @ 0x590 │ │ │ │ │ - add r1, sp, #1296 @ 0x510 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r1, sp, #1168 @ 0x490 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1536 @ 0x600 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1552 @ 0x610 │ │ │ │ │ + add r3, sp, #1536 @ 0x600 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1536 @ 0x600 │ │ │ │ │ + add r3, sp, #1520 @ 0x5f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - add r1, sp, #904 @ 0x388 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r1, sp, #896 @ 0x380 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1040 @ 0x410 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1040 @ 0x410 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1152 @ 0x480 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1728 @ 0x6c0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ - add r1, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1424 @ 0x590 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1392 @ 0x570 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1296 @ 0x510 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1040 @ 0x410 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1056 @ 0x420 │ │ │ │ │ + add r3, sp, #1040 @ 0x410 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #1552 @ 0x610 │ │ │ │ │ add r1, sp, #1152 @ 0x480 │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r1, sp, #1168 @ 0x490 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1152 @ 0x480 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #1056 @ 0x420 │ │ │ │ │ add r3, sp, #1072 @ 0x430 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #1072 @ 0x430 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ + add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + strd r0, [r3, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r9] │ │ │ │ │ - add r1, sp, #1536 @ 0x600 │ │ │ │ │ + add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1552 @ 0x610 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1536 @ 0x600 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ - add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #1536 @ 0x600 │ │ │ │ │ - ldrd r8, [r3, #8] │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr lr, [sp, #344] @ 0x158 │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #336] @ 0x150 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r8, [sp, #336] @ 0x150 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ - add r1, sp, #1536 @ 0x600 │ │ │ │ │ + add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1728 @ 0x6c0 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [ip, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #352] @ 0x160 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r5, [sp, #352] @ 0x160 │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1152 @ 0x480 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1152 @ 0x480 │ │ │ │ │ add r1, sp, #1040 @ 0x410 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2324] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-2324] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-2256] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-2256] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #360] @ 0x168 │ │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3, r8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [lr, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ │ + add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - add r1, sp, #1056 @ 0x420 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + add r1, sp, #1040 @ 0x410 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2420] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-2420] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-2360] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-2360] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #1552 @ 0x610 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #368] @ 0x170 │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r5, r3] │ │ │ │ │ - add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r5, [sp, #368] @ 0x170 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + add r1, sp, #1520 @ 0x5f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1184 @ 0x4a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1056 @ 0x420 │ │ │ │ │ + add r3, sp, #1168 @ 0x490 │ │ │ │ │ + add r1, sp, #1040 @ 0x410 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2596] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-2596] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-2536] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-2536] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #704] @ 0x2c0 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #696] @ 0x2b8 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ │ add r3, sp, #1040 @ 0x410 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [fp, r5] │ │ │ │ │ add r1, sp, #1152 @ 0x480 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2704] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-2704] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-2636] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-2636] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ + ldr r2, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [r9, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, sp, #1152 @ 0x480 │ │ │ │ │ add r3, sp, #1584 @ 0x630 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #1168 @ 0x490 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1568 @ 0x620 │ │ │ │ │ add r1, sp, #1168 @ 0x490 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2956] @ 5c54 │ │ │ │ │ - ldr r3, [pc, #-2956] @ 5c58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2888] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2896] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2992] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-2992] @ 5c50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2924] @ 5a14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2932] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldr r2, [pc, #-3036] @ 5c54 │ │ │ │ │ + ldr r2, [pc, #-2960] @ 5a1c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-3040] @ 5c58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2972] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3068] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-3068] @ 5c50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3000] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3008] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ - add r1, sp, #840 @ 0x348 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ + add r1, sp, #832 @ 0x340 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r3, sp, #768 @ 0x300 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ │ + add r1, sp, #936 @ 0x3a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1088 @ 0x440 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1072 @ 0x430 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1056 @ 0x420 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3324] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-3324] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-3248] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-3248] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3364] @ 5c44 │ │ │ │ │ - ldr r3, [pc, #-3364] @ 5c48 │ │ │ │ │ + ldr r2, [pc, #-3288] @ 5a0c │ │ │ │ │ + ldr r3, [pc, #-3288] @ 5a10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1408 @ 0x580 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1696 @ 0x6a0 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1680 @ 0x690 │ │ │ │ │ + ldrd sl, [r1, #8] │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3428] @ 5c54 │ │ │ │ │ - ldr r3, [pc, #-3428] @ 5c58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3368] @ 5a1c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3376] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3464] @ 5c4c │ │ │ │ │ - ldr r3, [pc, #-3464] @ 5c50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3404] @ 5a14 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3412] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldr r2, [pc, #-3516] @ 5c4c │ │ │ │ │ + ldr r2, [pc, #-3448] @ 5a14 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-3520] @ 5c50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3460] @ 5a18 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3532] @ 5c54 │ │ │ │ │ - ldr r3, [pc, #-3532] @ 5c58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3472] @ 5a1c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3480] @ 5a20 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ │ + add r1, sp, #912 @ 0x390 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1088 @ 0x440 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1072 @ 0x430 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ add r1, sp, #1056 @ 0x420 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3596] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #3596] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #3596] @ 7638 │ │ │ │ │ + ldr r3, [pc, #3596] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3556] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #3556] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #3556] @ 7638 │ │ │ │ │ + ldr r3, [pc, #3556] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #1408 @ 0x580 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1328 @ 0x530 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3500] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #3500] @ 78c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3488] @ 7648 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3480] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3464] @ 78bc │ │ │ │ │ - ldr r3, [pc, #3464] @ 78c0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3452] @ 7640 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3444] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - ldr r2, [pc, #3412] @ 78bc │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + ldr r2, [pc, #3408] @ 7640 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3408] @ 78c0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3396] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3396] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #3396] @ 78c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3384] @ 7648 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3376] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #1152 @ 0x480 │ │ │ │ │ add r3, sp, #1584 @ 0x630 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1168 @ 0x490 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1568 @ 0x620 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1568 @ 0x620 │ │ │ │ │ add r1, sp, #1168 @ 0x490 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3280] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #3280] @ 78c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3276] @ 7648 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3268] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3244] @ 78bc │ │ │ │ │ - ldr r3, [pc, #3244] @ 78c0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3240] @ 7640 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3232] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3204] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #3204] @ 78c8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3200] @ 7648 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3192] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3168] @ 78bc │ │ │ │ │ - ldr r3, [pc, #3168] @ 78c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3164] @ 7640 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3156] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #408] @ 0x198 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #404] @ 0x194 │ │ │ │ │ + strd r0, [r3, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [r9, r2] │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ + ldr r3, [sp] │ │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [r3, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #412] @ 0x19c │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr r6, [sp, #408] @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r8] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r6, r8] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r9, r2] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, r5] │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [fp, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ strd r0, [fp, r2] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #376] @ 0x178 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, r8] │ │ │ │ │ + ldr lr, [sp, #376] @ 0x178 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [lr, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [ip, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ ldr r5, [sp, #384] @ 0x180 │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #392] @ 0x188 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr lr, [sp, #392] @ 0x188 │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [fp, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #404] @ 0x194 │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ + strd r0, [r5, r2] │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2112] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #2112] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #2116] @ 7638 │ │ │ │ │ + ldr r3, [pc, #2116] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2064] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #2064] @ 78c8 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2056] @ 7648 │ │ │ │ │ + ldr r3, [pc, #2056] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2032] @ 78bc │ │ │ │ │ - ldr r3, [pc, #2032] @ 78c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ │ + ldr r2, [pc, #2028] @ 7640 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2020] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1992] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #1992] @ 78c8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1648 @ 0x670 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1632 @ 0x660 │ │ │ │ │ + ldr r2, [pc, #1988] @ 7648 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #1976] @ 764c │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1948] @ 78bc │ │ │ │ │ - ldr r3, [pc, #1948] @ 78c0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #1632 @ 0x660 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #1616 @ 0x650 │ │ │ │ │ + ldr r2, [pc, #1940] @ 7640 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #1928] @ 7644 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -8218,89 +8060,89 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ - add r1, sp, #896 @ 0x380 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r1, sp, #888 @ 0x378 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1804] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #1804] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #1800] @ 7638 │ │ │ │ │ + ldr r3, [pc, #1800] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1720] @ 78bc │ │ │ │ │ - ldr r3, [pc, #1720] @ 78c0 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #1008 @ 0x3f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1704] @ 7640 │ │ │ │ │ + ldr r3, [pc, #1704] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1704] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #1704] @ 78c8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ │ + ldr r2, [pc, #1692] @ 7648 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1684] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1656] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #1656] @ 78c8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1644] @ 7648 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1636] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1620] @ 78bc │ │ │ │ │ - ldr r3, [pc, #1620] @ 78c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1608] @ 7640 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1600] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -8311,666 +8153,666 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1504 @ 0x5e0 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #1392 @ 0x570 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1488] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #1488] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #1476] @ 7638 │ │ │ │ │ + ldr r3, [pc, #1476] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1680 @ 0x690 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1664 @ 0x680 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r1, sp, #1568 @ 0x620 │ │ │ │ │ add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - add r1, sp, #1584 @ 0x630 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1380] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #1380] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #1364] @ 7638 │ │ │ │ │ + ldr r3, [pc, #1364] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1664 @ 0x680 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1648 @ 0x670 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1352] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #1352] @ 78e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1328] @ 766c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1320] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1332] @ 78ec │ │ │ │ │ - ldr r3, [pc, #1332] @ 78f0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1308] @ 7674 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1284] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldr r2, [pc, #1264] @ 78dc │ │ │ │ │ + ldr r2, [pc, #1244] @ 7660 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1260] @ 78e0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1232] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1232] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #1232] @ 78d8 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1204] @ 7658 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1196] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldr r2, [pc, #1196] @ 78e4 │ │ │ │ │ + ldr r2, [pc, #1180] @ 766c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1192] @ 78e8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1168] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1180] @ 78ec │ │ │ │ │ - ldr r3, [pc, #1180] @ 78f0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1156] @ 7674 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1132] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldr r2, [pc, #1112] @ 78dc │ │ │ │ │ + ldr r2, [pc, #1092] @ 7660 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #1100] @ 78e0 │ │ │ │ │ + ldr r3, [pc, #1080] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1080] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #1080] @ 78d8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1052] @ 7658 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1044] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ - add r3, sp, #1360 @ 0x550 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1376 @ 0x560 │ │ │ │ │ + add r1, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #968] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #968] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #948] @ 7638 │ │ │ │ │ + ldr r3, [pc, #948] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1712 @ 0x6b0 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #1408 @ 0x580 │ │ │ │ │ - add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r1, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #856] @ 78b4 │ │ │ │ │ - ldr r3, [pc, #856] @ 78b8 │ │ │ │ │ + ldr r2, [pc, #840] @ 7638 │ │ │ │ │ + ldr r3, [pc, #840] @ 763c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1696 @ 0x6a0 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #832] @ 78ec │ │ │ │ │ - ldr r3, [pc, #832] @ 78f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #816] @ 7674 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #792] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #796] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #796] @ 78e8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #780] @ 766c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #772] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldr r2, [pc, #736] @ 78dc │ │ │ │ │ + ldr r2, [pc, #724] @ 7660 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldr r3, [pc, #728] @ 78e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #712] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #704] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #704] @ 78d8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #684] @ 7658 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #676] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldr r2, [pc, #668] @ 78e4 │ │ │ │ │ + ldr r2, [pc, #660] @ 766c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #664] @ 78e8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #648] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #652] @ 78ec │ │ │ │ │ - ldr r3, [pc, #652] @ 78f0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #636] @ 7674 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #612] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #580] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #580] @ 78d8 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #560] @ 7658 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #552] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #560] @ 78dc │ │ │ │ │ - ldr r3, [pc, #560] @ 78e0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #540] @ 7660 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #532] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #440] @ 0x1b8 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr lr, [sp, #436] @ 0x1b4 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ + ldr r4, [sp, #256] @ 0x100 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #256] @ 0x100 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #448] @ 0x1c0 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r5, [sp, #440] @ 0x1b8 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ + ldr r8, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r5, [sp, #248] @ 0xf8 │ │ │ │ │ add r3, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r9, r5] │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, ip] │ │ │ │ │ + ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r5, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [r8, r5] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - b 78f4 │ │ │ │ │ + b 7678 │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ + .word 0x3fef6297 │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ - .word 0x3fef6297 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #456] @ 0x1c8 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr lr, [sp, #444] @ 0x1bc │ │ │ │ │ + strd r0, [lr, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r4, [sp, #264] @ 0x108 │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #264] @ 0x108 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #460] @ 0x1cc │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r5, [sp, #1736] @ 0x6c8 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr ip, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ + ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r5] │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-524] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-524] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-536] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-536] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-604] @ 78bc │ │ │ │ │ - ldr r3, [pc, #-604] @ 78c0 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-628] @ 7640 │ │ │ │ │ + ldr r3, [pc, #-628] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-620] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #-620] @ 78c8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ + add r1, sp, #968 @ 0x3c8 │ │ │ │ │ + ldr r2, [pc, #-640] @ 7648 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-648] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-676] @ 78bc │ │ │ │ │ - ldr r3, [pc, #-676] @ 78c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #1648 @ 0x670 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ + ldr r2, [pc, #-696] @ 7640 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-704] @ 7644 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-708] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #-708] @ 78c8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #1632 @ 0x660 │ │ │ │ │ - ldrd sl, [r1, #8] │ │ │ │ │ + ldr r2, [pc, #-724] @ 7648 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #-732] @ 764c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -8983,89 +8825,89 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #888 @ 0x378 │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-840] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-840] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-844] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-844] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-940] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #-940] @ 78c8 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - add r1, sp, #1024 @ 0x400 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, sp, #1016 @ 0x3f8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-956] @ 7648 │ │ │ │ │ + ldr r3, [pc, #-956] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-972] @ 78bc │ │ │ │ │ - ldr r3, [pc, #-972] @ 78c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ │ + add r1, sp, #968 @ 0x3c8 │ │ │ │ │ + ldr r2, [pc, #-984] @ 7640 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-992] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1020] @ 78bc │ │ │ │ │ - ldr r3, [pc, #-1020] @ 78c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1032] @ 7640 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1040] @ 7644 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1040] @ 78c4 │ │ │ │ │ - ldr r3, [pc, #-1040] @ 78c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1052] @ 7648 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1060] @ 764c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -9076,1327 +8918,1326 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #1568 @ 0x620 │ │ │ │ │ add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #1584 @ 0x630 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1160] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-1160] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-1164] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-1164] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1680 @ 0x690 │ │ │ │ │ - ldrd r6, [r1, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1264] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-1264] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-1272] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-1272] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #1664 @ 0x680 │ │ │ │ │ - ldrd r8, [r1, #8] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1336] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #-1336] @ 78d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1348] @ 7658 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1356] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1356] @ 78dc │ │ │ │ │ - ldr r3, [pc, #-1356] @ 78e0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1368] @ 7660 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1376] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1396] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-1396] @ 78e8 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-1396] @ 766c │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r3, [pc, #-1404] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1408] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-1408] @ 78f0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1416] @ 7674 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1440] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1472] @ 78dc │ │ │ │ │ - ldr r3, [pc, #-1472] @ 78e0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-1476] @ 7660 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1488] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1504] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #-1504] @ 78d8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1516] @ 7658 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1524] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1528] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-1528] @ 78f0 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-1528] @ 7674 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r3, [pc, #-1552] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1556] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-1556] @ 78e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1564] @ 766c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1572] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - add r1, sp, #1360 @ 0x550 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + add r1, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1656] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-1656] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-1660] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-1660] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1712 @ 0x6b0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #1696 @ 0x6a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #1408 @ 0x580 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r1, sp, #1392 @ 0x570 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1760] @ 78cc │ │ │ │ │ - ldr r3, [pc, #-1760] @ 78d0 │ │ │ │ │ + ldr r2, [pc, #-1772] @ 7650 │ │ │ │ │ + ldr r3, [pc, #-1772] @ 7654 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #1728 @ 0x6c0 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #1712 @ 0x6b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1828] @ 78d4 │ │ │ │ │ - ldr r3, [pc, #-1828] @ 78d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1852] @ 7658 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-1860] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1848] @ 78dc │ │ │ │ │ - ldr r3, [pc, #-1848] @ 78e0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1872] @ 7660 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1880] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1880] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-1880] @ 78f0 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [pc, #-1896] @ 7674 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1924] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1912] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-1912] @ 78e8 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #-1936] @ 766c │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1944] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldr r2, [pc, #-1976] @ 78d4 │ │ │ │ │ + ldr r2, [pc, #-2000] @ 7658 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-1980] @ 78d8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2012] @ 765c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1992] @ 78dc │ │ │ │ │ - ldr r3, [pc, #-1992] @ 78e0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2024] @ 7660 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2032] @ 7664 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2024] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-2024] @ 78f0 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r2, [pc, #-2052] @ 7674 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2076] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2056] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-2056] @ 78e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2088] @ 766c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2096] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #432] @ 0x1b0 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr lr, [sp, #428] @ 0x1ac │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, r6] │ │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [ip, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #436] @ 0x1b4 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r5, [sp, #432] @ 0x1b0 │ │ │ │ │ + strd r0, [r5, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + strd r0, [r9, r6] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [r8, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #416] @ 0x1a0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr r8, [sp, #412] @ 0x19c │ │ │ │ │ + strd r0, [r8, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, r4] │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r9, r6] │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [ip, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #420] @ 0x1a4 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r4, [sp, #416] @ 0x1a0 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ │ + strd r0, [r3, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r6, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [r3, r6] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ strd r0, [r8, r2] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #428] @ 0x1ac │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #856 @ 0x358 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #864 @ 0x360 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #768 @ 0x300 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #944 @ 0x3b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #952 @ 0x3b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #992 @ 0x3e0 │ │ │ │ │ add r1, sp, #1024 @ 0x400 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3232] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-3232] @ 78e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3268] @ 766c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3276] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3252] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-3252] @ 78f0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3288] @ 7674 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3312] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3300] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-3300] @ 78f0 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-3328] @ 7674 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3356] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3332] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-3332] @ 78e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3368] @ 766c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3376] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1104 @ 0x450 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #1104 @ 0x450 │ │ │ │ │ add r1, sp, #1088 @ 0x440 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1120 @ 0x460 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #1120 @ 0x460 │ │ │ │ │ add r1, sp, #1136 @ 0x470 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3452] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-3452] @ 78e8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3472] @ 766c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3480] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3472] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-3472] @ 78f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3492] @ 7674 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3516] @ 7668 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3528] @ 78e4 │ │ │ │ │ - ldr r3, [pc, #-3528] @ 78e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3548] @ 766c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3556] @ 7670 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3548] @ 78ec │ │ │ │ │ - ldr r3, [pc, #-3548] @ 78f0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3568] @ 7674 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3580] @ 926c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1312 @ 0x520 │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #1296 @ 0x510 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1424 @ 0x590 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r1, sp, #1408 @ 0x580 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1264 @ 0x4f0 │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, sp, #1312 @ 0x520 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1456 @ 0x5b0 │ │ │ │ │ + add r3, sp, #1408 @ 0x580 │ │ │ │ │ + add r1, sp, #1424 @ 0x590 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3588] @ 9654 │ │ │ │ │ - ldr r3, [pc, #3588] @ 9658 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3284] @ 92c0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3276] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3568] @ 965c │ │ │ │ │ - ldr r3, [pc, #3568] @ 9660 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3264] @ 92c8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3256] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3528] @ 9664 │ │ │ │ │ - ldr r3, [pc, #3528] @ 9668 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #3200] @ 92b0 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #3192] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3580] @ 96ac │ │ │ │ │ - ldr r3, [pc, #3580] @ 96b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3180] @ 92b8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3172] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3452] @ 965c │ │ │ │ │ - ldr r3, [pc, #3452] @ 9660 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #3156] @ 92c8 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3144] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3420] @ 9654 │ │ │ │ │ - ldr r3, [pc, #3420] @ 9658 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3116] @ 92c0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3108] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3460] @ 96ac │ │ │ │ │ - ldr r3, [pc, #3460] @ 96b0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #3068] @ 92b8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #3060] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3368] @ 9664 │ │ │ │ │ - ldr r3, [pc, #3368] @ 9668 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3032] @ 92b0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3024] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1616 @ 0x650 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1600 @ 0x640 │ │ │ │ │ + add r3, sp, #1600 @ 0x640 │ │ │ │ │ + add r1, sp, #1584 @ 0x630 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ add r1, sp, #1232 @ 0x4d0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1600 @ 0x640 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1600 @ 0x640 │ │ │ │ │ add r1, sp, #1616 @ 0x650 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3072] @ 965c │ │ │ │ │ - ldr r3, [pc, #3072] @ 9660 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2784] @ 92c8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2776] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3036] @ 9654 │ │ │ │ │ - ldr r3, [pc, #3036] @ 9658 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2748] @ 92c0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2740] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3004] @ 9664 │ │ │ │ │ - ldr r3, [pc, #3004] @ 9668 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #2692] @ 92b0 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2680] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3052] @ 96ac │ │ │ │ │ - ldr r3, [pc, #3052] @ 96b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #2664] @ 92b8 │ │ │ │ │ + ldr r3, [pc, #2664] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2928] @ 965c │ │ │ │ │ - ldr r3, [pc, #2928] @ 9660 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #2648] @ 92c8 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2636] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2896] @ 9654 │ │ │ │ │ - ldr r3, [pc, #2896] @ 9658 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2608] @ 92c0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #2600] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2864] @ 9664 │ │ │ │ │ - ldr r3, [pc, #2864] @ 9668 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #2540] @ 92b0 │ │ │ │ │ + ldr r3, [pc, #2540] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2912] @ 96ac │ │ │ │ │ - ldr r3, [pc, #2912] @ 96b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2528] @ 92b8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2520] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #464] @ 0x1d0 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr lr, [sp, #448] @ 0x1c0 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #288] @ 0x120 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #472] @ 0x1d8 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #272] @ 0x110 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ + strd r0, [r8, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ │ + strd r0, [r3, r8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [r9, r4] │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ │ + strd r0, [r9, r6] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #472] @ 0x1d8 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #256] @ 0x100 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #264] @ 0x108 │ │ │ │ │ - strd r0, [r3, r6] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #264] @ 0x108 │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + strd r0, [r8, r4] │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -10408,1526 +10249,1531 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #872 @ 0x368 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #952 @ 0x3b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #960 @ 0x3c0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1040 @ 0x410 │ │ │ │ │ + add r1, sp, #1024 @ 0x400 │ │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1692] @ 966c │ │ │ │ │ - ldr r3, [pc, #1692] @ 9670 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1296] @ 9270 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1288] @ 9274 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1672] @ 9674 │ │ │ │ │ - ldr r3, [pc, #1672] @ 9678 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1276] @ 9278 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1268] @ 927c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1616] @ 966c │ │ │ │ │ - ldr r3, [pc, #1616] @ 9670 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1228] @ 9270 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1216] @ 9274 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1600] @ 9674 │ │ │ │ │ - ldr r3, [pc, #1600] @ 9678 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1204] @ 9278 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1196] @ 927c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1120 @ 0x460 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #1152 @ 0x480 │ │ │ │ │ + add r3, sp, #1104 @ 0x450 │ │ │ │ │ + add r1, sp, #1136 @ 0x470 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #1104 @ 0x450 │ │ │ │ │ + add r3, sp, #1120 @ 0x460 │ │ │ │ │ + add r1, sp, #1088 @ 0x440 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1496] @ 9674 │ │ │ │ │ - ldr r3, [pc, #1496] @ 9678 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1084] @ 9278 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1076] @ 927c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1460] @ 966c │ │ │ │ │ - ldr r3, [pc, #1460] @ 9670 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1048] @ 9270 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1040] @ 9274 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1412] @ 966c │ │ │ │ │ - ldr r3, [pc, #1412] @ 9670 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1000] @ 9270 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #992] @ 9274 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1392] @ 9674 │ │ │ │ │ - ldr r3, [pc, #1392] @ 9678 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #980] @ 9278 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #972] @ 927c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, sp, #1280 @ 0x500 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - add r1, sp, #1312 @ 0x520 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1376 @ 0x560 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, sp, #1344 @ 0x540 │ │ │ │ │ + add r1, sp, #1360 @ 0x550 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1328 @ 0x530 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + add r3, sp, #1296 @ 0x510 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ add r1, sp, #1328 @ 0x530 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1376 @ 0x560 │ │ │ │ │ + add r1, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1020] @ 967c │ │ │ │ │ - ldr r3, [pc, #1020] @ 9680 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #624] @ 9288 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #616] @ 928c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1000] @ 9684 │ │ │ │ │ - ldr r3, [pc, #1000] @ 9688 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #588] @ 9280 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #580] @ 9284 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #960] @ 968c │ │ │ │ │ - ldr r3, [pc, #960] @ 9690 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #564] @ 9290 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #556] @ 9294 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #948] @ 9694 │ │ │ │ │ - ldr r3, [pc, #948] @ 9698 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #544] @ 9298 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #536] @ 929c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #884] @ 9684 │ │ │ │ │ - ldr r3, [pc, #884] @ 9688 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #480] @ 9280 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #468] @ 9284 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #852] @ 967c │ │ │ │ │ - ldr r3, [pc, #852] @ 9680 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #456] @ 9288 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #448] @ 928c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #828] @ 9694 │ │ │ │ │ - ldr r3, [pc, #828] @ 9698 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #432] @ 9298 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #424] @ 929c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #800] @ 968c │ │ │ │ │ - ldr r3, [pc, #800] @ 9690 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #396] @ 9290 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #388] @ 9294 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #1200 @ 0x4b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1488 @ 0x5d0 │ │ │ │ │ + add r1, sp, #1472 @ 0x5c0 │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ + add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #1248 @ 0x4e0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #520] @ 9684 │ │ │ │ │ - ldr r3, [pc, #520] @ 9688 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #96] @ 9280 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #88] @ 9284 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #484] @ 967c │ │ │ │ │ - ldr r3, [pc, #484] @ 9680 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #76] @ 9288 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #68] @ 928c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #452] @ 968c │ │ │ │ │ - ldr r3, [pc, #452] @ 9690 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldr r2, [pc, #44] @ 9290 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + b 92d0 │ │ │ │ │ + .word 0x3fef6297 │ │ │ │ │ + .word 0x39ae68c8 │ │ │ │ │ + .word 0x3fe1c73b │ │ │ │ │ + .word 0x290ea1a3 │ │ │ │ │ + .word 0x3fea9b66 │ │ │ │ │ + .word 0x2ed59f06 │ │ │ │ │ + .word 0x3fd29406 │ │ │ │ │ + .word 0x56c62dda │ │ │ │ │ + .word 0x3fee9f41 │ │ │ │ │ + .word 0xf180bdb1 │ │ │ │ │ + .word 0x3fec38b2 │ │ │ │ │ + .word 0x3806f63b │ │ │ │ │ + .word 0x3fde2b5d │ │ │ │ │ + .word 0xcff75cb0 │ │ │ │ │ + .word 0x3fef6297 │ │ │ │ │ + .word 0x3c69a60b │ │ │ │ │ + .word 0x3fc8f8b8 │ │ │ │ │ + .word 0x6b151741 │ │ │ │ │ + .word 0x3fe8bc80 │ │ │ │ │ + .word 0x25091dd6 │ │ │ │ │ + .word 0x3fe44cf3 │ │ │ │ │ + .word 0xa3d12526 │ │ │ │ │ + .word 0x3fefd88d │ │ │ │ │ + .word 0xbc29b42c │ │ │ │ │ + .word 0x3fb917a6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-72] @ 9294 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #436] @ 9694 │ │ │ │ │ - ldr r3, [pc, #436] @ 9698 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-88] @ 9298 │ │ │ │ │ + ldr r3, [pc, #-88] @ 929c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #376] @ 9684 │ │ │ │ │ - ldr r3, [pc, #376] @ 9688 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-144] @ 9280 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-156] @ 9284 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #344] @ 967c │ │ │ │ │ - ldr r3, [pc, #344] @ 9680 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-168] @ 9288 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-176] @ 928c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #312] @ 968c │ │ │ │ │ - ldr r3, [pc, #312] @ 9690 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r2, [pc, #-212] @ 9290 │ │ │ │ │ + ldr r3, [pc, #-212] @ 9294 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #296] @ 9694 │ │ │ │ │ - ldr r3, [pc, #296] @ 9698 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-224] @ 9298 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-232] @ 929c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #544] @ 0x220 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #304] @ 0x130 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - b 96d4 │ │ │ │ │ - .word 0xa3d12526 │ │ │ │ │ - .word 0x3fefd88d │ │ │ │ │ - .word 0xbc29b42c │ │ │ │ │ - .word 0x3fb917a6 │ │ │ │ │ - .word 0x6b151741 │ │ │ │ │ - .word 0x3fe8bc80 │ │ │ │ │ - .word 0x39ae68c8 │ │ │ │ │ - .word 0x3fe1c73b │ │ │ │ │ - .word 0x290ea1a3 │ │ │ │ │ - .word 0x3fea9b66 │ │ │ │ │ - .word 0x56c62dda │ │ │ │ │ - .word 0x3fee9f41 │ │ │ │ │ - .word 0x2ed59f06 │ │ │ │ │ - .word 0x3fd29406 │ │ │ │ │ - .word 0xf180bdb1 │ │ │ │ │ - .word 0x3fec38b2 │ │ │ │ │ - .word 0x3806f63b │ │ │ │ │ - .word 0x3fde2b5d │ │ │ │ │ - .word 0xcff75cb0 │ │ │ │ │ - .word 0x3fef6297 │ │ │ │ │ - .word 0x3c69a60b │ │ │ │ │ - .word 0x3fc8f8b8 │ │ │ │ │ - .word 0x25091dd6 │ │ │ │ │ - .word 0x3fe44cf3 │ │ │ │ │ - .word 0x6b151741 │ │ │ │ │ - .word 0x3fe8bc80 │ │ │ │ │ - .word 0x25091dd6 │ │ │ │ │ - .word 0x3fe44cf3 │ │ │ │ │ - .word 0xa3d12526 │ │ │ │ │ - .word 0x3fefd88d │ │ │ │ │ - .word 0xbc29b42c │ │ │ │ │ - .word 0x3fb917a6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #568] @ 0x238 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [r4, lr] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #312] @ 0x138 │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #312] @ 0x138 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #544] @ 0x220 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr r8, [sp, #528] @ 0x210 │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r6, [sp, #320] @ 0x140 │ │ │ │ │ + strd r0, [r9, r6] │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #320] @ 0x140 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #552] @ 0x228 │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [r4, lr] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r5, [sp, #536] @ 0x218 │ │ │ │ │ + strd r0, [r5, r6] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #576] @ 0x240 │ │ │ │ │ + ldr lr, [sp, #560] @ 0x230 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #32] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #584] @ 0x248 │ │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr sl, [sp, #568] @ 0x238 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r9, lr] │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #952 @ 0x3b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r1, sp, #960 @ 0x3c0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1040 @ 0x410 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1024 @ 0x400 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-988] @ 969c │ │ │ │ │ - ldr r3, [pc, #-988] @ 96a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1380] @ 92a0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1388] @ 92a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1008] @ 96a4 │ │ │ │ │ - ldr r3, [pc, #-1008] @ 96a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1400] @ 92a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1408] @ 92ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1064] @ 969c │ │ │ │ │ - ldr r3, [pc, #-1064] @ 96a0 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #-1448] @ 92a0 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1460] @ 92a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1080] @ 96a4 │ │ │ │ │ - ldr r3, [pc, #-1080] @ 96a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1472] @ 92a8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-1480] @ 92ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1152 @ 0x480 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #1120 @ 0x460 │ │ │ │ │ + add r3, sp, #1136 @ 0x470 │ │ │ │ │ + add r1, sp, #1104 @ 0x450 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #1104 @ 0x450 │ │ │ │ │ + add r3, sp, #1120 @ 0x460 │ │ │ │ │ + add r1, sp, #1088 @ 0x440 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1184] @ 96a4 │ │ │ │ │ - ldr r3, [pc, #-1184] @ 96a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-1592] @ 92a8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1600] @ 92ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1220] @ 969c │ │ │ │ │ - ldr r3, [pc, #-1220] @ 96a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1628] @ 92a0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1636] @ 92a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1268] @ 969c │ │ │ │ │ - ldr r3, [pc, #-1268] @ 96a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1676] @ 92a0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1684] @ 92a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1288] @ 96a4 │ │ │ │ │ - ldr r3, [pc, #-1288] @ 96a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-1696] @ 92a8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1704] @ 92ac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1328 @ 0x530 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, sp, #1296 @ 0x510 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #1328 @ 0x530 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1376 @ 0x560 │ │ │ │ │ + add r3, sp, #1360 @ 0x550 │ │ │ │ │ + add r1, sp, #1344 @ 0x540 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1280 @ 0x500 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #1280 @ 0x500 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #1312 @ 0x520 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1344 @ 0x540 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1376 @ 0x560 │ │ │ │ │ + add r1, sp, #1344 @ 0x540 │ │ │ │ │ + add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1660] @ 96ac │ │ │ │ │ - ldr r3, [pc, #-1660] @ 96b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2052] @ 92b8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2060] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1680] @ 96b4 │ │ │ │ │ - ldr r3, [pc, #-1680] @ 96b8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2088] @ 92b0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2096] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1712] @ 96c4 │ │ │ │ │ - ldr r3, [pc, #-1712] @ 96c8 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #-2112] @ 92c0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2124] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1728] @ 96cc │ │ │ │ │ - ldr r3, [pc, #-1728] @ 96d0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-2140] @ 92c8 │ │ │ │ │ + ldr r3, [pc, #-2140] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1788] @ 96bc │ │ │ │ │ - ldr r3, [pc, #-1788] @ 96c0 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #-2188] @ 92b8 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2200] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1820] @ 96b4 │ │ │ │ │ - ldr r3, [pc, #-1820] @ 96b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2228] @ 92b0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2236] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1852] @ 96c4 │ │ │ │ │ - ldr r3, [pc, #-1852] @ 96c8 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #-2252] @ 92c0 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [pc, #-2260] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1864] @ 96cc │ │ │ │ │ - ldr r3, [pc, #-1864] @ 96d0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2272] @ 92c8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2280] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + add r3, sp, #1216 @ 0x4c0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #1200 @ 0x4b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ add r1, sp, #1504 @ 0x5e0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + add r1, sp, #1200 @ 0x4b0 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #1216 @ 0x4c0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1488 @ 0x5d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #1472 @ 0x5c0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2152] @ 96bc │ │ │ │ │ - ldr r3, [pc, #-2152] @ 96c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2572] @ 92b8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2580] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2188] @ 96b4 │ │ │ │ │ - ldr r3, [pc, #-2188] @ 96b8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2608] @ 92b0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2616] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2212] @ 96cc │ │ │ │ │ - ldr r3, [pc, #-2212] @ 96d0 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #-2624] @ 92c8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r3, [pc, #-2632] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2240] @ 96c4 │ │ │ │ │ - ldr r3, [pc, #-2240] @ 96c8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2660] @ 92c0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2668] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2304] @ 96b4 │ │ │ │ │ - ldr r3, [pc, #-2304] @ 96b8 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r2, [pc, #-2716] @ 92b0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-2728] @ 92b4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2320] @ 96bc │ │ │ │ │ - ldr r3, [pc, #-2320] @ 96c0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2740] @ 92b8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2748] @ 92bc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2360] @ 96c4 │ │ │ │ │ - ldr r3, [pc, #-2360] @ 96c8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #-2784] @ 92c0 │ │ │ │ │ + ldr r3, [pc, #-2784] @ 92c4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2376] @ 96cc │ │ │ │ │ - ldr r3, [pc, #-2376] @ 96d0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2796] @ 92c8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2804] @ 92cc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #512] @ 0x200 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r6, [sp, #312] @ 0x138 │ │ │ │ │ strd r0, [r3, r6] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #280] @ 0x118 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #312] @ 0x138 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #536] @ 0x218 │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [r4, lr] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldr lr, [sp, #520] @ 0x208 │ │ │ │ │ + strd r0, [lr, r6] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #288] @ 0x120 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r9, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r9, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #296] @ 0x128 │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #296] @ 0x128 │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ + ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #288] @ 0x120 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [r8, r6] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldr ip, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r8, ip] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #496] @ 0x1f0 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ - strd r0, [r9, ip] │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #504] @ 0x1f8 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #304] @ 0x130 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr sl, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, sl] │ │ │ │ │ + ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #520] @ 0x208 │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #800 @ 0x320 │ │ │ │ │ + add r3, sp, #856 @ 0x358 │ │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -11939,791 +11785,787 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #768 @ 0x300 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r1, sp, #952 @ 0x3b8 │ │ │ │ │ + add r1, sp, #944 @ 0x3b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #1024 @ 0x400 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ + add r1, sp, #992 @ 0x3e0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2488] @ ae58 │ │ │ │ │ - ldr r3, [pc, #2488] @ ae5c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2468] @ abe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2460] @ abe4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2468] @ ae60 │ │ │ │ │ - ldr r3, [pc, #2468] @ ae64 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2448] @ abe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2440] @ abec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2420] @ ae60 │ │ │ │ │ - ldr r3, [pc, #2420] @ ae64 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #2408] @ abe8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2396] @ abec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2388] @ ae58 │ │ │ │ │ - ldr r3, [pc, #2388] @ ae5c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2368] @ abe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2360] @ abe4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1104 @ 0x450 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #1104 @ 0x450 │ │ │ │ │ add r1, sp, #1088 @ 0x440 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1136 @ 0x470 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #1136 @ 0x470 │ │ │ │ │ add r1, sp, #1120 @ 0x460 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2268] @ ae58 │ │ │ │ │ - ldr r3, [pc, #2268] @ ae5c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2264] @ abe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2256] @ abe4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2248] @ ae60 │ │ │ │ │ - ldr r3, [pc, #2248] @ ae64 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2244] @ abe8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2236] @ abec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2192] @ ae58 │ │ │ │ │ - ldr r3, [pc, #2192] @ ae5c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2188] @ abe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2180] @ abe4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2172] @ ae60 │ │ │ │ │ - ldr r3, [pc, #2172] @ ae64 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2168] @ abe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2160] @ abec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1248 @ 0x4e0 │ │ │ │ │ + add r3, sp, #1312 @ 0x520 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #1296 @ 0x510 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1440 @ 0x5a0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1424 @ 0x590 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r1, sp, #1408 @ 0x580 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1312 @ 0x520 │ │ │ │ │ + add r3, sp, #1280 @ 0x500 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, sp, #1264 @ 0x4f0 │ │ │ │ │ add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #1296 @ 0x510 │ │ │ │ │ add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1456 @ 0x5b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1440 @ 0x5a0 │ │ │ │ │ + add r3, sp, #1424 @ 0x590 │ │ │ │ │ + add r1, sp, #1408 @ 0x580 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1788] @ ae68 │ │ │ │ │ - ldr r3, [pc, #1788] @ ae6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1784] @ abf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1776] @ abf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1768] @ ae70 │ │ │ │ │ - ldr r3, [pc, #1768] @ ae74 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1764] @ abf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1756] @ abfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1728] @ ae78 │ │ │ │ │ - ldr r3, [pc, #1728] @ ae7c │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1732] @ ac00 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1720] @ ac04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1712] @ ae80 │ │ │ │ │ - ldr r3, [pc, #1712] @ ae84 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r2, [pc, #1704] @ ac08 │ │ │ │ │ + ldr r3, [pc, #1704] @ ac0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1644] @ ae68 │ │ │ │ │ - ldr r3, [pc, #1644] @ ae6c │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1648] @ abf0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1636] @ abf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1628] @ ae70 │ │ │ │ │ - ldr r3, [pc, #1628] @ ae74 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1624] @ abf8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1616] @ abfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1588] @ ae78 │ │ │ │ │ - ldr r3, [pc, #1588] @ ae7c │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1592] @ ac00 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r3, [pc, #1584] @ ac04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1576] @ ae80 │ │ │ │ │ - ldr r3, [pc, #1576] @ ae84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1572] @ ac08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1564] @ ac0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1200 @ 0x4b0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ add r1, sp, #1184 @ 0x4a0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1616 @ 0x650 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #1616 @ 0x650 │ │ │ │ │ add r1, sp, #1600 @ 0x640 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #1232 @ 0x4d0 │ │ │ │ │ - add r3, r3, #8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ add r1, sp, #1216 @ 0x4c0 │ │ │ │ │ - add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #1616 @ 0x650 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #1600 @ 0x640 │ │ │ │ │ + add r3, sp, #1600 @ 0x640 │ │ │ │ │ + add r1, sp, #1584 @ 0x630 │ │ │ │ │ + add r3, r3, #8 │ │ │ │ │ + add r1, r1, #8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1264] @ ae68 │ │ │ │ │ - ldr r3, [pc, #1264] @ ae6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1276] @ abf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1268] @ abf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1244] @ ae70 │ │ │ │ │ - ldr r3, [pc, #1244] @ ae74 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1256] @ abf8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1248] @ abfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1212] @ ae80 │ │ │ │ │ - ldr r3, [pc, #1212] @ ae84 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #1232] @ ac08 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r3, [pc, #1224] @ ac0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1184] @ ae78 │ │ │ │ │ - ldr r3, [pc, #1184] @ ae7c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1196] @ ac00 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1188] @ ac04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1128] @ ae70 │ │ │ │ │ - ldr r3, [pc, #1128] @ ae74 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldr r2, [pc, #1148] @ abf8 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1136] @ abfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1096] @ ae68 │ │ │ │ │ - ldr r3, [pc, #1096] @ ae6c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1108] @ abf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1100] @ abf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1064] @ ae78 │ │ │ │ │ - ldr r3, [pc, #1064] @ ae7c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #1072] @ ac00 │ │ │ │ │ + ldr r3, [pc, #1072] @ ac04 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1048] @ ae80 │ │ │ │ │ - ldr r3, [pc, #1048] @ ae84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1060] @ ac08 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1052] @ ac0c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #1744] @ 0x6d0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #592] @ 0x250 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r4, [sp, #608] @ 0x260 │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [r4, lr] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r4, [sp, #600] @ 0x258 │ │ │ │ │ + strd r0, [r4, r6] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9, r2] │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [r9, r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #328] @ 0x148 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r9, r6] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [r9, lr] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #328] @ 0x148 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r8, r2] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [r8, r2] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [r8, r7] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r3, fp │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #576] @ 0x240 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ │ strd r0, [r9, r7] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #56] @ 0x38 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #328] @ 0x148 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r6, [sp, #600] @ 0x258 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #584] @ 0x248 │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #616] @ 0x268 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #608] @ 0x260 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ │ strd r0, [r3, r4] │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ + ldr r8, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, ip] │ │ │ │ │ + ldr fp, [sp, #16] │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #624] @ 0x270 │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ - ldr r2, [sp, #1800] @ 0x708 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + strd r0, [r2, r6] │ │ │ │ │ + ldr r2, [sp, #1792] @ 0x700 │ │ │ │ │ add r2, r2, #1 │ │ │ │ │ - str r2, [sp, #1800] @ 0x708 │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - ldr r2, [sp, #1752] @ 0x6d8 │ │ │ │ │ - ldr r5, [sp, #400] @ 0x190 │ │ │ │ │ - add r1, r3, r2 │ │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ │ - ldr fp, [sp, #16] │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ldr r1, [sp, #1756] @ 0x6dc │ │ │ │ │ - add r3, r3, #1008 @ 0x3f0 │ │ │ │ │ - eor r1, r5, r1 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - add r3, fp, #1008 @ 0x3f0 │ │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ │ + str r2, [sp, #1792] @ 0x700 │ │ │ │ │ + ldr r2, [sp, #1744] @ 0x6d0 │ │ │ │ │ + add r3, r3, r2 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, r8, r2 │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + ldr r3, [sp, #1740] @ 0x6cc │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ - ldr r1, [sp, #1800] @ 0x708 │ │ │ │ │ - ldr r3, [sp, #1804] @ 0x70c │ │ │ │ │ - add r2, r8, r2 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ ldr r2, [sp, #1748] @ 0x6d4 │ │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + eor r2, r5, r2 │ │ │ │ │ + str r2, [sp, #28] │ │ │ │ │ + add r2, sl, #1008 @ 0x3f0 │ │ │ │ │ str r2, [sp, #24] │ │ │ │ │ - bne 9c │ │ │ │ │ - add sp, sp, #1760 @ 0x6e0 │ │ │ │ │ - add sp, sp, #4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + add r2, r1, #1008 @ 0x3f0 │ │ │ │ │ + ldr r1, [sp, #1792] @ 0x700 │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #1796] @ 0x704 │ │ │ │ │ + cmp r2, r1 │ │ │ │ │ + bne ac │ │ │ │ │ + add sp, sp, #1744 @ 0x6d0 │ │ │ │ │ + add sp, sp, #12 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x3806f63b │ │ │ │ │ .word 0x3fde2b5d │ │ │ │ │ .word 0xf180bdb1 │ │ │ │ │ .word 0x3fec38b2 │ │ │ │ │ .word 0x56c62dda │ │ │ │ │ .word 0x3fee9f41 │ │ │ │ │ .word 0x2ed59f06 │ │ │ │ │ .word 0x3fd29406 │ │ │ │ │ │ │ │ │ │ -0000ae88 : │ │ │ │ │ +0000ac10 : │ │ │ │ │ fftw_codelet_t1_64(): │ │ │ │ │ - ldr r2, [pc, #12] @ ae9c │ │ │ │ │ - ldr r1, [pc, #12] @ aea0 │ │ │ │ │ + ldr r2, [pc, #12] @ ac24 │ │ │ │ │ + ldr r1, [pc, #12] @ ac28 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffff5164 │ │ │ │ │ + .word 0xffff53dc │ │ │ ├── t1_7.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 5404 (bytes into file) │ │ │ │ │ + Start of section headers: 5444 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x151c: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1544: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000df8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00105c 000430 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000e2c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000e2c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000e2c 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000e31 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000e39 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 00148c 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000e79 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000e79 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000ea4 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000fe4 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 0014a4 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000e20 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001084 000430 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000e54 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000e54 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000e54 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000e59 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000e61 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 0014b4 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000ea1 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000ea1 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000ecc 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 00100c 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 0014cc 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 3548 FUNC LOCAL DEFAULT 1 t1_7 │ │ │ │ │ - 3: 00000dac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000ddc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000df0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 3588 FUNC LOCAL DEFAULT 1 t1_7 │ │ │ │ │ + 3: 00000dd4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000e04 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000e18 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 00000ddc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_7 │ │ │ │ │ + 17: 00000e04 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_7 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,143 +1,143 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x105c contains 134 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1084 contains 134 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000110 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000128 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000013c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000178 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000194 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000210 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000228 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000244 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000025c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000298 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000030c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000348 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000364 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000378 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000394 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003c0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003f8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000414 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000042c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000468 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000484 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000498 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000518 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000534 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000548 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000564 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000057c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000590 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005cc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000600 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000061c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000062c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000638 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000650 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000660 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000668 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000684 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000069c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000704 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000720 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000738 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000074c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000760 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000000dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000010c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000124 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000013c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000150 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000018c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001bc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001d8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000204 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000224 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000023c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000258 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000270 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002ac 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002dc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000030c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000320 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000035c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000378 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000038c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000040c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000440 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000047c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000498 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000052c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000548 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000055c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000578 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000590 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005c4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000614 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000630 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000640 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000064c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000664 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000674 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000067c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000698 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000070c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000718 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000734 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000760 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000774 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000794 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007c8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007dc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000808 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000820 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000828 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000840 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000858 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000086c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000880 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000089c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008bc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008d8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000904 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000091c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000930 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000948 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000950 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000096c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000998 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009ac 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000788 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000808 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000081c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000834 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000854 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000086c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000880 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000894 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000904 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000918 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000930 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000944 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000095c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000964 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000980 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000998 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009ac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000009c0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a28 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a40 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a54 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a6c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a74 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000acc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b08 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b24 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b3c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b50 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b68 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b7c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b94 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b9c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bb8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bd0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000be4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009d4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a10 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a28 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a3c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a54 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a68 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a80 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a88 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000acc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ae0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000afc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b1c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b38 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b50 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b64 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b7c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b90 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bb0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bcc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000c0c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c2c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c60 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c74 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ca0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cc0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cd8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d04 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d18 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d34 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d50 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dec 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00000df0 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000c20 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c40 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c74 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c88 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ca0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ccc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d04 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d18 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d2c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d48 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d64 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e14 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00000e18 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x148c contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x14b4 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,70 +1,75 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_7(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ │ mov lr, r0 │ │ │ │ │ - mov ip, r1 │ │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ │ ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ │ cmp r1, r0 │ │ │ │ │ - bge da4 │ │ │ │ │ - add r0, r3, r3, lsl #2 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - str r0, [sp, #28] │ │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ │ - add fp, r2, r1, lsl #5 │ │ │ │ │ + bge db8 │ │ │ │ │ + lsl r0, r3, #4 │ │ │ │ │ + mov r8, #0 │ │ │ │ │ lsl sl, r3, #3 │ │ │ │ │ + add r4, r3, r3, lsl #2 │ │ │ │ │ + str r8, [sp, #8] │ │ │ │ │ lsl r9, r3, #5 │ │ │ │ │ - add r2, lr, r3, lsl #4 │ │ │ │ │ - mov r8, #0 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - add r3, ip, r3, lsl #4 │ │ │ │ │ - mov r1, r8 │ │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ │ + lsl r4, r4, #3 │ │ │ │ │ str r9, [sp, #12] │ │ │ │ │ str sl, [sp, #16] │ │ │ │ │ - str fp, [sp, #4] │ │ │ │ │ - str r8, [sp, #8] │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ str lr, [sp, #20] │ │ │ │ │ str ip, [sp, #24] │ │ │ │ │ - b 8c │ │ │ │ │ + str r4, [sp, #28] │ │ │ │ │ + str r3, [sp, #148] @ 0x94 │ │ │ │ │ + add r3, r1, #1 │ │ │ │ │ + mov r1, r8 │ │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ │ + add r3, r3, r3, lsl #1 │ │ │ │ │ + add fp, r2, r3, lsl #5 │ │ │ │ │ + add r3, lr, r0 │ │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ │ + add r3, ip, r0 │ │ │ │ │ + str fp, [sp, #4] │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + b a0 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ ldr ip, [sp, #24] │ │ │ │ │ ldr r0, [sp, #20] │ │ │ │ │ ldrd r2, [ip, r1] │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ │ ldrd r6, [r0, r1] │ │ │ │ │ - ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd r0, [r0, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r6, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r6, [ip, sl] │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -74,83 +79,83 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ ldr r9, [sp, #32] │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r6, [r9, fp] │ │ │ │ │ - ldrd r4, [r5, fp] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ + ldrd r4, [r5, fp] │ │ │ │ │ ldrd sl, [r3, #-8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ @@ -170,33 +175,33 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ │ ldr r9, [sp, #32] │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldrd r6, [r9, r1] │ │ │ │ │ - ldrd r4, [r5, r1] │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldrd r4, [r5, r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -206,83 +211,83 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ + ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ ldrd r4, [lr, r8] │ │ │ │ │ ldrd r6, [r7, r8] │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ @@ -301,34 +306,34 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #16] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ ldr r9, [sp, #32] │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r6, [r9, sl] │ │ │ │ │ - ldrd r4, [r5, sl] │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ + ldrd r4, [r5, sl] │ │ │ │ │ ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -338,91 +343,91 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ │ ldr r5, [sp, #20] │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ ldrd r4, [r5, fp] │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #88] @ 0x58 │ │ │ │ │ ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r4, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ @@ -435,32 +440,32 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #20] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #20] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ @@ -468,71 +473,71 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ │ - ldr r3, [pc, #1840] @ dac │ │ │ │ │ + ldr r3, [pc, #1860] @ dd4 │ │ │ │ │ strd r0, [r2, ip] │ │ │ │ │ - ldr r2, [pc, #1836] @ db0 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #1852] @ dd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1828] @ db4 │ │ │ │ │ - ldr r3, [pc, #1828] @ db8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #1836] @ ddc │ │ │ │ │ + ldr r3, [pc, #1836] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1792] @ dbc │ │ │ │ │ - ldr r3, [pc, #1792] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1800] @ de4 │ │ │ │ │ + ldr r3, [pc, #1800] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1756] @ dc4 │ │ │ │ │ - ldr r3, [pc, #1756] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1768] @ dec │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1760] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1724] @ dcc │ │ │ │ │ - ldr r3, [pc, #1724] @ dd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1736] @ df4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1728] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1704] @ dd4 │ │ │ │ │ - ldr r3, [pc, #1704] @ dd8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1712] @ dfc │ │ │ │ │ + ldr r3, [pc, #1712] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -546,78 +551,78 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #20] │ │ │ │ │ - ldr r8, [sp, #28] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ strd r0, [lr, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r2, [pc, #1544] @ db0 │ │ │ │ │ - ldr r3, [pc, #1536] @ dac │ │ │ │ │ + ldr r2, [pc, #1564] @ dd8 │ │ │ │ │ + ldr r3, [pc, #1556] @ dd4 │ │ │ │ │ strd r0, [r5, ip] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1528] @ db4 │ │ │ │ │ - ldr r3, [pc, #1528] @ db8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #1536] @ ddc │ │ │ │ │ + ldr r3, [pc, #1536] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1492] @ dbc │ │ │ │ │ - ldr r3, [pc, #1492] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #1500] @ de4 │ │ │ │ │ + ldr r3, [pc, #1500] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1456] @ dc4 │ │ │ │ │ - ldr r3, [pc, #1456] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #1464] @ dec │ │ │ │ │ + ldr r3, [pc, #1464] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1432] @ dcc │ │ │ │ │ - ldr r3, [pc, #1432] @ dd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1440] @ df4 │ │ │ │ │ + ldr r3, [pc, #1440] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1416] @ dd4 │ │ │ │ │ - ldr r3, [pc, #1416] @ dd8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1424] @ dfc │ │ │ │ │ + ldr r3, [pc, #1424] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -633,79 +638,79 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r9, [sp, #32] │ │ │ │ │ strd r0, [r9, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp, #24] │ │ │ │ │ ldr r8, [sp, #28] │ │ │ │ │ - ldr r2, [pc, #1252] @ db4 │ │ │ │ │ - ldr r3, [pc, #1252] @ db8 │ │ │ │ │ + ldr r2, [pc, #1272] @ ddc │ │ │ │ │ + ldr r3, [pc, #1272] @ de0 │ │ │ │ │ strd r0, [r7, r8] │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1228] @ db0 │ │ │ │ │ - ldr r3, [pc, #1220] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1236] @ dd8 │ │ │ │ │ + ldr r3, [pc, #1228] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1196] @ dbc │ │ │ │ │ - ldr r3, [pc, #1196] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #1204] @ de4 │ │ │ │ │ + ldr r3, [pc, #1204] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1160] @ dc4 │ │ │ │ │ - ldr r3, [pc, #1160] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #1168] @ dec │ │ │ │ │ + ldr r3, [pc, #1168] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1136] @ dcc │ │ │ │ │ - ldr r3, [pc, #1136] @ dd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1148] @ df4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1140] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1116] @ dd4 │ │ │ │ │ - ldr r3, [pc, #1116] @ dd8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #1124] @ dfc │ │ │ │ │ + ldr r3, [pc, #1124] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -719,78 +724,78 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r9, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r9, [sp, #12] │ │ │ │ │ strd r0, [r8, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ ldr r5, [sp, #20] │ │ │ │ │ - ldr r2, [pc, #960] @ db4 │ │ │ │ │ - ldr r3, [pc, #960] @ db8 │ │ │ │ │ + ldr r2, [pc, #980] @ ddc │ │ │ │ │ + ldr r3, [pc, #980] @ de0 │ │ │ │ │ strd r0, [r5, lr] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #936] @ db0 │ │ │ │ │ - ldr r3, [pc, #928] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #944] @ dd8 │ │ │ │ │ + ldr r3, [pc, #936] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #904] @ dbc │ │ │ │ │ - ldr r3, [pc, #904] @ dc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #912] @ de4 │ │ │ │ │ + ldr r3, [pc, #912] @ de8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #868] @ dc4 │ │ │ │ │ - ldr r3, [pc, #868] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #876] @ dec │ │ │ │ │ + ldr r3, [pc, #876] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #844] @ dcc │ │ │ │ │ - ldr r3, [pc, #844] @ dd0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #852] @ df4 │ │ │ │ │ + ldr r3, [pc, #852] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #828] @ dd4 │ │ │ │ │ - ldr r3, [pc, #828] @ dd8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #836] @ dfc │ │ │ │ │ + ldr r3, [pc, #836] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -806,79 +811,79 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ strd r0, [r8, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #672] @ dbc │ │ │ │ │ - ldr r3, [pc, #672] @ dc0 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + ldr r2, [pc, #692] @ de4 │ │ │ │ │ + ldr r3, [pc, #692] @ de8 │ │ │ │ │ strd r0, [r4, r9] │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #640] @ db0 │ │ │ │ │ - ldr r3, [pc, #632] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [pc, #648] @ dd8 │ │ │ │ │ + ldr r3, [pc, #640] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #600] @ db4 │ │ │ │ │ - ldr r3, [pc, #600] @ db8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #608] @ ddc │ │ │ │ │ + ldr r3, [pc, #608] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #572] @ dc4 │ │ │ │ │ - ldr r3, [pc, #572] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r2, [pc, #580] @ dec │ │ │ │ │ + ldr r3, [pc, #580] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #556] @ dd4 │ │ │ │ │ - ldr r3, [pc, #556] @ dd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #568] @ dfc │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #560] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #520] @ dcc │ │ │ │ │ - ldr r3, [pc, #520] @ dd0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r2, [pc, #528] @ df4 │ │ │ │ │ + ldr r3, [pc, #528] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -892,78 +897,78 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ - ldr r8, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r8, [sp, #20] │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr sl, [sp, #16] │ │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r2, [pc, #380] @ dbc │ │ │ │ │ - ldr r3, [pc, #380] @ dc0 │ │ │ │ │ + ldr r2, [pc, #400] @ de4 │ │ │ │ │ + ldr r3, [pc, #400] @ de8 │ │ │ │ │ strd r0, [r5, sl] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #348] @ db0 │ │ │ │ │ - ldr r3, [pc, #340] @ dac │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r2, [pc, #356] @ dd8 │ │ │ │ │ + ldr r3, [pc, #348] @ dd4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #308] @ db4 │ │ │ │ │ - ldr r3, [pc, #308] @ db8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r2, [pc, #316] @ ddc │ │ │ │ │ + ldr r3, [pc, #316] @ de0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #280] @ dc4 │ │ │ │ │ - ldr r3, [pc, #280] @ dc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #288] @ dec │ │ │ │ │ + ldr r3, [pc, #288] @ df0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #264] @ dd4 │ │ │ │ │ - ldr r3, [pc, #264] @ dd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #272] @ dfc │ │ │ │ │ + ldr r3, [pc, #272] @ e00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #232] @ dcc │ │ │ │ │ - ldr r3, [pc, #232] @ dd0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #240] @ df4 │ │ │ │ │ + ldr r3, [pc, #240] @ df8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -986,53 +991,58 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r9, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ - add r3, r3, #96 @ 0x60 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - add r3, sl, r2 │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + add r3, r3, #96 @ 0x60 │ │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ ldr r8, [sp, #28] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, sl, r2 │ │ │ │ │ add r1, ip, r2 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ add r3, r8, r2 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ add r3, fp, r2 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 84 │ │ │ │ │ + bne 98 │ │ │ │ │ add sp, sp, #156 @ 0x9c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x3fef329c │ │ │ │ │ .word 0x0558e969 │ │ │ │ │ .word 0x7505de4b │ │ │ │ │ .word 0x3fe904c3 │ │ │ │ │ .word 0x4d71abc1 │ │ │ │ │ .word 0x3fdbc4c0 │ │ │ │ │ .word 0xe28bedd1 │ │ │ │ │ .word 0x3fe3f3a0 │ │ │ │ │ .word 0xa9cb5c71 │ │ │ │ │ .word 0x3fecd4bc │ │ │ │ │ .word 0xe3024582 │ │ │ │ │ .word 0x3fcc7b90 │ │ │ │ │ │ │ │ │ │ -00000ddc : │ │ │ │ │ +00000e04 : │ │ │ │ │ fftw_codelet_t1_7(): │ │ │ │ │ - ldr r2, [pc, #12] @ df0 │ │ │ │ │ - ldr r1, [pc, #12] @ df4 │ │ │ │ │ + ldr r2, [pc, #12] @ e18 │ │ │ │ │ + ldr r1, [pc, #12] @ e1c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff210 │ │ │ │ │ + .word 0xfffff1e8 │ │ │ ├── t1_8.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 4500 (bytes into file) │ │ │ │ │ + Start of section headers: 4524 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1194: │ │ │ │ │ +There are 14 section headers, starting at offset 0x11ac: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000b80 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000de4 000320 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000bb4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000bb4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000bb4 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 000bb9 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000bc1 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001104 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000c01 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000c01 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000c2c 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000d6c 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 00111c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 000b98 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000dfc 000320 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000bcc 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000bcc 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000bcc 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 000bd1 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000bd9 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 00111c 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000c19 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000c19 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 000c44 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 000d84 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 001134 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2916 FUNC LOCAL DEFAULT 1 t1_8 │ │ │ │ │ - 3: 00000b5c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000b64 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000b78 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2940 FUNC LOCAL DEFAULT 1 t1_8 │ │ │ │ │ + 3: 00000b74 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000b7c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00000b90 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 17: 00000b64 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_8 │ │ │ │ │ + 17: 00000b7c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_8 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,109 +1,109 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xde4 contains 100 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xdfc contains 100 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -000000e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000100 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000114 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000012c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000144 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000158 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000017c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000198 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001b0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000204 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000234 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000024c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000264 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000278 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002e4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000314 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000328 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000034c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000368 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000380 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000398 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000404 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000041c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000434 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000448 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000484 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000051c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000534 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000550 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000568 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005a4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000604 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000618 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000654 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000670 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000684 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000069c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006dc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006fc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000710 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000728 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000738 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000750 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000076c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000078c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007bc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000810 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000828 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000844 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000864 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000880 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000894 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008cc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008e0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000918 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000934 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000940 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000095c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000968 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009c8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a00 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a14 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a24 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a38 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a54 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a60 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a7c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a88 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b08 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b74 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00000b78 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000000e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000fc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000128 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000140 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000154 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000178 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000194 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ac 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001c4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000200 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000021c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000230 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000248 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000260 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000274 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002cc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000310 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000324 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000348 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000364 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000037c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000394 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000400 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000418 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000430 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000444 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000480 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000049c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004cc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004e4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000518 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000530 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000054c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000564 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005a0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005d0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000600 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000614 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000650 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000066c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000680 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000698 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000070c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000724 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000734 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000074c 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000768 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000788 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b8 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007d4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007f4 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000080c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000824 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000840 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000860 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000087c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000890 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ac 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008c8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008d8 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008ec 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008fc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000910 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000092c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000938 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000954 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000960 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000097c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a0 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009c0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009e0 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f4 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a08 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a18 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a2c 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a48 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a54 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a70 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a7c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a98 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000abc 0000101c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000adc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000afc 00000f1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b8c 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00000b90 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1104 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x111c contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,77 +1,76 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_8(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #180 @ 0xb4 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #180 @ 0xb4 │ │ │ │ │ mov lr, r1 │ │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ │ - cmp r1, r0 │ │ │ │ │ - bge b54 │ │ │ │ │ - add r0, r3, r3, lsl #1 │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ │ - rsb r1, r1, r1, lsl #3 │ │ │ │ │ - add r2, r2, r1, lsl #4 │ │ │ │ │ - str r0, [sp, #12] │ │ │ │ │ - add r0, r3, r3, lsl #2 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ - add r2, ip, r3, lsl #3 │ │ │ │ │ - str r0, [sp, #4] │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ │ - add r2, lr, r3, lsl #3 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - add r2, ip, r3, lsl #4 │ │ │ │ │ - add r3, lr, r3, lsl #4 │ │ │ │ │ - lsl r0, r0, #3 │ │ │ │ │ - str r3, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + cmp r0, r1 │ │ │ │ │ + bge b58 │ │ │ │ │ + lsl r1, r3, #5 │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + str r1, [sp, #8] │ │ │ │ │ + lsl r1, r3, #4 │ │ │ │ │ + add r3, r3, r3, lsl #2 │ │ │ │ │ + str r4, [sp, #20] │ │ │ │ │ + str ip, [sp, #32] │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + str lr, [sp, #36] @ 0x24 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + str r3, [sp, #172] @ 0xac │ │ │ │ │ + add r3, r0, #1 │ │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ │ + rsb r3, r3, r3, lsl #3 │ │ │ │ │ + add r3, r2, r3, lsl #4 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ │ - mov r8, r3 │ │ │ │ │ - mov r2, lr │ │ │ │ │ - str r0, [sp, #172] @ 0xac │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ - str ip, [sp, #24] │ │ │ │ │ - str lr, [sp, #28] │ │ │ │ │ - b a4 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + mov r3, ip │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ + b a8 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r2, r7 │ │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r6, [r3, r8] │ │ │ │ │ ldrd r8, [r8, r2] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ strd r8, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldrd r0, [r3, r9] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r6, [r2, r9] │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [r3, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r0, [r0, r2] │ │ │ │ │ ldrd sl, [r3, #-56] @ 0xffffffc8 │ │ │ │ │ - strd r6, [sp, #48] @ 0x30 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - ldrd r6, [lr, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -81,35 +80,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r8 │ │ │ │ │ @@ -126,34 +125,34 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldrd r4, [r4, r9] │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd sl, [r3, #-8] │ │ │ │ │ + ldrd r6, [sl, r2] │ │ │ │ │ + ldrd r4, [r1, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd sl, [r3, #-8] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -163,47 +162,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ ldr ip, [sp, #28] │ │ │ │ │ ldrd r8, [r3, #-80] @ 0xffffffb0 │ │ │ │ │ - ldrd r6, [ip, r2] │ │ │ │ │ + ldrd r6, [sl, r1] │ │ │ │ │ + ldrd r4, [ip, r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd sl, [r3, #-72] @ 0xffffffb8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - ldrd r4, [r1, r2] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -213,35 +212,35 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -258,34 +257,34 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ │ - ldrd r4, [r4, r8] │ │ │ │ │ - ldrd r6, [r7, r8] │ │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ │ + ldrd r4, [ip, r8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r6, [sl, r8] │ │ │ │ │ ldrd r8, [r3, #-96] @ 0xffffffa0 │ │ │ │ │ ldrd sl, [r3, #-88] @ 0xffffffa8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -295,129 +294,129 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldrd r6, [sl, r9] │ │ │ │ │ ldrd r4, [r5, r9] │ │ │ │ │ - ldrd r6, [r6, r9] │ │ │ │ │ ldrd r8, [r3, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd sl, [r3, #-24] @ 0xffffffe8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r4, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r4, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ - ldrd r4, [r5, r8] │ │ │ │ │ - ldrd r6, [r6, r8] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r8, [r3, #-112] @ 0xffffff90 │ │ │ │ │ + ldrd r4, [r4, r1] │ │ │ │ │ ldrd sl, [r3, #-104] @ 0xffffff98 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -427,47 +426,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ - ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ - ldrd r6, [r7, r9] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - ldrd r4, [r1, r9] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r8, [r3, #-48] @ 0xffffffd0 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd r4, [r5, r2] │ │ │ │ │ + ldrd sl, [r3, #-40] @ 0xffffffd8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r6, [r7, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -477,19 +476,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -497,18 +496,18 @@ │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r6, [sp, #160] @ 0xa0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -523,43 +522,43 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r4, ip] │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ + strd r0, [r5, ip] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ @@ -569,28 +568,28 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ - strd r0, [r6, lr] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ + strd r0, [r7, lr] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -600,28 +599,28 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #20] │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + ldr r8, [sp, #28] │ │ │ │ │ + strd r0, [r8, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ │ + mov r6, r8 │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r4, r8] │ │ │ │ │ + strd r0, [r6, r8] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ @@ -631,25 +630,24 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #32] │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r6, r9] │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ @@ -670,70 +668,69 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #540] @ b5c │ │ │ │ │ - ldr r3, [pc, #540] @ b60 │ │ │ │ │ + ldr r2, [pc, #572] @ b74 │ │ │ │ │ + ldr r3, [pc, #572] @ b78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #500] @ b5c │ │ │ │ │ - ldr r3, [pc, #500] @ b60 │ │ │ │ │ + ldr r2, [pc, #532] @ b74 │ │ │ │ │ + ldr r3, [pc, #532] @ b78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #36] @ 0x24 │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr lr, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr lr, [sp, #36] @ 0x24 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ + ldr sl, [sp, #28] │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r6, r4] │ │ │ │ │ + strd r0, [r7, r4] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ @@ -754,93 +751,102 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #252] @ b5c │ │ │ │ │ - ldr r3, [pc, #252] @ b60 │ │ │ │ │ + ldr r2, [pc, #288] @ b74 │ │ │ │ │ + ldr r3, [pc, #288] @ b78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #212] @ b5c │ │ │ │ │ - ldr r3, [pc, #212] @ b60 │ │ │ │ │ + ldr r2, [pc, #248] @ b74 │ │ │ │ │ + ldr r3, [pc, #248] @ b78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + mov r7, r1 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r2, r9] │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [r2, ip] │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + strd r0, [lr, r2] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr r9, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mov lr, r4 │ │ │ │ │ + ldr sl, [sp, #24] │ │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ │ add r3, r3, #112 @ 0x70 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - strd r0, [r7, r2] │ │ │ │ │ + ldr r8, [sp, #12] │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ ldr r1, [sp, #172] @ 0xac │ │ │ │ │ - add r3, r2, r1 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ add r3, r9, r1 │ │ │ │ │ + add r0, r8, r1 │ │ │ │ │ + str r3, [sp, #8] │ │ │ │ │ + add r3, r4, r1 │ │ │ │ │ + str r0, [sp, #12] │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ + add r3, r2, r1 │ │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ - add r0, r4, r1 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - bne 94 │ │ │ │ │ + bne 98 │ │ │ │ │ add sp, sp, #180 @ 0xb4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ │ │ │ │ │ -00000b64 : │ │ │ │ │ +00000b7c : │ │ │ │ │ fftw_codelet_t1_8(): │ │ │ │ │ - ldr r2, [pc, #12] @ b78 │ │ │ │ │ - ldr r1, [pc, #12] @ b7c │ │ │ │ │ + ldr r2, [pc, #12] @ b90 │ │ │ │ │ + ldr r1, [pc, #12] @ b94 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff488 │ │ │ │ │ + .word 0xfffff470 │ │ │ ├── t1_9.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6912 (bytes into file) │ │ │ │ │ + Start of section headers: 6944 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1b00: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1b20: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001234 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001510 000560 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 001268 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 001268 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 001268 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00126d 000008 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 001275 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001a70 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0012b5 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0012b5 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 0012e0 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 001460 0000ad 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001a88 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 001254 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001530 000560 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001288 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001288 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001288 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00128d 000008 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 001295 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 001a90 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 0012d5 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0012d5 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 001300 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 001480 0000ad 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 001aa8 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4632 FUNC LOCAL DEFAULT 1 t1_9 │ │ │ │ │ - 3: 00000064 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000098 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 000011ec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001218 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 0000122c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4664 FUNC LOCAL DEFAULT 1 t1_9 │ │ │ │ │ + 3: 00000074 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000000a8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 0000120c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001238 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 0000124c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 8 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 21: 00001218 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_9 │ │ │ │ │ + 21: 00001238 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t1_9 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,181 +1,181 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1510 contains 172 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1530 contains 172 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000064 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000068 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -00000118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000134 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000148 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000160 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000178 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000018c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001f8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000210 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000025c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000268 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000288 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000294 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002ec 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000318 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000370 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000038c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000430 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000044c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000460 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000478 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000490 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000510 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000528 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000540 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000554 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000568 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000580 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000598 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000600 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000061c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000634 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000648 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000654 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000670 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000684 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006bc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000714 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000075c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000804 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000081c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000834 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000848 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000884 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008f8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000090c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000924 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000093c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000950 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000096c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000097c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000994 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a1c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a50 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a68 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a88 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ab0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ae0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b20 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b54 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b6c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bf8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c0c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c1c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cc8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ce4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d30 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d4c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d78 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d94 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000da0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dbc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ddc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000df8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e2c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e40 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e60 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e90 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000eb0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ecc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ee0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f04 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f30 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f9c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fb8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ff0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001004 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001020 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001038 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000104c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001068 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001074 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001090 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010b0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010cc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001100 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001114 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001134 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001150 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001160 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001180 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000119c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001228 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -0000122c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000074 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000078 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +00000128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000144 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000158 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000170 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000188 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000019c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000208 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000220 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000238 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000026c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000278 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000298 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002fc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000318 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000328 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000037c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000398 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000043c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000046c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000484 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000049c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000508 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000051c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000534 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000054c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000560 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000574 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000058c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005a4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000600 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000060c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000628 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000640 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000654 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000660 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000067c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000690 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006ac 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000071c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000738 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000764 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000080c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000824 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000088c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008bc 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000900 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000914 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000092c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000944 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000958 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000974 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000984 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000099c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009c4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009dc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009ec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a24 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a40 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a58 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a70 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a90 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000aa4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ab8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000acc 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ae8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b28 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b3c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b5c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b74 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c14 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c24 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c64 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ca0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cd0 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d38 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d80 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d9c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000da8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dc4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000de4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e00 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e48 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e68 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e98 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eb8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ed4 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ee8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ef8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f38 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f88 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fa4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fc0 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fcc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fe0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ff8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000100c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001028 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001040 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001054 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001070 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000107c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001098 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010b8 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010d4 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001108 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000111c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000113c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000115c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000116c 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000118c 0000131c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011a8 0000141c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001248 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +0000124c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1a70 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1a90 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,39 +1,43 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t1_9(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ │ + ldr ip, [pc, #84] @ 74 │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ ldr r1, [sp, #340] @ 0x154 │ │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ │ - ldr ip, [pc, #68] @ 64 │ │ │ │ │ - cmp r3, r1 │ │ │ │ │ add ip, pc, ip │ │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ │ - bge 11e4 │ │ │ │ │ + cmp r3, r1 │ │ │ │ │ + bge 11f0 │ │ │ │ │ ldr r1, [sp, #344] @ 0x158 │ │ │ │ │ - ldr lr, [pc, #48] @ 68 │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + add r5, r2, r3, lsl #7 │ │ │ │ │ + ldr lr, [pc, #40] @ 78 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #288] @ 0x120 │ │ │ │ │ ldr ip, [ip, lr] │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ - add r5, r2, r3, lsl #7 │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ + str r5, [sp, #4] │ │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ │ mov r3, #0 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + ldr r1, [ip] │ │ │ │ │ str r1, [sp, #292] @ 0x124 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ - str r5, [sp, #4] │ │ │ │ │ - b a0 │ │ │ │ │ + b b0 │ │ │ │ │ .word 0x0000003c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0xa2cf5039 │ │ │ │ │ .word 0x3fe8836f │ │ │ │ │ .word 0x523c161d │ │ │ │ │ @@ -43,50 +47,50 @@ │ │ │ │ │ .word 0x8c811c17 │ │ │ │ │ .word 0x3fef838b │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ │ add lr, r3, r1 │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ ldrd r2, [r3, r1] │ │ │ │ │ add ip, r0, r1 │ │ │ │ │ add r1, r1, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + str lr, [sp, #8] │ │ │ │ │ + str ip, [sp, #12] │ │ │ │ │ strd r2, [sp, #112] @ 0x70 │ │ │ │ │ - add r3, r4, r4, lsl #1 │ │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - lsl r1, r3, #3 │ │ │ │ │ - add r5, lr, r3, lsl #3 │ │ │ │ │ - add r7, ip, r1 │ │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r4, [lr, r1] │ │ │ │ │ - ldrd r6, [ip, r1] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ + add r3, r3, r3, lsl #1 │ │ │ │ │ + lsl r3, r3, #3 │ │ │ │ │ + ldrd sl, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ + add r5, lr, r3 │ │ │ │ │ + add r9, ip, r3 │ │ │ │ │ + ldrd r6, [ip, r3] │ │ │ │ │ + str r3, [sp] │ │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r4, [lr, r3] │ │ │ │ │ + str r9, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ ldrd r8, [r1, #-96] @ 0xffffffa0 │ │ │ │ │ - ldrd sl, [r1, #-88] @ 0xffffffa8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - str lr, [sp, #8] │ │ │ │ │ - str ip, [sp, #12] │ │ │ │ │ strd r4, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -96,47 +100,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r4, [r5, r3] │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r9, [sp, #80] @ 0x50 │ │ │ │ │ ldrd sl, [r1, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r4, [r5, r3] │ │ │ │ │ + ldrd r6, [r9, r3] │ │ │ │ │ + ldrd r8, [r1, #-48] @ 0xffffffd0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -146,19 +150,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -168,97 +172,96 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-476] @ 8c │ │ │ │ │ - ldr r3, [pc, #-476] @ 90 │ │ │ │ │ + ldr r2, [pc, #-476] @ 9c │ │ │ │ │ + ldr r3, [pc, #-476] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r8, [sp, #32] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-520] @ 8c │ │ │ │ │ - ldr r3, [pc, #-520] @ 90 │ │ │ │ │ + ldr r2, [pc, #-520] @ 9c │ │ │ │ │ + ldr r3, [pc, #-520] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r3, [pc, #-560] @ 94 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-564] @ a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #256 @ 0x100 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #-628] @ 94 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-632] @ a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - add r7, lr, r4, lsl #4 │ │ │ │ │ - lsl r5, r4, #4 │ │ │ │ │ - str r7, [sp, #24] │ │ │ │ │ - mov r7, r5 │ │ │ │ │ + lsl r7, r4, #4 │ │ │ │ │ + add r5, lr, r7 │ │ │ │ │ + ldrd sl, [r1, #-104] @ 0xffffff98 │ │ │ │ │ add r8, ip, r7 │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ + str r5, [sp, #24] │ │ │ │ │ + ldrd r4, [lr, r7] │ │ │ │ │ str r8, [sp, #32] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ str r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-112] @ 0xffffff90 │ │ │ │ │ - ldrd sl, [r1, #-104] @ 0xffffff98 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ + ldrd r6, [r7, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -268,51 +271,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - add r9, r5, r3 │ │ │ │ │ - add r6, r8, r3 │ │ │ │ │ + ldr r8, [sp, #32] │ │ │ │ │ + add r6, r5, r3 │ │ │ │ │ ldrd r4, [r5, r3] │ │ │ │ │ - str r9, [sp, #92] @ 0x5c │ │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ │ + add sl, r8, r3 │ │ │ │ │ + str r6, [sp, #92] @ 0x5c │ │ │ │ │ + mov r0, r4 │ │ │ │ │ ldrd r6, [r8, r3] │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [r1, #-64] @ 0xffffffc0 │ │ │ │ │ + str sl, [sp, #280] @ 0x118 │ │ │ │ │ ldrd sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -322,49 +325,49 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r9, [sp, #92] @ 0x5c │ │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ │ - ldrd r4, [r9, r3] │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr r6, [sp, #92] @ 0x5c │ │ │ │ │ + ldr sl, [sp, #280] @ 0x118 │ │ │ │ │ ldrd r8, [r1, #-16] │ │ │ │ │ - ldrd sl, [r1, #-8] │ │ │ │ │ + ldrd r4, [r6, r3] │ │ │ │ │ + ldrd r6, [sl, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd sl, [r1, #-8] │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -372,76 +375,76 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd sl, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-1324] @ 94 │ │ │ │ │ + ldr r3, [pc, #-1320] @ a4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1396] @ 8c │ │ │ │ │ - ldr r3, [pc, #-1396] @ 90 │ │ │ │ │ + ldr r2, [pc, #-1392] @ 9c │ │ │ │ │ + ldr r3, [pc, #-1392] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -457,22 +460,22 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1480] @ 8c │ │ │ │ │ - ldr r3, [pc, #-1480] @ 90 │ │ │ │ │ + ldr r2, [pc, #-1476] @ 9c │ │ │ │ │ + ldr r3, [pc, #-1476] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-1484] @ 94 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #-1488] @ a4 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ @@ -491,41 +494,40 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - lsl r5, r4, #3 │ │ │ │ │ - mov r9, r5 │ │ │ │ │ - add sl, lr, r4, lsl #3 │ │ │ │ │ + lsl r9, r4, #3 │ │ │ │ │ + add sl, lr, r9 │ │ │ │ │ add fp, ip, r9 │ │ │ │ │ ldrd r6, [ip, r9] │ │ │ │ │ - ldrd r4, [r5, lr] │ │ │ │ │ + ldrd r4, [lr, r9] │ │ │ │ │ str sl, [sp, #40] @ 0x28 │ │ │ │ │ str fp, [sp, #48] @ 0x30 │ │ │ │ │ str r9, [sp, #64] @ 0x40 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r4, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r8, [r1, #-128] @ 0xffffff80 │ │ │ │ │ ldrd sl, [r1, #-120] @ 0xffffff88 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -535,51 +537,51 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ ldr sl, [sp, #40] @ 0x28 │ │ │ │ │ ldr r6, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r4, [sl, r3] │ │ │ │ │ + ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ add fp, sl, r3 │ │ │ │ │ - add sl, r6, r3 │ │ │ │ │ + ldrd r4, [sl, r3] │ │ │ │ │ + add r7, r6, r3 │ │ │ │ │ str fp, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ - str sl, [sp, #104] @ 0x68 │ │ │ │ │ - strd r4, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ - ldrd r8, [r1, #-80] @ 0xffffffb0 │ │ │ │ │ ldrd sl, [r1, #-72] @ 0xffffffb8 │ │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldrd r6, [r6, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -589,47 +591,47 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ - ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r4, [fp, r3] │ │ │ │ │ - ldrd r6, [sl, r3] │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ - mov r0, r4 │ │ │ │ │ + ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r4, [fp, r3] │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ ldrd r8, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ ldrd sl, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ + mov r1, r5 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r5 │ │ │ │ │ - strd r4, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -639,75 +641,75 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2248] @ 94 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r3, [pc, #-2248] @ a4 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2324] @ 8c │ │ │ │ │ - ldr r3, [pc, #-2324] @ 90 │ │ │ │ │ + ldr r2, [pc, #-2316] @ 9c │ │ │ │ │ + ldr r3, [pc, #-2316] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -722,22 +724,22 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2404] @ 8c │ │ │ │ │ - ldr r3, [pc, #-2404] @ 90 │ │ │ │ │ + ldr r2, [pc, #-2396] @ 9c │ │ │ │ │ + ldr r3, [pc, #-2396] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-2408] @ 94 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r3, [pc, #-2408] @ a4 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ @@ -761,125 +763,125 @@ │ │ │ │ │ ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ strd sl, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2536] @ 8c │ │ │ │ │ - ldr r3, [pc, #-2536] @ 90 │ │ │ │ │ + ldr r2, [pc, #-2528] @ 9c │ │ │ │ │ + ldr r3, [pc, #-2528] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2580] @ 94 │ │ │ │ │ + ldr r3, [pc, #-2572] @ a4 │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, r6] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [r7, r6] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #8] │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ strd r0, [lr, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2740] @ 8c │ │ │ │ │ - ldr r3, [pc, #-2740] @ 90 │ │ │ │ │ + ldr r2, [pc, #-2732] @ 9c │ │ │ │ │ + ldr r3, [pc, #-2732] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [pc, #-2788] @ 94 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r3, [pc, #-2788] @ a4 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ │ strd r0, [r2, r6] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r2, r9] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ @@ -889,48 +891,48 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3004] @ 6c │ │ │ │ │ - ldr r3, [pc, #-3004] @ 70 │ │ │ │ │ + ldr r2, [pc, #-2996] @ 7c │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r3, [pc, #-3004] @ 80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3016] @ 74 │ │ │ │ │ - ldr r3, [pc, #-3016] @ 78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #-3020] @ 84 │ │ │ │ │ + ldr r3, [pc, #-3020] @ 88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3052] @ 7c │ │ │ │ │ - ldr r3, [pc, #-3052] @ 80 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-3056] @ 8c │ │ │ │ │ + ldr r3, [pc, #-3056] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3068] @ 84 │ │ │ │ │ - ldr r3, [pc, #-3068] @ 88 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr r2, [pc, #-3068] @ 94 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #-3076] @ 98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -939,58 +941,58 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3172] @ 8c │ │ │ │ │ - ldr r3, [pc, #-3172] @ 90 │ │ │ │ │ + ldr r2, [pc, #-3164] @ 9c │ │ │ │ │ + ldr r3, [pc, #-3164] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3216] @ 6c │ │ │ │ │ - ldr r3, [pc, #-3216] @ 70 │ │ │ │ │ + ldr r2, [pc, #-3208] @ 7c │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r3, [pc, #-3216] @ 80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3228] @ 74 │ │ │ │ │ - ldr r3, [pc, #-3228] @ 78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r2, [pc, #-3232] @ 84 │ │ │ │ │ + ldr r3, [pc, #-3232] @ 88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3264] @ 7c │ │ │ │ │ - ldr r3, [pc, #-3264] @ 80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-3264] @ 8c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3272] @ 90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3284] @ 84 │ │ │ │ │ - ldr r3, [pc, #-3284] @ 88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #-3288] @ 94 │ │ │ │ │ + ldr r3, [pc, #-3288] @ 98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -999,50 +1001,50 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3348] @ 8c │ │ │ │ │ - ldr r3, [pc, #-3348] @ 90 │ │ │ │ │ + ldr r2, [pc, #-3340] @ 9c │ │ │ │ │ + ldr r3, [pc, #-3340] @ a0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r4, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ - ldr r3, [pc, #-3456] @ 94 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-3456] @ a4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1050,26 +1052,26 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp] │ │ │ │ │ - ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr fp, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [pc, #892] @ 11ec │ │ │ │ │ mov r2, #0 │ │ │ │ │ mov r9, sl │ │ │ │ │ + ldr r3, [pc, #908] @ 120c │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -1100,48 +1102,48 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #756] @ 11f0 │ │ │ │ │ - ldr r3, [pc, #756] @ 11f4 │ │ │ │ │ + ldr r2, [pc, #780] @ 1210 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r3, [pc, #772] @ 1214 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #744] @ 11f8 │ │ │ │ │ - ldr r3, [pc, #744] @ 11fc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r2, [pc, #756] @ 1218 │ │ │ │ │ + ldr r3, [pc, #756] @ 121c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #708] @ 1200 │ │ │ │ │ - ldr r3, [pc, #708] @ 1204 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #720] @ 1220 │ │ │ │ │ + ldr r3, [pc, #720] @ 1224 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #692] @ 1208 │ │ │ │ │ - ldr r3, [pc, #692] @ 120c │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr r2, [pc, #708] @ 1228 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #700] @ 122c │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1150,58 +1152,58 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #588] @ 1210 │ │ │ │ │ - ldr r3, [pc, #588] @ 1214 │ │ │ │ │ + ldr r2, [pc, #612] @ 1230 │ │ │ │ │ + ldr r3, [pc, #612] @ 1234 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #544] @ 11f0 │ │ │ │ │ - ldr r3, [pc, #544] @ 11f4 │ │ │ │ │ + ldr r2, [pc, #568] @ 1210 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r3, [pc, #560] @ 1214 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #532] @ 11f8 │ │ │ │ │ - ldr r3, [pc, #532] @ 11fc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r2, [pc, #544] @ 1218 │ │ │ │ │ + ldr r3, [pc, #544] @ 121c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #496] @ 1200 │ │ │ │ │ - ldr r3, [pc, #496] @ 1204 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #512] @ 1220 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #504] @ 1224 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #476] @ 1208 │ │ │ │ │ - ldr r3, [pc, #476] @ 120c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [pc, #488] @ 1228 │ │ │ │ │ + ldr r3, [pc, #488] @ 122c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1210,50 +1212,50 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #412] @ 1210 │ │ │ │ │ - ldr r3, [pc, #412] @ 1214 │ │ │ │ │ + ldr r2, [pc, #436] @ 1230 │ │ │ │ │ + ldr r3, [pc, #436] @ 1234 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r4, [sp, #48] @ 0x30 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ - ldr r3, [pc, #260] @ 11ec │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #276] @ 120c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1261,25 +1263,26 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp] │ │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [r2, sl] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + ldr ip, [sp, #92] @ 0x5c │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #24] │ │ │ │ │ - ldr r3, [pc, #168] @ 11ec │ │ │ │ │ mov r2, #0 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + ldr r3, [pc, #184] @ 120c │ │ │ │ │ strd r0, [r5, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ @@ -1291,57 +1294,62 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [r3, sl] │ │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ │ - ldr r2, [sp, #340] @ 0x154 │ │ │ │ │ - strd r0, [r3, sl] │ │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ │ + ldr sl, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r2, [sp, #340] @ 0x154 │ │ │ │ │ eor r3, r4, r3 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ add r3, r6, r3 │ │ │ │ │ - str r3, [sp, #20] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ add r3, r1, #128 @ 0x80 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 98 │ │ │ │ │ + bne a8 │ │ │ │ │ add sp, sp, #300 @ 0x12c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x3fe00000 │ │ │ │ │ .word 0x7e0b738a │ │ │ │ │ .word 0x3fc63a1a │ │ │ │ │ .word 0x8c811c17 │ │ │ │ │ .word 0x3fef838b │ │ │ │ │ .word 0x748a0bf5 │ │ │ │ │ .word 0x3fd5e3a8 │ │ │ │ │ .word 0x42522d1c │ │ │ │ │ .word 0x3fee11f6 │ │ │ │ │ .word 0xe8584caa │ │ │ │ │ .word 0x3febb67a │ │ │ │ │ │ │ │ │ │ -00001218 : │ │ │ │ │ +00001238 : │ │ │ │ │ fftw_codelet_t1_9(): │ │ │ │ │ - ldr r2, [pc, #12] @ 122c │ │ │ │ │ - ldr r1, [pc, #12] @ 1230 │ │ │ │ │ + ldr r2, [pc, #12] @ 124c │ │ │ │ │ + ldr r1, [pc, #12] @ 1250 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffedd4 │ │ │ │ │ + .word 0xffffedb4 │ │ │ ├── t2_10.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 7480 (bytes into file) │ │ │ │ │ + Start of section headers: 7516 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x1d38: │ │ │ │ │ +There are 14 section headers, starting at offset 0x1d5c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 001390 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001678 000630 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0013c4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0013c4 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0013c4 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0013ca 000010 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0013da 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001ca8 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00141a 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00141a 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001448 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0015c8 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001cc0 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0013b4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00169c 000630 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0013e8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0013e8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0013e8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0013ee 000010 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0013fe 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 001ccc 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00143e 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00143e 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00146c 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0015ec 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 001ce4 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4980 FUNC LOCAL DEFAULT 1 t2_10 │ │ │ │ │ - 3: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000090 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001358 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001374 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00001388 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 5016 FUNC LOCAL DEFAULT 1 t2_10 │ │ │ │ │ + 3: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 000000a0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 0000137c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001398 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 000013ac 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 16 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 21: 00001374 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_10 │ │ │ │ │ + 21: 00001398 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_10 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,207 +1,207 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1678 contains 198 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x169c contains 198 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000006c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000070 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000010c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000140 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000158 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000170 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000184 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000210 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000224 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000250 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000264 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000027c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000290 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000310 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000033c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000350 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000368 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000384 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000398 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000040c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000424 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000043c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000450 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000484 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000049c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004b0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000504 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000530 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000544 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000056c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000584 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000598 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000608 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000620 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000634 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000648 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000660 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000674 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000710 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000724 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000738 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000007c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000080 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000100 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000150 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000168 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000180 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000194 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000020c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000220 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000234 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000260 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000274 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000030c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000320 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000334 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000034c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000360 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000378 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000394 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003a8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000408 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000041c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000434 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000044c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000460 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000480 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000494 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000500 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000514 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000540 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000554 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000057c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000594 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000618 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000630 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000644 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000658 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000670 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000684 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000070c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000720 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000734 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000748 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000076c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000784 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000808 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000820 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000844 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000086c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000888 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000089c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000091c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000930 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000944 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000095c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000970 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009cc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ad8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000af4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b08 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b1c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b38 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b80 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b94 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bc8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bdc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000be8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bfc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c24 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c3c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c50 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c9c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cfc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d24 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d40 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d68 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d84 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000db8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dd0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000df8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000077c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000794 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007cc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000804 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000818 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000830 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000854 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000880 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000898 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000914 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000092c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000940 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000954 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000980 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a20 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a74 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ad0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ae8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b04 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b18 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b2c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b48 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b60 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b74 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b90 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ba4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bbc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bd8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c34 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c4c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c60 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ce4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d20 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d94 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dbc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000df8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000e08 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e1c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e68 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ea0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ec8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000edc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f20 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f34 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f7c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fc8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e18 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e78 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000eb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ec4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ed8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f00 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f1c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f30 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f44 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f60 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f8c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fb0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fc8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000fd8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ff0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000100c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001028 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000103c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001058 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001074 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001088 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000109c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010c8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010e4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010f8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000110c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001128 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001154 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001160 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001178 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001190 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fe8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001000 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000101c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001038 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000104c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001068 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001084 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001098 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010ac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001108 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000111c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001138 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001164 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001170 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001188 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000011b0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001210 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000122c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000125c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001270 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001288 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012a4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012d4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012f0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000130c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001384 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00001388 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000011c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011d4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000120c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001220 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000123c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001258 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000126c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001280 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001298 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012e4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001300 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000131c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013a8 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000013ac 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1ca8 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1ccc contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,100 +1,104 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_10(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #324 @ 0x144 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r3 │ │ │ │ │ - str r1, [sp, #304] @ 0x130 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #324 @ 0x144 │ │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ │ + str r0, [sp, #108] @ 0x6c │ │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ │ ldr r1, [sp, #364] @ 0x16c │ │ │ │ │ - ldr lr, [pc, #76] @ 6c │ │ │ │ │ + ldr lr, [pc, #72] @ 7c │ │ │ │ │ cmp r3, r1 │ │ │ │ │ add lr, pc, lr │ │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ │ - bge 1350 │ │ │ │ │ + bge 1360 │ │ │ │ │ ldr r1, [sp, #368] @ 0x170 │ │ │ │ │ - ldr r4, [pc, #56] @ 70 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #52] @ 80 │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #312] @ 0x138 │ │ │ │ │ ldr lr, [lr, r4] │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ str r3, [sp, #308] @ 0x134 │ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ │ add r3, r2, r3, lsl #4 │ │ │ │ │ ldr r1, [lr] │ │ │ │ │ str r3, [sp, #12] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #316] @ 0x13c │ │ │ │ │ str r3, [sp, #8] │ │ │ │ │ - str ip, [sp, #4] │ │ │ │ │ - b 98 │ │ │ │ │ - .word 0x00000044 │ │ │ │ │ + str r1, [sp, #316] @ 0x13c │ │ │ │ │ + b a8 │ │ │ │ │ + .word 0x00000040 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #308] @ 0x134 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ - ldrd r6, [ip, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ │ + ldrd r4, [ip, #-40] @ 0xffffffd8 │ │ │ │ │ add sl, r2, r1 │ │ │ │ │ + ldrd r6, [ip, #-24] @ 0xffffffe8 │ │ │ │ │ add fp, r3, r1 │ │ │ │ │ - ldrd r2, [ip, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r0, [ip, #-48] @ 0xffffffd0 │ │ │ │ │ - ldrd r4, [ip, #-40] @ 0xffffffd8 │ │ │ │ │ + ldrd r2, [ip, #-32] @ 0xffffffe0 │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ mov r6, r2 │ │ │ │ │ mov r7, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r8, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -110,141 +114,141 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ ldrd r6, [r3, #-16] │ │ │ │ │ ldrd r8, [r3, #-8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -252,85 +256,85 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r8, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r6, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ │ ldr ip, [sp, #304] @ 0x130 │ │ │ │ │ ldrd r2, [r2, r1] │ │ │ │ │ ldrd r4, [ip, r1] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ strd r2, [sp, #176] @ 0xb0 │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r4, [sp, #80] @ 0x50 │ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ │ lsl ip, r3, #3 │ │ │ │ │ ldrd r8, [sl, ip] │ │ │ │ │ + str ip, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r6, [fp, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str ip, [sp, #104] @ 0x68 │ │ │ │ │ - strd r4, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ @@ -347,181 +351,181 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ lsl r5, r3, #5 │ │ │ │ │ ldrd r6, [sl, r5] │ │ │ │ │ str r5, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [fp, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [fp, r5] │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ lsl ip, r3, #3 │ │ │ │ │ ldrd r6, [sl, ip] │ │ │ │ │ + str ip, [sp, #24] │ │ │ │ │ ldrd r8, [fp, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str ip, [sp, #24] │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ add r3, ip, r3 │ │ │ │ │ lsl r4, r3, #3 │ │ │ │ │ ldrd r6, [sl, r4] │ │ │ │ │ str r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [fp, r4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [fp, r4] │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ add r8, r3, r3, lsl #1 │ │ │ │ │ str r8, [sp, #96] @ 0x60 │ │ │ │ │ lsl r8, r8, #4 │ │ │ │ │ ldrd r6, [sl, r8] │ │ │ │ │ str r8, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r8, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [r8, fp] │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -534,61 +538,61 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #192] @ 0xc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r8, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r6, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -601,218 +605,218 @@ │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r4, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ lsl r9, r3, #4 │ │ │ │ │ ldrd r6, [sl, r9] │ │ │ │ │ str r9, [sp, #32] │ │ │ │ │ + ldrd r8, [r9, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r9, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ ldrd r6, [sl, r1] │ │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [fp, r1] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ sub r3, ip, r3 │ │ │ │ │ lsl lr, r3, #3 │ │ │ │ │ ldrd r6, [sl, lr] │ │ │ │ │ + str lr, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [fp, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str lr, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ lsl r9, r3, #6 │ │ │ │ │ ldrd r6, [sl, r9] │ │ │ │ │ str r9, [sp, #16] │ │ │ │ │ + ldrd r8, [r9, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [r9, fp] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ strd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ @@ -853,16 +857,16 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ strd r4, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -878,29 +882,29 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2932] @ 74 │ │ │ │ │ - ldr r3, [pc, #-2932] @ 78 │ │ │ │ │ + ldr r2, [pc, #-2932] @ 84 │ │ │ │ │ + ldr r3, [pc, #-2932] @ 88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r3, [pc, #-2968] @ 7c │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2972] @ 8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -913,66 +917,66 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3036] @ 80 │ │ │ │ │ - ldr r3, [pc, #-3036] @ 84 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3044] @ 90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3052] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3056] @ 88 │ │ │ │ │ - ldr r3, [pc, #-3056] @ 8c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3064] @ 98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3072] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3112] @ 80 │ │ │ │ │ - ldr r3, [pc, #-3112] @ 84 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-3120] @ 90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-3128] @ 94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3132] @ 88 │ │ │ │ │ - ldr r3, [pc, #-3132] @ 8c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-3140] @ 98 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-3148] @ 9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ @@ -1007,37 +1011,37 @@ │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ ldr ip, [sp, #24] │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ ldrd r6, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1440] @ 1358 │ │ │ │ │ - ldr r3, [pc, #1440] @ 135c │ │ │ │ │ + ldr r2, [pc, #1460] @ 137c │ │ │ │ │ + ldr r3, [pc, #1460] @ 1380 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r3, [pc, #1400] @ 1360 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1416] @ 1384 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1048,66 +1052,66 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1340] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1340] @ 1368 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1352] @ 1388 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1344] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1320] @ 136c │ │ │ │ │ - ldr r3, [pc, #1320] @ 1370 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1332] @ 1390 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1324] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1264] @ 1364 │ │ │ │ │ - ldr r3, [pc, #1264] @ 1368 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1276] @ 1388 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1268] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1244] @ 136c │ │ │ │ │ - ldr r3, [pc, #1244] @ 1370 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1256] @ 1390 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1248] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [fp, lr] │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ @@ -1141,111 +1145,111 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ ldrd r4, [r3] │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #976] @ 1358 │ │ │ │ │ - ldr r3, [pc, #976] @ 135c │ │ │ │ │ + ldr r2, [pc, #996] @ 137c │ │ │ │ │ + ldr r3, [pc, #996] @ 1380 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [pc, #936] @ 1360 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #952] @ 1384 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #872] @ 1364 │ │ │ │ │ - ldr r3, [pc, #872] @ 1368 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #884] @ 1388 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #876] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #852] @ 136c │ │ │ │ │ - ldr r3, [pc, #852] @ 1370 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #864] @ 1390 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #856] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #796] @ 1364 │ │ │ │ │ - ldr r3, [pc, #796] @ 1368 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #808] @ 1388 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #800] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #776] @ 136c │ │ │ │ │ - ldr r3, [pc, #776] @ 1370 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #788] @ 1390 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #780] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #108] @ 0x6c │ │ │ │ │ ldr ip, [sp, #8] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #108] @ 0x6c │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ @@ -1256,16 +1260,16 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1279,39 +1283,39 @@ │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #16] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #504] @ 1358 │ │ │ │ │ - ldr r3, [pc, #504] @ 135c │ │ │ │ │ + ldr r2, [pc, #524] @ 137c │ │ │ │ │ + ldr r3, [pc, #524] @ 1380 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r3, [pc, #464] @ 1360 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #480] @ 1384 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1322,50 +1326,50 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #404] @ 1364 │ │ │ │ │ - ldr r3, [pc, #404] @ 1368 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #416] @ 1388 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #408] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #384] @ 136c │ │ │ │ │ - ldr r3, [pc, #384] @ 1370 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #396] @ 1390 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #388] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #328] @ 1364 │ │ │ │ │ - ldr r3, [pc, #328] @ 1368 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldr r2, [pc, #340] @ 1388 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #332] @ 138c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #308] @ 136c │ │ │ │ │ - ldr r3, [pc, #308] @ 1370 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #320] @ 1390 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #312] @ 1394 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1375,16 +1379,16 @@ │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r2, [sp, #304] @ 0x130 │ │ │ │ │ ldr sl, [sp, #8] │ │ │ │ │ strd r0, [r2, sl] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -1395,16 +1399,16 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [fp, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [fp, lr] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -1418,43 +1422,48 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #316] @ 0x13c │ │ │ │ │ ldr r9, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #316] @ 0x13c │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ eor r2, r3, r2 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ ldr r2, [sp, #312] @ 0x138 │ │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ add r2, sl, r2 │ │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ │ str r2, [sp, #8] │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ ldr r2, [sp, #364] @ 0x16c │ │ │ │ │ - ldr r3, [sp, #308] @ 0x134 │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - bne 90 │ │ │ │ │ + bne a0 │ │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ │ │ │ │ │ -00001374 : │ │ │ │ │ +00001398 : │ │ │ │ │ fftw_codelet_t2_10(): │ │ │ │ │ - ldr r2, [pc, #12] @ 1388 │ │ │ │ │ - ldr r1, [pc, #12] @ 138c │ │ │ │ │ + ldr r2, [pc, #12] @ 13ac │ │ │ │ │ + ldr r1, [pc, #12] @ 13b0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffec78 │ │ │ │ │ + .word 0xffffec54 │ │ │ ├── t2_16.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 11888 (bytes into file) │ │ │ │ │ + Start of section headers: 11920 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x2e70: │ │ │ │ │ +There are 14 section headers, starting at offset 0x2e90: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 002154 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 002440 0009a0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 002188 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 002188 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 002188 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00218e 000014 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0021a2 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 002de0 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0021e2 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0021e2 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 002210 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 002390 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 002df8 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 002174 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 002460 0009a0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0021a8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0021a8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0021a8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0021ae 000014 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0021c2 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 002e00 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 002202 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 002202 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 002230 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0023b0 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 002e18 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 8504 FUNC LOCAL DEFAULT 1 t2_16 │ │ │ │ │ - 3: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000074 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00002120 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002138 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 0000214c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 8536 FUNC LOCAL DEFAULT 1 t2_16 │ │ │ │ │ + 3: 0000007c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000084 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002140 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002158 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 0000216c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 20 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 21: 00002138 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_16 │ │ │ │ │ + 21: 00002158 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_16 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,317 +1,317 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x2440 contains 308 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x2460 contains 308 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000006c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000070 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000134 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000014c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000164 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000017c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000208 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000025c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000270 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000284 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000298 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002c8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000300 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000330 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000354 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000368 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000037c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000039c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003b0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000400 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000418 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000430 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000448 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000464 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000047c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000490 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000050c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000528 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000544 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000590 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000600 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000061c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000063c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000658 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000674 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000700 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000071c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000075c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000774 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007cc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000808 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000824 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000840 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000884 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008fc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000928 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000940 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000954 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000096c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000984 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000998 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009b8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a04 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a20 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a3c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000adc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b44 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ba0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bbc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bd0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c08 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c20 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c88 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ca0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ccc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000007c 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000080 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000010c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000144 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000015c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000174 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000018c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000218 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000230 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000026c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000294 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002d8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000300 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000310 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000340 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000364 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000378 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000038c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000410 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000440 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000474 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000048c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000500 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000534 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000550 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000059c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000060c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000628 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000648 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000664 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000680 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006f8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000070c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000728 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000073c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000768 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000780 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000794 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000814 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000830 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000084c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000890 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000908 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000934 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000094c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000960 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000978 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000990 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a48 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000acc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b94 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bc8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bdc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bf8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c14 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c94 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d3c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000d58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000d88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000de8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000db8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000e00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e80 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ec4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000edc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ef8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f1c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f30 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f4c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fc8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e30 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e84 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000eb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ec8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ee4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f00 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f24 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f38 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f7c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f98 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fcc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000fe4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000ff8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001014 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001030 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001048 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001070 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001088 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000109c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001114 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001138 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000114c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001164 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001180 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001194 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001204 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001218 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001234 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001248 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000127c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000107c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001094 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001128 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000114c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001160 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001178 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001194 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011a8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001204 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001218 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000122c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001248 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000125c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001294 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001300 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000131c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001340 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001358 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001304 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001318 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001334 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001358 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001370 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000139c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001388 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000013b4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001408 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000141c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013cc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001404 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001420 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001434 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001450 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000146c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001484 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000144c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001468 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001484 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000149c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014b4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000014f4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001500 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000151c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001538 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001554 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001574 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001590 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001608 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001624 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000163c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001658 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000166c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001684 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000016ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001704 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000172c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001748 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001768 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001788 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017b4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017d4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001810 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001824 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001840 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001858 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000150c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001534 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001550 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000156c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000158c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001600 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000161c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001638 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001650 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000166c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001680 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001698 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016e0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016fc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001714 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000173c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001758 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001778 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001798 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017e4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001804 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001820 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001834 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001850 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001868 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001884 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018a0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018b8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018f4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001910 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000191c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001938 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001944 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000195c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001978 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001994 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019e0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a04 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a20 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a40 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a60 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a84 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001aa4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ac4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ae0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001afc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b24 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b3c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b94 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bc4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bf0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c30 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c44 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c60 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c7c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cc0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001cf8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d28 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d44 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d5c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d80 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d9c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dbc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ddc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e04 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e24 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e44 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e60 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e74 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e90 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ea8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eb8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ed4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ef0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f08 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f18 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f2c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f48 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f64 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f7c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f98 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fb4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fd0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fe8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000200c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002028 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002048 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002068 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002090 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020b0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002148 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -0000214c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00001878 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001894 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018b0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001904 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001920 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000192c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001948 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001954 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000196c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001988 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019a4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019cc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019f0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a14 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a30 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a70 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a94 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ab4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ad4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001af0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b34 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b4c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b60 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ba4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bbc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c00 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c54 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c70 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c8c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ca4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cd0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d1c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d38 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d6c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dcc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e14 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e34 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e70 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e84 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ea0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ec8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ee4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f00 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f18 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f28 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f3c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f58 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f74 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f8c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fa8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fc4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fe0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ff8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000201c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002034 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002054 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002074 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000209c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002168 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +0000216c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x2de0 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x2e00 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,1612 +1,1617 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_16(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #500 @ 0x1f4 │ │ │ │ │ - ldr r4, [sp, #540] @ 0x21c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r1 │ │ │ │ │ - ldr r1, [sp, #536] @ 0x218 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #500 @ 0x1f4 │ │ │ │ │ mov lr, r0 │ │ │ │ │ - ldr r0, [pc, #76] @ 6c │ │ │ │ │ + ldr r1, [sp, #536] @ 0x218 │ │ │ │ │ + ldr r4, [sp, #540] @ 0x21c │ │ │ │ │ + ldr r0, [pc, #76] @ 7c │ │ │ │ │ cmp r1, r4 │ │ │ │ │ add r0, pc, r0 │ │ │ │ │ - bge 2118 │ │ │ │ │ + bge 2124 │ │ │ │ │ ldr r4, [sp, #544] @ 0x220 │ │ │ │ │ add r1, r1, #1 │ │ │ │ │ + add r2, r2, r1, lsl #6 │ │ │ │ │ lsl r4, r4, #3 │ │ │ │ │ str r4, [sp, #488] @ 0x1e8 │ │ │ │ │ - ldr r4, [pc, #48] @ 70 │ │ │ │ │ - add r2, r2, r1, lsl #6 │ │ │ │ │ + ldr r4, [pc, #44] @ 80 │ │ │ │ │ ldr r0, [r0, r4] │ │ │ │ │ - str r2, [sp, #28] │ │ │ │ │ - ldr r0, [r0] │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, #0 │ │ │ │ │ - str r0, [sp, #492] @ 0x1ec │ │ │ │ │ + str r2, [sp, #20] │ │ │ │ │ + ldr r0, [r0] │ │ │ │ │ + str lr, [sp, #124] @ 0x7c │ │ │ │ │ + str ip, [sp, #480] @ 0x1e0 │ │ │ │ │ str r1, [sp, #484] @ 0x1e4 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - str lr, [sp, #128] @ 0x80 │ │ │ │ │ - str ip, [sp, #132] @ 0x84 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ - b 7c │ │ │ │ │ + str r0, [sp, #492] @ 0x1ec │ │ │ │ │ + b 8c │ │ │ │ │ .word 0x00000044 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ - add r1, r2, r5 │ │ │ │ │ - add r3, r3, r5 │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ │ ldrd r8, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ - str r3, [sp] │ │ │ │ │ - str r1, [sp, #8] │ │ │ │ │ - ldrd r2, [r7, #-48] @ 0xffffffd0 │ │ │ │ │ + add r1, r2, r4 │ │ │ │ │ + add fp, r3, r4 │ │ │ │ │ + str r1, [sp] │ │ │ │ │ ldrd r0, [r7, #-64] @ 0xffffffc0 │ │ │ │ │ + str fp, [sp, #4] │ │ │ │ │ + ldrd r2, [r7, #-48] @ 0xffffffd0 │ │ │ │ │ + strd r8, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r4, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - strd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r2 │ │ │ │ │ mov r9, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - strd r6, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ ldrd r8, [r7, #-24] @ 0xffffffe8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #16] │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [sp, #32] │ │ │ │ │ + ldrd r4, [sp, #24] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [r7, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r6 │ │ │ │ │ - mov r9, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #56] @ 0x38 │ │ │ │ │ + mov r8, r6 │ │ │ │ │ + mov r9, r7 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #8] │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ ldrd r2, [r7, #-16] │ │ │ │ │ ldrd r6, [r7, #-8] │ │ │ │ │ mov r8, r2 │ │ │ │ │ + mov r9, r3 │ │ │ │ │ mov sl, r6 │ │ │ │ │ mov fp, r7 │ │ │ │ │ - ldrd r6, [sp, #32] │ │ │ │ │ - mov r9, r3 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r6, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd sl, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ + strd sl, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd sl, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r8, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd sl, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - ldr ip, [sp, #132] @ 0x84 │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd sl, [r2, r5] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [ip, r5] │ │ │ │ │ - strd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - lsl lr, ip, #6 │ │ │ │ │ - ldrd r8, [r1, lr] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ + ldr ip, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldrd sl, [r2, r4] │ │ │ │ │ + ldrd r4, [r4, ip] │ │ │ │ │ + strd r4, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + lsl ip, r5, #6 │ │ │ │ │ + ldrd r8, [r1, ip] │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + ldrd r6, [r3, ip] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str lr, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #136] @ 0x88 │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - lsl r9, fp, #5 │ │ │ │ │ - str r9, [sp, #136] @ 0x88 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ - add lr, r3, r9 │ │ │ │ │ - add r4, r1, fp, lsl #5 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + lsl lr, r5, #5 │ │ │ │ │ + add r6, r1, lr │ │ │ │ │ + add r9, fp, lr │ │ │ │ │ + str lr, [sp, #128] @ 0x80 │ │ │ │ │ + str r6, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r6, [r1, lr] │ │ │ │ │ + str r9, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r8, [fp, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ - str lr, [sp, #152] @ 0x98 │ │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r8, [r4, ip] │ │ │ │ │ - ldrd r6, [lr, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r8, [r6, ip] │ │ │ │ │ + ldrd r6, [r2, ip] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - lsl lr, fp, #4 │ │ │ │ │ - str lr, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r6, r1, fp, lsl #4 │ │ │ │ │ - str r6, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - add r4, r3, lr │ │ │ │ │ - ldrd r8, [r3, lr] │ │ │ │ │ + lsl lr, r5, #4 │ │ │ │ │ + ldrd r6, [r3, lr] │ │ │ │ │ + add r1, r3, lr │ │ │ │ │ + add r9, fp, lr │ │ │ │ │ + str lr, [sp, #96] @ 0x60 │ │ │ │ │ + str r1, [sp, #152] @ 0x98 │ │ │ │ │ + str r9, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r8, [fp, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r8, [r6, ip] │ │ │ │ │ - ldrd r6, [r4, ip] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r8, [r1, ip] │ │ │ │ │ + ldr r1, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - rsb sl, fp, fp, lsl #3 │ │ │ │ │ - lsl r4, sl, #4 │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - lsl r2, fp, #3 │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + lsl r9, sl, #3 │ │ │ │ │ + sub fp, r9, sl │ │ │ │ │ + add sl, sl, sl, lsl #1 │ │ │ │ │ + lsl r5, fp, #4 │ │ │ │ │ + str r9, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [r1, r5] │ │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - add fp, fp, fp, lsl #1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - lsl r6, fp, #4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - str r6, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r8, [r1, r6] │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + lsl r2, sl, #4 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + str r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r8, [r1, r2] │ │ │ │ │ + ldrd r6, [r3, r2] │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r8, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r8, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #104] @ 0x68 │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr r9, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - sub r3, r9, ip │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - lsl r2, r3, #3 │ │ │ │ │ - ldrd r6, [r1, r2] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r8, [r3, r2] │ │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + sub r3, r9, r5 │ │ │ │ │ + lsl ip, r3, #3 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r6, [r1, ip] │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r8, [r3, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - add r8, ip, ip, lsl #2 │ │ │ │ │ - add r3, ip, r8, lsl #1 │ │ │ │ │ - str r8, [sp, #480] @ 0x1e0 │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - str r8, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ + mov r2, #88 @ 0x58 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + mul r2, r5, r2 │ │ │ │ │ + ldrd r6, [r1, r2] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [r3, r2] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + lsl r6, fp, #3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - lsl r4, sl, #3 │ │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ │ - ldr sl, [sp] │ │ │ │ │ - ldrd r8, [sl, r4] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov r3, r6 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r8, [fp, r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + lsl r6, sl, #3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - lsl r3, fp, #3 │ │ │ │ │ - ldrd r8, [sl, r3] │ │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, r3] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov lr, r6 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + str lr, [sp, #256] @ 0x100 │ │ │ │ │ + ldrd r8, [fp, lr] │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r8, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [sp] │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r8, [sl, lr] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r6, [r1, r3] │ │ │ │ │ + ldrd r8, [fp, r3] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - add fp, ip, fp, lsl #2 │ │ │ │ │ - lsl fp, fp, #3 │ │ │ │ │ - str sl, [sp] │ │ │ │ │ - str fp, [sp, #32] │ │ │ │ │ - ldrd r8, [sl, fp] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r6, #104 @ 0x68 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + mul r6, r5, r6 │ │ │ │ │ + mov r9, r6 │ │ │ │ │ + ldrd r6, [r6, r1] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + str r9, [sp, #24] │ │ │ │ │ + ldrd r8, [r9, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, fp, ip │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + add r3, r3, r5 │ │ │ │ │ lsl r6, r3, #3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + mov sl, r6 │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r8, [r3, r2] │ │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r8, [fp, sl] │ │ │ │ │ + str sl, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - lsl r6, r7, #3 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r1, [sp] │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ + add r3, r5, r5, lsl #2 │ │ │ │ │ + lsl r6, r3, #3 │ │ │ │ │ mov sl, r6 │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ - str sl, [sp, #480] @ 0x1e0 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ ldrd r6, [r6, r1] │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r8, [fp, sl] │ │ │ │ │ + str sl, [sp, #408] @ 0x198 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r4, [sp, #216] @ 0xd8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - strd r6, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r4, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r6, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r4 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ strd r4, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3192] @ 2120 │ │ │ │ │ - ldr r3, [pc, #3192] @ 2124 │ │ │ │ │ + ldr r2, [pc, #3200] @ 2140 │ │ │ │ │ + ldr r3, [pc, #3200] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3104] @ 2120 │ │ │ │ │ - ldr r3, [pc, #3104] @ 2124 │ │ │ │ │ + ldr r2, [pc, #3112] @ 2140 │ │ │ │ │ + ldr r3, [pc, #3112] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldr r2, [pc, #3012] @ 2128 │ │ │ │ │ - strd sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #3020] @ 2148 │ │ │ │ │ + strd sl, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3004] @ 212c │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3004] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2992] @ 2130 │ │ │ │ │ - ldr r3, [pc, #2992] @ 2134 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2992] @ 2150 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2984] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2944] @ 2130 │ │ │ │ │ - ldr r3, [pc, #2944] @ 2134 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #2940] @ 2150 │ │ │ │ │ + ldr r3, [pc, #2940] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2908] @ 2128 │ │ │ │ │ - ldr r3, [pc, #2908] @ 212c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #2908] @ 2148 │ │ │ │ │ + ldr r3, [pc, #2908] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -1615,56 +1620,55 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r2, [pc, #2812] @ 2130 │ │ │ │ │ + ldr r2, [pc, #2824] @ 2150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2808] @ 2134 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r3, [pc, #2816] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2784] @ 2128 │ │ │ │ │ - ldr r3, [pc, #2784] @ 212c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2788] @ 2148 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2780] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2744] @ 2130 │ │ │ │ │ - ldr r3, [pc, #2744] @ 2134 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #2744] @ 2150 │ │ │ │ │ + ldr r3, [pc, #2744] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2712] @ 2128 │ │ │ │ │ - ldr r3, [pc, #2712] @ 212c │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [pc, #2712] @ 2148 │ │ │ │ │ + ldr r3, [pc, #2712] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1673,408 +1677,408 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r9, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #264] @ 0x108 │ │ │ │ │ + ldr sl, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, sl] │ │ │ │ │ + ldr fp, [sp, #256] @ 0x100 │ │ │ │ │ + strd r0, [sl, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, sl] │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [r3, fp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ + ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ + strd r0, [sl, fp] │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #272] @ 0x110 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [ip, r5] │ │ │ │ │ + ldr r9, [sp, #264] @ 0x108 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [r3, r9] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2052] @ 2120 │ │ │ │ │ - ldr r3, [pc, #2052] @ 2124 │ │ │ │ │ + ldr r2, [pc, #2068] @ 2140 │ │ │ │ │ + ldr r3, [pc, #2068] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2012] @ 2120 │ │ │ │ │ - ldr r3, [pc, #2012] @ 2124 │ │ │ │ │ + ldr r2, [pc, #2028] @ 2140 │ │ │ │ │ + ldr r3, [pc, #2028] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1920] @ 2120 │ │ │ │ │ - ldr r3, [pc, #1920] @ 2124 │ │ │ │ │ + ldr r2, [pc, #1936] @ 2140 │ │ │ │ │ + ldr r3, [pc, #1936] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1880] @ 2120 │ │ │ │ │ - ldr r3, [pc, #1880] @ 2124 │ │ │ │ │ + ldr r2, [pc, #1896] @ 2140 │ │ │ │ │ + ldr r3, [pc, #1896] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #104] @ 0x68 │ │ │ │ │ + ldr fp, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr sl, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr sl, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r6, [sp, #120] @ 0x78 │ │ │ │ │ + ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ - ldrd sl, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd sl, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ + ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [ip, r5] │ │ │ │ │ + ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [r3, r9] │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1560] @ 2120 │ │ │ │ │ - ldr r3, [pc, #1560] @ 2124 │ │ │ │ │ + ldr r2, [pc, #1576] @ 2140 │ │ │ │ │ + ldr r3, [pc, #1576] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1476] @ 2120 │ │ │ │ │ - ldr r3, [pc, #1476] @ 2124 │ │ │ │ │ + ldr r2, [pc, #1492] @ 2140 │ │ │ │ │ + ldr r3, [pc, #1492] @ 2144 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1400] @ 2130 │ │ │ │ │ - ldr r3, [pc, #1400] @ 2134 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1404] @ 2150 │ │ │ │ │ + ldr r3, [pc, #1404] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1368] @ 2128 │ │ │ │ │ - ldr r3, [pc, #1368] @ 212c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1372] @ 2148 │ │ │ │ │ + ldr r3, [pc, #1372] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1324] @ 2128 │ │ │ │ │ - ldr r3, [pc, #1324] @ 212c │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #1332] @ 2148 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1324] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1304] @ 2130 │ │ │ │ │ - ldr r3, [pc, #1304] @ 2134 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + ldr r2, [pc, #1312] @ 2150 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ + ldr r3, [pc, #1304] @ 2154 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2083,56 +2087,56 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1184] @ 2128 │ │ │ │ │ - ldr r3, [pc, #1184] @ 212c │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1188] @ 2148 │ │ │ │ │ + ldr r3, [pc, #1188] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1168] @ 2130 │ │ │ │ │ - ldr r3, [pc, #1168] @ 2134 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #1172] @ 2150 │ │ │ │ │ + ldr r3, [pc, #1172] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1116] @ 2128 │ │ │ │ │ - ldr r3, [pc, #1116] @ 212c │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1124] @ 2148 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1116] @ 214c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1096] @ 2130 │ │ │ │ │ - ldr r3, [pc, #1096] @ 2134 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #1104] @ 2150 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1096] @ 2154 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2141,311 +2145,315 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #96] @ 0x60 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r9, [sp, #32] │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ + ldr ip, [sp, #32] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr fp, [sp, #80] @ 0x50 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr fp, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [ip, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3, fp] │ │ │ │ │ - ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r6, [sp, #104] @ 0x68 │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ + ldr r9, [sp, #24] │ │ │ │ │ + ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + strd r0, [r3, ip] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #480] @ 0x1e0 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr sl, [sp, #408] @ 0x198 │ │ │ │ │ strd r0, [ip, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #432 @ 0x1b0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ + ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldmib sp, {r3, lr} │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, r5] │ │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ │ + strd r0, [r3, r4] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [r2, r5] │ │ │ │ │ + ldr r9, [sp, #480] @ 0x1e0 │ │ │ │ │ mov r2, sl │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r3, fp │ │ │ │ │ + strd r0, [r9, r4] │ │ │ │ │ + ldrd r8, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r4, [sp, #72] @ 0x48 │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r2, lr] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldrd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r2, lr] │ │ │ │ │ mov r2, sl │ │ │ │ │ - mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #136] @ 0x88 │ │ │ │ │ + ldr ip, [sp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [ip, r9] │ │ │ │ │ + ldr r8, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [ip, r8] │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - strd r0, [r3, r9] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + strd r0, [r3, r8] │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ ldr r3, [sp, #492] @ 0x1ec │ │ │ │ │ - eor r3, ip, r3 │ │ │ │ │ - str r3, [sp, #12] │ │ │ │ │ + eor r3, r5, r3 │ │ │ │ │ + str r3, [sp, #16] │ │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ │ - add r3, r5, r3 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ - ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ + add r3, r2, r3 │ │ │ │ │ + str r3, [sp, #20] │ │ │ │ │ add r3, r7, #64 @ 0x40 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ │ ldr r3, [sp, #484] @ 0x1e4 │ │ │ │ │ + ldr r2, [sp, #540] @ 0x21c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 74 │ │ │ │ │ + bne 84 │ │ │ │ │ add sp, sp, #500 @ 0x1f4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ │ │ │ │ │ -00002138 : │ │ │ │ │ +00002158 : │ │ │ │ │ fftw_codelet_t2_16(): │ │ │ │ │ - ldr r2, [pc, #12] @ 214c │ │ │ │ │ - ldr r1, [pc, #12] @ 2150 │ │ │ │ │ + ldr r2, [pc, #12] @ 216c │ │ │ │ │ + ldr r1, [pc, #12] @ 2170 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffdeb4 │ │ │ │ │ + .word 0xffffde94 │ │ │ ├── t2_20.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 16852 (bytes into file) │ │ │ │ │ + Start of section headers: 16896 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x41d4: │ │ │ │ │ +There are 14 section headers, starting at offset 0x4200: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 003078 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 003364 000de0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 0030ac 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 0030ac 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 0030ac 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 0030b2 000014 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 0030c6 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 004144 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 003106 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 003106 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 003134 000180 10 12 16 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0032b4 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 00415c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0030a4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 003390 000de0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0030d8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0030d8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0030d8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0030de 000014 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0030f2 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 004170 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 003132 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 003132 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 003160 000180 10 12 16 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0032e0 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 004188 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,27 +1,27 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 24 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 12380 FUNC LOCAL DEFAULT 1 t2_20 │ │ │ │ │ - 3: 00000064 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00002dec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00002e10 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00003070 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 12424 FUNC LOCAL DEFAULT 1 t2_20 │ │ │ │ │ + 3: 00000078 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000080 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00002e04 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00002e28 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 0000309c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 12: 00000000 20 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 13: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 14: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 15: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 21: 0000305c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_20 │ │ │ │ │ + 21: 00003088 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_20 │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,453 +1,453 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x3364 contains 444 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x3390 contains 444 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000064 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000068 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000118 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000134 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000014c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000164 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000017c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000198 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000078 00001019 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000007c 0000111a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000012c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000148 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000160 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000178 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000190 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000001ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000208 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000220 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000240 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000025c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000270 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000288 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000021c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000270 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000284 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000029c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002cc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002b0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002c8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000002e0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002f8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000030c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000324 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000340 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000035c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000388 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003bc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000414 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000430 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000444 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000045c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000478 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000490 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004ac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000504 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000518 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000530 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000544 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000055c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000574 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000588 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000600 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000614 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000634 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000064c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000660 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000678 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000690 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000704 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000071c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000074c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000768 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000077c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007fc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000810 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000828 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000083c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000874 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000894 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000914 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000938 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000094c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000964 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000980 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000994 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009f8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a14 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a48 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000aac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ac8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000af8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b14 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b30 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b98 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c20 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c9c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cbc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cd8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cf4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d78 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d8c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000da4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dd4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e14 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e2c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e40 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e70 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e84 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ea4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ec0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000edc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f74 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f90 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fc0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ff4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000100c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001020 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001038 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001050 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001064 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001088 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010a0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010bc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000110c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001130 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001144 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000115c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001178 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000118c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011b8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001214 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001228 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001244 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000125c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001278 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001294 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012ac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001308 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001324 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000134c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001368 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001384 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013b0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013c8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001408 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001424 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001448 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001470 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000148c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014a8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001510 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000153c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001558 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001574 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015a0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001604 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001618 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000162c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001648 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000165c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000168c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001708 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001728 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001744 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001760 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000177c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017d8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017ec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001804 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000181c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001830 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001860 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001878 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000188c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018c0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018d4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001910 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000192c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001948 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001994 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019c8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000019dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a0c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a38 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002f4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000030c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000320 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000338 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000354 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000370 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000388 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000039c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000410 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000428 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000444 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000458 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000470 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000048c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000504 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000518 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000052c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000544 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000558 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000570 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000588 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000059c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000614 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000628 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000648 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000660 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000674 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000068c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006fc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000718 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000744 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000760 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000077c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000790 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000810 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000824 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000083c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000850 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000888 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000900 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000928 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000094c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000960 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000978 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000994 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009d4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009f0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a28 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a40 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a5c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a78 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a8c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000aa4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ac0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000adc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000af4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b28 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b44 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b88 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c04 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c80 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cb0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cd0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d08 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d24 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000da0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000db8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dd4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000de8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e98 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eb8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ed4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f80 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fcc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001008 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001020 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001034 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000104c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001064 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001078 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000109c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001120 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001144 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001158 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001170 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000118c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011f8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001210 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001228 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000123c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001258 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001270 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000128c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012a8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000012d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001300 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000131c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001338 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001360 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000137c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001398 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013c4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013dc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013f4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000141c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001438 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000145c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001484 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014bc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014e4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001500 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001524 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001550 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000156c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001588 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000015f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001618 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000162c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000165c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001670 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000171c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000173c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001758 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001774 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001790 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001800 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001818 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001830 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001844 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001874 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000188c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018a0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001908 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001924 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001940 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000195c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019cc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019e0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a24 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001a50 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a64 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a68 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a7c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001a94 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001aa8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ac8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001aac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ac0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001ae0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001af8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001af8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001b10 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b6c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b80 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b9c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bb8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bcc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c00 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c1c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c30 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c48 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c64 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c94 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b28 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b84 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b98 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bb4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bd0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001be4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c18 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c34 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c48 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c60 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c7c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001cac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cc8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ce4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cc4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ce0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001cfc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001d14 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d38 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d50 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d6c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d88 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d2c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d68 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d84 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001da0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001db8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dd8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001dd0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001df0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001e08 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e24 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e20 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001e3c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e58 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e80 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e98 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eb4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001edc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ef8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f14 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f40 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f5c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f78 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fa4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fd0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fdc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ff8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002014 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002028 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002044 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002060 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000207c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002098 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020ac 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020c8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020e4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020f8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002114 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002134 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002148 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002168 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002188 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000219c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021b8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021e8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000220c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002224 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002238 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002254 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e70 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e98 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ecc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ef4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f10 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f2c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f58 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f74 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fbc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fe8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ff4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002010 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000202c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002040 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000205c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002078 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002094 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020b0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020e0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002110 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000212c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000214c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002160 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002180 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021b4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002200 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000220c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002224 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000223c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002250 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000226c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002288 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022b8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002304 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002284 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022d0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002308 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000231c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002338 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000234c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000236c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002388 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023a4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023c4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023f0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023fc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002414 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000242c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002440 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002334 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002350 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002364 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002384 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023a0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023dc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002408 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002414 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000242c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002444 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002458 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002474 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002490 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000024f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000250c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002524 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002540 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002554 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002574 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002590 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025a4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025c0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002610 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002628 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000263c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002650 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000266c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002688 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026a4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026b8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026d4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026f0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002704 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000271c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002738 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000274c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000276c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002788 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027a4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002810 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002828 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000283c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002858 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002874 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002890 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028ac 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028c0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028dc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028f8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000290c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002470 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000248c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000024d8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002510 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002524 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000253c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002558 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000256c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000258c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025a8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025bc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025d8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002604 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002610 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002628 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002640 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002654 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002668 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002684 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026a0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026bc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026d0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026ec 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002708 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000271c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002734 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002750 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002764 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002784 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027a0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027bc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002804 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002810 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002828 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002840 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002854 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002870 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000288c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028a8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028c4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028d8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028f4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002910 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002924 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002940 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000295c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000297c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002998 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029b4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029d4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a00 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a24 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a3c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a50 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a6c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002aa4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ac0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ad4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002af0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b20 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000293c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002958 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002974 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002994 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029b0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029cc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029ec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a18 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a3c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a54 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a68 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a84 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002aa0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002abc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ad8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002aec 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002b38 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b54 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b68 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b88 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ba4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bb8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bd8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c04 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c28 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c54 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b6c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b80 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ba0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bbc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bd0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bf0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c1c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c40 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c58 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002c6c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ca4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cc0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cd4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cf0 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d0c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d20 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d38 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d54 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d70 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d90 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002dac 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dc8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002de4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e38 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e5c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e74 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e88 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ea4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ec0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002edc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ef8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f0c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f28 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f44 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f58 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f70 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f8c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fa0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fc0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fdc 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ff0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000300c 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000306c 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00003070 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00002c84 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ca0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cbc 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cd8 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cec 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d08 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d24 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d38 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d50 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d6c 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d88 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002da8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002dc4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002de0 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dfc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e50 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e74 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e8c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ea0 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ebc 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ed8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ef4 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f10 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f24 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f40 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f5c 0000121c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f70 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f88 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fa4 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fb8 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fd8 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ff4 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003008 0000131c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003024 0000141c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003098 0000161d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +0000309c 00000d03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x4144 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x4170 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000802 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000a02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001702 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,182 +1,187 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_20(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #684 @ 0x2ac │ │ │ │ │ + ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ │ + str r0, [sp, #204] @ 0xcc │ │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ ldr r1, [sp, #724] @ 0x2d4 │ │ │ │ │ - ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ │ - ldr ip, [pc, #68] @ 64 │ │ │ │ │ + ldr lr, [pc, #68] @ 78 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ - add ip, pc, ip │ │ │ │ │ - str r0, [sp, #204] @ 0xcc │ │ │ │ │ - bge 3054 │ │ │ │ │ + add lr, pc, lr │ │ │ │ │ + bge 306c │ │ │ │ │ ldr r1, [sp, #728] @ 0x2d8 │ │ │ │ │ - ldr lr, [pc, #48] @ 68 │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #48] @ 7c │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #672] @ 0x2a0 │ │ │ │ │ - ldr ip, [ip, lr] │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ + str ip, [sp, #24] │ │ │ │ │ str r3, [sp, #668] @ 0x29c │ │ │ │ │ add r3, r2, r3, lsl #6 │ │ │ │ │ - ldr r1, [ip] │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #676] @ 0x2a4 │ │ │ │ │ str r3, [sp, #200] @ 0xc8 │ │ │ │ │ - b 74 │ │ │ │ │ + str r1, [sp, #676] @ 0x2a4 │ │ │ │ │ + b 88 │ │ │ │ │ .word 0x0000003c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #668] @ 0x29c │ │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ │ ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ │ ldr r2, [sp, #204] @ 0xcc │ │ │ │ │ + ldrd r4, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ add fp, r3, ip │ │ │ │ │ - str fp, [sp, #12] │ │ │ │ │ + ldrd r8, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ add r3, r2, ip │ │ │ │ │ + str fp, [sp, #12] │ │ │ │ │ ldrd sl, [r7, #-64] @ 0xffffffc0 │ │ │ │ │ - ldrd r8, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldrd r2, [r7, #-48] @ 0xffffffd0 │ │ │ │ │ + strd r8, [sp, #32] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - strd r8, [sp, #32] │ │ │ │ │ + mov r6, sl │ │ │ │ │ + mov r7, fp │ │ │ │ │ mov r8, r2 │ │ │ │ │ mov r9, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ - mov r6, sl │ │ │ │ │ - mov r7, fp │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #56] @ 0x38 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #28] │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [r7, #-24] @ 0xffffffe8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r8, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ ldrd r8, [sp, #32] │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [r7, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - mov r8, r6 │ │ │ │ │ - mov r9, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ + mov r8, r6 │ │ │ │ │ + mov r9, r7 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -187,63 +192,63 @@ │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ + ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -256,22 +261,22 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -281,64 +286,64 @@ │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r6, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r7, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r7, fp │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r8 │ │ │ │ │ mov r5, r9 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -348,106 +353,106 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ │ ldrd r6, [r1, #-16] │ │ │ │ │ ldrd r8, [r1, #-8] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -457,19 +462,19 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -477,39 +482,39 @@ │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -518,19 +523,19 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -539,170 +544,170 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r6, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r2, [sp, #204] @ 0xcc │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ │ + ldr lr, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r2, [r2, ip] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ strd r2, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r2, [lr, ip] │ │ │ │ │ - add sl, r1, r1, lsl #2 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r2, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - lsl ip, sl, #4 │ │ │ │ │ - ldrd r6, [r3, ip] │ │ │ │ │ + add sl, ip, ip, lsl #2 │ │ │ │ │ + lsl r1, sl, #4 │ │ │ │ │ + ldrd r6, [r3, r1] │ │ │ │ │ + str r1, [sp, #16] │ │ │ │ │ + ldrd r8, [fp, r1] │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [fp, ip] │ │ │ │ │ - str ip, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ lsl lr, sl, #3 │ │ │ │ │ - ldrd r6, [r3, lr] │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ add r9, fp, lr │ │ │ │ │ - add r5, r3, sl, lsl #3 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ str lr, [sp, #160] @ 0xa0 │ │ │ │ │ - str r5, [sp, #212] @ 0xd4 │ │ │ │ │ str r9, [sp, #664] @ 0x298 │ │ │ │ │ + ldrd r6, [r3, lr] │ │ │ │ │ + add r5, r3, lr │ │ │ │ │ ldrd r8, [fp, lr] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + str r5, [sp, #212] @ 0xd4 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ ldr r5, [sp, #212] @ 0xd4 │ │ │ │ │ - ldr r4, [sp, #664] @ 0x298 │ │ │ │ │ - ldrd r8, [r5, ip] │ │ │ │ │ - ldrd r6, [r4, ip] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r7, [sp, #664] @ 0x298 │ │ │ │ │ + ldrd r8, [r5, r1] │ │ │ │ │ + ldrd r6, [r7, r1] │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -711,19 +716,19 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -742,19 +747,19 @@ │ │ │ │ │ add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -771,19 +776,19 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -797,16 +802,16 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -826,120 +831,120 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #384 @ 0x180 │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - lsl r5, r1, #6 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + lsl r5, ip, #6 │ │ │ │ │ ldrd r6, [r3, r5] │ │ │ │ │ add r2, fp, r5 │ │ │ │ │ - add r9, r3, r1, lsl #6 │ │ │ │ │ + add r4, r3, r5 │ │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ │ + str r4, [sp, #216] @ 0xd8 │ │ │ │ │ str r2, [sp, #224] @ 0xe0 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r8, [fp, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - str r9, [sp, #216] @ 0xd8 │ │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [fp, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r8, [r9, ip] │ │ │ │ │ - ldrd r6, [r2, ip] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r8, [r4, r1] │ │ │ │ │ + ldrd r6, [r2, r1] │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -960,178 +965,176 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ add r3, sp, #400 @ 0x190 │ │ │ │ │ - lsl r2, lr, #4 │ │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, lr, lsl #4 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + lsl r2, ip, #4 │ │ │ │ │ + add r3, r2, ip │ │ │ │ │ lsl r9, r3, #3 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + str r2, [sp, #112] @ 0x70 │ │ │ │ │ + str r9, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r6, [r3, r9] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r8, [r9, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r9, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r9, fp] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - rsb r3, lr, lr, lsl #3 │ │ │ │ │ - lsl r5, lr, #3 │ │ │ │ │ - lsl r4, r3, #3 │ │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - ldrd r8, [r1, r4] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + lsl r5, ip, #3 │ │ │ │ │ + sub r3, r5, ip │ │ │ │ │ + lsl r4, r3, #3 │ │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r9, r4] │ │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ ldrd r6, [r3, r4] │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #128] @ 0x80 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + mov r4, #104 @ 0x68 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add fp, lr, lr, lsl #1 │ │ │ │ │ - str fp, [sp, #128] @ 0x80 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, lr, fp, lsl #2 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - lsl r8, r3, #3 │ │ │ │ │ - ldrd r6, [r1, r8] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - str r8, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r8, [r8, r3] │ │ │ │ │ + mul r4, ip, r4 │ │ │ │ │ + ldrd r6, [r9, r4] │ │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1140,83 +1143,85 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - lsl r6, r7, #3 │ │ │ │ │ - str r6, [sp, #192] @ 0xc0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ mov sl, r0 │ │ │ │ │ - ldrd r8, [r1, r6] │ │ │ │ │ - ldrd r6, [r6, r3] │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + add r7, ip, ip, lsl #1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + ldrd r8, [r9, r7] │ │ │ │ │ + str r7, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r6, [r7, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ @@ -1234,36 +1239,36 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - lsl fp, fp, #5 │ │ │ │ │ - str fp, [sp, #56] @ 0x38 │ │ │ │ │ + ldr fp, [sp, #184] @ 0xb8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + lsl fp, fp, #5 │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + str fp, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r8, [r3, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1271,430 +1276,430 @@ │ │ │ │ │ add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r8, [r9, r2] │ │ │ │ │ ldrd r6, [r3, r2] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r8, [r1, r2] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #408 @ 0x198 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #296 @ 0x128 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #568 @ 0x238 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #592 @ 0x250 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ - lsl r9, lr, #5 │ │ │ │ │ - str r9, [sp, #32] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - ldrd r6, [r1, r9] │ │ │ │ │ - add fp, r1, lr, lsl #5 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + lsl fp, ip, #5 │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + add lr, r9, fp │ │ │ │ │ + str fp, [sp, #32] │ │ │ │ │ + str lr, [sp, #96] @ 0x60 │ │ │ │ │ + add lr, r3, fp │ │ │ │ │ + ldrd r8, [r3, fp] │ │ │ │ │ + str lr, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ - str fp, [sp, #88] @ 0x58 │ │ │ │ │ - add fp, r3, r9 │ │ │ │ │ - ldrd r8, [r9, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str fp, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r8, [r4, ip] │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldrd r8, [lr, r1] │ │ │ │ │ + ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r6, [r7, ip] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + ldrd r6, [lr, r1] │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -1715,37 +1720,37 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - add fp, r1, r5 │ │ │ │ │ - ldrd r6, [r1, r5] │ │ │ │ │ - str fp, [sp, #72] @ 0x48 │ │ │ │ │ ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ + add r1, r9, r5 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ + add ip, r3, r5 │ │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r8, [r3, r5] │ │ │ │ │ - add r4, r3, r5 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1753,79 +1758,79 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r8, [r1, ip] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ mov sl, r0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [r5, r1] │ │ │ │ │ + ldrd r6, [ip, r1] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r6, [r4, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ @@ -1846,126 +1851,127 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r5, lr │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - lsl fp, r3, #3 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ - add r9, r1, r3, lsl #3 │ │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ │ + add r3, r5, ip │ │ │ │ │ + lsl r7, r3, #3 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + add r1, r9, r7 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ │ + add r5, r3, r4 │ │ │ │ │ + ldrd r8, [r3, r4] │ │ │ │ │ + str r1, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - add r5, r3, fp │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ - str r9, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r8, [r3, fp] │ │ │ │ │ mov r3, r7 │ │ │ │ │ str r5, [sp, #240] @ 0xf0 │ │ │ │ │ - str fp, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #112] @ 0x70 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r9, [sp, #232] @ 0xe8 │ │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r8, [r9, ip] │ │ │ │ │ - ldrd r6, [r4, ip] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ + ldr r6, [sp, #232] @ 0xe8 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + ldr r5, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r8, [r6, r1] │ │ │ │ │ + ldrd r6, [r5, r1] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #40] @ 0x28 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ @@ -1976,37 +1982,37 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ - lsl r4, lr, #7 │ │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ │ - ldrd r6, [r1, r4] │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r8, [r3, r4] │ │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + lsl lr, lr, #7 │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + str lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [r3, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -2015,305 +2021,305 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr r7, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ lsl r7, r7, #4 │ │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r8, [r1, r7] │ │ │ │ │ + ldrd r8, [r9, r7] │ │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r6, [r7, r3] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ - strd r2, [r1] │ │ │ │ │ mov r0, r4 │ │ │ │ │ + strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ mov r1, r5 │ │ │ │ │ strd r4, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #608 @ 0x260 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - strd r8, [r3] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + strd r8, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r8, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - strd r2, [sp, #128] @ 0x80 │ │ │ │ │ + strd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #488 @ 0x1e8 │ │ │ │ │ ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - strd r8, [sp, #152] @ 0x98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - strd r6, [r3] │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ - mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ strd r8, [r1] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ │ add r1, sp, #536 @ 0x218 │ │ │ │ │ @@ -2321,437 +2327,437 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3600] @ 2dec │ │ │ │ │ - ldr r3, [pc, #3600] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #3600] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #3600] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #536 @ 0x218 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #3560] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3556] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3476] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #3476] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3468] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3460] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3456] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #3456] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3448] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3440] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3400] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #3400] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3392] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3384] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3380] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #3380] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3372] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3364] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ │ strd r0, [r9, ip] │ │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [lr, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ │ + ldr r7, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r9, r7] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #120] @ 0x78 │ │ │ │ │ + ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3064] @ 2dec │ │ │ │ │ - ldr r3, [pc, #3064] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #3064] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #3064] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r3, [pc, #3032] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3028] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2952] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #2952] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2944] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2936] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2932] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #2932] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2924] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2916] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2876] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #2876] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2868] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2860] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2856] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #2856] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2848] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2840] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #16] │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, fp │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr ip, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ ldr r9, [sp, #16] │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r7, r9] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - ldr fp, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr fp, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3, fp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr ip, [sp, #224] @ 0xe0 │ │ │ │ │ add r3, sp, #568 @ 0x238 │ │ │ │ │ - strd r0, [r7, r9] │ │ │ │ │ + strd r0, [ip, r9] │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2544] @ 2dec │ │ │ │ │ - ldr r3, [pc, #2544] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #2544] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #2544] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [pc, #2512] @ 2dfc │ │ │ │ │ + strd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2508] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2432] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #2432] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2424] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2416] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2412] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #2412] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2404] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2396] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2356] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #2356] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2348] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2340] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2336] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #2336] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2328] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2320] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r9, r7] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -2760,144 +2766,144 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #560 @ 0x230 │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ + strd r0, [r9, r5] │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2036] @ 2dec │ │ │ │ │ - ldr r3, [pc, #2036] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #2036] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #2036] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [pc, #2004] @ 2dfc │ │ │ │ │ + strd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2000] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1928] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #1928] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1920] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1912] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1908] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #1908] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1900] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1892] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1852] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #1852] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1844] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1836] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1832] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #1832] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1824] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1816] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r9, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [r9, ip] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #136] @ 0x88 │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr ip, [sp, #128] @ 0x80 │ │ │ │ │ strd r0, [r3, ip] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [r9, r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2908,310 +2914,310 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r9, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ + strd r0, [r9, r5] │ │ │ │ │ add r1, sp, #656 @ 0x290 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1524] @ 2dec │ │ │ │ │ - ldr r3, [pc, #1524] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #1524] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #1524] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [pc, #1492] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1488] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1408] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #1408] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1400] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1392] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1388] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #1388] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1380] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1372] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1332] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #1332] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1324] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1316] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1312] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #1312] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1304] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1296] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [r7, lr] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ - strd r0, [r7, lr] │ │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp] │ │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr sl, [sp, #176] @ 0xb0 │ │ │ │ │ add r3, sp, #576 @ 0x240 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [fp, sl] │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #992] @ 2dec │ │ │ │ │ - ldr r3, [pc, #992] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #992] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #992] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r3, [pc, #960] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #956] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #876] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #876] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #868] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #860] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #856] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #856] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #848] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #840] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #800] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #800] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #792] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #784] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #780] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #780] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #772] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #764] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #664] @ 0x298 │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [ip, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ │ strd r0, [r7, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ │ strd r0, [r9, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr sl, [sp, #176] @ 0xb0 │ │ │ │ │ @@ -3222,335 +3228,340 @@ │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #476] @ 2dec │ │ │ │ │ - ldr r3, [pc, #476] @ 2df0 │ │ │ │ │ + ldr r2, [pc, #476] @ 2e04 │ │ │ │ │ + ldr r3, [pc, #476] @ 2e08 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #32] │ │ │ │ │ - ldr r3, [pc, #444] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #440] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #364] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #364] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #356] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #348] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #344] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #344] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #336] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #328] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #288] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #288] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #280] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #272] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #268] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #268] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #260] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #252] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ mov r9, r1 │ │ │ │ │ add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [sp, #32] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [r3, r7] │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r3, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp] │ │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r8, r7] │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r8, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - b 2e10 │ │ │ │ │ + b 2e28 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-80] @ 2df4 │ │ │ │ │ - ldr r3, [pc, #-80] @ 2df8 │ │ │ │ │ + ldr r2, [pc, #-80] @ 2e0c │ │ │ │ │ + ldr r3, [pc, #-80] @ 2e10 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ - ldr r3, [pc, #-120] @ 2dfc │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-124] @ 2e14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-204] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #-204] @ 2e04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-212] @ 2e18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-220] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-224] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #-224] @ 2e0c │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-232] @ 2e20 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-240] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-280] @ 2e00 │ │ │ │ │ - ldr r3, [pc, #-280] @ 2e04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-288] @ 2e18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-296] @ 2e1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-300] @ 2e08 │ │ │ │ │ - ldr r3, [pc, #-300] @ 2e0c │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-308] @ 2e20 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-316] @ 2e24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #16] │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r9, [sp, #12] │ │ │ │ │ ldr r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [r9, r2] │ │ │ │ │ - ldrd r2, [sp] │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ + ldrd r2, [sp] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [r3, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r8, [sp, #12] │ │ │ │ │ - ldr r9, [sp, #168] @ 0xa8 │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr r9, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r8, r9] │ │ │ │ │ ldrd r0, [sp] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r8, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp, #24] │ │ │ │ │ - ldr r3, [sp, #676] @ 0x2a4 │ │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ │ - eor r3, lr, r3 │ │ │ │ │ + ldr r3, [sp, #676] @ 0x2a4 │ │ │ │ │ ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r8, fp] │ │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ │ + eor r3, lr, r3 │ │ │ │ │ + ldr r2, [sp, #724] @ 0x2d4 │ │ │ │ │ str r3, [sp, #24] │ │ │ │ │ ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ │ - ldr r2, [sp, #724] @ 0x2d4 │ │ │ │ │ add r3, ip, r3 │ │ │ │ │ str r3, [sp, #200] @ 0xc8 │ │ │ │ │ - strd r0, [r8, fp] │ │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ │ add r3, r1, #64 @ 0x40 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ ldr r3, [sp, #668] @ 0x29c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 6c │ │ │ │ │ + bne 80 │ │ │ │ │ add sp, sp, #684 @ 0x2ac │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ │ │ │ │ │ -0000305c : │ │ │ │ │ +00003088 : │ │ │ │ │ fftw_codelet_t2_20(): │ │ │ │ │ - ldr r2, [pc, #12] @ 3070 │ │ │ │ │ - ldr r1, [pc, #12] @ 3074 │ │ │ │ │ + ldr r2, [pc, #12] @ 309c │ │ │ │ │ + ldr r1, [pc, #12] @ 30a0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffcf90 │ │ │ │ │ + .word 0xffffcf64 │ │ │ ├── t2_25.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 28792 (bytes into file) │ │ │ │ │ + Start of section headers: 28864 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x7078: │ │ │ │ │ +There are 14 section headers, starting at offset 0x70c0: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00543c 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 005768 001880 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 005470 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 005470 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 005470 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 005476 000014 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00548a 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 006fe8 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 0054ca 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0054ca 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 0054f8 0001c0 10 12 20 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0056b8 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 007000 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 005484 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 0057b0 001880 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 0054b8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 0054b8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 0054b8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 0054be 000014 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 0054d2 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 007030 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 005512 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 005512 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 005540 0001c0 10 12 20 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 005700 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 007048 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,31 +1,31 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 28 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 21536 FUNC LOCAL DEFAULT 1 t2_25 │ │ │ │ │ - 3: 00000068 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000078 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00001bb0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00001bd0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00003bf8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00003ca4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 000053c4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00005420 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 00005434 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 21608 FUNC LOCAL DEFAULT 1 t2_25 │ │ │ │ │ + 3: 00000078 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000088 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001be4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00001c04 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00003c10 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00003cbc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00005400 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00005468 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 0000547c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 12: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 13: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 14: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 15: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 16: 00000000 20 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 17: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 18: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 19: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 23: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 25: 00005420 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_25 │ │ │ │ │ + 25: 00005468 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_25 │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,793 +1,793 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x5768 contains 784 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x57b0 contains 784 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000068 00001419 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -0000006c 0000151a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000100 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000011c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000138 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000150 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000168 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000180 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000019c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000020c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000224 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000023c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000258 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000026c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000284 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000298 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002cc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000078 00001419 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000007c 0000151a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000012c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000148 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000160 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000178 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000190 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000021c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000234 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000268 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000027c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000294 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002dc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000308 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000328 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000344 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000360 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000038c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003fc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000410 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000428 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000444 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000304 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000318 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000338 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000354 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000370 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000384 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000039c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000040c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000420 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000438 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000454 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000470 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000488 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000049c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000500 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000518 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000052c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000540 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000558 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000056c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000584 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000059c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005b0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000060c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000464 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000047c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000494 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000050c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000528 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000550 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000568 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000057c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000594 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005c0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000604 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000624 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000638 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000650 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000668 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000067c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000694 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000704 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000718 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000063c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000650 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000066c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000684 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000698 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006f4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000714 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000728 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000073c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000758 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000770 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000784 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000076c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000784 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000079c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000007e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000080c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000824 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000083c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000850 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000868 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000880 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000894 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008d8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000908 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000091c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000934 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000094c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000960 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000978 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000080c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000082c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000840 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000858 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000870 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000884 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000089c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008c8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000910 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000928 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000948 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000095c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000974 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000990 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009c0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009f4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a54 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a80 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ac4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000afc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b28 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b44 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b5c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b70 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b8c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bb0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c28 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c3c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c58 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cc0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cd8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d1c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d34 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d5c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d78 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d84 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000da0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dbc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dd0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dec 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e08 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e1c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e38 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009a4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a04 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a24 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a38 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ac0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000af0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b34 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b4c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b60 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b90 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000be4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c20 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c40 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c54 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c68 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c84 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c98 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cc4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cdc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d24 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d38 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d50 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d68 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d84 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d90 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dd4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000df0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e20 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e3c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000e50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e88 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e9c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000eb8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ed4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ee8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e84 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ea0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ebc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ed0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000eec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f08 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000f1c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f38 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f54 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000f68 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f84 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fa0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000fb4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001008 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001024 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001038 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001054 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000106c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001080 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001114 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001128 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001180 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001204 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001234 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001258 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000126c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001288 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012f4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000130c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001320 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001338 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001350 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001364 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001388 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013a0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013bc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013d8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001410 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001438 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001454 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001470 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000148c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014e8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001504 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001518 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f38 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f88 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000f9c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fb8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fd4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000fe8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001040 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001058 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000106c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001088 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010b4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001100 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001114 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000112c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001148 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000115c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011ec 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001208 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001224 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001238 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001268 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000128c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012ec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001324 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000133c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001350 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001368 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001380 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001394 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013d0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013ec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001408 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001424 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001440 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001468 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001484 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014bc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001500 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001518 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001534 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000154c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001560 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000157c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001588 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015d4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015f0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001614 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001630 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000164c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001668 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000168c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016c4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000170c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001724 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001730 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000174c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001760 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000177c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001798 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017d4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017f0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000180c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001850 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001868 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000187c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001548 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001564 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000157c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001590 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015e8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001604 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001620 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001644 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001660 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000167c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001698 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000016bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000170c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001728 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000173c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001754 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001760 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000177c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001790 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017c8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017e8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001804 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001820 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000183c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001880 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001898 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001910 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001924 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000193c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001958 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000196c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019f0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000018c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018f4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001920 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001940 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001954 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000196c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001988 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000199c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019e8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001a0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a28 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a3c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a90 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001aa4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a20 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a3c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a58 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a9c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001ac0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001adc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001af0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b34 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b50 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b64 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001b7c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bd0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bf4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ad4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001af0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b20 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b58 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b70 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b84 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b9c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bb4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bc8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c10 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c44 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c60 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c60 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001c7c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ca8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cc4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c98 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cc0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001cdc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001cf8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d18 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d38 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d54 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d14 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d34 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d58 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001d70 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d84 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001da0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d8c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001da0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001dbc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dd0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001dec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001df8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e44 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e60 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e84 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ea0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ebc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ed8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001efc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f20 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f34 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f50 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f80 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f9c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fa8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fc0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fd4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ff0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000200c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002030 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000204c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002068 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002084 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002100 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002114 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002130 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002144 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002170 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002190 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021ec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000223c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002264 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002278 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002290 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000022f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002310 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002324 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002340 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002358 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000236c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000023f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002414 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002428 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000244c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002468 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000247c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002498 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024b4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024fc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002518 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000252c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002548 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000255c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000257c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002598 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002600 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002614 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002630 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000263c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002654 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002664 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002680 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000269c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000026f8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002714 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002738 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000275c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002770 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002788 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027d4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000280c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002828 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002844 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002864 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002880 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000289c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000291c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002930 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002948 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002964 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002978 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000029d8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a20 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002aa8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ac4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ae0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002af4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b24 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b48 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b5c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ba8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002be4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c00 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c14 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c48 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c5c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c74 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c90 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ca8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ccc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ce4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d00 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d28 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d44 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d5c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d78 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d98 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002db8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dd4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002df0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e04 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e20 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e3c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ea8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ec4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ee0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f04 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f20 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f3c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f58 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f7c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fa0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fb4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fd0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003000 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dd4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001de8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e10 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e40 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e5c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e78 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e9c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ed4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ef0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f38 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f4c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f64 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f80 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f94 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fb8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fd4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fe8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002004 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002020 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002040 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000205c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002078 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002094 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000020dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000020fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002110 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002124 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002140 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002154 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002180 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021a0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021b4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021e8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021fc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000224c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002270 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002284 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000229c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022cc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002304 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000231c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002330 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000234c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002364 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002378 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023e8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002400 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000241c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002430 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002454 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002470 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002484 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024a0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024bc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024d8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002504 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002520 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002534 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002550 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002564 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002584 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025a0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002608 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000261c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002638 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002644 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000265c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000266c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002688 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026a4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002700 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000271c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002740 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002764 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002778 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002790 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027c0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027dc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027e8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002800 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002814 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002830 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000284c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000286c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002888 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000028c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002904 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002924 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002938 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002950 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000296c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002980 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000029e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a9c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ab0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002acc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ae8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002afc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b28 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b50 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b64 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b80 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b9c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bb0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002bec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c08 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c1c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c38 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c54 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c68 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c80 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c9c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cb8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cdc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cf4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d10 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d38 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d54 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d70 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d8c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dd0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e08 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e1c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e38 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e54 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e68 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e84 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e90 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002eac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ec0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002edc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ef8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f1c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f38 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f54 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f70 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fb8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002fcc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fe8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003004 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003018 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003024 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003030 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000303c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003050 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000306c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003088 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003114 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003130 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000314c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003168 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000317c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003198 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000031c8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003200 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000321c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003238 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003254 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003260 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000327c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003290 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032cc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032e8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003308 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003058 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000306c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003088 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030a4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030c8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030e0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030fc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003118 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003134 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003150 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000316c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003188 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000319c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031e8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003204 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003220 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000323c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003258 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003274 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003280 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000329c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032b0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032cc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032ec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003308 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003328 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003344 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003364 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000337c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003398 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033d0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000033e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003418 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000342c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003448 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003464 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003480 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000349c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034f4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003510 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003530 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003554 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003574 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003594 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035e4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003608 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003620 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003638 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003654 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000366c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003684 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036a0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036b4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036d0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003700 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000372c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003748 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003760 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003774 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003790 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037c0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003814 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003830 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000383c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003858 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003874 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003890 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038a4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038c0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038f0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003914 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003930 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000394c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003960 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000397c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003998 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000039ac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039e4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a08 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a30 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a4c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a68 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a84 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a98 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ab4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ad0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ae4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b10 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b48 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b5c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003b94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ba8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bc4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003be0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003cac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cc8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cd4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003cf0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d28 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d3c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d58 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d74 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003d88 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003dac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003dc4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003de0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003df4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e10 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e40 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e5c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e78 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e94 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ea0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003eb8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ed4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003eec 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003348 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003364 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003384 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000339c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000033f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003404 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000341c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003438 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000344c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003468 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003484 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034bc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034d8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003500 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003514 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003530 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003550 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003574 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003594 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035b4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035cc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035e8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003604 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003628 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003640 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003658 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003674 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000368c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036c0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036d4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000370c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003720 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000374c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003768 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003780 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003794 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000037b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000037fc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003818 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003834 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003850 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000385c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003878 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003894 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000038e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003910 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003934 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003950 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000396c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003980 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000399c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039b8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000039cc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039e8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a04 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a28 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a34 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a88 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003aa4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ab8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ad4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003af0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b04 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b30 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b4c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b68 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b7c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bb4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bc8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003be4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c00 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ccc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ce8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cf4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d10 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d48 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d5c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003d94 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003da8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003dcc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003de4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e00 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e14 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e30 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e4c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e60 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e7c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e98 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003eb4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ec0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ed8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ef4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003f0c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f24 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f40 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f5c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f8c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fa8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fc4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fd8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ff4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004004 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004020 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000403c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004058 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004078 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f2c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f48 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f64 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f7c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fac 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fc8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fe4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ff8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004014 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004024 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004040 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000405c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004078 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004098 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000040b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004104 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004118 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004134 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004150 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004164 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000417c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000418c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041bc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041d8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040d8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004100 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004124 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004138 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004154 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004170 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004184 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000419c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041c4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041dc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000041f8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004218 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004218 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004238 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004260 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004284 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004298 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042d0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042e4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004300 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004310 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000432c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004348 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004364 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004384 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004258 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004280 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042a4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000042d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042f0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004304 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004320 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004330 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000434c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004368 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004384 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000043a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004410 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004424 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004440 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000445c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004470 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000448c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000449c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044d4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044f0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043c4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043e4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000440c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004430 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004444 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004460 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000447c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004490 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000044bc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044d8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044f4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004510 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004530 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004530 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004550 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004570 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000458c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045a4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045bc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045e0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045f8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004610 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000462c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004640 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000465c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004678 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000468c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046a8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046e0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046f4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004710 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000472c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004740 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000475c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004778 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004790 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047a8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000047c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000047f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000480c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004828 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004844 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004858 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004878 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000488c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048a8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048bc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048d8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048f4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004908 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004924 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000493c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004958 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004964 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000497c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004994 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000049ac 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049c8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000049f8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a14 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a44 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a60 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a8c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004aa8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ac4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ad8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004af4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b10 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b44 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b50 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b60 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b7c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004bc8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004be4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bf8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c18 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c30 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c4c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c60 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c7c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c98 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004cc8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ce0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004cf8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d04 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d1c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d34 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d48 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d68 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d7c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d94 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004db0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004dcc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004de0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004dfc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e18 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004e2c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e44 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004570 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004590 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045c4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045dc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004600 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004618 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004630 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000464c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004660 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000467c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004698 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000046ac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046c8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004700 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004714 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004730 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000474c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004760 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000477c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004798 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047b0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047c8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047d4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047e4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004818 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000482c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004848 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004864 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004878 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004898 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000048b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048cc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048e0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000048fc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004918 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000492c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004948 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004960 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000497c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004988 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049b8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049d0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a00 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a1c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a38 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a4c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a68 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a84 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004aa0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ab4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ad0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004aec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b00 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b1c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b38 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b50 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b6c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b78 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b88 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ba4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bc0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bd4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004bf0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c0c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c20 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c40 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c58 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c74 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c88 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ca4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cc0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cd4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004cf0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d08 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d20 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d2c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d44 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d5c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d70 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d90 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004da8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004dc0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004dd8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004df4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e08 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e24 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e40 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004e54 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e6c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e84 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ea0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ec0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ee0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f00 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f24 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f44 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f58 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f74 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f90 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fa4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fbc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e7c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e94 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004eac 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ec8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ee8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f08 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f28 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f4c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f6c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f80 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f9c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004fb8 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004fcc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fe4 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ffc 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005018 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005038 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005058 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005078 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000509c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000050bc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000050d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000050ec 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005108 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000511c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005134 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004fe4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ff4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000500c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005024 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005040 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005060 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005080 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050a0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050c4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050e4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000050f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005114 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005130 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005144 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000515c 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005174 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005190 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000051b0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000051d0 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000051f0 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005218 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000523c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005250 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000526c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005288 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000529c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052b4 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000515c 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000516c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005184 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000519c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051b8 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051d8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000051f8 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005218 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005240 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005264 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005278 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005294 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052b0 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000052c4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052dc 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000052f4 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005310 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005330 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005350 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005370 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005430 00001a1d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00005434 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +000052dc 0000161c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052ec 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005304 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000531c 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005338 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005358 0000171c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005378 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005398 0000181c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005478 00001a1d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +0000547c 00001103 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x6fe8 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x7030 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000c02 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000e02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001b02 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,197 +1,201 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_25(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #740 @ 0x2e4 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ mov fp, r3 │ │ │ │ │ - str r1, [sp, #204] @ 0xcc │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #740 @ 0x2e4 │ │ │ │ │ ldr r3, [sp, #776] @ 0x308 │ │ │ │ │ + str r1, [sp, #196] @ 0xc4 │ │ │ │ │ ldr r1, [sp, #780] @ 0x30c │ │ │ │ │ - ldr lr, [pc, #72] @ 68 │ │ │ │ │ + ldr lr, [pc, #72] @ 78 │ │ │ │ │ cmp r3, r1 │ │ │ │ │ add lr, pc, lr │ │ │ │ │ - bge 53bc │ │ │ │ │ + bge 53e4 │ │ │ │ │ ldr r1, [sp, #784] @ 0x310 │ │ │ │ │ - ldr r4, [pc, #56] @ 6c │ │ │ │ │ - lsl r1, r1, #3 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #52] @ 7c │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ str r1, [sp, #728] @ 0x2d8 │ │ │ │ │ ldr lr, [lr, r4] │ │ │ │ │ + str fp, [sp, #16] │ │ │ │ │ str r3, [sp, #724] @ 0x2d4 │ │ │ │ │ add r3, r2, r3, lsl #6 │ │ │ │ │ ldr r1, [lr] │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ mov r3, #0 │ │ │ │ │ - str r1, [sp, #732] @ 0x2dc │ │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ │ str r0, [sp, #720] @ 0x2d0 │ │ │ │ │ - str fp, [sp, #16] │ │ │ │ │ - b 80 │ │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ │ + str r1, [sp, #732] @ 0x2dc │ │ │ │ │ + b 90 │ │ │ │ │ .word 0x00000040 │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #724] @ 0x2d4 │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r8, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ │ ldr r2, [sp, #720] @ 0x2d0 │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ - add r1, r2, ip │ │ │ │ │ - add r5, r3, ip │ │ │ │ │ - ldrd r6, [r9, #-40] @ 0xffffffd8 │ │ │ │ │ - ldrd r2, [r9, #-48] @ 0xffffffd0 │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - ldrd r0, [r9, #-64] @ 0xffffffc0 │ │ │ │ │ - mov r8, r2 │ │ │ │ │ + ldrd r4, [r8, #-56] @ 0xffffffc8 │ │ │ │ │ + add r3, r3, r1 │ │ │ │ │ + ldrd r6, [r8, #-40] @ 0xffffffd8 │ │ │ │ │ + add r9, r2, r1 │ │ │ │ │ + ldrd r0, [r8, #-64] @ 0xffffffc0 │ │ │ │ │ + str r3, [sp, #4] │ │ │ │ │ + ldrd r2, [r8, #-48] @ 0xffffffd0 │ │ │ │ │ + str r9, [sp] │ │ │ │ │ strd r6, [sp, #24] │ │ │ │ │ - str r5, [sp, #4] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - ldrd r4, [r9, #-56] @ 0xffffffc8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r8, r2 │ │ │ │ │ mov r9, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #72] @ 0x48 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r8, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r6, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - ldrd r4, [r9, #-24] @ 0xffffffe8 │ │ │ │ │ + ldr r8, [sp, #20] │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r4, [r8, #-24] @ 0xffffffe8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd sl, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r4, [sp, #24] │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r9, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [r8, #-32] @ 0xffffffe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r8, [sp, #32] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ @@ -206,200 +210,200 @@ │ │ │ │ │ strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #32] │ │ │ │ │ + ldrd r8, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd sl, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r4, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ + ldrd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r6, [sp, #8] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r2, [sp, #88] @ 0x58 │ │ │ │ │ + strd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #136] @ 0x88 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - strd r6, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r6, r4 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - ldrd r6, [r9, #-16] │ │ │ │ │ - ldrd r8, [r9, #-8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r6, [r2, #-16] │ │ │ │ │ + ldrd r8, [r2, #-8] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -407,297 +411,310 @@ │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + ldrd sl, [sp, #32] │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ │ + add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -705,500 +722,496 @@ │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r8, [sp, #160] @ 0xa0 │ │ │ │ │ + strd r8, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - strd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + strd r6, [r3] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r2, [sp, #720] @ 0x2d0 │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr ip, [sp, #720] @ 0x2d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [r2, ip] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - strd r2, [r1] │ │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ │ - ldrd r4, [r3, ip] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r0, sp, #288 @ 0x120 │ │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr lr, [sp, #196] @ 0xc4 │ │ │ │ │ + ldrd r2, [ip, r1] │ │ │ │ │ + ldrd r4, [lr, r1] │ │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ │ + strd r2, [r0] │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r7, ip, ip, lsl #2 │ │ │ │ │ - lsl r3, r7, #3 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - str r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r6, [r1, r3] │ │ │ │ │ - ldrd r8, [r5, r3] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + add sl, r1, r1, lsl #2 │ │ │ │ │ + lsl fp, sl, #3 │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + str fp, [sp, #8] │ │ │ │ │ + ldrd r8, [r3, fp] │ │ │ │ │ ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #8] │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ │ - lsl lr, r7, #5 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - str lr, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r8, [r5, lr] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + lsl lr, sl, #5 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + ldr fp, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - mov r0, sl │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ - mov r1, fp │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + str lr, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r8, [r9, lr] │ │ │ │ │ + ldrd r6, [fp, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - mov r0, sl │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ strd r6, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - lsl lr, r7, #4 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - str lr, [sp, #152] @ 0x98 │ │ │ │ │ - add r8, r5, lr │ │ │ │ │ - str r8, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r8, [r5, lr] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + lsl lr, sl, #4 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - add r4, r1, r7, lsl #4 │ │ │ │ │ - ldrd r6, [r1, lr] │ │ │ │ │ + add r3, fp, lr │ │ │ │ │ + add r7, r9, lr │ │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + str lr, [sp, #144] @ 0x90 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r8, [fp, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r4, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r6, [r4, fp] │ │ │ │ │ - ldrd r8, [r8, fp] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [r3, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3308] @ 70 │ │ │ │ │ - ldr r3, [pc, #-3308] @ 74 │ │ │ │ │ + ldr r2, [pc, #-3344] @ 80 │ │ │ │ │ + ldr r3, [pc, #-3344] @ 84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3348] @ 70 │ │ │ │ │ - ldr r3, [pc, #-3348] @ 74 │ │ │ │ │ + ldr r2, [pc, #-3384] @ 80 │ │ │ │ │ + ldr r3, [pc, #-3384] @ 84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #656 @ 0x290 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #656 @ 0x290 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #3572] @ 1bb0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3568] @ 1be4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add ip, sp, #664 @ 0x298 │ │ │ │ │ mov r2, r0 │ │ │ │ │ + add ip, sp, #664 @ 0x298 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [ip] │ │ │ │ │ - ldr r3, [pc, #3496] @ 1bb0 │ │ │ │ │ mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #3492] @ 1be4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3416] @ 1bb4 │ │ │ │ │ - ldr r3, [pc, #3416] @ 1bb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3408] @ 1be8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3400] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3396] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #3396] @ 1bc0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3388] @ 1bf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3380] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ - ldr r2, [pc, #3336] @ 1bb4 │ │ │ │ │ + ldr r2, [pc, #3336] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3332] @ 1bb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3324] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3320] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #3320] @ 1bc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3312] @ 1bf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3304] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #680 @ 0x2a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3212] @ 1bb4 │ │ │ │ │ - ldr r3, [pc, #3212] @ 1bb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3204] @ 1be8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3196] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3192] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #3192] @ 1bc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #3184] @ 1bf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3176] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #688 @ 0x2b0 │ │ │ │ │ - ldr r2, [pc, #3132] @ 1bb4 │ │ │ │ │ + ldr r2, [pc, #3132] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3128] @ 1bb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3120] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3116] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #3116] @ 1bc0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #3108] @ 1bf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #3100] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - add r4, ip, ip, lsl #1 │ │ │ │ │ - ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - mov r1, r4 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - ldrd r6, [r3, r4] │ │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, r3, r1, lsl #3 │ │ │ │ │ - add r9, r5, r4 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #72] @ 0x48 │ │ │ │ │ + add r4, r3, r3, lsl #1 │ │ │ │ │ + lsl r7, r4, #3 │ │ │ │ │ mov r0, sl │ │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ │ + add ip, r9, r7 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + add r1, r5, r4 │ │ │ │ │ + ldrd r8, [r5, r4] │ │ │ │ │ + str ip, [sp, #168] @ 0xa8 │ │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ │ mov r1, fp │ │ │ │ │ - str r9, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ str r4, [sp, #384] @ 0x180 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r5, r4] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -1207,398 +1220,397 @@ │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r8, [r9, fp] │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldr ip, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [ip, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #168] @ 0xa8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - add r7, ip, ip, lsl #3 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - str r7, [sp, #448] @ 0x1c0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - lsl r1, ip, #3 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - str r1, [sp, #24] │ │ │ │ │ - lsl r1, r7, #4 │ │ │ │ │ - add fp, r3, r7, lsl #4 │ │ │ │ │ - add r9, r5, r1 │ │ │ │ │ - ldrd r6, [r3, r1] │ │ │ │ │ - str r9, [sp, #232] @ 0xe8 │ │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r8, [r5, r1] │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + lsl lr, r3, #3 │ │ │ │ │ + add r3, lr, r3 │ │ │ │ │ + lsl r7, r3, #4 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + mov ip, r7 │ │ │ │ │ + add r1, r9, r7 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + add r8, r5, ip │ │ │ │ │ + str ip, [sp, #112] @ 0x70 │ │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str fp, [sp, #168] @ 0xa8 │ │ │ │ │ + str r8, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r8, [r5, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r9, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r8, [r9, fp] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r6, [r3, fp] │ │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ │ + ldr r8, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r6, [r1, fp] │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r8, [r8, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ ldr ip, [sp, #16] │ │ │ │ │ - ldr r8, [sp, #112] @ 0x70 │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, ip, r8, lsl #2 │ │ │ │ │ - lsl r9, r3, #3 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - str r9, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r6, [r3, r9] │ │ │ │ │ - ldrd r8, [r9, r5] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r6, [r9, ip] │ │ │ │ │ + str ip, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r8, [r5, ip] │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + strd r6, [sp, #232] @ 0xe8 │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ - strd sl, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd sl, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldr r2, [pc, #1748] @ 1bb4 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [pc, #1752] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1744] @ 1bb8 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r3, [pc, #1744] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1736] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #1736] @ 1bc0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1732] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1724] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r2, [pc, #1676] @ 1bb4 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr r2, [pc, #1680] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #1672] @ 1bb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1668] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1660] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #1660] @ 1bc0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r2, [pc, #1652] @ 1bf0 │ │ │ │ │ + ldr r3, [pc, #1652] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1596] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #1596] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #1600] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #1600] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1564] @ 1bb0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r3, [pc, #1560] @ 1be4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -1608,119 +1620,119 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ - ldr r2, [pc, #1340] @ 1bb4 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #1344] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #1328] @ 1bb8 │ │ │ │ │ + ldr r3, [pc, #1332] @ 1bec │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1316] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #1316] @ 1bc0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r2, [pc, #1312] @ 1bf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #1304] @ 1bf4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1252] @ 1bb4 │ │ │ │ │ - ldr r3, [pc, #1252] @ 1bb8 │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r2, [pc, #1256] @ 1be8 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1244] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1236] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #1236] @ 1bc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1232] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1224] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1172] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #1172] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #1176] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #1176] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1140] @ 1bb0 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ + ldr r3, [pc, #1136] @ 1be4 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -1730,695 +1742,687 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sp, #224] @ 0xe0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - add fp, r5, r1 │ │ │ │ │ - add r6, r3, r1 │ │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r6, [r3, r1] │ │ │ │ │ - str fp, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r8, [r5, r1] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr lr, [sp, #24] │ │ │ │ │ + ldrd sl, [sp, #32] │ │ │ │ │ + add r7, r9, lr │ │ │ │ │ + add r3, r5, lr │ │ │ │ │ + str r7, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r8, [r5, lr] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr ip, [sp, #248] @ 0xf8 │ │ │ │ │ - ldrd r6, [r6, fp] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - ldrd r8, [ip, fp] │ │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r7, [sp, #224] @ 0xe0 │ │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [r3, fp] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ - lsl r7, ip, #7 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r9, r7 │ │ │ │ │ - str r9, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - add fp, r3, ip, lsl #7 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - str fp, [sp, #120] @ 0x78 │ │ │ │ │ - add fp, r5, r9 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + lsl r7, r3, #7 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str fp, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r8, [r9, r5] │ │ │ │ │ + add fp, r9, r7 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + add r1, r5, r3 │ │ │ │ │ + ldrd r8, [r5, r3] │ │ │ │ │ + str r3, [sp, #32] │ │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + str fp, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r6, [r5, fp] │ │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - ldrd r8, [r5, fp] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldrd r8, [r1, fp] │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + mov r3, #88 @ 0x58 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ + mov fp, r1 │ │ │ │ │ + ldr lr, [sp, #16] │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, ip, r7, lsl #1 │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - mov r8, r7 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - str r8, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mul lr, r3, lr │ │ │ │ │ + ldrd r6, [r9, lr] │ │ │ │ │ + str lr, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r8, [r5, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [r8, r5] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ - b 1bd0 │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + b 1c04 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #248] @ 0xf8 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd sl, [sp, #88] @ 0x58 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - mov r3, fp │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd sl, [r3] │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldr r2, [pc, #-404] @ 1bb4 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #-384] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-416] @ 1bb8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r3, [pc, #-392] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-420] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-420] @ 1bc0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-404] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-412] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldr r2, [pc, #-480] @ 1bb4 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #-456] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-484] @ 1bb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-468] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-496] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-496] @ 1bc0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ mov r8, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r2, [pc, #-484] @ 1bf0 │ │ │ │ │ + ldr r3, [pc, #-484] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-564] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #-564] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #-536] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #-536] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-568] @ 1bcc │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr r3, [pc, #-548] @ 1c00 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldr r2, [pc, #-820] @ 1bb4 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [pc, #-792] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #-832] @ 1bb8 │ │ │ │ │ + ldr r3, [pc, #-804] @ 1bec │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-844] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-844] @ 1bc0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ + ldr r2, [pc, #-824] @ 1bf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-832] @ 1bf4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldr r2, [pc, #-912] @ 1bb4 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-916] @ 1bb8 │ │ │ │ │ + ldr r2, [pc, #-880] @ 1be8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-892] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-928] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-928] @ 1bc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-904] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-912] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ + mov sl, r0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - mov sl, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-996] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #-996] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #-960] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #-960] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-1000] @ 1bcc │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr r3, [pc, #-972] @ 1c00 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - lsl r7, ip, #5 │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + lsl r7, r3, #5 │ │ │ │ │ + add r6, r9, r7 │ │ │ │ │ mov r4, r7 │ │ │ │ │ - add fp, r5, r4 │ │ │ │ │ - str fp, [sp, #272] @ 0x110 │ │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ │ + str r6, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ + add r9, r5, r4 │ │ │ │ │ + str r9, [sp, #256] @ 0x100 │ │ │ │ │ ldrd r8, [r5, r4] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ - add r6, r3, ip, lsl #5 │ │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #88] @ 0x58 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -2427,395 +2431,393 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ - ldr r7, [sp, #264] @ 0x108 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr ip, [sp, #272] @ 0x110 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ + ldr r6, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #256] @ 0x100 │ │ │ │ │ + ldrd r6, [r6, fp] │ │ │ │ │ + ldrd r8, [r5, fp] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [ip, fp] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #56] @ 0x38 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #448] @ 0x1c0 │ │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, ip, r7, lsl #1 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - mov r8, r7 │ │ │ │ │ - add r3, r1, r3, lsl #3 │ │ │ │ │ - ldrd r6, [r7, r1] │ │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ - add r3, r5, r8 │ │ │ │ │ + mov r3, #152 @ 0x98 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + mul r7, r3, r7 │ │ │ │ │ + add r8, r9, r7 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + str r8, [sp, #264] @ 0x108 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r6, [r7, r9] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + add r9, r5, r3 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ │ + str r9, [sp, #272] @ 0x110 │ │ │ │ │ + ldrd r8, [r5, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r8, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r8, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #592 @ 0x250 │ │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldr r9, [sp, #264] @ 0x108 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r8, [r3, fp] │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r8, [sp, #272] @ 0x110 │ │ │ │ │ + ldrd r6, [r9, fp] │ │ │ │ │ + ldrd r8, [r8, fp] │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - sub r3, r7, ip │ │ │ │ │ - lsl r7, r3, #4 │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - ldrd r6, [r7, r3] │ │ │ │ │ - ldrd r8, [r5, r1] │ │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + sub r3, r4, r7 │ │ │ │ │ + lsl r8, r3, #4 │ │ │ │ │ + ldrd r6, [r9, r8] │ │ │ │ │ + str r8, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r8, [r8, r5] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ strd r6, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r2, [sp, #152] @ 0x98 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ - strd r2, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd sl, [sp, #32] │ │ │ │ │ + strd sl, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ - ldr r2, [pc, #-2520] @ 1bb4 │ │ │ │ │ + ldr r2, [pc, #-2476] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ - ldr r3, [pc, #-2528] @ 1bb8 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2488] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2536] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-2536] @ 1bc0 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2500] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2508] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ │ - ldr r2, [pc, #-2596] @ 1bb4 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #-2552] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-2600] @ 1bb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2564] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2612] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-2612] @ 1bc0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #-2576] @ 1bf0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2584] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2680] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #-2680] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #-2636] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #-2636] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-2684] @ 1bcc │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-2656] @ 1c00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -2823,33 +2825,33 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -2866,157 +2868,157 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #608 @ 0x260 │ │ │ │ │ - ldr r2, [pc, #-2928] @ 1bb4 │ │ │ │ │ + ldr r2, [pc, #-2884] @ 1be8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - ldr r3, [pc, #-2940] @ 1bb8 │ │ │ │ │ + ldr r3, [pc, #-2896] @ 1bec │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2952] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-2952] @ 1bc0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #-2916] @ 1bf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-2924] @ 1bf4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3016] @ 1bb4 │ │ │ │ │ - ldr r3, [pc, #-3016] @ 1bb8 │ │ │ │ │ + ldr r2, [pc, #-2972] @ 1be8 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2984] @ 1bec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3032] @ 1bbc │ │ │ │ │ - ldr r3, [pc, #-3032] @ 1bc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2996] @ 1bf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-3004] @ 1bf4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3100] @ 1bc4 │ │ │ │ │ - ldr r3, [pc, #-3100] @ 1bc8 │ │ │ │ │ + ldr r2, [pc, #-3056] @ 1bf8 │ │ │ │ │ + ldr r3, [pc, #-3056] @ 1bfc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #-3104] @ 1bcc │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-3076] @ 1c00 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ add r3, sp, #616 @ 0x268 │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - lsl r4, ip, #4 │ │ │ │ │ - str r4, [sp, #32] │ │ │ │ │ - ldrd r8, [r5, r4] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ - add r6, r3, ip, lsl #4 │ │ │ │ │ - str r6, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r6, [r3, r4] │ │ │ │ │ - add r3, r5, r4 │ │ │ │ │ + lsl r3, r7, #4 │ │ │ │ │ + add r6, r9, r3 │ │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r9, r3] │ │ │ │ │ + add r9, r5, r3 │ │ │ │ │ + str r9, [sp, #280] @ 0x118 │ │ │ │ │ + ldrd r8, [r5, r3] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -3026,45 +3028,45 @@ │ │ │ │ │ add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ │ ldrd r6, [r6, fp] │ │ │ │ │ - ldr r5, [sp, #288] @ 0x120 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ ldrd r8, [r5, fp] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd sl, [sp, #192] @ 0xc0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd sl, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -3074,349 +3076,353 @@ │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - add r3, r1, ip │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + add r3, r3, r7 │ │ │ │ │ lsl r5, r3, #3 │ │ │ │ │ - add sl, r7, r3, lsl #3 │ │ │ │ │ - str sl, [sp, #104] @ 0x68 │ │ │ │ │ - ldrd r6, [r7, r5] │ │ │ │ │ - mov sl, r5 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ + mov r8, r5 │ │ │ │ │ + add sl, r9, r5 │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - add r3, r5, sl │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + str r8, [sp, #64] @ 0x40 │ │ │ │ │ + str sl, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str sl, [sp, #64] @ 0x40 │ │ │ │ │ + add ip, r5, r8 │ │ │ │ │ + ldrd r8, [r8, r5] │ │ │ │ │ + str ip, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [r5, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #640 @ 0x280 │ │ │ │ │ ldrd sl, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r6, [r6, fp] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + ldr sl, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r6, [sl, fp] │ │ │ │ │ ldr sl, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - ldrd r8, [sl, fp] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldrd r8, [sl, fp] │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r7, [sp] │ │ │ │ │ - lsl r5, r5, #5 │ │ │ │ │ - ldrd r6, [r7, r5] │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r8, [r5, r3] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r9, [sp] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldr r6, [sp, #376] @ 0x178 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + lsl r5, r6, #5 │ │ │ │ │ + ldrd r6, [r9, r5] │ │ │ │ │ + mov ip, r5 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r8, [r5, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r0, r4 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r9, r1 │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r2, sl │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r3, fp │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - strd sl, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - strd r4, [r3] │ │ │ │ │ + strd sl, [sp, #184] @ 0xb8 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ + mov r3, r1 │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ add r1, sp, #640 @ 0x280 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, sl │ │ │ │ │ - strd sl, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ - mov r3, fp │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + strd sl, [r3] │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ - ldr r2, [pc, #3632] @ 3bf8 │ │ │ │ │ + ldr r2, [pc, #3632] @ 3c10 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #3620] @ 3bfc │ │ │ │ │ + ldr r3, [pc, #3620] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3616] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #3616] @ 3c04 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #3608] @ 3c18 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3600] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldr r2, [pc, #3556] @ 3bf8 │ │ │ │ │ + ldr r2, [pc, #3556] @ 3c10 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3552] @ 3bfc │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #3544] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3540] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #3540] @ 3c04 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #3532] @ 3c18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #3524] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3556] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #3556] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #3568] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #3568] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3492] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r3, [pc, #3484] @ 3c40 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ @@ -3426,41 +3432,41 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -3469,77 +3475,78 @@ │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ │ - ldr r2, [pc, #3216] @ 3bf8 │ │ │ │ │ + ldr r2, [pc, #3216] @ 3c10 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r1, sp, #704 @ 0x2c0 │ │ │ │ │ ldrd r6, [r1] │ │ │ │ │ - ldr r3, [pc, #3204] @ 3bfc │ │ │ │ │ + ldr r3, [pc, #3204] @ 3c14 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3192] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #3192] @ 3c04 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #712 @ 0x2c8 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + ldr r2, [pc, #3184] @ 3c18 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, fp │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ + ldr r3, [pc, #3176] @ 3c1c │ │ │ │ │ mov r0, sl │ │ │ │ │ + mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldr r2, [pc, #3124] @ 3bf8 │ │ │ │ │ + ldr r2, [pc, #3124] @ 3c10 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #3120] @ 3bfc │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #3112] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #3108] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #3108] @ 3c04 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #3100] @ 3c18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #3092] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov sl, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3128] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #3128] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #3140] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #3140] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #3064] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r3, [pc, #3056] @ 3c40 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -3548,545 +3555,546 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldrd r8, [r3] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r8, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ add r1, sp, #640 @ 0x280 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2748] @ 3bf8 │ │ │ │ │ - ldr r3, [pc, #2748] @ 3bfc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2732] @ 3c10 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2724] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2728] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #2728] @ 3c04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2712] @ 3c18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2704] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ - ldr r2, [pc, #2668] @ 3bf8 │ │ │ │ │ + ldr r2, [pc, #2660] @ 3c10 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #2664] @ 3bfc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2648] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2652] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #2652] @ 3c04 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2636] @ 3c18 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2628] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #656 @ 0x290 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2556] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #2556] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #2560] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #2560] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2492] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r3, [pc, #2476] @ 3c40 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr fp, [sp, #720] @ 0x2d0 │ │ │ │ │ + ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ + ldr fp, [sp, #720] @ 0x2d0 │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r9, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ ldr r3, [sp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ strd r0, [r3, lr] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ - ldr sl, [sp, #208] @ 0xd0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ + ldr r9, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp] │ │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2132] @ 3bf8 │ │ │ │ │ - ldr r3, [pc, #2132] @ 3bfc │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2116] @ 3c10 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2108] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2112] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #2112] @ 3c04 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #2096] @ 3c18 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2088] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2056] @ 3bf8 │ │ │ │ │ - ldr r3, [pc, #2056] @ 3bfc │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldr r2, [pc, #2048] @ 3c10 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2036] @ 3c14 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2040] @ 3c00 │ │ │ │ │ - ldr r3, [pc, #2040] @ 3c04 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #2024] @ 3c18 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #2016] @ 3c1c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov fp, r1 │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov fp, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1944] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #1944] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #1948] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #1948] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #1880] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r3, [pc, #1864] @ 3c40 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #200] @ 0xc8 │ │ │ │ │ - ldr r5, [sp, #204] @ 0xcc │ │ │ │ │ + ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r5, lr] │ │ │ │ │ + ldr r5, [sp, #196] @ 0xc4 │ │ │ │ │ + strd r0, [r5, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [r3, r2] │ │ │ │ │ mov r2, sl │ │ │ │ │ + ldr lr, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r3, fp │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [r5, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #208] @ 0xd0 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r7, [sp, #4] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [r7, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r7, r6] │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd sl, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1424] @ 3c08 │ │ │ │ │ - ldr r3, [pc, #1424] @ 3c0c │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1404] @ 3c20 │ │ │ │ │ + ldr r3, [pc, #1404] @ 3c24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1408] @ 3c10 │ │ │ │ │ - ldr r3, [pc, #1408] @ 3c14 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #1392] @ 3c28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1384] @ 3c2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1420] @ 3c4c │ │ │ │ │ - ldr r3, [pc, #1420] @ 3c50 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #1404] @ 3c64 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1396] @ 3c68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1400] @ 3c54 │ │ │ │ │ - ldr r3, [pc, #1400] @ 3c58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #1384] @ 3c6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1376] @ 3c70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1268] @ 3c2c │ │ │ │ │ - ldr r3, [pc, #1268] @ 3c30 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #1252] @ 3c44 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1244] @ 3c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1248] @ 3c34 │ │ │ │ │ - ldr r3, [pc, #1248] @ 3c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r2, [pc, #1228] @ 3c4c │ │ │ │ │ + ldr r3, [pc, #1228] @ 3c50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1252] @ 3c64 │ │ │ │ │ - ldr r3, [pc, #1252] @ 3c68 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #1248] @ 3c88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1240] @ 3c8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1232] @ 3c6c │ │ │ │ │ - ldr r3, [pc, #1232] @ 3c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #1228] @ 3c90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1220] @ 3c94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4103,15 +4111,15 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -4119,116 +4127,116 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1056] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #1056] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #1060] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #1060] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldr r2, [pc, #996] @ 3c4c │ │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ │ + ldr r2, [pc, #988] @ 3c64 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #984] @ 3c50 │ │ │ │ │ + ldr r3, [pc, #976] @ 3c68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #980] @ 3c54 │ │ │ │ │ - ldr r3, [pc, #980] @ 3c58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldr r2, [pc, #964] @ 3c6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #956] @ 3c70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #996] @ 3c94 │ │ │ │ │ - ldr r3, [pc, #996] @ 3c98 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldr r2, [pc, #992] @ 3cb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #912] @ 3c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #976] @ 3c9c │ │ │ │ │ - ldr r3, [pc, #976] @ 3ca0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #900] @ 3c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #892] @ 3c7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r6, [r1] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldr r2, [pc, #848] @ 3c74 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #852] @ 3c98 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ - ldr r3, [pc, #840] @ 3c78 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #840] @ 3c9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #832] @ 3c7c │ │ │ │ │ - ldr r3, [pc, #832] @ 3c80 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #828] @ 3ca0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #820] @ 3ca4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #720] @ 3c3c │ │ │ │ │ - ldr r3, [pc, #720] @ 3c40 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #704] @ 3c54 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #696] @ 3c58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #700] @ 3c44 │ │ │ │ │ - ldr r3, [pc, #700] @ 3c48 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #684] @ 3c5c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #676] @ 3c60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4237,37 +4245,37 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ - ldrd sl, [r1] │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ mov r3, r5 │ │ │ │ │ + ldrd sl, [r1] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #584] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #584] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #588] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #588] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -4275,106 +4283,106 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldr r2, [pc, #496] @ 3c4c │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldr r2, [pc, #488] @ 3c64 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #484] @ 3c50 │ │ │ │ │ + ldr r3, [pc, #476] @ 3c68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #480] @ 3c54 │ │ │ │ │ - ldr r3, [pc, #480] @ 3c58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldr r2, [pc, #464] @ 3c6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #456] @ 3c70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #504] @ 3c9c │ │ │ │ │ - ldr r3, [pc, #504] @ 3ca0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldr r2, [pc, #428] @ 3c78 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #420] @ 3c7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #468] @ 3c94 │ │ │ │ │ - ldr r3, [pc, #468] @ 3c98 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldr r2, [pc, #464] @ 3cb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #384] @ 3c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r0, sl │ │ │ │ │ strd r4, [r3] │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ strd sl, [r1] │ │ │ │ │ - mov r2, r0 │ │ │ │ │ mov r1, fp │ │ │ │ │ - mov r0, sl │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #288] @ 3c3c │ │ │ │ │ - ldr r3, [pc, #288] @ 3c40 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #272] @ 3c54 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #264] @ 3c58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #268] @ 3c44 │ │ │ │ │ - ldr r3, [pc, #268] @ 3c48 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldr r2, [pc, #252] @ 3c5c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #244] @ 3c60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #268] @ 3c74 │ │ │ │ │ - ldr r3, [pc, #268] @ 3c78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #264] @ 3c98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #256] @ 3c9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #248] @ 3c7c │ │ │ │ │ - ldr r3, [pc, #248] @ 3c80 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr r2, [pc, #244] @ 3ca0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #236] @ 3ca4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4391,19 +4399,17 @@ │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - b 3ca4 │ │ │ │ │ + b 3cbc │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x1d101ee0 │ │ │ │ │ .word 0x3feefea2 │ │ │ │ │ .word 0xfa1c0796 │ │ │ │ │ @@ -4421,14 +4427,17 @@ │ │ │ │ │ .word 0x3fecf457 │ │ │ │ │ .word 0xc925819c │ │ │ │ │ .word 0x3fdb3ff7 │ │ │ │ │ .word 0x3c182b51 │ │ │ │ │ .word 0x3fe1257e │ │ │ │ │ .word 0xff642e86 │ │ │ │ │ .word 0x3feb04bb │ │ │ │ │ + .word 0x3fe8a80b │ │ │ │ │ + .word 0xfeb501bc │ │ │ │ │ + .word 0x3fe465c6 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x03d2b816 │ │ │ │ │ .word 0x3fe753b6 │ │ │ │ │ .word 0x55112014 │ │ │ │ │ .word 0x3fe5e7cf │ │ │ │ │ .word 0x5da15be0 │ │ │ │ │ @@ -4436,130 +4445,129 @@ │ │ │ │ │ .word 0x5480d903 │ │ │ │ │ .word 0x3fefbf67 │ │ │ │ │ .word 0x1be09379 │ │ │ │ │ .word 0x3fb0130a │ │ │ │ │ .word 0xbfe443fe │ │ │ │ │ .word 0x3fefefd5 │ │ │ │ │ .word 0x635b6bea │ │ │ │ │ - .word 0x3fe8a80b │ │ │ │ │ - .word 0xfeb501bc │ │ │ │ │ - .word 0x3fe465c6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-120] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #-120] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #-116] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #-116] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr r2, [pc, #-248] @ 3c08 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [pc, #-256] @ 3c20 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - ldr r3, [pc, #-260] @ 3c0c │ │ │ │ │ + ldr r3, [pc, #-268] @ 3c24 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-264] @ 3c10 │ │ │ │ │ - ldr r3, [pc, #-264] @ 3c14 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr r2, [pc, #-280] @ 3c28 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-288] @ 3c2c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-252] @ 3c4c │ │ │ │ │ - ldr r3, [pc, #-252] @ 3c50 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #-268] @ 3c64 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-276] @ 3c68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-272] @ 3c54 │ │ │ │ │ - ldr r3, [pc, #-272] @ 3c58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r2, [pc, #-288] @ 3c6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-296] @ 3c70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov fp, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - strd r6, [r1] │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + strd r6, [r1] │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldr r2, [pc, #-400] @ 3c2c │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #-408] @ 3c44 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-404] @ 3c30 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldr r3, [pc, #-416] @ 3c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-412] @ 3c34 │ │ │ │ │ - ldr r3, [pc, #-412] @ 3c38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #-428] @ 3c4c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-436] @ 3c50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-412] @ 3c64 │ │ │ │ │ - ldr r3, [pc, #-412] @ 3c68 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r2, [pc, #-416] @ 3c88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-424] @ 3c8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-432] @ 3c6c │ │ │ │ │ - ldr r3, [pc, #-432] @ 3c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldr r2, [pc, #-436] @ 3c90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-444] @ 3c94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4568,659 +4576,659 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-580] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #-580] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #-576] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #-576] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #24] │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #24] │ │ │ │ │ + ldr r8, [sp, #24] │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r4, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r8, sl │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r9, fp │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-820] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-820] @ 3c1c │ │ │ │ │ - mov r9, fp │ │ │ │ │ + ldr r2, [pc, #-832] @ 3c30 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #-844] @ 3c34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-840] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-840] @ 3c24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-856] @ 3c38 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-864] @ 3c3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-896] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-896] @ 3c1c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-912] @ 3c30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-920] @ 3c34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-916] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-916] @ 3c24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-932] @ 3c38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-940] @ 3c3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-956] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ + ldr r3, [pc, #-972] @ 3c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr fp, [sp, #8] │ │ │ │ │ + ldr r9, [sp, #224] @ 0xe0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, fp] │ │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ │ + strd r0, [r9, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r2, [pc, #-1204] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-1204] @ 3c1c │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1212] @ 3c30 │ │ │ │ │ + ldr r3, [pc, #-1212] @ 3c34 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1228] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-1228] @ 3c24 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #-1244] @ 3c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-1252] @ 3c3c │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1292] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-1292] @ 3c1c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-1308] @ 3c30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1316] @ 3c34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1312] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-1312] @ 3c24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1328] @ 3c38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1336] @ 3c3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1352] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #-1376] @ 3c40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #248] @ 0xf8 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [r2, r3] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #184] @ 0xb8 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr fp, [sp, #176] @ 0xb0 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r2, [pc, #-1588] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-1588] @ 3c1c │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ + ldr sl, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #-1596] @ 3c30 │ │ │ │ │ + ldr r3, [pc, #-1596] @ 3c34 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1612] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-1612] @ 3c24 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #640 @ 0x280 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #-1628] @ 3c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-1636] @ 3c3c │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1676] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-1676] @ 3c1c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-1692] @ 3c30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-1700] @ 3c34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1696] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-1696] @ 3c24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-1712] @ 3c38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-1720] @ 3c3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-1736] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r3, [pc, #-1752] @ 3c40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ │ + strd r0, [r2, r3] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr lr, [sp] │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [lr, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #264] @ 0x108 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr fp, [sp, #248] @ 0xf8 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - ldr r2, [pc, #-1984] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-1984] @ 3c1c │ │ │ │ │ - strd r0, [r9, r7] │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldr sl, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #-1992] @ 3c30 │ │ │ │ │ + ldr r3, [pc, #-1992] @ 3c34 │ │ │ │ │ + strd r0, [r9, sl] │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2008] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-2008] @ 3c24 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r2, [pc, #-2024] @ 3c38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #-2032] @ 3c3c │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2072] @ 3c18 │ │ │ │ │ - ldr r3, [pc, #-2072] @ 3c1c │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #-2088] @ 3c30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2096] @ 3c34 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2092] @ 3c20 │ │ │ │ │ - ldr r3, [pc, #-2092] @ 3c24 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2108] @ 3c38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #-2116] @ 3c3c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #-2132] @ 3c28 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldr r3, [pc, #-2148] @ 3c40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #272] @ 0x110 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [ip, r3] │ │ │ │ │ + ldr lr, [sp, #256] @ 0x100 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #280] @ 0x118 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + ldr sl, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [r5, r7] │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + strd r0, [r5, sl] │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ ldrd r8, [r3] │ │ │ │ │ + mov r5, r1 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2520] @ 3c2c │ │ │ │ │ - ldr r3, [pc, #-2520] @ 3c30 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2540] @ 3c44 │ │ │ │ │ + ldr r3, [pc, #-2540] @ 3c48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2536] @ 3c34 │ │ │ │ │ - ldr r3, [pc, #-2536] @ 3c38 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldr r2, [pc, #-2552] @ 3c4c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2560] @ 3c50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2576] @ 3c3c │ │ │ │ │ - ldr r3, [pc, #-2576] @ 3c40 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #-2592] @ 3c54 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2600] @ 3c58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2596] @ 3c44 │ │ │ │ │ - ldr r3, [pc, #-2596] @ 3c48 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldr r2, [pc, #-2612] @ 3c5c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2620] @ 3c60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ - strd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ + strd r2, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2664] @ 3c4c │ │ │ │ │ - ldr r3, [pc, #-2664] @ 3c50 │ │ │ │ │ mov fp, r1 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldr r2, [pc, #-2680] @ 3c64 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2688] @ 3c68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2684] @ 3c54 │ │ │ │ │ - ldr r3, [pc, #-2684] @ 3c58 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ + ldr r2, [pc, #-2700] @ 3c6c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2708] @ 3c70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2684] @ 3c84 │ │ │ │ │ - ldr r3, [pc, #-2684] @ 3c88 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #-2688] @ 3ca8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2696] @ 3cac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2704] @ 3c8c │ │ │ │ │ - ldr r3, [pc, #-2704] @ 3c90 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r2, [pc, #-2708] @ 3cb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2716] @ 3cb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -5239,121 +5247,122 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2904] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #-2904] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #-2900] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #-2900] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2924] @ 3c64 │ │ │ │ │ - ldr r3, [pc, #-2924] @ 3c68 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2932] @ 3c88 │ │ │ │ │ + ldr r3, [pc, #-2932] @ 3c8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2940] @ 3c6c │ │ │ │ │ - ldr r3, [pc, #-2940] @ 3c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #-2944] @ 3c90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2952] @ 3c94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2980] @ 3c74 │ │ │ │ │ - ldr r3, [pc, #-2980] @ 3c78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ + ldr r2, [pc, #-2984] @ 3c98 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2992] @ 3c9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3000] @ 3c7c │ │ │ │ │ - ldr r3, [pc, #-3000] @ 3c80 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #-3004] @ 3ca0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3012] @ 3ca4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r6, [sp, #80] @ 0x50 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3072] @ 3c84 │ │ │ │ │ - ldr r3, [pc, #-3072] @ 3c88 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-3080] @ 3ca8 │ │ │ │ │ + ldr r3, [pc, #-3080] @ 3cac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3084] @ 3c8c │ │ │ │ │ - ldr r3, [pc, #-3084] @ 3c90 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #-3092] @ 3cb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3100] @ 3cb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3124] @ 3c94 │ │ │ │ │ - ldr r3, [pc, #-3124] @ 3c98 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r2, [pc, #-3132] @ 3cb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3212] @ 3c74 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3144] @ 3c9c │ │ │ │ │ - ldr r3, [pc, #-3144] @ 3ca0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r2, [pc, #-3224] @ 3c78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3232] @ 3c7c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -5362,31 +5371,31 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd sl, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd sl, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-3336] @ 3c5c │ │ │ │ │ - ldr r3, [pc, #-3336] @ 3c60 │ │ │ │ │ + ldr r2, [pc, #-3336] @ 3c80 │ │ │ │ │ + ldr r3, [pc, #-3336] @ 3c84 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -5395,100 +5404,101 @@ │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3388] @ 3c64 │ │ │ │ │ - ldr r3, [pc, #-3388] @ 3c68 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-3400] @ 3c88 │ │ │ │ │ + ldr r3, [pc, #-3400] @ 3c8c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3404] @ 3c6c │ │ │ │ │ - ldr r3, [pc, #-3404] @ 3c70 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ + ldr r2, [pc, #-3412] @ 3c90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3420] @ 3c94 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3444] @ 3c74 │ │ │ │ │ - ldr r3, [pc, #-3444] @ 3c78 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r2, [pc, #-3452] @ 3c98 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3460] @ 3c9c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3464] @ 3c7c │ │ │ │ │ - ldr r3, [pc, #-3464] @ 3c80 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ + ldr r2, [pc, #-3472] @ 3ca0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3480] @ 3ca4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd sl, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd sl, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ - strd r2, [sp, #152] @ 0x98 │ │ │ │ │ + strd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3532] @ 3c84 │ │ │ │ │ - ldr r3, [pc, #-3532] @ 3c88 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldr r2, [pc, #-3540] @ 3ca8 │ │ │ │ │ mov sl, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3548] @ 3cac │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3552] @ 3c8c │ │ │ │ │ - ldr r3, [pc, #-3552] @ 3c90 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #-3560] @ 3cb0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-3568] @ 3cb4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-3588] @ 3c94 │ │ │ │ │ - ldr r3, [pc, #-3588] @ 3c98 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r2, [pc, #-3600] @ 3cb8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2348] @ 5400 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-3608] @ 3c9c │ │ │ │ │ - ldr r3, [pc, #-3608] @ 3ca0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r2, [pc, #2336] @ 5404 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2328] @ 5408 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -5507,124 +5517,124 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2164] @ 53c4 │ │ │ │ │ - ldr r3, [pc, #2164] @ 53c8 │ │ │ │ │ + ldr r2, [pc, #2196] @ 540c │ │ │ │ │ + ldr r3, [pc, #2196] @ 5410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ │ - ldr r2, [pc, #2140] @ 53cc │ │ │ │ │ + ldr r2, [pc, #2172] @ 5414 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ - ldr r3, [pc, #2132] @ 53d0 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2160] @ 5418 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2124] @ 53d4 │ │ │ │ │ - ldr r3, [pc, #2124] @ 53d8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [pc, #2148] @ 541c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2140] @ 5420 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2084] @ 53dc │ │ │ │ │ - ldr r3, [pc, #2084] @ 53e0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldr r2, [pc, #2108] @ 5424 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2100] @ 5428 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2064] @ 53e4 │ │ │ │ │ - ldr r3, [pc, #2064] @ 53e8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #616 @ 0x268 │ │ │ │ │ + ldr r2, [pc, #2088] @ 542c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2080] @ 5430 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #144] @ 0x90 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + strd r6, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1992] @ 53ec │ │ │ │ │ - ldr r3, [pc, #1992] @ 53f0 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2012] @ 5434 │ │ │ │ │ + ldr r3, [pc, #2012] @ 5438 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1976] @ 53f4 │ │ │ │ │ - ldr r3, [pc, #1976] @ 53f8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldr r2, [pc, #2000] @ 543c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1992] @ 5440 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1936] @ 53fc │ │ │ │ │ - ldr r3, [pc, #1936] @ 5400 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + ldr r2, [pc, #1960] @ 5444 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1952] @ 5448 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1916] @ 5404 │ │ │ │ │ - ldr r3, [pc, #1916] @ 5408 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [pc, #1940] @ 544c │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1932] @ 5450 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -5633,449 +5643,449 @@ │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1728] @ 53c4 │ │ │ │ │ - ldr r3, [pc, #1728] @ 53c8 │ │ │ │ │ + ldr r2, [pc, #1760] @ 540c │ │ │ │ │ + ldr r3, [pc, #1760] @ 5410 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #32] │ │ │ │ │ ldr r9, [sp] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ + ldr r8, [sp, #48] @ 0x30 │ │ │ │ │ + strd r4, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [r9, r8] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r5, [sp, #4] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ strd r0, [r5, r8] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r8, sl │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ ldr r4, [sp, #384] @ 0x180 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - mov r8, sl │ │ │ │ │ strd r0, [r9, r4] │ │ │ │ │ + mov r9, fp │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1644] @ 540c │ │ │ │ │ - ldr r3, [pc, #1644] @ 5410 │ │ │ │ │ - mov r9, fp │ │ │ │ │ + ldr r2, [pc, #1672] @ 5454 │ │ │ │ │ strd r0, [r5, r4] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ + ldr r3, [pc, #1660] @ 5458 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1624] @ 5414 │ │ │ │ │ - ldr r3, [pc, #1624] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1648] @ 545c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1640] @ 5460 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1568] @ 540c │ │ │ │ │ - ldr r3, [pc, #1568] @ 5410 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1592] @ 5454 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1584] @ 5458 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1548] @ 5414 │ │ │ │ │ - ldr r3, [pc, #1548] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1572] @ 545c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1564] @ 5460 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1508] @ 541c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1524] @ 5464 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #104] @ 0x68 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #160] @ 0xa0 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr fp, [sp, #152] @ 0x98 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldrd r8, [sp, #216] @ 0xd8 │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r2, [pc, #1268] @ 540c │ │ │ │ │ - ldr r3, [pc, #1268] @ 5410 │ │ │ │ │ - strd r0, [ip, r7] │ │ │ │ │ + ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #1300] @ 5454 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ + ldr r3, [pc, #1296] @ 5458 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #208] @ 0xd0 │ │ │ │ │ - ldr r2, [pc, #1248] @ 5414 │ │ │ │ │ - ldr r3, [pc, #1248] @ 5418 │ │ │ │ │ + ldrd r6, [sp, #224] @ 0xe0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1272] @ 545c │ │ │ │ │ + ldr r3, [pc, #1272] @ 5460 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1192] @ 540c │ │ │ │ │ - ldr r3, [pc, #1192] @ 5410 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #1216] @ 5454 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1208] @ 5458 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1172] @ 5414 │ │ │ │ │ - ldr r3, [pc, #1172] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1196] @ 545c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #1188] @ 5460 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #1132] @ 541c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #1148] @ 5464 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #288] @ 0x120 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ │ strd r0, [r2, r3] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ strd r0, [r2, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr fp, [sp, #136] @ 0x88 │ │ │ │ │ strd r0, [fp, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldr r3, [pc, #896] @ 5410 │ │ │ │ │ - strd r0, [r2, r7] │ │ │ │ │ - ldr r2, [pc, #884] @ 540c │ │ │ │ │ + ldr sl, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r3, [pc, #928] @ 5458 │ │ │ │ │ + strd r0, [r2, sl] │ │ │ │ │ + ldr r2, [pc, #916] @ 5454 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #248] @ 0xf8 │ │ │ │ │ - ldr r2, [pc, #872] @ 5414 │ │ │ │ │ - ldr r3, [pc, #872] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #896] @ 545c │ │ │ │ │ + ldr r3, [pc, #896] @ 5460 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #816] @ 540c │ │ │ │ │ - ldr r3, [pc, #816] @ 5410 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #840] @ 5454 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #832] @ 5458 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #796] @ 5414 │ │ │ │ │ - ldr r3, [pc, #796] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #820] @ 545c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #812] @ 5460 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #756] @ 541c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #772] @ 5464 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, sl │ │ │ │ │ - mov r3, fp │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, sl │ │ │ │ │ + mov r3, fp │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r2, r3] │ │ │ │ │ mov r2, r4 │ │ │ │ │ + ldr lr, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [lr, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [ip, r2] │ │ │ │ │ mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr sl, [sp, #176] @ 0xb0 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr sl, [sp, #168] @ 0xa8 │ │ │ │ │ strd r0, [sl, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ - ldr r2, [pc, #520] @ 540c │ │ │ │ │ - ldr r3, [pc, #520] @ 5410 │ │ │ │ │ - strd r0, [ip, r4] │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r2, [pc, #552] @ 5454 │ │ │ │ │ + ldr r3, [pc, #552] @ 5458 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #496] @ 5414 │ │ │ │ │ - ldr r3, [pc, #496] @ 5418 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + ldr r2, [pc, #520] @ 545c │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ + ldr r3, [pc, #512] @ 5460 │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #432] @ 540c │ │ │ │ │ - ldr r3, [pc, #432] @ 5410 │ │ │ │ │ mov sl, r0 │ │ │ │ │ mov fp, r1 │ │ │ │ │ + ldr r2, [pc, #456] @ 5454 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #448] @ 5458 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #412] @ 5414 │ │ │ │ │ - ldr r3, [pc, #412] @ 5418 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #436] @ 545c │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #428] @ 5460 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [pc, #372] @ 541c │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #388] @ 5464 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -6089,69 +6099,77 @@ │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ mov r2, sl │ │ │ │ │ mov r3, fp │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #224] @ 0xe0 │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [lr, r3] │ │ │ │ │ + ldr ip, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [ip, r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ strd r0, [r2, lr] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r0, sl │ │ │ │ │ mov r1, fp │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ - ldr r8, [sp, #232] @ 0xe8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + ldr r8, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [r8, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ ldr r3, [sp, #732] @ 0x2dc │ │ │ │ │ - ldr lr, [sp, #200] @ 0xc8 │ │ │ │ │ - eor r3, ip, r3 │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ + eor r3, r7, r3 │ │ │ │ │ + strd r0, [r2, lr] │ │ │ │ │ str r3, [sp, #16] │ │ │ │ │ + ldr ip, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ │ ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ │ - ldr r9, [sp, #20] │ │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ │ - add r3, lr, r3 │ │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ │ - add r3, r9, #64 @ 0x40 │ │ │ │ │ + add r3, ip, r3 │ │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ │ + add r3, r2, #64 @ 0x40 │ │ │ │ │ + ldr r2, [sp, #780] @ 0x30c │ │ │ │ │ str r3, [sp, #20] │ │ │ │ │ ldr r3, [sp, #724] @ 0x2d4 │ │ │ │ │ - strd r0, [r2, r4] │ │ │ │ │ - ldr r2, [sp, #780] @ 0x30c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - bne 78 │ │ │ │ │ + bne 88 │ │ │ │ │ add sp, sp, #740 @ 0x2e4 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + .word 0x3fe8a80b │ │ │ │ │ + .word 0xfeb501bc │ │ │ │ │ + .word 0x3fe465c6 │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x4e81c059 │ │ │ │ │ .word 0x3fec0ab4 │ │ │ │ │ .word 0x5cbfa951 │ │ │ │ │ .word 0x3fded50d │ │ │ │ │ .word 0xdcdc158c │ │ │ │ │ @@ -6168,18 +6186,18 @@ │ │ │ │ │ .word 0x3fefefd5 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ │ │ │ │ │ -00005420 : │ │ │ │ │ +00005468 : │ │ │ │ │ fftw_codelet_t2_25(): │ │ │ │ │ - ldr r2, [pc, #12] @ 5434 │ │ │ │ │ - ldr r1, [pc, #12] @ 5438 │ │ │ │ │ + ldr r2, [pc, #12] @ 547c │ │ │ │ │ + ldr r1, [pc, #12] @ 5480 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffabcc │ │ │ │ │ + .word 0xffffab84 │ │ │ ├── t2_32.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 27396 (bytes into file) │ │ │ │ │ + Start of section headers: 27628 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x6b04: │ │ │ │ │ +There are 14 section headers, starting at offset 0x6bec: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 004f48 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 005254 001820 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 004f7c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 004f7c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 004f7c 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 004f82 000014 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 004f96 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 006a74 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 004fd6 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 004fd6 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 005004 0001a0 10 12 18 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0051a4 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 006a8c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 005030 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00533c 001820 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 005064 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 005064 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 005064 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00506a 000014 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00507e 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 006b5c 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 0050be 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 0050be 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0050ec 0001a0 10 12 18 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 00528c 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 006b74 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,29 +1,29 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 26 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 20268 FUNC LOCAL DEFAULT 1 t2_32 │ │ │ │ │ - 3: 0000006c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000074 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00003784 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 000037c4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00004ef4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00004f2c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 00004f40 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 20500 FUNC LOCAL DEFAULT 1 t2_32 │ │ │ │ │ + 3: 00000078 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000080 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 000037f0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 00003830 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00004fdc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 00005014 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 00005028 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 10: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 11: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 12: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 13: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 14: 00000000 20 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 15: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 16: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 17: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 20: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 21: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 22: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 23: 00004f2c 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_32 │ │ │ │ │ + 23: 00005014 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_32 │ │ │ │ │ 24: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 25: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,781 +1,781 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x5254 contains 772 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x533c contains 772 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -0000006c 00001219 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000070 0000131a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000114 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000130 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000148 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000164 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000017c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000200 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000218 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000238 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000258 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000274 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000288 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000310 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000032c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000340 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000354 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000036c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000384 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000408 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000424 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000438 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000450 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000468 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000047c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000494 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000004f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000510 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000052c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000548 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000560 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000574 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000590 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000610 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000624 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000638 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000658 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000067c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000690 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000718 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000730 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000744 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000075c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000774 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000788 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000079c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000810 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000828 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000083c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000850 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000864 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000880 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000898 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000904 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000918 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000934 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000094c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000095c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000970 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000098c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000009a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a00 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ac8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000adc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b20 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b50 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bdc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bf0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c08 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c20 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c4c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c64 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cc8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ce4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d14 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000dac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dc4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ddc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000df0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e48 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e90 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ea4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ec0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000edc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ef8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f38 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f54 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f88 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fb8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fd4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fe8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001004 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001020 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000103c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001068 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000078 00001219 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +0000007c 0000131a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000104 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000120 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000013c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000154 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000170 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000188 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000020c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000224 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000023c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000264 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000280 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000294 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000304 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000031c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000338 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000034c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000364 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000037c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000394 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000418 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000434 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000448 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000460 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000478 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000048c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000004a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000508 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000520 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000558 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000570 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000584 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000604 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000620 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000634 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000648 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000668 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000068c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000070c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000728 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000740 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000754 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000076c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000784 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000798 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007c0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000808 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000820 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000838 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000084c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000860 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000874 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000890 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000900 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000914 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000928 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000944 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000095c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000096c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000980 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000099c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000009b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a10 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a3c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a54 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a80 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ab0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ac4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ad8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b08 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bbc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c74 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000cd8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cf4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d08 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d24 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d40 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d54 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d90 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000da8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dbc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000dec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e78 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ebc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ed8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fa0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fd0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001000 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000101c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001038 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001054 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001080 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001094 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000010a8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000110c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001128 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000113c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001158 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001174 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001188 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000011c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001214 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001230 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001244 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000127c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001098 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000010c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001124 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001140 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001154 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001170 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000118c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011a0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000011e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001210 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000122c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001248 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000125c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001298 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000012c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000012dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001308 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001308 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001324 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001340 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000135c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001374 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001390 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000013e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000013fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001418 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001434 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000144c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001468 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001484 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000014a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001510 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000152c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001548 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000155c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000159c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000015ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001608 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000161c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001658 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001674 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001688 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000170c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000135c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001378 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001394 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013cc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000013e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001404 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001420 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000143c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001458 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001474 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001490 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001504 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001520 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001534 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001550 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000156c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001580 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001600 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000161c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001630 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000166c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001688 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000169c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001724 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001738 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001750 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000173c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001750 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001768 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000177c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001798 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017d0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000017e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001804 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001780 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001794 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000017b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017cc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000017e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001804 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001820 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000183c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001858 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001874 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000183c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001858 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001874 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001890 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000018ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000018e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001900 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000191c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001938 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000195c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001974 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001988 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000199c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a10 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a3c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a54 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ab4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ac8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000191c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001938 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001954 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001978 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001990 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000019b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a44 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a74 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a88 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ac4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001ae0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001afc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001af4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001b10 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b2c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b74 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001b90 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bc0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001bd4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bf0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c0c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c44 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001c94 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cb0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cc4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001ba4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bc0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bdc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bf0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c08 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001c74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c90 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001cc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001ce0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001cfc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001d18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cf8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d14 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d30 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d4c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001d68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001da4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001db8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dcc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001de4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001df8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e4c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001eac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ee0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001efc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f2c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001f5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fa4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fd0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001fe8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ffc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002014 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002030 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000204c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002068 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d84 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001da0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001dc4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ddc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001df0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e04 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e1c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e64 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e94 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001eb0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ecc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ee0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f14 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f44 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001f90 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fc0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fd8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001fec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002004 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000201c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002030 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002048 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002064 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002080 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000209c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020b8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000209c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000020d4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000020ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002108 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002124 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002140 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002158 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002174 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002190 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002210 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002228 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002244 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002258 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002294 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022fc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002310 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002344 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002360 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002374 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002390 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000023c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002408 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000241c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002434 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000244c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002460 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002478 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002494 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024cc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000210c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002128 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002144 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002160 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000217c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002194 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021cc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000021e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000221c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002238 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000224c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002264 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002280 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002294 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000022c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002314 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002330 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002344 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002378 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002394 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023a8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023c4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023e0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000023f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002424 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000243c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002450 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002468 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002480 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002494 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000024e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002500 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000251c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002500 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000251c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002538 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002550 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000256c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002588 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002610 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000264c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002664 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002678 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002554 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002570 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000258c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002614 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002630 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000264c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000268c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000026a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026b8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002700 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002714 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000272c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002748 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000275c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002770 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000278c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027c8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027e4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000027f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000026d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002724 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002744 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002758 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002774 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002790 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000027a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002814 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002830 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002844 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002870 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002888 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000289c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000028b4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002914 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002924 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002940 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000295c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002974 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002988 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a38 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a7c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a90 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002aac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ab8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ad0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002adc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b24 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b50 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b68 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b7c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ba8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002844 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002860 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000287c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002890 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002904 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000291c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002930 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000294c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002964 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000297c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002998 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a20 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a4c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a8c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ab4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ac0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002adc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002af0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b34 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b40 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002bc4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002bd8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002bf4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c10 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c24 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002c94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cc0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002cd4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d40 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002d6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d84 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d98 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002db0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002dc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002de0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002df8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e14 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002bdc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bf0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c1c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c38 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c68 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c84 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002c98 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cb4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002cd0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d00 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d2c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d5c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d9c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002db4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002dc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002de0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002df8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e0c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002e58 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e74 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e8c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ea4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ec4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ee0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002eec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f08 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f14 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f48 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f64 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f70 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002e90 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ea8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ec0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ed8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ef4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f0c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f24 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f44 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f60 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002f88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002f94 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002fb0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fcc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fe8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003004 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003020 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000303c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003058 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003074 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000308c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fe4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ff0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003008 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003014 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003030 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000304c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003068 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003084 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000030a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000030bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000030d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000310c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003128 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000030d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003110 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003128 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003144 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003160 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003184 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000031c0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000031e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003214 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003234 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003250 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003268 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003284 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000032bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003310 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000332c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000317c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003194 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031cc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000320c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003228 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003248 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000326c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000329c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000032bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000330c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003328 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00003344 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003360 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000337c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003394 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033c0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000337c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003398 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033b4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033d0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003408 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003414 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003430 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000344c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003468 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003474 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003490 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000034ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003424 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000343c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003454 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003470 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003488 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000034ac 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000034c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003514 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003528 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003534 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003558 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003570 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003594 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000035f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003608 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003624 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003640 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000364c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003664 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003670 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003684 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000369c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036e8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003700 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000371c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003730 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003748 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003764 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000037d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037ec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037f8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003814 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000382c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003848 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003864 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003878 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003894 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038c4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038f8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003914 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003930 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003944 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000395c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003978 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000398c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003500 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000350c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003528 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003544 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003560 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000356c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003590 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035c4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000035d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000035f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000360c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003630 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003658 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003674 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000368c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036c0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003700 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000370c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003720 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000373c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003758 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003774 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003788 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037d4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003834 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003850 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000386c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003878 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003894 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000038a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000038d4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000038f0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000390c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003920 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000393c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003958 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000396c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003988 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000039d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000039f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a08 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a24 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a40 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003a54 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a68 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003aa4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ac0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003adc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003af4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b94 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bc4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003be0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bf8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c0c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c3c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c58 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c90 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003cac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003cc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ce0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cf8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d14 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d30 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a04 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a20 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003a34 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a4c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a68 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a84 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003aa0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003ab4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ad0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003aec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003b00 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b14 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b34 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b6c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ba0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003bbc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003bd8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003bec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c08 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c24 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c58 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c8c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ca4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003cd0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003cec 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d08 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d24 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d44 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d7c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003d94 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003db0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003dbc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003de0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003df8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e1c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003e58 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e70 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ea0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ebc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003dcc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003de8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e34 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e50 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e78 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003eb4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ecc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003ed8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003eec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f08 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f38 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f50 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f6c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f88 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003f9c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003fb4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fd0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fe4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003ffc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004014 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004030 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000404c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004060 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004078 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004094 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040f0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000410c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004128 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000413c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004158 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004170 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004188 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041a0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000041bc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041d8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041ec 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004204 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004220 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003efc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f18 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f30 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f4c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f60 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003f7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f98 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003fc8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003fe0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ff8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004010 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000402c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004048 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000405c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004074 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004090 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000040a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000040f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004110 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004124 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000413c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004158 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000416c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004184 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000041d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004200 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000421c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004234 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000424c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004264 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004280 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000429c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042b0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000424c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004268 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004284 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000042b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000042cc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000042e8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000042fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004310 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000432c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004348 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004364 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000437c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004390 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000043c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000043f4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042fc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004314 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000432c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004348 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004364 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004378 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004394 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004410 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000442c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004440 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004454 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004470 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004488 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004498 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044ac 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004518 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004534 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004444 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004458 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004474 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004490 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044a4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044bc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044d8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044f4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004508 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000451c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004538 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004550 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004568 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000457c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004598 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045b4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045c8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045e0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045fc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004618 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004634 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004640 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004560 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004574 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004590 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045b0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045e4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004600 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000461c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004634 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004648 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004664 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000467c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004694 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046a0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000046c4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046dc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004710 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004724 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004740 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000475c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004770 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000478c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047bc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047d8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047f4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004810 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004824 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000483c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004858 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000486c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004884 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000489c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048b8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048d4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000048e8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004900 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000491c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004930 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004948 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004964 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004978 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004994 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049b0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049c4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049e0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000049f8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a28 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a44 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a74 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a8c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004aa8 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004abc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ad4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004af0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b0c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b28 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b3c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b58 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b74 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b9c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bb8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004bd4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004bf4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c0c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c20 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c3c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c58 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c70 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c88 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ca4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004cc0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004cd4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004ce8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d04 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d1c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d2c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004680 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004694 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046ac 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046c8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046e4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004700 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000470c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004730 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004748 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004760 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000476c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004790 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000047a8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000480c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004828 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000483c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004858 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004870 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004888 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048a4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000048c0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048dc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048f0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004908 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004924 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004938 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004950 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000496c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004988 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049a4 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049b8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049d0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049ec 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a00 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004a18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a48 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a64 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a80 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a94 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ab0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ac8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ae0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004afc 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b18 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b34 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b48 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b60 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b7c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b90 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ba8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004bc4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004be0 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004bfc 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c10 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004c2c 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c48 0000141c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c70 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c8c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ca8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004cc8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ce0 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004cf4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d10 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d2c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d44 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004d5c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d78 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d8c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004da8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004dc4 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004de0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004df4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e08 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e24 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e40 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e54 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e6c 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e88 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ea4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f3c 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00004f40 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00004d78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d94 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004da8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004dbc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004dd8 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004df0 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e00 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e14 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e30 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004e4c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e60 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e7c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e98 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004eb4 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ec8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004edc 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ef8 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f14 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f28 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f40 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f5c 0000151c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f78 0000161c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005024 0000181d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00005028 00000f03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x6a74 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x6b5c contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000a02 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000c02 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001902 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,1139 +1,1145 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_32(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #860 @ 0x35c │ │ │ │ │ - ldr r4, [sp, #900] @ 0x384 │ │ │ │ │ - mov ip, r1 │ │ │ │ │ - ldr r1, [sp, #896] @ 0x380 │ │ │ │ │ - mov lr, r0 │ │ │ │ │ - ldr r0, [pc, #76] @ 6c │ │ │ │ │ - cmp r1, r4 │ │ │ │ │ - add r0, pc, r0 │ │ │ │ │ - bge 4eec │ │ │ │ │ - ldr r4, [sp, #904] @ 0x388 │ │ │ │ │ - add r1, r1, #1 │ │ │ │ │ - lsl r4, r4, #3 │ │ │ │ │ - str r4, [sp, #848] @ 0x350 │ │ │ │ │ - ldr r4, [pc, #48] @ 70 │ │ │ │ │ - add r2, r2, r1, lsl #6 │ │ │ │ │ - ldr r0, [r0, r4] │ │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r0, [r0] │ │ │ │ │ - mov r2, #0 │ │ │ │ │ - str r0, [sp, #852] @ 0x354 │ │ │ │ │ - str r1, [sp, #844] @ 0x34c │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - str lr, [sp, #292] @ 0x124 │ │ │ │ │ - str ip, [sp, #608] @ 0x260 │ │ │ │ │ - str r3, [sp, #16] │ │ │ │ │ - b 7c │ │ │ │ │ - .word 0x00000044 │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r3 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #868 @ 0x364 │ │ │ │ │ + ldr r3, [sp, #904] @ 0x388 │ │ │ │ │ + str r0, [sp, #272] @ 0x110 │ │ │ │ │ + str r1, [sp, #276] @ 0x114 │ │ │ │ │ + ldr r1, [sp, #908] @ 0x38c │ │ │ │ │ + ldr lr, [pc, #68] @ 78 │ │ │ │ │ + cmp r3, r1 │ │ │ │ │ + add lr, pc, lr │ │ │ │ │ + bge 4fc0 │ │ │ │ │ + ldr r1, [sp, #912] @ 0x390 │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ + ldr r4, [pc, #48] @ 7c │ │ │ │ │ + lsl r1, r1, #3 │ │ │ │ │ + str r1, [sp, #856] @ 0x358 │ │ │ │ │ + ldr lr, [lr, r4] │ │ │ │ │ + str ip, [sp, #4] │ │ │ │ │ + str r3, [sp, #852] @ 0x354 │ │ │ │ │ + add r3, r2, r3, lsl #6 │ │ │ │ │ + ldr r1, [lr] │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ + mov r3, #0 │ │ │ │ │ + str r3, [sp, #24] │ │ │ │ │ + str r1, [sp, #860] @ 0x35c │ │ │ │ │ + b 88 │ │ │ │ │ + .word 0x0000003c │ │ │ │ │ R_ARM_GOTPC _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ .word 0x00000000 │ │ │ │ │ R_ARM_GOT32 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ - str r3, [sp, #844] @ 0x34c │ │ │ │ │ - ldr r7, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #608] @ 0x260 │ │ │ │ │ - ldr r2, [sp, #292] @ 0x124 │ │ │ │ │ - add sl, r3, r1 │ │ │ │ │ - add fp, r2, r1 │ │ │ │ │ + str r3, [sp, #852] @ 0x354 │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ │ ldrd r8, [r7, #-64] @ 0xffffffc0 │ │ │ │ │ + add fp, r2, r1 │ │ │ │ │ ldrd r4, [r7, #-48] @ 0xffffffd0 │ │ │ │ │ + add sl, r3, r1 │ │ │ │ │ ldrd r2, [r7, #-56] @ 0xffffffc8 │ │ │ │ │ - ldrd r6, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ - strd r2, [sp, #24] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ + ldrd r6, [r7, #-40] @ 0xffffffd8 │ │ │ │ │ + strd r2, [sp, #32] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ - strd r6, [sp, #40] @ 0x28 │ │ │ │ │ - strd r4, [sp, #32] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r4, r8 │ │ │ │ │ mov r5, r9 │ │ │ │ │ - ldrd r8, [sp, #24] │ │ │ │ │ - ldrd r2, [sp, #32] │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r8, [sp, #32] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r4, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #288] @ 0x120 │ │ │ │ │ - ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r4, [r7, #-32] @ 0xffffffe0 │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r4, [sp, #32] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r4, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [r7, #-24] @ 0xffffffe8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r8 │ │ │ │ │ - mov r5, r9 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r6, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r6, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r6, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r6, [sp, #48] @ 0x30 │ │ │ │ │ + mov r4, r8 │ │ │ │ │ + mov r5, r9 │ │ │ │ │ + strd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r8, [r3, #-16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r8, [sp, #72] @ 0x48 │ │ │ │ │ - mov r6, r4 │ │ │ │ │ - mov r7, r5 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r8, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + mov r6, r4 │ │ │ │ │ + mov r7, r5 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r4, [r3, #-8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ - bl 0 <__aeabi_dmul> │ │ │ │ │ - R_ARM_CALL __aeabi_dmul │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #8] │ │ │ │ │ + bl 0 <__aeabi_dmul> │ │ │ │ │ + R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [sp, #248] @ 0xf8 │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + ldrd r8, [sp, #208] @ 0xd0 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #72] @ 0x48 │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #8] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #8] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #16] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + strd r4, [sp, #120] @ 0x78 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r6, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r6, [sp, #8] │ │ │ │ │ + strd r6, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r6, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ - ldrd r0, [sp] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r4, [sp, #136] @ 0x88 │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ + strd r4, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r4, [sp, #160] @ 0xa0 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r4, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r6, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ + strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r6, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r6, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ │ - ldr r2, [sp, #292] @ 0x124 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ ldrd r2, [r2, r1] │ │ │ │ │ - strd r2, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr ip, [sp, #608] @ 0x260 │ │ │ │ │ + strd r2, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr ip, [sp, #276] @ 0x114 │ │ │ │ │ ldrd r2, [ip, r1] │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - lsl r1, r3, #7 │ │ │ │ │ - ldrd r6, [fp, r1] │ │ │ │ │ - ldrd r8, [sl, r1] │ │ │ │ │ - str r1, [sp] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + lsl r5, r3, #7 │ │ │ │ │ + ldrd r6, [fp, r5] │ │ │ │ │ + str r5, [sp, #8] │ │ │ │ │ + ldrd r8, [sl, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ lsl ip, r3, #6 │ │ │ │ │ ldrd r6, [fp, ip] │ │ │ │ │ add r9, sl, ip │ │ │ │ │ - add lr, fp, r3, lsl #6 │ │ │ │ │ + add lr, fp, ip │ │ │ │ │ + str ip, [sp, #280] @ 0x118 │ │ │ │ │ + str lr, [sp, #288] @ 0x120 │ │ │ │ │ + str r9, [sp, #296] @ 0x128 │ │ │ │ │ + ldrd r8, [sl, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str ip, [sp, #296] @ 0x128 │ │ │ │ │ - str lr, [sp, #304] @ 0x130 │ │ │ │ │ - str r9, [sp, #312] @ 0x138 │ │ │ │ │ - ldrd r8, [sl, ip] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #304] @ 0x130 │ │ │ │ │ - strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp] │ │ │ │ │ - ldrd r8, [lr, r1] │ │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ + strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldr lr, [sp, #288] @ 0x120 │ │ │ │ │ + ldrd r8, [lr, r5] │ │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - ldrd r6, [r5, r1] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [r7, r5] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ + strd r0, [sp, #128] @ 0x80 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #760 @ 0x2f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -1146,23 +1152,23 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #776 @ 0x308 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [sp, #248] @ 0xf8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1175,250 +1181,251 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #792 @ 0x318 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #800 @ 0x320 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ - lsl ip, r3, #3 │ │ │ │ │ - ldrd r6, [fp, ip] │ │ │ │ │ - ldrd r8, [sl, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + lsl r2, r3, #3 │ │ │ │ │ + ldrd r6, [fp, r2] │ │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r8, [sl, r2] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str ip, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r9, r3, r3, lsl #2 │ │ │ │ │ - add r3, r9, r9, lsl #2 │ │ │ │ │ - lsl lr, r3, #3 │ │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ │ + mov lr, #200 @ 0xc8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + mul lr, r3, lr │ │ │ │ │ ldrd r6, [fp, lr] │ │ │ │ │ - str lr, [sp, #248] @ 0xf8 │ │ │ │ │ + str lr, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r8, [sl, lr] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r9, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r8, [sl, lr] │ │ │ │ │ - strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ lsl lr, r3, #4 │ │ │ │ │ - add r3, r3, r3, lsl #4 │ │ │ │ │ + add r3, lr, r3 │ │ │ │ │ lsl r7, r3, #3 │ │ │ │ │ - mov r2, r7 │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + mov r9, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, r2] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - str r2, [sp, #256] @ 0x100 │ │ │ │ │ + str r9, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r8, [r9, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str lr, [sp, #24] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ - ldr ip, [sp, #112] @ 0x70 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r7, ip, r3 │ │ │ │ │ - str r7, [sp, #448] @ 0x1c0 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + add r7, r2, r3 │ │ │ │ │ + str r7, [sp, #456] @ 0x1c8 │ │ │ │ │ lsl r7, r7, #3 │ │ │ │ │ - mov r5, r7 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - str r5, [sp, #264] @ 0x108 │ │ │ │ │ + ldrd r8, [sl, r1] │ │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sl, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ @@ -1433,25 +1440,26 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #584 @ 0x248 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -1464,1329 +1472,1336 @@ │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #600 @ 0x258 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ lsl r7, r3, #5 │ │ │ │ │ - rsb r3, r3, r3, lsl #5 │ │ │ │ │ + sub r3, r7, r3 │ │ │ │ │ + lsl ip, r3, #3 │ │ │ │ │ str r7, [sp, #56] @ 0x38 │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - mov r2, r7 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, r2] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldrd r6, [fp, ip] │ │ │ │ │ + str ip, [sp, #560] @ 0x230 │ │ │ │ │ + ldrd r8, [sl, ip] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - str r2, [sp, #612] @ 0x264 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ + mov ip, #184 @ 0xb8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - add r7, r3, r3, lsl #1 │ │ │ │ │ - rsb r3, r3, r7, lsl #3 │ │ │ │ │ - lsl r5, r3, #3 │ │ │ │ │ - lsl ip, r7, #3 │ │ │ │ │ - str r7, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r6, [fp, ip] │ │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [sl, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str ip, [sp, #48] @ 0x30 │ │ │ │ │ - str r5, [sp, #272] @ 0x110 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r8, [sl, r5] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - sub r6, lr, r3 │ │ │ │ │ - lsl r4, r6, #3 │ │ │ │ │ - str r6, [sp, #416] @ 0x1a0 │ │ │ │ │ - ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [sl, r4] │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + sub r2, lr, r3 │ │ │ │ │ + str r2, [sp, #424] @ 0x1a8 │ │ │ │ │ + lsl r2, r2, #3 │ │ │ │ │ + ldrd r6, [fp, r2] │ │ │ │ │ + str r2, [sp, #848] @ 0x350 │ │ │ │ │ + ldrd r8, [sl, r2] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r4, [sp, #840] @ 0x348 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #464 @ 0x1d0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - sub r6, lr, r3 │ │ │ │ │ - lsl r1, r6, #3 │ │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ │ - ldrd r6, [fp, r1] │ │ │ │ │ - ldrd r8, [sl, r1] │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + sub r7, r2, r3 │ │ │ │ │ + str r7, [sp, #256] @ 0x100 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [sl, r4] │ │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #624 @ 0x270 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ │ + add r3, sp, #648 @ 0x288 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ │ - ldrd r6, [fp, r4] │ │ │ │ │ - ldrd r8, [sl, r4] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r9, [sp, #56] @ 0x38 │ │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r6, [fp, r9] │ │ │ │ │ + ldrd r8, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ - lsl r7, r7, #5 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, r3, r3, lsl #1 │ │ │ │ │ + lsl r7, r1, #5 │ │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ ldrd r8, [sl, r2] │ │ │ │ │ - str r2, [sp, #624] @ 0x270 │ │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - lsl r7, r9, #5 │ │ │ │ │ - mov r8, r7 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + add r5, r3, r3, lsl #2 │ │ │ │ │ + lsl r7, r5, #5 │ │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ │ + mov r5, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - str r8, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [sl, r5] │ │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [r8, sl] │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - lsl r7, r6, #5 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ │ + lsl r7, r7, #5 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, r3] │ │ │ │ │ + ldrd r8, [sl, r1] │ │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #808 @ 0x328 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #152] @ 0x98 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ - ldrd r6, [fp, r5] │ │ │ │ │ - ldrd r8, [sl, r5] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [fp, lr] │ │ │ │ │ + ldrd r8, [sl, lr] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ - add lr, r3, r7, lsl #2 │ │ │ │ │ - str lr, [sp, #672] @ 0x2a0 │ │ │ │ │ - lsl lr, lr, #4 │ │ │ │ │ - ldrd r6, [fp, lr] │ │ │ │ │ - ldrd r8, [sl, lr] │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, #208 @ 0xd0 │ │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ │ + mul r1, r3, r1 │ │ │ │ │ + ldrd r6, [fp, r1] │ │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r8, [sl, r1] │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str lr, [sp, #80] @ 0x50 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ │ - lsl r7, r1, #4 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, r1] │ │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ + ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + lsl r7, r3, #4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [sl, r3] │ │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ - lsl r7, r9, #4 │ │ │ │ │ + ldr r5, [sp, #152] @ 0x98 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + lsl r7, r5, #4 │ │ │ │ │ mov r4, r7 │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ ldrd r8, [sl, r4] │ │ │ │ │ - strd r0, [r3] │ │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ │ + add r3, sp, #360 @ 0x168 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #416] @ 0x1a0 │ │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ │ - lsl r7, r6, #4 │ │ │ │ │ - mov lr, r7 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, lr] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - str lr, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldr r9, [sp, #424] @ 0x1a8 │ │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + lsl r7, r9, #4 │ │ │ │ │ + mov r5, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + str r5, [sp, #424] @ 0x1a8 │ │ │ │ │ + ldrd r8, [sl, r5] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r0, [sp, #152] @ 0x98 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ - add r6, r3, r9, lsl #1 │ │ │ │ │ - lsl r7, r6, #4 │ │ │ │ │ - mov r5, r7 │ │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + mov r3, #176 @ 0xb0 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r6, [fp, ip] │ │ │ │ │ + str ip, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [sl, ip] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r8, [sl, r5] │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - lsl r6, r7, #4 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - ldrd r6, [r6, fp] │ │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - ldrd r8, [sl, r2] │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [sl, r3] │ │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ - lsl r6, r7, #4 │ │ │ │ │ - mov ip, r6 │ │ │ │ │ - ldrd r6, [r6, fp] │ │ │ │ │ - ldrd r8, [sl, ip] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - str ip, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + lsl r7, r7, #4 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + ldrd r8, [sl, r1] │ │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - ldrd r0, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r0, [sp, #144] @ 0x90 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #512 @ 0x200 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ @@ -2800,1302 +2815,1312 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r7, [sp, #152] @ 0x98 │ │ │ │ │ add r3, sp, #520 @ 0x208 │ │ │ │ │ - lsl r2, r9, #3 │ │ │ │ │ - ldrd r6, [fp, r2] │ │ │ │ │ - add r9, fp, r9, lsl #3 │ │ │ │ │ - str r9, [sp, #152] @ 0x98 │ │ │ │ │ - add r9, sl, r2 │ │ │ │ │ - str r9, [sp, #160] @ 0xa0 │ │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r8, [sl, r2] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + add r6, fp, r7 │ │ │ │ │ + mov r9, r7 │ │ │ │ │ + add r4, sl, r9 │ │ │ │ │ + str r9, [sp, #144] @ 0x90 │ │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + str r4, [sp, #168] @ 0xa8 │ │ │ │ │ + ldrd r8, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - ldr r9, [sp, #152] @ 0x98 │ │ │ │ │ - ldrd r6, [r9, r2] │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ - ldr r1, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r8, [r1, r2] │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + ldr r7, [sp, #152] @ 0x98 │ │ │ │ │ + ldrd r6, [r7, r5] │ │ │ │ │ + ldr r4, [sp, #168] @ 0xa8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ + ldrd r8, [r4, r5] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r4, [sp, #232] @ 0xe8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r4, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + ldr r9, [sp, #4] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - add r3, r3, r1, lsl #2 │ │ │ │ │ - lsl r6, r3, #3 │ │ │ │ │ - mov r9, r6 │ │ │ │ │ - ldrd r6, [r6, fp] │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + mov r3, #232 @ 0xe8 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ - str r9, [sp, #240] @ 0xf0 │ │ │ │ │ + mul r9, r3, r9 │ │ │ │ │ + ldrd r6, [fp, r9] │ │ │ │ │ + str r9, [sp, #176] @ 0xb0 │ │ │ │ │ ldrd r8, [r9, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ add r1, sp, #392 @ 0x188 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #672] @ 0x2a0 │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - lsl r6, r6, #3 │ │ │ │ │ - ldrd r8, [fp, r6] │ │ │ │ │ - str r6, [sp, #392] @ 0x188 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - ldrd r4, [sl, r6] │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + mov r3, #104 @ 0x68 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r8, [fp, ip] │ │ │ │ │ + str ip, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r4, [sl, ip] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #168] @ 0xa8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3404] @ 3784 │ │ │ │ │ - ldr r3, [pc, #3404] @ 3788 │ │ │ │ │ + ldr r2, [pc, #3416] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #3416] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3364] @ 3784 │ │ │ │ │ - ldr r3, [pc, #3364] @ 3788 │ │ │ │ │ + ldr r2, [pc, #3376] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #3376] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #488 @ 0x1e8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ + ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #208] @ 0xd0 │ │ │ │ │ + ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #3276] @ 3784 │ │ │ │ │ - ldr r3, [pc, #3276] @ 3788 │ │ │ │ │ + ldr r2, [pc, #3288] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #3288] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #3240] @ 3784 │ │ │ │ │ - ldr r3, [pc, #3240] @ 3788 │ │ │ │ │ + ldr r2, [pc, #3248] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #3248] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr ip, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [fp, ip] │ │ │ │ │ - add r4, sl, ip │ │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + lsl r7, r7, #3 │ │ │ │ │ + mov r4, r7 │ │ │ │ │ + add r5, fp, r7 │ │ │ │ │ + ldrd r6, [r7, fp] │ │ │ │ │ + add r3, sl, r4 │ │ │ │ │ + ldrd r8, [sl, r4] │ │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ │ - strd r0, [sp, #224] @ 0xe0 │ │ │ │ │ - add r1, fp, ip │ │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r8, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + str r5, [sp, #216] @ 0xd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [sp] │ │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r8, [r4, r2] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ │ - ldrd r6, [r1, r2] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r6, [r7, r5] │ │ │ │ │ + ldrd r8, [r3, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ │ strd r2, [r1] │ │ │ │ │ ldrd r2, [r1] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - ldr r9, [sp, #120] @ 0x78 │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, r9, lr │ │ │ │ │ - lsl r7, r3, #3 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - ldrd r6, [r7, fp] │ │ │ │ │ - ldrd r8, [sl, r1] │ │ │ │ │ + mov r3, #216 @ 0xd8 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mul r5, r3, r5 │ │ │ │ │ + ldrd r6, [fp, r5] │ │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r8, [sl, r5] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - str r1, [sp, #32] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r6, [sp, #328] @ 0x148 │ │ │ │ │ - lsl r7, r6, #3 │ │ │ │ │ - ldrd r8, [fp, r7] │ │ │ │ │ - str r7, [sp, #8] │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + mov r3, #88 @ 0x58 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mul ip, r3, ip │ │ │ │ │ + ldrd r8, [fp, ip] │ │ │ │ │ + str ip, [sp, #16] │ │ │ │ │ + ldrd r4, [sl, ip] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - ldrd r4, [sl, r7] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r9, r1 │ │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ - mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2200] @ 3784 │ │ │ │ │ - ldr r3, [pc, #2200] @ 3788 │ │ │ │ │ + ldr r2, [pc, #2180] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #2180] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2160] @ 3784 │ │ │ │ │ - ldr r3, [pc, #2160] @ 3788 │ │ │ │ │ + ldr r2, [pc, #2140] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #2140] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2068] @ 3784 │ │ │ │ │ - ldr r3, [pc, #2068] @ 3788 │ │ │ │ │ + ldr r2, [pc, #2048] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #2048] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + strd r0, [sp, #184] @ 0xb8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2032] @ 3784 │ │ │ │ │ - ldr r3, [pc, #2032] @ 3788 │ │ │ │ │ + ldr r2, [pc, #2012] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #2012] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #816 @ 0x330 │ │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #824 @ 0x338 │ │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, ip] │ │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sl, ip] │ │ │ │ │ - add r1, sp, #472 @ 0x1d8 │ │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - ldr r3, [sp, #292] @ 0x124 │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - strd r0, [r3, r5] │ │ │ │ │ mov r3, r7 │ │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [r7, r5] │ │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr r6, [sp, #276] @ 0x114 │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + strd r0, [r6, r5] │ │ │ │ │ + add r1, sp, #816 @ 0x330 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r7, [sp, #304] @ 0x130 │ │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ │ - strd r0, [r7, ip] │ │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ │ + strd r0, [r6, r5] │ │ │ │ │ + add r1, sp, #832 @ 0x340 │ │ │ │ │ ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ │ - strd r0, [r3, ip] │ │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ │ + ldr lr, [sp, #296] @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ + strd r0, [lr, ip] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #296] @ 0x128 │ │ │ │ │ + ldr r9, [sp, #280] @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #704 @ 0x2c0 │ │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #296 @ 0x128 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ │ - add r1, sp, #712 @ 0x2c8 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r7, r1 │ │ │ │ │ add r3, sp, #664 @ 0x298 │ │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #624 @ 0x270 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ + mov r8, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #880] @ 3784 │ │ │ │ │ - ldr r3, [pc, #880] @ 3788 │ │ │ │ │ + ldr r2, [pc, #836] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #836] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [fp, r3] │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #784] @ 3784 │ │ │ │ │ - ldr r3, [pc, #784] @ 3788 │ │ │ │ │ + ldr r2, [pc, #740] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #740] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r2, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [sl, r2] │ │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr ip, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sl, r7] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #688] @ 3784 │ │ │ │ │ - ldr r3, [pc, #688] @ 3788 │ │ │ │ │ + ldr r2, [pc, #644] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #644] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r7, [sp, #192] @ 0xc0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #624] @ 0x270 │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr r8, [sp, #464] @ 0x1d0 │ │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #592] @ 3784 │ │ │ │ │ - ldr r3, [pc, #592] @ 3788 │ │ │ │ │ + ldr r2, [pc, #544] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #544] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr r7, [sp, #192] @ 0xc0 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [sl, r7] │ │ │ │ │ add r1, sp, #760 @ 0x2f8 │ │ │ │ │ ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #808 @ 0x328 │ │ │ │ │ - ldrd r6, [r3] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ add r1, sp, #800 @ 0x320 │ │ │ │ │ + ldrd r6, [r3] │ │ │ │ │ ldrd r4, [r1] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #312] @ 3784 │ │ │ │ │ - ldr r3, [pc, #312] @ 3788 │ │ │ │ │ + ldr r2, [pc, #264] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #264] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #276] @ 3784 │ │ │ │ │ - ldr r3, [pc, #276] @ 3788 │ │ │ │ │ + ldr r2, [pc, #228] @ 37f0 │ │ │ │ │ + ldr r3, [pc, #228] @ 37f4 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #244] @ 379c │ │ │ │ │ - ldr r3, [pc, #244] @ 37a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #184] @ 3808 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #176] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #208] @ 3794 │ │ │ │ │ - ldr r3, [pc, #208] @ 3798 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #148] @ 3800 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #140] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #168] @ 379c │ │ │ │ │ - ldr r3, [pc, #168] @ 37a0 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ │ + ldr r2, [pc, #112] @ 3808 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #100] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #136] @ 3794 │ │ │ │ │ - ldr r3, [pc, #136] @ 3798 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #72] @ 3800 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #64] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #216] @ 0xd8 │ │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dadd> │ │ │ │ │ - R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ │ + add r1, sp, #680 @ 0x2a8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - mov r7, r1 │ │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ - ldrd r0, [r1] │ │ │ │ │ - bl 0 <__aeabi_dsub> │ │ │ │ │ - R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r4, r0 │ │ │ │ │ - mov r5, r1 │ │ │ │ │ - mov r2, r0 │ │ │ │ │ - mov r3, r1 │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ - b 37c4 │ │ │ │ │ + b 3830 │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ @@ -4104,539 +4129,562 @@ │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ .word 0x3fef6297 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dadd> │ │ │ │ │ + R_ARM_CALL __aeabi_dadd │ │ │ │ │ + mov r7, r1 │ │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ + bl 0 <__aeabi_dsub> │ │ │ │ │ + R_ARM_CALL __aeabi_dsub │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + mov r5, r1 │ │ │ │ │ + mov r2, r0 │ │ │ │ │ + mov r3, r1 │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-68] @ 378c │ │ │ │ │ - ldr r3, [pc, #-68] @ 3790 │ │ │ │ │ + ldr r2, [pc, #-128] @ 37f8 │ │ │ │ │ + ldr r3, [pc, #-128] @ 37fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ mov r2, r6 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-108] @ 378c │ │ │ │ │ - ldr r3, [pc, #-108] @ 3790 │ │ │ │ │ + ldr r2, [pc, #-168] @ 37f8 │ │ │ │ │ + ldr r3, [pc, #-168] @ 37fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-156] @ 379c │ │ │ │ │ - ldr r3, [pc, #-156] @ 37a0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-224] @ 3808 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-232] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-192] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-192] @ 3798 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-260] @ 3800 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-268] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ - ldr r2, [pc, #-244] @ 3794 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ + ldr r2, [pc, #-304] @ 3800 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - ldr r3, [pc, #-248] @ 3798 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-316] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-260] @ 379c │ │ │ │ │ - ldr r3, [pc, #-260] @ 37a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-328] @ 3808 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-336] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #584 @ 0x248 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-368] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-368] @ 3798 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-436] @ 3800 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-444] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-388] @ 379c │ │ │ │ │ - ldr r3, [pc, #-388] @ 37a0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-456] @ 3808 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-464] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-436] @ 379c │ │ │ │ │ - ldr r3, [pc, #-436] @ 37a0 │ │ │ │ │ - strd r0, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r2, [pc, #-496] @ 3808 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-508] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-468] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-468] @ 3798 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-536] @ 3800 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-544] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ strd r0, [r3] │ │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ │ + add r1, sp, #640 @ 0x280 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-564] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-564] @ 3798 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-636] @ 3800 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-644] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-584] @ 379c │ │ │ │ │ - ldr r3, [pc, #-584] @ 37a0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-656] @ 3808 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-664] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-640] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-640] @ 3798 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-712] @ 3800 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-720] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-660] @ 379c │ │ │ │ │ - ldr r3, [pc, #-660] @ 37a0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-732] @ 3808 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-740] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #40] @ 0x28 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ │ + strd r8, [sp, #48] @ 0x30 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [fp, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [fp, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r7, [sp, #136] @ 0x88 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r8, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #136] @ 0x88 │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ + strd r0, [sl, r2] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ + ldr lr, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #416] @ 0x1a0 │ │ │ │ │ + ldr r8, [sp, #424] @ 0x1a8 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #528] @ 0x210 │ │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ │ + ldr r9, [sp, #256] @ 0x100 │ │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ │ mov r6, r0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ - mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + mov r4, r0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r8, [sp, #112] @ 0x70 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #216] @ 0xd8 │ │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ │ add r3, sp, #296 @ 0x128 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ strd r0, [sl, r7] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #216] @ 0xd8 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #352 @ 0x160 │ │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ │ + add r1, sp, #392 @ 0x188 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #80] @ 0x50 │ │ │ │ │ + ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + strd r0, [fp, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r2, [sp, #232] @ 0xe8 │ │ │ │ │ + ldr r7, [sp, #208] @ 0xd0 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r9, [sp, #144] @ 0x90 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ + strd r0, [sl, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + ldr lr, [sp, #88] @ 0x58 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1584] @ 378c │ │ │ │ │ - ldr r3, [pc, #-1584] @ 3790 │ │ │ │ │ + ldr r2, [pc, #-1664] @ 37f8 │ │ │ │ │ + ldr r3, [pc, #-1664] @ 37fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #784 @ 0x310 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ + add r1, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1680] @ 378c │ │ │ │ │ - ldr r3, [pc, #-1680] @ 3790 │ │ │ │ │ + ldr r2, [pc, #-1760] @ 37f8 │ │ │ │ │ + ldr r3, [pc, #-1760] @ 37fc │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #776 @ 0x308 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r0, [r3] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1744] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-1744] @ 3798 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-1840] @ 3800 │ │ │ │ │ + ldr r3, [pc, #-1840] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1760] @ 379c │ │ │ │ │ - ldr r3, [pc, #-1760] @ 37a0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #-1852] @ 3808 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1860] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-1816] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-1816] @ 3798 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #-1908] @ 3800 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1916] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1836] @ 379c │ │ │ │ │ - ldr r3, [pc, #-1836] @ 37a0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #-1928] @ 3808 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-1936] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -4647,168 +4695,169 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-1976] @ 37a4 │ │ │ │ │ - ldr r3, [pc, #-1976] @ 37a8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2068] @ 3810 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2076] @ 3814 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-1996] @ 37ac │ │ │ │ │ - ldr r3, [pc, #-1996] @ 37b0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2088] @ 3818 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2096] @ 381c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2052] @ 37a4 │ │ │ │ │ - ldr r3, [pc, #-2052] @ 37a8 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #-2136] @ 3810 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2148] @ 3814 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2068] @ 37ac │ │ │ │ │ - ldr r3, [pc, #-2068] @ 37b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2160] @ 3818 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2168] @ 381c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2148] @ 37bc │ │ │ │ │ - ldr r3, [pc, #-2148] @ 37c0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2244] @ 3828 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2252] @ 382c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2184] @ 37b4 │ │ │ │ │ - ldr r3, [pc, #-2184] @ 37b8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2280] @ 3820 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2288] @ 3824 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2232] @ 37b4 │ │ │ │ │ - ldr r3, [pc, #-2232] @ 37b8 │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #-2320] @ 3820 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2332] @ 3824 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2248] @ 37bc │ │ │ │ │ - ldr r3, [pc, #-2248] @ 37c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2344] @ 3828 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2352] @ 382c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2328] @ 379c │ │ │ │ │ - ldr r3, [pc, #-2328] @ 37a0 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #-2428] @ 3808 │ │ │ │ │ + ldr r3, [pc, #-2428] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2360] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-2360] @ 3798 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ │ + ldr r2, [pc, #-2456] @ 3800 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2464] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2408] @ 3794 │ │ │ │ │ - ldr r3, [pc, #-2408] @ 3798 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #512 @ 0x200 │ │ │ │ │ + ldr r2, [pc, #-2504] @ 3800 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2512] @ 3804 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2428] @ 379c │ │ │ │ │ - ldr r3, [pc, #-2428] @ 37a0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #360 @ 0x168 │ │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ │ + ldr r2, [pc, #-2524] @ 3808 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #-2532] @ 380c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -4819,229 +4868,230 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ │ + strd r0, [sp, #200] @ 0xc8 │ │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #136] @ 0x88 │ │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #552 @ 0x228 │ │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2560] @ 37ac │ │ │ │ │ - ldr r3, [pc, #-2560] @ 37b0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #-2660] @ 3818 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2668] @ 381c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2596] @ 37a4 │ │ │ │ │ - ldr r3, [pc, #-2596] @ 37a8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2696] @ 3810 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2704] @ 3814 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #-2644] @ 37a4 │ │ │ │ │ - ldr r3, [pc, #-2644] @ 37a8 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + ldr r2, [pc, #-2736] @ 3810 │ │ │ │ │ + strd r0, [sp, #208] @ 0xd0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2748] @ 3814 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2660] @ 37ac │ │ │ │ │ - ldr r3, [pc, #-2660] @ 37b0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2760] @ 3818 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2768] @ 381c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ │ + add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + strd r0, [sp, #240] @ 0xf0 │ │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ - add r1, sp, #400 @ 0x190 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #176] @ 0xb0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #408 @ 0x198 │ │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ │ + ldrd r2, [sp, #184] @ 0xb8 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2748] @ 37b4 │ │ │ │ │ - ldr r3, [pc, #-2748] @ 37b8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2848] @ 3820 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2856] @ 3824 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2768] @ 37bc │ │ │ │ │ - ldr r3, [pc, #-2768] @ 37c0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2868] @ 3828 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2876] @ 382c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #-2824] @ 37b4 │ │ │ │ │ - ldr r3, [pc, #-2824] @ 37b8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #-2924] @ 3820 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #-2932] @ 3824 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #-2844] @ 37bc │ │ │ │ │ - ldr r3, [pc, #-2844] @ 37c0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #-2944] @ 3828 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #-2952] @ 382c │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #176] @ 0xb0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ │ + ldr ip, [sp, #64] @ 0x40 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [fp, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [fp, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r7, [sp, #264] @ 0x108 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r7] │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ │ mov r2, r8 │ │ │ │ │ + strd r0, [sl, r3] │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ - strd r0, [sl, r7] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [sl, r6] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #612] @ 0x264 │ │ │ │ │ + ldr r8, [sp, #560] @ 0x230 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [fp, r9] │ │ │ │ │ + strd r0, [fp, r8] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #840] @ 0x348 │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ - strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #176] @ 0xb0 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r9, [sp, #848] @ 0x350 │ │ │ │ │ + strd r0, [fp, r9] │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r2, [sp, #200] @ 0xc8 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -5049,227 +5099,228 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ + strd r0, [sl, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + strd r0, [sl, r8] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r8, [sp, #168] @ 0xa8 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r8, ip] │ │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ │ + strd r0, [r8, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ - strd r0, [fp, lr] │ │ │ │ │ - ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldr r4, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #240] @ 0xf0 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #112] @ 0x70 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #200] @ 0xc8 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + mov r6, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #48] @ 0x30 │ │ │ │ │ + ldr ip, [sp, #104] @ 0x68 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ - strd r0, [r4, ip] │ │ │ │ │ - ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #192] @ 0xc0 │ │ │ │ │ + ldr r6, [sp, #232] @ 0xe8 │ │ │ │ │ + strd r0, [r6, r4] │ │ │ │ │ + ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #192] @ 0xc0 │ │ │ │ │ + ldrd r0, [sp, #240] @ 0xf0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #32] │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ + strd r0, [fp, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ │ - ldrd r2, [sp, #144] @ 0x90 │ │ │ │ │ - strd r0, [fp, r4] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ │ + ldrd r2, [sp, #208] @ 0xd0 │ │ │ │ │ + strd r0, [fp, r7] │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ │ mov r2, r6 │ │ │ │ │ + strd r0, [sl, r3] │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ │ - add r3, sp, #632 @ 0x278 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sl, r4] │ │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2228] @ 4ef4 │ │ │ │ │ - ldr r3, [pc, #2228] @ 4ef8 │ │ │ │ │ + ldr r2, [pc, #2256] @ 4fdc │ │ │ │ │ + ldr r3, [pc, #2256] @ 4fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #792 @ 0x318 │ │ │ │ │ - ldrd r8, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r8, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r9 │ │ │ │ │ mov r0, r8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #8] │ │ │ │ │ + strd r0, [sp, #16] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ │ + strd r0, [sp, #32] │ │ │ │ │ + add r1, sp, #496 @ 0x1f0 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2132] @ 4ef4 │ │ │ │ │ - ldr r3, [pc, #2132] @ 4ef8 │ │ │ │ │ + ldr r2, [pc, #2160] @ 4fdc │ │ │ │ │ + ldr r3, [pc, #2160] @ 4fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r3, r1 │ │ │ │ │ add r1, sp, #768 @ 0x300 │ │ │ │ │ - ldrd r6, [r1] │ │ │ │ │ mov r4, r0 │ │ │ │ │ + ldrd r6, [r1] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [sp, #144] @ 0x90 │ │ │ │ │ + strd r0, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2068] @ 4efc │ │ │ │ │ - ldr r3, [pc, #2068] @ 4f00 │ │ │ │ │ - strd r0, [sp, #32] │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #2084] @ 4fe4 │ │ │ │ │ + ldr r3, [pc, #2084] @ 4fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2052] @ 4f04 │ │ │ │ │ - ldr r3, [pc, #2052] @ 4f08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #2072] @ 4fec │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2064] @ 4ff0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1996] @ 4efc │ │ │ │ │ - ldr r3, [pc, #1996] @ 4f00 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #2016] @ 4fe4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #2008] @ 4fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1976] @ 4f04 │ │ │ │ │ - ldr r3, [pc, #1976] @ 4f08 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #1996] @ 4fec │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1988] @ 4ff0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -5280,169 +5331,170 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #40] @ 0x28 │ │ │ │ │ + strd r0, [sp, #48] @ 0x30 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1832] @ 4f0c │ │ │ │ │ - ldr r3, [pc, #1832] @ 4f10 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1852] @ 4ff4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1844] @ 4ff8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1812] @ 4f14 │ │ │ │ │ - ldr r3, [pc, #1812] @ 4f18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1832] @ 4ffc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1824] @ 5000 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1764] @ 4f14 │ │ │ │ │ - ldr r3, [pc, #1764] @ 4f18 │ │ │ │ │ - strd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r2, [pc, #1792] @ 4ffc │ │ │ │ │ + strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1780] @ 5000 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1732] @ 4f0c │ │ │ │ │ - ldr r3, [pc, #1732] @ 4f10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1752] @ 4ff4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1744] @ 4ff8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1652] @ 4f1c │ │ │ │ │ - ldr r3, [pc, #1652] @ 4f20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1668] @ 5004 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1660] @ 5008 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1632] @ 4f24 │ │ │ │ │ - ldr r3, [pc, #1632] @ 4f28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1648] @ 500c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1640] @ 5010 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1576] @ 4f1c │ │ │ │ │ - ldr r3, [pc, #1576] @ 4f20 │ │ │ │ │ - strd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #1600] @ 5004 │ │ │ │ │ + strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1588] @ 5008 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1560] @ 4f24 │ │ │ │ │ - ldr r3, [pc, #1560] @ 4f28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1576] @ 500c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1568] @ 5010 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1480] @ 4f04 │ │ │ │ │ - ldr r3, [pc, #1480] @ 4f08 │ │ │ │ │ - strd r0, [sp, #88] @ 0x58 │ │ │ │ │ - add r1, sp, #376 @ 0x178 │ │ │ │ │ + strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r2, [pc, #1492] @ 4fec │ │ │ │ │ + ldr r3, [pc, #1492] @ 4ff0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1448] @ 4efc │ │ │ │ │ - ldr r3, [pc, #1448] @ 4f00 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ │ + add r1, sp, #328 @ 0x148 │ │ │ │ │ + ldr r2, [pc, #1464] @ 4fe4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1456] @ 4fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1400] @ 4efc │ │ │ │ │ - ldr r3, [pc, #1400] @ 4f00 │ │ │ │ │ mov r7, r1 │ │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ │ + ldr r2, [pc, #1416] @ 4fe4 │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1408] @ 4fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1380] @ 4f04 │ │ │ │ │ - ldr r3, [pc, #1380] @ 4f08 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #504 @ 0x1f8 │ │ │ │ │ + add r1, sp, #344 @ 0x158 │ │ │ │ │ + ldr r2, [pc, #1396] @ 4fec │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ + ldr r3, [pc, #1388] @ 4ff0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -5453,235 +5505,236 @@ │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ │ + strd r0, [sp, #112] @ 0x70 │ │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #104] @ 0x68 │ │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #224] @ 0xe0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r4, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1240] @ 4f0c │ │ │ │ │ - ldr r3, [pc, #1240] @ 4f10 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1252] @ 4ff4 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1244] @ 4ff8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1220] @ 4f14 │ │ │ │ │ - ldr r3, [pc, #1220] @ 4f18 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1232] @ 4ffc │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1224] @ 5000 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #1164] @ 4f0c │ │ │ │ │ - ldr r3, [pc, #1164] @ 4f10 │ │ │ │ │ - strd r0, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r2, [pc, #1184] @ 4ff4 │ │ │ │ │ + strd r0, [sp, #136] @ 0x88 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1172] @ 4ff8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1148] @ 4f14 │ │ │ │ │ - ldr r3, [pc, #1148] @ 4f18 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #1160] @ 4ffc │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1152] @ 5000 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ │ + strd r0, [sp, #160] @ 0xa0 │ │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ │ ldrd r2, [r3] │ │ │ │ │ - strd r0, [sp, #128] @ 0x80 │ │ │ │ │ - add r1, sp, #616 @ 0x268 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ │ - ldrd r2, [r3] │ │ │ │ │ mov r7, r1 │ │ │ │ │ - add r1, sp, #456 @ 0x1c8 │ │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ │ + ldrd r2, [r3] │ │ │ │ │ mov r6, r0 │ │ │ │ │ ldrd r0, [r1] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #1056] @ 4f1c │ │ │ │ │ - ldr r3, [pc, #1056] @ 4f20 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #1068] @ 5004 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #1060] @ 5008 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #1036] @ 4f24 │ │ │ │ │ - ldr r3, [pc, #1036] @ 4f28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1048] @ 500c │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #1040] @ 5010 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #988] @ 4f24 │ │ │ │ │ - ldr r3, [pc, #988] @ 4f28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldr r2, [pc, #1000] @ 500c │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #992] @ 5010 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #952] @ 4f1c │ │ │ │ │ - ldr r3, [pc, #952] @ 4f20 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldr r2, [pc, #964] @ 5004 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldr r3, [pc, #956] @ 5008 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #136] @ 0x88 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr lr, [sp, #152] @ 0x98 │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [lr, ip] │ │ │ │ │ + ldr ip, [sp, #152] @ 0x98 │ │ │ │ │ + strd r0, [ip, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ │ + ldr r6, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r6] │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #64] @ 0x40 │ │ │ │ │ + ldr ip, [sp, #144] @ 0x90 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ + strd r0, [sl, ip] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp] │ │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ - strd r0, [r7, ip] │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #8] │ │ │ │ │ + ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ │ + strd r0, [r6, lr] │ │ │ │ │ + ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #240] @ 0xf0 │ │ │ │ │ + ldr r9, [sp, #176] @ 0xb0 │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r8, [sp, #392] @ 0x188 │ │ │ │ │ - ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r8, [sp, #224] @ 0xe0 │ │ │ │ │ strd r0, [fp, r8] │ │ │ │ │ - ldrd r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldrd r0, [sp, #184] @ 0xb8 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldrd r2, [sp, #112] @ 0x70 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -5691,147 +5744,152 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, r8] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ strd r0, [sl, r9] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #256] @ 0x100 │ │ │ │ │ + ldr r9, [sp, #128] @ 0x80 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, r9] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ - ldrd r2, [sp, #128] @ 0x80 │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r2, [sp, #160] @ 0xa0 │ │ │ │ │ strd r0, [fp, lr] │ │ │ │ │ - ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldrd r8, [sp, #144] @ 0x90 │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ + ldrd r8, [sp, #192] @ 0xc0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #112] @ 0x70 │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sl, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #256] @ 0x100 │ │ │ │ │ - ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ + ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ │ + strd r0, [sl, r4] │ │ │ │ │ + ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ - ldrd r0, [sp, #128] @ 0x80 │ │ │ │ │ + ldrd r0, [sp, #160] @ 0xa0 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [fp, lr] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #264] @ 0x108 │ │ │ │ │ - ldrd r2, [sp, #120] @ 0x78 │ │ │ │ │ - strd r0, [fp, ip] │ │ │ │ │ - ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ │ + strd r0, [fp, r4] │ │ │ │ │ + ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r1, r7 │ │ │ │ │ mov r0, r6 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr ip, [sp, #264] @ 0x108 │ │ │ │ │ - mov r2, r6 │ │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [sl, ip] │ │ │ │ │ + strd r0, [sl, r2] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ mov r1, r5 │ │ │ │ │ mov r0, r4 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ │ - ldr r2, [sp, #852] @ 0x354 │ │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ │ - eor r2, r3, r2 │ │ │ │ │ - str r2, [sp, #16] │ │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r2, [sp, #848] @ 0x350 │ │ │ │ │ + ldr ip, [sp, #4] │ │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ │ + ldr r2, [sp, #860] @ 0x35c │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #72] @ 0x48 │ │ │ │ │ + eor r2, ip, r2 │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ add r3, r3, #64 @ 0x40 │ │ │ │ │ + ldr r2, [sp, #856] @ 0x358 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ + ldr r3, [sp, #852] @ 0x354 │ │ │ │ │ + strd r0, [sl, lr] │ │ │ │ │ add r2, r5, r2 │ │ │ │ │ - str r2, [sp, #20] │ │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ │ - ldr r2, [sp, #900] @ 0x384 │ │ │ │ │ - ldr r3, [sp, #844] @ 0x34c │ │ │ │ │ - ldr lr, [sp, #248] @ 0xf8 │ │ │ │ │ + str r2, [sp, #24] │ │ │ │ │ + ldr r2, [sp, #908] @ 0x38c │ │ │ │ │ cmp r2, r3 │ │ │ │ │ - strd r0, [sl, lr] │ │ │ │ │ - bne 74 │ │ │ │ │ - add sp, sp, #860 @ 0x35c │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 80 │ │ │ │ │ + add sp, sp, #868 @ 0x364 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ .word 0x667f3bcd │ │ │ │ │ .word 0x3fe6a09e │ │ │ │ │ .word 0xcf328d46 │ │ │ │ │ .word 0x3fed906b │ │ │ │ │ .word 0xa6aea963 │ │ │ │ │ .word 0x3fd87de2 │ │ │ │ │ .word 0xcff75cb0 │ │ │ │ │ @@ -5839,18 +5897,18 @@ │ │ │ │ │ .word 0x3c69a60b │ │ │ │ │ .word 0x3fc8f8b8 │ │ │ │ │ .word 0x39ae68c8 │ │ │ │ │ .word 0x3fe1c73b │ │ │ │ │ .word 0x290ea1a3 │ │ │ │ │ .word 0x3fea9b66 │ │ │ │ │ │ │ │ │ │ -00004f2c : │ │ │ │ │ +00005014 : │ │ │ │ │ fftw_codelet_t2_32(): │ │ │ │ │ - ldr r2, [pc, #12] @ 4f40 │ │ │ │ │ - ldr r1, [pc, #12] @ 4f44 │ │ │ │ │ + ldr r2, [pc, #12] @ 5028 │ │ │ │ │ + ldr r1, [pc, #12] @ 502c │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xffffb0c0 │ │ │ │ │ + .word 0xffffafd8 │ │ │ ├── t2_4.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 3644 (bytes into file) │ │ │ │ │ + Start of section headers: 3676 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0xe3c: │ │ │ │ │ +There are 14 section headers, starting at offset 0xe5c: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 0008d4 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 000b1c 000290 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 000908 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 000908 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 000908 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00090d 00000c 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 000919 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 000dac 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 000959 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000959 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 000984 000120 10 12 12 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 000aa4 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 000dc4 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 0008f4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 000b3c 000290 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 000928 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 000928 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 000928 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00092d 00000c 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 000939 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 000dcc 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 000979 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 000979 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0009a4 000120 10 12 12 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 000ac4 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 000de4 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,21 +1,21 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 18 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 2232 FUNC LOCAL DEFAULT 1 t2_4 │ │ │ │ │ - 3: 000008cc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 2264 FUNC LOCAL DEFAULT 1 t2_4 │ │ │ │ │ + 3: 000008ec 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 4: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 5: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 8: 00000000 12 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 9: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 10: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 11: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 12: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 13: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ - 15: 000008b8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_4 │ │ │ │ │ + 15: 000008d8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_4 │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 17: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,91 +1,91 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xb1c contains 82 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xb3c contains 82 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000080 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000098 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000ac 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000000c4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000012c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000144 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000158 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000016c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000184 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000198 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000001bc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001fc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000214 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000228 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000024c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000264 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000278 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000028c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002a4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002cc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002e0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000318 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000330 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000344 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000358 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000374 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000388 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003a0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003bc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000003e8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003fc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000418 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000434 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ec 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000504 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000520 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000534 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000568 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000580 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000594 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005a8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005c0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000005d4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005f0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000610 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000624 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000638 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000650 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000664 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000688 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006c8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006f4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000708 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000071c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000738 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000754 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000076c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000780 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000079c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007b8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007e4 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000800 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000081c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000082c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000840 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000085c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000878 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008c8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -000008cc 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000090 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000a8 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000bc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000000d4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000104 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000013c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000154 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000168 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000017c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000194 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000001cc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000020c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000224 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000238 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000025c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000274 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000288 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000029c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002b4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002c8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002dc 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002f0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000030c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000328 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000340 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000354 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000368 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000384 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000398 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003b0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003cc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003e8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000040c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000428 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000444 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004e4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004fc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000510 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000528 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000544 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000558 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000058c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005a4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005b8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005cc 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005e4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000005f8 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000618 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000634 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000648 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000065c 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000674 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000688 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006ac 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c4 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006d8 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006ec 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000704 00000c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000718 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000072c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000740 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000075c 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000778 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000790 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007a4 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007c0 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007dc 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007f0 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000808 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000824 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000840 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000850 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000864 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000880 00000e1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000089c 00000d1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000008e8 0000101d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +000008ec 00000903 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0xdac contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0xdcc contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000402 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000602 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001102 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,53 +1,57 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_4(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ - sub sp, sp, #100 @ 0x64 │ │ │ │ │ - ldr r4, [sp, #140] @ 0x8c │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ mov ip, r0 │ │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ + sub sp, sp, #100 @ 0x64 │ │ │ │ │ mov lr, r1 │ │ │ │ │ - cmp r0, r4 │ │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ │ + ldr r4, [sp, #140] @ 0x8c │ │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ │ add r2, r2, r0, lsl #5 │ │ │ │ │ - bge 468 │ │ │ │ │ + cmp r0, r4 │ │ │ │ │ + bge 478 │ │ │ │ │ cmp r1, #1 │ │ │ │ │ lsl fp, r3, #4 │ │ │ │ │ lsl r3, r3, #3 │ │ │ │ │ - bne 470 │ │ │ │ │ + bne 494 │ │ │ │ │ add r2, r2, #32 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ mov sl, #0 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ add r3, lr, r3 │ │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ │ str ip, [sp, #4] │ │ │ │ │ str lr, [sp, #40] @ 0x28 │ │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ + ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ │ ldrd r2, [r1, #-16] │ │ │ │ │ - ldrd r6, [r1, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r0, [r1, #-8] │ │ │ │ │ strd r2, [sp, #16] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -55,41 +59,41 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #32] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ - strd r8, [sp, #24] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ + strd r8, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldr ip, [sp, #4] │ │ │ │ │ + strd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ + ldrd r4, [ip, sl] │ │ │ │ │ ldrd r6, [lr, fp] │ │ │ │ │ ldrd r2, [lr, sl] │ │ │ │ │ - ldrd r4, [ip, sl] │ │ │ │ │ - strd r2, [sp, #48] @ 0x30 │ │ │ │ │ ldrd r8, [ip, fp] │ │ │ │ │ - strd r4, [sp, #56] @ 0x38 │ │ │ │ │ + strd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ - strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + strd r4, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -117,16 +121,16 @@ │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r8, [r3, sl] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r3, sl] │ │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ │ ldrd r6, [r5, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ @@ -158,20 +162,20 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - ldrd r6, [r5, fp] │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ ldr r8, [sp, #88] @ 0x58 │ │ │ │ │ + ldrd r6, [r5, fp] │ │ │ │ │ ldrd r8, [r8, fp] │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -261,19 +265,19 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -313,46 +317,51 @@ │ │ │ │ │ strd r0, [r8, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ add sl, sl, #8 │ │ │ │ │ - add r3, r3, #1 │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ + add fp, fp, #8 │ │ │ │ │ + add r3, r3, #1 │ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ │ ldr r1, [sp] │ │ │ │ │ - add fp, fp, #8 │ │ │ │ │ add r3, r1, #32 │ │ │ │ │ str r3, [sp] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 5c │ │ │ │ │ + bne 6c │ │ │ │ │ add sp, sp, #100 @ 0x64 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ add r2, r2, #32 │ │ │ │ │ lsl r1, r1, #3 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ mov sl, #0 │ │ │ │ │ + str r2, [sp] │ │ │ │ │ add r2, ip, r3 │ │ │ │ │ add r3, lr, r3 │ │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ │ str ip, [sp, #4] │ │ │ │ │ str lr, [sp, #40] @ 0x28 │ │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ │ + str r1, [sp, #92] @ 0x5c │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ - ldrd r4, [ip, #-8] │ │ │ │ │ ldrd r0, [ip, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r2, [ip, #-16] │ │ │ │ │ ldrd r8, [ip, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r2, [ip, #-16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ - strd r4, [sp, #16] │ │ │ │ │ + ldrd r4, [ip, #-8] │ │ │ │ │ strd r2, [sp, #8] │ │ │ │ │ + strd r4, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -368,149 +377,149 @@ │ │ │ │ │ strd r6, [sp, #24] │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ │ - strd r8, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ - ldrd r2, [lr, sl] │ │ │ │ │ - ldrd r6, [lr, fp] │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ │ + ldrd r2, [lr, sl] │ │ │ │ │ ldrd r8, [r1, fp] │ │ │ │ │ ldrd r4, [r1, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ + ldrd r6, [lr, fp] │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r8, [r5, sl] │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r6, [r7, sl] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + ldrd r6, [r7, sl] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr r8, [sp, #44] @ 0x2c │ │ │ │ │ + strd r0, [sp, #24] │ │ │ │ │ + ldrd r0, [sp, #8] │ │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r8, [r8, fp] │ │ │ │ │ ldrd r6, [r7, fp] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [sp, #24] │ │ │ │ │ - ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #8] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -542,16 +551,16 @@ │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ strd r0, [r3, sl] │ │ │ │ │ - ldrd r0, [sp, #24] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + ldrd r0, [sp, #24] │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ @@ -574,19 +583,19 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldr lr, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ strd r0, [lr, fp] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -629,29 +638,28 @@ │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ strd r0, [r8, fp] │ │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ │ ldr ip, [sp] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ add r2, ip, #32 │ │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ │ + str r2, [sp] │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ - str r2, [sp] │ │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 49c │ │ │ │ │ - add sp, sp, #100 @ 0x64 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 4c0 │ │ │ │ │ + b 478 │ │ │ │ │ │ │ │ │ │ -000008b8 : │ │ │ │ │ +000008d8 : │ │ │ │ │ fftw_codelet_t2_4(): │ │ │ │ │ - ldr r2, [pc, #12] @ 8cc │ │ │ │ │ - ldr r1, [pc, #12] @ 8d0 │ │ │ │ │ + ldr r2, [pc, #12] @ 8ec │ │ │ │ │ + ldr r1, [pc, #12] @ 8f0 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff734 │ │ │ │ │ + .word 0xfffff714 │ │ │ ├── t2_5.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 6064 (bytes into file) │ │ │ │ │ + Start of section headers: 6100 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x17b0: │ │ │ │ │ +There are 14 section headers, starting at offset 0x17d4: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 000fe8 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 001250 0004d0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00101c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00101c 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00101c 000005 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 001021 00000c 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00102d 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 001720 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00106d 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00106d 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 001098 000140 10 12 14 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 0011d8 000075 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 001738 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00100c 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 001274 0004d0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 001040 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 001040 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 001040 000005 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 001045 00000c 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 001051 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 001744 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 001091 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 001091 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 0010bc 000140 10 12 14 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 0011fc 000075 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 00175c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 20 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 4044 FUNC LOCAL DEFAULT 1 t2_5 │ │ │ │ │ - 3: 00000fb0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000fcc 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00000fe0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 4080 FUNC LOCAL DEFAULT 1 t2_5 │ │ │ │ │ + 3: 00000fd4 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000ff0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 00001004 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 6: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 7: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 8: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 9: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 10: 00000000 12 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 11: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 12: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 13: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 14: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 15: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 16: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 17: 00000fcc 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_5 │ │ │ │ │ + 17: 00000ff0 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_5 │ │ │ │ │ 18: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 19: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,163 +1,163 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0x1250 contains 154 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0x1274 contains 154 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000094 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000b0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000cc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000100 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000118 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000130 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000144 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000017c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000194 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000001bc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000020c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000224 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000238 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000024c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000264 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000278 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000029c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000a4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000c0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000110 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000128 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000140 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000154 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000190 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000001d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001fc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000220 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000238 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000024c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000260 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000278 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000028c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000002b4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002c8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000002dc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002cc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000002e0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000002f4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000308 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000032c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000030c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000320 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000344 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000358 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000036c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000035c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000370 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000384 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000398 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003b4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000039c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000003cc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003ec 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000400 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000003e4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003f4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000404 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000418 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000434 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000448 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000045c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000430 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000044c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000460 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000474 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000488 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004a8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000004c4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004f4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000508 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000524 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000538 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000054c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000558 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000570 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000580 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000005b0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005e8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000600 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000061c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000063c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000065c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000670 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000688 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006a4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006b8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006c8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000006d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006ec 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006fc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000710 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000072c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000744 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000764 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000077c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000798 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000840 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000085c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000878 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000894 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008ac 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008c4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000008dc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000008f0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000928 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000940 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000954 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000048c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004a0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004bc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000004d4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004f0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000504 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000518 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000534 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000548 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000055c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000568 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000580 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000590 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005a4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000005c0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005fc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000614 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000630 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000650 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000670 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000684 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000069c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006cc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006dc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000006e8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000700 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000710 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000724 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000740 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000758 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000077c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000794 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007b4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000864 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000880 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000089c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008d0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000008e8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000900 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000914 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000950 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000968 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000980 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000994 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009b8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009e4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000097c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000990 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009bc 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009e0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000009f8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a10 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a24 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a60 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a74 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000a88 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000aa0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ab4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ad0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000af0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b18 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b30 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b44 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b60 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b74 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b84 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000b9c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000bb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bc8 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a0c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000a20 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a38 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a4c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a74 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a8c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aa0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ab4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000acc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ae0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b04 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b1c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b44 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b5c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b70 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000b8c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ba0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bb0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bc8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000bdc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000bf4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00000c18 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c68 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c84 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c9c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cb0 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000cc4 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cdc 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d08 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d14 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d2c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d3c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d58 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d74 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d8c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dac 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000dc4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e00 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e20 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e34 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e4c 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e68 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000e7c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e8c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e98 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000eb0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ec0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000edc 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ef8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f10 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f30 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f48 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f64 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fdc 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ -00000fe0 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ +00000c30 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c44 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c60 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c74 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c90 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ca8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cc0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ce8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d00 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d14 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d2c 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d38 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d50 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d60 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d7c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d98 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000db0 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000dd4 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dec 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e08 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e28 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e48 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e5c 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e74 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000e90 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ea4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000eb4 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ec0 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ed8 00000e1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ee8 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f04 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f20 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f38 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f58 00000f1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f70 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f90 0000101c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001000 0000121d R_ARM_JUMP24 00000000 fftw_kdft_dit_register │ │ │ │ │ +00001004 00000b03 R_ARM_REL32 00000000 .data.rel.ro │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.data.rel.ro' at offset 0x1720 contains 3 entries: │ │ │ │ │ +Relocation section '.rel.data.rel.ro' at offset 0x1744 contains 3 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ 00000004 00000602 R_ARM_ABS32 00000000 .rodata.str1.4 │ │ │ │ │ 00000008 00000802 R_ARM_ABS32 00000000 .rodata │ │ │ │ │ 0000000c 00001302 R_ARM_ABS32 00000000 fftw_dft_t_genus │ │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ │ @@ -1,46 +1,50 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ │ │ 00000000 : │ │ │ │ │ t2_5(): │ │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ │ + strd r4, [sp, #-36]! @ 0xffffffdc │ │ │ │ │ + mov ip, r0 │ │ │ │ │ + strd r6, [sp, #8] │ │ │ │ │ + strd r8, [sp, #16] │ │ │ │ │ + strd sl, [sp, #24] │ │ │ │ │ + str lr, [sp, #32] │ │ │ │ │ sub sp, sp, #132 @ 0x84 │ │ │ │ │ - ldr r4, [sp, #172] @ 0xac │ │ │ │ │ mov lr, r1 │ │ │ │ │ ldr r1, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr ip, [sp, #176] @ 0xb0 │ │ │ │ │ - cmp r1, r4 │ │ │ │ │ + ldr r4, [sp, #172] @ 0xac │ │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ │ add r2, r2, r1, lsl #5 │ │ │ │ │ - bge 7d8 │ │ │ │ │ + cmp r1, r4 │ │ │ │ │ + bge 7ec │ │ │ │ │ + lsl r4, r3, #5 │ │ │ │ │ + cmp r0, #1 │ │ │ │ │ lsl r1, r3, #3 │ │ │ │ │ - add r3, r3, r3, lsl #1 │ │ │ │ │ - lsl r3, r3, #3 │ │ │ │ │ - cmp ip, #1 │ │ │ │ │ + lsl r3, r3, #4 │ │ │ │ │ + str r4, [sp, #4] │ │ │ │ │ mov r4, r3 │ │ │ │ │ - bne 7e0 │ │ │ │ │ + bne 808 │ │ │ │ │ add r3, r2, #32 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ - add r3, r0, r1 │ │ │ │ │ - str r3, [sp, #28] │ │ │ │ │ - add r3, lr, r1 │ │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ │ + mov sl, #0 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ mov fp, r4 │ │ │ │ │ - mov r3, #0 │ │ │ │ │ - mov sl, r1 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ │ + add r3, lr, r1 │ │ │ │ │ + str r3, [sp, #28] │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [ip, #-32] @ 0xffffffe0 │ │ │ │ │ - ldrd r6, [ip, #-8] │ │ │ │ │ - ldrd r0, [ip, #-16] │ │ │ │ │ ldrd r4, [ip, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r0, [ip, #-16] │ │ │ │ │ + ldrd r6, [ip, #-8] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ strd r6, [sp, #16] │ │ │ │ │ mov r6, r2 │ │ │ │ │ mov r7, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ @@ -48,35 +52,35 @@ │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r8, [sp, #32] │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r6, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ + strd r6, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -91,27 +95,28 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldrd r8, [ip, lr] │ │ │ │ │ - strd r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldrd r8, [ip, sl] │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - mov r0, r8 │ │ │ │ │ - ldrd r2, [r1, lr] │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r8, [r1, sl] │ │ │ │ │ + ldrd r2, [r3, sl] │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ │ + ldrd r8, [r5, sl] │ │ │ │ │ strd r2, [sp, #64] @ 0x40 │ │ │ │ │ - mov r1, r9 │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + mov r0, r8 │ │ │ │ │ + mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ @@ -138,21 +143,21 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - ldrd r8, [ip, fp] │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r8, [r5, fp] │ │ │ │ │ + ldrd r6, [lr, fp] │ │ │ │ │ mov r0, r8 │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ @@ -180,20 +185,21 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ - ldrd r8, [r5, fp] │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldrd r6, [r4, fp] │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldrd r6, [r3, r5] │ │ │ │ │ + ldrd r8, [r4, r5] │ │ │ │ │ + ldrd r2, [sp, #88] @ 0x58 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -222,20 +228,20 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [r4, sl] │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + ldrd r6, [r3, fp] │ │ │ │ │ + ldrd r8, [r4, fp] │ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ │ - ldrd r8, [r5, sl] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #96] @ 0x60 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ @@ -264,18 +270,18 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ @@ -302,17 +308,17 @@ │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ │ mov r4, r0 │ │ │ │ │ @@ -335,315 +341,318 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ strd r2, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ - ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #2804] @ fb0 │ │ │ │ │ - ldr r3, [pc, #2804] @ fb4 │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #2824] @ fd4 │ │ │ │ │ + ldr r3, [pc, #2824] @ fd8 │ │ │ │ │ + strd r0, [ip, sl] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2792] @ fb8 │ │ │ │ │ - ldr r3, [pc, #2792] @ fbc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2804] @ fdc │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2796] @ fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2744] @ fb8 │ │ │ │ │ - ldr r3, [pc, #2744] @ fbc │ │ │ │ │ + ldr r2, [pc, #2764] @ fdc │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r3, [pc, #2756] @ fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2716] @ fb0 │ │ │ │ │ - ldr r3, [pc, #2716] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2728] @ fd4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2720] @ fd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2664] @ fc0 │ │ │ │ │ - ldr r3, [pc, #2664] @ fc4 │ │ │ │ │ + ldr r2, [pc, #2684] @ fe4 │ │ │ │ │ + ldr r3, [pc, #2684] @ fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2660] @ fc8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #104] @ 0x68 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2664] @ fec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ - strd r0, [r9, fp] │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ - strd r0, [r3, fp] │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ - ldr r2, [pc, #2436] @ fb0 │ │ │ │ │ - ldr r3, [pc, #2436] @ fb4 │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldrd r8, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #2448] @ fd4 │ │ │ │ │ + strd r0, [r3, fp] │ │ │ │ │ + ldr r3, [pc, #2444] @ fd8 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [pc, #2412] @ fb8 │ │ │ │ │ - ldr r3, [pc, #2412] @ fbc │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2420] @ fdc │ │ │ │ │ + ldr r3, [pc, #2420] @ fe0 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #2364] @ fb8 │ │ │ │ │ - ldr r3, [pc, #2364] @ fbc │ │ │ │ │ + ldr r2, [pc, #2380] @ fdc │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #2368] @ fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #2332] @ fb0 │ │ │ │ │ - ldr r3, [pc, #2332] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #2340] @ fd4 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #2332] @ fd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #2284] @ fc0 │ │ │ │ │ - ldr r3, [pc, #2284] @ fc4 │ │ │ │ │ + ldr r2, [pc, #2300] @ fe4 │ │ │ │ │ + ldr r3, [pc, #2300] @ fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #2280] @ fc8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #2280] @ fec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [sp, #64] @ 0x40 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ + add sl, sl, #8 │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [ip, sl] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - strd r0, [ip, fp] │ │ │ │ │ - ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ │ + strd r0, [r3, fp] │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + strd r0, [r4, fp] │ │ │ │ │ + add fp, fp, #8 │ │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ │ add r3, ip, #32 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ - add r3, lr, #8 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, r5, #8 │ │ │ │ │ str r3, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ - add fp, fp, #8 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - strd r0, [r4, sl] │ │ │ │ │ - add sl, sl, #8 │ │ │ │ │ - bne 6c │ │ │ │ │ + bne 7c │ │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ - lsl r3, ip, #3 │ │ │ │ │ + ldrd r4, [sp] │ │ │ │ │ + ldrd r6, [sp, #8] │ │ │ │ │ + ldrd r8, [sp, #16] │ │ │ │ │ + ldrd sl, [sp, #24] │ │ │ │ │ + add sp, sp, #32 │ │ │ │ │ + pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ │ + lsl r3, r0, #3 │ │ │ │ │ + mov sl, r4 │ │ │ │ │ + str ip, [sp, #8] │ │ │ │ │ + str lr, [sp, #24] │ │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ │ add r3, r2, #32 │ │ │ │ │ - str r3, [sp, #24] │ │ │ │ │ - add r3, r0, r1 │ │ │ │ │ + str r3, [sp, #12] │ │ │ │ │ + add r3, ip, r1 │ │ │ │ │ str r3, [sp, #28] │ │ │ │ │ add r3, lr, r1 │ │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ │ - mov fp, r4 │ │ │ │ │ mov r3, #0 │ │ │ │ │ - mov sl, r1 │ │ │ │ │ - str r3, [sp, #4] │ │ │ │ │ - str r0, [sp, #8] │ │ │ │ │ - str lr, [sp, #12] │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - ldrd r2, [ip, #-16] │ │ │ │ │ - ldrd r6, [ip, #-8] │ │ │ │ │ + mov fp, r3 │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ ldrd r0, [ip, #-32] @ 0xffffffe0 │ │ │ │ │ ldrd r4, [ip, #-24] @ 0xffffffe8 │ │ │ │ │ + ldrd r2, [ip, #-16] │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ + ldrd r6, [ip, #-8] │ │ │ │ │ strd r6, [sp, #16] │ │ │ │ │ mov r6, r2 │ │ │ │ │ mov r7, r3 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r6, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r4, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ + strd r4, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ - strd r8, [sp, #32] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + strd r8, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ @@ -658,191 +667,193 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r4 │ │ │ │ │ mov r3, r5 │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldrd r8, [ip, lr] │ │ │ │ │ - strd r8, [sp, #64] @ 0x40 │ │ │ │ │ - ldrd r8, [ip, sl] │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r2, [r1, lr] │ │ │ │ │ - ldrd r6, [r1, sl] │ │ │ │ │ - strd r2, [sp, #56] @ 0x38 │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r8, [r1, fp] │ │ │ │ │ + ldrd r6, [lr, fp] │ │ │ │ │ + ldrd r2, [r3, fp] │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + strd r8, [sp, #64] @ 0x40 │ │ │ │ │ + ldrd r8, [r5, fp] │ │ │ │ │ + strd r2, [sp, #56] @ 0x38 │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldrd r8, [ip, fp] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ strd r0, [sp, #112] @ 0x70 │ │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ │ - ldrd r6, [r1, fp] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ + ldrd r6, [lr, sl] │ │ │ │ │ + ldrd r8, [r5, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #32] │ │ │ │ │ ldrd r0, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r6, [r4, fp] │ │ │ │ │ - ldrd r8, [r5, fp] │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ strd r0, [sp, #16] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ + ldrd r6, [r3, r5] │ │ │ │ │ + ldrd r8, [r4, r5] │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ │ - ldrd r6, [r4, sl] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r6, [r3, sl] │ │ │ │ │ + ldrd r8, [r4, sl] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ │ - ldrd r8, [r5, sl] │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + mov r2, r6 │ │ │ │ │ + mov r3, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldrd r6, [sp, #112] @ 0x70 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r4 │ │ │ │ │ @@ -850,37 +861,37 @@ │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #32] │ │ │ │ │ strd r0, [sp, #88] @ 0x58 │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ strd r0, [sp, #96] @ 0x60 │ │ │ │ │ + ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #104] @ 0x68 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r4 │ │ │ │ │ - mov r3, r5 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ + mov r2, r4 │ │ │ │ │ + mov r3, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - strd r6, [sp, #16] │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + strd r6, [sp, #16] │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ strd r4, [sp, #48] @ 0x30 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ @@ -907,55 +918,53 @@ │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ │ mov r2, r4 │ │ │ │ │ strd r4, [sp, #32] │ │ │ │ │ - strd r0, [r3, lr] │ │ │ │ │ + strd r0, [r3, fp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ - ldr r2, [pc, #828] @ fb8 │ │ │ │ │ - ldr r3, [pc, #828] @ fbc │ │ │ │ │ - strd r0, [ip, lr] │ │ │ │ │ + ldr ip, [sp, #24] │ │ │ │ │ + ldr r2, [pc, #828] @ fdc │ │ │ │ │ + ldr r3, [pc, #828] @ fe0 │ │ │ │ │ + strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #800] @ fb0 │ │ │ │ │ - ldr r3, [pc, #800] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r2, [pc, #788] @ fd4 │ │ │ │ │ + ldr r3, [pc, #788] @ fd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #764] @ fb8 │ │ │ │ │ - ldr r3, [pc, #764] @ fbc │ │ │ │ │ + ldr r2, [pc, #764] @ fdc │ │ │ │ │ strd r0, [sp, #72] @ 0x48 │ │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ │ + ldr r3, [pc, #756] @ fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #736] @ fb0 │ │ │ │ │ - ldr r3, [pc, #736] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ ldrd r0, [sp, #80] @ 0x50 │ │ │ │ │ + ldr r2, [pc, #724] @ fd4 │ │ │ │ │ + ldr r3, [pc, #724] @ fd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ @@ -963,23 +972,23 @@ │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ strd r0, [sp, #80] @ 0x50 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #684] @ fc0 │ │ │ │ │ - ldr r3, [pc, #684] @ fc4 │ │ │ │ │ + ldr r2, [pc, #684] @ fe4 │ │ │ │ │ + ldr r3, [pc, #684] @ fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #680] @ fc8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #664] @ fec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #56] @ 0x38 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -987,112 +996,113 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #72] @ 0x48 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ - mov r3, r7 │ │ │ │ │ - strd r0, [r9, fp] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldrd r8, [sp, #80] @ 0x50 │ │ │ │ │ + strd r0, [r3, lr] │ │ │ │ │ + mov r3, r7 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ mov r2, r4 │ │ │ │ │ - strd r0, [r3, fp] │ │ │ │ │ mov r3, r5 │ │ │ │ │ + strd r0, [lr, sl] │ │ │ │ │ ldrd r0, [sp, #72] @ 0x48 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ │ + ldr lr, [sp, #28] │ │ │ │ │ mov r2, r8 │ │ │ │ │ - strd r0, [r3, sl] │ │ │ │ │ mov r3, r9 │ │ │ │ │ + strd r0, [lr, fp] │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r9, [sp, #28] │ │ │ │ │ - ldr r2, [pc, #456] @ fb8 │ │ │ │ │ - ldr r3, [pc, #456] @ fbc │ │ │ │ │ - strd r0, [r9, sl] │ │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ │ ldrd r8, [sp, #104] @ 0x68 │ │ │ │ │ + ldr r2, [pc, #448] @ fdc │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ + ldr r3, [pc, #444] @ fe0 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ ldrd r6, [sp, #96] @ 0x60 │ │ │ │ │ - ldr r2, [pc, #416] @ fb0 │ │ │ │ │ - ldr r3, [pc, #416] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #404] @ fd4 │ │ │ │ │ + ldr r3, [pc, #404] @ fd8 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r2, [pc, #376] @ fb8 │ │ │ │ │ - ldr r3, [pc, #376] @ fbc │ │ │ │ │ + ldr r2, [pc, #372] @ fdc │ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ + ldr r3, [pc, #360] @ fe0 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r2, [pc, #344] @ fb0 │ │ │ │ │ - ldr r3, [pc, #344] @ fb4 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + ldr r2, [pc, #332] @ fd4 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ + ldr r3, [pc, #324] @ fd8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #48] @ 0x30 │ │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ │ ldrd r0, [sp, #16] │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr r2, [pc, #296] @ fc0 │ │ │ │ │ - ldr r3, [pc, #296] @ fc4 │ │ │ │ │ + ldr r2, [pc, #292] @ fe4 │ │ │ │ │ + ldr r3, [pc, #292] @ fe8 │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ - ldr r3, [pc, #292] @ fc8 │ │ │ │ │ - mov r2, #0 │ │ │ │ │ mov r8, r0 │ │ │ │ │ mov r9, r1 │ │ │ │ │ ldrd r0, [sp, #32] │ │ │ │ │ + mov r2, #0 │ │ │ │ │ + ldr r3, [pc, #272] @ fec │ │ │ │ │ bl 0 <__aeabi_dmul> │ │ │ │ │ R_ARM_CALL __aeabi_dmul │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ ldrd r0, [sp, #64] @ 0x40 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ @@ -1100,83 +1110,82 @@ │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r2, r0 │ │ │ │ │ mov r3, r1 │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - mov r2, r8 │ │ │ │ │ - mov r3, r9 │ │ │ │ │ mov r4, r0 │ │ │ │ │ mov r5, r1 │ │ │ │ │ + mov r2, r8 │ │ │ │ │ + mov r3, r9 │ │ │ │ │ mov r0, r6 │ │ │ │ │ mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ ldrd r2, [sp, #40] @ 0x28 │ │ │ │ │ mov r6, r0 │ │ │ │ │ mov r7, r1 │ │ │ │ │ mov r0, r4 │ │ │ │ │ mov r1, r5 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ + strd r0, [r3, fp] │ │ │ │ │ + mov r0, r6 │ │ │ │ │ + mov r1, r7 │ │ │ │ │ ldrd r8, [sp, #56] @ 0x38 │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ mov r2, r8 │ │ │ │ │ mov r3, r9 │ │ │ │ │ - strd r0, [ip, sl] │ │ │ │ │ - mov r0, r6 │ │ │ │ │ - mov r1, r7 │ │ │ │ │ bl 0 <__aeabi_dsub> │ │ │ │ │ R_ARM_CALL __aeabi_dsub │ │ │ │ │ - ldr ip, [sp, #12] │ │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ │ mov r2, r4 │ │ │ │ │ + strd r0, [r3, sl] │ │ │ │ │ mov r3, r5 │ │ │ │ │ - strd r0, [ip, fp] │ │ │ │ │ ldrd r0, [sp, #40] @ 0x28 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ │ mov r2, r6 │ │ │ │ │ mov r3, r7 │ │ │ │ │ - strd r0, [r4, fp] │ │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ │ + strd r0, [r4, r5] │ │ │ │ │ mov r0, r8 │ │ │ │ │ mov r1, r9 │ │ │ │ │ bl 0 <__aeabi_dadd> │ │ │ │ │ R_ARM_CALL __aeabi_dadd │ │ │ │ │ + ldr ip, [sp, #12] │ │ │ │ │ + strd r0, [r4, sl] │ │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ │ - ldr lr, [sp, #4] │ │ │ │ │ + add r2, ip, #32 │ │ │ │ │ add r3, r3, #1 │ │ │ │ │ + str r2, [sp, #12] │ │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ │ - ldr ip, [sp, #24] │ │ │ │ │ - add r2, lr, r3 │ │ │ │ │ - str r2, [sp, #4] │ │ │ │ │ - add r2, ip, #32 │ │ │ │ │ + add r2, r5, r3 │ │ │ │ │ add fp, fp, r3 │ │ │ │ │ - str r2, [sp, #24] │ │ │ │ │ - strd r0, [r4, sl] │ │ │ │ │ add sl, sl, r3 │ │ │ │ │ + str r2, [sp, #4] │ │ │ │ │ ldrd r2, [sp, #168] @ 0xa8 │ │ │ │ │ cmp r3, r2 │ │ │ │ │ - bne 818 │ │ │ │ │ - add sp, sp, #132 @ 0x84 │ │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ │ + bne 83c │ │ │ │ │ + b 7ec │ │ │ │ │ .word 0x04755a5e │ │ │ │ │ .word 0x3fe2cf23 │ │ │ │ │ .word 0x134454ff │ │ │ │ │ .word 0x3fee6f0e │ │ │ │ │ .word 0x9b97f4a8 │ │ │ │ │ .word 0x3fe1e377 │ │ │ │ │ .word 0x3fd00000 │ │ │ │ │ │ │ │ │ │ -00000fcc : │ │ │ │ │ +00000ff0 : │ │ │ │ │ fftw_codelet_t2_5(): │ │ │ │ │ - ldr r2, [pc, #12] @ fe0 │ │ │ │ │ - ldr r1, [pc, #12] @ fe4 │ │ │ │ │ + ldr r2, [pc, #12] @ 1004 │ │ │ │ │ + ldr r1, [pc, #12] @ 1008 │ │ │ │ │ add r2, pc, r2 │ │ │ │ │ add r1, pc, r1 │ │ │ │ │ b 0 │ │ │ │ │ R_ARM_JUMP24 fftw_kdft_dit_register │ │ │ │ │ .word 0x00000004 │ │ │ │ │ R_ARM_REL32 .data.rel.ro │ │ │ │ │ - .word 0xfffff020 │ │ │ │ │ + .word 0xffffeffc │ │ │ ├── t2_64.o │ │ │ │ ├── readelf --wide --file-header {} │ │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ │ ABI Version: 0 │ │ │ │ │ Type: REL (Relocatable file) │ │ │ │ │ Machine: ARM │ │ │ │ │ Version: 0x1 │ │ │ │ │ Entry point address: 0x0 │ │ │ │ │ Start of program headers: 0 (bytes into file) │ │ │ │ │ - Start of section headers: 67060 (bytes into file) │ │ │ │ │ + Start of section headers: 66708 (bytes into file) │ │ │ │ │ Flags: 0x5000000, Version5 EABI │ │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ │ Size of program headers: 0 (bytes) │ │ │ │ │ Number of program headers: 0 │ │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ │ Number of section headers: 14 │ │ │ │ │ Section header string table index: 13 │ │ │ │ ├── readelf --wide --sections {} │ │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ -There are 14 section headers, starting at offset 0x105f4: │ │ │ │ │ +There are 14 section headers, starting at offset 0x10494: │ │ │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ │ - [ 1] .text PROGBITS 00000000 000034 00c904 00 AX 0 0 4 │ │ │ │ │ - [ 2] .rel.text REL 00000000 00cc94 0038d0 08 I 11 1 4 │ │ │ │ │ - [ 3] .data PROGBITS 00000000 00c938 000000 00 WA 0 0 1 │ │ │ │ │ - [ 4] .bss NOBITS 00000000 00c938 000000 00 WA 0 0 1 │ │ │ │ │ - [ 5] .rodata.str1.4 PROGBITS 00000000 00c938 000006 01 AMS 0 0 4 │ │ │ │ │ - [ 6] .rodata PROGBITS 00000000 00c93e 000018 00 A 0 0 4 │ │ │ │ │ - [ 7] .data.rel.ro PROGBITS 00000000 00c956 000040 00 WA 0 0 8 │ │ │ │ │ - [ 8] .rel.data.rel.ro REL 00000000 010564 000018 08 I 11 7 4 │ │ │ │ │ - [ 9] .note.GNU-stack PROGBITS 00000000 00c996 000000 00 0 0 1 │ │ │ │ │ - [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00c996 00002b 00 0 0 1 │ │ │ │ │ - [11] .symtab SYMTAB 00000000 00c9c4 000220 10 12 26 4 │ │ │ │ │ - [12] .strtab STRTAB 00000000 00cbe4 0000ae 00 0 0 1 │ │ │ │ │ - [13] .shstrtab STRTAB 00000000 01057c 000078 00 0 0 1 │ │ │ │ │ + [ 1] .text PROGBITS 00000000 000034 00c7a4 00 AX 0 0 4 │ │ │ │ │ + [ 2] .rel.text REL 00000000 00cb34 0038d0 08 I 11 1 4 │ │ │ │ │ + [ 3] .data PROGBITS 00000000 00c7d8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 4] .bss NOBITS 00000000 00c7d8 000000 00 WA 0 0 1 │ │ │ │ │ + [ 5] .rodata.str1.4 PROGBITS 00000000 00c7d8 000006 01 AMS 0 0 4 │ │ │ │ │ + [ 6] .rodata PROGBITS 00000000 00c7de 000018 00 A 0 0 4 │ │ │ │ │ + [ 7] .data.rel.ro PROGBITS 00000000 00c7f6 000040 00 WA 0 0 8 │ │ │ │ │ + [ 8] .rel.data.rel.ro REL 00000000 010404 000018 08 I 11 7 4 │ │ │ │ │ + [ 9] .note.GNU-stack PROGBITS 00000000 00c836 000000 00 0 0 1 │ │ │ │ │ + [10] .ARM.attributes ARM_ATTRIBUTES 00000000 00c836 00002b 00 0 0 1 │ │ │ │ │ + [11] .symtab SYMTAB 00000000 00c864 000220 10 12 26 4 │ │ │ │ │ + [12] .strtab STRTAB 00000000 00ca84 0000ae 00 0 0 1 │ │ │ │ │ + [13] .shstrtab STRTAB 00000000 01041c 000078 00 0 0 1 │ │ │ │ │ Key to Flags: │ │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ │ ├── readelf --wide --symbols {} │ │ │ │ │ @@ -1,37 +1,37 @@ │ │ │ │ │ │ │ │ │ │ Symbol table '.symtab' contains 34 entries: │ │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ │ 1: 00000000 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 2: 00000000 51432 FUNC LOCAL DEFAULT 1 t2_64 │ │ │ │ │ - 3: 00000070 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 4: 00000078 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 5: 00003330 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 6: 00003350 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 7: 00005504 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 8: 00005514 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 9: 00007720 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 10: 00007740 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 11: 0000935c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 12: 000093a4 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 13: 0000b094 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 14: 0000b114 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 15: 0000c8b8 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ - 16: 0000c8e8 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ - 17: 0000c8fc 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 2: 00000000 51080 FUNC LOCAL DEFAULT 1 t2_64 │ │ │ │ │ + 3: 00000080 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 4: 00000088 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 5: 0000334c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 6: 0000336c 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 7: 00005490 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 8: 000054a0 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 9: 000075e0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 10: 00007604 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 11: 000091f0 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 12: 00009238 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 13: 0000af08 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 14: 0000af88 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 15: 0000c758 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ + 16: 0000c788 0 NOTYPE LOCAL DEFAULT 1 $a │ │ │ │ │ + 17: 0000c79c 0 NOTYPE LOCAL DEFAULT 1 $d │ │ │ │ │ 18: 00000000 0 SECTION LOCAL DEFAULT 5 .rodata.str1.4 │ │ │ │ │ 19: 00000000 0 NOTYPE LOCAL DEFAULT 5 $d │ │ │ │ │ 20: 00000000 0 SECTION LOCAL DEFAULT 6 .rodata │ │ │ │ │ 21: 00000000 0 NOTYPE LOCAL DEFAULT 6 $d │ │ │ │ │ 22: 00000000 24 OBJECT LOCAL DEFAULT 6 twinstr │ │ │ │ │ 23: 00000000 0 SECTION LOCAL DEFAULT 7 .data.rel.ro │ │ │ │ │ 24: 00000000 0 NOTYPE LOCAL DEFAULT 7 $d │ │ │ │ │ 25: 00000000 64 OBJECT LOCAL DEFAULT 7 desc │ │ │ │ │ 26: 00000000 0 NOTYPE GLOBAL DEFAULT UND _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ 27: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ 28: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dmul │ │ │ │ │ 29: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dsub │ │ │ │ │ 30: 00000000 0 NOTYPE GLOBAL DEFAULT UND __aeabi_dadd │ │ │ │ │ - 31: 0000c8e8 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_64 │ │ │ │ │ + 31: 0000c788 28 FUNC GLOBAL DEFAULT 1 fftw_codelet_t2_64 │ │ │ │ │ 32: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_kdft_dit_register │ │ │ │ │ 33: 00000000 0 NOTYPE GLOBAL DEFAULT UND fftw_dft_t_genus │ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ │ @@ -1,1827 +1,1827 @@ │ │ │ │ │ │ │ │ │ │ -Relocation section '.rel.text' at offset 0xcc94 contains 1818 entries: │ │ │ │ │ +Relocation section '.rel.text' at offset 0xcb34 contains 1818 entries: │ │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ │ -00000070 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ -00000074 00001b1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ -000000c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000000f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000010c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000124 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000138 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000150 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000174 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000188 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000001f8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000210 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000080 00001a19 R_ARM_BASE_PREL 00000000 _GLOBAL_OFFSET_TABLE_ │ │ │ │ │ +00000084 00001b1a R_ARM_GOT_BREL 00000000 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ │ +000000d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000000f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000108 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000011c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000134 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000148 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000160 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000017c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000198 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000001f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000208 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000220 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000230 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000248 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000260 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000280 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000298 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000002d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000002f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000304 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000320 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000033c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000354 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000370 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000038c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000003bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000003f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000040c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000420 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000440 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000045c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000047c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000049c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000004ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000500 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000514 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000052c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000544 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000560 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000057c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000594 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005c8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000005ec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000608 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000624 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000640 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000065c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000678 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000694 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000006e0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000006fc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000714 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000072c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000748 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000764 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000077c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000794 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000007b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000007cc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000007f0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000080c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000820 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000083c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000085c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000874 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000890 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000008f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000914 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000930 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000094c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000974 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000098c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000009d4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000009e8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000a28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000230 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000240 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000258 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000270 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000290 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000002a8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002c0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000002e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000300 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000314 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000330 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000034c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000364 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000380 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000039c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000003d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000003f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000410 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000424 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000438 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000454 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000470 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000048c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000004fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000510 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000524 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000053c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000554 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000056c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000584 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000059c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000005f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000610 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000628 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000644 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000660 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000067c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000698 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000006b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000006e4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000700 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000718 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000730 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000074c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000768 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000780 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000798 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000007b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000007d4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000007f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000808 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000081c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000838 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000858 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000870 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000088c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000008ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000090c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000928 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000944 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000096c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000984 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000009cc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000009e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000a00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000a24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a3c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000a58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000a90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000aac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00000ad4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ae8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b44 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000b60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000b84 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000ba0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bb8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000bdc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000bf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000c48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000c80 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000c98 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000cb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cc4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cdc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000cf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d10 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d24 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000aec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b4c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000b68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000b90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000ba8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000bc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000be8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000c00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c3c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000c54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000c8c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ca4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000cbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000cec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d20 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d34 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000d48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00000d60 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000d78 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000d90 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000d58 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00000d74 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000d90 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00000dc8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000de0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000dfc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e18 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e4c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000e68 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000e84 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ea8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000ed4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000ef0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f0c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f28 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f44 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000f60 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f7c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000f90 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fa4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00000fbc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00000fd8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001000 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000101c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001030 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000de4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000dfc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e18 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e34 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e50 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000e6c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000e88 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000ea4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ec8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000ef4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f10 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f2c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f48 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f64 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000f80 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000f9c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00000fb4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fcc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00000fe8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001004 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000102c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001048 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001064 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001078 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001090 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010bc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000010dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000010f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000110c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001128 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001140 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001154 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000116c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001184 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001198 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000011e0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000011fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001214 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001228 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001240 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000125c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001270 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000128c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012bc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000012dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000012f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000130c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001328 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001344 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001358 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000105c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001078 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001094 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010a8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000010c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000010ec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001104 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001120 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001134 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001150 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001168 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000117c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001194 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011c0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000011d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000011f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001208 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001224 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000123c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001250 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000126c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001288 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000129c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000012b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000012e8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001308 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001324 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001338 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001354 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00001370 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001388 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000139c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001384 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000139c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000013b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000013e0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000013e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000013f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001410 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001424 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000140c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001424 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000143c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001458 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000146c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001484 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000149c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014b0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000014c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000014f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000150c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001528 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000153c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001554 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000156c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001580 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000159c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015c8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000015e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000015fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001610 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001628 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001644 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001658 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001674 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001450 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001468 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001480 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001494 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000014ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000014d8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000014f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001508 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000151c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001534 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000154c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001560 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001578 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001590 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015a4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000015c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000015ec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001604 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000161c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001630 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001648 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001664 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001678 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00001690 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016a4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000016bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000016e8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001704 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016c0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000016d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000016f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001704 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001720 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001734 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001750 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000173c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001750 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000176c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001780 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000179c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001788 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000179c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 000017b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017cc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000017e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000017fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001810 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001830 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000017e8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001800 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001818 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000182c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000184c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001860 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001878 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001890 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018a4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000018c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000018f0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001920 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001934 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001950 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000196c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001980 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000199c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019cc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000019e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000019fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a10 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001a2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a5c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001a74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001a8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001aa0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ab8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ad0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ae4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001afc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b28 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001b70 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001b8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ba4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bb8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001bd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001bf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c04 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001c24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001868 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000187c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001894 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018c0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000018e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000018fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001910 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001928 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001940 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001954 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001970 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000198c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000019bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000019ec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001a4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001a7c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001a94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001aac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ac0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ad8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001af0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b04 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b4c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001b64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001b94 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001bac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bc4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001bd8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001bf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c24 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00001c44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001c58 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ccc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001ce0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001cfc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d2c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001d74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001d8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001da0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001dbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001dd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001de8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001e14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e50 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001e6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00001e9c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001eb4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001ed0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001eec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001f0c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f4c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f68 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001f88 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00001fa0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fb8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001fd4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00001ff4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000200c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002028 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002044 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002064 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000020a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000020dc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001c64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001c78 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001cd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001cf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d04 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001d20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001d50 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001d98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001db0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001dc4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001de0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001df8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e0c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001e38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001e74 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001e90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001eac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00001ec0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001edc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001ef8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f14 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001f34 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f58 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f74 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001f90 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fb0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00001fcc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00001fe4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002000 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002020 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002038 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002054 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002070 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002090 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000020d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000020f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002110 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002124 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002154 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002170 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002184 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000021a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000021d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000021f0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002108 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002120 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000213c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002150 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000217c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002198 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021ac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000021c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000021f8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002214 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002260 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000227c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002290 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000022ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000022dc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002320 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002238 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002280 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000229c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022b0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000022cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000022fc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000233c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002350 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000236c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002358 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000236c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002388 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000239c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000023a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000023b8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000023d4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000023f0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000023f0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000240c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002428 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002448 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002464 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002480 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000249c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000024bc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000024d8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002504 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002520 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000252c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000254c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002558 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002574 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002590 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025ac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000025b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000025d8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000025e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002628 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002648 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000265c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002670 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000268c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000026d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000026ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002700 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000271c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002738 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000274c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000276c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002444 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002464 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000247c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002498 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000024d4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000024f0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000251c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002538 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002544 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002564 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002570 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000258c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025a8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025c4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000025d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000025f0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000025fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002640 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002660 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002674 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002688 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000026b8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000026e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002704 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002718 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002734 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002750 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002764 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00002784 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000027a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000027bc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002808 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000282c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002840 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002858 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002874 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002888 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000028b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000028e8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002904 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002920 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002934 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002958 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002970 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000298c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029a8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000029bc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029d8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000029f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002a10 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a5c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002a7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002a98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002aac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002ac8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ae4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002b50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002b80 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002b9c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bb0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000279c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000027b8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000027d4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002828 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000284c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002860 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000287c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002898 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000028dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000028f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000290c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002928 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002944 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002958 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000297c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002998 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000029b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000029e8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a04 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a24 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002a40 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002a5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002a8c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002aa8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ac4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ad8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002af8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b14 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002b30 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b60 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002b7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002b98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002bac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00002bcc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002bec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002c34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002c70 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002be4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c00 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002c1c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002c68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002c8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ca8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002cbc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002cf4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d24 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ca0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002cbc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cd8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002cec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002d24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00002d40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002d70 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002d94 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002db0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002dcc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002de8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002e2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e60 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002e74 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002e90 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ea4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002ed4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002ef0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f04 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f3c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00002f50 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002f70 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002f88 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fa0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fbc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00002fd4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00002fec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000300c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003028 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003044 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003060 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003074 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d54 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002d70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002d8c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002da0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002dc4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002de0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002dfc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e18 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002e94 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002ea8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ec4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002ed8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002f08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f38 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002f54 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00002f84 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002fa4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fbc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00002fd4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00002ff0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003008 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003020 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000303c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003058 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003074 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003090 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000030c0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030e0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000030fc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003118 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003134 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003148 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030a4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000030c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000030f4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003110 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000312c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003148 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003164 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003180 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003194 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003178 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003198 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000031b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000031c8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000031e4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003200 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003240 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003260 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003274 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000328c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000032bc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000032ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003308 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000331c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000335c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003378 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000338c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000033a8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000033d8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003430 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003454 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003468 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003484 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000034b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000034e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003500 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003514 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003530 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000354c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003560 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000357c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035a8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000035f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003614 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003628 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000363c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003658 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000366c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000369c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000036cc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000036e8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003704 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003718 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003738 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003750 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000376c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000378c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000037d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000037f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000380c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000031e0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000031f8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003214 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003234 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003270 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003290 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032a4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000032b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032d4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000032e8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003318 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003334 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000336c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003384 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000033a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000033b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000033c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000033f0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003444 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003468 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000347c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003494 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000034c4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000034f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003510 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003524 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003540 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000355c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003570 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000358c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000035bc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003608 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003628 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000363c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003650 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000366c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003680 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000036b0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000036e0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000036fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003718 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000372c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000374c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003764 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003780 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000379c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000037d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000037fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003810 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 0000382c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00003848 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 0000385c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000038a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000038d0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000038ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000391c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000393c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003958 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003978 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003994 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000039b0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000039f8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a20 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003a3c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003898 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000038c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000038e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003900 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003914 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003930 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000394c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003968 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003984 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000039a0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039b8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000039e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003a08 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a24 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a54 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003a6c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003a8c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003aa8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ac4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003a88 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003aa4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ac0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00003ae0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b00 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b1c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b38 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b54 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003b70 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003b98 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003bb4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003bc0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003bdc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003be8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c04 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c20 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c3c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003c48 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c64 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003c70 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003c98 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cb0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003ccc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003cec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003d0c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d28 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d44 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003d60 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003da4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003dc8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ddc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003df8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e14 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e28 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003e60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003e90 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003eb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ecc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ee0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00003f00 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f30 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003f7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fa0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003fb4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00003fd4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00003ff0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004004 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004034 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004050 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004064 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004080 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000409c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000040b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000040d0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004100 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004148 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004168 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000417c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004190 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041ac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000041c0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000041f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000420c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004220 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000423c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004258 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000426c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000428c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042a8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000042c4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000042e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004330 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003afc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b18 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b34 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b50 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b74 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003b90 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003b9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003bb8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003bc4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003be4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c00 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c1c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c28 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c44 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003c50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003c70 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003c88 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ca4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cc0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003cd8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003cf8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d14 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003d30 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003d78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003da0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003db4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003dcc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003de8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003dfc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003e34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e64 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003e80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003e9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003eb0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ec8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003ef4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f40 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f64 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003f78 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00003f98 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fb4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00003fc8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00003ff8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004014 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004028 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004044 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004060 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004074 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004094 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000040c4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000410c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000412c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004140 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004154 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004170 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004184 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000041b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000041e4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004200 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000421c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004230 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004250 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004268 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004284 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000042e0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004308 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000431c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000433c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00004358 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000436c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000438c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000436c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000043a8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000043bc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004400 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000441c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004430 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000444c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004468 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000447c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000449c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044b8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000044d8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000044f4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004518 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004534 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004564 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004584 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045a0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000045d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000045ec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000043c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000043d8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000043f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004410 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004424 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004444 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004460 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004480 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000449c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000044c0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000044d8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004508 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004524 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004540 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004570 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000458c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000045c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000045e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000460c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004628 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004628 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004644 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004668 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004684 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000046bc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000046dc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004708 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004724 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004730 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000474c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004660 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004680 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046a4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046c0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000046cc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000046e8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000046f4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004714 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004730 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000474c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004758 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000477c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004798 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004774 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004780 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000479c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000047b4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000047c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000047e0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000047ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000047d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000047ec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004808 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004824 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00004840 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 0000485c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004880 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000489c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000048b8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000048a4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048c0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 000048d4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000491c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004938 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000494c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004968 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004984 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004998 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000049d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000049ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a00 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004a4c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004a68 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004a98 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ae0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b18 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004b34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004b64 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004b94 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bb0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004bc4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004be4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c00 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004c14 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004c34 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004c60 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ca8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cc8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004cdc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004cf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d0c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d20 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004d50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004d6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000048ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000491c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004954 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004970 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004984 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000049a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000049d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000049e8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a10 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004a5c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a80 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004a94 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004ab0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004acc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ae0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004b10 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b2c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b40 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004b60 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b7c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004b90 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004bb0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004bdc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c44 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c58 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004c6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c88 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004c9c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ccc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ce8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004cfc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004d18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d34 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004d48 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d68 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ 00004d80 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004d9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004db8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004dcc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004dec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e08 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004e24 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e44 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004e84 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004eac 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004ec0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004ee0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004efc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f10 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004f50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004f80 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00004f9c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fb8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00004fcc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00004fec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005008 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005028 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005044 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005064 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005080 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000509c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000050b8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050e0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000050fc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005118 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005138 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005158 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005174 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005190 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004d98 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004db4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004df4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e30 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004e50 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e6c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004e80 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004ebc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004ed8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004eec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f08 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f24 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00004f38 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004f58 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f74 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004f94 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004fb0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00004fcc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00004fe4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005000 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000501c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005040 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005058 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005074 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005094 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050b0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050c8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000050e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005100 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000511c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005138 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005154 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005170 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000518c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 000051b0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000051d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000051ec 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005208 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005224 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005244 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005268 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005284 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005290 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052ac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000052b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000052d4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000052f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005310 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000531c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000533c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005348 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005368 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005384 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000053a0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000053c0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000053dc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000053fc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005418 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005434 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -0000547c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005494 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054a8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000054c4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000054f0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005534 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005550 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005564 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005580 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000559c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000055b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000055cc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000055f8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000564c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005670 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005684 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000056a0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000056bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000056d0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005700 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000571c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005730 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005750 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000576c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005780 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000057a0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -000057cc 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005814 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005834 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005848 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -0000585c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005878 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -0000588c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000058bc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -000058ec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000051cc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000051d8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000051f4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005200 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005220 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +0000523c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005258 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005264 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005280 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000528c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000052ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000052c4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000052e0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005300 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005318 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005338 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005354 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005370 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000053b8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000053e4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000053fc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005414 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005428 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005458 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005474 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005488 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000054b4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000054e4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000054f8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005520 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005574 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005598 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055ac 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000055c8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055e4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000055f8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005628 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005644 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005658 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005674 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005690 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000056a4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000056c0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000056ec 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005734 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005754 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005768 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +0000577c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005798 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000057ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000057dc 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000057f8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +0000580c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005828 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005844 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005858 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005878 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005890 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +000058ac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000058c8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ 00005908 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005924 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005938 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005958 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005974 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005990 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059b0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -000059f0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a2c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005a4c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a68 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005a7c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ab8 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ad4 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ae8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b04 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b20 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005b34 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005b54 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b70 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005b90 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005bac 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005bc8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005be4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005c00 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005c1c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c3c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c58 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c74 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005c90 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005cb8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005cd4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005cf0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005930 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005944 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005964 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005980 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005994 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +000059d0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +000059ec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a00 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a1c 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a38 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ +00005a4c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005a6c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005a88 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005aa8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ac4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ae0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005af8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b14 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005b30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005b50 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005b6c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005b88 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ba4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005bc4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005be0 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005bfc 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c18 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005c30 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c4c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005c68 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005c84 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005ca4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005cc8 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005ce4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ +00005cf0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ 00005d0c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d28 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d48 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d64 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005d80 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005d9c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005dc4 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005de0 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005dec 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e0c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e18 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e34 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005e50 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005e6c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005e78 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005e94 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005ea0 00001c1c R_ARM_CALL 00000000 __aeabi_dmul │ │ │ │ │ -00005ec8 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005ee4 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f00 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f1c 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ -00005f3c 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f58 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f74 00001d1c R_ARM_CALL 00000000 __aeabi_dsub │ │ │ │ │ -00005f90 00001e1c R_ARM_CALL 00000000 __aeabi_dadd │ │ │ │ │ +00005d18 0000 TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes