--- /srv/rebuilderd/tmp/rebuilderdZS9iXE/inputs/3d-ascii-viewer_1.4.0+git20240503+ds-2_armel.deb +++ /srv/rebuilderd/tmp/rebuilderdZS9iXE/out/3d-ascii-viewer_1.4.0+git20240503+ds-2_armel.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-02-19 16:54:01.000000 debian-binary │ -rw-r--r-- 0 0 0 756 2025-02-19 16:54:01.000000 control.tar.xz │ --rw-r--r-- 0 0 0 20052 2025-02-19 16:54:01.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 20072 2025-02-19 16:54:01.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/3d-ascii-viewer │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 8b272ac983cb98011896f00efba47f405470021e │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 1ceb23bca48e4d8e67039b5d788e3f6aaf794301 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -207,15 +207,15 @@ │ │ │ │ cmp fp, r4 │ │ │ │ bgt 10f0 <__cxa_finalize@plt+0xf4> │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ cmp r1, #0 │ │ │ │ beq 1f14 <__cxa_finalize@plt+0xf18> │ │ │ │ add r4, sp, #148 @ 0x94 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4420 <__cxa_finalize@plt+0x3424> │ │ │ │ + bl 4694 <__cxa_finalize@plt+0x3698> │ │ │ │ ldrb r3, [sp, #148] @ 0x94 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2350 <__cxa_finalize@plt+0x1354> │ │ │ │ ldr r3, [pc, #3144] @ 1fa4 <__cxa_finalize@plt+0xfa8> │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ cmp r2, r3 │ │ │ │ beq 1a88 <__cxa_finalize@plt+0xa8c> │ │ │ │ @@ -225,30 +225,30 @@ │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 225c <__cxa_finalize@plt+0x1260> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1a04 <__cxa_finalize@plt+0xa08> │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ - bl 5834 <__cxa_finalize@plt+0x4838> │ │ │ │ + bl 5aa8 <__cxa_finalize@plt+0x4aac> │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 1a58 <__cxa_finalize@plt+0xa5c> │ │ │ │ ldr r3, [fp] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2330 <__cxa_finalize@plt+0x1334> │ │ │ │ ldr r3, [fp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ beq 22cc <__cxa_finalize@plt+0x12d0> │ │ │ │ mov r0, fp │ │ │ │ - bl 49b4 <__cxa_finalize@plt+0x39b8> │ │ │ │ + bl 4c28 <__cxa_finalize@plt+0x3c2c> │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [sp, #84] @ 0x54 │ │ │ │ mov r0, fp │ │ │ │ - bl 4b50 <__cxa_finalize@plt+0x3b54> │ │ │ │ + bl 4dc4 <__cxa_finalize@plt+0x3dc8> │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ cmp r3, #0 │ │ │ │ bne 19f8 <__cxa_finalize@plt+0x9fc> │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, #0 │ │ │ │ bne 19ec <__cxa_finalize@plt+0x9f0> │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ @@ -263,15 +263,15 @@ │ │ │ │ bl f60 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp] │ │ │ │ mov r0, fp │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - bl 3540 <__cxa_finalize@plt+0x2544> │ │ │ │ + bl 37b4 <__cxa_finalize@plt+0x27b8> │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ bl f24 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1a58 <__cxa_finalize@plt+0xa5c> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -367,15 +367,15 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #1 │ │ │ │ ldr sl, [sp, #20] │ │ │ │ bl ef4 │ │ │ │ - bl 434c <__cxa_finalize@plt+0x3350> │ │ │ │ + bl 45c0 <__cxa_finalize@plt+0x35c4> │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ cmp r3, #0 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ str r1, [sp, #80] @ 0x50 │ │ │ │ bne 1d5c <__cxa_finalize@plt+0xd60> │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -425,15 +425,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r2, sl │ │ │ │ str r0, [sp] │ │ │ │ mov r0, fp │ │ │ │ - bl 38c0 <__cxa_finalize@plt+0x28c4> │ │ │ │ + bl 3b34 <__cxa_finalize@plt+0x2b38> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ bl f00 │ │ │ │ mov r0, fp │ │ │ │ bl 6bf0 <__cxa_finalize@plt+0x5bf4> │ │ │ │ cmp r6, #0 │ │ │ │ @@ -625,27 +625,27 @@ │ │ │ │ ldrb r2, [r5, #2] │ │ │ │ cmp r2, #0 │ │ │ │ moveq r3, #1 │ │ │ │ streq r3, [sp, #72] @ 0x48 │ │ │ │ beq 1324 <__cxa_finalize@plt+0x328> │ │ │ │ b 1138 <__cxa_finalize@plt+0x13c> │ │ │ │ mov r0, fp │ │ │ │ - bl 4d44 <__cxa_finalize@plt+0x3d48> │ │ │ │ + bl 4fb8 <__cxa_finalize@plt+0x3fbc> │ │ │ │ b 1408 <__cxa_finalize@plt+0x40c> │ │ │ │ mov r0, fp │ │ │ │ - bl 4ce4 <__cxa_finalize@plt+0x3ce8> │ │ │ │ + bl 4f58 <__cxa_finalize@plt+0x3f5c> │ │ │ │ b 13fc <__cxa_finalize@plt+0x400> │ │ │ │ mov r0, fp │ │ │ │ - bl 4c84 <__cxa_finalize@plt+0x3c88> │ │ │ │ + bl 4ef8 <__cxa_finalize@plt+0x3efc> │ │ │ │ b 13f0 <__cxa_finalize@plt+0x3f4> │ │ │ │ mov r0, fp │ │ │ │ - bl 4984 <__cxa_finalize@plt+0x3988> │ │ │ │ + bl 4bf8 <__cxa_finalize@plt+0x3bfc> │ │ │ │ b 13e4 <__cxa_finalize@plt+0x3e8> │ │ │ │ mov r0, fp │ │ │ │ - bl 4984 <__cxa_finalize@plt+0x3988> │ │ │ │ + bl 4bf8 <__cxa_finalize@plt+0x3bfc> │ │ │ │ b 13d8 <__cxa_finalize@plt+0x3dc> │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [pc, #1660] @ 208c <__cxa_finalize@plt+0x1090> │ │ │ │ ldr r0, [pc, #1480] @ 1fdc <__cxa_finalize@plt+0xfe0> │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -657,15 +657,15 @@ │ │ │ │ bl 62bc <__cxa_finalize@plt+0x52c0> │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ - bl 3540 <__cxa_finalize@plt+0x2544> │ │ │ │ + bl 37b4 <__cxa_finalize@plt+0x27b8> │ │ │ │ subs r7, r0, #0 │ │ │ │ bne 1ca8 <__cxa_finalize@plt+0xcac> │ │ │ │ mov r0, #1 │ │ │ │ ldr r2, [pc, #1404] @ 1fe0 <__cxa_finalize@plt+0xfe4> │ │ │ │ ldr r3, [pc, #1288] @ 1f70 <__cxa_finalize@plt+0xf74> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -674,18 +674,18 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 234c <__cxa_finalize@plt+0x1350> │ │ │ │ add sp, sp, #164 @ 0xa4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - bl 4ddc <__cxa_finalize@plt+0x3de0> │ │ │ │ + bl 5050 <__cxa_finalize@plt+0x4054> │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 1a58 <__cxa_finalize@plt+0xa5c> │ │ │ │ - bl 4d44 <__cxa_finalize@plt+0x3d48> │ │ │ │ + bl 4fb8 <__cxa_finalize@plt+0x3fbc> │ │ │ │ b 1398 <__cxa_finalize@plt+0x39c> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [pc, #1332] @ 1fe4 <__cxa_finalize@plt+0xfe8> │ │ │ │ mov r1, r3 │ │ │ │ add r0, r3, r0 │ │ │ │ bl 7144 <__cxa_finalize@plt+0x6148> │ │ │ │ ldr r1, [pc, #1320] @ 1fe8 <__cxa_finalize@plt+0xfec> │ │ │ │ @@ -780,15 +780,15 @@ │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r3, r8 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ mov r2, r9 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r7 │ │ │ │ - bl 38c0 <__cxa_finalize@plt+0x28c4> │ │ │ │ + bl 3b34 <__cxa_finalize@plt+0x2b38> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ bl f00 │ │ │ │ mov r0, r7 │ │ │ │ bl 6bf0 <__cxa_finalize@plt+0x5bf4> │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -880,25 +880,25 @@ │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [sp, #92] @ 0x5c │ │ │ │ mov r2, r5 │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - bl 38c0 <__cxa_finalize@plt+0x28c4> │ │ │ │ + bl 3b34 <__cxa_finalize@plt+0x2b38> │ │ │ │ ldr r3, [pc, #552] @ 1ffc <__cxa_finalize@plt+0x1000> │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r0, [r3] │ │ │ │ bl 6a2c <__cxa_finalize@plt+0x5a30> │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 62bc <__cxa_finalize@plt+0x52c0> │ │ │ │ mov r0, fp │ │ │ │ - bl 4da4 <__cxa_finalize@plt+0x3da8> │ │ │ │ + bl 5018 <__cxa_finalize@plt+0x401c> │ │ │ │ mov r0, #0 │ │ │ │ b 1a5c <__cxa_finalize@plt+0xa60> │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ b 1324 <__cxa_finalize@plt+0x328> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -938,15 +938,15 @@ │ │ │ │ bl 62bc <__cxa_finalize@plt+0x52c0> │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ - bl 3540 <__cxa_finalize@plt+0x2544> │ │ │ │ + bl 37b4 <__cxa_finalize@plt+0x27b8> │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 1a58 <__cxa_finalize@plt+0xa5c> │ │ │ │ ldr r3, [pc, #328] @ 200c <__cxa_finalize@plt+0x1010> │ │ │ │ cmp sl, r3 │ │ │ │ cmpne sl, #108 @ 0x6c │ │ │ │ bne 236c <__cxa_finalize@plt+0x1370> │ │ │ │ mov r0, r7 │ │ │ │ @@ -964,15 +964,15 @@ │ │ │ │ b 1de4 <__cxa_finalize@plt+0xde8> │ │ │ │ ldr sl, [sp, #20] │ │ │ │ b 15c4 <__cxa_finalize@plt+0x5c8> │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ b 1324 <__cxa_finalize@plt+0x328> │ │ │ │ ldr r0, [r7] │ │ │ │ - bl 369c <__cxa_finalize@plt+0x26a0> │ │ │ │ + bl 3910 <__cxa_finalize@plt+0x2914> │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ b 1324 <__cxa_finalize@plt+0x328> │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ b 1324 <__cxa_finalize@plt+0x328> │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ @@ -1470,29 +1470,186 @@ │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq sp, r1, r0, asr #18 │ │ │ │ andeq sp, r1, r0, lsr r9 │ │ │ │ b 2638 <__cxa_finalize@plt+0x163c> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ + str r0, [ip, #4024] @ 0xfb8 │ │ │ │ + sub sp, sp, #36 @ 0x24 │ │ │ │ + cmp r2, #0 │ │ │ │ + str r0, [sp, #28] │ │ │ │ + ble 2858 <__cxa_finalize@plt+0x185c> │ │ │ │ + ldr r7, [r1, #8] │ │ │ │ + add r0, r2, r2, lsl #1 │ │ │ │ + ldr sl, [r1] │ │ │ │ + ldr fp, [r1, #4] │ │ │ │ + add r3, r1, r0, lsl #2 │ │ │ │ + mov r8, r1 │ │ │ │ + mov r9, r7 │ │ │ │ + str r3, [sp, #24] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + str sl, [sp, #8] │ │ │ │ + ldr r6, [r8] │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r6 │ │ │ │ + bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ + ldr r5, [r8, #4] │ │ │ │ + mov r1, fp │ │ │ │ + ldr r4, [r8, #8] │ │ │ │ + add r8, r8, #12 │ │ │ │ + cmp r0, #0 │ │ │ │ + mov r0, r5 │ │ │ │ + strne r6, [sp, #20] │ │ │ │ + streq sl, [sp, #20] │ │ │ │ + bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ + mov r1, r7 │ │ │ │ + ldr sl, [sp, #20] │ │ │ │ + cmp r0, #0 │ │ │ │ + mov r0, r4 │ │ │ │ + strne r5, [sp, #12] │ │ │ │ + streq fp, [sp, #12] │ │ │ │ + bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + cmp r0, #0 │ │ │ │ + mov r0, r6 │ │ │ │ + strne r4, [sp, #16] │ │ │ │ + streq r7, [sp, #16] │ │ │ │ + bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ + cmp r0, #0 │ │ │ │ + ldreq r6, [sp, #8] │ │ │ │ + mov r0, r5 │ │ │ │ + str r6, [sp, #8] │ │ │ │ + bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ + mov r1, r9 │ │ │ │ + cmp r0, #0 │ │ │ │ + ldreq r5, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + cmp r0, #0 │ │ │ │ + moveq r4, r9 │ │ │ │ + cmp r8, r3 │ │ │ │ + mov r9, r4 │ │ │ │ + bne 273c <__cxa_finalize@plt+0x1740> │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + mov r0, r6 │ │ │ │ + bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ + mov r1, #1056964608 @ 0x3f000000 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + mov r6, r0 │ │ │ │ + mov r0, r5 │ │ │ │ + bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ + mov r1, #1056964608 @ 0x3f000000 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + mov r1, r4 │ │ │ │ + mov r5, r0 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ + mov r1, #1056964608 @ 0x3f000000 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + mov r3, r0 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ + mov r0, r2 │ │ │ │ + str r6, [r2] │ │ │ │ + str r5, [r2, #4] │ │ │ │ + str r3, [r2, #8] │ │ │ │ + add sp, sp, #36 @ 0x24 │ │ │ │ + pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + mov r3, #0 │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r3 │ │ │ │ + b 283c <__cxa_finalize@plt+0x1840> │ │ │ │ + sub sp, sp, #8 │ │ │ │ + mov ip, #4096 @ 0x1000 │ │ │ │ + push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + sub ip, sp, ip │ │ │ │ + str r0, [ip, #4048] @ 0xfd0 │ │ │ │ + sub sp, sp, #12 │ │ │ │ + add ip, sp, #44 @ 0x2c │ │ │ │ + stmib ip, {r2, r3} │ │ │ │ + cmp r1, #0 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr fp, [sp, #48] @ 0x30 │ │ │ │ + ldr sl, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ble 2960 <__cxa_finalize@plt+0x1964> │ │ │ │ + add r1, r1, r1, lsl #1 │ │ │ │ + mov r9, r0 │ │ │ │ + add r8, r0, r1, lsl #2 │ │ │ │ + mov r7, #0 │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r1, fp │ │ │ │ + bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ + mov r1, sl │ │ │ │ + add r9, r9, #12 │ │ │ │ + mov r5, r0 │ │ │ │ + ldr r0, [r9, #-8] │ │ │ │ + bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + ldr r0, [r9, #-4] │ │ │ │ + bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ + mov r1, r5 │ │ │ │ + mov r4, r0 │ │ │ │ + mov r0, r5 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + mov r1, r6 │ │ │ │ + mov r5, r0 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + mov r1, r0 │ │ │ │ + mov r0, r5 │ │ │ │ + bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ + mov r1, r4 │ │ │ │ + mov r5, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ + mov r1, r0 │ │ │ │ + mov r0, r5 │ │ │ │ + bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ + mov r1, r7 │ │ │ │ + mov r4, r0 │ │ │ │ + bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ + cmp r0, #0 │ │ │ │ + movne r0, r4 │ │ │ │ + moveq r0, r7 │ │ │ │ + cmp r8, r9 │ │ │ │ + mov r7, r0 │ │ │ │ + bne 28b0 <__cxa_finalize@plt+0x18b4> │ │ │ │ + mov r0, r7 │ │ │ │ + add sp, sp, #12 │ │ │ │ + pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + add sp, sp, #8 │ │ │ │ + b d80 │ │ │ │ + mov r7, #0 │ │ │ │ + b 294c <__cxa_finalize@plt+0x1950> │ │ │ │ + mov ip, #4096 @ 0x1000 │ │ │ │ + push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ - ldr r6, [pc, #2080] @ 2f2c <__cxa_finalize@plt+0x1f30> │ │ │ │ + ldr r6, [pc, #2080] @ 31a0 <__cxa_finalize@plt+0x21a4> │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ cmp r2, #2 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ add r6, pc, r6 │ │ │ │ - ble 2eec <__cxa_finalize@plt+0x1ef0> │ │ │ │ + ble 3160 <__cxa_finalize@plt+0x2164> │ │ │ │ cmp r9, #3 │ │ │ │ str r1, [sp, #92] @ 0x5c │ │ │ │ str r6, [sp, #100] @ 0x64 │ │ │ │ - beq 2cb0 <__cxa_finalize@plt+0x1cb4> │ │ │ │ + beq 2f24 <__cxa_finalize@plt+0x1f28> │ │ │ │ ldr r8, [sp, #80] @ 0x50 │ │ │ │ sub fp, r9, #1 │ │ │ │ add r3, r9, r9, asr #1 │ │ │ │ asr r4, r9, #1 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str fp, [sp, #32] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -1549,26 +1706,26 @@ │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ bl 8360 <__cxa_finalize@plt+0x7364> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 286c <__cxa_finalize@plt+0x1870> │ │ │ │ + bne 2ae0 <__cxa_finalize@plt+0x1ae4> │ │ │ │ mov r0, r6 │ │ │ │ mov r1, #0 │ │ │ │ bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 286c <__cxa_finalize@plt+0x1870> │ │ │ │ + bne 2ae0 <__cxa_finalize@plt+0x1ae4> │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r4, r3 │ │ │ │ - bne 2754 <__cxa_finalize@plt+0x1758> │ │ │ │ + bne 29c8 <__cxa_finalize@plt+0x19cc> │ │ │ │ ldr r8, [sp, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, r8 │ │ │ │ str fp, [sp, #40] @ 0x28 │ │ │ │ bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ ldr r4, [sp, #16] │ │ │ │ ldr r6, [sp, #24] │ │ │ │ @@ -1605,18 +1762,18 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #56] @ 0x38 │ │ │ │ str fp, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ cmp sl, r4 │ │ │ │ cmpne r8, r4 │ │ │ │ - beq 2c00 <__cxa_finalize@plt+0x1c04> │ │ │ │ + beq 2e74 <__cxa_finalize@plt+0x1e78> │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ cmp r3, r4 │ │ │ │ - beq 2c00 <__cxa_finalize@plt+0x1c04> │ │ │ │ + beq 2e74 <__cxa_finalize@plt+0x1e78> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r5, [r3, #4] │ │ │ │ str r2, [sp, #32] │ │ │ │ bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ @@ -1744,24 +1901,24 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ bl 7688 <__cxa_finalize@plt+0x668c> │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ mov r7, r1 │ │ │ │ bl 7688 <__cxa_finalize@plt+0x668c> │ │ │ │ - ldr r2, [pc, #992] @ 2f30 <__cxa_finalize@plt+0x1f34> │ │ │ │ - ldr r3, [pc, #992] @ 2f34 <__cxa_finalize@plt+0x1f38> │ │ │ │ + ldr r2, [pc, #992] @ 31a4 <__cxa_finalize@plt+0x21a8> │ │ │ │ + ldr r3, [pc, #992] @ 31a8 <__cxa_finalize@plt+0x21ac> │ │ │ │ bl 7744 <__cxa_finalize@plt+0x6748> │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r7 │ │ │ │ bl 7ca4 <__cxa_finalize@plt+0x6ca8> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 2c00 <__cxa_finalize@plt+0x1c04> │ │ │ │ + beq 2e74 <__cxa_finalize@plt+0x1e78> │ │ │ │ ldr r1, [sp, #32] │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r5 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ @@ -1773,87 +1930,87 @@ │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ bl 839c <__cxa_finalize@plt+0x73a0> │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r0, #0 │ │ │ │ addeq r5, r5, #-2147483648 @ 0x80000000 │ │ │ │ cmn r3, #1 │ │ │ │ - beq 2cd8 <__cxa_finalize@plt+0x1cdc> │ │ │ │ + beq 2f4c <__cxa_finalize@plt+0x1f50> │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ mov r0, r5 │ │ │ │ bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 2cd8 <__cxa_finalize@plt+0x1cdc> │ │ │ │ + bne 2f4c <__cxa_finalize@plt+0x1f50> │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r4, r4, #1 │ │ │ │ add r3, r3, #12 │ │ │ │ cmp r4, r9 │ │ │ │ str r3, [sp, #28] │ │ │ │ - beq 2ce0 <__cxa_finalize@plt+0x1ce4> │ │ │ │ + beq 2f54 <__cxa_finalize@plt+0x1f58> │ │ │ │ cmp sl, r4 │ │ │ │ cmpne r8, r4 │ │ │ │ str r5, [sp, #64] @ 0x40 │ │ │ │ - bne 2920 <__cxa_finalize@plt+0x1924> │ │ │ │ + bne 2b94 <__cxa_finalize@plt+0x1b98> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r4, r4, #1 │ │ │ │ add r3, r3, #12 │ │ │ │ cmp r4, r9 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bne 2914 <__cxa_finalize@plt+0x1918> │ │ │ │ + bne 2b88 <__cxa_finalize@plt+0x1b8c> │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ cmn r3, #1 │ │ │ │ ldr fp, [sp, #88] @ 0x58 │ │ │ │ - bne 2ce0 <__cxa_finalize@plt+0x1ce4> │ │ │ │ + bne 2f54 <__cxa_finalize@plt+0x1f58> │ │ │ │ ldr r6, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ ldr r2, [r6, r8, lsl #2] │ │ │ │ str r2, [r3] │ │ │ │ ldr r2, [r6, sl, lsl #2] │ │ │ │ str r2, [r3, #4] │ │ │ │ ldr r2, [r6, r5, lsl #2] │ │ │ │ mov ip, #0 │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r4, ip │ │ │ │ cmp sl, ip │ │ │ │ - beq 2c84 <__cxa_finalize@plt+0x1c88> │ │ │ │ + beq 2ef8 <__cxa_finalize@plt+0x1efc> │ │ │ │ add r2, ip, ip, lsl #1 │ │ │ │ ldr r1, [r6, ip, lsl #2] │ │ │ │ add r2, r3, r2, lsl #2 │ │ │ │ str r1, [r6, r4, lsl #2] │ │ │ │ ldm r2, {r0, r1, r2} │ │ │ │ add lr, r4, r4, lsl #1 │ │ │ │ add lr, r3, lr, lsl #2 │ │ │ │ add r4, r4, #1 │ │ │ │ stm lr, {r0, r1, r2} │ │ │ │ add ip, ip, #1 │ │ │ │ cmp ip, r9 │ │ │ │ - bne 2c58 <__cxa_finalize@plt+0x1c5c> │ │ │ │ + bne 2ecc <__cxa_finalize@plt+0x1ed0> │ │ │ │ cmp r4, fp │ │ │ │ - bne 2f0c <__cxa_finalize@plt+0x1f10> │ │ │ │ + bne 3180 <__cxa_finalize@plt+0x2184> │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r9, r4 │ │ │ │ add r3, r3, #12 │ │ │ │ cmp r9, #3 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - bne 273c <__cxa_finalize@plt+0x1740> │ │ │ │ + bne 29b0 <__cxa_finalize@plt+0x19b4> │ │ │ │ ldr fp, [sp, #92] @ 0x5c │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [fp] │ │ │ │ str r3, [r2] │ │ │ │ ldr r3, [fp, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ ldr r3, [fp, #8] │ │ │ │ str r3, [r2, #8] │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r4, [sp, #60] @ 0x3c │ │ │ │ - b 2bd8 <__cxa_finalize@plt+0x1bdc> │ │ │ │ + b 2e4c <__cxa_finalize@plt+0x1e50> │ │ │ │ add r4, r9, r9, lsl #1 │ │ │ │ lsl r4, r4, #2 │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [sp, #92] @ 0x5c │ │ │ │ ldr r6, [sp, #100] @ 0x64 │ │ │ │ bl f18 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1868,26 +2025,26 @@ │ │ │ │ str r0, [sp, #16] │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl f18 │ │ │ │ cmp r7, #0 │ │ │ │ cmpne r5, #0 │ │ │ │ str r0, [sp, #20] │ │ │ │ - beq 2ea4 <__cxa_finalize@plt+0x1ea8> │ │ │ │ + beq 3118 <__cxa_finalize@plt+0x211c> │ │ │ │ cmp r0, #0 │ │ │ │ cmpne r8, #0 │ │ │ │ moveq r8, #1 │ │ │ │ movne r8, #0 │ │ │ │ - beq 2ea4 <__cxa_finalize@plt+0x1ea8> │ │ │ │ + beq 3118 <__cxa_finalize@plt+0x211c> │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ sub fp, fp, #4 │ │ │ │ mov r7, r8 │ │ │ │ mov r5, r8 │ │ │ │ mov r4, r8 │ │ │ │ - b 2dbc <__cxa_finalize@plt+0x1dc0> │ │ │ │ + b 3030 <__cxa_finalize@plt+0x2034> │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add lr, r4, r4, lsl #1 │ │ │ │ add lr, r2, lr, lsl #2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add ip, r5, r5, lsl #1 │ │ │ │ add ip, r2, ip, lsl #2 │ │ │ │ ldm r3, {r0, r1, r2} │ │ │ │ @@ -1900,142 +2057,142 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r7, r9 │ │ │ │ str r6, [r2, r5, lsl #2] │ │ │ │ add r3, r3, #12 │ │ │ │ add r5, r5, #1 │ │ │ │ - beq 2e08 <__cxa_finalize@plt+0x1e0c> │ │ │ │ + beq 307c <__cxa_finalize@plt+0x2080> │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ ldr r6, [fp, #4]! │ │ │ │ cmp r2, r7 │ │ │ │ cmpne sl, r7 │ │ │ │ - beq 2d68 <__cxa_finalize@plt+0x1d6c> │ │ │ │ + beq 2fdc <__cxa_finalize@plt+0x1fe0> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 2e94 <__cxa_finalize@plt+0x1e98> │ │ │ │ + beq 3108 <__cxa_finalize@plt+0x210c> │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add ip, r4, r4, lsl #1 │ │ │ │ add ip, r2, ip, lsl #2 │ │ │ │ ldm r3, {r0, r1, r2} │ │ │ │ add r7, r7, #1 │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ ldr r2, [sp, #16] │ │ │ │ cmp r7, r9 │ │ │ │ str r6, [r2, r4, lsl #2] │ │ │ │ add r3, r3, #12 │ │ │ │ add r4, r4, #1 │ │ │ │ - bne 2dbc <__cxa_finalize@plt+0x1dc0> │ │ │ │ + bne 3030 <__cxa_finalize@plt+0x2034> │ │ │ │ add r7, r7, #2 │ │ │ │ add r3, r4, r5 │ │ │ │ cmp r3, r7 │ │ │ │ - bne 2ecc <__cxa_finalize@plt+0x1ed0> │ │ │ │ + bne 3140 <__cxa_finalize@plt+0x2144> │ │ │ │ ldr r9, [sp, #48] @ 0x30 │ │ │ │ ldr r8, [sp, #16] │ │ │ │ ldr r7, [sp, #8] │ │ │ │ ldr r6, [sp, #84] @ 0x54 │ │ │ │ mov r2, r4 │ │ │ │ sub r4, r4, #2 │ │ │ │ mov r3, r9 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ add r4, r4, r4, lsl #1 │ │ │ │ str r6, [sp] │ │ │ │ - bl 26f4 <__cxa_finalize@plt+0x16f8> │ │ │ │ + bl 2968 <__cxa_finalize@plt+0x196c> │ │ │ │ mov r2, r5 │ │ │ │ add r3, r6, r4, lsl #2 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ mov r3, r9 │ │ │ │ - bl 26f4 <__cxa_finalize@plt+0x16f8> │ │ │ │ + bl 2968 <__cxa_finalize@plt+0x196c> │ │ │ │ mov r0, r7 │ │ │ │ bl e34 │ │ │ │ mov r0, r4 │ │ │ │ bl e34 │ │ │ │ mov r0, r8 │ │ │ │ bl e34 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b e34 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add ip, r5, r5, lsl #1 │ │ │ │ add ip, r2, ip, lsl #2 │ │ │ │ - b 2d98 <__cxa_finalize@plt+0x1d9c> │ │ │ │ - ldr r3, [pc, #140] @ 2f38 <__cxa_finalize@plt+0x1f3c> │ │ │ │ - ldr r0, [pc, #140] @ 2f3c <__cxa_finalize@plt+0x1f40> │ │ │ │ + b 300c <__cxa_finalize@plt+0x2010> │ │ │ │ + ldr r3, [pc, #140] @ 31ac <__cxa_finalize@plt+0x21b0> │ │ │ │ + ldr r0, [pc, #140] @ 31b0 <__cxa_finalize@plt+0x21b4> │ │ │ │ ldr r3, [r6, r3] │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - ldr r3, [pc, #108] @ 2f40 <__cxa_finalize@plt+0x1f44> │ │ │ │ - ldr r1, [pc, #108] @ 2f44 <__cxa_finalize@plt+0x1f48> │ │ │ │ - ldr r0, [pc, #108] @ 2f48 <__cxa_finalize@plt+0x1f4c> │ │ │ │ + ldr r3, [pc, #108] @ 31b4 <__cxa_finalize@plt+0x21b8> │ │ │ │ + ldr r1, [pc, #108] @ 31b8 <__cxa_finalize@plt+0x21bc> │ │ │ │ + ldr r0, [pc, #108] @ 31bc <__cxa_finalize@plt+0x21c0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #155 @ 0x9b │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - ldr r3, [pc, #88] @ 2f4c <__cxa_finalize@plt+0x1f50> │ │ │ │ - ldr r1, [pc, #88] @ 2f50 <__cxa_finalize@plt+0x1f54> │ │ │ │ - ldr r0, [pc, #88] @ 2f54 <__cxa_finalize@plt+0x1f58> │ │ │ │ + ldr r3, [pc, #88] @ 31c0 <__cxa_finalize@plt+0x21c4> │ │ │ │ + ldr r1, [pc, #88] @ 31c4 <__cxa_finalize@plt+0x21c8> │ │ │ │ + ldr r0, [pc, #88] @ 31c8 <__cxa_finalize@plt+0x21cc> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #30 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - ldr r3, [pc, #68] @ 2f58 <__cxa_finalize@plt+0x1f5c> │ │ │ │ - ldr r1, [pc, #68] @ 2f5c <__cxa_finalize@plt+0x1f60> │ │ │ │ - ldr r0, [pc, #68] @ 2f60 <__cxa_finalize@plt+0x1f64> │ │ │ │ + ldr r3, [pc, #68] @ 31cc <__cxa_finalize@plt+0x21d0> │ │ │ │ + ldr r1, [pc, #68] @ 31d0 <__cxa_finalize@plt+0x21d4> │ │ │ │ + ldr r0, [pc, #68] @ 31d4 <__cxa_finalize@plt+0x21d8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - andeq sp, r1, r8, lsr #15 │ │ │ │ + andeq sp, r1, r4, lsr r5 │ │ │ │ mrrcvc 4, 7, ip, sl, cr2 │ │ │ │ svccc 0x00f0000a │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - strdeq r5, [r0], -r0 │ │ │ │ - andeq r6, r0, r0, lsl #7 │ │ │ │ - muleq r0, r8, r6 │ │ │ │ - andeq r5, r0, r4, ror #13 │ │ │ │ - andeq r6, r0, r0, ror #6 │ │ │ │ - andeq r5, r0, r8, ror r6 │ │ │ │ - andeq r5, r0, ip, lsl #13 │ │ │ │ - andeq r6, r0, r0, asr #6 │ │ │ │ - andeq r5, r0, r8, asr r6 │ │ │ │ - andeq r5, r0, r4, ror r6 │ │ │ │ + andeq r5, r0, ip, ror r4 │ │ │ │ + andeq r6, r0, ip, lsl #2 │ │ │ │ + andeq r5, r0, r4, lsr #8 │ │ │ │ + andeq r5, r0, r0, ror r4 │ │ │ │ + andeq r6, r0, ip, ror #1 │ │ │ │ + andeq r5, r0, r4, lsl #8 │ │ │ │ + andeq r5, r0, r8, lsl r4 │ │ │ │ + andeq r6, r0, ip, asr #1 │ │ │ │ + andeq r5, r0, r4, ror #7 │ │ │ │ + andeq r5, r0, r0, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ - ldr r8, [pc, #1448] @ 3524 <__cxa_finalize@plt+0x2528> │ │ │ │ + ldr r8, [pc, #1448] @ 3798 <__cxa_finalize@plt+0x279c> │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ cmp r1, #2 │ │ │ │ str r1, [sp, #24] │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ add r8, pc, r8 │ │ │ │ - ble 34c8 <__cxa_finalize@plt+0x24cc> │ │ │ │ + ble 373c <__cxa_finalize@plt+0x2740> │ │ │ │ mov r5, r0 │ │ │ │ mov sl, #0 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #16] │ │ │ │ str r8, [sp, #56] @ 0x38 │ │ │ │ - b 2fb8 <__cxa_finalize@plt+0x1fbc> │ │ │ │ + b 322c <__cxa_finalize@plt+0x2230> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r5, r5, #12 │ │ │ │ cmp sl, r3 │ │ │ │ - beq 32b8 <__cxa_finalize@plt+0x22bc> │ │ │ │ + beq 352c <__cxa_finalize@plt+0x2530> │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov r4, sl │ │ │ │ add sl, sl, #1 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 7364 <__cxa_finalize@plt+0x6368> │ │ │ │ add r0, r4, #2 │ │ │ │ @@ -2125,15 +2282,15 @@ │ │ │ │ mov r0, r9 │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ mov r9, r0 │ │ │ │ bl d80 │ │ │ │ mov r1, #0 │ │ │ │ bl 839c <__cxa_finalize@plt+0x73a0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 2fa8 <__cxa_finalize@plt+0x1fac> │ │ │ │ + beq 321c <__cxa_finalize@plt+0x2220> │ │ │ │ mov r1, fp │ │ │ │ mov r0, fp │ │ │ │ str fp, [sp, #20] │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r4 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ @@ -2149,15 +2306,15 @@ │ │ │ │ mov r0, fp │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ bl d80 │ │ │ │ mov r1, #0 │ │ │ │ mov fp, r0 │ │ │ │ bl 8360 <__cxa_finalize@plt+0x7364> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 34a4 <__cxa_finalize@plt+0x24a8> │ │ │ │ + bne 3718 <__cxa_finalize@plt+0x271c> │ │ │ │ mov r1, fp │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ @@ -2168,15 +2325,15 @@ │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ mov r0, r9 │ │ │ │ bl d80 │ │ │ │ mov r1, #0 │ │ │ │ mov r9, r0 │ │ │ │ bl 8360 <__cxa_finalize@plt+0x7364> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 34b8 <__cxa_finalize@plt+0x24bc> │ │ │ │ + bne 372c <__cxa_finalize@plt+0x2730> │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r9 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r1, r9 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ @@ -2219,26 +2376,26 @@ │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp sl, r3 │ │ │ │ str r0, [sp, #28] │ │ │ │ - bne 2fb8 <__cxa_finalize@plt+0x1fbc> │ │ │ │ + bne 322c <__cxa_finalize@plt+0x2230> │ │ │ │ add r4, sl, sl, lsl #1 │ │ │ │ lsl r4, r4, #2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ ldr r8, [sp, #56] @ 0x38 │ │ │ │ bl f18 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 3514 <__cxa_finalize@plt+0x2518> │ │ │ │ + beq 3788 <__cxa_finalize@plt+0x278c> │ │ │ │ add fp, r3, r4 │ │ │ │ mov r4, r9 │ │ │ │ str sl, [sp, #16] │ │ │ │ str r9, [sp, #12] │ │ │ │ ldr sl, [sp, #48] @ 0x30 │ │ │ │ str r9, [sp, #20] │ │ │ │ str r8, [sp, #48] @ 0x30 │ │ │ │ @@ -2282,15 +2439,15 @@ │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ mov r3, #0 │ │ │ │ cmp fp, r5 │ │ │ │ str r3, [r4, #-4] │ │ │ │ str r0, [r4, #-8] │ │ │ │ - bne 3300 <__cxa_finalize@plt+0x2304> │ │ │ │ + bne 3574 <__cxa_finalize@plt+0x2578> │ │ │ │ ldr sl, [sp, #16] │ │ │ │ ldr r9, [sp, #20] │ │ │ │ ldr r6, [sp, #24] │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ mov r7, #0 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ @@ -2313,98 +2470,98 @@ │ │ │ │ mov r0, fp │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ cmp r7, r6 │ │ │ │ mov r4, r0 │ │ │ │ - bne 33d4 <__cxa_finalize@plt+0x23d8> │ │ │ │ + bne 3648 <__cxa_finalize@plt+0x264c> │ │ │ │ mov r1, #0 │ │ │ │ bl 839c <__cxa_finalize@plt+0x73a0> │ │ │ │ ldr r8, [sp, #12] │ │ │ │ subs r5, r0, #0 │ │ │ │ lsl r0, sl, #2 │ │ │ │ movne r5, #1 │ │ │ │ bl f18 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 34ec <__cxa_finalize@plt+0x24f0> │ │ │ │ + beq 3760 <__cxa_finalize@plt+0x2764> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ sub ip, r4, #4 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [ip, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r3, r2 │ │ │ │ - bne 3460 <__cxa_finalize@plt+0x2464> │ │ │ │ + bne 36d4 <__cxa_finalize@plt+0x26d8> │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r5 │ │ │ │ mov r0, r9 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ - bl 26f4 <__cxa_finalize@plt+0x16f8> │ │ │ │ + bl 2968 <__cxa_finalize@plt+0x196c> │ │ │ │ mov r0, r9 │ │ │ │ bl e34 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b e34 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - b 31d0 <__cxa_finalize@plt+0x21d4> │ │ │ │ + b 3444 <__cxa_finalize@plt+0x2448> │ │ │ │ mov r6, #0 │ │ │ │ mov r7, r6 │ │ │ │ mov r8, r6 │ │ │ │ - b 321c <__cxa_finalize@plt+0x2220> │ │ │ │ - ldr r3, [pc, #88] @ 3528 <__cxa_finalize@plt+0x252c> │ │ │ │ - ldr r1, [pc, #88] @ 352c <__cxa_finalize@plt+0x2530> │ │ │ │ - ldr r0, [pc, #88] @ 3530 <__cxa_finalize@plt+0x2534> │ │ │ │ + b 3490 <__cxa_finalize@plt+0x2494> │ │ │ │ + ldr r3, [pc, #88] @ 379c <__cxa_finalize@plt+0x27a0> │ │ │ │ + ldr r1, [pc, #88] @ 37a0 <__cxa_finalize@plt+0x27a4> │ │ │ │ + ldr r0, [pc, #88] @ 37a4 <__cxa_finalize@plt+0x27a8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, r3, #24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - ldr r0, [pc, #64] @ 3534 <__cxa_finalize@plt+0x2538> │ │ │ │ - ldr r3, [pc, #64] @ 3538 <__cxa_finalize@plt+0x253c> │ │ │ │ + ldr r0, [pc, #64] @ 37a8 <__cxa_finalize@plt+0x27ac> │ │ │ │ + ldr r3, [pc, #64] @ 37ac <__cxa_finalize@plt+0x27b0> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r8, r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - ldr r0, [pc, #32] @ 353c <__cxa_finalize@plt+0x2540> │ │ │ │ - ldr r3, [pc, #24] @ 3538 <__cxa_finalize@plt+0x253c> │ │ │ │ + ldr r0, [pc, #32] @ 37b0 <__cxa_finalize@plt+0x27b4> │ │ │ │ + ldr r3, [pc, #24] @ 37ac <__cxa_finalize@plt+0x27b0> │ │ │ │ add r0, pc, r0 │ │ │ │ - b 34f8 <__cxa_finalize@plt+0x24fc> │ │ │ │ - andeq ip, r1, r4, asr #30 │ │ │ │ - andeq r5, r0, r4, lsl #27 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - strheq r5, [r0], -r0 │ │ │ │ - andeq r5, r0, ip, lsr #1 │ │ │ │ + b 376c <__cxa_finalize@plt+0x2770> │ │ │ │ + ldrdeq ip, [r1], -r0 │ │ │ │ + andeq r5, r0, r0, lsl fp │ │ │ │ + andeq r4, r0, r8, lsr #28 │ │ │ │ + andeq r4, r0, ip, lsr lr │ │ │ │ + andeq r4, r0, r8, lsr lr │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r5, r0, r4, lsl #1 │ │ │ │ + andeq r4, r0, r0, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0] │ │ │ │ sub sp, sp, #12 │ │ │ │ - ldr sl, [pc, #308] @ 3694 <__cxa_finalize@plt+0x2698> │ │ │ │ + ldr sl, [pc, #308] @ 3908 <__cxa_finalize@plt+0x290c> │ │ │ │ ldrb ip, [sp, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ str ip, [sp] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r2 │ │ │ │ add sl, pc, sl │ │ │ │ - beq 368c <__cxa_finalize@plt+0x2690> │ │ │ │ + beq 3900 <__cxa_finalize@plt+0x2904> │ │ │ │ ldr fp, [r0, #8] │ │ │ │ add r7, r7, r7, lsl #1 │ │ │ │ add r7, fp, r7, lsl #2 │ │ │ │ mov r5, #0 │ │ │ │ ldr r1, [fp] │ │ │ │ ldr r6, [fp, #8] │ │ │ │ mov r0, r1 │ │ │ │ @@ -2421,30 +2578,30 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r4, r0 │ │ │ │ bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ cmp r0, #0 │ │ │ │ moveq r4, r5 │ │ │ │ cmp r7, fp │ │ │ │ mov r5, r4 │ │ │ │ - bne 358c <__cxa_finalize@plt+0x2590> │ │ │ │ - ldr r3, [pc, #176] @ 3698 <__cxa_finalize@plt+0x269c> │ │ │ │ + bne 3800 <__cxa_finalize@plt+0x2804> │ │ │ │ + ldr r3, [pc, #176] @ 390c <__cxa_finalize@plt+0x2910> │ │ │ │ ldr r6, [sl, r3] │ │ │ │ ldr r0, [r6] │ │ │ │ bl fa8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r6] │ │ │ │ bl f90 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r9, r4 │ │ │ │ cmp r8, #0 │ │ │ │ moveq r8, r0 │ │ │ │ cmp r3, #0 │ │ │ │ movne r3, #1065353216 @ 0x3f800000 │ │ │ │ - bne 3660 <__cxa_finalize@plt+0x2664> │ │ │ │ + bne 38d4 <__cxa_finalize@plt+0x28d8> │ │ │ │ mov r0, r8 │ │ │ │ bl 7f24 <__cxa_finalize@plt+0x6f28> │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r9 │ │ │ │ bl 7f24 <__cxa_finalize@plt+0x6f28> │ │ │ │ ldr r1, [sp, #4] │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ @@ -2453,177 +2610,177 @@ │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r1, r5 │ │ │ │ mov r4, r0 │ │ │ │ bl 839c <__cxa_finalize@plt+0x73a0> │ │ │ │ cmp r0, #0 │ │ │ │ movne r3, #1065353216 @ 0x3f800000 │ │ │ │ movne r5, r4 │ │ │ │ - beq 3678 <__cxa_finalize@plt+0x267c> │ │ │ │ + beq 38ec <__cxa_finalize@plt+0x28f0> │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6108 <__cxa_finalize@plt+0x510c> │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r3, r0 │ │ │ │ - b 3660 <__cxa_finalize@plt+0x2664> │ │ │ │ + b 38d4 <__cxa_finalize@plt+0x28d8> │ │ │ │ mov r5, #0 │ │ │ │ - b 35e0 <__cxa_finalize@plt+0x25e4> │ │ │ │ - andeq ip, r1, r8, asr r9 │ │ │ │ + b 3854 <__cxa_finalize@plt+0x2858> │ │ │ │ + andeq ip, r1, r4, ror #13 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, r0 │ │ │ │ - ldr r0, [pc, #400] @ 3848 <__cxa_finalize@plt+0x284c> │ │ │ │ + ldr r0, [pc, #400] @ 3abc <__cxa_finalize@plt+0x2ac0> │ │ │ │ add r0, pc, r0 │ │ │ │ bl eb8 │ │ │ │ - ldr r2, [pc, #392] @ 384c <__cxa_finalize@plt+0x2850> │ │ │ │ - ldr r1, [pc, #392] @ 3850 <__cxa_finalize@plt+0x2854> │ │ │ │ - ldr r0, [pc, #392] @ 3854 <__cxa_finalize@plt+0x2858> │ │ │ │ + ldr r2, [pc, #392] @ 3ac0 <__cxa_finalize@plt+0x2ac4> │ │ │ │ + ldr r1, [pc, #392] @ 3ac4 <__cxa_finalize@plt+0x2ac8> │ │ │ │ + ldr r0, [pc, #392] @ 3ac8 <__cxa_finalize@plt+0x2acc> │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl eb8 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ - ldr r0, [pc, #368] @ 3858 <__cxa_finalize@plt+0x285c> │ │ │ │ + ldr r0, [pc, #368] @ 3acc <__cxa_finalize@plt+0x2ad0> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #360] @ 385c <__cxa_finalize@plt+0x2860> │ │ │ │ + ldr r0, [pc, #360] @ 3ad0 <__cxa_finalize@plt+0x2ad4> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #352] @ 3860 <__cxa_finalize@plt+0x2864> │ │ │ │ + ldr r0, [pc, #352] @ 3ad4 <__cxa_finalize@plt+0x2ad8> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #344] @ 3864 <__cxa_finalize@plt+0x2868> │ │ │ │ + ldr r0, [pc, #344] @ 3ad8 <__cxa_finalize@plt+0x2adc> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #336] @ 3868 <__cxa_finalize@plt+0x286c> │ │ │ │ + ldr r0, [pc, #336] @ 3adc <__cxa_finalize@plt+0x2ae0> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #328] @ 386c <__cxa_finalize@plt+0x2870> │ │ │ │ + ldr r0, [pc, #328] @ 3ae0 <__cxa_finalize@plt+0x2ae4> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #320] @ 3870 <__cxa_finalize@plt+0x2874> │ │ │ │ + ldr r0, [pc, #320] @ 3ae4 <__cxa_finalize@plt+0x2ae8> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #312] @ 3874 <__cxa_finalize@plt+0x2878> │ │ │ │ + ldr r0, [pc, #312] @ 3ae8 <__cxa_finalize@plt+0x2aec> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #304] @ 3878 <__cxa_finalize@plt+0x287c> │ │ │ │ + ldr r0, [pc, #304] @ 3aec <__cxa_finalize@plt+0x2af0> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #296] @ 387c <__cxa_finalize@plt+0x2880> │ │ │ │ + ldr r0, [pc, #296] @ 3af0 <__cxa_finalize@plt+0x2af4> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #288] @ 3880 <__cxa_finalize@plt+0x2884> │ │ │ │ + ldr r0, [pc, #288] @ 3af4 <__cxa_finalize@plt+0x2af8> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #280] @ 3884 <__cxa_finalize@plt+0x2888> │ │ │ │ + ldr r0, [pc, #280] @ 3af8 <__cxa_finalize@plt+0x2afc> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #272] @ 3888 <__cxa_finalize@plt+0x288c> │ │ │ │ + ldr r0, [pc, #272] @ 3afc <__cxa_finalize@plt+0x2b00> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #264] @ 388c <__cxa_finalize@plt+0x2890> │ │ │ │ + ldr r0, [pc, #264] @ 3b00 <__cxa_finalize@plt+0x2b04> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #256] @ 3890 <__cxa_finalize@plt+0x2894> │ │ │ │ + ldr r0, [pc, #256] @ 3b04 <__cxa_finalize@plt+0x2b08> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #248] @ 3894 <__cxa_finalize@plt+0x2898> │ │ │ │ + ldr r0, [pc, #248] @ 3b08 <__cxa_finalize@plt+0x2b0c> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #240] @ 3898 <__cxa_finalize@plt+0x289c> │ │ │ │ + ldr r0, [pc, #240] @ 3b0c <__cxa_finalize@plt+0x2b10> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ - ldr r0, [pc, #224] @ 389c <__cxa_finalize@plt+0x28a0> │ │ │ │ + ldr r0, [pc, #224] @ 3b10 <__cxa_finalize@plt+0x2b14> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #216] @ 38a0 <__cxa_finalize@plt+0x28a4> │ │ │ │ + ldr r0, [pc, #216] @ 3b14 <__cxa_finalize@plt+0x2b18> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ - ldr r0, [pc, #200] @ 38a4 <__cxa_finalize@plt+0x28a8> │ │ │ │ + ldr r0, [pc, #200] @ 3b18 <__cxa_finalize@plt+0x2b1c> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #192] @ 38a8 <__cxa_finalize@plt+0x28ac> │ │ │ │ + ldr r0, [pc, #192] @ 3b1c <__cxa_finalize@plt+0x2b20> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ - ldr r0, [pc, #176] @ 38ac <__cxa_finalize@plt+0x28b0> │ │ │ │ + ldr r0, [pc, #176] @ 3b20 <__cxa_finalize@plt+0x2b24> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #168] @ 38b0 <__cxa_finalize@plt+0x28b4> │ │ │ │ + ldr r0, [pc, #168] @ 3b24 <__cxa_finalize@plt+0x2b28> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #160] @ 38b4 <__cxa_finalize@plt+0x28b8> │ │ │ │ + ldr r0, [pc, #160] @ 3b28 <__cxa_finalize@plt+0x2b2c> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ - ldr r0, [pc, #152] @ 38b8 <__cxa_finalize@plt+0x28bc> │ │ │ │ + ldr r0, [pc, #152] @ 3b2c <__cxa_finalize@plt+0x2b30> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ - ldr r0, [pc, #136] @ 38bc <__cxa_finalize@plt+0x28c0> │ │ │ │ + ldr r0, [pc, #136] @ 3b30 <__cxa_finalize@plt+0x2b34> │ │ │ │ add r0, pc, r0 │ │ │ │ bl f54 │ │ │ │ mov r0, #10 │ │ │ │ bl db0 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ + @ instruction: 0x00004cb0 │ │ │ │ + andeq r4, r0, r0, asr #25 │ │ │ │ + andeq r4, r0, ip, ror #25 │ │ │ │ + strdeq r4, [r0], -r8 │ │ │ │ + strdeq r4, [r0], -r0 │ │ │ │ + andeq r4, r0, r4, lsl sp │ │ │ │ + andeq r4, r0, r8, lsr sp │ │ │ │ + andeq r4, r0, ip, ror #26 │ │ │ │ + andeq r4, r0, r8, lsl #27 │ │ │ │ + andeq r4, r0, r8, asr #27 │ │ │ │ + ldrdeq r4, [r0], -ip │ │ │ │ + andeq r4, r0, ip, lsl lr │ │ │ │ + andeq r4, r0, r4, lsr lr │ │ │ │ + andeq r4, r0, r8, ror lr │ │ │ │ + muleq r0, ip, lr │ │ │ │ + ldrdeq r4, [r0], -r4 @ │ │ │ │ + andeq r4, r0, r4, lsl #30 │ │ │ │ andeq r4, r0, r4, lsr #30 │ │ │ │ - andeq r4, r0, r4, lsr pc │ │ │ │ - andeq r4, r0, r0, ror #30 │ │ │ │ + andeq r4, r0, r8, asr #30 │ │ │ │ + andeq r4, r0, r4, asr pc │ │ │ │ andeq r4, r0, ip, ror #30 │ │ │ │ - andeq r4, r0, r4, ror #30 │ │ │ │ - andeq r4, r0, r8, lsl #31 │ │ │ │ - andeq r4, r0, ip, lsr #31 │ │ │ │ - andeq r4, r0, r0, ror #31 │ │ │ │ - strdeq r4, [r0], -ip │ │ │ │ - andeq r5, r0, ip, lsr r0 │ │ │ │ - andeq r5, r0, r0, asr r0 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - andeq r5, r0, r8, lsr #1 │ │ │ │ - andeq r5, r0, ip, ror #1 │ │ │ │ - andeq r5, r0, r0, lsl r1 │ │ │ │ - andeq r5, r0, r8, asr #2 │ │ │ │ - andeq r5, r0, r8, ror r1 │ │ │ │ - muleq r0, r8, r1 │ │ │ │ - @ instruction: 0x000051bc │ │ │ │ - andeq r5, r0, r8, asr #3 │ │ │ │ - andeq r5, r0, r0, ror #3 │ │ │ │ - andeq r5, r0, r4, lsl #4 │ │ │ │ - andeq r5, r0, r4, lsr #4 │ │ │ │ - andeq r5, r0, r8, asr r2 │ │ │ │ - muleq r0, r8, r2 │ │ │ │ - @ instruction: 0x000052bc │ │ │ │ - andeq r5, r0, r0, ror #5 │ │ │ │ - andeq r5, r0, r8, lsl #6 │ │ │ │ - andeq r5, r0, r0, lsr r3 │ │ │ │ - andeq r5, r0, ip, asr #6 │ │ │ │ + muleq r0, r0, pc @ │ │ │ │ + @ instruction: 0x00004fb0 │ │ │ │ + andeq r4, r0, r4, ror #31 │ │ │ │ + andeq r5, r0, r4, lsr #32 │ │ │ │ + andeq r5, r0, r8, asr #32 │ │ │ │ + andeq r5, r0, ip, rrx │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + strheq r5, [r0], -ip │ │ │ │ + ldrdeq r5, [r0], -r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3704] @ 0xe78 │ │ │ │ mov ip, r0 │ │ │ │ mov r0, r2 │ │ │ │ - ldr r2, [pc, #2640] @ 4330 <__cxa_finalize@plt+0x3334> │ │ │ │ + ldr r2, [pc, #2640] @ 45a4 <__cxa_finalize@plt+0x35a8> │ │ │ │ sub sp, sp, #356 @ 0x164 │ │ │ │ mov r4, r3 │ │ │ │ - ldr r3, [pc, #2632] @ 4334 <__cxa_finalize@plt+0x3338> │ │ │ │ + ldr r3, [pc, #2632] @ 45a8 <__cxa_finalize@plt+0x35ac> │ │ │ │ ldrb r5, [sp, #396] @ 0x18c │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp, #108] @ 0x6c │ │ │ │ str r5, [sp, #156] @ 0x9c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r6, [sp, #400] @ 0x190 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -2645,35 +2802,35 @@ │ │ │ │ str r0, [sp, #140] @ 0x8c │ │ │ │ mov r0, r4 │ │ │ │ bl e70 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ add r0, r4, #-2147483648 @ 0x80000000 │ │ │ │ bl f78 │ │ │ │ cmp r5, #0 │ │ │ │ - ldreq r5, [pc, #2516] @ 4338 <__cxa_finalize@plt+0x333c> │ │ │ │ - ldrne r5, [pc, #2516] @ 433c <__cxa_finalize@plt+0x3340> │ │ │ │ + ldreq r5, [pc, #2516] @ 45ac <__cxa_finalize@plt+0x35b0> │ │ │ │ + ldrne r5, [pc, #2516] @ 45b0 <__cxa_finalize@plt+0x35b4> │ │ │ │ moveq r4, #0 │ │ │ │ mov r1, r5 │ │ │ │ movne r4, #-1090519040 @ 0xbf000000 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ moveq r0, #1065353216 @ 0x3f800000 │ │ │ │ movne r0, #1061158912 @ 0x3f400000 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r1, r5 │ │ │ │ str r0, [sp, #144] @ 0x90 │ │ │ │ - ldr r0, [pc, #2480] @ 4340 <__cxa_finalize@plt+0x3344> │ │ │ │ + ldr r0, [pc, #2480] @ 45b4 <__cxa_finalize@plt+0x35b8> │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r1, r5 │ │ │ │ str r0, [sp, #148] @ 0x94 │ │ │ │ mov r0, r4 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ ldr r3, [r8, #12] │ │ │ │ cmp r3, #0 │ │ │ │ str r0, [sp, #152] @ 0x98 │ │ │ │ - beq 4300 <__cxa_finalize@plt+0x3304> │ │ │ │ + beq 4574 <__cxa_finalize@plt+0x3578> │ │ │ │ ldr r0, [sp, #392] @ 0x188 │ │ │ │ bl 7688 <__cxa_finalize@plt+0x668c> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ add r3, sp, #184 @ 0xb8 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ add r3, sp, #196 @ 0xc4 │ │ │ │ @@ -2687,23 +2844,23 @@ │ │ │ │ add r3, sp, #292 @ 0x124 │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ add r3, sp, #244 @ 0xf4 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ add r3, sp, #256 @ 0x100 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ - ldr r7, [pc, #2360] @ 4344 <__cxa_finalize@plt+0x3348> │ │ │ │ + ldr r7, [pc, #2360] @ 45b8 <__cxa_finalize@plt+0x35bc> │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ mov r6, #0 │ │ │ │ mov r9, r8 │ │ │ │ str r3, [sp, #172] @ 0xac │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ - b 3d78 <__cxa_finalize@plt+0x2d7c> │ │ │ │ + b 3fec <__cxa_finalize@plt+0x2ff0> │ │ │ │ ldr lr, [sp, #96] @ 0x60 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp, #344] @ 0x158 │ │ │ │ ldm lr, {r0, r1, r2} │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add r4, sp, #308 @ 0x134 │ │ │ │ stm r4, {r0, r1, r2} │ │ │ │ @@ -2907,15 +3064,15 @@ │ │ │ │ bl 62e4 <__cxa_finalize@plt+0x52e8> │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [r9, #12] │ │ │ │ cmp r3, r2 │ │ │ │ - bls 4300 <__cxa_finalize@plt+0x3304> │ │ │ │ + bls 4574 <__cxa_finalize@plt+0x3578> │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ ldr r1, [r9, #20] │ │ │ │ ldr ip, [r9, #8] │ │ │ │ ldr r2, [r1, r0, lsl #4] │ │ │ │ add r1, r1, r0, lsl #4 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ @@ -3243,15 +3400,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r7 │ │ │ │ bl 7390 <__cxa_finalize@plt+0x6394> │ │ │ │ bl 7ce0 <__cxa_finalize@plt+0x6ce4> │ │ │ │ ldr r1, [sp, #156] @ 0x9c │ │ │ │ cmp r1, #0 │ │ │ │ str r0, [sp, #300] @ 0x12c │ │ │ │ - bne 3a28 <__cxa_finalize@plt+0x2a2c> │ │ │ │ + bne 3c9c <__cxa_finalize@plt+0x2ca0> │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ ldr r0, [sp, #172] @ 0xac │ │ │ │ bl 5f54 <__cxa_finalize@plt+0x4f58> │ │ │ │ ldr r0, [sp, #232] @ 0xe8 │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ add r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ @@ -3261,40 +3418,40 @@ │ │ │ │ add r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ - b 3c90 <__cxa_finalize@plt+0x2c94> │ │ │ │ - ldr r2, [pc, #64] @ 4348 <__cxa_finalize@plt+0x334c> │ │ │ │ - ldr r3, [pc, #40] @ 4334 <__cxa_finalize@plt+0x3338> │ │ │ │ + b 3f04 <__cxa_finalize@plt+0x2f08> │ │ │ │ + ldr r2, [pc, #64] @ 45bc <__cxa_finalize@plt+0x35c0> │ │ │ │ + ldr r3, [pc, #40] @ 45a8 <__cxa_finalize@plt+0x35ac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #348] @ 0x15c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 432c <__cxa_finalize@plt+0x3330> │ │ │ │ + bne 45a0 <__cxa_finalize@plt+0x35a4> │ │ │ │ add sp, sp, #356 @ 0x164 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ - andeq ip, r1, r0, ror #11 │ │ │ │ + andeq ip, r1, ip, ror #6 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ svccc 0x00b504f3 │ │ │ │ svccc 0x00ac5345 │ │ │ │ svclt 0x00800000 │ │ │ │ svccc 0x00e00000 │ │ │ │ - andeq fp, r1, r4, asr #23 │ │ │ │ + andeq fp, r1, r0, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr r2, [pc, #176] @ 4414 <__cxa_finalize@plt+0x3418> │ │ │ │ - ldr r3, [pc, #176] @ 4418 <__cxa_finalize@plt+0x341c> │ │ │ │ + ldr r2, [pc, #176] @ 4688 <__cxa_finalize@plt+0x368c> │ │ │ │ + ldr r3, [pc, #176] @ 468c <__cxa_finalize@plt+0x3690> │ │ │ │ add r2, pc, r2 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, sp │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -3319,29 +3476,29 @@ │ │ │ │ sbc lr, lr, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ adds r0, r0, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ adc r1, r1, lr │ │ │ │ adds r0, r0, r3 │ │ │ │ adc r1, r1, r2 │ │ │ │ - ldr r2, [pc, #48] @ 441c <__cxa_finalize@plt+0x3420> │ │ │ │ - ldr r3, [pc, #40] @ 4418 <__cxa_finalize@plt+0x341c> │ │ │ │ + ldr r2, [pc, #48] @ 4690 <__cxa_finalize@plt+0x3694> │ │ │ │ + ldr r3, [pc, #40] @ 468c <__cxa_finalize@plt+0x3690> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4410 <__cxa_finalize@plt+0x3414> │ │ │ │ + bne 4684 <__cxa_finalize@plt+0x3688> │ │ │ │ add sp, sp, #28 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ - andeq fp, r1, r8, ror #22 │ │ │ │ + strdeq fp, [r1], -r4 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq fp, r1, r0, ror #21 │ │ │ │ + andeq fp, r1, ip, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -3363,132 +3520,132 @@ │ │ │ │ cmp r6, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ bl e94 <__ctype_tolower_loc@plt> │ │ │ │ cmp r5, r7 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r3, [r3, r6, lsl #2] │ │ │ │ strb r3, [r4, #1]! │ │ │ │ - bne 4474 <__cxa_finalize@plt+0x3478> │ │ │ │ + bne 46e8 <__cxa_finalize@plt+0x36ec> │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r3, [r1] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r0, [r0] │ │ │ │ - beq 4524 <__cxa_finalize@plt+0x3528> │ │ │ │ + beq 4798 <__cxa_finalize@plt+0x379c> │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov ip, r0 │ │ │ │ ldrb r3, [ip], #1 │ │ │ │ mov r2, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4508 <__cxa_finalize@plt+0x350c> │ │ │ │ + beq 477c <__cxa_finalize@plt+0x3780> │ │ │ │ ldrb lr, [r1, r2] │ │ │ │ cmp lr, r3 │ │ │ │ - bne 44cc <__cxa_finalize@plt+0x34d0> │ │ │ │ + bne 4740 <__cxa_finalize@plt+0x3744> │ │ │ │ add r3, r2, #1 │ │ │ │ ldrb lr, [r1, r3] │ │ │ │ cmp lr, #0 │ │ │ │ - beq 4510 <__cxa_finalize@plt+0x3514> │ │ │ │ + beq 4784 <__cxa_finalize@plt+0x3788> │ │ │ │ mov r2, r3 │ │ │ │ ldrb r3, [ip], #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44dc <__cxa_finalize@plt+0x34e0> │ │ │ │ + bne 4750 <__cxa_finalize@plt+0x3754> │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov r3, ip │ │ │ │ mvn r2, r2 │ │ │ │ strb lr, [ip, r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r3, [pc, #24] @ 4544 <__cxa_finalize@plt+0x3548> │ │ │ │ - ldr r1, [pc, #24] @ 4548 <__cxa_finalize@plt+0x354c> │ │ │ │ - ldr r0, [pc, #24] @ 454c <__cxa_finalize@plt+0x3550> │ │ │ │ + ldr r3, [pc, #24] @ 47b8 <__cxa_finalize@plt+0x37bc> │ │ │ │ + ldr r1, [pc, #24] @ 47bc <__cxa_finalize@plt+0x37c0> │ │ │ │ + ldr r0, [pc, #24] @ 47c0 <__cxa_finalize@plt+0x37c4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #249 @ 0xf9 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - andeq r4, r0, r0, asr sp │ │ │ │ - andeq r4, r0, r8, lsl #20 │ │ │ │ - andeq r4, r0, r0, lsl sl │ │ │ │ + ldrdeq r4, [r0], -ip │ │ │ │ + muleq r0, r4, r7 │ │ │ │ + muleq r0, ip, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ bl f18 │ │ │ │ mov r6, #1 │ │ │ │ - ldr r5, [pc, #172] @ 4620 <__cxa_finalize@plt+0x3624> │ │ │ │ + ldr r5, [pc, #172] @ 4894 <__cxa_finalize@plt+0x3898> │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #16 │ │ │ │ str r6, [r4, #16] │ │ │ │ bl f18 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ - beq 45d8 <__cxa_finalize@plt+0x35dc> │ │ │ │ + beq 484c <__cxa_finalize@plt+0x3850> │ │ │ │ mov r7, #0 │ │ │ │ mov r0, #12 │ │ │ │ str r7, [r4, #12] │ │ │ │ str r6, [r4, #4] │ │ │ │ bl f18 │ │ │ │ cmp r0, r7 │ │ │ │ str r0, [r4, #8] │ │ │ │ - beq 4610 <__cxa_finalize@plt+0x3614> │ │ │ │ + beq 4884 <__cxa_finalize@plt+0x3888> │ │ │ │ mov r0, #268 @ 0x10c │ │ │ │ str r7, [r4] │ │ │ │ str r6, [r4, #28] │ │ │ │ bl f18 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #32] │ │ │ │ - beq 4600 <__cxa_finalize@plt+0x3604> │ │ │ │ + beq 4874 <__cxa_finalize@plt+0x3878> │ │ │ │ mov r0, r4 │ │ │ │ str r7, [r4, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r0, [pc, #68] @ 4624 <__cxa_finalize@plt+0x3628> │ │ │ │ - ldr r3, [pc, #68] @ 4628 <__cxa_finalize@plt+0x362c> │ │ │ │ + ldr r0, [pc, #68] @ 4898 <__cxa_finalize@plt+0x389c> │ │ │ │ + ldr r3, [pc, #68] @ 489c <__cxa_finalize@plt+0x38a0> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r1, r6 │ │ │ │ bl ef4 │ │ │ │ mov r0, r6 │ │ │ │ bl fe4 │ │ │ │ - ldr r0, [pc, #36] @ 462c <__cxa_finalize@plt+0x3630> │ │ │ │ - ldr r3, [pc, #28] @ 4628 <__cxa_finalize@plt+0x362c> │ │ │ │ + ldr r0, [pc, #36] @ 48a0 <__cxa_finalize@plt+0x38a4> │ │ │ │ + ldr r3, [pc, #28] @ 489c <__cxa_finalize@plt+0x38a0> │ │ │ │ add r0, pc, r0 │ │ │ │ - b 45e4 <__cxa_finalize@plt+0x35e8> │ │ │ │ - ldr r0, [pc, #24] @ 4630 <__cxa_finalize@plt+0x3634> │ │ │ │ - ldr r3, [pc, #12] @ 4628 <__cxa_finalize@plt+0x362c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - b 45e4 <__cxa_finalize@plt+0x35e8> │ │ │ │ - andeq fp, r1, ip, asr r9 │ │ │ │ - andeq r3, r0, r0, asr #31 │ │ │ │ + b 4858 <__cxa_finalize@plt+0x385c> │ │ │ │ + ldr r0, [pc, #24] @ 48a4 <__cxa_finalize@plt+0x38a8> │ │ │ │ + ldr r3, [pc, #12] @ 489c <__cxa_finalize@plt+0x38a0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + b 4858 <__cxa_finalize@plt+0x385c> │ │ │ │ + andeq fp, r1, r8, ror #13 │ │ │ │ + andeq r3, r0, ip, asr #26 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - muleq r0, r8, pc @ │ │ │ │ - andeq r3, r0, r8, lsl #31 │ │ │ │ + andeq r3, r0, r4, lsr #26 │ │ │ │ + andeq r3, r0, r4, lsl sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #16 │ │ │ │ add r5, sp, #4 │ │ │ │ stm r5, {r1, r2, r3} │ │ │ │ ldm r0, {r1, r3} │ │ │ │ - ldr r6, [pc, #124] @ 46d8 <__cxa_finalize@plt+0x36dc> │ │ │ │ + ldr r6, [pc, #124] @ 494c <__cxa_finalize@plt+0x3950> │ │ │ │ cmp r1, r3 │ │ │ │ mov r4, r0 │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ - beq 468c <__cxa_finalize@plt+0x3690> │ │ │ │ + beq 4900 <__cxa_finalize@plt+0x3904> │ │ │ │ add r3, r1, r1, lsl #1 │ │ │ │ add ip, r0, r3, lsl #2 │ │ │ │ add r3, r1, #1 │ │ │ │ ldm r5, {r0, r1, r2} │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ str r3, [r4] │ │ │ │ add sp, sp, #16 │ │ │ │ @@ -3497,43 +3654,43 @@ │ │ │ │ add r1, r3, r1 │ │ │ │ lsl r1, r1, #3 │ │ │ │ str r3, [r4, #4] │ │ │ │ bl fb4 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #8] │ │ │ │ ldrne r1, [r4] │ │ │ │ - bne 466c <__cxa_finalize@plt+0x3670> │ │ │ │ - ldr r3, [pc, #36] @ 46dc <__cxa_finalize@plt+0x36e0> │ │ │ │ - ldr r0, [pc, #36] @ 46e0 <__cxa_finalize@plt+0x36e4> │ │ │ │ + bne 48e0 <__cxa_finalize@plt+0x38e4> │ │ │ │ + ldr r3, [pc, #36] @ 4950 <__cxa_finalize@plt+0x3954> │ │ │ │ + ldr r0, [pc, #36] @ 4954 <__cxa_finalize@plt+0x3958> │ │ │ │ ldr r3, [r6, r3] │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - andeq fp, r1, ip, ror #16 │ │ │ │ + strdeq fp, [r1], -r8 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r3, r0, r4, ror #29 │ │ │ │ + andeq r3, r0, r0, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr lr, [r0, #12] │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ - ldr r8, [pc, #132] @ 478c <__cxa_finalize@plt+0x3790> │ │ │ │ + ldr r8, [pc, #132] @ 4a00 <__cxa_finalize@plt+0x3a04> │ │ │ │ cmp lr, r3 │ │ │ │ mov r4, r0 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r2 │ │ │ │ - beq 4744 <__cxa_finalize@plt+0x3748> │ │ │ │ + beq 49b8 <__cxa_finalize@plt+0x39bc> │ │ │ │ str r7, [r0, lr, lsl #4] │ │ │ │ add ip, r0, lr, lsl #4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add lr, lr, #1 │ │ │ │ str r6, [ip, #4] │ │ │ │ str r5, [ip, #8] │ │ │ │ str r3, [ip, #12] │ │ │ │ @@ -3542,146 +3699,146 @@ │ │ │ │ lsl r3, lr, #1 │ │ │ │ lsl r1, lr, #5 │ │ │ │ str r3, [r4, #16] │ │ │ │ bl fb4 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ ldrne lr, [r4, #12] │ │ │ │ - bne 4720 <__cxa_finalize@plt+0x3724> │ │ │ │ - ldr r3, [pc, #36] @ 4790 <__cxa_finalize@plt+0x3794> │ │ │ │ - ldr r0, [pc, #36] @ 4794 <__cxa_finalize@plt+0x3798> │ │ │ │ + bne 4994 <__cxa_finalize@plt+0x3998> │ │ │ │ + ldr r3, [pc, #36] @ 4a04 <__cxa_finalize@plt+0x3a08> │ │ │ │ + ldr r0, [pc, #36] @ 4a08 <__cxa_finalize@plt+0x3a0c> │ │ │ │ ldr r3, [r8, r3] │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - andeq fp, r1, r0, asr #15 │ │ │ │ + andeq fp, r1, ip, asr #10 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r3, r0, r0, lsr lr │ │ │ │ + @ instruction: 0x00003bbc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ - ldr fp, [pc, #132] @ 4838 <__cxa_finalize@plt+0x383c> │ │ │ │ + ldr fp, [pc, #132] @ 4aac <__cxa_finalize@plt+0x3ab0> │ │ │ │ cmp r3, #0 │ │ │ │ add fp, pc, fp │ │ │ │ popeq {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr sl, [pc, #120] @ 483c <__cxa_finalize@plt+0x3840> │ │ │ │ + ldr sl, [pc, #120] @ 4ab0 <__cxa_finalize@plt+0x3ab4> │ │ │ │ mov r8, #0 │ │ │ │ ldr r1, [r0, #20] │ │ │ │ mov r6, r0 │ │ │ │ add sl, pc, sl │ │ │ │ mov r9, r8 │ │ │ │ lsl r7, r8, #4 │ │ │ │ mov r4, #0 │ │ │ │ add r3, r1, r4, lsl #2 │ │ │ │ ldr r2, [r3, r7] │ │ │ │ ldr r3, [r6] │ │ │ │ lsl r5, r4, #2 │ │ │ │ cmp r2, r3 │ │ │ │ - bcs 4814 <__cxa_finalize@plt+0x3818> │ │ │ │ + bcs 4a88 <__cxa_finalize@plt+0x3a8c> │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r4, #3 │ │ │ │ - bne 47dc <__cxa_finalize@plt+0x37e0> │ │ │ │ + bne 4a50 <__cxa_finalize@plt+0x3a54> │ │ │ │ ldr r3, [r6, #12] │ │ │ │ add r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ - bhi 47d4 <__cxa_finalize@plt+0x37d8> │ │ │ │ + bhi 4a48 <__cxa_finalize@plt+0x3a4c> │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r3, [pc, #36] @ 4840 <__cxa_finalize@plt+0x3844> │ │ │ │ + ldr r3, [pc, #36] @ 4ab4 <__cxa_finalize@plt+0x3ab8> │ │ │ │ mov r1, sl │ │ │ │ ldr r3, [fp, r3] │ │ │ │ ldr r0, [r3] │ │ │ │ bl f0c │ │ │ │ ldr r1, [r6, #20] │ │ │ │ add r5, r1, r5 │ │ │ │ str r9, [r5, r7] │ │ │ │ - b 47f4 <__cxa_finalize@plt+0x37f8> │ │ │ │ - andeq fp, r1, r8, lsl r7 │ │ │ │ - andeq r4, r0, ip, lsl #15 │ │ │ │ + b 4a68 <__cxa_finalize@plt+0x3a6c> │ │ │ │ + andeq fp, r1, r4, lsr #9 │ │ │ │ + andeq r4, r0, r8, lsl r5 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r2, [pc, #176] @ 490c <__cxa_finalize@plt+0x3910> │ │ │ │ - ldr r3, [pc, #176] @ 4910 <__cxa_finalize@plt+0x3914> │ │ │ │ + ldr r2, [pc, #176] @ 4b80 <__cxa_finalize@plt+0x3b84> │ │ │ │ + ldr r3, [pc, #176] @ 4b84 <__cxa_finalize@plt+0x3b88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r5, [pc, #172] @ 4914 <__cxa_finalize@plt+0x3918> │ │ │ │ + ldr r5, [pc, #172] @ 4b88 <__cxa_finalize@plt+0x3b8c> │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #8 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #0 │ │ │ │ - b 4894 <__cxa_finalize@plt+0x3898> │ │ │ │ + b 4b08 <__cxa_finalize@plt+0x3b0c> │ │ │ │ ldrb r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ - bne 48d8 <__cxa_finalize@plt+0x38dc> │ │ │ │ + bne 4b4c <__cxa_finalize@plt+0x3b50> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ subs r3, r0, #0 │ │ │ │ - bne 4888 <__cxa_finalize@plt+0x388c> │ │ │ │ + bne 4afc <__cxa_finalize@plt+0x3b00> │ │ │ │ mov r0, r3 │ │ │ │ - ldr r2, [pc, #100] @ 4918 <__cxa_finalize@plt+0x391c> │ │ │ │ - ldr r3, [pc, #88] @ 4910 <__cxa_finalize@plt+0x3914> │ │ │ │ + ldr r2, [pc, #100] @ 4b8c <__cxa_finalize@plt+0x3b90> │ │ │ │ + ldr r3, [pc, #88] @ 4b84 <__cxa_finalize@plt+0x3b88> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4908 <__cxa_finalize@plt+0x390c> │ │ │ │ + bne 4b7c <__cxa_finalize@plt+0x3b80> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r1, [pc, #60] @ 491c <__cxa_finalize@plt+0x3920> │ │ │ │ + ldr r1, [pc, #60] @ 4b90 <__cxa_finalize@plt+0x3b94> │ │ │ │ mov r0, sp │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp] │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ mov r1, #0 │ │ │ │ bl da4 │ │ │ │ bl 7ce0 <__cxa_finalize@plt+0x6ce4> │ │ │ │ mov r3, r0 │ │ │ │ str r3, [r6] │ │ │ │ mov r0, #1 │ │ │ │ - b 48ac <__cxa_finalize@plt+0x38b0> │ │ │ │ + b 4b20 <__cxa_finalize@plt+0x3b24> │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ - andeq fp, r1, r0, ror r6 │ │ │ │ + strdeq fp, [r1], -ip │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r4, r0, ip, lsl #14 │ │ │ │ - andeq fp, r1, r8, lsl r6 │ │ │ │ - muleq r0, ip, r6 │ │ │ │ + muleq r0, r8, r4 │ │ │ │ + andeq fp, r1, r4, lsr #7 │ │ │ │ + andeq r4, r0, r8, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 4978 <__cxa_finalize@plt+0x397c> │ │ │ │ + beq 4bec <__cxa_finalize@plt+0x3bf0> │ │ │ │ ldr r5, [r0, #32] │ │ │ │ mov r6, r1 │ │ │ │ mov r4, #0 │ │ │ │ - b 495c <__cxa_finalize@plt+0x3960> │ │ │ │ + b 4bd0 <__cxa_finalize@plt+0x3bd4> │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r4, r7 │ │ │ │ add r5, r5, #268 @ 0x10c │ │ │ │ - beq 4978 <__cxa_finalize@plt+0x397c> │ │ │ │ + beq 4bec <__cxa_finalize@plt+0x3bf0> │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 494c <__cxa_finalize@plt+0x3950> │ │ │ │ + bne 4bc0 <__cxa_finalize@plt+0x3bc4> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [r0, #12] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -3689,37 +3846,37 @@ │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add r0, r3, r2, lsl #4 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ stmib r3, {r1, r2} │ │ │ │ add r3, r3, #16 │ │ │ │ cmp r3, r0 │ │ │ │ - bne 4998 <__cxa_finalize@plt+0x399c> │ │ │ │ + bne 4c0c <__cxa_finalize@plt+0x3c10> │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ - ldr ip, [pc, #376] @ 4b44 <__cxa_finalize@plt+0x3b48> │ │ │ │ - ldr r3, [pc, #376] @ 4b48 <__cxa_finalize@plt+0x3b4c> │ │ │ │ + ldr ip, [pc, #376] @ 4db8 <__cxa_finalize@plt+0x3dbc> │ │ │ │ + ldr r3, [pc, #376] @ 4dbc <__cxa_finalize@plt+0x3dc0> │ │ │ │ add ip, pc, ip │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ ldr r3, [ip, r3] │ │ │ │ mov r9, r0 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r1, [r0, #8] │ │ │ │ add r0, sp, #12 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ - bl 5ca4 <__cxa_finalize@plt+0x4ca8> │ │ │ │ + bl 26f4 <__cxa_finalize@plt+0x16f8> │ │ │ │ ldr sl, [r9] │ │ │ │ ldr fp, [r9, #8] │ │ │ │ cmp sl, #0 │ │ │ │ - beq 4a64 <__cxa_finalize@plt+0x3a68> │ │ │ │ + beq 4cd8 <__cxa_finalize@plt+0x3cdc> │ │ │ │ add r5, sl, sl, lsl #1 │ │ │ │ ldr r8, [sp, #12] │ │ │ │ ldr r7, [sp, #16] │ │ │ │ ldr r6, [sp, #20] │ │ │ │ add r5, fp, r5, lsl #2 │ │ │ │ mov r4, fp │ │ │ │ ldr r0, [r4] │ │ │ │ @@ -3734,39 +3891,39 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r3, r0 │ │ │ │ str r3, [r4, #-8] │ │ │ │ ldr r0, [r4, #-4] │ │ │ │ bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ str r0, [r4, #-4] │ │ │ │ cmp r4, r5 │ │ │ │ - bne 4a20 <__cxa_finalize@plt+0x3a24> │ │ │ │ + bne 4c94 <__cxa_finalize@plt+0x3c98> │ │ │ │ mov r3, #0 │ │ │ │ mov r4, #0 │ │ │ │ str r3, [sp] │ │ │ │ add r3, sp, #24 │ │ │ │ mov r1, sl │ │ │ │ str r4, [sp, #24] │ │ │ │ str r4, [sp, #28] │ │ │ │ mov r0, fp │ │ │ │ ldm r3, {r2, r3} │ │ │ │ str r4, [sp, #32] │ │ │ │ - bl 5e18 <__cxa_finalize@plt+0x4e1c> │ │ │ │ + bl 2868 <__cxa_finalize@plt+0x186c> │ │ │ │ mov r1, r4 │ │ │ │ mov r5, r0 │ │ │ │ bl 8360 <__cxa_finalize@plt+0x7364> │ │ │ │ cmp r0, #0 │ │ │ │ movne r5, #1065353216 @ 0x3f800000 │ │ │ │ - bne 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ + bne 4d2c <__cxa_finalize@plt+0x3d30> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, #1065353216 @ 0x3f800000 │ │ │ │ bl 8168 <__cxa_finalize@plt+0x716c> │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r9] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 4b14 <__cxa_finalize@plt+0x3b18> │ │ │ │ + beq 4d88 <__cxa_finalize@plt+0x3d8c> │ │ │ │ ldr r4, [r9, #8] │ │ │ │ add r6, r6, r6, lsl #1 │ │ │ │ add r6, r4, r6, lsl #2 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r1, r5 │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ mov r1, r5 │ │ │ │ @@ -3778,178 +3935,178 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r0 │ │ │ │ str r3, [r4, #-8] │ │ │ │ ldr r0, [r4, #-4] │ │ │ │ bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ str r0, [r4, #-4] │ │ │ │ cmp r6, r4 │ │ │ │ - bne 4ad0 <__cxa_finalize@plt+0x3ad4> │ │ │ │ - ldr r2, [pc, #48] @ 4b4c <__cxa_finalize@plt+0x3b50> │ │ │ │ - ldr r3, [pc, #40] @ 4b48 <__cxa_finalize@plt+0x3b4c> │ │ │ │ + bne 4d44 <__cxa_finalize@plt+0x3d48> │ │ │ │ + ldr r2, [pc, #48] @ 4dc0 <__cxa_finalize@plt+0x3dc4> │ │ │ │ + ldr r3, [pc, #40] @ 4dbc <__cxa_finalize@plt+0x3dc0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4b40 <__cxa_finalize@plt+0x3b44> │ │ │ │ + bne 4db4 <__cxa_finalize@plt+0x3db8> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ - andeq fp, r1, r0, lsl #10 │ │ │ │ + andeq fp, r1, ip, lsl #5 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - @ instruction: 0x0001b3b0 │ │ │ │ + andeq fp, r1, ip, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ cmp r1, #2 │ │ │ │ - bhi 4bf4 <__cxa_finalize@plt+0x3bf8> │ │ │ │ + bhi 4e68 <__cxa_finalize@plt+0x3e6c> │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 4c3c <__cxa_finalize@plt+0x3c40> │ │ │ │ + bhi 4eb0 <__cxa_finalize@plt+0x3eb4> │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 4c18 <__cxa_finalize@plt+0x3c1c> │ │ │ │ + bhi 4e8c <__cxa_finalize@plt+0x3e90> │ │ │ │ ldr r5, [r0] │ │ │ │ cmp r5, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r0, #8] │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ add r5, r0, r5, lsl #2 │ │ │ │ cmp r1, #1 │ │ │ │ ldr ip, [r0] │ │ │ │ ldreq r4, [r0, #4] │ │ │ │ - beq 4bac <__cxa_finalize@plt+0x3bb0> │ │ │ │ + beq 4e20 <__cxa_finalize@plt+0x3e24> │ │ │ │ cmp r1, #2 │ │ │ │ ldreq r4, [r0, #8] │ │ │ │ movne r4, ip │ │ │ │ cmp r2, #1 │ │ │ │ ldreq lr, [r0, #4] │ │ │ │ - beq 4bc4 <__cxa_finalize@plt+0x3bc8> │ │ │ │ + beq 4e38 <__cxa_finalize@plt+0x3e3c> │ │ │ │ cmp r2, #2 │ │ │ │ ldreq lr, [r0, #8] │ │ │ │ movne lr, ip │ │ │ │ cmp r3, #1 │ │ │ │ ldreq ip, [r0, #4] │ │ │ │ - beq 4bd8 <__cxa_finalize@plt+0x3bdc> │ │ │ │ + beq 4e4c <__cxa_finalize@plt+0x3e50> │ │ │ │ cmp r3, #2 │ │ │ │ ldreq ip, [r0, #8] │ │ │ │ str r4, [r0] │ │ │ │ str lr, [r0, #4] │ │ │ │ str ip, [r0, #8] │ │ │ │ add r0, r0, #12 │ │ │ │ cmp r0, r5 │ │ │ │ - bne 4b90 <__cxa_finalize@plt+0x3b94> │ │ │ │ + bne 4e04 <__cxa_finalize@plt+0x3e08> │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r3, [pc, #100] @ 4c60 <__cxa_finalize@plt+0x3c64> │ │ │ │ - ldr r1, [pc, #100] @ 4c64 <__cxa_finalize@plt+0x3c68> │ │ │ │ - ldr r0, [pc, #100] @ 4c68 <__cxa_finalize@plt+0x3c6c> │ │ │ │ + ldr r3, [pc, #100] @ 4ed4 <__cxa_finalize@plt+0x3ed8> │ │ │ │ + ldr r1, [pc, #100] @ 4ed8 <__cxa_finalize@plt+0x3edc> │ │ │ │ + ldr r0, [pc, #100] @ 4edc <__cxa_finalize@plt+0x3ee0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, r3, #12 │ │ │ │ mov r2, #181 @ 0xb5 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - ldr r3, [pc, #76] @ 4c6c <__cxa_finalize@plt+0x3c70> │ │ │ │ - ldr r1, [pc, #76] @ 4c70 <__cxa_finalize@plt+0x3c74> │ │ │ │ - ldr r0, [pc, #76] @ 4c74 <__cxa_finalize@plt+0x3c78> │ │ │ │ + ldr r3, [pc, #76] @ 4ee0 <__cxa_finalize@plt+0x3ee4> │ │ │ │ + ldr r1, [pc, #76] @ 4ee4 <__cxa_finalize@plt+0x3ee8> │ │ │ │ + ldr r0, [pc, #76] @ 4ee8 <__cxa_finalize@plt+0x3eec> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, r3, #12 │ │ │ │ mov r2, #183 @ 0xb7 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - ldr r3, [pc, #52] @ 4c78 <__cxa_finalize@plt+0x3c7c> │ │ │ │ - ldr r1, [pc, #52] @ 4c7c <__cxa_finalize@plt+0x3c80> │ │ │ │ - ldr r0, [pc, #52] @ 4c80 <__cxa_finalize@plt+0x3c84> │ │ │ │ + ldr r3, [pc, #52] @ 4eec <__cxa_finalize@plt+0x3ef0> │ │ │ │ + ldr r1, [pc, #52] @ 4ef0 <__cxa_finalize@plt+0x3ef4> │ │ │ │ + ldr r0, [pc, #52] @ 4ef4 <__cxa_finalize@plt+0x3ef8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, r3, #12 │ │ │ │ mov r2, #182 @ 0xb6 │ │ │ │ bl e04 <__assert_fail@plt> │ │ │ │ - andeq r4, r0, r0, lsl #13 │ │ │ │ - andeq r4, r0, r8, lsr r3 │ │ │ │ - andeq r4, r0, r8, ror r3 │ │ │ │ - andeq r4, r0, ip, asr r6 │ │ │ │ - andeq r4, r0, r4, lsl r3 │ │ │ │ - andeq r4, r0, ip, lsl #7 │ │ │ │ - andeq r4, r0, r8, lsr r6 │ │ │ │ - strdeq r4, [r0], -r0 │ │ │ │ - andeq r4, r0, ip, asr #6 │ │ │ │ + andeq r4, r0, ip, lsl #8 │ │ │ │ + andeq r4, r0, r4, asr #1 │ │ │ │ + andeq r4, r0, r4, lsl #2 │ │ │ │ + andeq r4, r0, r8, ror #7 │ │ │ │ + andeq r4, r0, r0, lsr #1 │ │ │ │ + andeq r4, r0, r8, lsl r1 │ │ │ │ + andeq r4, r0, r4, asr #7 │ │ │ │ + andeq r4, r0, ip, ror r0 │ │ │ │ + ldrdeq r4, [r0], -r8 │ │ │ │ ldr ip, [r0] │ │ │ │ cmp ip, #0 │ │ │ │ - beq 4cb4 <__cxa_finalize@plt+0x3cb8> │ │ │ │ + beq 4f28 <__cxa_finalize@plt+0x3f2c> │ │ │ │ ldr r1, [r0, #8] │ │ │ │ add ip, ip, ip, lsl #1 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [r1, r3, lsl #2] │ │ │ │ add r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ str r2, [r1, r3, lsl #2] │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r3, ip │ │ │ │ - bne 4c9c <__cxa_finalize@plt+0x3ca0> │ │ │ │ + bne 4f10 <__cxa_finalize@plt+0x3f14> │ │ │ │ ldr r2, [r0, #12] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add r0, r3, r2, lsl #4 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ stmib r3, {r1, r2} │ │ │ │ add r3, r3, #16 │ │ │ │ cmp r3, r0 │ │ │ │ - bne 4cc8 <__cxa_finalize@plt+0x3ccc> │ │ │ │ + bne 4f3c <__cxa_finalize@plt+0x3f40> │ │ │ │ bx lr │ │ │ │ ldr r1, [r0] │ │ │ │ cmp r1, #0 │ │ │ │ - beq 4d14 <__cxa_finalize@plt+0x3d18> │ │ │ │ + beq 4f88 <__cxa_finalize@plt+0x3f8c> │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r1, r1, r1, lsl #1 │ │ │ │ add r1, r3, r1, lsl #2 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ add r3, r3, #12 │ │ │ │ add r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ cmp r3, r1 │ │ │ │ str r2, [r3, #-8] │ │ │ │ - bne 4cfc <__cxa_finalize@plt+0x3d00> │ │ │ │ + bne 4f70 <__cxa_finalize@plt+0x3f74> │ │ │ │ ldr r2, [r0, #12] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add r0, r3, r2, lsl #4 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ stmib r3, {r1, r2} │ │ │ │ add r3, r3, #16 │ │ │ │ cmp r3, r0 │ │ │ │ - bne 4d28 <__cxa_finalize@plt+0x3d2c> │ │ │ │ + bne 4f9c <__cxa_finalize@plt+0x3fa0> │ │ │ │ bx lr │ │ │ │ ldr r1, [r0] │ │ │ │ cmp r1, #0 │ │ │ │ - beq 4d74 <__cxa_finalize@plt+0x3d78> │ │ │ │ + beq 4fe8 <__cxa_finalize@plt+0x3fec> │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r1, r1, r1, lsl #1 │ │ │ │ add r1, r3, r1, lsl #2 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ add r3, r3, #12 │ │ │ │ add r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ cmp r3, r1 │ │ │ │ str r2, [r3, #-4] │ │ │ │ - bne 4d5c <__cxa_finalize@plt+0x3d60> │ │ │ │ + bne 4fd0 <__cxa_finalize@plt+0x3fd4> │ │ │ │ ldr r2, [r0, #12] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add r0, r3, r2, lsl #4 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ stmib r3, {r1, r2} │ │ │ │ add r3, r3, #16 │ │ │ │ cmp r3, r0 │ │ │ │ - bne 4d88 <__cxa_finalize@plt+0x3d8c> │ │ │ │ + bne 4ffc <__cxa_finalize@plt+0x4000> │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ @@ -3961,461 +4118,461 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b e34 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3704] @ 0xe78 │ │ │ │ - ldr r2, [pc, #2500] @ 57b8 <__cxa_finalize@plt+0x47bc> │ │ │ │ + ldr r2, [pc, #2500] @ 5a2c <__cxa_finalize@plt+0x4a30> │ │ │ │ sub sp, sp, #356 @ 0x164 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ mov r3, r1 │ │ │ │ - ldr r2, [pc, #2484] @ 57bc <__cxa_finalize@plt+0x47c0> │ │ │ │ + ldr r2, [pc, #2484] @ 5a30 <__cxa_finalize@plt+0x4a34> │ │ │ │ str r3, [sp, #32] │ │ │ │ - ldr r3, [pc, #2480] @ 57c0 <__cxa_finalize@plt+0x47c4> │ │ │ │ + ldr r3, [pc, #2480] @ 5a34 <__cxa_finalize@plt+0x4a38> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #2476] @ 57c4 <__cxa_finalize@plt+0x47c8> │ │ │ │ + ldr r1, [pc, #2476] @ 5a38 <__cxa_finalize@plt+0x4a3c> │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #348] @ 0x15c │ │ │ │ mov r3, #0 │ │ │ │ bl e88 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 56f4 <__cxa_finalize@plt+0x46f8> │ │ │ │ - bl 4550 <__cxa_finalize@plt+0x3554> │ │ │ │ + beq 5968 <__cxa_finalize@plt+0x496c> │ │ │ │ + bl 47c4 <__cxa_finalize@plt+0x37c8> │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #128 @ 0x80 │ │ │ │ bl f18 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 575c <__cxa_finalize@plt+0x4760> │ │ │ │ - ldr r3, [pc, #2416] @ 57c8 <__cxa_finalize@plt+0x47cc> │ │ │ │ - ldr sl, [pc, #2416] @ 57cc <__cxa_finalize@plt+0x47d0> │ │ │ │ + beq 59d0 <__cxa_finalize@plt+0x49d4> │ │ │ │ + ldr r3, [pc, #2416] @ 5a3c <__cxa_finalize@plt+0x4a40> │ │ │ │ + ldr sl, [pc, #2416] @ 5a40 <__cxa_finalize@plt+0x4a44> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [pc, #2408] @ 57d0 <__cxa_finalize@plt+0x47d4> │ │ │ │ + ldr r3, [pc, #2408] @ 5a44 <__cxa_finalize@plt+0x4a48> │ │ │ │ add sl, pc, sl │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, #128 @ 0x80 │ │ │ │ str r3, [sp, #24] │ │ │ │ mvn r3, #0 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl d98 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 4ed0 <__cxa_finalize@plt+0x3ed4> │ │ │ │ - b 55bc <__cxa_finalize@plt+0x45c0> │ │ │ │ + bne 5144 <__cxa_finalize@plt+0x4148> │ │ │ │ + b 5830 <__cxa_finalize@plt+0x4834> │ │ │ │ lsl r6, r5, #1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ bl fb4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 5660 <__cxa_finalize@plt+0x4664> │ │ │ │ + beq 58d4 <__cxa_finalize@plt+0x48d8> │ │ │ │ sub r0, r5, #1 │ │ │ │ add r1, r5, #1 │ │ │ │ add r0, r4, r0 │ │ │ │ mov r2, fp │ │ │ │ bl d98 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 55bc <__cxa_finalize@plt+0x45c0> │ │ │ │ + beq 5830 <__cxa_finalize@plt+0x4834> │ │ │ │ mov r5, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl e64 │ │ │ │ add r0, r4, r0 │ │ │ │ ldrb r3, [r0, #-1] │ │ │ │ cmp r3, #10 │ │ │ │ - bne 4e98 <__cxa_finalize@plt+0x3e9c> │ │ │ │ + bne 510c <__cxa_finalize@plt+0x4110> │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, r4 │ │ │ │ movne r0, #32 │ │ │ │ movne r1, #0 │ │ │ │ - beq 4f28 <__cxa_finalize@plt+0x3f2c> │ │ │ │ + beq 519c <__cxa_finalize@plt+0x41a0> │ │ │ │ cmp r3, #13 │ │ │ │ cmpne r3, #10 │ │ │ │ strbeq r1, [r2] │ │ │ │ - beq 4f1c <__cxa_finalize@plt+0x3f20> │ │ │ │ + beq 5190 <__cxa_finalize@plt+0x4194> │ │ │ │ ldrb r3, [r2] │ │ │ │ cmp r3, #9 │ │ │ │ strbeq r0, [r2] │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ cmp r3, #0 │ │ │ │ - bne 4f00 <__cxa_finalize@plt+0x3f04> │ │ │ │ + bne 5174 <__cxa_finalize@plt+0x4178> │ │ │ │ add r6, sp, #64 @ 0x40 │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + beq 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4f30 <__cxa_finalize@plt+0x3f34> │ │ │ │ + beq 51a4 <__cxa_finalize@plt+0x41a8> │ │ │ │ cmp r3, #35 @ 0x23 │ │ │ │ mov r7, r0 │ │ │ │ - beq 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + beq 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ cmp r3, #118 @ 0x76 │ │ │ │ - bne 4fd8 <__cxa_finalize@plt+0x3fdc> │ │ │ │ + bne 524c <__cxa_finalize@plt+0x4250> │ │ │ │ ldrb r3, [r0, #1] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 4fd8 <__cxa_finalize@plt+0x3fdc> │ │ │ │ + bne 524c <__cxa_finalize@plt+0x4250> │ │ │ │ add r1, sp, #68 @ 0x44 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5604 <__cxa_finalize@plt+0x4608> │ │ │ │ + beq 5878 <__cxa_finalize@plt+0x487c> │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5604 <__cxa_finalize@plt+0x4608> │ │ │ │ + beq 5878 <__cxa_finalize@plt+0x487c> │ │ │ │ mov r0, r6 │ │ │ │ add r1, sp, #76 @ 0x4c │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5604 <__cxa_finalize@plt+0x4608> │ │ │ │ + beq 5878 <__cxa_finalize@plt+0x487c> │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ ldm r3, {r1, r2, r3} │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - bl 4634 <__cxa_finalize@plt+0x3638> │ │ │ │ - b 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + bl 48a8 <__cxa_finalize@plt+0x38ac> │ │ │ │ + b 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ ldrb r3, [r7] │ │ │ │ cmp r3, #102 @ 0x66 │ │ │ │ - bne 4ff0 <__cxa_finalize@plt+0x3ff4> │ │ │ │ + bne 5264 <__cxa_finalize@plt+0x4268> │ │ │ │ ldrb r8, [r7, #1] │ │ │ │ cmp r8, #0 │ │ │ │ - beq 50a0 <__cxa_finalize@plt+0x40a4> │ │ │ │ + beq 5314 <__cxa_finalize@plt+0x4318> │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + beq 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ mov r0, r7 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 527c <__cxa_finalize@plt+0x4280> │ │ │ │ - ldr r1, [pc, #1980] @ 57d4 <__cxa_finalize@plt+0x47d8> │ │ │ │ + beq 54f0 <__cxa_finalize@plt+0x44f4> │ │ │ │ + ldr r1, [pc, #1980] @ 5a48 <__cxa_finalize@plt+0x4a4c> │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ - ldr r7, [pc, #1960] @ 57d8 <__cxa_finalize@plt+0x47dc> │ │ │ │ + bne 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ + ldr r7, [pc, #1960] @ 5a4c <__cxa_finalize@plt+0x4a50> │ │ │ │ add r7, pc, r7 │ │ │ │ - b 5040 <__cxa_finalize@plt+0x4044> │ │ │ │ + b 52b4 <__cxa_finalize@plt+0x42b8> │ │ │ │ ldrb r3, [r8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5054 <__cxa_finalize@plt+0x4058> │ │ │ │ + bne 52c8 <__cxa_finalize@plt+0x42cc> │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ subs r8, r0, #0 │ │ │ │ - bne 5034 <__cxa_finalize@plt+0x4038> │ │ │ │ + bne 52a8 <__cxa_finalize@plt+0x42ac> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r7, [r3, #24] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 4e74 <__cxa_finalize@plt+0x3e78> │ │ │ │ + beq 50e8 <__cxa_finalize@plt+0x40ec> │ │ │ │ ldr r6, [r3, #32] │ │ │ │ mov r3, #0 │ │ │ │ mov r9, r3 │ │ │ │ - b 5084 <__cxa_finalize@plt+0x4088> │ │ │ │ + b 52f8 <__cxa_finalize@plt+0x42fc> │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r7, r9 │ │ │ │ add r6, r6, #268 @ 0x10c │ │ │ │ - beq 4e74 <__cxa_finalize@plt+0x3e78> │ │ │ │ + beq 50e8 <__cxa_finalize@plt+0x40ec> │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r6 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 5074 <__cxa_finalize@plt+0x4078> │ │ │ │ + bne 52e8 <__cxa_finalize@plt+0x42ec> │ │ │ │ str r9, [sp, #52] @ 0x34 │ │ │ │ - b 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + b 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ mov r0, #4 │ │ │ │ bl f18 │ │ │ │ - ldr r3, [pc, #1836] @ 57dc <__cxa_finalize@plt+0x47e0> │ │ │ │ - ldr r7, [pc, #1836] @ 57e0 <__cxa_finalize@plt+0x47e4> │ │ │ │ + ldr r3, [pc, #1836] @ 5a50 <__cxa_finalize@plt+0x4a54> │ │ │ │ + ldr r7, [pc, #1836] @ 5a54 <__cxa_finalize@plt+0x4a58> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r9, r0 │ │ │ │ - b 50d8 <__cxa_finalize@plt+0x40dc> │ │ │ │ + b 534c <__cxa_finalize@plt+0x4350> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 51d0 <__cxa_finalize@plt+0x41d4> │ │ │ │ + bne 5444 <__cxa_finalize@plt+0x4448> │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 50cc <__cxa_finalize@plt+0x40d0> │ │ │ │ + bne 5340 <__cxa_finalize@plt+0x4344> │ │ │ │ cmp r8, #2 │ │ │ │ - ble 568c <__cxa_finalize@plt+0x4690> │ │ │ │ + ble 5900 <__cxa_finalize@plt+0x4904> │ │ │ │ add r6, r8, r8, lsl #1 │ │ │ │ lsl r6, r6, #2 │ │ │ │ mov r0, r6 │ │ │ │ bl f18 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - beq 56e4 <__cxa_finalize@plt+0x46e8> │ │ │ │ + beq 5958 <__cxa_finalize@plt+0x495c> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ sub r7, r9, #4 │ │ │ │ ldr lr, [r3, #8] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add ip, r7, r8, lsl #2 │ │ │ │ ldr r2, [r7, #4]! │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ add r2, lr, r2, lsl #2 │ │ │ │ ldm r2, {r0, r1, r2} │ │ │ │ cmp r7, ip │ │ │ │ stm r3, {r0, r1, r2} │ │ │ │ add r3, r3, #12 │ │ │ │ - bne 5124 <__cxa_finalize@plt+0x4128> │ │ │ │ + bne 5398 <__cxa_finalize@plt+0x439c> │ │ │ │ sub r6, r6, #24 │ │ │ │ mov r0, r6 │ │ │ │ bl f18 │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 56d4 <__cxa_finalize@plt+0x46d8> │ │ │ │ + beq 5948 <__cxa_finalize@plt+0x494c> │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r2, r7 │ │ │ │ - bl 2f64 <__cxa_finalize@plt+0x1f68> │ │ │ │ + bl 31d8 <__cxa_finalize@plt+0x21dc> │ │ │ │ str fp, [sp, #20] │ │ │ │ str r4, [sp, #40] @ 0x28 │ │ │ │ ldr fp, [sp, #52] @ 0x34 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ add r8, r6, r7 │ │ │ │ mov r6, r7 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r2, [r6, #4] │ │ │ │ ldr r1, [r6], #12 │ │ │ │ ldr r3, [r9, r3, lsl #2] │ │ │ │ ldr r2, [r9, r2, lsl #2] │ │ │ │ ldr r1, [r9, r1, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - bl 46e4 <__cxa_finalize@plt+0x36e8> │ │ │ │ + bl 4958 <__cxa_finalize@plt+0x395c> │ │ │ │ cmp r6, r8 │ │ │ │ - bne 5180 <__cxa_finalize@plt+0x4184> │ │ │ │ + bne 53f4 <__cxa_finalize@plt+0x43f8> │ │ │ │ mov r0, r9 │ │ │ │ ldr fp, [sp, #20] │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ bl e34 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ bl e34 │ │ │ │ mov r0, r7 │ │ │ │ bl e34 │ │ │ │ - b 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + b 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ ldr r1, [sp, #24] │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ mov r2, #10 │ │ │ │ mov r1, #0 │ │ │ │ bl ea0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r8, r3 │ │ │ │ mov r2, r0 │ │ │ │ - beq 5258 <__cxa_finalize@plt+0x425c> │ │ │ │ + beq 54cc <__cxa_finalize@plt+0x44d0> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r3] │ │ │ │ clz r3, r2 │ │ │ │ rsb r0, r1, #0 │ │ │ │ lsr r3, r3, #5 │ │ │ │ cmp r0, r2 │ │ │ │ orrgt r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5238 <__cxa_finalize@plt+0x423c> │ │ │ │ + bne 54ac <__cxa_finalize@plt+0x44b0> │ │ │ │ cmp r2, #0 │ │ │ │ addlt r1, r1, r2 │ │ │ │ subge r1, r2, #1 │ │ │ │ str r1, [r9, r8, lsl #2] │ │ │ │ add r8, r8, #1 │ │ │ │ - b 50d8 <__cxa_finalize@plt+0x40dc> │ │ │ │ + b 534c <__cxa_finalize@plt+0x4350> │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - ldr r3, [pc, #1440] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ + ldr r3, [pc, #1440] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r0, [r3] │ │ │ │ bl f0c │ │ │ │ mov r1, #0 │ │ │ │ - b 522c <__cxa_finalize@plt+0x4230> │ │ │ │ + b 54a0 <__cxa_finalize@plt+0x44a4> │ │ │ │ mov r0, r9 │ │ │ │ lsl r3, r8, #1 │ │ │ │ lsl r1, r8, #3 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl fb4 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ mov r9, r0 │ │ │ │ - b 51fc <__cxa_finalize@plt+0x4200> │ │ │ │ + b 5470 <__cxa_finalize@plt+0x4474> │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ bl e64 │ │ │ │ mov r6, r0 │ │ │ │ add r0, r0, #2 │ │ │ │ bl f18 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - beq 56c4 <__cxa_finalize@plt+0x46c8> │ │ │ │ + beq 5938 <__cxa_finalize@plt+0x493c> │ │ │ │ add r2, r6, #1 │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ bl e7c │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl dbc │ │ │ │ str r0, [sp, #16] │ │ │ │ bl e64 │ │ │ │ ldr r8, [sp, #64] @ 0x40 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl e64 │ │ │ │ add r0, r6, r0 │ │ │ │ add r0, r0, #2 │ │ │ │ bl f18 │ │ │ │ - ldr r3, [pc, #1288] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ + ldr r3, [pc, #1288] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r9, [r3] │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 5734 <__cxa_finalize@plt+0x4738> │ │ │ │ + beq 59a8 <__cxa_finalize@plt+0x49ac> │ │ │ │ mov r2, r6 │ │ │ │ bl e7c │ │ │ │ mov r3, #47 @ 0x2f │ │ │ │ add r0, r6, #1 │ │ │ │ strb r3, [r7, r6] │ │ │ │ mov r1, r8 │ │ │ │ add r0, r7, r0 │ │ │ │ bl eac │ │ │ │ - ldr r1, [pc, #1228] @ 57e8 <__cxa_finalize@plt+0x47ec> │ │ │ │ + ldr r1, [pc, #1228] @ 5a5c <__cxa_finalize@plt+0x4a60> │ │ │ │ mov r2, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r9 │ │ │ │ bl f0c │ │ │ │ - ldr r1, [pc, #1212] @ 57ec <__cxa_finalize@plt+0x47f0> │ │ │ │ + ldr r1, [pc, #1212] @ 5a60 <__cxa_finalize@plt+0x4a64> │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl e88 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - beq 5718 <__cxa_finalize@plt+0x471c> │ │ │ │ + beq 598c <__cxa_finalize@plt+0x4990> │ │ │ │ add r8, sp, #92 @ 0x5c │ │ │ │ mov r9, #32 │ │ │ │ str fp, [sp, #56] @ 0x38 │ │ │ │ str r4, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [sp, #16] │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r0, r8 │ │ │ │ bl d98 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 554c <__cxa_finalize@plt+0x4550> │ │ │ │ + beq 57c0 <__cxa_finalize@plt+0x47c4> │ │ │ │ ldrb r3, [sp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, r8 │ │ │ │ movne r1, #0 │ │ │ │ - beq 53a8 <__cxa_finalize@plt+0x43ac> │ │ │ │ + beq 561c <__cxa_finalize@plt+0x4620> │ │ │ │ cmp r3, #13 │ │ │ │ cmpne r3, #10 │ │ │ │ strbeq r1, [r2] │ │ │ │ - beq 539c <__cxa_finalize@plt+0x43a0> │ │ │ │ + beq 5610 <__cxa_finalize@plt+0x4614> │ │ │ │ ldrb r3, [r2] │ │ │ │ cmp r3, #9 │ │ │ │ strbeq r9, [r2] │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5380 <__cxa_finalize@plt+0x4384> │ │ │ │ - ldr fp, [pc, #1088] @ 57f0 <__cxa_finalize@plt+0x47f4> │ │ │ │ + bne 55f4 <__cxa_finalize@plt+0x45f8> │ │ │ │ + ldr fp, [pc, #1088] @ 5a64 <__cxa_finalize@plt+0x4a68> │ │ │ │ add r6, sp, #68 @ 0x44 │ │ │ │ add fp, pc, fp │ │ │ │ str r8, [sp, #68] @ 0x44 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + beq 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 53b8 <__cxa_finalize@plt+0x43bc> │ │ │ │ + beq 562c <__cxa_finalize@plt+0x4630> │ │ │ │ cmp r3, #35 @ 0x23 │ │ │ │ - beq 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ - ldr r1, [pc, #1036] @ 57f4 <__cxa_finalize@plt+0x47f8> │ │ │ │ + beq 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ + ldr r1, [pc, #1036] @ 5a68 <__cxa_finalize@plt+0x4a6c> │ │ │ │ str r3, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ bl fd8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 54ac <__cxa_finalize@plt+0x44b0> │ │ │ │ + beq 5720 <__cxa_finalize@plt+0x4724> │ │ │ │ cmp r3, #75 @ 0x4b │ │ │ │ - bne 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + bne 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldrb r3, [r4, #1] │ │ │ │ cmp r3, #100 @ 0x64 │ │ │ │ - bne 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + bne 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldrb r3, [r4, #2] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + bne 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 5570 <__cxa_finalize@plt+0x4574> │ │ │ │ + beq 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5530 <__cxa_finalize@plt+0x4534> │ │ │ │ + beq 57a4 <__cxa_finalize@plt+0x47a8> │ │ │ │ add r1, sp, #76 @ 0x4c │ │ │ │ mov r0, r6 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5530 <__cxa_finalize@plt+0x4534> │ │ │ │ + beq 57a4 <__cxa_finalize@plt+0x47a8> │ │ │ │ mov r0, r6 │ │ │ │ add r1, sp, #80 @ 0x50 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5530 <__cxa_finalize@plt+0x4534> │ │ │ │ + beq 57a4 <__cxa_finalize@plt+0x47a8> │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [r2, #24] │ │ │ │ ldr r2, [r2, #32] │ │ │ │ add r1, r3, r3, lsl #5 │ │ │ │ add r3, r3, r1, lsl #1 │ │ │ │ lsl r3, r3, #2 │ │ │ │ add r3, r2, r3 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ str r2, [r3, #-12] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [r3, #-8] │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ str r2, [r3, #-4] │ │ │ │ - b 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + b 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 54c0 <__cxa_finalize@plt+0x44c4> │ │ │ │ + bne 5734 <__cxa_finalize@plt+0x4738> │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 54a0 <__cxa_finalize@plt+0x44a4> │ │ │ │ + bne 5714 <__cxa_finalize@plt+0x4718> │ │ │ │ mov r4, r0 │ │ │ │ bl e64 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bhi 576c <__cxa_finalize@plt+0x4770> │ │ │ │ + bhi 59e0 <__cxa_finalize@plt+0x49e4> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r1, [r3, #28] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ cmp r2, r1 │ │ │ │ - beq 558c <__cxa_finalize@plt+0x4590> │ │ │ │ + beq 5800 <__cxa_finalize@plt+0x4804> │ │ │ │ add r3, r2, r2, lsl #5 │ │ │ │ add r2, r2, r3, lsl #1 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r0, r2, lsl #2 │ │ │ │ bl eac │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r3, [r0, #24] │ │ │ │ @@ -4425,71 +4582,71 @@ │ │ │ │ add r2, r2, r1, lsl #2 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r1, #1065353216 @ 0x3f800000 │ │ │ │ str r1, [r2, #256] @ 0x100 │ │ │ │ str r1, [r2, #260] @ 0x104 │ │ │ │ str r1, [r2, #264] @ 0x108 │ │ │ │ str r3, [r0, #24] │ │ │ │ - b 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + b 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #700] @ 57f8 <__cxa_finalize@plt+0x47fc> │ │ │ │ + ldr r1, [pc, #700] @ 5a6c <__cxa_finalize@plt+0x4a70> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl f0c │ │ │ │ - b 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + b 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr fp, [sp, #56] @ 0x38 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ bl d8c │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl e34 │ │ │ │ mov r0, r7 │ │ │ │ bl e34 │ │ │ │ - b 4e7c <__cxa_finalize@plt+0x3e80> │ │ │ │ + b 50f0 <__cxa_finalize@plt+0x40f4> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #640] @ 57fc <__cxa_finalize@plt+0x4800> │ │ │ │ + ldr r1, [pc, #640] @ 5a70 <__cxa_finalize@plt+0x4a74> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl f0c │ │ │ │ - b 5354 <__cxa_finalize@plt+0x4358> │ │ │ │ + b 55c8 <__cxa_finalize@plt+0x45cc> │ │ │ │ add r1, r2, r2, lsl #5 │ │ │ │ add r1, r2, r1, lsl #1 │ │ │ │ lsl r2, r2, #1 │ │ │ │ lsl r1, r1, #3 │ │ │ │ str r2, [r3, #28] │ │ │ │ mov r6, r3 │ │ │ │ bl fb4 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r6, #32] │ │ │ │ - beq 5794 <__cxa_finalize@plt+0x4798> │ │ │ │ + beq 5a08 <__cxa_finalize@plt+0x4a0c> │ │ │ │ ldr r2, [r6, #24] │ │ │ │ - b 54e8 <__cxa_finalize@plt+0x44ec> │ │ │ │ + b 575c <__cxa_finalize@plt+0x4760> │ │ │ │ mov r0, r4 │ │ │ │ bl e34 │ │ │ │ mov r0, fp │ │ │ │ bl d8c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - bl 4798 <__cxa_finalize@plt+0x379c> │ │ │ │ - ldr r2, [pc, #548] @ 5800 <__cxa_finalize@plt+0x4804> │ │ │ │ - ldr r3, [pc, #480] @ 57c0 <__cxa_finalize@plt+0x47c4> │ │ │ │ + bl 4a0c <__cxa_finalize@plt+0x3a10> │ │ │ │ + ldr r2, [pc, #548] @ 5a74 <__cxa_finalize@plt+0x4a78> │ │ │ │ + ldr r3, [pc, #480] @ 5a34 <__cxa_finalize@plt+0x4a38> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #348] @ 0x15c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 5790 <__cxa_finalize@plt+0x4794> │ │ │ │ + bne 5a04 <__cxa_finalize@plt+0x4a08> │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #356 @ 0x164 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - ldr r3, [pc, #468] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ - ldr r0, [pc, #496] @ 5804 <__cxa_finalize@plt+0x4808> │ │ │ │ + ldr r3, [pc, #468] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + ldr r0, [pc, #496] @ 5a78 <__cxa_finalize@plt+0x4a7c> │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r2, #32 │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, fp │ │ │ │ @@ -4501,202 +4658,202 @@ │ │ │ │ bl e34 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl e34 │ │ │ │ mov r0, r4 │ │ │ │ bl e34 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 55d4 <__cxa_finalize@plt+0x45d8> │ │ │ │ - ldr r0, [pc, #416] @ 5808 <__cxa_finalize@plt+0x480c> │ │ │ │ - ldr r3, [pc, #376] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ + b 5848 <__cxa_finalize@plt+0x484c> │ │ │ │ + ldr r0, [pc, #416] @ 5a7c <__cxa_finalize@plt+0x4a80> │ │ │ │ + ldr r3, [pc, #376] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ ldr r3, [r3] │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - ldr r3, [pc, #332] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ - ldr r0, [pc, #368] @ 580c <__cxa_finalize@plt+0x4810> │ │ │ │ + ldr r3, [pc, #332] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + ldr r0, [pc, #368] @ 5a80 <__cxa_finalize@plt+0x4a84> │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r2, #32 │ │ │ │ add r0, pc, r0 │ │ │ │ bl ef4 │ │ │ │ mov r0, fp │ │ │ │ bl d8c │ │ │ │ mov r0, r9 │ │ │ │ bl e34 │ │ │ │ - b 5630 <__cxa_finalize@plt+0x4634> │ │ │ │ - ldr r0, [pc, #324] @ 5810 <__cxa_finalize@plt+0x4814> │ │ │ │ - ldr r3, [pc, #276] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - b 566c <__cxa_finalize@plt+0x4670> │ │ │ │ - ldr r0, [pc, #312] @ 5814 <__cxa_finalize@plt+0x4818> │ │ │ │ - ldr r3, [pc, #260] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - b 566c <__cxa_finalize@plt+0x4670> │ │ │ │ - ldr r0, [pc, #300] @ 5818 <__cxa_finalize@plt+0x481c> │ │ │ │ - ldr r3, [pc, #244] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ + b 58a4 <__cxa_finalize@plt+0x48a8> │ │ │ │ + ldr r0, [pc, #324] @ 5a84 <__cxa_finalize@plt+0x4a88> │ │ │ │ + ldr r3, [pc, #276] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + b 58e0 <__cxa_finalize@plt+0x48e4> │ │ │ │ + ldr r0, [pc, #312] @ 5a88 <__cxa_finalize@plt+0x4a8c> │ │ │ │ + ldr r3, [pc, #260] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + b 58e0 <__cxa_finalize@plt+0x48e4> │ │ │ │ + ldr r0, [pc, #300] @ 5a8c <__cxa_finalize@plt+0x4a90> │ │ │ │ + ldr r3, [pc, #244] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ add r0, pc, r0 │ │ │ │ - b 566c <__cxa_finalize@plt+0x4670> │ │ │ │ + b 58e0 <__cxa_finalize@plt+0x48e4> │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - ldr r3, [pc, #228] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ - ldr r1, [pc, #280] @ 581c <__cxa_finalize@plt+0x4820> │ │ │ │ + ldr r3, [pc, #228] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + ldr r1, [pc, #280] @ 5a90 <__cxa_finalize@plt+0x4a94> │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [r3] │ │ │ │ bl f0c │ │ │ │ - b 5654 <__cxa_finalize@plt+0x4658> │ │ │ │ + b 58c8 <__cxa_finalize@plt+0x48cc> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #252] @ 5820 <__cxa_finalize@plt+0x4824> │ │ │ │ + ldr r1, [pc, #252] @ 5a94 <__cxa_finalize@plt+0x4a98> │ │ │ │ ldr r0, [r3] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r7 │ │ │ │ bl f0c │ │ │ │ - b 555c <__cxa_finalize@plt+0x4560> │ │ │ │ + b 57d0 <__cxa_finalize@plt+0x47d4> │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl e34 │ │ │ │ - ldr r0, [pc, #224] @ 5824 <__cxa_finalize@plt+0x4828> │ │ │ │ + ldr r0, [pc, #224] @ 5a98 <__cxa_finalize@plt+0x4a9c> │ │ │ │ mov r3, r9 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - ldr r0, [pc, #196] @ 5828 <__cxa_finalize@plt+0x482c> │ │ │ │ - ldr r3, [pc, #124] @ 57e4 <__cxa_finalize@plt+0x47e8> │ │ │ │ + ldr r0, [pc, #196] @ 5a9c <__cxa_finalize@plt+0x4aa0> │ │ │ │ + ldr r3, [pc, #124] @ 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ add r0, pc, r0 │ │ │ │ - b 566c <__cxa_finalize@plt+0x4670> │ │ │ │ + b 58e0 <__cxa_finalize@plt+0x48e4> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r0, [pc, #180] @ 582c <__cxa_finalize@plt+0x4830> │ │ │ │ + ldr r0, [pc, #180] @ 5aa0 <__cxa_finalize@plt+0x4aa4> │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r0, [pc, #144] @ 5830 <__cxa_finalize@plt+0x4834> │ │ │ │ + ldr r0, [pc, #144] @ 5aa4 <__cxa_finalize@plt+0x4aa8> │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, #1 │ │ │ │ bl fe4 │ │ │ │ - ldrdeq fp, [r1], -r8 │ │ │ │ - andeq fp, r1, r0, asr #1 │ │ │ │ + andeq sl, r1, r4, ror #28 │ │ │ │ + andeq sl, r1, ip, asr #28 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - @ instruction: 0x000041b8 │ │ │ │ - andeq r4, r0, ip, ror #3 │ │ │ │ - andeq r4, r0, r4, lsl r1 │ │ │ │ - andeq r4, r0, r4, lsl r1 │ │ │ │ - andeq r4, r0, r4, lsr #2 │ │ │ │ - andeq r3, r0, ip, asr #30 │ │ │ │ - andeq r3, r0, r8, lsr #29 │ │ │ │ - @ instruction: 0x00003ebc │ │ │ │ - andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r3, r0, r8, ror #26 │ │ │ │ - andeq r3, r0, r4, lsr #25 │ │ │ │ - andeq r3, r0, r8, asr #23 │ │ │ │ + andeq r3, r0, r4, asr #30 │ │ │ │ + andeq r3, r0, r8, ror pc │ │ │ │ + andeq r3, r0, r0, lsr #29 │ │ │ │ + andeq r3, r0, r0, lsr #29 │ │ │ │ + @ instruction: 0x00003eb0 │ │ │ │ ldrdeq r3, [r0], -r8 │ │ │ │ - ldrdeq r3, [r0], -r8 │ │ │ │ - andeq r3, r0, r8, ror #22 │ │ │ │ - strdeq sl, [r1], -r0 │ │ │ │ - andeq r3, r0, r0, ror #19 │ │ │ │ - andeq r2, r0, r8, lsr pc │ │ │ │ - andeq r3, r0, r8, ror r9 │ │ │ │ - ldrdeq r2, [r0], -r4 │ │ │ │ - andeq r2, r0, r4, asr #29 │ │ │ │ - @ instruction: 0x00002eb4 │ │ │ │ - ldrdeq r3, [r0], -r4 │ │ │ │ - andeq r3, r0, r8, ror r9 │ │ │ │ - andeq r3, r0, r8, lsl #18 │ │ │ │ - andeq r2, r0, ip, lsr lr │ │ │ │ - andeq r3, r0, r0, asr r9 │ │ │ │ - andeq r2, r0, r0, lsl #28 │ │ │ │ + andeq r3, r0, r4, lsr ip │ │ │ │ + andeq r3, r0, r8, asr #24 │ │ │ │ + andeq r0, r0, ip, lsl r1 │ │ │ │ + strdeq r3, [r0], -r4 │ │ │ │ + andeq r3, r0, r0, lsr sl │ │ │ │ + andeq r3, r0, r4, asr r9 │ │ │ │ + andeq r3, r0, r4, ror #20 │ │ │ │ + andeq r3, r0, r4, ror #18 │ │ │ │ + strdeq r3, [r0], -r4 │ │ │ │ + andeq sl, r1, ip, ror r6 │ │ │ │ + andeq r3, r0, ip, ror #14 │ │ │ │ + andeq r2, r0, r4, asr #25 │ │ │ │ + andeq r3, r0, r4, lsl #14 │ │ │ │ + andeq r2, r0, r0, ror #24 │ │ │ │ + andeq r2, r0, r0, asr ip │ │ │ │ + andeq r2, r0, r0, asr #24 │ │ │ │ + andeq r3, r0, r0, ror #12 │ │ │ │ + andeq r3, r0, r4, lsl #14 │ │ │ │ + muleq r0, r4, r6 │ │ │ │ + andeq r2, r0, r8, asr #23 │ │ │ │ + ldrdeq r3, [r0], -ip │ │ │ │ + andeq r2, r0, ip, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3640] @ 0xe38 │ │ │ │ - ldr r2, [pc, #1044] @ 5c60 <__cxa_finalize@plt+0x4c64> │ │ │ │ - ldr r3, [pc, #1044] @ 5c64 <__cxa_finalize@plt+0x4c68> │ │ │ │ + ldr r2, [pc, #1044] @ 5ed4 <__cxa_finalize@plt+0x4ed8> │ │ │ │ + ldr r3, [pc, #1044] @ 5ed8 <__cxa_finalize@plt+0x4edc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #1040] @ 5c68 <__cxa_finalize@plt+0x4c6c> │ │ │ │ + ldr r1, [pc, #1040] @ 5edc <__cxa_finalize@plt+0x4ee0> │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #420 @ 0x1a4 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #412] @ 0x19c │ │ │ │ mov r3, #0 │ │ │ │ bl e88 │ │ │ │ - ldr fp, [pc, #1008] @ 5c6c <__cxa_finalize@plt+0x4c70> │ │ │ │ + ldr fp, [pc, #1008] @ 5ee0 <__cxa_finalize@plt+0x4ee4> │ │ │ │ add fp, pc, fp │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 5c40 <__cxa_finalize@plt+0x4c44> │ │ │ │ - bl 4550 <__cxa_finalize@plt+0x3554> │ │ │ │ + beq 5eb4 <__cxa_finalize@plt+0x4eb8> │ │ │ │ + bl 47c4 <__cxa_finalize@plt+0x37c8> │ │ │ │ add r8, sp, #156 @ 0x9c │ │ │ │ - ldr r5, [pc, #988] @ 5c70 <__cxa_finalize@plt+0x4c74> │ │ │ │ + ldr r5, [pc, #988] @ 5ee4 <__cxa_finalize@plt+0x4ee8> │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r2, r7 │ │ │ │ add r5, pc, r5 │ │ │ │ add r4, sp, #20 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl d98 │ │ │ │ str r8, [sp, #20] │ │ │ │ - b 58c0 <__cxa_finalize@plt+0x48c4> │ │ │ │ + b 5b34 <__cxa_finalize@plt+0x4b38> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 58d4 <__cxa_finalize@plt+0x48d8> │ │ │ │ + bne 5b48 <__cxa_finalize@plt+0x4b4c> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 58b4 <__cxa_finalize@plt+0x48b8> │ │ │ │ - ldr r1, [pc, #920] @ 5c74 <__cxa_finalize@plt+0x4c78> │ │ │ │ + bne 5b28 <__cxa_finalize@plt+0x4b2c> │ │ │ │ + ldr r1, [pc, #920] @ 5ee8 <__cxa_finalize@plt+0x4eec> │ │ │ │ add r1, pc, r1 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 59ac <__cxa_finalize@plt+0x49b0> │ │ │ │ + beq 5c20 <__cxa_finalize@plt+0x4c24> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, r7 │ │ │ │ bl e40 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #4 │ │ │ │ add r0, sp, #100 @ 0x64 │ │ │ │ bl f9c │ │ │ │ cmp r0, #1 │ │ │ │ - bne 5be0 <__cxa_finalize@plt+0x4be4> │ │ │ │ + bne 5e54 <__cxa_finalize@plt+0x4e58> │ │ │ │ ldr r4, [sp, #100] @ 0x64 │ │ │ │ mov sl, #0 │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ add r5, sp, #88 @ 0x58 │ │ │ │ str r4, [sp, #12] │ │ │ │ mov r3, r7 │ │ │ │ mov r2, #50 @ 0x32 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ bl f9c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5b08 <__cxa_finalize@plt+0x4b0c> │ │ │ │ + beq 5d7c <__cxa_finalize@plt+0x4d80> │ │ │ │ cmp r0, #49 @ 0x31 │ │ │ │ - bls 5b90 <__cxa_finalize@plt+0x4b94> │ │ │ │ + bls 5e04 <__cxa_finalize@plt+0x4e08> │ │ │ │ mov lr, r8 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, sp, #52 @ 0x34 │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ @@ -4707,143 +4864,143 @@ │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r6 │ │ │ │ ldm r9, {r1, r2, r3} │ │ │ │ - bl 4634 <__cxa_finalize@plt+0x3638> │ │ │ │ + bl 48a8 <__cxa_finalize@plt+0x38ac> │ │ │ │ add r4, r4, #12 │ │ │ │ cmp r4, r5 │ │ │ │ - bne 5974 <__cxa_finalize@plt+0x4978> │ │ │ │ + bne 5be8 <__cxa_finalize@plt+0x4bec> │ │ │ │ add sl, sl, #1 │ │ │ │ - b 5928 <__cxa_finalize@plt+0x492c> │ │ │ │ - ldr r4, [pc, #708] @ 5c78 <__cxa_finalize@plt+0x4c7c> │ │ │ │ + b 5b9c <__cxa_finalize@plt+0x4ba0> │ │ │ │ + ldr r4, [pc, #708] @ 5eec <__cxa_finalize@plt+0x4ef0> │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r0, r8 │ │ │ │ bl d98 │ │ │ │ add r4, pc, r4 │ │ │ │ add sl, sp, #40 @ 0x28 │ │ │ │ str r8, [sp, #40] @ 0x28 │ │ │ │ - b 59dc <__cxa_finalize@plt+0x49e0> │ │ │ │ + b 5c50 <__cxa_finalize@plt+0x4c54> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 59f0 <__cxa_finalize@plt+0x49f4> │ │ │ │ + bne 5c64 <__cxa_finalize@plt+0x4c68> │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 59d0 <__cxa_finalize@plt+0x49d4> │ │ │ │ - ldr r1, [pc, #644] @ 5c7c <__cxa_finalize@plt+0x4c80> │ │ │ │ + bne 5c44 <__cxa_finalize@plt+0x4c48> │ │ │ │ + ldr r1, [pc, #644] @ 5ef0 <__cxa_finalize@plt+0x4ef4> │ │ │ │ add r1, pc, r1 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 58e8 <__cxa_finalize@plt+0x48ec> │ │ │ │ - ldr r5, [pc, #628] @ 5c80 <__cxa_finalize@plt+0x4c84> │ │ │ │ + bne 5b5c <__cxa_finalize@plt+0x4b60> │ │ │ │ + ldr r5, [pc, #628] @ 5ef4 <__cxa_finalize@plt+0x4ef8> │ │ │ │ mov r9, #32 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r0, r8 │ │ │ │ bl d98 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5b14 <__cxa_finalize@plt+0x4b18> │ │ │ │ + beq 5d88 <__cxa_finalize@plt+0x4d8c> │ │ │ │ ldrb r3, [sp, #156] @ 0x9c │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, r8 │ │ │ │ movne r1, #0 │ │ │ │ - beq 5a64 <__cxa_finalize@plt+0x4a68> │ │ │ │ + beq 5cd8 <__cxa_finalize@plt+0x4cdc> │ │ │ │ cmp r3, #13 │ │ │ │ cmpne r3, #10 │ │ │ │ strbeq r1, [r2] │ │ │ │ - beq 5a58 <__cxa_finalize@plt+0x4a5c> │ │ │ │ + beq 5ccc <__cxa_finalize@plt+0x4cd0> │ │ │ │ ldrb r3, [r2] │ │ │ │ cmp r3, #9 │ │ │ │ strbeq r9, [r2] │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5a3c <__cxa_finalize@plt+0x4a40> │ │ │ │ + bne 5cb0 <__cxa_finalize@plt+0x4cb4> │ │ │ │ add r4, sp, #24 │ │ │ │ str r8, [sp, #24] │ │ │ │ - b 5a7c <__cxa_finalize@plt+0x4a80> │ │ │ │ + b 5cf0 <__cxa_finalize@plt+0x4cf4> │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 5a90 <__cxa_finalize@plt+0x4a94> │ │ │ │ + bne 5d04 <__cxa_finalize@plt+0x4d08> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 449c <__cxa_finalize@plt+0x34a0> │ │ │ │ + bl 4710 <__cxa_finalize@plt+0x3714> │ │ │ │ cmp r0, #0 │ │ │ │ - bne 5a70 <__cxa_finalize@plt+0x4a74> │ │ │ │ - ldr r1, [pc, #492] @ 5c84 <__cxa_finalize@plt+0x4c88> │ │ │ │ + bne 5ce4 <__cxa_finalize@plt+0x4ce8> │ │ │ │ + ldr r1, [pc, #492] @ 5ef8 <__cxa_finalize@plt+0x4efc> │ │ │ │ add r1, pc, r1 │ │ │ │ bl fd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 5a10 <__cxa_finalize@plt+0x4a14> │ │ │ │ + bne 5c84 <__cxa_finalize@plt+0x4c88> │ │ │ │ add r1, sp, #28 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5c20 <__cxa_finalize@plt+0x4c24> │ │ │ │ + beq 5e94 <__cxa_finalize@plt+0x4e98> │ │ │ │ add r1, sp, #32 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5c20 <__cxa_finalize@plt+0x4c24> │ │ │ │ + beq 5e94 <__cxa_finalize@plt+0x4e98> │ │ │ │ mov r0, r4 │ │ │ │ add r1, sp, #36 @ 0x24 │ │ │ │ - bl 4844 <__cxa_finalize@plt+0x3848> │ │ │ │ + bl 4ab8 <__cxa_finalize@plt+0x3abc> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 5c20 <__cxa_finalize@plt+0x4c24> │ │ │ │ + beq 5e94 <__cxa_finalize@plt+0x4e98> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r6 │ │ │ │ ldm sl, {r1, r2, r3} │ │ │ │ - bl 4634 <__cxa_finalize@plt+0x3638> │ │ │ │ - b 5a10 <__cxa_finalize@plt+0x4a14> │ │ │ │ + bl 48a8 <__cxa_finalize@plt+0x38ac> │ │ │ │ + b 5c84 <__cxa_finalize@plt+0x4c88> │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp sl, r4 │ │ │ │ - bne 5bfc <__cxa_finalize@plt+0x4c00> │ │ │ │ + bne 5e70 <__cxa_finalize@plt+0x4e74> │ │ │ │ ldr r3, [r6] │ │ │ │ cmp r3, #0 │ │ │ │ movne r4, #0 │ │ │ │ mvnne r5, #0 │ │ │ │ - beq 5b50 <__cxa_finalize@plt+0x4b54> │ │ │ │ + beq 5dc4 <__cxa_finalize@plt+0x4dc8> │ │ │ │ add r3, r4, #1 │ │ │ │ add r2, r4, #2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [sp] │ │ │ │ - bl 46e4 <__cxa_finalize@plt+0x36e8> │ │ │ │ + bl 4958 <__cxa_finalize@plt+0x395c> │ │ │ │ ldr r3, [r6] │ │ │ │ add r4, r4, #3 │ │ │ │ cmp r3, r4 │ │ │ │ - bhi 5b28 <__cxa_finalize@plt+0x4b2c> │ │ │ │ + bhi 5d9c <__cxa_finalize@plt+0x4da0> │ │ │ │ mov r0, r7 │ │ │ │ bl d8c │ │ │ │ mov r0, r6 │ │ │ │ - bl 4798 <__cxa_finalize@plt+0x379c> │ │ │ │ - ldr r2, [pc, #288] @ 5c88 <__cxa_finalize@plt+0x4c8c> │ │ │ │ - ldr r3, [pc, #248] @ 5c64 <__cxa_finalize@plt+0x4c68> │ │ │ │ + bl 4a0c <__cxa_finalize@plt+0x3a10> │ │ │ │ + ldr r2, [pc, #288] @ 5efc <__cxa_finalize@plt+0x4f00> │ │ │ │ + ldr r3, [pc, #248] @ 5ed8 <__cxa_finalize@plt+0x4edc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #412] @ 0x19c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 5c3c <__cxa_finalize@plt+0x4c40> │ │ │ │ + bne 5eb0 <__cxa_finalize@plt+0x4eb4> │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #420 @ 0x1a4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r3, [pc, #244] @ 5c8c <__cxa_finalize@plt+0x4c90> │ │ │ │ - ldr r0, [pc, #244] @ 5c90 <__cxa_finalize@plt+0x4c94> │ │ │ │ + ldr r3, [pc, #244] @ 5f00 <__cxa_finalize@plt+0x4f04> │ │ │ │ + ldr r0, [pc, #244] @ 5f04 <__cxa_finalize@plt+0x4f08> │ │ │ │ ldr r3, [fp, r3] │ │ │ │ mov r2, #34 @ 0x22 │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #1 │ │ │ │ bl ef4 │ │ │ │ mov r0, r7 │ │ │ │ @@ -4853,221 +5010,64 @@ │ │ │ │ ldr r0, [r6, #20] │ │ │ │ bl e34 │ │ │ │ ldr r0, [r6, #32] │ │ │ │ bl e34 │ │ │ │ mov r0, r6 │ │ │ │ bl e34 │ │ │ │ mov r6, #0 │ │ │ │ - b 5b60 <__cxa_finalize@plt+0x4b64> │ │ │ │ - ldr r3, [pc, #164] @ 5c8c <__cxa_finalize@plt+0x4c90> │ │ │ │ - ldr r0, [pc, #168] @ 5c94 <__cxa_finalize@plt+0x4c98> │ │ │ │ + b 5dd4 <__cxa_finalize@plt+0x4dd8> │ │ │ │ + ldr r3, [pc, #164] @ 5f00 <__cxa_finalize@plt+0x4f04> │ │ │ │ + ldr r0, [pc, #168] @ 5f08 <__cxa_finalize@plt+0x4f0c> │ │ │ │ ldr r3, [fp, r3] │ │ │ │ mov r2, #35 @ 0x23 │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ - b 5ba8 <__cxa_finalize@plt+0x4bac> │ │ │ │ - ldr r3, [pc, #136] @ 5c8c <__cxa_finalize@plt+0x4c90> │ │ │ │ - ldr r0, [pc, #144] @ 5c98 <__cxa_finalize@plt+0x4c9c> │ │ │ │ + b 5e1c <__cxa_finalize@plt+0x4e20> │ │ │ │ + ldr r3, [pc, #136] @ 5f00 <__cxa_finalize@plt+0x4f04> │ │ │ │ + ldr r0, [pc, #144] @ 5f0c <__cxa_finalize@plt+0x4f10> │ │ │ │ ldr r3, [fp, r3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl ef4 │ │ │ │ - b 5b14 <__cxa_finalize@plt+0x4b18> │ │ │ │ - ldr r3, [pc, #100] @ 5c8c <__cxa_finalize@plt+0x4c90> │ │ │ │ - ldr r0, [pc, #112] @ 5c9c <__cxa_finalize@plt+0x4ca0> │ │ │ │ + b 5d88 <__cxa_finalize@plt+0x4d8c> │ │ │ │ + ldr r3, [pc, #100] @ 5f00 <__cxa_finalize@plt+0x4f04> │ │ │ │ + ldr r0, [pc, #112] @ 5f10 <__cxa_finalize@plt+0x4f14> │ │ │ │ ldr r3, [fp, r3] │ │ │ │ mov r2, #37 @ 0x25 │ │ │ │ ldr r3, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ - b 5ba8 <__cxa_finalize@plt+0x4bac> │ │ │ │ + b 5e1c <__cxa_finalize@plt+0x4e20> │ │ │ │ bl f30 <__stack_chk_fail@plt> │ │ │ │ - ldr r3, [pc, #68] @ 5c8c <__cxa_finalize@plt+0x4c90> │ │ │ │ - ldr r1, [pc, #84] @ 5ca0 <__cxa_finalize@plt+0x4ca4> │ │ │ │ + ldr r3, [pc, #68] @ 5f00 <__cxa_finalize@plt+0x4f04> │ │ │ │ + ldr r1, [pc, #84] @ 5f14 <__cxa_finalize@plt+0x4f18> │ │ │ │ ldr r3, [fp, r3] │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r2, r4 │ │ │ │ bl f0c │ │ │ │ - b 5bd8 <__cxa_finalize@plt+0x4bdc> │ │ │ │ - andeq sl, r1, r0, lsl #13 │ │ │ │ + b 5e4c <__cxa_finalize@plt+0x4e50> │ │ │ │ + andeq sl, r1, ip, lsl #8 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r3, r0, r8, ror #17 │ │ │ │ - andeq sl, r1, r4, asr r6 │ │ │ │ - andeq r3, r0, r0, ror #13 │ │ │ │ - andeq r3, r0, r0, ror r8 │ │ │ │ - @ instruction: 0x000035b8 │ │ │ │ - andeq r3, r0, ip, asr r7 │ │ │ │ - andeq r3, r0, ip, ror #10 │ │ │ │ - andeq r3, r0, r4, asr #13 │ │ │ │ - andeq sl, r1, r4, ror #6 │ │ │ │ + andeq r3, r0, r4, ror r6 │ │ │ │ + andeq sl, r1, r0, ror #7 │ │ │ │ + andeq r3, r0, ip, ror #8 │ │ │ │ + strdeq r3, [r0], -ip │ │ │ │ + andeq r3, r0, r4, asr #6 │ │ │ │ + andeq r3, r0, r8, ror #9 │ │ │ │ + strdeq r3, [r0], -r8 │ │ │ │ + andeq r3, r0, r0, asr r4 │ │ │ │ + strdeq sl, [r1], -r0 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r3, r0, r8, lsl #12 │ │ │ │ - muleq r0, r4, r5 │ │ │ │ - @ instruction: 0x000035bc │ │ │ │ - andeq r3, r0, ip, lsr #10 │ │ │ │ - andeq r3, r0, ip, lsl #7 │ │ │ │ - mov ip, #4096 @ 0x1000 │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - sub ip, sp, ip │ │ │ │ - str r0, [ip, #4024] @ 0xfb8 │ │ │ │ - sub sp, sp, #36 @ 0x24 │ │ │ │ - cmp r2, #0 │ │ │ │ - str r0, [sp, #28] │ │ │ │ - ble 5e08 <__cxa_finalize@plt+0x4e0c> │ │ │ │ - ldr r7, [r1, #8] │ │ │ │ - add r0, r2, r2, lsl #1 │ │ │ │ - ldr sl, [r1] │ │ │ │ - ldr fp, [r1, #4] │ │ │ │ - add r3, r1, r0, lsl #2 │ │ │ │ - mov r8, r1 │ │ │ │ - mov r9, r7 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str sl, [sp, #8] │ │ │ │ - ldr r6, [r8] │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ - bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ - ldr r5, [r8, #4] │ │ │ │ - mov r1, fp │ │ │ │ - ldr r4, [r8, #8] │ │ │ │ - add r8, r8, #12 │ │ │ │ - cmp r0, #0 │ │ │ │ - mov r0, r5 │ │ │ │ - strne r6, [sp, #20] │ │ │ │ - streq sl, [sp, #20] │ │ │ │ - bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ - mov r1, r7 │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ - cmp r0, #0 │ │ │ │ - mov r0, r4 │ │ │ │ - strne r5, [sp, #12] │ │ │ │ - streq fp, [sp, #12] │ │ │ │ - bl 8374 <__cxa_finalize@plt+0x7378> │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ - cmp r0, #0 │ │ │ │ - mov r0, r6 │ │ │ │ - strne r4, [sp, #16] │ │ │ │ - streq r7, [sp, #16] │ │ │ │ - bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ - cmp r0, #0 │ │ │ │ - ldreq r6, [sp, #8] │ │ │ │ - mov r0, r5 │ │ │ │ - str r6, [sp, #8] │ │ │ │ - bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ - mov r1, r9 │ │ │ │ - cmp r0, #0 │ │ │ │ - ldreq r5, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - cmp r0, #0 │ │ │ │ - moveq r4, r9 │ │ │ │ - cmp r8, r3 │ │ │ │ - mov r9, r4 │ │ │ │ - bne 5cec <__cxa_finalize@plt+0x4cf0> │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - mov r0, r6 │ │ │ │ - bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ - mov r1, #1056964608 @ 0x3f000000 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - mov r6, r0 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ - mov r1, #1056964608 @ 0x3f000000 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - mov r1, r4 │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ - mov r1, #1056964608 @ 0x3f000000 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - mov r3, r0 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - mov r0, r2 │ │ │ │ - str r6, [r2] │ │ │ │ - str r5, [r2, #4] │ │ │ │ - str r3, [r2, #8] │ │ │ │ - add sp, sp, #36 @ 0x24 │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov r3, #0 │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r3 │ │ │ │ - b 5dec <__cxa_finalize@plt+0x4df0> │ │ │ │ - sub sp, sp, #8 │ │ │ │ - mov ip, #4096 @ 0x1000 │ │ │ │ - push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - sub ip, sp, ip │ │ │ │ - str r0, [ip, #4048] @ 0xfd0 │ │ │ │ - sub sp, sp, #12 │ │ │ │ - add ip, sp, #44 @ 0x2c │ │ │ │ - stmib ip, {r2, r3} │ │ │ │ - cmp r1, #0 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr fp, [sp, #48] @ 0x30 │ │ │ │ - ldr sl, [sp, #52] @ 0x34 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ble 5f10 <__cxa_finalize@plt+0x4f14> │ │ │ │ - add r1, r1, r1, lsl #1 │ │ │ │ - mov r9, r0 │ │ │ │ - add r8, r0, r1, lsl #2 │ │ │ │ - mov r7, #0 │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r1, fp │ │ │ │ - bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ - mov r1, sl │ │ │ │ - add r9, r9, #12 │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r0, [r9, #-8] │ │ │ │ - bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - mov r6, r0 │ │ │ │ - ldr r0, [r9, #-4] │ │ │ │ - bl 7d88 <__cxa_finalize@plt+0x6d8c> │ │ │ │ - mov r1, r5 │ │ │ │ - mov r4, r0 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - mov r1, r6 │ │ │ │ - mov r5, r0 │ │ │ │ - mov r0, r6 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - mov r1, r0 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ - mov r1, r4 │ │ │ │ - mov r5, r0 │ │ │ │ - mov r0, r4 │ │ │ │ - bl 7fd0 <__cxa_finalize@plt+0x6fd4> │ │ │ │ - mov r1, r0 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 7d8c <__cxa_finalize@plt+0x6d90> │ │ │ │ - mov r1, r7 │ │ │ │ - mov r4, r0 │ │ │ │ - bl 83b0 <__cxa_finalize@plt+0x73b4> │ │ │ │ - cmp r0, #0 │ │ │ │ - movne r0, r4 │ │ │ │ - moveq r0, r7 │ │ │ │ - cmp r8, r9 │ │ │ │ - mov r7, r0 │ │ │ │ - bne 5e60 <__cxa_finalize@plt+0x4e64> │ │ │ │ - mov r0, r7 │ │ │ │ - add sp, sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - add sp, sp, #8 │ │ │ │ - b d80 │ │ │ │ - mov r7, #0 │ │ │ │ - b 5efc <__cxa_finalize@plt+0x4f00> │ │ │ │ + muleq r0, r4, r3 │ │ │ │ + andeq r3, r0, r0, lsr #6 │ │ │ │ + andeq r3, r0, r8, asr #6 │ │ │ │ + @ instruction: 0x000032b8 │ │ │ │ + andeq r3, r0, r8, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #24] @ 5f48 <__cxa_finalize@plt+0x4f4c> │ │ │ │ ldr r1, [pc, #24] @ 5f4c <__cxa_finalize@plt+0x4f50> │ │ │ │ ldr r0, [pc, #24] @ 5f50 <__cxa_finalize@plt+0x4f54> │ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {} │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ Hex dump of section '.gnu_debuglink': │ │ │ │ - 0x00000000 32373261 63393833 63623938 30313138 272ac983cb980118 │ │ │ │ - 0x00000010 39366630 30656662 61343766 34303534 96f00efba47f4054 │ │ │ │ - 0x00000020 37303032 31652e64 65627567 00000000 70021e.debug.... │ │ │ │ - 0x00000030 59ede978 Y..x │ │ │ │ + 0x00000000 65623233 62636134 38653464 38653637 eb23bca48e4d8e67 │ │ │ │ + 0x00000010 30333962 35643738 38653366 36616166 039b5d788e3f6aaf │ │ │ │ + 0x00000020 37393433 30312e64 65627567 00000000 794301.debug.... │ │ │ │ + 0x00000030 d7516ef1 .Qn.